KR100187671B1 - 플래쉬 메모리소자의 소거방법 - Google Patents

플래쉬 메모리소자의 소거방법 Download PDF

Info

Publication number
KR100187671B1
KR100187671B1 KR1019950018560A KR19950018560A KR100187671B1 KR 100187671 B1 KR100187671 B1 KR 100187671B1 KR 1019950018560 A KR1019950018560 A KR 1019950018560A KR 19950018560 A KR19950018560 A KR 19950018560A KR 100187671 B1 KR100187671 B1 KR 100187671B1
Authority
KR
South Korea
Prior art keywords
erase
plane
erasing
planes
chip
Prior art date
Application number
KR1019950018560A
Other languages
English (en)
Other versions
KR970003248A (ko
Inventor
심현수
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950018560A priority Critical patent/KR100187671B1/ko
Priority to GB9613583A priority patent/GB2302971B/en
Priority to US08/673,056 priority patent/US5663909A/en
Publication of KR970003248A publication Critical patent/KR970003248A/ko
Application granted granted Critical
Publication of KR100187671B1 publication Critical patent/KR100187671B1/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436Arrangements for verifying correct programming or erasure
    • G11C16/344Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445Circuits or methods to verify correct erasure of nonvolatile memory cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/14Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436Arrangements for verifying correct programming or erasure
    • G11C16/344Arrangements for verifying correct erasure or for detecting overerased cells

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 플래쉬 메모리 소자(Flash Memory device)의 소거방법에 관한 것으로서, 다수의 플레인(Plain)으로 구분된 침 소거(chip erase)시 플레인별로 소거(earse) 및 소거 확인(earse verify)이 동시에 실시되도록 하므로써 소거 시간이 단축되도록 한 플래쉬 메모리 소자의 소거방법에 관한 것이다.

Description

플래쉬 메모리 소자의 소거방법
제1도는 종래의 플래쉬 메모리 소자의 소거(earse)방법을 설명하기 위해 도시한 흐름도.
제2도는 본 발명에 따른 플래쉬 메모리 소자의 소거방법을 설명하기 위해 도시한 흐름도.
제3도는 본 발명에 따른 소거(earse)상태시 각 플레인(plain)별로 바이어스 인가 조건을 나타낸 회로도.
* 도면의 주요부분에 대한 부호의 설명
N : 칩의 내부 카운터 N1 : 칩의 내부 카운터에 사전에 설정된 소거 횟수
본 발명은 플래쉬 메모리 소자(Flash Memory device)의 소거방법에 관한 것으로, 특히 다수의 플레인(plain)으로 구분된 칩 소거(chip erase)시 플레인별로 소거(erase) 및 소거 확인(erase verify)이 동시에 실시되도록 한 플래쉬 메모리 소자의 소거방법에 관한 것이다.
반도체 소자가 소형화 및 고집적화됨에 따라 칩의 밀도 또한 증가하게 된다. 예를 들어, 플래쉬 메모리 소자가 고집적화됨에 따라 그 내부의 워드라인 및 비트라인의 수가 증가하게 되고, 이들을 하나의 단위로 묶는 섹터의 수 또한 증가하게 된다. 증가된 섹터이 수에 따라 섹터별로 소거를 실시하게 되면 굉장히 많은 시간소요 및 전력 소모가 뒤따르게 된다. 이를 방지하기 위해 발생된 개념이 플레인(plain)으로, 다수의 섹터를 묶어 소그룹화하는 것을 말한다. 예를 들어, 256개의 워드라인을 하나로 묶는 섹터가 16개 존재할 경우 4개의 섹터를 하나의 플레인으로 묶어 결과적으로 하나의 칩내에 4개의 플레인을 형성한다.
상기와 같이 다수의 플레인(plain)으로 구분된 플래쉬 메모리 소자의 플레인을 동시에 소거(Erase)할수 없는데, 그 이유는 소거 전류(Erase current) 및 스펙(spec)등을 만족 시킬수 없기 때문이다.
따라서 각 플레인별로 소거 및 소거 확인 동작을 실시하게 되는데, 이러한 종래의 플래쉬 메모리 소자의 소거방법을 제1도를 통해 동작을 설명하면 다음과 같다.
제1도는 종래의 플래쉬 메모리 소자의 소거방법을 설명하기 위해 도시한 흐름도로서, 하나의 칩에 4개의 플레인으로 구성된 칩의 소거방법을 설명하면 다음과 같다.
칩의 내부 카운터(N=1)를 설정한 상태에서 최초로 셀의 소거 동작 명령에 따라 제1플레인(P1)에 대해 소거를 실시한 후 (12)제1플레인(P1)이 정상적으로 소거되었는지를 검증한다(14). 단계(14)의 검증 결과 제1플레인(P1)이 정상적으로 소거되지 않았으면 칩의 내부 카운터(N)에 사전에 설정된 소거 횟수(N1)와 동일함 여부를 검증한다.(15). 단계(15)이 검증 결과 셀의 내부 카운터(N)에 사전에 설정된 소거 횟수(N1)와 일치할 경우 셀이 불량(Fail)임을 판정하고 소거동작을 종료한다(26). 그러나 단계(15)의 검증 결과 칩의 내부 카운터(N)에 사전에 설정된 소거 횟수(N1)와 일치하지 않을 경우 소거동작 횟수를 증가시켜(13) 단계(12)로 복귀하여 상기 소거동작을 반복 시행하게 된다.
그러나 단계(14)의 검증 결과 제1플레인(P1)이 정상적으로 소거되었으면 제2플레인(P2)에 대해 소거를 실시한 후(16) 제2플레인(P2)이 정상적으로 소거되었는지를 검증한다(17). 단계(17)의 검증 결과제2플레인(P2)이 정상적으로 소거되지 않았으면 칩의 내부 카운터(N)에 사전에 설정된 소거 횟수(N1)와 동일함여부를 검증한다(18). 단계(18)의 검증 결과 칩의 내부 카운터(N)에 사전에 설정된 소거 횟수(N1)와 일치할 경우에는 셀이 불량(Fail)임을 판정하고 소거 동작을 종료한다(26). 그러나 단계 (18)의 검증 결과 칩의 내부 카운터(N)에 사전에 설정된 소거 횟수(N1)와 일치하지 않을 경우 소거 동작 횟수를 증가시켜 상기 단계(16)으로 복귀하여 상기 소거동작을 반복시행하게 된다.
그러나 단계(17)의 검증 결과 제2플레인(P2)이 정상적으로 소거되었으면 제3플레인(P3)에 대해 소거를 실시한 후 (19) 제3플레인(P3)이 정상적으로 소거되었는지를 검증한다(20). 단계 (20)의 검증 결과 제3플레인(P3)이 정상적으로 소거되지 않았다면 칩의 내부 카운터(N)에 사전에 설정된 소거 횟수(N1)와 동일함 여부를 검증하게 된다(21). 상기 단계(21)의 검증 결과 칩의 내부 카운터(N)에 사전에 설정된 소거 획수(N1)와 일치할 경우 셀이 불량(Fail)임을 판정하고 소거동작을 종료한다(26). 그러나 단계(21)의 검증 결과 칩의 내부 카운터(N)에 사전에 설정된 소거 횟수(N1)와 일치하지 않을 경우에는 소거동작 횟수를 증가시켜(28) 상기 단계(19)로 복귀하여 상기 소거동작을 반복 시행하게 된다.
그러나 단계(20)의 검증 결과 제3플레인(P3)이 정상적으로 소거되었으면 제4플레인(P4)에 대해 소거를 실시한 후(22) 제4플레인(P4)이 정상적으로 소거되었는지를 검증한다(23). 단계 (23)의 검증 결과 제 4플레인(P4)이 정상적으로 소거되지 않았으면 칩의 내부 카운터(N)에 사전에 설정된 소거 횟수(N1)와 동일함 여부를 검증한다(24). 단계(24)의 검증 결과 칩의 내부 카운터(N)에 사전에 설정된 소거 횟수(N1)와 일치할 경우에는 셀이 불량(Fail)임을 판정하고 소거동작을 종료한다(26). 그러나 단계(24)의 검증 결과 칩의 내부 카운터(N)에 사전에 설정된 소거 횟수(N1)와 일치하지 않을 경우 소거동작 횟수를 증가시켜(29) 상기 단계(22)로 복귀하여 상기 소거동작을 반복 시행하게 된다.
그러나 단계(23)의 검증 결과 제4플레인(P4)이 정상적으로 소거되었으면 모든 플레인(P1 내지 P4)이 정상임을 판정하고 소거동작을 종료한다(25).
상술한 바와같이 플레인별로 소거 및 소거 확인을 별도로 실시하는 종래의 소거 방법은 종속적으로 소거를 시행하므로써 소거 시간이 길어지게 되는 단점이 있다.
따라서, 본 발명은 다수의 플레인(plain)으로 구분된 칩 소거시 플레인별로 소거 및 소거 확인이 동시에 실시되도록 하므로써 상기한 단점을 해소할 수 있는 플래쉬 메모리 소자의 소거방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 칩의 내부 카운터를 설정한 상태에서 셀의 소거 동작 명령에 따라 제1플레인을 소거하는 단계와, 제2플레인을 소거하는 동시에 상기 제1플레인의 소거 상태를 확인하는 단계와, 제3플에인을 소거하는 동시에 상기 제2플레인의 소거 상태를 확인하는 단계와, 제4플레인을 소거하는 동시에 상기 제3플레인의 소거 상태를 확인하는 단계와 상기 제4플레인의 소거 상태를 확인하는 단계와, 상기 제1 내지 제4플레인의 소거 확인 결과를 종합적으로 확인하는 단계와, 상기 제1 내지 제4플레인중 어느 하나가 정상적으로 소거되지 않았으면 칩의 내부 카운터에 사전에 설정된 소거 횟수와 동일함 여부를 검증하는 단계와, 상기 칩의 내부 카운터에 사전에 설정된 소거 횟수와 일치할 경우 셀이 불량임을 판정하고 소거동작을 종료하는 단계와, 상기 칩의 내부 카운터에 사전에 설정된 소거 횟수와 일치하지 않을 경우 소거동작 횟수를 증기시켜 상기 소거동작을 반복 시행하는 단계와, 상기 제1 내지 제4 플레인이 정상적으로 소거되었으면 모든 플레인이 정상임을 판정하고 소거동작을 종료하는 단계로 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
제2도는 본 발명에 따른 플래쉬 메모리 소자의 소거방법을 설명하기 위해 도시한 흐름도로서, 그 동작을 설명하면 다음과 같다.
칩의 내부 카운터(N=1)를 설정한 상태(101)에서 최초로 셀의 소거동작 명령에 따라 제1플레인(P1)에 대해 소거를 실시한다(102). 상기 단계(102)에서는 소거 확인 동작이 이루어지지 않는다. 단계(102)를 실시한 후 제2플레인(P2)에 대한 소거를 실시하는 동시에 제1플레인(P1)이 정상적으로 소거되었는지를 검증한다(103). 그리고, 제3플레인(P3)에 대한 소거를 실시하는 동시에 제2플레인(P2)이 정상적으로 소거되었는지를 검증한 후 (104) 제4플레인(P4)에 대한 소거를 실시하는 동시에 제3플레인(P3)이 정상적으로 소거되었는지를 검증한다(10). 이때, 단계(106)에서는 소거 동작이 이루어지지 않는다. 이미 소거 확인동작을 시행한 플레인(P1 내지 P4)의 결과와 마지막 소거 확인 동작을 시행한 플레인(P4)의 결과를 종합하여 검증한다(107). 단계(107)의 검증 결과 다수의 플레인(P1 내지 P4)이 정상적으로 소거되지 않았으면 셀의 내부 카운터(N)에 사전에 설정된 소거 횟수(N1)와 동일함 여부를 검증하게 된다(108). 단계(108)의 검증 결과 칩의 내부 카운터(N)에 사전에 설정된 소거 횟수(N1)와 일치할 경우 셀이 불량(Fail)임을 판정하고 소거동작을 종료한다(110). 그러나 단계(108)의 검증 결과 셀이 내부 카운터(N)에 사전에 설정된 소거 횟수(N1)와 일치하지 않을 경우 소거동작 횟수를 증가시며(109) 상기 단계(102)로 복귀하여 상기 소거동작을 반복 시행하게 된다. 그러나 단계(107)의 검증 결과 다수의 플레인(P1 내지 P4)이 정상적으로 소거되었으면 모든 플레인(P1 내지 P4)이 정상임을 판정하고 소거동작을 종료한다.(111).
제3도는 본 발명에 따른 소거 상태시 각 플레인별로 바이어스 인가 조건을 나타낸 회로도로서, 각 플레인에 공급하는 주변 전압, 콘트롤 신호 및 멀티플렉서(MUX)로 구성된다. 주변 전압(Vc 및 Vr)은 소거 및 소거 확인시 각 플레인(P1 내지 P4)에 공급되는 전압이며, 콘트롤 신호(Sc)는 각 플레인의 데이터 입출력(Io)을 제어하게 되며, 각 플레인의 멀티플렉서를 제어하므로써 각 플레인의 모드(Mode)를 결정시켜주는 역활을 한다.
상술한 바와 같이 본 발명에 의하면 다수의 플레인(Plain)으로 구분된 칩 소거(chip erase)시 플레인별로 소거(erase) 및 소거 확인(erase verify)이 동시에 실시되도록 하므로써 소거 시간 및 소거 동작에 소비되는 전력을 줄일수 있다.

Claims (5)

  1. 다수의 플레인으로 구분된 플래쉬 메모리 소자의 소거방법에 있어서, 칩의 내부 카운터를 설정한 상태에서 셀의 소거 동작 명령에 따라 제1플레인을 소거하는 단계와, 제2 플레인을 소거하는 동시에 상기 제1플레인의 소거 상태를 확인하는 단계와, 제3플레인을 소거하는 동시에 상기제2플레인의 소거 상태를 확인하는 단계와, 제4플레인을 소거하는 동시에 상기 제3플레인의 소거 상태를 확인하는 단계와, 상기 제4플레인의 소거 상태를 확인하는 단계와, 상기 제1 내지 제4플레인의 소거 확인 결과를 종합적으로 확인하는 단계와, 상기 제1 내지 제4플레인중 어느 하나가 정상적으로 소거되지 않았으면 칩의 내부 카운터에 사전에 설정된 소거 횟수와 동일함 여부를 검증하는 단계와, 상기 칩의 내부 카운터에 사전에 설정된 소거 횟수와 일치할 경우 셀이 불량임을 판정하고 소거동작을 종료하는 단계와, 상기 칩의 내부 카운터에 사전에 설정된 소거 횟수와 일치하지 않을 경우 소거동작 횟수를 증가시켜 상기 소거동작을 반복 시행하는 단계와, 상기 제1 내지 제4플레인이 정상적으로 소거되었으면 모든 플레인이 정상임을 판정하고 소거동작을 종료하는 단계로 이루어지는 것을 특징으로 하는 플래쉬 메모리 소자의 소거방법.
  2. 제1항에 있어서, 상기 소거확인 동작은 이미 소거가 실시된 플레인에 대해서만 수행되도록 하는것을 특징으로 하는 플래쉬 메모리 소자의 소거방법.
  3. 제1항에 있어서, 상기 최초의 소거 동작시에는 다른 플레인에서 소거확인 동작이 실시되지 않도록 하는 것을 특징으로 하는 플래쉬 메모리 소자의 소거방법.
  4. 제1항에 있어서, 상기 최종 소거확인 동작시에는 다른 플레인에서 소거 동작이 실시되지 않도록 하는 것을 특징으로 하는 플래쉬 메모리 소자의 소거방법.
  5. 제1항에 있어서, 상기 제1플레인 내지 제4플레인의 소거확인 동작시에는 이미 확보된 최초의 플레인부터 최종의 바로전 플레인까지의 소거확인 결과를 그래도 이용하는 것을 특징으로 하는 플래쉬 메모리 소자의 소거방법.
KR1019950018560A 1995-06-30 1995-06-30 플래쉬 메모리소자의 소거방법 KR100187671B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950018560A KR100187671B1 (ko) 1995-06-30 1995-06-30 플래쉬 메모리소자의 소거방법
GB9613583A GB2302971B (en) 1995-06-30 1996-06-27 Method of erasing a flash memory device
US08/673,056 US5663909A (en) 1995-06-30 1996-07-01 Method of erasing a flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950018560A KR100187671B1 (ko) 1995-06-30 1995-06-30 플래쉬 메모리소자의 소거방법

Publications (2)

Publication Number Publication Date
KR970003248A KR970003248A (ko) 1997-01-28
KR100187671B1 true KR100187671B1 (ko) 1999-06-01

Family

ID=19419023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950018560A KR100187671B1 (ko) 1995-06-30 1995-06-30 플래쉬 메모리소자의 소거방법

Country Status (3)

Country Link
US (1) US5663909A (ko)
KR (1) KR100187671B1 (ko)
GB (1) GB2302971B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100908526B1 (ko) * 2006-09-29 2009-07-20 주식회사 하이닉스반도체 플래쉬 메모리 장치 및 그의 소거 방법
KR100938085B1 (ko) * 2007-06-28 2010-01-21 주식회사 하이닉스반도체 메모리 소자 및 소거 검증 방법
US7733706B2 (en) 2006-09-29 2010-06-08 Hynix Semiconductor Inc. Flash memory device and erase method thereof

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5835565A (en) * 1997-02-28 1998-11-10 Hammer Technologies, Inc. Telecommunication system tester with integrated voice and data
US5903496A (en) 1997-06-25 1999-05-11 Intel Corporation Synchronous page-mode non-volatile memory with burst order circuitry
DE69737501D1 (de) * 1997-10-28 2007-05-03 St Microelectronics Srl Verfahren zum Parellel-Programmieren von nichtflüchtigen Speicheranordnungen, insbesondere Flash-Speichern und EEPROMs
KR100257854B1 (ko) * 1997-12-10 2000-06-01 김영환 플래쉬 메모리의 소거 방법
US7114501B2 (en) * 2000-08-14 2006-10-03 Spine Wave, Inc. Transverse cavity device and method
KR100365725B1 (ko) * 2000-12-27 2002-12-26 한국전자통신연구원 플래시 메모리를 이용한 파일 시스템에서 등급별 지움정책 및 오류 복구 방법
KR100914646B1 (ko) * 2002-08-31 2009-08-28 지인정보기술 주식회사 멀티-플레인 구조의 플래시 메모리 관리 방법
US20050183722A1 (en) * 2002-09-27 2005-08-25 Jagadish Bilgi External chest therapy blanket for infants
US7353323B2 (en) 2003-03-18 2008-04-01 American Megatrends, Inc. Method, system, and computer-readable medium for updating memory devices in a computer system
US6891758B2 (en) * 2003-05-08 2005-05-10 Micron Technology, Inc. Position based erase verification levels in a flash memory device
US20070047395A1 (en) * 2005-08-26 2007-03-01 Plasmon Lms, Inc. Optical disk shred operation with detection
US9658788B2 (en) * 2014-05-28 2017-05-23 Sandisk Technologies Llc Systems and methods for immediate physical erasure of data stored in a memory system in response to a user command
CN113421607B (zh) * 2021-06-30 2023-08-04 芯天下技术股份有限公司 一种闪存的校验修复方法、装置和电子设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3408552B2 (ja) * 1991-02-11 2003-05-19 インテル・コーポレーション 不揮発性半導体メモリをプログラム及び消去する回路とその方法
US5396468A (en) * 1991-03-15 1995-03-07 Sundisk Corporation Streamlined write operation for EEPROM system
EP0596198B1 (en) * 1992-07-10 2000-03-29 Sony Corporation Flash eprom with erase verification and address scrambling architecture
US5339279A (en) * 1993-05-07 1994-08-16 Motorola, Inc. Block erasable flash EEPROM apparatus and method thereof
JP2707970B2 (ja) * 1994-04-11 1998-02-04 日本電気株式会社 不揮発性半導体記憶装置の消去方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100908526B1 (ko) * 2006-09-29 2009-07-20 주식회사 하이닉스반도체 플래쉬 메모리 장치 및 그의 소거 방법
US7733706B2 (en) 2006-09-29 2010-06-08 Hynix Semiconductor Inc. Flash memory device and erase method thereof
KR100938085B1 (ko) * 2007-06-28 2010-01-21 주식회사 하이닉스반도체 메모리 소자 및 소거 검증 방법

Also Published As

Publication number Publication date
KR970003248A (ko) 1997-01-28
GB2302971A (en) 1997-02-05
GB2302971B (en) 1999-07-07
US5663909A (en) 1997-09-02
GB9613583D0 (en) 1996-08-28

Similar Documents

Publication Publication Date Title
KR100187671B1 (ko) 플래쉬 메모리소자의 소거방법
JP3420795B2 (ja) 不揮発性半導体メモリの短絡行をプレコンディショニングする方法及び回路
US6243839B1 (en) Non-volatile memory system including apparatus for testing memory elements by writing and verifying data patterns
US6826116B2 (en) Semiconductor memory device including page latch circuit
US6345367B1 (en) Defective memory block handling system by addressing a group of memory blocks for erasure and changing the content therewith
EP0811989B1 (en) A method and apparatus for testing an integrated circuit memory array
JPH09128983A (ja) メモリ装置の基準メモリセルの閾値電圧をセットする方法
US6577555B2 (en) Apparatus for externally timing high voltage cycles of non-volatile memory system
EP0992998B1 (en) Nonvolatile memory device and inspection method thereof
JPH08249895A (ja) 不輝発性半導体記憶装置
US6032221A (en) Flash memory embedded microcomputer
JP4229715B2 (ja) テスト回路及び半導体装置
EP0714059A2 (en) Method and apparatus for controlling memory operationsM
US6449740B1 (en) Conductive paths controllably coupling pad groups arranged along one edge to CPU and to EEPROM in test mode
KR0172437B1 (ko) 칼럼불량 구제 및 고속 소거검증 기능을 가지는 불휘발성 반도체 메모리 장치
JP2003068095A (ja) 半導体記憶装置、その使用方法、その試験方法及びその製造方法
KR100358059B1 (ko) 플래쉬 메모리 소자의 테스트 방법
US5650965A (en) Method of narrowing flash memory device threshold voltage distribution
US6101129A (en) Fast chip erase mode for non-volatile memory
KR100293632B1 (ko) 플래쉬 메모리 셀의 소거 방법
US5737266A (en) Methods and apparatus for programming content-addressable memories using floating-gate memory cells
KR100521320B1 (ko) 불 휘발성 메모리 장치 및 그것의 프로그램 방법
KR100541165B1 (ko) 플래쉬 메모리 소자의 프로그램 및 소거 검증 방법
JP2002133879A (ja) 不揮発性記憶装置
KR100532391B1 (ko) 패드수를 최소화하는 테스트 모드선택회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee