KR100208432B1 - 플래쉬 메모리 소자의 신뢰성 테스트 방법 - Google Patents

플래쉬 메모리 소자의 신뢰성 테스트 방법 Download PDF

Info

Publication number
KR100208432B1
KR100208432B1 KR1019950058457A KR19950058457A KR100208432B1 KR 100208432 B1 KR100208432 B1 KR 100208432B1 KR 1019950058457 A KR1019950058457 A KR 1019950058457A KR 19950058457 A KR19950058457 A KR 19950058457A KR 100208432 B1 KR100208432 B1 KR 100208432B1
Authority
KR
South Korea
Prior art keywords
memory cell
current
ongoing
erase
threshold voltage
Prior art date
Application number
KR1019950058457A
Other languages
English (en)
Other versions
KR970051433A (ko
Inventor
김성래
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019950058457A priority Critical patent/KR100208432B1/ko
Publication of KR970051433A publication Critical patent/KR970051433A/ko
Application granted granted Critical
Publication of KR100208432B1 publication Critical patent/KR100208432B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 플래쉬 메모리 소자의 신뢰성 테스트 방법에 관한 것으로, 메모리 셀에 프로그램 또는 소거 스트레스를 인가한 후 검증을 실시하므로써 테스트 속도를 향상시키며 정확한 테스트 결과를 얻을 수 있도록 한 플래쉬 메모리 소자의 신뢰성 테스트 방법에 관한 것이다.

Description

플래쉬 메모리 소자의 신뢰성 테스트 방법.
제1a도는 본 발명의 제1실시예를 설명하기 위한 순서도.
제1b도는 본 발명의 제2실시예를 설명하기 위한 순서도.
제2a 및 제2b도는 메모리 셀에 프로그램 스트레스가 인가되는 과정을 설명하기 위한 회로도.
제3도는 메모리 셀에 소거 스트레스가 인가되는 과정을 설명하기 위한 회로도.
제4도는 메모리 셀의 문턱전압을 측정하는 과정을 설명하기 위한 회로도.
본 발명은 플래쉬 메모리 소자의 신뢰성 테스트 방법에 관한 것으로, 특히 메모리 셀에 프로그램 또는 소거 스트레스를 인가한 후 검증을 실시하므로써 정확한 테스트 결과를 얻을 수 있도록 한 플래쉬 메모리 소자의 신뢰성 테스트 방법에 관한 것이다.
일반적으로 메모리 소자를 설계한 후 테스트 패턴(Test Pattern)을 이용하여 웨이퍼상에 메모리 셀(Memory Cell)을 형성한다. 이를 웨이퍼 레벨(Wafer Level)이라 하며, 이는 메모리 셀의 여러 가지 전기적 특성 및 신뢰성을 테스트하여 실제 환경에서 보다 많은 메모리 셀을 구현할 수 있도록 하기 위한 것이다. 이중 신뢰성 테스트는 소자의 수명을 예측하는 중요한 테스트이며, 메모리 셀의 동작 횟수에 따른 문턱전압(NThreshold Voltage)의 변화를 측정하는 것이다. 그러면 종래 플래쉬 메모리 소자의 신뢰성 테스트 방법을 설명하면 다음과 같다.
종래에는 플래쉬 메모리 소자의 신뢰성으 테스트하기 위해 먼저, 메모리 셀의 문턱 전압 측정 시기 및 루핑(Looping) 횟수를 설정한다. 그리고 루핑 순서에 따라 메모리 셀에 프로그램 스트레스(Stress) 및 소거 스트레스를 반복적으로 인가하되, 진행될 루핑 순서가 상기 설정된 문턱전압 측정 시기에 포함되는 경우가 발생되면 메모리 셀의 문턱전압을 측정한다. 상기 문턱전압을 측정하는 과정은 다음과 같다. 상기 메모리 셀에 프로그램 스트레스를 인가한 후 프로그램된 상기 메모리 셀의 문턱전압을 측정한다. 그리고 계속해서 상기 메모리 셀에 소거 스트레스를 인가한 후 소거된 상기 메모리 셀의 문턱전압을 측정한다. 그런데 실제 팩케이지(Package)된 플래쉬 메모리 소자는 프로그램 또는 소거 동작후 검증을 각각 실시한다. 그러므로 상기와 같은 신뢰성 테스트는 실제 플래쉬 메모리 소자의 동작과 다르게 이루어지기 때문에 정확한 테스트 결과를 얻기 힘든 단점이 있다.
따라서 본 발명은 메모리 셀에 프로그램 또는 소거 스트레스를 인가한 후 검증을 실시하므로써 상기한 단점을 해소할 수 있는 플래쉬 메모리 소자의 신뢰성 테스트 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 플래쉬 메모리 소자의 신뢰성 테스트 방법은 루핑 순서, 문턱전압 측정 시기, 프로그램 검증 횟수 및 소거 검증 횟수를 각각 설정하는 제1단계와, 상기 제1단계로부터 진행중인 루핑 순서가 상기 설정된 문턱전압 측정 시기에 포함되는 여부를 판단하는 제2단계와, 상기 제2단계로부터 상기 진행중인 루핑 순서가 상기 설정된 문턱전압 측정 시기에 포함되지 않은 경우 메모리 셀에 프로그램 스트레스를 인가하는 제3단계와, 상기 제3단계로부터 상기 메모리 셀에 소거 스트레스를 인가하는 제4단계와, 상기 제4단계로부터 상기 진행중인 루핑 순서와 상기 설정된 최종 루핑 횟수를 비교하는 제5단계와, 상기 제5단계로부터 상기 진행중인 루핑 순서가 상기 최종 루핑 횟수와 같은 경우 테스트를 종료하는 제6단계와, 상기 제5단계로부터 상기 진행중인 루핑 순서가 상기 최종 루핑 횟수와 동일하지 않은 경우 다음 루핑 순서를 설정한 후 상기 제2단계로 복귀하는 제7단계와, 상기 제2단계로부터 상기 진행중인 루핑 순서가 상기 설정된 문턱전압 측정 시기에 포함된 경우 초기 프로그램 검증을 수행하는 제8단계와, 상기 제8단계로부터 상기 메모리 셀에 프로그램 스트레스를 인가하는 제9단계와, 상기 제9단계로부터 상기 프로그램된 메모리 셀의 전류를 측정하는 제10단계와, 상기 제10단계로부터 상기 진행중인 프로그램 검증 순서와 상기 설정된 최종 프로그램 검증 횟수 그리고 상기 프로그램된 메모리 셀의 전류와 기준이 되는 프로그램된 메모리 셀의 전류를 각각 비교하는 제11단계와, 상기 제11단계로부터 상기 진행중인 프로그램 검증 순서와 상기 최종 프로그램 검증 횟수가 동일하지 않고 상기 측정된 메모리 셀의 전류가 상기 기준이 되는 메모리 셀의 전류보다 크거나 같은 경우 다음 프로그램 검증 순서를 설정한 후 상기 제9단계로 귀환하는 제12단계와, 상기 제11단계로부터 상기 진행중인 프로그램 검중 순서와 상기 최종 프로그램 검증 횟수가 동일하거나, 상기 측정된 메모리 셀의 전류가 상기 기준이 되는 메모리 셀의 전류보다 작은 경우 상기 프로그램된 메모리 셀의 문턱전압을 측정하는 제13단계와, 상기 제13단계로부터 상기 진행중인 루핑 순서, 상기 측정된 메모리 셀의 전류 및 문턱전압 값을 저장하는 제14단계와, 상기 제14단계로부터 상기 메모리 셀에 대한 초기 소거 검증을 수행하는 제15단계와, 상기 제15단계로부터 상기 메모리 셀에 소거 스트레스를 인가하는 제16단계와, 상기 제16단계로부터 상기 소거된 메모리 셀의 전류를 측정하는 17단계와, 상기 제17단계로부터 상기 진행중인 소거 검증순서와 상기 설정된 최종 소거 검증 횟수 그리고 상기 소거된 메모리 셀의 전류와 기준이 되는 소거된 메모리 셀의 전류를 각각 비교하는 제18단계와, 상기 제18단계로부터 상기 진행중인 소거 검증 순서와 상기 최종 소거 검증 횟수가 동일하지 않고, 상기 측정된 메모리 셀의 전류가 상기 기준이 되는 메모리 셀의 전류보다 크거나 같은 경우 다음 소거 검증 순서를 설정한 후 상기 제16단계로 귀환하는 제19단계와, 상기 제18단계로부터 상기 진행중인 소거 검증 순서와 상기 최종 소거 검증 횟수가 동일하거나, 상기 소거된 메모리 셀의 전류가 상기 기준이 되는 메모리 셀의 전류보다 작은 경우 상기 소거된 메모리 셀의 문턱전압을 측정하는 제20단계와, 상기 제20단계로부터 상기 진행중인 루핑 순서, 상기 측정된 메모리 셀의 전류 및 문턱전압 값을 저장한 후 상기 제7단계로 귀환하는 제21단계로 이루어지는 것을 특징으로 한다.
또한, 본 발명에 따른 또 다른 플래쉬 메모리 소자의 신뢰성 테스트 방뻐은 루핑 순서, 문턱전압 측정 시기 및 소거 검증 횟수를 각각 설정하는 제1단계와, 상기 제1단계로부터 진행중인 루핑 순서가 상기 설정된 문턱전압 측정 시기에 포함되는 여부를 판단하는 제2단계와, 상기 제2단계로부터 상기 진행중인 루핑 순서가 상기 서정된 문턱전압 측정 시기에 포함되지 않는 경우 메모리 셀에 프로그램 스트레스를 인가하는 제3단계와, 상기 제3단계로부터 상기 메모리 셀에 소거 스트레스를 인가하는 제4단계와, 상기 제4단계로부터 상기 진행중인 루핑 순서와 상기 설정된 최종 루핑 횟수를 비교하는 제5단계와, 상기 제5단계로부터 상기 진행중인 루핑 순서가 상기 최종 루핑 횟수와 같은 경우 테스트를 종료하는 제6단계와, 상기 제5단계로부터 상기 진행중인 루핑 순서가 상기 최종 루핑 횟수와 동일하지 않은 경우 다음 루핑 순서를 설정한 후 상기 제2단계로 복귀하는 제7단계와, 상기 제2단계로부터 상기 진행중인 루핑 순서가 상기 설정된 문턱전압 측정 시기에 포함된 경우 상기 메모리 셀에 프로그램 스트레스를 인가하는 제8단계와, 상기 제8단계로부터 상기 프로그램된 메모리 셀의 문턱전압을 측정하는 제9단계와, 상기 제9단계로부터 상기 진행중인 루핑 순서 및 상기 측정된 문턱전압 값을 저장하는 제10단계와, 상기 제10단계로부터 상기 메모리 셀에 대한 초기 소거 검증을 수행하는 제11단계와, 상기 제11단계로부터 상기 메모리 셀에 소거 스트레스를 인가하는 제12단계와, 상기 제12단계로부터 상기 소거된 메모리 셀의 전류를 측정하는 제13단계와, 상기 제13단계로부터 상기 진행중인 소거 검증 순서와 상기 설정된 최종 소거 검증 횟수 그리고 상기 측정된 메모리 셀의 전류와 기준이 되는 소거된 메모리 셀의 전류를 각각 비교하는 제14단계와, 상기 제14단계로부터 상기 진행중인 소거 검증 순서와 상기 최종 소거 검증 횟수가 동일하지 않고, 상기 측정된 메모리 셀의 전류가 상기 기준이 되는 메모리 셀의 전류보다 크거나 같은 경우 다음 소거 검증 순서를 설정한 후 상기 제12단계로 귀환하는 제15단계와, 상기 제14단계로부터 상기 진행중인 소거 검증 순서와 상기 최종 소거 검증 횟수가 동일하거나, 상기 측정된 메모리 셀의 전류가 상기 기준이 되는 메모리 셀의 전류보다 작은 경우 상기 소거된 메모리 셀의 문턱전압을 측정하는 제16단계와, 상기 제16단계로부터 상기 진행중인 루핑 순서, 상기 측정된 메모리 셀의 전류 및 문턱전압 값을 저장한 후 상기 제7단계로 귀환하는 제17단계로 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제1a도는 본 발명의 제1실시예를 설명하기 위한 순서도이다.
시작 단계(100)로부터 단계(101)로 진행하여 루핑 순서(N), 문턱전압 측정시기(K), 프로그램 검증 횟수(PN) 및 소거 검증 횟수(EN)를 각각 설정한다. 예를 들어 상기 루핑 순서(N)는 1부터 M까지이며, 상기 문전전압 측정시기(K)는 1, 30, 60, 100 .....등과 같이 필요한 시기와 횟수에 따라 설정할 수 있다. 그리고 프로그램 검증 횟수(PN)는 1부터 I까지, 상기 소거 검증 횟수(EN)는 1부터 J까지이다. 상기 단계(101)로부터 단계(103)로 진행하여 진행중인 루핑 순서(N)가 상기 설정된 문턱전압 측정 시기(K)에 포함되는지 여부를 판단한다. 이때 상기 진행중인 루핑 순서(N)가 상기 설정된 문턱전압 측정 시기(K)에 포함되지 않은 경우 단계(104)로 진행하여 메모리 셀에 프로그램 스트레스를 인가한다. 그리고 단계(105)로 진행하여 상기 메모리 셀에 소거 스트레스를 인가한다. 이후 상기 단계(105)로부터 단계(106)로 진행하여 상기 진행중인 루핑 순서(N)와 상기 설정된 최종 루핑 횟수(M)를 비교한다. 이때 상기 진행중인 루핑 순서(N)가 상기 최종 루핑 쇳수(M)와 같은 경우 단계(107)로 진행하여 테스트를 종료한다. 그러나 상기 진행중인 루핑 순서(N)가 상기 최종 루핑 횟수(M)와 동일하지 않은 경우 단계(108)로 진행하여 다음 루핑 순서(N=N+1)를 설정한 다음 상기 단계(103)로 복귀한다. 또한 상기 단계(103)에서 상기 진행중인 루핑 순서(N)가 상기 설정된 문턱전압 측정 시기(K)에 포함된 경우 단계(109)로 진행하여 메모리 셀에 대한 초기 프로그램 검증(PN=1)을 수행한다. 그리고 단계(110)로 진행하여 상기 메모리 셀에 프로그램 스트레스를 인가한 후 단계(111)로 진행하여 상기 프로그램된 메모리 셀의 전류(IPS) 즉, 상기 메모리 셀의 소오스(Source)를 통해 흐르는 전류를 측정한다. 상기 단계(111)로부터 단계(112)로 진행하여 상기 진행중인 프로그램 검증 순서(PN)와 상기 설정된 최종 프로그램 검증 횟수(I) 그리고 상기 프로그램된 메모리 셀의 전류(IPS)와 기준이 되는 프로그램된 메모리 셀의 전류(IPS)는 이상적인 특성을 갖는 메모리 셀의 프로그램 동작시 얻을 수 있는 값이다. 이때 상기 진행중인 프로그램 검증 순서(PN)와 상기 최종 프로그램 검증 횟수(I)가 동일하지 않고, 상기 측정된 메모리 셀의 전류(IPS)가 상기 기준이 되는 메모리 셀의 전류(IPR)보다 크거나 같은 경우에는 단계(113)로 진행하여 다음 프로그램 검증 순서(PN=PN+1)를 설정한 후 상기 단계(110)로 귀환한다. 또한 상기 단계(112)에서 상기 진행중인 프로그램 검증 순서(PN)와 상기 최종 프로그램 검증 횟수(I)가 동일하거나, 상기 측정된 메모리 셀의 전류(IPS)가 상기 기준이 되는 메모리 셀의 전류(IPR)보다 작은 경우에는 단계(114)로 진행하여 상기 프로그램된 메모리 셀의 문턱전압(VTP)을 측정한다. 그리고 단계(115)로 진행하여 상기 진행중인 루핑 순서(N), 상기 측정된 메모리 셀의 전류(IPS) 및 문턱전압(VTP) 값을 시스템(System)에 저장한다. 이후 단계(116)로 진행하여 상기 메모리 셀에 대한 초기 소거 검증(EN=1)을 수행한다. 그리고 단계(117)로 진행하여 상기 메모리 셀에 소거 스트레스를 인가한 후 단계(118)로 진행하여 상기 소거된 메모리 셀의 전류(IES) 즉, 상기 메모리 셀의 소오스를 통해 흐르는 전류를 측정한다. 상기 단계(118)로부터 단계(119)로 진행하여 상기 진행중인 소거 검증 순서(EN)와 상기 설정된 최종 소거 검증 횟수(J) 그리고 상기 소거된 메모리 셀의 전류(IES)와 기준이 되는 소거된 메모리 셀의 전류(IER)를 각각 비교한다. 상기 기준이 되는 소거된 메모리 셀의 전류(IER)는 이상적인 특성을 갖는 메모리 셀의 소거 동작시 얻을 수 있는 값이다. 이때 상기 진행중인 소거 검증 순서(EN)와 상기 최종 소거 검증 횟수(J)가 동일하지 않고, 상기 측정된 메모리 셀의 전류(IES)가 상기 기준이 되는 메모리 셀의 전류(IER)보다 크거나 같은 경우에는 단계(120)로 진행하여 다음 소거 검증 순서(EN=EN+1)를 설정한 후 상기 단계(117)로 귀환한다. 또한 상기 단계(119)에서 상기 진행중인 소거 검중 순서(EN)와 상기 최종 소거 검증 횟수(J)가 동일하거나, 상기 소거된 메모리 셀의 전류(IES)가 상기 기준이 되는 메모리 셀의 전류(IER)보다 작은 경우에는 단계(121) 진행하여 상기 소거된 메모리 셀의 문턱전압(VTE)을 측정한다. 그리고 단계(122)로 진행하여 상기 진행중인 루핑 순서(N), 상기 측정된 메모리 셀의 전류(IES) 및 문턱전압(VTE) 값을 상기 시스템에 저장한 후 상기 단계(108)로 귀환한다. 이와 같이 이루어지는 본 발명의 제1실시예는 메모리 셀에 프로그램 또는 소거 스트레스를 인가한 후 검증을 각각 실시하는 것이 특징이다. 그러나 메모리 셀의 프로그램 특성이 우수한 경우 테스트 시간을 감소시키기 위하여 프로그램 스트레스를 인가한 후 검증을 실시하지 않아도 된다. 그러면 상기와 같이 프로그램 특성이 우수한 메모리 셀에 적용 가능한 본 발명의 제2실시예를 제1b도를 통해 설명하면 다음과 같다.
제1b도는 본 발명의 제2실시예를 설명하기 위한 순서도이다.
시작 단계(200)로부터 단계(201)로 진행하여 루핑 순서(N), 문턱전압 측정시기(K) 및 소거 검증 횟수(EN)를 각각 설정한다. 예를들어 상기 루핑 순서(N)는 1부터 M까지이며, 상기 문턱전압 측정 시기(K)는 1, 30, 60, 100 ..... 등과 같이 필요한 시기와 횟수에 따라 설정할 수 있다. 그리고 상기 소거 검증 횟수(EN)는 1부터 J까지이다. 상기 단계(201)로부터 단계(203)로 진행하여 진행중인 루핑 순서(N)가 상기 설정된 문턱전압 측정 시기(K)에 포함되는 여부를 판단한다. 이때 상기 진행중인 루핑 순서(N)가 상기 설정된 문턱전압 측정 시기(K)에 포함되지 않는 경우 단계(204)로 진행하여 메모리 셀에 프로그램 스트레스를 인가한다. 그리고 단계(205)로 진행하여 상기 메모리 셀에 소거 스트레스를 인가한다. 이후 단계(206)로 진행하여 상기 진행주인 루핑 순서(N)와 상기 설정된 최종 루핑 횟수(M)를 비교한다. 이때 상기 진행중인 루핑 순서(N)가 상기 최종 루핑 횟수(M)와 같은 경우 단계(207)로 진행하여 테스트를 종료한다. 그러나 상기 진행중인 루핑 순서(N)가 상기 최종 루핑 횟수(M)와 동일하지 않은 경우 단계(208)로 진행하여 다음 루핑 순서(N=N+1)를 설정한 다음 상기 단계(203)로 복귀한다. 또한 상기 단계(203)에서 상기 진행중인 루핑 순서(N)가 상기 설정된 문턱전압 측정 시기(K)에 포함된 경우 단계(209)로 진행하여 상기 메모리 셀에 프로그램 스트레스를 인가한 후 단계(210)로 진행하여 상기 프로그램된 메모리 셀의 문턱전압(VTP)을 측정한다. 그리고 단계(211)로 진행하여 상기 진행중인 루핑 순서(N) 및 상기 측정된 문턱전압(VTP) 값을 시스템에 저장한다. 이후 단계(212)로 진행하여 초기 소거 검증(EN=1)을 수행한다. 그리고 단계(213)로 진행하여 상기 메모리 셀에 소거 스트레스를 인가한 후 단계(214)로 진행하여 상기 소거된 메모리 셀의 전류(IES) 즉, 상기 메모리 셀의 소오스를 통해 흐르는 전류를 측정한다. 상기 단계(214)로부터 단계(215)로 진행하여 상기 진행중인 소거 검증 순서(EN)와 상기 설정된 최조 소거 검증 횟수(J) 그리고 상기 측정된 메모리 셀의 전류(IES)와 기준이 되는 소거된 메모리 셀의 전류(IER)를 각각 비교한다. 상기 기준이 되는 소거된 메모리 셀의 전류(IER)는 이상적인 특성을 갖는 메모리 셀의 소거 동작시 얻을 수 있는 값이다. 이때 상기 진행중인 소거 검증 순서(EN)와 상기 최종 소거 검증 횟수(J)가 동일하지 않고, 상기 측정된 메모리 셀의 전류(IES)가 상이 기준이 되는 메모리 셀의 전류(IER)보다 크거나 같은 경우 단계(218)로 진행하여 다음 소거 검증 순서(EN=EN+1)를 설정한 후 상기 단계(213)로 귀환한다. 또한 상기 단계(215)에서 상기 진행중인 소거 검증 순서(EN)와 상기 최종 소거 검증 횟수(J)가 동일하거나, 상기 측정된 메모리 셀의 전류(IES)가 상기 기준이 되는 메모리 셀의 전류(IER)보다 작은 경우 단계(216)로 진행하여 상기 소거된 메모리 셀의 문턱전압(VTE)을 측정한다. 그리고 단계(217)로 진행하여 상기 진행중인 루핑 순서(N), 상기 측정된 메모리 셀의 전류(IES) 및 문턱전압(VTE) 값을 상기 시스템에 저장한 후 상기 단계(208)로 귀환한다.
그러면 상기 제1 및 제2실시예의 이해를 돕기 위해 상기 메모리 셀에 프로그램 스트레스 또는 소거 스트레스가 인가되는 과정과, 프로그램 또는 소거된 메모리 셀의 문턱전압을 측정하는 과정을 제2a도 내지 제4도를 참조하여 설명하기로 한다.
제2a도 및 제2b도는 메모리 셀에 프로그램 스트레스가 인가되는 과정을 설명하기 위한 회로도이다.
상기 프로그램 스트레스는 상기 메모리 셀에 프로그램 바이어스 전압(Program Bias Voltage)이 공급되도록 하는 것이다. 상기 프로그램 스트레스는 제2a도에 도시된 바와 같이 1비트(Bit : A부분) 또는 제2b도에 도시된 바와 같이 1바이트(1Byte; B 부분) 단위로 인가될 수 있다. 상기 1비트 단위로 프로그램 스트레스가 인가되는 경우, 상기 A 부분에 도시된 하나의 메모리 셀의 콘트롤 게이트(CG)에 13V, 셀렉트 게이트(워드 라인 : WL)에 1.8V, 드레인(비트 라인; BL)에 5V 그리고 소오스(SO)에 접지 전위가 각각 인가된다. 그리고 상기 1바이트 단위로 프로그램 스트레스가 인가되는 경우, 상기 B부분에 도시된 8개의 메모리 셀 각각의 콘트롤 게이트(CG)에 13V, 셀렉트 게이트(워드 라인 : WL)에 1.8V, 그레인(비트 라인; BL)에 5V 그리고 소오스(SO)에 접지 전위가 각각 인가된다.
제3도는 메모리 셀에 소거 스트레스가 인가되는 과정을 설명하기 위한 회로도이다.
상기 소거 스트레스는 상기 메모리 셀에 소거 바이어스 전압(Erasure Bias Voltage)이 공급되도록 하는 것이다. 상기 소거 스트레스는 메모리 블록(Memory Block) 또는 메모리 섹터(Memory Sector) 단위로 인가된다. 이때 모든 메모리 셀 각각의 콘트롤 게이트(CG)에 12V, 드레인(비트 라인 ; BL)에 5V 그리고 소오스(SO) 및 셀렉트 게이트(워드 라인 ; WL)에 접지 전위가 각각 인가된다.
제4도는 메모리 셀의 문턱전압을 측정하는 과정을 설명하기 위한 회로도이다.
상기와 같이 프로그램 또는 소거된 메모리 셀의 문턱전압을 측정하기 위하여 문턱전압을 측정하고자 하는 하나의 메모리 셀(C 부분)의 워드라인(WL)에 5V, 비트라인(BL)에 접지 전위 그리고 소오스(SO)에 2V의 전압이 각각 인가되도록 한다. 그리고 상기 콘트롤 게이트 (CG)에 인가되는 전압은 OV로부터 단계적으로 상승되도록 하여, 상기 소오스(SO)를 통해 예를들어 1μA의 전류가 흐르는 시점에서 상기 콘트롤 게이트(CG)에 인가된 전압을 측정한다.
상술한 바와 같이 본 발명에 의하면 메모리 셀에 프로그램 또는 소거 스트레스를 인가한 후 검증을 실시하므로써 테스트 속도를 향상시키며, 정확한 테스트 결과를 얻을 수 있도록 하는 탁월한 효과가 있다.

Claims (8)

  1. 플래쉬 메모리 소자의 신뢰성 테스트 방법에 있어서, 루핑 순서, 문턱전압 측정 시기, 프로그램 검증 횟수 및 소거 검증 횟수를 각각 설정하는 제1단계와, 상기 제1단계로부터 진행중인 루핑 순서가 상기 설정된 문턱전압 측정시기에 포함되는 여부를 판단하는 제2단계와, 상기 제2단계로부터 상기 진행중인 루핑 순서가 상기 설정된 문턱전압 측정 시기에 포함되지 않는 경우 메모리 셀에 프로그램 스트레슬 인가하는 제3단계와, 상기 제3단계로부터 상기 메모리 셀에 소거 스트레스를 인가하는 제4단계와, 상기 제4단계로부터 상기 진행중인 루핑 순서와 상기 설정된 최종 루핑 횟수를 비교하는 제5단계와, 상기 제5단계로부터 상기 진행중인 루핑 순서가 상기 최종 루핑 횟수와 같은 경우 테스트를 종료하는 제6단계와, 상기 제5단계로부터 상기 진행중인 루핑 순서가 상기 최종 루핑 횟수와 동일하지 않은 경우 다음 루핑 순서를 설정한 후 상기 제2단계로 복귀는 제7단계와, 상기 제2단계로부터 상기 진행중인 루핑 순서가 상기 설정된 문턱전압 측정 시기에 포함된 경우 초기 프로그램 검증을 수행하는 제8단계와, 상기 제8단계로부터 상기 메모리 셀에 프로그램 스트레스를 인가하는 제9단계와, 상기 제9단계로부터 상기 프로그램된 메모리 셀의 전류를 측정하는 제10단계와, 상기 제10단계로부터 상기 진행중인 프로그램 검증 순서와 상기 설정된 최종 프로그램 검증 횟수 그리고 상기 프로그램된 메모리 셀의 전류와 기준이 되는 프로그램된 메모리 셀의 전류를 각각 비교하는 제11단계와, 상기 제11단계로부터 상기 진행중인 프로그램 검증 순서와 상기 최종 프로그램 검중 횟수가 동일하지 않고, 상기 측정된 메모리 셀의 전류가 상기 기준이 되는 메모리 셀의 전류보다 크거나 같은 경우 다음 프로그램 검증 순서를 설정한 후 상기 제9단계로 귀환하는 제12단계와, 상기 제11단계로부터 상기 진행중인 프로그램 검중 순서와 상기 최종 프로그램 검증 횟수가 동일하거나, 상기 측정된 메모리 셀의 전류가 상기 기준이 되는 메모리 셀의 전류보다 작은 경우 상기 프로그램된 메모리 셀의 문턱전압을 측정하는 제13단계와, 상기 제13단계로부터 상기 진행중인 루핑 순서, 상기 측정된 메모리 셀의 전류 및 문턱전압 값을 저장하는 제14단계와, 상기 제14단계로부터 상기 메모리 셀에 대한 초기 소거 검증을 수행하는 제15단계와, 상기 제15단계로부터 상기 메모리 셀에 소거 스트레스를 인가하는 제16단계와, 상기 제16단계로부터 상기 소거된 메모리 셀의 전류를 측정하는 제17단계와, 상기 제17단계로부터 상기 진행중인 소거 검증 순서와 상기 설정된 최종 소거 검증 횟수 그리고 상기 소거된 메모리 셀의 전류와 기준이 되는 소거된 메모리 셀의 전류를 각각 비교하는 제18단계와, 상기 제18단계로부터 상기 진행중인 소거 검증 순서와 상기 최종 소거 검증 횟수가 동일하지 않고, 상기 측정된 메모리 셀의 전류가 상기 기준이 되는 메모리 셀의 전류보다 크거나 같은 경우 다음 소거 검증 순서를 설정한 후 상기 제16단계로 귀환하는 제19단계와, 상기 제18단계로부터 상기 진행중인 소거 검증 순서와 상기 최종 소거 검증 횟수가 동일하거나, 상기 소거된 메모리 셀의 전류가 상기 기준이 되는 메모리 셀의 전류보다 작은 경우 상기 소거된 메모리 셀의 문턱전압을 측정하는 제20단계와, 상기 제20단계로부터 상기 진행중인 루핑 순서, 상기 측정된 메모리 셀의 전류 및 문턱전압 값을 저장한 후 상기 제7단계로 귀환하는 제21단계로 이루어지는 것을 특징으로 하는 플래쉬 메모리 소자의 신뢰성 테스트 방법.
  2. 제1항에 있어서, 상기 제3 및 제9단계에서의 프로그램 스트레스는 상기 메모리 셀에 프로그램 바이어스 전압이 공급되도록 하는 것을 특징으로 하는 플래쉬 메모리 소자의 신뢰성 테스트 방법.
  3. 제1항에 있어서, 상기 제4 및 제16단계에서의 소거 스트레스는 상기 메모리 셀에 소거 바이어스 전압이 공급되도록 하는 것을 특징으로 하는 플래쉬 메모리 소자의 신뢰성 테스트 방법.
  4. 제1항에 있어서, 상기 제10 및 제17단계에서의 메모리 셀의 전류는 상기 메모리 셀의 소오스를 통해 흐르는 전류인 것을 특징으로 하는 플래쉬 메모리 소자의 신뢰성 테스트 방법.
  5. 플래쉬 메모리 소자의 신뢰성 테스트 방법에 있어서, 루핑 순서, 문턱전압 측정 시기 및 소거 검증 횟수를 각각 설정하는 제1단계와, 상기 제1단계로부터 진행중인 루핑 순서가 상기 설정된 문턱전압 측정사기에 포함되는 여부를 판단하는 제2단계와, 상기 제2단계로로부터 상기 진행중인 루핑 순서가 상기 설정된 문턱전압 측정 시기에 포함되지 않는 경우 메모리 셀에 프로그램 스트레스를 인가하는 제3단계와, 상기 제3단계로부터 상기 메모리 셀에 소거 스트레스를 인가하는 제4단계와, 상기 제4단계로부터 상기 진행중인 루핑 순서와 상기 설정된 최종 루핑 횟수를 비교하는 제5단계와, 상기 제5단계로부터 상기 진행중인 루핑 순서가 상기 최종 루핑 횟수와 같은 경우 테스트를 종료하는 제6단계와, 상기 제5단계로부터 상기 진행중인 루핑 순서가 상기 최종 루핑 횟수와 동일하지 않는 경우 다음 루핑 순서를 설정한 후 상기 제2단계로 복귀하는 제7단계와, 상기 제2단계로부터 상기 진행중인 루핑 순서가 상기 설정된 문턱전압 측정 시기에 포함된 경우 상기 메모리 셀에 프로그램 스트레스를 인가하는 제8단계와, 상기 제8단계로부터 상기 프로그램된 메모리 셀의 문턱전압을 측정하는 제9단계와, 상기 제9단계로부터 상기 진행중인 루핑 순서 및 상기 측정된 문턱전압 값을 저장하는 제10단계와, 상기 제10단계로부터 상기 메모리 셀에 대한 소거 검증을 수행하는 제11단계와, 상기 제11단계로부터 상기 메모리 셀에 소거 스트레스를 인가하는 제12단계와, 상기 제12단계로부터 상기 소거된 메모리 셀의 전류를 측정하는 제13단계와, 상기 제13단계로부터 상기 진행중인 소거 검증 순서와 상기 설정된 최종 소거 검증 횟수 그리고 상기 측정된 메모리 셀의 전류와 기준이 되는 소거된 메모리 셀의 전류를 각각 비교하는 제14단계와, 상기 제14단계로부터 상기 진행중인 소거 검증 순서와 상기 최종 소거 검증 횟수가 동일하지 않고, 상기 측정된 메모리 셀의 전류가 상기 기준이 되는 메모리 셀의 전류보다 크거나 같은 경우 다음 소거 검증 순서를 설정한 후 상기 제12단계로 귀환하는 제15단계와, 상기 제14단계로부터 상기 진행중인 소거 검증 순서와 상기 최종 소거 검증 횟수가 동일하거나, 상기 측정된 메모리 셀의 전류가 상기 기준이 되는 메모리 셀의 전류보다 작은 경우 상기 소거된 메모리 셀의 문턱전압을 측정하는 제16단계와, 상기 제16단계로부터 상기 진행중인 루핑 순서, 상기 측정된 메모리 셀이 전류 및 문턱전압 값을 저장한 후 상기 제7단계로 귀환하는 제17단계로 이루어지는 것을 특징으로 하는 플래쉬 메모리 소자의 신뢰성 테스트 방법.
  6. 제5항에 있어서, 상기 제3 및 제8단계에서의 프로그램 스트레스는 상기 메모리 셀에 프로그램 바이어스 전압이 공급되도록 하는 것을 특징으로 하는 플래쉬 메모리 소자의 신뢰성 테스트 방법.
  7. 제5항에 있어서, 상기 제4 및 제12단계에서의 소거 스트레스는 상기 메모리 셀에 소거 바이어스 전압이 공급되도록 하는 것을 특징으로 하는 플래쉬 하는 메모리 소자의 신뢰성 테스트 방법.
  8. 제5항에 있어서, 상기 제13단계에서 소거된 메모리 셀의 전류는 상기 메모리 셀의 소오스를 통해 흐르는 전류인 것을 하는 플래쉬 메모리 소자의 신뢰성 테스트 방법.
KR1019950058457A 1995-12-27 1995-12-27 플래쉬 메모리 소자의 신뢰성 테스트 방법 KR100208432B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950058457A KR100208432B1 (ko) 1995-12-27 1995-12-27 플래쉬 메모리 소자의 신뢰성 테스트 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950058457A KR100208432B1 (ko) 1995-12-27 1995-12-27 플래쉬 메모리 소자의 신뢰성 테스트 방법

Publications (2)

Publication Number Publication Date
KR970051433A KR970051433A (ko) 1997-07-29
KR100208432B1 true KR100208432B1 (ko) 1999-07-15

Family

ID=19444960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950058457A KR100208432B1 (ko) 1995-12-27 1995-12-27 플래쉬 메모리 소자의 신뢰성 테스트 방법

Country Status (1)

Country Link
KR (1) KR100208432B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487510B1 (ko) * 1998-06-29 2006-04-21 삼성전자주식회사 플래시 메모리 장치의 드레솔드 전압 조정 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100358059B1 (ko) * 2000-12-29 2002-10-25 주식회사 하이닉스반도체 플래쉬 메모리 소자의 테스트 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100487510B1 (ko) * 1998-06-29 2006-04-21 삼성전자주식회사 플래시 메모리 장치의 드레솔드 전압 조정 방법

Also Published As

Publication number Publication date
KR970051433A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
EP0753859B1 (en) Method for setting the threshold voltage of a reference memory cell
US7230855B2 (en) Erase verify for non-volatile memory using bitline/reference current-to-voltage converters
KR100542701B1 (ko) 낸드 플래시 메모리 소자의 문턱전압 측정 방법
US7158415B2 (en) System for performing fast testing during flash reference cell setting
KR19990083512A (ko) 비휘발성반도체기억장치
JP2001283595A (ja) 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ消去方法
US6504773B2 (en) Memory testing method and memory testing apparatus
JP2002157890A (ja) 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ消去方法
US6992931B2 (en) System for trimming non-volatile memory cells
US6031777A (en) Fast on-chip current measurement circuit and method for use with memory array circuits
US20050213363A1 (en) Non-volatile memory device and inspection method for non-volatile memory device
US6826103B2 (en) Auto-tuneable reference circuit for flash EEPROM products
KR100208432B1 (ko) 플래쉬 메모리 소자의 신뢰성 테스트 방법
JP3848064B2 (ja) 半導体不揮発性メモリの試験方法
US6418054B1 (en) Embedded methodology to program/erase reference cells used in sensing flash cells
US6987703B2 (en) Nonvolatile semiconductor storage device and write time determining method therefor
US20050210344A1 (en) Non-volatile memory evaluating method and non-volatile memory
KR0172278B1 (ko) 반도체 소자의 신뢰성 테스트 장비 및 그를 이용한 테스트 방법
US5650965A (en) Method of narrowing flash memory device threshold voltage distribution
JPH1166898A (ja) 不揮発性半導体記憶装置の評価方法
KR100301243B1 (ko) 플래쉬메모리의소거방법
KR100368309B1 (ko) 플래시 메모리의 고속 소거비트 스크린 방법
KR100223866B1 (ko) 데이타 보존 검사 회로
KR19980052496A (ko) 플래쉬 메모리셀의 과소거 된 셀 확인 방법
JPH09139099A (ja) フラッシュメモリのエンデュランス確認試験方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090327

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee