KR20020040443A - 스탠바이 모드에서 지연동기 루프회로의 전력소모를감소시키기 위한 제어회로를 구비하는 반도체 메모리장치및 이의 파우워 다운 제어방법 - Google Patents

스탠바이 모드에서 지연동기 루프회로의 전력소모를감소시키기 위한 제어회로를 구비하는 반도체 메모리장치및 이의 파우워 다운 제어방법 Download PDF

Info

Publication number
KR20020040443A
KR20020040443A KR1020000070489A KR20000070489A KR20020040443A KR 20020040443 A KR20020040443 A KR 20020040443A KR 1020000070489 A KR1020000070489 A KR 1020000070489A KR 20000070489 A KR20000070489 A KR 20000070489A KR 20020040443 A KR20020040443 A KR 20020040443A
Authority
KR
South Korea
Prior art keywords
signal
mode
circuit
response
standby mode
Prior art date
Application number
KR1020000070489A
Other languages
English (en)
Other versions
KR100374641B1 (ko
Inventor
유동열
김치욱
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR10-2000-0070489A priority Critical patent/KR100374641B1/ko
Priority to US09/884,774 priority patent/US6525988B2/en
Publication of KR20020040443A publication Critical patent/KR20020040443A/ko
Application granted granted Critical
Publication of KR100374641B1 publication Critical patent/KR100374641B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

스탠바이 모드에서 지연동기 루프회로의 전력소모를 감소시킬 수 있는 반도체 메모리장치 및 이의 파우워 다운 제어방법이 개시된다. 상기 반도체 메모리장치는, 셀프 리프레쉬 모드로부터 스탠바이 모드로 빠져 나오면 내부 클럭신호의 소정의 클럭 싸이클 동안 지연동기 루프회로를 활성화시킨 다음에 지연동기 루프회로를 비활성화시키며, 프리차지 파우워다운 모드로부터 스탠바이 모드로 빠져 나오면 즉시 지연동기 루프회로를 비활성화시키는 제어회로를 구비하는 것을 특징으로 한다. 소정의 클럭 싸이클은 지연동기 루프회로가 락킹될때까지 소요되는 시간보다 큰 시간이다. 따라서 상기 반도체 메모리장치는 제어회로에 의해 스탠바이 모드에서 지연동기 루프회로를 비활성화시켜 전력소모를 감소시키는 장점이 있다.

Description

스탠바이 모드에서 지연동기 루프회로의 전력소모를 감소시키기 위한 제어회로를 구비하는 반도체 메모리장치 및 이의 파우워 다운 제어방법{Semiconductor memory device including control circuit for reducing power consumption of delay locked loop in standby mode and power down control method therefore}
본 발명은 반도체 메모리장치에 관한 것으로서, 특히 지연동기 루프회로의 전력소모를 감소시키기 위한 제어회로를 구비하는 디램 및 이의 파우워 다운 제어방법에 관한 것이다.
반도체 메모리장치중 디램은 일반적으로 전력소모를 감소시키기 위해 디램 내부의 특정 블락을 제외한 다른 모든 블락들을 비활성화, 즉 비동작시키는 파우워 다운 모드(Power down mode)를 제공한다.
디램의 파우워 다운 모드에는 액티브 파우워 다운 모드, 프리차지 파우워 다운 모드, 및 셀프 리프레쉬 모드가 있다. 디램이 액티브 파우워 다운 모드 또는 프리차지 파우워 다운 모드로 진입하면 디램 내부의 블락들중 시스템 클럭(CLK) 핀에 연결된 입력버퍼, 클럭 인에이블(CKE) 핀에 연결된 입력버퍼, 및 지연동기 루프회로를 제외한 모든 입력버퍼들이 비활성화된다. 따라서 액티브 파우워 다운 모드 및 프리차지 파우워 다운 모드에서는 전력소모가 감소된다. 그리고 액티브 파우워 다운 모드 또는 프리차지 파우워 다운 모드가 일정시간 이상 진행되면 디램 내부에 저장된 모든 데이터는 소멸된다.
반면에 셀프 리프레쉬 모드에서는 액티브 파우워 다운 모드 및 프리차지 파우워 다운 모드와 달리 디램 내부에서 자동으로 발생되는 신호에 의해 디램 내부에 저장된 데이터가 리프레쉬되어 보존된다. 그리고 셀프 리프레쉬 모드에서는 지연동기 루프회로도 비활성화된다.
한편 디램은 액티브 명령 또는 MRS(Mode Register Set) 명령을 수행할 수 있는 준비상태인 스탠바이 모드(또는 Idle 모드)를 가지고 있다. 그런데 디램이 셀프 리프레쉬 모드로부터 스탠바이 모드로 전환되면, 디램은 즉시 지연동기 루프회로를 동작시켜 시스템 클럭과 내부클럭을 동기시키는 동작을 수백 싸이클 동안 진행한다. 반면에 디램이 프리차지 파우워 다운 모드로부터 스탠바이 모드로 전환되면, 이미 지연동기 루프회로는 동작중이므로 다시 지연동기 루프회로를 동작시키는 동작은 없다.
상술한 바와 같이 종래의 디램에서는 스탠바이 모드에서 지연동기 루프회로가 계속 동작되므로 전력소모가 증가하는 단점이 있다.
따라서, 본 발명이 이루고자하는 기술적 과제는 스탠바이 모드에서 지연동기 루프회로의 전력소모를 감소시킬 수 있는 디램을 제공하는 데 있다.
본 발명이 이루고자하는 다른 기술적 과제는, 디램의 스탠바이 모드에서 지연동기 루프회로의 전력소모를 감소시킬 수 있는 파우워 다운 제어방법을 제공하는 데 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일실시예에 따른 디램을 나타내는 블락도이다.
도 2는 도 1에 도시된 제어신호 발생회로의 회로도이다.
도 3은 도 1에 도시된 카운터 회로의 회로도이다.
도 4는 도 3에 도시된 1비트 카운터의 회로도이다.
도 5는 도 1에 도시된 제1펄스신호 발생회로의 회로도이다.
도 6은 도 1에 도시된 제2펄스신호 발생회로의 회로도이다.
도 7은 도 1에 도시된 스탠바이 신호 발생회로의 회로도이다.
도 8은 셀프 리프레쉬 모드로부터 스탠바이 모드로 전환될 때의 본 발명에 따른 디램의 동작 타이밍도이다.
도 9는 프리차지 파우워다운 모드로부터 스탠바이 모드로 전환될 때의 본 발명에 따른 디램의 동작 타이밍도이다.
상기 기술적 과제를 달성하기 위하여, 셀프 리프레쉬 모드로부터 스탠바이 모드로 빠져 나오면 내부 클럭신호의 소정의 클럭 싸이클 동안 지연동기 루프회로를 활성화시킨 다음에 상기 지연동기 루프회로를 비활성화시키며, 프리차지 파우워다운 모드로부터 상기 스탠바이 모드로 빠져 나오면 상기 지연동기 루프회로를 비활성화시키는 제어회로를 구비하는 것을 특징으로 하는 본 발명에 따른 디램이 제공된다.
상기 제어회로는 제1제어회로 및 제2제어회로를 구비한다. 상기 제1제어회로는, 상기 셀프 리프레쉬 모드로부터 상기 스탠바이 모드로 빠져 나오는 것을 알리는 신호에 응답하여 인에이블되고 상기 소정의 클럭 싸이클이 지난 후 디스에이블되는 제어신호를 발생한다. 상기 제2제어회로는, 상기 셀프 리프레쉬 모드로부터 상기 스탠바이 모드로 빠져 나오는 것을 알리는 신호에 응답하여 상기 지연동기 루프회로를 활성화시키고, 상기 제어신호가 디스에이블될 때 또는 상기 프리차지 파우워다운 모드로부터 상기 스탠바이 모드로 빠져 나오는 것을 알리는 신호에 응답하여 상기 지연동기 루프회로를 비활성화시킨다.
상기 제1제어회로는 제어신호 발생회로 및 카운터 회로를 구비한다. 상기 제어신호 발생회로는, 상기 스탠바이 모드로 빠져 나오는 것을 알리는 신호 및 상기 소정의 클럭 싸이클이 지났음을 알리는 신호에 응답하여 상기 제어신호를 발생한다. 상기 제어신호는 상기 스탠바이 모드로 빠져 나오는 것을 알리는 신호에 응답하여 인에이블되고 상기 소정의 클럭 싸이클이 지났음을 알리는 신호에 응답하여 디스에이블된다. 상기 카운터 회로는, 상기 제어신호에 응답하여 상기 내부 클럭신호를 카운트하여 상기 소정의 클럭 싸이클이 지났음을 알리는 신호를 발생한다.
상기 제2제어회로는 제1펄스신호 발생회로, 제2펄스신호 발생회로, 및 스탠바이 신호 발생회로를 구비한다. 상기 제1펄스신호 발생회로는, 상기 셀프 리프레쉬 모드로부터 상기 스탠바이 모드로 빠져 나오는 것을 알리는 신호에 응답하여 제1펄스신호를 발생한다. 상기 제2펄스신호 발생회로는, 상기 제어신호의 디스에이블에 응답하여 제2펄스신호를 발생한다. 상기 스탠바이 신호 발생회로는, 상기 제1펄스신호에 응답하여 상기 지연동기 루프회로를 활성화시키고 상기 제2펄스신호 또는 상기 프리차지 파우워다운 모드로부터 상기 스탠바이 모드로 빠져 나오는 것을 알리는 신호에 응답하여 상기 지연동기 루프회로를 비활성화시키는 스탠바이 신호를 한다.
상기 소정의 클럭 싸이클은 상기 지연동기 루프회로가 락킹될때까지 소요되는 시간보다 큰 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위하여, (a) 디램이 셀프 리프레쉬 모드로부터 스탠바이 모드로 빠져 나오면 내부 클럭신호의 소정의 클럭 싸이클 동안 지연동기 루프회로를 활성화시킨 다음에 상기 지연동기 루프회로를 비활성화시키는 단계; 및 상기 디램이 프리차지 파우워다운 모드로부터 상기 스탠바이 모드로 빠져 나오면 상기 지연동기 루프회로를 즉시 비활성화시키는 단계를 구비하는 것을 특징으로 하는 본 발명에 따른 파우워 다운 제어방법이 제공된다.
상기 단계 (a)는, 상기 셀프 리프레쉬 모드로부터 상기 스탠바이 모드로 빠져 나오는 것을 알리는 신호에 응답하여 인에이블되고 상기 소정의 클럭 싸이클이 지난 후 디스에이블되는 제어신호를 발생하는 단계(a1); 및 상기 셀프 리프레쉬 모드로부터 상기 스탠바이 모드로 빠져 나오는 것을 알리는 신호에 응답하여 상기 지연동기 루프회로를 활성화시키고 상기 제어신호가 디스에이블될 때 상기 지연동기루프회로를 비활성화시키는 단계(a2)를 구비한다.
상기 단계 (a1)은, 상기 셀프 리프레쉬 모드로부터 상기 스탠바이 모드로 빠져 나오는 것을 알리는 신호 및 상기 소정의 클럭 싸이클이 지났음을 알리는 신호에 응답하여 상기 제어신호를 발생하는 단계(a11); 및 상기 제어신호에 응답하여 상기 내부 클럭신호를 카운트하여 상기 소정의 클럭 싸이클이 지났음을 알리는 신호를 발생하는 단계(a12)를 구비한다.
상기 단계 (a2)는, 상기 셀프 리프레쉬 모드로부터 상기 스탠바이 모드로 빠져 나오는 것을 알리는 신호에 응답하여 제1펄스신호를 발생하는 단계(a21); 상기 제어신호의 디스에이블에 응답하여 제2펄스신호를 발생하는 단계(a22); 및 상기 제1펄스신호에 응답하여 상기 지연동기 루프회로를 활성화시키고 상기 제2펄스신호에 응답하여 상기 지연동기 루프회로를 비활성화시키는 스탠바이 신호를 발생하는 단계(a23)를 구비한다.
상기 단계 (b)는, 상기 프리차지 파우워다운 모드로부터 상기 스탠바이 모드로 빠져 나오는 것을 알리는 신호에 응답하여 상기 지연동기 루프회로를 비활성화시키는 스탠바이 신호를 발생하는 단계를 구비한다.
상기 소정의 클럭 싸이클은 상기 지연동기 루프회로가 락킹될때까지 소요되는 시간보다 큰 것이 바람직하다.
본 발명과 본 발명의 동작 상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일실시예에 따른 디램을 나타내는 블락도이다. 여기에서는 디램의 스탠바이 모드와 관련된 부분들만이 도시된다.
도 1을 참조하면, 본 발명의 일실시예에 따른 디램은, 지연동기 루프회로(15), 스탠바이 모드에서 지연동기 루프회로(15)의 전력소모를 감소시키기 위한 제1 및 제2제어회로(11, 13)를 구비한다.
지연동기 루프회로(15)는 동기식 디램에 사용되는 회로로서 시스템 클럭신호(CLK)에 동기되어 내부 클럭신호(PCLK)를 발생하며 동작시 비교적 많은 전력을 소모한다. 제1제어회로(11)는 셀프 리프레쉬 모드로부터 스탠바이 모드로 빠져 나오는 것을 알리는 신호(PSELF)에 응답하여 인에이블되고 소정의 클럭 싸이클이 지난 후 디스에이블되는 제어신호(PDLLCNT)를 발생한다.
상기 소정의 클럭 싸이클은, 셀프 리프레쉬 모드로부터 스탠바이 모드로 빠져 나온 후 지연동기 루프회로(15)의 락킹시간을 보장할 수 있을 정도의 시간이어야 한다. 따라서 상기 소정의 클럭 싸이클은 지연동기 루프회로(15)의 락킹시간보다 큰 것이 바람직하고, 따라서 256 싸이클 정도가 바람직하다. 락킹시간은 지연동기 루프회로(15)가 락킹될 때까지 소요되는 시간을 의미한다.
보다 상세하게는, 제1제어회로(11)는 제어신호 발생회로(11a)와 카운터 회로(11b)를 포함하여 구성된다. 제어신호 발생회로(11a)는 셀프 리프레쉬 모드로부터 스탠바이 모드로 빠져 나오는 것을 알리는 신호(PSELF) 및 상기 소정의 클럭 싸이클이 지났음을 알리는 신호(PCNT256)에 응답하여 제어신호(PDLLCNT)를 발생한다. 상기 제어신호(PDLLCNT)는 상기 스탠바이 모드로 빠져 나오는 것을 알리는 신호(PSELF)에 응답하여 인에이블되고 상기 소정의 클럭 싸이클이 지났음을 알리는 신호(PCNT256)에 응답하여 디스에이블된다. 카운터 회로(11b)는 제어신호(PDLLCNT)에 응답하여 내부 클럭신호(PCLK)를 카운트하여 소정의 클럭 싸이클이 지났음을 알리는 신호(PCNT256)를 발생한다.
제2제어회로(13)는 셀프 리프레쉬 모드로부터 스탠바이 모드로 빠져 나오는 것을 알리는 신호(PSELF)에 응답하여 지연동기 루프회로(15)를 활성화시키고 제어신호(PDLLCNT)가 디스에이블될 때 또는 프리차지 파우워다운 모드로부터 스탠바이 모드로 빠져 나오는 것을 알리는 신호(CKEBPU)에 응답하여 지연동기 루프회로(15)를 비활성화시킨다.
보다 상세하게는, 제2제어회로(13)는 제1펄스신호 발생회로(13a), 제2펄스신호 발생회로(13b), 및 스탠바이 신호 발생회로(13c)를 포함하여 구성된다. 제1펄스신호 발생회로(13a)는 셀프 리프레쉬 모드로부터 스탠바이 모드로 빠져 나오는 것을 알리는 신호(PSELF)에 응답하여 제1펄스신호(PDLLRESET)를 발생한다. 제2펄스신호 발생회로(13b)는 제어신호(PDLLCNT)의 디스에이블에 응답하여 제2펄스신호(PICC)를 발생한다. 스탠바이 신호 발생회로(13c)는 제1펄스신호(PDLLRESET)에 응답하여 지연동기 루프회로(15)를 활성화시키고 제2펄스신호(PICC) 또는 프리차지 파우워다운 모드로부터 스탠바이 모드로 빠져 나오는것을 알리는 신호(CKEBPU)에 응답하여 지연동기 루프회로(15)를 비활성화시키는 스탠바이 신호(STANDBY)를 발생한다.
결론적으로 제1 및 제2제어회로(11, 13)는, 디램이 셀프 리프레쉬 모드로부터 스탠바이 모드로 빠져 나오면 지연동기 루프회로(15)의 락킹시간을 보장할 수 있을 정도 이상의 클럭 싸이클 동안 지연동기 루프회로(15)를 활성화시킨 다음 이후에 지연동기 루프회로(15)를 비활성화시킨다. 또한 제1 및 제2제어회로(11, 13)는, 디램이 프리차지 파우워다운 모드로부터 스탠바이 모드로 빠져 나오면 즉시 지연동기 루프회로(15)를 비활성화시킨다.
따라서 본 발명에 따른 디램은 상술한 바와 같은 제1 및 제2제어회로(11, 13)를 구비함으로써 스탠바이 모드에서 지연동기 루프회로(15)를 비활성화시켜 전력소모를 감소시킨다.
한편 디램에서 셀프 리프레쉬 모드, 프리차지 파우워다운 모드, 및 스탠바이 모드는 시스템 클럭(CLK) 핀, 로우어드레스 스트로브(RASB) 핀, 칼럼어드레스 스트로브(CASB) 핀, 칩 선택(CSB) 핀, 기입 인에이블(WEB) 핀, 및 클럭 인에이블(CKE) 핀의 논리상태를 조절함으로써 설정되며, 이러한 내용은 당업계에서 통상의 지식을 가진자들에게 널리 알려진 것들이므로 여기에서 상세한 설명은 생략된다.
또한 셀프 리프레쉬 모드로부터 스탠바이 모드로 빠져 나오는 것을 알리는 신호(PSELF) 및 프리차지 파우워다운 모드로부터 스탠바이 모드로 빠져 나오는 것을 알리는 신호(CKEBPU)는 디램 내부의 소정의 회로에서 발생된다. 셀프 리프레쉬 모드가 설정되면 PSELF가 논리"하이"가 되고 셀프 리프레쉬 모드로부터 스탠바이모드로 전환되면 PSELF가 논리"로우"가 된다. 프리차지 파우워다운 모드가 설정되면 CKEBPU가 논리"하이"가 되고 프리차지 파우워다운 모드로부터 스탠바이 모드로 전환되면 CKEBPU가 논리"로우"가 된다.
도 2는 도 1에 도시된 제어신호 발생회로(11a)의 회로도이다.
도 2를 참조하면, 제어신호 발생회로(11a)는, 인버터(21), 낸드게이트들(22, 23,24), 및 노아게이트(25)를 포함하여 구성된다. 낸드게이트들(23,24)은 래치를 구성한다.
PSELFD는 도 5에 도시된 지연회로(54)의 출력신호로서 PSELF가 일정시간 지연된 신호이다. PCNT256은 도 3에 도시된 카운터 회로(11b)의 출력신호로서 소정의 클럭 싸이클이 지났음을 알리는 신호이다. 여기에서는 소정의 클럭 싸이클이 256 싸이클로 설정되며 출력신호, 즉 제어신호(PDLLCNT)가 논리"하이"로 인에이블된 후 256 싸이클이 경과되면 PCNT256이 논리"하이"가 된다. PRA와 PVCCH는 본 발명과 무관한 신호들로서 PRA는 디램이 프리차지 상태가 되면 논리"로우"가 되고 PVCCH는 파우워업 후 초기상태인 논리"로우"로부터 논리"하이"로 전환된다.
좀더 설명하면, 셀프 리프레쉬 모드에서는 PSELF가 논리"하이"이고 이에 따라 제어신호(PDLLCNT)는 논리"로우"가 된다. 셀프 리프레쉬 모드로부터 스탠바이 모드로 전환되는 순간 PSELF가 논리"로우"가 되고 이때 PSELFD는 논리"하이"이므로 제어신호(PDLLCNT)는 논리"하이"가 된다. 또한 제어신호(PDLLCNT)는 래치구조에 의해 계속 논리"하이" 상태를 유지한다. 다음에 제어신호(PDLLCNT)가 논리"하이"로 인에이블된 후 256 싸이클이 경과되면 PCNT256이 논리"하이"가 되어제어신호(PDLLCNT)는 논리"로우"로 천이한다.
도 3은 도 1에 도시된 카운터 회로(11b)의 회로도이다. 카운터 회로(11b)는 8비트 카운터 회로로서 256 싸이클을 카운팅한다.
도 3을 참조하면, 카운터 회로(11b)는, 8개의 1비트 카운터(300 내지 307), 낸드게이트들(308 내지 314), 노아게이트들(315 내지 318), 및 인버터들(319 내지 427)를 포함하여 구성된다.
PDLLCNT가 논리"로우"이면 1비트 카운터(300 내지 307)가 모두 리셋되어 출력신호들(DLLCNT0 내지 DLLCNT7)이 모두 논리"로우"가 된다. 이에 따라 PCNT256이 논리"로우"가 된다. PDLLCNT가 논리"하이"가 되면, 내부 클럭신호(PCLK)의 상승에지에 맞추어 DLLCNT0 내지 DLLCNT7로 구성되는 카운터의 출력이 순차적으로 증가한다. 다음에 PDLLCNT가 논리"하이"가 된 후 256 싸이클이 경과되면 DLLCNT0 내지 DLLCNT7가 모두 논리"하이"가 되고 이에 따라 PCNT256이 논리"하이"가 된다.
도 4는 도 3에 도시된 1비트 카운터(300 내지 307)의 회로도이다.
도 4를 참조하면, 1비트 카운터(300 내지 307)은, 노아게이트(40), 인버터들(41 내지 46), 전송게이트들(47,48), 및 풀다운 엔모스 트랜지스터(49)를 포함하여 구성된다.
입력단(I1)에는 도 3에 도시된 인버터(319)의 출력신호가 입력되고 입력단(I2)에는 인버터(320)의 출력신호가 입력된다. 또한 입력단(I3)에는 이전 1비트 카운터의 캐리가 입력된다. 이와 같은 1비트 카운터의 동작은 통상적인 것이므로 여기에서 그 상세한 동작은 생략된다.
도 5는 도 1에 도시된 제1펄스신호 발생회로(13a)의 회로도이다.
도 5를 참조하면, 제1펄스신호 발생회로(13a)는, 인버터들(51,53), 낸드게이트(52), 및 지연회로(54)를 포함하여 구성된다.
제1펄스신호 발생회로(13a)는 통상의 포지티브 펄스신호 발생회로로서 PSELF가 논리"하이"로부터 논리"로우"로 천이되면 지연회로(54)의 지연시간에 해당하는 포지티브 펄스를 갖는 제1펄스신호(PDLLRESET)를 발생한다.
도 6은 도 1에 도시된 제2펄스신호 발생회로(13b)의 회로도이다.
도 6을 참조하면, 제2펄스신호 발생회로(13b)는 노아게이트(61) 및 반전 지연회로(63)을 포함하여 구성된다.
제2펄스신호 발생회로(13b)는 제1펄스신호 발생회로(13a)와 마찬가지로 통상의 포지티브 펄스신호 발생회로로서 PDLLCNT가 논리"하이"로부터 논리"로우"로 천이되면 반전 지연회로(63)의 지연시간에 해당하는 포지티브 펄스를 갖는 제2펄스신호(PICC)를 발생한다.
도 7은 도 1에 도시된 스탠바이 신호 발생회로(13c)의 회로도이다.
도 7을 참조하면, 스탠바이 신호 발생회로(13c)는, 인버터들(701 내지 710), 낸드게이트들(711 내지 714), 노아게이트(715), 풀업 피모스 트랜지스터들(716 내지 719), 풀다운 엔모스 트랜지스터들(720 내지 722), 전송게이트(723), 및 퓨즈들(F1,F2)을 포함하여 구성된다.
PDLLOFF는 디램의 파우워업 후 MRS(Mode Register Set) 모드에서 결정되는 신호로서 도 1에 도시된 지연동기 루프회로(15)에 대한 사용여부를 결정하는 신호이다. PDLLOFF가 논리"하이"가 될 경우 스탠바이 신호(STANDBY)가 논리"하이"가 되어 도 1에 도시된 지연동기 루프회로(15)가 비활성화된다. 즉 동작되지 않는다.
MRSET는 MRS를 의미하는 신호이며, MRSET가 논리"하이"가 되면 스탠바이 신호(STANDBY) 신호는 논리"하이"가 되어 지연동기 루프회로(15)가 비활성화된다. FSEBRD는 디램의 리드(Read) 동작 여부를 나타내는 신호이며, FSEBRD가 논리"로우"일 경우 디램이 리드동작을 수행하고 있음을 나타낸다. FSEBWR는 디램의 라이트(Write) 동작 여부를 나타내는 신호이며, FSEBWR가 논리"로우"일 경우 디램이 라이트동작을 수행하고 있음을 나타낸다. FSEBRD가 논리"로우"이거나 FSEBWR가 논리"로우"일 경우 스탠바이 신호(STANDBY) 신호는 논리"로우"가 되어 지연동기 루프회로(15)는 정상 동작된다.
PAIVCEB는 디램 내부에서 사용되는 메모리셀 어레이 전압 발생회로가 동작중임을 나타내는 신호이고, PRDQ는 디램의 로우어드레스가 활성화되어 있음을 나타내는 신호이다.
MRSET, FSEBRD, FSEBWR, PAIVCEB, PRDQ, 및 PDLLOFF는 본 발명과 무관한 신호들이며, 프리차지 파우워 다운 모드이거나 셀프 리프레쉬 모드일 경우 MRSET, PRDQ, 및 PDLLOFF는 모두 논리"로우"이고 FSEBRD, FSEBWR, 및 PAIVCEB는 모두 논리"하이"이다.
PDLLRESET는 도 5에 도시된 제1펄스신호 발생회로(13a)에서 발생되는 펄스신호로서 도 1에 도시된 지연동기 루프회로(15)를 리셋하여 락킹동작을 시작하게 하는 신호이다. PDLLRESET가 논리"하이"가 되면 즉 셀프 리프레쉬 모드로부터 스탠바이 모드로 전환되면 풀업 피모스 트랜지스터(717)가 턴온되고 이에 따라 인버터들(705,706)로 구성된 래치의 출력이 논리"로우"가 된다. 따라서 낸드게이트(713)의 출력이 논리"하이"가 된다. 이때 PVCCH는 논리"하이" 상태이고 퓨즈(F1)은 절단되어 있지 않으므로 전송게이트(723)는 미리 턴온되어 있으며, 따라서 스탠바이 신호(STANDBY)는 논리"로우"가 된다. 이에 따라 도 1에 도시된 지연동기 루프회로(15)가 활성화되어 동작하기 시작한다.
다음에 PICC가 논리"하이"가 되면 즉 셀프 리프레쉬 모드로부터 스탠바이 모드로 전환된 후 256 싸이클이 경과되면 풀다운 엔모스 트랜지스터(722)가 턴온되어 인버터들(705,706)로 구성된 래치의 출력이 논리"하이"가 된다. 이때 노아게이트(715)의 출력, 인버터(707)의 출력, 및 PAIVCEB는 모두 논리"하이"이므로 낸드게이트(713)의 출력은 논리"로우"가 된다. 따라서 스탠바이 신호(STANDBY)는 논리"하이"가 되고, 이에 따라 도 1에 도시된 지연동기 루프회로(15)가 비활성화되어 동작되지 않는다.
또한 CKEBPU가 논리"로우"가 되면 즉 프리차지 파우워다운 모드로부터 스탠바이 모드로 전환되면 낸드게이트(711)의 출력이 논리"하이"가 된다. 이때 PRDQ가 논리"로우"이고 인버터들(705,706)로 구성된 래치의 출력이 논리"하이"이며 또한 인버터(707)의 출력 및 PAIVCEB가 모두 논리"하이"이므로 낸드게이트(713)의 출력은 논리"로우"가 된다. 따라서 스탠바이 신호(STANDBY)는 논리"하이"가 되고, 이에 따라 도 1에 도시된 지연동기 루프회로(15)가 비활성화되어 동작되지 않는다.
한편 퓨즈들(F1,F2)의 사용방법을 설명하면 다음과 같다. F1이 절단되면, 이때 PVCCH는 초기에 논리"로우"이므로 풀업 피모스 트랜지스터(718)이 턴온되어 인버터들(708,709)로 구성되는 래치의 출력(인버터 708의 출력)이 논리"하이"가 된다. 이에 따라 전송게이트(723)가 턴오프되고 풀업 피모스 트랜지스터(719)가 턴온되어 낸드게이트(714)의 한 입력이 논리"하이"가 된다. 따라서 지연동기 루프회로(15)의 활성화 또는 비활성화를 결정하는 스탠바이 신호(STANDBY)는 단지 PDLLOFF에 의해서 그 상태가 결정된다.
F2는 스탠바이 모드로 전환되기 이전 프리차지 파우워 다운 모드에서 지연동기 루프회로(15)를 비활성화할지의 여부를 결정한다. F2가 절단되면, 이때 PVCCH는 초기에 논리"로우"이므로 풀업 피모스 트랜지스터(716)이 턴온되어 낸드게이트(711)의 한 입력은 논리"하이"가 된다. 또한 프리차지 파우워 다운 모드에서 CKEBPU는 논리"하이"이므로, 낸드게이트(711)의 출력이 논리"로우"가 되고 결국 낸드게이트(713)의 출력은 논리"하이"가 된다. 따라서 스탠바이 신호(STANDBY)는 논리"로우"가 되고, 이에 따라 지연동기 루프회로(15)가 활성화되어 동작된다.
F2가 절단되지 않으면, PVCCH는 초기상태 논리"로우"로부터 논리"하이"로 천이되므로 풀다운 엔모스 트랜지스터(720)이 턴온되어 낸드게이트(711)의 한 입력은 논리"로우"가 된다. 이에 따라 낸드게이트(711)의 출력이 논리"하이"가 되고 결국 낸드게이트(713)의 출력은 논리"로우"가 된다. 따라서 프리차지 상태, 즉 PVCCH가 논리"하이"일 때는 스탠바이 신호(STANDBY)는 항상 논리"하이"가 되고, 이에 따라 지연동기 루프회로(15)는 비활성화되어 동작되지 않는다.
도 8은 셀프 리프레쉬 모드로부터 스탠바이 모드로 전환될 때의 본 발명에따른 디램의 동작 타이밍도이고, 도 9는 프리차지 파우워다운 모드로부터 스탠바이 모드로 전환될 때의 본 발명에 따른 디램의 동작 타이밍도이다.
이하 도 8의 타이밍도 및 도 9의 타이밍도를 참조하여 본 발명에 따른 디램의 동작 및 파우워 다운 제어방법이 좀더 상세히 설명된다.
도 8을 참조하면, 디램이 셀프 리프레쉬 모드로부터 스탠바이 모드로 빠져 나오면 PSELF가 논리"하이"로부터 논리"로우"로 천이된다. 이때 PRA, CKEBPU, PRDQ, PDLLOFF, 및 MRSET는 논리"로우"이고 PVCCH, FSEBWR, FSEBRD, 및 PAIVCEB는 논리"하이"이다.
다음에 소정의 시간이 지난 후 PSELFD가 논리"하이"로부터 논리"로우"로 천이된다. 상기 소정의 시간은 도 5에 도시된 지연회로(54)의 지연시간에 해당한다. 이에 따라 도 1에 도시된 제1펄스신호 발생회로(13a)(도 5)에 의해 지연회로(54)의 지연시간에 해당하는 포지티브 펄스를 갖는 PDLLRESET가 발생된다.
다음에 PDLLRESET의 포지티브 펄스가 발생되면 도 1에 도시된 스탠바이 신호 발생회로(13c)(도 7)에 의해 STANDBY가 논리"하이"로부터 논리"로우"로 천이된다. 이에 따라 도 1에 도시된 지연동기 루프회로(15)가 활성화되어 동작한다. 즉 지연동기 루프회로(15)가 락킹동작을 시작한다.
한편 도 1에 도시된 제어신호 발생회로(11a)(도 2)에 의해 PDLLCNT가 논리"하이"로 인에이블되어 도 1에 도시된 8비트 카운터 회로(11b)(도 3)가 내부클럭(PCLK)를 카운트하기 시작한다. 이후 내부클럭(PCLK)의 256 싸이클이 경과되면 카운터 회로(11b)의 출력인 PCNT256이 논리"하이"가 된다. 이에 따라 PDLLCNT가 논리"로우"로 디스에이블된다.
다음에 PDLLCNT가 논리"로우"로 디스에이블되면 도 1에 도시된 제2펄스신호 발생회로(13b)(도 6)에 의해 반전 지연회로(63)의 지연시간에 해당하는 포지티브 펄스를 갖는 PICC가 발생된다.
PICC의 포지티브 펄스가 발생되면 도 1에 도시된 스탠바이 신호 발생회로(13c)(도 7)에 의해 STANDBY가 논리"로우"로부터 논리"하이"로 천이된다. 이에 따라 도 1에 도시된 지연동기 루프회로(15)가 비활성화되어 동작하지 않는다.
다시말해 본 발명에 따른 디램에서는 셀프 리프레쉬 모드로부터 스탠바이 모드로 빠져 나오면 지연동기 루프회로(15)의 락킹시간을 보장할 수 있을 정도 이상의 클럭 싸이클 동안, 즉 256 클럭 싸이클 동안 지연동기 루프회로(15)를 활성화시키고 이후에 다시 지연동기 루프회로(15)를 비활성화시킨다.
도 9를 참조하면, 디램이 프리차지 파우워다운 모드로부터 스탠바이 모드로 빠져 나오면 CKEBPU가 논리"하이"로부터 논리"로우"로 천이된다. 이때 PRA, PRDQ, PDLLOFF, 및 MRSET는 논리"로우"이고 PVCCH, FSEBWR, FSEBRD, 및 PAIVCEB는 논리"하이"이다. 또한 PSELF도 논리"로우"이고 이에 따라 PSELFD, PDLLRESET, PDLLCNT, PCNT256, 및 PICC도 모두 논리"로우"가 된다.
CKEBPU가 논리"하이"가 되면 도 1에 도시된 스탠바이 신호 발생회로(13c)(도 7)에 의해 STANDBY가 논리"로우"로부터 논리"하이"로 천이된다. 이에 따라 도 1에 도시된 지연동기 루프회로(15)가 비활성화되어 동작하지 않는다.
다시말해 본 발명에 따른 디램에서는 프리차지 파우워다운 모드로부터 스탠바이 모드로 빠져 나오면 즉시 지연동기 루프회로(15)를 비활성화시킨다.
따라서 상술한 본 발명에 따른 디램 및 파우워 다운 제어방법은 스탠바이 모드에서 지연동기 루프회로(15)를 비활성화시켜 전력소모를 감소시키는 장점이 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 디램 및 파우워 다운 제어방법은 스탠바이 모드에서 지연동기 루프회로를 비활성화시켜 전력소모를 감소시키는 장점이 있다.

Claims (11)

  1. 셀프 리프레쉬 모드, 프리차지 파우워다운 모드, 및 스탠바이 모드를 가지며 시스템 클럭신호에 동기되어 동작하는 반도체 메모리장치에 있어서,
    상기 시스템 클럭신호에 동기되어 내부 클럭신호를 발생하는 지연동기 루프회로; 및
    상기 반도체 메모리장치가 상기 셀프 리프레쉬 모드로부터 상기 스탠바이 모드로 빠져 나오면 상기 내부 클럭신호의 소정의 클럭 싸이클 동안 상기 지연동기 루프회로를 활성화시킨 다음에 상기 지연동기 루프회로를 비활성화시키며, 상기 반도체 메모리장치가 상기 프리차지 파우워다운 모드로부터 상기 스탠바이 모드로 빠져 나오면 상기 지연동기 루프회로를 비활성화시키는 제어회로를 구비하는 것을 특징으로 하는 반도체 메모리장치.
  2. 제1항에 있어서, 상기 제어회로는,
    상기 셀프 리프레쉬 모드로부터 상기 스탠바이 모드로 빠져 나오는 것을 알리는 신호에 응답하여 인에이블되고 상기 소정의 클럭 싸이클이 지난 후 디스에이블되는 제어신호를 발생하는 제1제어회로; 및
    상기 셀프 리프레쉬 모드로부터 상기 스탠바이 모드로 빠져 나오는 것을 알리는 신호에 응답하여 상기 지연동기 루프회로를 활성화시키고 상기 제어신호가 디스에이블될 때 또는 상기 프리차지 파우워다운 모드로부터 상기 스탠바이 모드로 빠져 나오는 것을 알리는 신호에 응답하여 상기 지연동기 루프회로를 비활성화시키는 제2제어회로를 구비하는 것을 특징으로 하는 반도체 메모리장치.
  3. 제2항에 있어서, 상기 제1제어회로는,
    상기 셀프 리프레쉬 모드로부터 상기 스탠바이 모드로 빠져 나오는 것을 알리는 신호 및 상기 소정의 클럭 싸이클이 지났음을 알리는 신호에 응답하여 상기 제어신호를 발생하는 제어신호 발생회로; 및
    상기 제어신호에 응답하여 상기 내부 클럭신호를 카운트하여 상기 소정의 클럭 싸이클이 지났음을 알리는 신호를 발생하는 카운터 회로를 구비하는 것을 특징으로 하는 반도체 메모리장치.
  4. 제2항에 있어서, 상기 제2제어회로는,
    상기 셀프 리프레쉬 모드로부터 상기 스탠바이 모드로 빠져 나오는 것을 알리는 신호에 응답하여 제1펄스신호를 발생하는 제1펄스신호 발생회로;
    상기 제어신호의 디스에이블에 응답하여 제2펄스신호를 발생하는 제2펄스신호 발생회로; 및
    상기 제1펄스신호에 응답하여 상기 지연동기 루프회로를 활성화시키고 상기 제2펄스신호 또는 상기 프리차지 파우워다운 모드로부터 상기 스탠바이 모드로 빠져 나오는 것을 알리는 신호에 응답하여 상기 지연동기 루프회로를 비활성화시키는 스탠바이 신호를 발생하는 스탠바이 신호 발생회로를 구비하는 것을 특징으로 하는 반도체 메모리장치.
  5. 제1항에 있어서, 상기 소정의 클럭 싸이클은 상기 지연동기 루프회로가 락킹될때까지 소요되는 시간보다 큰 것을 특징으로 하는 반도체 메모리장치.
  6. 시스템 클럭신호에 동기되어 내부 클럭신호를 발생하는 지연동기 루프회로를 구비하고 셀프 리프레쉬 모드, 프리차지 파우워다운 모드, 및 스탠바이 모드를 갖는 반도체 메모리장치의 파우워 다운 제어방법에 있어서,
    (a) 상기 반도체 메모리장치가 상기 셀프 리프레쉬 모드로부터 상기 스탠바이 모드로 빠져 나오면 상기 내부 클럭신호의 소정의 클럭 싸이클 동안 상기 지연동기 루프회로를 활성화시킨 다음에 상기 지연동기 루프회로를 비활성화시키는 단계; 및
    (b) 상기 반도체 메모리장치가 상기 프리차지 파우워다운 모드로부터 상기 스탠바이 모드로 빠져 나오면 상기 지연동기 루프회로를 비활성화시키는 단계를 구비하는 것을 특징으로 하는 파우워 다운 제어방법.
  7. 제6항에 있어서, 상기 단계 (a)는,
    (a1) 상기 셀프 리프레쉬 모드로부터 상기 스탠바이 모드로 빠져 나오는 것을 알리는 신호에 응답하여 인에이블되고 상기 소정의 클럭 싸이클이 지난 후 디스에이블되는 제어신호를 발생하는 단계; 및
    (a2) 상기 셀프 리프레쉬 모드로부터 상기 스탠바이 모드로 빠져 나오는 것을 알리는 신호에 응답하여 상기 지연동기 루프회로를 활성화시키고 상기 제어신호가 디스에이블될 때 상기 지연동기 루프회로를 비활성화시키는 단계를 구비하는 것을 특징으로 하는 파우워 다운 제어방법.
  8. 제7항에 있어서, 상기 단계 (a1)은,
    (a11) 상기 셀프 리프레쉬 모드로부터 상기 스탠바이 모드로 빠져 나오는 것을 알리는 신호 및 상기 소정의 클럭 싸이클이 지났음을 알리는 신호에 응답하여 상기 제어신호를 발생하는 단계; 및
    (a12) 상기 제어신호에 응답하여 상기 내부 클럭신호를 카운트하여 상기 소정의 클럭 싸이클이 지났음을 알리는 신호를 발생하는 단계를 구비하는 것을 특징으로 하는 파우워 다운 제어방법.
  9. 제7항에 있어서, 상기 단계 (a2)는,
    (a21) 상기 셀프 리프레쉬 모드로부터 상기 스탠바이 모드로 빠져 나오는 것을 알리는 신호에 응답하여 제1펄스신호를 발생하는 단계;
    (a22) 상기 제어신호의 디스에이블에 응답하여 제2펄스신호를 발생하는 단계; 및
    (a23) 상기 제1펄스신호에 응답하여 상기 지연동기 루프회로를 활성화시키고 상기 제2펄스신호에 응답하여 상기 지연동기 루프회로를 비활성화시키는 스탠바이 신호를 발생하는 단계를 구비하는 것을 특징으로 하는 파우워 다운 제어방법.
  10. 제6항에 있어서, 상기 단계 (b)는,
    상기 프리차지 파우워다운 모드로부터 상기 스탠바이 모드로 빠져 나오는 것을 알리는 신호에 응답하여 상기 지연동기 루프회로를 비활성화시키는 스탠바이 신호를 발생하는 단계를 구비하는 것을 특징으로 하는 파우워 다운 제어방법.
  11. 제6항에 있어서, 상기 소정의 클럭 싸이클은 상기 지연동기 루프회로가 락킹될때까지 소요되는 시간보다 큰 것을 특징으로 하는 파우워 다운 제어방법.
KR10-2000-0070489A 2000-11-24 2000-11-24 스탠바이 모드에서 지연동기 루프회로의 전력소모를감소시키기 위한 제어회로를 구비하는 반도체 메모리장치및 이의 파우워 다운 제어방법 KR100374641B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2000-0070489A KR100374641B1 (ko) 2000-11-24 2000-11-24 스탠바이 모드에서 지연동기 루프회로의 전력소모를감소시키기 위한 제어회로를 구비하는 반도체 메모리장치및 이의 파우워 다운 제어방법
US09/884,774 US6525988B2 (en) 2000-11-24 2001-06-19 Clock generating circuits controlling activation of a delay locked loop circuit on transition to a standby mode of a semiconductor memory device and methods for operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0070489A KR100374641B1 (ko) 2000-11-24 2000-11-24 스탠바이 모드에서 지연동기 루프회로의 전력소모를감소시키기 위한 제어회로를 구비하는 반도체 메모리장치및 이의 파우워 다운 제어방법

Publications (2)

Publication Number Publication Date
KR20020040443A true KR20020040443A (ko) 2002-05-30
KR100374641B1 KR100374641B1 (ko) 2003-03-04

Family

ID=19701320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0070489A KR100374641B1 (ko) 2000-11-24 2000-11-24 스탠바이 모드에서 지연동기 루프회로의 전력소모를감소시키기 위한 제어회로를 구비하는 반도체 메모리장치및 이의 파우워 다운 제어방법

Country Status (2)

Country Link
US (1) US6525988B2 (ko)
KR (1) KR100374641B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477836B1 (ko) * 2002-05-30 2005-03-23 주식회사 하이닉스반도체 클럭 드라이버
KR100486922B1 (ko) * 2001-05-31 2005-05-03 닛뽄덴끼 가부시끼가이샤 반도체 기억 장치
KR100507874B1 (ko) * 2002-10-30 2005-08-17 주식회사 하이닉스반도체 클럭 동기화 회로를 구비한 동기식 반도체 메모리 장치 및클럭 동기화 회로의 클럭 트리 온/오프 제어회로
KR100902050B1 (ko) * 2007-06-26 2009-06-15 주식회사 하이닉스반도체 전원 제어 장치 및 이를 포함하는 ｄｌｌ 회로
KR100945230B1 (ko) * 2007-04-30 2010-03-03 주식회사 하이닉스반도체 지연 고정 루프 제어 회로를 포함하는 반도체 메모리 장치

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6633987B2 (en) * 2000-03-24 2003-10-14 Intel Corporation Method and apparatus to implement the ACPI(advanced configuration and power interface) C3 state in a RDRAM based system
WO2003003295A1 (en) * 2001-06-28 2003-01-09 Trek 2000 International Ltd. A portable device having biometrics-based authentication capabilities
JP2003032104A (ja) * 2001-07-12 2003-01-31 Mitsubishi Electric Corp Ｄｌｌ回路とその制御方法
JP3948933B2 (ja) * 2001-11-07 2007-07-25 富士通株式会社 半導体記憶装置、及びその制御方法
US6580660B1 (en) * 2002-01-30 2003-06-17 Agilent Technologies, Inc. Circuit and method for synchronizing multiple digital data paths
US6988218B2 (en) * 2002-02-11 2006-01-17 Micron Technology, Inc. System and method for power saving delay locked loop control by selectively locking delay interval
US6809990B2 (en) * 2002-06-21 2004-10-26 Micron Technology, Inc. Delay locked loop control circuit
US6650594B1 (en) * 2002-07-12 2003-11-18 Samsung Electronics Co., Ltd. Device and method for selecting power down exit
US6795365B2 (en) * 2002-08-23 2004-09-21 Micron Technology, Inc. DRAM power bus control
US6930949B2 (en) * 2002-08-26 2005-08-16 Micron Technology, Inc. Power savings in active standby mode
US6971034B2 (en) * 2003-01-09 2005-11-29 Intel Corporation Power/performance optimized memory controller considering processor power states
US7171574B2 (en) 2003-02-18 2007-01-30 Marvell Semiconductor Israel Ltd. DDR clocking
KR100518226B1 (ko) * 2003-04-23 2005-10-04 주식회사 하이닉스반도체 Ｄｄｌ 장치의 클락 분주기 및 그 클락 분주 방법
KR100525096B1 (ko) * 2003-04-23 2005-11-01 주식회사 하이닉스반도체 Ｄｌｌ 회로
KR100502664B1 (ko) * 2003-04-29 2005-07-20 주식회사 하이닉스반도체 온 다이 터미네이션 모드 전환 회로 및 그방법
US6975556B2 (en) * 2003-10-09 2005-12-13 Micron Technology, Inc. Circuit and method for controlling a clock synchronizing circuit for low power refresh operation
KR100560297B1 (ko) * 2003-10-29 2006-03-10 주식회사 하이닉스반도체 지연고정루프용 전원 공급 회로를 구비한 반도체 소자
US7217676B2 (en) * 2004-01-16 2007-05-15 Exxon Mobil Chemical Patents Inc. Hydrophobization and silica for supported catalyst
US7456021B2 (en) * 2004-01-16 2008-11-25 Exxonmobil Chemical Patents Inc. Analysis method
US8438328B2 (en) 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
US7609567B2 (en) 2005-06-24 2009-10-27 Metaram, Inc. System and method for simulating an aspect of a memory circuit
US8130560B1 (en) 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US7386656B2 (en) 2006-07-31 2008-06-10 Metaram, Inc. Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit
US8077535B2 (en) 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
US20080082763A1 (en) 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US9542352B2 (en) 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US8089795B2 (en) 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US8060774B2 (en) * 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US20080028136A1 (en) 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US8327104B2 (en) 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
US8335894B1 (en) 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US8090897B2 (en) 2006-07-31 2012-01-03 Google Inc. System and method for simulating an aspect of a memory circuit
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US7392338B2 (en) 2006-07-31 2008-06-24 Metaram, Inc. Interface circuit system and method for autonomously performing power management operations in conjunction with a plurality of memory circuits
US8169233B2 (en) 2009-06-09 2012-05-01 Google Inc. Programming of DIMM termination resistance values
US7580312B2 (en) * 2006-07-31 2009-08-25 Metaram, Inc. Power saving system and method for use with a plurality of memory circuits
KR100639230B1 (ko) * 2005-06-30 2006-10-30 주식회사 하이닉스반도체 출력 드라이버 제어 장치를 갖는 동기식 메모리 장치
US7379316B2 (en) 2005-09-02 2008-05-27 Metaram, Inc. Methods and apparatus of stacking DRAMs
US7446579B2 (en) * 2005-09-28 2008-11-04 Hynix Semiconductor Inc. Semiconductor memory device having delay locked loop
KR100808052B1 (ko) * 2005-09-28 2008-03-07 주식회사 하이닉스반도체 반도체 메모리 장치
US7605622B2 (en) * 2005-09-29 2009-10-20 Hynix Semiconductor Inc. Delay locked loop circuit
KR100807111B1 (ko) 2005-09-29 2008-02-27 주식회사 하이닉스반도체 출력 제어장치
KR100815185B1 (ko) * 2005-09-29 2008-03-19 주식회사 하이닉스반도체 동기식 반도체 메모리 소자의 지연고정루프 및 그 구동방법
JP4764270B2 (ja) * 2005-09-29 2011-08-31 株式会社ハイニックスセミコンダクター ロックフェイル防止のための遅延固定ループクロックの生成方法及びその装置
US7676686B2 (en) * 2005-09-29 2010-03-09 Hynix Semiconductor, Inc. Delay locked loop circuit and synchronous memory device including the same
JP5086572B2 (ja) * 2005-09-29 2012-11-28 エスケーハイニックス株式会社 遅延固定ループのクロックドライバー制御装置
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
US7724589B2 (en) 2006-07-31 2010-05-25 Google Inc. System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits
KR100845784B1 (ko) * 2006-12-08 2008-07-14 주식회사 하이닉스반도체 지연 고정 루프의 지연 장치
KR100834399B1 (ko) * 2007-01-10 2008-06-04 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 구동방법
KR101018706B1 (ko) * 2007-03-29 2011-03-04 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동방법
US8209479B2 (en) 2007-07-18 2012-06-26 Google Inc. Memory circuit system and method
US7613055B2 (en) 2007-08-09 2009-11-03 Altera Corporation Programmable control block for dual port SRAM application
US8080874B1 (en) 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
KR100892678B1 (ko) * 2007-10-10 2009-04-15 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동 방법
US7728638B2 (en) * 2008-04-25 2010-06-01 Qimonda North America Corp. Electronic system that adjusts DLL lock state acquisition time
KR100902126B1 (ko) * 2008-04-30 2009-06-09 주식회사 하이닉스반도체 반도체 메모리 소자와 그의 구동 방법
KR101062743B1 (ko) * 2009-04-15 2011-09-06 주식회사 하이닉스반도체 반도체 집적 회로 및 그 제어 방법
JP5375330B2 (ja) * 2009-05-21 2013-12-25 富士通セミコンダクター株式会社 タイミング調整回路、タイミング調整方法及び補正値算出方法
KR101040243B1 (ko) * 2009-07-30 2011-06-09 주식회사 하이닉스반도체 Ｄｌｌ 회로의 업데이트 제어 장치
KR101027688B1 (ko) * 2009-09-30 2011-04-12 주식회사 하이닉스반도체 반도체 장치
KR101103067B1 (ko) * 2010-03-29 2012-01-06 주식회사 하이닉스반도체 가변 단위지연회로 및 그를 이용한 반도체 장치의 클럭 생성회로
KR101175244B1 (ko) * 2010-04-29 2012-08-22 에스케이하이닉스 주식회사 반도체장치 및 이의 동작방법, 메모리 시스템
US8441873B2 (en) 2010-08-31 2013-05-14 Terry Grunzke Memory devices and methods of operating memory
WO2012115839A1 (en) 2011-02-23 2012-08-30 Rambus Inc. Protocol for memory power-mode control
US9047237B2 (en) * 2012-08-03 2015-06-02 Cypress Semiconductor Corporation Power savings apparatus and method for memory device using delay locked loop
US11049543B2 (en) * 2019-09-03 2021-06-29 Micron Technology, Inc. Apparatuses and methods for deactivating a delay locked loop update in semiconductor devices
US11250894B2 (en) 2020-01-21 2022-02-15 Samsung Electronics Co., Ltd. Memory device for supporting new command input scheme and method of operating the same

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3724654B2 (ja) * 1995-07-06 2005-12-07 株式会社日立製作所 半導体集積回路装置
JP4014669B2 (ja) * 1996-04-22 2007-11-28 株式会社ルネサステクノロジ 同期型半導体記憶装置
JP3893167B2 (ja) * 1996-04-26 2007-03-14 株式会社ルネサステクノロジ 同期型半導体記憶装置
JP3862333B2 (ja) * 1996-12-10 2006-12-27 株式会社ルネサステクノロジ 半導体記憶装置
KR19990075064A (ko) * 1998-03-17 1999-10-05 윤종용 반도체 메모리장치의 전원 노이즈를 최소화하는 지연 동기 루프용 내부전원 전압 발생회로
JP3945897B2 (ja) * 1998-03-20 2007-07-18 富士通株式会社 半導体装置
JP2000048567A (ja) * 1998-05-22 2000-02-18 Mitsubishi Electric Corp 同期型半導体記憶装置
JP2000067577A (ja) * 1998-06-10 2000-03-03 Mitsubishi Electric Corp 同期型半導体記憶装置
JP2000011648A (ja) * 1998-06-26 2000-01-14 Mitsubishi Electric Corp 同期型半導体装置
US6111807A (en) * 1998-07-17 2000-08-29 Mitsubishi Denki Kabushiki Kaisha Synchronous semiconductor memory device allowing easy and fast text
JP2000163961A (ja) * 1998-11-26 2000-06-16 Mitsubishi Electric Corp 同期型半導体集積回路装置
JP3973308B2 (ja) * 1998-11-27 2007-09-12 富士通株式会社 セルフタイミング制御回路を内蔵する集積回路装置
JP2000163965A (ja) * 1998-11-27 2000-06-16 Mitsubishi Electric Corp 同期型半導体記憶装置
JP3279274B2 (ja) * 1998-12-28 2002-04-30 日本電気株式会社 半導体装置
JP4822572B2 (ja) * 1999-09-02 2011-11-24 ルネサスエレクトロニクス株式会社 半導体記憶装置
KR100333708B1 (ko) * 1999-12-24 2002-04-22 박종섭 전력 소모를 감소시킨 지연고정루프
JP2002008370A (ja) * 2000-06-21 2002-01-11 Mitsubishi Electric Corp 半導体記憶装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486922B1 (ko) * 2001-05-31 2005-05-03 닛뽄덴끼 가부시끼가이샤 반도체 기억 장치
KR100477836B1 (ko) * 2002-05-30 2005-03-23 주식회사 하이닉스반도체 클럭 드라이버
KR100507874B1 (ko) * 2002-10-30 2005-08-17 주식회사 하이닉스반도체 클럭 동기화 회로를 구비한 동기식 반도체 메모리 장치 및클럭 동기화 회로의 클럭 트리 온/오프 제어회로
KR100945230B1 (ko) * 2007-04-30 2010-03-03 주식회사 하이닉스반도체 지연 고정 루프 제어 회로를 포함하는 반도체 메모리 장치
KR100902050B1 (ko) * 2007-06-26 2009-06-15 주식회사 하이닉스반도체 전원 제어 장치 및 이를 포함하는 ｄｌｌ 회로
US7719333B2 (en) 2007-06-26 2010-05-18 Hynix Semiconductor Inc. Power control circuit, method of controlling power control circuit, and DLL circuit including power control circuit
US8154326B2 (en) 2007-06-26 2012-04-10 Hynix Semiconductor, Inc. Power control circuit, method of controlling power control circuit, and DLL circuit including power control circuit
US8742806B2 (en) 2007-06-26 2014-06-03 SK Hynix Inc. Power control circuit, method of controlling power control circuit, and DLL circuit including power control circuit

Also Published As

Publication number Publication date
KR100374641B1 (ko) 2003-03-04
US20020064083A1 (en) 2002-05-30
US6525988B2 (en) 2003-02-25

Similar Documents

Publication Publication Date Title
KR100374641B1 (ko) 스탠바이 모드에서 지연동기 루프회로의 전력소모를감소시키기 위한 제어회로를 구비하는 반도체 메모리장치및 이의 파우워 다운 제어방법
US5315557A (en) Semiconductor memory device having self-refresh and back-bias circuitry
KR0122099B1 (ko) 라이트레이턴시제어기능을 가진 동기식 반도체메모리장치
KR100422572B1 (ko) 레지스터 제어 지연고정루프 및 그를 구비한 반도체 소자
KR20050036881A (ko) 동적 랜덤 액세스 메모리용 저전력 오토-리프레쉬 회로 및방법
KR100557590B1 (ko) 반도체 메모리 장치의 오토 리프레시 제어회로
US6101144A (en) Integrated circuit memory devices having automatically induced standby modes and methods of operating same
KR0132633B1 (ko) 진폭이작은고속입력신호에응답하는저전력소비신호입력회로를갖고있는 반도체집적회로장치
US6504774B2 (en) DDR SDRAM for stable read operation
US5930177A (en) Buffer control circuit and method for semiconductor memory device with power saving function
US5844857A (en) Row address control circuits having a predecoding address sampling pulse generator and methods for memory devices
KR100338967B1 (ko) 클럭 동기 시스템
KR20030047074A (ko) 외부 리프레쉬 명령을 사용하지 않는 메모리장치의리프레쉬 제어회로 및 그 방법
US6026041A (en) Semiconductor memory device
US6188639B1 (en) Synchronous semiconductor memory
KR20040073165A (ko) 동작 모드에 따라 데이터 재저장 시간을 가변시킬 수 있는반도체 메모리 장치
US6992949B2 (en) Method and circuit for controlling generation of column selection line signal
KR100450070B1 (ko) 셀프 리프레시 모드를 갖는 반도체 메모리 장치 및 방법
KR100798764B1 (ko) 반도체 메모리 소자 및 그 내부 전압 생성 방법
JPH10289579A (ja) 同期型半導体メモリ装置
JP2003007071A (ja) 半導体メモリ装置
KR100665408B1 (ko) 반도체 메모리 장치의 차동 증폭기 제어회로
KR100324820B1 (ko) 싱크로너스 메모리 소자
US6137744A (en) Memory device with reduced power consumption
JP2000030438A (ja) 同期型半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 13