KR20020012134A - 고체 촬상 장치 및 카메라 시스템 - Google Patents

고체 촬상 장치 및 카메라 시스템 Download PDF

Info

Publication number
KR20020012134A
KR20020012134A KR1020010046627A KR20010046627A KR20020012134A KR 20020012134 A KR20020012134 A KR 20020012134A KR 1020010046627 A KR1020010046627 A KR 1020010046627A KR 20010046627 A KR20010046627 A KR 20010046627A KR 20020012134 A KR20020012134 A KR 20020012134A
Authority
KR
South Korea
Prior art keywords
transistor
floating node
signal
reset
solid
Prior art date
Application number
KR1020010046627A
Other languages
English (en)
Other versions
KR100817801B1 (ko
Inventor
마부치게이지
Original Assignee
이데이 노부유끼
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노부유끼, 소니 가부시끼 가이샤 filed Critical 이데이 노부유끼
Publication of KR20020012134A publication Critical patent/KR20020012134A/ko
Application granted granted Critical
Publication of KR100817801B1 publication Critical patent/KR100817801B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

포토 다이오드, 이 포토 다이오드의 신호를 플로팅 노드로 전송하는 전송 트랜지스터, 플로팅 노드의 신호를 수직 신호선으로 출력하는 증폭 트랜지스터 및 플로팅 노드를 리셋하는 리셋 트랜지스터를 가지는 단위 화소가 행렬형으로 배열되어 이루어지는 MOS형 고체 촬상 장치에 있어서, 리셋 트랜지스터의 드레인이 접속된 드레인선과 이 드레인선에 리셋 전압을 선택적으로 제공하는 V 시프트 레지스트 사이에 P형 MOS 트랜지스터를 접속하고, 비선택시에 플로팅 노드의 전위를 P형 MOS 트랜지스터의 채널 전압으로 설정한다.

Description

고체 촬상 장치 및 카메라 시스템 {SOLID-STATE IMAGE PICKUP DEVICE AND CAMERA SYSTEM}
본 발명은 고체 촬상 장치 및 카메라 시스템에 관한 것이며, 특히 MOS형 고체 촬상 장치로 대표되는 X-Y 어드레스형 고체 촬상 장치, 및 이것을 촬상 소자로서 사용한 카메라 시스템에 관한 것이다.
X-Y 어드레스형 고체 촬상 장치, 예를 들면 MOS형 고체 촬상 장치로서, 단위 화소가 3-트랜지스터로 이루어지며, 이 단위 화소가 행렬형으로 다수 배열되는 구성의 것이 알려져 있다. 이 경우의 단위 화소의 구성을 도 4에 도시한다. 이 도면에서 알 수 있듯이, 단위 화소(100)는 포토 다이오드(PD)(101), 전송 트랜지스터(102), 증폭 트랜지스터(103) 및 리셋 트랜지스터(104)를 가지는 구성으로 되어 있다.
이러한 화소 구성을 채용한 MOS형 고체 촬상 장치에서는, 행(行)이 비선택의 기간 동안은 드레인선(105)으로부터 리셋 트랜지스터(104)를 통해 플로팅 노드(N101)의 전위를 저레벨(이하, L 레벨이라 함)로 설정해 두고, 행을 선택할 때는 플로팅 노드(N101)의 전위를 고레벨(이하, H 레벨이라 함)로 설정하는 동작이 행해진다.
전술한 바와 같이, 단위 화소가 3-트랜지스터로 이루어지는 종래의 MOS형 고체 촬상 장치에서는, 비선택의 시기 동안 플로팅 노드(N101)의 전위가 L 레벨(0V)로 설정되어 있기 때문에, 플로팅 노드(N101)로부터 포토 다이오드(101)로 전자가 리크(leak)하여 잡음이 발생하는 수가 있다.
도 1은 본 발명의 한 실시 형태에 따른 예를 들면, MOS형 고체 촬상 장치의 구성예를 도시하는 회로도이다.
도 2는 본 실시 형태에 따른 MOS형 고체 촬상 장치의 동작 설명을 위한 타이밍 차트이다.
도 3은 본 발명에 따른 카메라 시스템에 대한 구성의 일례를 도시한 블록도이다.
도 4는 종래 기술의 과제를 설명하기 위한 단위 화소의 구성도이다.
본 발명은 이러한 과제를 감안하여 이루어진 것이며, 그 목적은 플로팅 노드로부터 포토 다이오드로의 전자의 리크를 방지함으로써, 이 리크에 기인한 잡음을 저감한 고체 촬상 장치 및 이것을 촬상 소자로서 사용한 카메라 시스템을 제공하는 것이다.
상기의 목적을 달성하기 위한, 본 발명의 제1 특징에 따르면, 행렬형으로 배치된 단위 화소가, 광전 변환 소자, 이 광전 변환 소자의 신호를 플로팅 노드로 전송하는 전송 트랜지스터, 플로팅 노드의 신호를 신호선으로 출력하는 증폭 트랜지스터 및 플로팅 노드를 리셋하는 리셋 트랜지스터를 가지는 구성의 고체 촬상 장치에 있어서, 리셋 트랜지스터의 플로팅 노드와 반대 측의 주전극이 접속된 배선과, 이 배선에 리셋 전압을 선택적으로 제공하는 구동 회로 사이에 P형 MOS 트랜지스터를 접속한 구성을 채용하고 있다.
본 발명의 제2 특징에 따르면, 이 고체 촬상 장치는 카메라 시스템에 그 촬상 소자로서 사용되고 있다.
본 발명의 제1 특징의 고체 촬상 장치 및 본 발명의 제2 특징의 카메라 시스템에 따르면, 구동 회로로부터 리셋 전압이 출력되면, P형 MOS 트랜지스터가 도통하여, 배선에 리셋 전압이 제공된다. 이 리셋 전압은 리셋 트랜지스터를 통해 플로팅 노드로 제공됨으로써, 이 노드의 전위를 리셋한다. 한편, 구동 회로로부터 리셋 전압이 출력되지 않으면, P형 MOS 트랜지스터의 채널 전압이 배선에 제공된다. 그리고, 리셋 트랜지스터가 도통하면 플로팅 노드의 전위가 P형 MOS 트랜지스터의 채널 전압에 의해 정해지며, 0V가 아니다. 이에 따라 전송 트랜지스터를 통해 플로팅 노드로부터 광전 변환 소자로 전하가 리크하는 것을 방지할 수 있다.
◆ 실시 형태
이하, 본 발명의 실시 형태에 대하여 도면을 참조하여 설명한다.
도 1은 본 발명의 제1 실시 형태에 관한, 예를 들면, MOS형 고체 촬상 장치의 구성예를 도시하는 회로도이다. 또한, MOS형 고체 촬상 장치에서는 다수의 단위화소가 행렬형으로 배열되지만, 여기서는 도면의 간략화를 위해 2행 x 2열의 화소 배열로 도시하고 있다.
도 1에서 단위 화소(10)는 광전 변환 소자인, 예를 들면 포토 다이오드(11) 외에, 전송 트랜지스터(12), 증폭 트랜지스터(13) 및 리셋 트랜지스터(14)의 3개의 N형 MOS 트랜지스터를 가지는 3-트랜지스터 구성으로 되어 있다.
이 화소 구성에 있어서, 포토 다이오드(11)는 입사광을 그 광량에 따른 전하량의 신호 전하(예를 들면, 전자)로 광전 변환하여 축적한다. 전송 트랜지스터(12)는 포토 다이오드(11)의 캐소드와 플로팅 노드(N11) 사이에 접속되고, 게이트가 수직 선택선(21)에 접속되어 있으며, 도통(온)에 의해 포토 다이오드(11)에 축적되어 있는 신호 전하를 플로팅 노드(N11)로 전송하는 기능을 가지고 있다.
증폭 트랜지스터(13)는 수직 신호선(22)과 전원(Vdd) 사이에 접속되며, 게이트가 플로팅 노드(N11)에 접속되어 있어, 플로팅 노드(N11)의 전위를 수직 신호선(22)으로 출력하는 기능을 가지고 있다. 리셋 트랜지스터(14)는 드레인(일방의 주전극)이 드레인선(배선)(23)에, 소스(타방의 주전극)가 플로팅 노드(N11)에, 그리고 게이트가 리셋선(24)에 각각 접속되어 있으며, 플로팅 노드(N11)의 전위를 리셋하는 기능을 가지고 있다.
이 단위 화소(10)가 행렬형으로 배치되는 화소 영역(촬상 영역)에 있어서, 수직 선택선(21), 드레인선(23) 및 리셋선(24)의 3개의 선은 화소 배열의 각 행마다 수평(H) 방향(도면의 좌우 방향)으로 배선되어 있으며, 수직 신호선(22)은 각 열마다 수직(V) 방향(도면의 상하 방향)으로 배선되어 있다.
수직 선택선(21) 및 리셋선(24)은 수직 구동 회로를 구성하는 V 시프트 레지스트(25)의 수직 선택 펄스(T) 및 리셋 펄스(R)를 출력하는 각 출력단에 각 행마다 직접 접속되어 있다. 드레인선(23)은 V 시프트 레지스트(25)의 리셋 전압 출력단에 대해, 각 행마다 P형 MOS 트랜지스터(26)를 통해 접속되어 있다. P형 MOS 트랜지스터(26)의 게이트는 접지되어 있다.
상기 화소 영역의 상방에는, 각 열마다, 수직 신호선(22)의 일단과 접지 사이에 N형 MOS 트랜지스터로 이루어지는 부하 트랜지스터(27)가 접속되어 있다. 이 부하 트랜지스터(27)는 그 게이트가 로드(Load)선(28)과 접속되어 정전류원의 역할을 한다.
화소 영역의 하방에서, 수직 신호선(22)의 타단에는 N형 MOS 트랜지스터로 이루어지는 샘플 홀드(SH) 스위치(29)의 일단(일방의 주전극)이 접속되어 있다. 이 샘플 홀드 스위치(29)의 제어단(게이트)은 SH선(30)에 접속되어 있다.
샘플 홀드 스위치(29)의 타단(타방의 주전극)에는 샘플 홀드/CDS(Correlated Double Sample) 회로(31)의 입력단이 접속되어 있다. 샘플 홀드/CDS 회로(31)는 수직 신호선(22)의 전위(Vsig)를 샘플 홀드하여 상관 이중 샘플링(CDS)을 하는 회로이다. 여기서 상관 이중 샘플링이란 시계열로 입력되는 2개의 전압 신호를 샘플링하여 그 차분(差分)을 출력하는 처리를 말한다.
샘플 홀드/CDS 회로(31)의 출력단과 수평 신호선(32) 사이에는 N형 MOS 트랜지스터로 이루어지는 수평 선택 스위치(33)가 접속되어 있다. 이 수평 선택 스위치(33)의 제어단(게이트)에는, 수평 구동 회로를 구성하는 H 시프트레지스트(34)로부터 수평 주사시에 순차 출력되는 수평 주사 펄스(H)(H1, H2, …)가 공급된다.
수평 주사 펄스(H)가 공급되고 수평 선택 스위치가(33) 온(ON)되면, 샘플 홀드/CDS 회로(31)에서 CDS된 신호가 수평 선택 스위치(33)을 통해 수평 신호선(32)으로 읽혀진다. 이 읽혀진 신호(Hsig)는 수평 신호선(35)의 일단에 접속된 출력 앰프(35)를 통해 출력 단자(36)로부터 출력 신호(Vout)로서 도출된다.
이어서, 전술한 구성의 본 실시 형태에 따른 MOS형 고체 촬상 장치의 동작에 대하여, 도 2의 타이밍 차트를 이용하여 설명한다. 여기서는 도 1 좌하의 화소를 중심으로 설명하기로 한다.
먼저, 비선택시는, 플로팅 노드(N11)의 전위는 0.5V이다. 이 때, V 시프트 레지스트(25)로부터 리셋 전압(B1)으로서 전원 전압(Vdd), 예를 들면 3.0V가 출력되고 있고, P형 MOS 트랜지스터(26)가 도통해 있기 때문에, 드레인선(23)의 전위(B1')도 전원 전압(Vdd)으로 설정되어 있다.
로드선(28)에 주어지는 로드(Load) 신호를, 예를 들면 1.0V로 설정하고, 이어서 V 시프트 레지스트(25)로부터 H 레벨의 리셋 신호(R1)를 출력한다. 이렇게 하면 리셋 트랜지스터(14)가 도통하기 때문에, 플로팅 노드(N11)는 리셋 트랜지스터(14)를 통해 드레인선(23)과 접속되며, 그 전위가 리셋 트랜지스터(14)의 채널 전압에 의해 결정되는 H 레벨, 예를 들면 2.5V로 리셋된다, 이에 따라 증폭 트랜지스터(13)의 게이트 전위도 2.5V로 설정된다.
수직 신호선(22)의 전위(Vsig 1)는 수직 신호선(22)에 접속되는 많은 화소의증폭 트랜지스터 중 가장 게이트 전압이 높은 것에 의해 결정되며, 그 결과, 플로팅 노드(N11)의 전위에 의해 수직 신호선(22)의 전위(Vsig 1)가 정해진다. 구체적으로는 증폭 트랜지스터(13)가 부하 트랜지스터(27)와 소스 플로어를 형성하며, 그 출력 전압이 화소 전위(Vsig 1)로서 수직 신호선(22) 위에 나타난다. 이 때의 전위(Vsig 1)가 리셋 레벨의 전압으로 된다. 이 리셋 레벨의 전압은 샘플 홀드 스위치(29)를 통해 샘플 홀드/CDS 회로(31)로 입력된다.
이어서, V 시프트 레지스트(25)로부터 출력되는 수직 선택 펄스(T1)를 H 레벨로 설정한다. 그렇게 하면, 전송 트랜지스터(12)가 도통하여 포토 다이오드(11)에서 광전 변환되며, 축적된 신호 전하(본 예에서는 전자)를 플로팅 노드(N11)로 전송한다(읽는다). 이에 따라, 증폭 트랜지스터(13)의 게이트 전압이 포토 다이오드(11)로부터 플로팅 노드(N11)로 읽혀진 신호 전하의 신호량에 따라 부(負)의 방향으로 변화하고, 그것에 따라 수직 신호선(22)의 전위(Vsig 1)도 변화한다.
이 때의 전위(Vsig 1)가 본래의 신호 레벨 전압으로 된다. 이 신호 레벨의 전압은 샘플 홀드 스위치(29)를 통해 샘플 홀드/CDS 회로(31)에 입력된다. 샘플 홀드/CDS 회로(31)에서는 앞의 리셋 레벨의 전압과 이번의 신호 레벨 전압과의 차분(差分)을 취하며, 이 차분 전압을 홀딩(holding)하는 처리가 행해진다.
이어서, V 시프트 레지스트(25)로부터 출력되는 리셋 전압(B1)을 0V로 설정한다. 이 때, 드레인선(23)을 통해 화소(10)에 공급되는 리셋 전압(B1')은 0V가 아니라 P형 MOS 트랜지스터(26)의 채널 전압에 의해 결정되며. 예를 들면 0.5V로 된다.
이 상태에서, V 시프트 레지스트(25)로부터 H 레벨의 리셋 신호(R1)를 출력하면, 리셋 트랜지스터(14)가 도통하기 때문에, 플로팅 노드(N11)는 리셋 트랜지스터(14)를 통해 드레인선(23)과 접속되며, 그 전위는 드레인선(23)의 전위, 즉 0.5V로 되어 화소(10)가 비선택의 상태로 복귀된다.
이 비선택 상태에서는, 플로팅 노드(N11)의 전위가 OV가 아니라 0.5V이기 때문에, 전송 트랜지스터(12)를 통해 전자가 플로팅 노드(N11)로 리크되는 것이 방지된다. 여기서, 플로팅 노드(N11)의 전위가 0.5V로 설정되는 것은 V 시프트 레지스트(25)의 리셋 전압 출력단과 드레인선(23) 사이에 접속된 P형 MOS 트랜지스터(26)의 작용에 의한다.
전술한 일련의 동작에 의해 1번째 행의 화소가 전부 동시에 구동되며, 1행분(行分)의 신호가 샘플 홀드/CDS 회로(31)에 동시에 홀딩(기억)된다. 그 후, 포토 다이오드(11)에서의 광전 변환(노광) 및 광전자의 축적 기간에 들어간다. 도 2의 타이밍 챠트에는 도시되어 있지 않지만, 이 광전자 축적 기간에 H 시프트 레지스트(34)가 수평 주사의 동작을 개시하고, 수평 주사 펄스(H1, H2, …)를 순차 출력한다. 이에 따라 수평 선택 스위치(33)가 순차 도통하여 샘플 홀드/CDS 회로(31)에 홀딩되어 있던 신호를 차례로 수평 신호선(32)으로 도출한다.
이어서 동일한 동작을 2번째 행의 화소에 대해 행하면, 2번째 행 화소의 화소 신호가 읽혀진다. 이후, V 시프트 레지스트(25)의 순차 수직 주사에 의해 전체 행의 화소 신호를 읽을 수 있고, 또한 각 행마다 H 시프터 레지스트(34)의 순차 수평 주사에 의해 전체 화소의 신호를 읽을 수 있다.
전술한 바와 같이, 단위 화소(10)가 전송 트랜지스터(12), 증폭 트랜지스터(13) 및 리셋 트랜지스터(14)를 가지는 3-트랜지스터 구성의 MOS형 고체 촬상 장치에서, V 시프트 레지스트(25)의 리셋 전압 출력단과 드레인선(23) 사이에 P형 MOS 트랜지스터(26)을 접속함으로써, 플로팅 노드(N11)의 전위가, 예를 들면 0.5V로 되기 때문에, 전송 트랜지스터(12)를 통해 전자가 포토 다이오드(11)로 리크되는 것을 방지할 수 있다.
이에 따라, 플로팅 노드(N11)로부터 포토 다이오드(11)로의 전자의 리크에 기인한 잡음을 억제할 수 있다. 또한, MOS 트랜지스터를 1행당 1개만 추가하는 간단한 회로 구성으로 실현될 수 있기 때문에, 회로 규모도 극히 작아지며, 또한 중간 전압(본 예에서는 0.5V)을 생성할 때, 저항 분할의 경우처럼, 전류를 흐르게 할 필요가 없기 때문에, 소비 전력이 증대하는 일도 없다는 이점이 있다.
또한 이러한 실시 형태에서는 V 시프트 레지스트(25)의 리셋 전압 출력단과 드레인선(2) 사이에 P형 MOS 트랜지스터(26)를 접속하고, 그 게이트를 접지하는 구성으로 했지만, 이 구성에 한정되는 것은 아니며, P형 MOS 트랜지스터로서는 게이트가 없어도 P형 전위 일정의 채널이 있으면 된다. 이 채널 전압으로서는 포토 다이오드로의 리크를 방지하고, 전압 마진이 저하되지 않도록 하기 위해서, 0.4V 내지 0.7V가 바람직하다는 것이 발명자의 실험 결과에서 얻어졌다.
도 3은 본 발명에 따른 카메라 시스템 구성의 개략을 도시한 블록도이다. 본 카메라 시스템은 촬상 소자(41)와, 이 촬상 소자(41)의 화소 영역으로 입사광을 안내하는 광학계, 예를 들면 입사광(image light, 像光)을 촬상면 위에 결상(結像)시키는 렌즈(42)와, 촬상 소자(41)를 구동하는 구동 회로(43)와, 촬상 소자(41)의 출력 신호를 처리하는 신호 처리 회로(44) 등을 구비하는 구성으로 되어 있다.
이 카메라 시스템에서, 촬상 소자(41)는, 전술한 실시 형태에 따른 고체 촬상 장치, 즉 단위 화소(10)가 포토 다이오드(11) 외에 전송 트랜지스터(12), 증폭 트랜지스터(13) 및 리셋 트랜지스터(14)를 가지는 3-트랜지스터 구성이며, 또한 V 시프트 레지스트(25)의 리셋 전압 출력단과 드레인선(23) 사이에 P형 MOS 트랜지스터(26)를 접속하여 이루어지는 MOS형 고체 촬상 장치가 사용된다.
구동 회로(43)는 도 1에서의 V 시프트 레지스트(25)나 H 시프트 레지스트(34)를 구동하는 스타트 펄스나 클록 펄스을 포함하는 각종 타이밍 신호를 발생하는 타이밍 제네레이터(도시하지 않음)를 가지며, 전술한 동작예에서 설명한 구동을 실현하기 위해, 촬상 소자(MOS형 고체 촬상 장치, 41)를 구동한다. 신호 처리 회로(44)는 MOS형 고체 촬상 장치(41)의 출력 신호(Vout)에 대해 여러가지의 신호 처리를 실시하여 영상 신호로서 출력한다.
이와 같이, 본 카메라 시스템에 의하면, 전술한 실시 형태에 따른 MOS형 고체 촬상 장치를 촬상 소자(41)로서 사용함으로써, 이 MOS형 고체 촬상 장치가 플로팅 노드로부터 포토 다이오드로의 전자의 리크에 기인한 잡음의 저감을, 소규모의 회로로 소비 전력을 증가시키지 않고 실현할 수 있기 때문에, 소회로 규모ㆍ저소비 전력의 잡음이 적은 고화질의 촬상 화상을 얻을 수 있다.
이상의 설명과 같이, 본 발명에 의하면, 단위 화소가, 광전 변환 소자, 이광전 변환 소자의 신호를 플로팅 노드로 전송하는 전송 트랜지스터, 플로팅 노드의 신호를 신호선으로 출력하는 증폭 트랜지스터, 및 플로팅 노드를 리셋하는 리셋 트랜지스터를 가지는 고체 촬상 장치에 있어서, 리셋 트랜지스터의 플로팅 노드와 반대 측의 주전극이 접속된 배선과, 이 배선에 리셋 전압을 선택적으로 제공하는 구동 회로 사이에 P형 MOS 트랜지스터를 접속함으로써, 플로팅 노드로부터 광전 변환 소자로의 전하의 리크를 방지할 수 있기 때문에, 이 리크에 기인한 잡음을 저감할 수 있다.

Claims (3)

  1. 단위 화소가, 광전 변환 소자, 상기 광전 변환 소자의 신호를 플로팅 노드로 전송하는 전송 트랜지스터, 상기 플로팅 노드의 신호를 신호선으로 출력하는 증폭 트랜지스터 및 상기 플로팅 노드를 리셋하는 리셋 트랜지스터를 가지는 고체 촬상 장치로서,
    상기 리셋 트랜지스터의 상기 플로팅 노드와 반대 측의 주전극이 접속된 배선과, 이 배선에 리셋 전압을 선택적으로 제공하는 구동 회로 사이에 P형 MOS 트랜지스터가 접속되어 있는
    것을 특징으로 하는 고체 촬상 장치.
  2. 제1항에 있어서,
    상기 P형 MOS 트랜지스터의 채널 전압이 0.4V 내지 0.7V인 것을 특징으로 하는 고체 촬상 장치.
  3. 단위 화소가, 광전 변환 소자, 상기 광전 변환 소자의 신호를 플로팅 노드로 전송하는 전송 트랜지스터, 상기 플로팅 노드의 신호를 신호선으로 출력하는 증폭 트랜지스터 및 상기 플로팅 노드를 리셋하는 리셋 트랜지스터를 가짐과 동시에, 상기 리셋 트랜지스터의 상기 플로팅 노드와 반대 측의 주전극이 접속된 배선과, 이 배선에 리셋 전압을 선택적으로 제공하는 구동 회로 사이에 P형 MOS 트랜지스터가접속되어 이루어지는 고체 촬상 장치,
    상기 고체 촬상 장치의 상기 촬상부에 입사광을 안내하는 광학계, 그리고
    상기 고체 촬상 장치의 출력 신호를 처리하는 신호 처리 회로를 구비하는
    것을 특징으로 하는 카메라 시스템.
KR1020010046627A 2000-08-03 2001-08-01 고체 촬상 장치 및 카메라 시스템 KR100817801B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000235341A JP3750502B2 (ja) 2000-08-03 2000-08-03 固体撮像装置およびカメラシステム
JPJP-P-2000-00235341 2000-08-03

Publications (2)

Publication Number Publication Date
KR20020012134A true KR20020012134A (ko) 2002-02-15
KR100817801B1 KR100817801B1 (ko) 2008-03-31

Family

ID=18727567

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010046627A KR100817801B1 (ko) 2000-08-03 2001-08-01 고체 촬상 장치 및 카메라 시스템

Country Status (5)

Country Link
US (2) US6956606B2 (ko)
EP (1) EP1178674B1 (ko)
JP (1) JP3750502B2 (ko)
KR (1) KR100817801B1 (ko)
DE (1) DE60136678D1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4681767B2 (ja) * 2001-07-17 2011-05-11 キヤノン株式会社 撮像装置およびカメラ
JP2003234961A (ja) * 2002-02-06 2003-08-22 Sharp Corp 固体撮像素子
CN100534150C (zh) 2002-02-12 2009-08-26 索尼株式会社 固态成像装置和摄像机系统
JP3840203B2 (ja) 2002-06-27 2006-11-01 キヤノン株式会社 固体撮像装置及び固体撮像装置を用いたカメラシステム
US7471324B2 (en) * 2002-08-28 2008-12-30 Aptina Imaging Corporation Amplifier shared between two columns in CMOS sensor
JP2004172679A (ja) * 2002-11-15 2004-06-17 Matsushita Electric Ind Co Ltd 撮像装置
JP4355148B2 (ja) * 2003-02-28 2009-10-28 パナソニック株式会社 固体撮像装置の駆動方法
JP4231322B2 (ja) * 2003-04-08 2009-02-25 パナソニック株式会社 固体撮像装置及び撮像方法
JP4207659B2 (ja) * 2003-05-16 2009-01-14 ソニー株式会社 固体撮像装置およびその駆動方法、ならびにカメラ装置
JP3948433B2 (ja) * 2003-05-21 2007-07-25 コニカミノルタホールディングス株式会社 固体撮像装置
US7369168B2 (en) 2003-07-29 2008-05-06 Micron Technology, Inc. Circuit for an active pixel sensor
JP4161855B2 (ja) * 2003-09-10 2008-10-08 ソニー株式会社 固体撮像装置、駆動制御方法及び駆動制御装置
JP3951994B2 (ja) * 2003-09-16 2007-08-01 ソニー株式会社 固体撮像装置およびカメラシステム
JP2006019343A (ja) * 2004-06-30 2006-01-19 Pentax Corp 固体撮像素子
JP4513497B2 (ja) * 2004-10-19 2010-07-28 ソニー株式会社 固体撮像装置
WO2006090565A1 (ja) * 2005-02-22 2006-08-31 Matsushita Electric Industrial Co., Ltd. 固体撮像装置の駆動方法及び固体撮像装置
JP5114829B2 (ja) 2005-05-13 2013-01-09 ソニー株式会社 半導体装置およびその製造方法
JP2007006453A (ja) * 2005-05-24 2007-01-11 Konica Minolta Holdings Inc 固体撮像装置
JP5247007B2 (ja) 2005-06-09 2013-07-24 キヤノン株式会社 撮像装置及び撮像システム
JP5340374B2 (ja) * 2005-06-09 2013-11-13 キヤノン株式会社 撮像装置及び撮像システム
JP2007097127A (ja) * 2005-08-30 2007-04-12 Konica Minolta Holdings Inc 固体撮像装置
JP4723994B2 (ja) * 2005-12-19 2011-07-13 株式会社東芝 固体撮像装置
US20100315394A1 (en) * 2006-10-19 2010-12-16 Hiromi Katoh Display apparatus
WO2008126768A1 (ja) * 2007-04-09 2008-10-23 Sharp Kabushiki Kaisha 表示装置
JP2009059811A (ja) * 2007-08-30 2009-03-19 Sharp Corp 固体撮像装置および電子情報機器
US8767108B2 (en) * 2011-03-14 2014-07-01 Sony Corporation Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
EP2648404B1 (en) * 2012-04-02 2016-12-07 Harvest Imaging bvba Floating diffusion pre-charge
JP2017055370A (ja) * 2015-09-11 2017-03-16 株式会社東芝 固体撮像装置

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6057202A (ja) * 1983-09-09 1985-04-03 Mitsutoyo Mfg Co Ltd 光学式表面変位検出装置
US5406332A (en) * 1992-03-06 1995-04-11 Canon Kabushiki Kaisha Photoelectric converting device
JP2833729B2 (ja) * 1992-06-30 1998-12-09 キヤノン株式会社 固体撮像装置
JPH06189204A (ja) * 1992-12-21 1994-07-08 Olympus Optical Co Ltd 固体撮像装置
JP3309630B2 (ja) * 1995-03-20 2002-07-29 ソニー株式会社 スイッチング回路およびこれを用いた電荷転送装置
US5625210A (en) * 1995-04-13 1997-04-29 Eastman Kodak Company Active pixel sensor integrated with a pinned photodiode
JP3432051B2 (ja) * 1995-08-02 2003-07-28 キヤノン株式会社 光電変換装置
JPH10126695A (ja) * 1996-10-18 1998-05-15 Sony Corp 固体撮像素子およびその駆動方法並びにカメラ
US6320616B1 (en) 1997-06-02 2001-11-20 Sarnoff Corporation CMOS image sensor with reduced fixed pattern noise
US6141050A (en) * 1997-06-20 2000-10-31 Lucent Technologies Inc. MOS image sensor
JP3673620B2 (ja) * 1997-07-18 2005-07-20 キヤノン株式会社 光電変換装置
US5917547A (en) * 1997-07-21 1999-06-29 Foveonics, Inc. Two-stage amplifier for active pixel sensor cell array for reducing fixed pattern noise in the array output
JP3466886B2 (ja) 1997-10-06 2003-11-17 キヤノン株式会社 固体撮像装置
JPH11195777A (ja) * 1998-01-06 1999-07-21 Toshiba Corp 増幅型固体撮像装置及びその画素信号読出し方法
US6963372B1 (en) * 1998-04-24 2005-11-08 Canon Kabushiki Kaisha Solid-state image sensing apparatus and method of operating the same
JP4006111B2 (ja) * 1998-09-28 2007-11-14 キヤノン株式会社 固体撮像装置
US6140630A (en) * 1998-10-14 2000-10-31 Micron Technology, Inc. Vcc pump for CMOS imagers
US6147846A (en) * 1998-12-01 2000-11-14 Agilent Technologies, Inc. Drive circuit with over-voltage protection for use with pixel cells and other circuits
US6825878B1 (en) * 1998-12-08 2004-11-30 Micron Technology, Inc. Twin P-well CMOS imager
US6218656B1 (en) * 1998-12-30 2001-04-17 Eastman Kodak Company Photodiode active pixel sensor with shared reset signal row select
US6215113B1 (en) * 1999-04-22 2001-04-10 National Science Council CMOS active pixel sensor
US6384394B1 (en) * 1999-08-16 2002-05-07 Intel Corporation Apparatus and method for offset reduction in the image sensors
KR20010036207A (ko) * 1999-10-06 2001-05-07 박종섭 전자장치의 리셋 회로
JP4164590B2 (ja) * 1999-11-12 2008-10-15 本田技研工業株式会社 光センサ回路
US6727946B1 (en) * 1999-12-14 2004-04-27 Omnivision Technologies, Inc. APS soft reset circuit for reducing image lag
JP2001189893A (ja) * 1999-12-28 2001-07-10 Toshiba Corp 固体撮像装置
US7071980B2 (en) * 2000-07-27 2006-07-04 Canon Kabushiki Kaisha Image sensing apparatus
US6593560B2 (en) * 2001-03-16 2003-07-15 Agilent Technologies, Inc. Photodetector circuit with voltage output
US6864920B1 (en) * 2001-08-24 2005-03-08 Eastman Kodak Company High voltage reset method for increasing the dynamic range of a CMOS image sensor
US6734413B2 (en) * 2001-11-06 2004-05-11 Omnivision Technologies, Inc. Zero DC current readout circuit for CMOS image sensor using a precharge capacitor
KR20040069183A (ko) * 2001-12-21 2004-08-04 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 화상 픽업 장치 및 카메라 시스템
JP4132850B2 (ja) * 2002-02-06 2008-08-13 富士通株式会社 Ｃｍｏｓイメージセンサおよびその制御方法
US7005626B2 (en) * 2002-08-16 2006-02-28 The Hong Kong University Of Science And Technology Ultra low voltage CMOS image sensor architecture
US6888573B2 (en) * 2002-10-31 2005-05-03 Motorola, Inc. Digital pixel sensor with anti-blooming control
US20040227832A1 (en) * 2003-05-12 2004-11-18 Innovative Technology Licensing, Llc. Imaging system with individual pixel reset

Also Published As

Publication number Publication date
US6956606B2 (en) 2005-10-18
KR100817801B1 (ko) 2008-03-31
US7545425B2 (en) 2009-06-09
DE60136678D1 (de) 2009-01-08
US20050174453A1 (en) 2005-08-11
US20020032545A1 (en) 2002-03-14
EP1178674A1 (en) 2002-02-06
JP3750502B2 (ja) 2006-03-01
JP2002051263A (ja) 2002-02-15
EP1178674B1 (en) 2008-11-26

Similar Documents

Publication Publication Date Title
KR100817801B1 (ko) 고체 촬상 장치 및 카메라 시스템
US9490291B2 (en) Solid state imaging device and camera system
US8390714B2 (en) Solid-state imaging device and camera system
US7362366B2 (en) High-speed solid-state imaging device capable of suppressing image noise
US8274590B2 (en) Solid-state imaging device driving method
KR101031982B1 (ko) 고상 촬상 디바이스 및 그 구동 방법
JPH11355668A (ja) 固体撮像素子およびその駆動方法、並びにカメラシステム
JP4692262B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP4336544B2 (ja) 固体撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130315

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140314

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150313

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160317

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 11