KR20010085365A

KR20010085365A - 메모리 디바이스

Info

Publication number: KR20010085365A
Application number: KR1020010006656A
Authority: KR
Inventors: 기리하타도시아키; 다니엘가브리엘
Original assignee: 포만 제프리 엘; 인터내셔널 비지네스 머신즈 코포레이션; 추후제출; 인피니언 테크놀로지스 노쓰 아메리카 코포레이션
Priority date: 2000-02-25
Filing date: 2001-02-12
Publication date: 2001-09-07
Also published as: JP2001273790A; EP1128269B1; US6166981A; DE60110297T2; TW521278B; JP3683818B2; DE60110297D1; EP1128269A2; TW540063B; KR100386643B1; EP1128269A3; EP1128269A8

Abstract

본 발명은 다수의 데이터 저장 셀과, 적어도 하나의 리던던시 데이터 저장 셀과, 리던던시 정합 검출 회로와, 프로그램가능한 퓨즈를 리던던시 정합 검출 회로에 커플링시키는 수단을 포함하는 메모리 디바이스를 개시하는 것으로, 여기서 결함 데이터 저장 셀은 상기 리던던시 정합 검출 회로가 상기 프로그램가능한 퓨즈에 의해 세트된 사전 결정된 조건을 검출할 때 하나의 리던던시 데이터 저장 셀에 의해 대체된다. 디코딩은 끊어진 e-퓨즈를 선택하는 데이터 버스에 의해 달성된다. 데이터 버스는 또한 e-퓨즈가 정확하게 끊어졌다는 것을 보장하는 e-퓨즈의 상태를 판독하는데 사용된다. 전력은 선택된 e-퓨즈에 효과적으로 인가되지만, e-퓨즈 디코딩 및 확인을 위한 데이터 버스와 공유하고 있다. e-퓨즈와 리던던시 정합 검출 회로 간의 통신 채널의 수를 감소시키기 위해, 전송 동작에는 시간 다중화 동작이 사용되어, e-퓨즈 정보가 리던던시 정합 검출 회로로 순차적으로 전달될 수 있다. 이러한 전달을 수행하기 위한 실제의 시간 다중화 동작은 칩 파워업 상태(즉, 칩에 전원이 인가된 상태) 이후에만 보다 바람직하게 인에이블된다.

Description

메모리 디바이스{METHOD FOR ADDRESSING ELECTRICAL FUSES}

본 발명은 전반적으로 메모리 디바이스에 대한 리던던시 대체 아키텍처에 관한 것으로, 특히 대용량 메모리(large scale memory)에 적용가능한 전기적으로 프로그램가능한 리던던시 대체 구성에 관한 것이다.

CMOS 기법이 발달함에 따라 컴퓨터 시장은 광범위한 수요를 창출하게 되었다. 요즘, 멀티미디어는 적어도 64MB, 바람직하게는 128MB에 까지 이르는 메모리를 필요로 하며, 이는 컴퓨터 내에서의 메모리 시스템의 상대적인 코스트를 증가시키고 있다. 가까운 장래에 아마도 256MB 및 그 이상의 DRAM(다이나믹 랜덤 액세스 메모리)에 대한 강력한 잠재 수요를 시사하는 256MB 및 512MB의 컴퓨터가상용될 것이다. 개발 단계에서는 이미 기가비트의 범위의 DRAM이 이미 개발중에 있다. DRAM의 면적과 리소그래피에서의 어려움이 증가함에 따라 완전한 기능의 DRAM을 갖는 것이 보다 더 어렵다. 이러한 것은 그러한 메모리 디바이스의 설계 및 제조의 복잡성이 부가됨에도 불구하고 적당한 칩 일드를 보장하는 새로운 기법의 도입을 필요로 하고 있다. 공정 및 설계 엔지니어들은 마스크 결함을 지속적으로 감소시켜 궁극적으로는 제거할려고 하고 있다. 칩에 필연적으로 남는 결함들은 일반적으로 특정 회로 설계, 특히 리던던시 대체를 이용하여 극복된다.

메모리에 대한 종래의 리던던시 대체 아키텍처가 도 1에 도시되고 있다. 메모리 칩(100)은 어드레스 입력(ADDs)을 갖는 대응하는 엘리먼트(112)를 선택하는 다수의 디코더(120)에 의해 지원되는 적어도 하나의 어레이(110) 내의 다수의 엘리먼트(112)를 포함하고 있다. 그 엘리먼트는 스트로브(strobe) 신호가 하이(high)로 되어 대응하는 디코더(122)를 통해 엘리먼트(112)를 활성화시킬 때 선택된다. 리던던시 대체 아키텍처를 구현하기 위해서 어레이(110)는 적어도 하나의 리던던시 엘리먼트(RE)(114)를 추가로 포함하고 있다. 특히, RE(114)는 리던던시 회로(130)에 의해 제어되는 스위치를 선택함으로써 결함(X로 표시됨)이 있는 엘리먼트(112)를 대체하고 있다. 리던던시 회로(130)는 대응하는 결함 엘리먼트의 (리던던시) 어드레스를 식별하여 리던던시 정합 검출 신호(RMD)를 생성시키는 다수의 레이저 퓨즈(132)를 포함하고 있다. 이러한 어드레스를 프로그램하기 위해, 선택된 레이저 퓨즈는 칩이 차후의 패키징 레벨, 가령 멀티 칩 모듈 상에 장착되기 전에 웨이퍼 레벨에서 끊어지게 된다. 따라서, 입력 어드레스(ADDs)가 프로그램된 리던던시 어드레스와 정합할 때, 신호 RMD는 하이로 시프팅된다. 또한, 스트로브 신호가 하이로 스위칭될 때 결함이 있는 엘리먼트(112)를 비활성화시키기 위해, 디코더(122)는 디스에이블될 것을 필요로 한다. 한편, RMD의 하이 상태로 인해 리던던시 디코더(124)는 스트로브 신호가 하이로 스위칭될 때 RE(114)를 활성화시킬 수 있다. 이러한 리던던시 대체 방법은 웨이퍼 레벨에서 결함있는 엘리먼트가 존재한다하더라도 기능적인 문제를 효과적으로 해결하고 있다. 그러나, 칩의 최종 패키징에까지 순차적으로 발생하는 임의의 또다른 결함은 복구되지 않는데, 그 이유는 레이저에 의한 리던던시 어드레스가 모듈 레벨에서는 더 이상 사용될 수 없기 때문이다. 이러한 것에 따라 일드가 감소하게 된다.

본 기술 분야에서는 전기적으로 프로그램가능한 퓨즈(e-퓨즈)가 퓨즈를 전기적으로 끊을 수 있어 모듈 레벨의 리던던시를 위한 이상적인 솔루션이라고 알려져 있다. 도 2는 e-퓨즈를 구비한 전형적인 리던던시 회로(130)를 도시하고 있다. 리던던시 회로(130)는 e-퓨즈 블럭(220)과 리던던시 정합 검출 디코더(210)로 구성된다. e-퓨즈 블럭(220)은 다수의 e-퓨즈(222)와 e-퓨즈 디코더(224)로 구성된다. e-퓨즈(222)는 레이저 프로그램가능한 퓨즈와 유사하게 결함 엘리먼트의 리던던시 어드레스를 식별하기 위해 프로그램된다. 레이저 프로그램가능한 퓨즈와는 달리, e-퓨즈(222)는 선택된 퓨즈에 고전압을 인가함으로써 끊어진다. e-퓨즈 디코더(224)는 어드레스 입력(ADDs)을 해석하여 어떤 퓨즈(222)가 프로그램되는지를 결정한다. 도 2에 도시된 일예들은 e-퓨즈 디코더(224-A)가 대응하는 NMOS(226-A)를 개방함으로써 e-퓨즈를 선택하는 방법을 도시하고 있다. 그 결과,고전압 공급원(VSOURCE)이 하이로 스위칭될 때, VSOURCE로부터 선택된 e-퓨즈(222-A)를 통해 접지로 많은 전류(I)가 흐르게 된다. 고전압은 전형적으로 고전압 발생기(230)로부터 공급된다. 저항값(R)을 갖는 e-퓨즈에 인가되는 전력 (P)은 P=I²R로 결정된다. 만약 P가 e-퓨즈의 소정의 시점에서 충분히 커다면, e-퓨즈의 전도성은 심각한 타격을 받게 된다. 이러한 과정은 리던던시 어드레스를 식별하기 위해 다른 e-퓨즈를 끊는데 반복된다.

따라서, 본원 발명의 목적은 선택된 퓨즈에 전력을 인가하고, 그 퓨즈를 확실하게 끊고, 그리고 그 결과를 확인함으로써 퓨즈를 디코딩하는 효과적인 방법을 제공하는데 있다.

본원 발명의 다른 목적은 모듈 레벨 리던던시를 위해 전기적으로 프로그램가능한 퓨즈를 통합함으로써 칩 아키텍처를 재구축하는데 있다.

본원 발명의 또다른 목적은 e-퓨즈를 끊기 위해 적절한 고전압을 제공하는 간단하고 효과적인 방법을 제공하는데 있다.

본원 발명의 또다른 목적은 프로그램된 e-퓨즈의 상태를 확인하기 위한 간단하고 효과적인 방법을 제공하는데 있다.

본 발명의 제 1 측면에서는 다수의 데이터 저장 셀과, 적어도 하나의 리던던시 데이터 저장 셀과, 리던던시 정합 검출 회로와, 프로그램가능한 퓨즈를 리던던시 정합 검출 회로에 커플링시키는 수단을 포함하는 메모리 디바이스가 제공되며, 여기서 결함 데이터 저장 셀은 리던던시 정합 검출 회로가 상기 프로그램가능한 퓨즈에 의해 세트된 사전 결정된 조건을 검출할 경우 하나의 리던던시 데이터 저장 셀에 의해 대체된다.

리던던시 정합 검출 회로에 접속된 e-퓨즈 블럭은 물리적으로 서로 간에 리던던시 어드레스 정보를 공유하는 칩의 상이한 섹션에 할당된다. 디코딩은 끊어진 e-퓨즈를 선택하는 데이터 버스에 의해 달성된다. 데이터 버스는 또한 e-퓨즈가 정확하게 끊어졌다는 것을 보장하는 e-퓨즈의 상태를 판독하는데 사용된다. 전력은 선택된 e-퓨즈에 효과적으로 인가되지만, e-퓨즈 디코딩 및 확인을 위한 데이터 버스와 공유하고 있다. 리던던시 정합 검출 디코더는 고속 동작을 보장하기 위해 바람직하게는 어레이의 근처에 위치한다. e-퓨즈와 리던던시 정합 검출 회로 간의 통신 채널의 수를 감소시키기 위해, 전송 동작에는 시간 다중화 동작이 사용되어, e-퓨즈 정보가 리던던시 정합 검출 회로로 순차적으로 전달될 수 있다. 이러한 전달을 수행하기 위한 실제의 시간 다중화 동작은 칩 파워업 상태(즉, 칩에 전원이 인가된 상태) 이후에만 보다 바람직하게 인에이블된다.

본원 발명의 전술한 목적, 특징, 및 이점들 뿐만 아니라 추가적인 것들은 첨부되는 도면과 관련하여 후술되는 상세한 설명에서 보다 명확해 질 것이다.

도 1은 어드레스 입력을 통해 대응하는 메모리 엘리먼트들을 선택하는 디코더들에 의해 지원되는 어레이를 포함하는 메모리에 대한 종래의 리던던시 대체 아키텍처를 도시한 도면,

도 2는 전기적으로 프로그램가능한 퓨즈가 구비된 전형적인 리던던시 회로도,

도 3a는 본 발명에 따른 메모리 디바이스의 제 1 실시예를 도시한 도면,

도 3b는 본 발명에 따라 시프트 레지스터를 사용함으로써 퓨즈 정보를 통신하되, 시퀀서가 프로그램된 e-퓨즈 정보를 매 클럭 사이클마다 시프트 레지스터로 순차적으로 전달하는 대안의 방법을 도시한 도면,

도 4는 메모리 칩이 두 개의 팔분면(octant)(각각의 팔분면은 적어도 하나의 메모리 어레이를 포함함)을 각각 포함하고 있는 네 개의 사분면(quadrant)에 분할되어 있으며 본 발명의 e-퓨즈 리던던시를 구비하고 있는 메모리에 적용가능한 평면도,

도 5는 e-퓨즈 블럭, 시퀀서, 리던던시 정합 검출 디코더 및 레지스터의 세부를 도시하는, 트랜지스터 레벨에서의 본 발명의 바람직한 실시예의 개략도,

도 6은 리던던시 정합 검출 디코더와, 적어도 하나의 리던던시 정합 검출 디코더에 접속된 레지스터들로부터의 다수의 노드를 도시한 트랜지스터 레벨에서의 개략도.

도면의 주요 부분에 대한 부호의 설명

100 : 메모리 칩 110 : 어레이

112 : 엘리먼트 122 : 디코더

130 : 리던던시 회로 132 : 레이저 퓨즈

도 3a는 본 발명의 제 1 실시예를 도시하고 있다. 기존의 e-퓨즈 아키텍처와는 달리, e-퓨즈 블럭(220)에 접속된 리던던시 정합 검출 디코더(210)는 어레이의 근처에, 바람직하게는 칩의 주변에 위치한다. 리던던시 정합 검출 디코더(210) 및 e-퓨즈 블럭(220)은 통신 채널(225)에 접속된다. 특히, e-퓨즈 블럭(220)은 다수의 e-퓨즈(222)로 구성된다. 종래의 방법과는 달리, e-퓨즈 디코더(224)의 입력은 다수의 판독/기록 데이터 버스(RWDs)(235)를 사용한다. 따라서, 끊어질 e-퓨즈의 선택은 대응하는 입력 및 출력 포트(I/Os)에 접속된 RWDs 버스에 의해 결정된다. I/O 터미널과 RWDs는 종래의 메모리에서 알려진 바와 같이 메모리 셀 판독/기록 동작에 공통으로 된다. 보다 구체적으로, 메모리 기록 모드에 있는 동안, I/O 포트로부터의 입력은 대응하는 RWDs로 전달되어, 데이터가 (도시되지 않은) 메모리에 기록될 수 있게 된다. 판독 모드 동작 동안, 데이터는 메모리 어레이로부터 RWDs로 판독되어, 대응하는 I/O 포트로부터 데이터를 출력할 수 있게 된다. 메모리 어레이 판독/기록 모드 동작은 전형적인 종래의 메모리의 전형이다. 종래의 메모리 칩과는 달리, 본 발명에는 추가된 E-퓨즈 프로그램 모드가 구비된다. e-퓨즈 블럭(220)은 바람직하게는 RWD 버스를 포함하고 있는 영역 내의 적당한 곳에 배열된다. e-퓨즈 프로그래밍 모드가 인에이블될 경우, 디코더(224)는 끊어질 적어도 하나의 e-퓨즈를 선택한다. 종래의 기록 모드 동작을 사용함으로써, RWD 상의 데이터 패턴은 대응하는 e-퓨즈가 필요할 때 끊어지도록 I/O 포트에 의해 제어될 수 있다. 실제의 프로그래밍은 대응하는 e-퓨즈(222)를 선택하고 고전압 공급원(VSOURCE)(230)을 부스팅(boosting)함으로써 인에이블되며, 그의 순서는 설계상의 선택에 의해 결정된다. 설계상의 선택에 무관하게, 선택된 퓨즈를 통해서만 많은 전류가 흘러 그 퓨즈를 끊게 한다. e-퓨즈 블럭(220)은 추가적으로 레지스터(310-A)를 통해 프로그램된 e-퓨즈 정보를 리던던시 정합 검출 디코더(210)에 전달하는 시퀀서(320-A)를 포함하고 있다.

통신은 바람직하게도 시간 다중화 모드로 인에이블된다. 보다 실질적으로, e-퓨즈 프로그래밍 정보(가령, 끊어지거나 끊어지지 않는 정보)는 적어도 하나의 통신 채널을 통해 바람직하게는 전원 인가 기간 동안 대응하는 레지스터(310-A)로 순차적으로 전달된다. 선택적으로, 디바이스는 e-퓨즈 블럭(220)으로부터 리던던시 정합 검출 디코더(210)로 e-퓨즈 정보를 전달하기 위한 특정 모드를 가질 수 있다. 시퀀서(320-A) 및 레지스터(310-A)와 관련한 시간 다중화식 전달은 e-퓨즈 블럭(220)과 리던던시 정합 검출 디코더(210) 간에 필요한 통신 채널의 수를 감소시킨다. 리던던시 대체는 레지스터(310-A)에 저장된 데이터와 함께 리던던시 정합 검출 디코더(210)에 의해 제어된다.

도 3b는 시프트 레지스터 방법을 사용하여 퓨즈 정보를 통신하기 위한 대안의 방법을 도시하고 있다. 시퀀서(320-B)는 매 클럭 사이클 동안 전형적인 레지스터 회로로서 구성된 레지스터(310-B)로 프로그램된 e-퓨즈 정보를 순차적으로 전달한다. 시간 다중화 방법이나 시프트 레지스터 방법 중의 어떤 것이 사용되는지에 무관하게 본 발명의 핵심적인 특징은 e-퓨즈 블럭(320-B)으로부터 리던던시 정합 디코더(210)로 프로그램된 e-퓨즈 정보를 전달하는데 있다. 선택적으로, 만약 e-퓨즈 블럭(220)이 어드레스 영역 근처에 배열된다면, e-퓨즈 디코더(224)의 입력용으로 어드레스 와이어(address wire)가 사용될 수 있다.

도 4는 e-퓨즈 리던던시를 갖는 메모리에 적용될 수 있는 바람직한 평면도를 도시하고 있다. 메모리 칩(400)은 각각이 두개의 팔분면(octant)(412)을 포함하는 네 개의 사분면(quadrant)(410)으로 구성된다. 각각의 팔분면(412)은 적어도 하나의 메모리 어레이(414)로 구성된다. 다수의 메모리 셀(416)은 각각의 메모리 어레이(414) 내에 배열된다. 메모리 셀(416-A) 내의 데이터는 메모리 어레이(414)의 적어도 하나의 로우를 선택하는 워드라인(WL)과, 메모리 어레이(414)의 적어도 하나의 컬럼을 지정하기 위한 컬럼 선택 라인(CSL)을 활성화시킴으로써 판독되거나 기록된다. 이러한 것으로 인해 메모리 셀(416-A) 내의 데이터는 판독 모드시에는 판독/기록 데이터 버스(RWD)를 통해 I/O(330)로 판독되거나 혹은 기록 모드시에는 그와 반대로 I/O(330)로부터 판독/기록 데이터 버스(RWD)를 통해 기록된다.

본 발명의 서두에서 논의된 바와 같이, 리던던시 대체는 셀이 결함이 있다고 판명될 때 인에이블된다. 간략화하기 위해, 워드라인 리던던시 대체에는 e-퓨즈가 구비되는 것으로 가정한다. 그러나, 본 발명은 컬럼 리던던시 대체 아키텍처 혹은 e-퓨즈를 갖는 단일 비트 대체 아키텍처에까지 적용가능한데, 상기 단일 비트 대체는 유사한 아키텍처가 적용되는한 본원 발명의 청구항이 되기도 한다.

칩(400)은 바람직하게는 칩의 주변 영역(420), 보다 더 바람직하게는 RWD를 갖는 I/O 영역 내에 위치한 시퀀서(320)에 e-퓨즈 블럭(220)을 접속시킨다. 팔분면에 위치한 레지스터(310)를 갖는 리던던시 정합 검출 디코더(210)는 바람직하게는 사분면(410) 내에 위치한 로우 디코더 영역(120)에 배열된다. 전술한 바와 같이, e-퓨즈 블럭(220)은 다수의 e-퓨즈(222)와 e-퓨즈 디코더(224)를 포함하고 있다. 이러한 구성은 도 3에 도시된 것과 유사하다. 결함 셀을 갖는 WL을 활성화시키는 어드레스는 대응하는 e-퓨즈(222)를 끊음으로써 프로그램된다. 결함 셀을 갖는 WL을 찾는 방법은 잘 알려져 있으며 본 명세서에서는 논의하지 않을 것이다. e-퓨즈 블럭(220) 내의 프로그램된 e-퓨즈 정보는 레지스터(310)로 전달된다. 이제 e-퓨즈 프로그래밍 및 통신에 대한 세부 동작이 후술된다.

도 5는 트랜지스터 레벨에서 본 본원 발명의 바람직한 실시예의 개략도이다. 개략도에는 도 4의 e-퓨즈 블럭(220)과 시퀀서(320)의 세부가 도시되고 있다. 그것들은 주변 영역(420)에 위치된다. 개략도에는 또한 리던던시 정합 검출 디코더(210)와 레지스터 블럭(310-A)의 세부가 도시되고 있다. 그들은 바람직하게는 로우 디코더들 근처의 팔분면 사이에 위치된다. 전술한 바와 같이, 본 발명의 요지에 의해 e-퓨즈는 퓨즈 블럭(220) 내에서 끊어지며, 그 결과들은 레지스터 블럭(310-A)으로 전달된다. 실제의 리던던시 대체는 레지스터 블럭(310-A) 내의 다수의 레지스터(312-A) 내에 복사된 퓨즈 상태들에 의해 제어된다.

본 발명은 아래의 다섯 개의 모드, 즉 (1)e-퓨즈 프로그래밍 모드, (2)e-퓨즈 판독 모드, (3)e-퓨즈 정보 통신 모드, (4)e-퓨즈 리던던시 대체 모드, (5)e-퓨즈 확인 모드를 가능하게 하는데, 이들의 세부는 후술된다.

(1) e-퓨즈 프로그래밍 모드

다수의 주변 퓨즈 래치(510)로 구성되는 시퀀서(320)를 구비한 e-퓨즈블럭(220)에는 e-퓨즈(516), e-퓨즈 디코더(512), 스위칭 NMOS 디바이스(518)를 포함하는 각각의 퓨즈 래치(510)가 도시되고 있다. e-퓨즈를 끊는데 RWD 버스가 사용된다. 전술한 바와 같이, RWD 패턴은 칩이 기록 모드에 있을 때 I/O상의 데이터 패턴에 의해 제어된다. 신호 EPRO(e-퓨즈 프로그램)는 RWD상의 데이터 패턴이 결정된 후에 하이로 스위칭된다. 이러한 프로그래밍 동작 동안, 신호 FPUN은 로우로 유지되어, CMOS 래치(522)와 e-퓨즈를 분리시킨다. 하이 EPRO로의 전이에 의해 e-퓨즈 디코더(512)에 의해 선택된 대응하는 스위치(518)가 개방되어, 선택된 e-퓨즈(516)의 제 1 노드와 접지가 접속된다. 동시에, e-퓨즈의 제 2 노드의 전압(VFSOURCE)은 모든 e-퓨즈에 공통되는 한편 증가된다. 이러한 일예에서, 직렬로 접속된 두개의 인버터, 즉 NMOS(234, 238) 및 PMOS(232, 236)는 고전압 발생기(VFSOURCE)(230)에 의해 사용된다. 주목할 것은 PMOS의 소스는 VFSOURCE 전압을 Vext로 증가시킴으로써 고전압 발생기로서 작용하는 Vext에 접속된다는 것이다. 이러한 것에 의해 선택된 e-퓨즈상에는 전류가 흐르며, 그 결과 선택된 e-퓨즈는 끊어지게 된다. 기타 퓨즈를 끊기 위해 유사한 과정이 인에이블된다.

(2) e-퓨즈 판독 모드

e-퓨즈의 상태는 바람직하게는 파워업 상태 동안 CMOS 래치(522)로 판독되어 진다. 신호 FPUN, bFPUP, 및 VFSOURCE는 전원이 CMOS 로직을 활성화시키기에 충분한 정도의 높은 레벨에 도달할 때까지 0볼트로 유지된다. 노드 'a'는 PMOS(524)에 의해 프리챠지된다. 신호 bFPUP는 하이로 스위칭되어, 노드 'a'의프리챠지 동작을 디스에이블시킨다. 노드 'a'의 전압은 CMOS 래치(522)에 의해 유지된다. 신호 FPUN은 다음에 주기적으로 턴온된다. 노드 'a'의 전압은 e-퓨즈의 상태에 의존하게 된다. e-퓨즈가 끊어지지 않은 경우, 노드 'a'는 e-퓨즈(516)를 통해 접지된 VFSOURCE로 프리챠지된다. e-퓨즈가 끊어진 경우, 노드 'a'는 CMOS 래치(522)에 의해 하이로 유지된다. 요약하면, e-퓨즈의 상태는 CMOS 래치(522)에 의해 제공되어, e-퓨즈가 끊어지지 않은 경우에는 노드를 로우로 유지하거나 e-퓨즈가 프로그램된 경우에는 하이로 유지한다.

(3) e-퓨즈 정보 통신 모드

시간 다중화 동작의 세부 동작이 논의되며 도 3a와 관련하여 논의된 것과 유사하게 기술된다. 주목할 것은 도 3b에 도시된 바와 같이 동일한 효과를 갖는 시프트 레지스터가 사용될 수 있다는 것이다. e-퓨즈의 상태를 성공적으로 판독한 후에, e-퓨즈의 상태는 레지스터 블럭(310-A) 내의 다수의 레지스터(312-A)로 순차적으로 전달된다. 어드레스 버스 PADDs는 사전 결정된 순서로 증가한다. 어드레스 버스 PADDs는 디코더를 제어하여, 전술한 사전 결정된 순서에 따라 대응하는 3-상태 버퍼(528)를 순차적으로 인에이블시킨다. 이에 따라, e-퓨즈의 상태는 노드 'a'에 래치되고 통신 채널을 통해 대응하는 레지스터(312-A), 가령 CMOS 래치(534)에 순차적으로 전달된다. 노드 FS는 전원 인가 동안 bFPUP의 로우 상태가 노드 FS를 PMOS(532)를 통해 전원 공급원에 접속시키기 때문에 프리챠지된다. 각각의 레지스터(312-A)는 대응하는 디코더(530)에 의해 제어되며, 노드 FS를 접지에 접속시키는 NMOS 스위치를 갖는다. NMOS 스위치는 디코더를 선택하는 어드레스 버스및 통신 채널상의 데이터가 하이로 스위칭할 때만 개방된다. PADDs는 시퀀서(320) 내의 디코더들과 레지스터(312-A)에 의해 사용되며, 그 결과, 시퀀서(320)로부터의 데이터 전달 단계와 레지스터(312-A)상에서의 데이터 수신 단계는 완전히 동기화된다. 요약하면, e-퓨즈 블럭(220) 내의 프로그램된 e-퓨즈의 상태는 레지스터(410)로 순차적으로 전달될 수 있다. 이러한 동작은 바람직하게는 전원 인가 직후에 바로 인에이블된다. 대안으로서, 이러한 동작은 칩에 인가된 특정 명령에 의해 인에이블될 수도 있다.

(4) e-퓨즈 리던던시 대체 모드

도 6은 리던던시 정합 검출 디코더(210)의 트랜지스터 레벨에서의 개략도이다. 레지스터(310-A)로부터의 다수의 노드 FS 및 /FS는 CMOS 전달 게이트(612, 614)와 접속하여 1비트 어드레스 비교기(610)를 구성한다. FS 및 /FS가 로우 및 하이인 경우, 전달 게이트(612)는 개방되어, 어드레스 입력(ADD)와 디코더(620)의 입력을 접속시킨다. FS 및 /FS가 각각 하이 및 로우인 경우, 전달 게이트(614)는 개방되어 상보형 어드레스(ADD)와 디코더(620)의 입력을 접속시킨다. 따라서, 디코더(620)의 입력은 FS 및 ADD가 모두 로우 혹은 하이인 경우 로우 상태로 되어, 배타적 OR(610)로서 작용한다. 배타적 OR(610)는 어드레스 입력(ADD)과 사전 프로그램된 퓨즈 어드레스를 상관시키기 위해 1-비트 어드레스 비교기의 기능을 인에이블시킨다. 디코더(620)는 출력 신호 RMD를 스위칭하는 1-비트 어드레스비교기(610)의 출력을 모든 어드레스가 사전 프로그램된 어드레스와 정합할 때에만 하이로 접속시킨다. 만약 그러하지 않다면 RMD는 로우로 유지된다. RMD가 로우에 있을 때, WL은 스트로브 신호가 하이, 즉 정상 모드로 스위칭할 때 대응하는 로우 디코더(122)에 의한 디코딩 결과에 따라 활성화된다. RMD가 하이에 있을 때, 디코딩 결과에 무관하게 WL을 활성화시킬 수 없다. 한편, 리던던시 로우 디코더(124)는 인에이블되어, 스트로브 신호가 하이로 스위칭할 때 대응하는 디던던시 워드라인(RWL)을 활성화시킨다. 이러한 것이 리던던시 대체 모드이다.

(5) e-퓨즈 확인 모드

본 발명은 또한 EPROM에 대해서 행해진 바와 같이 퓨즈의 끊김 상태를 확인하는 방법을 제공하고 있다. 도 5에 도시된 바와 같이, 각각의 주변 퓨즈 래치(510)는 신호 EFRD(e-퓨즈 판독)가 하이로 스위칭할 때 퓨즈 래치내의 노드 'b'를 데이터 버스(RWDs)에 접속시키는 3-상태 버퍼(514)를 포함한다. 이러한 것은 퓨즈의 상태가 RWDs상으로 동시에 판독되도록 하고 있다. 선택적으로, 노드 'b'에 저장된 퓨즈 상태는 여분의 디코더 혹은 시프트 레지스터를 부가함으로써 순차적으로 판독될 수가 있다. RWDs상의 데이터는 판독 모드와 유사하게 대응하는 I/O로부터 판독될 수가 있다. 이러한 동작에서, 어레이 데이터 전송은 RWDs상의 데이터가 e-퓨즈의 상태에 의해서만 결정되도록 디스에이블된다.

따라서, 본 발명에 따르면, 선택된 퓨즈에 전력을 인가하고, 그 퓨즈를 확실하게 끊고, 그리고 그 결과를 확인함으로써 퓨즈를 효과적으로 디코딩할 수 있으며, 모듈 레벨 리던던시를 위해 전기적으로 프로그램가능한 퓨즈를 통합함으로써 칩 아키텍처를 재구축하며 e-퓨즈를 끊기 위해 적절한 고전압을 간단하고 효과적으로 제공할 수 있는 한편 프로그램된 e-퓨즈의 상태도 또한 간단하고 효과적으로 확인할 수 있는 이점이 있다.

본 발명은 특히 바람직한 실시예를 참조하여 기술되고 있지만, 본 기술 분야의 당업자라면 본 발명의 사상 및 영역 내에서 다양한 변형이 가해질 수 있음을 이해할 수 있을 것이다.

Claims

메모리 디바이스에 있어서,

① 다수의 데이터 저장 수단과,

② 적어도 하나의 리던던시 데이터 저장 수단과,

③ 상기 다수의 데이터 저장 수단 중의 결함 수단을 식별하기 위한 프로그램가능한 퓨즈 수단과,

④ 리던던시 정합 검출 수단과,

⑤ 상기 프로그램가능한 퓨즈 수단과 상기 리던던시 정합 검출 수단을 커플링시키는 시간 다중화 수단을 포함하며,

상기 다수의 데이터 저장 수단 중의 결함 수단은 상기 리던던시 정합 검출 수단이 상기 프로그램가능한 퓨즈 수단에 의해 세트된 사전 결정된 조건을 검출할 경우 상기 적어도 하나의 리던던시 데이터 저장 수단으로 대체되는

메모리 디바이스.
제 1 항에 있어서,

상기 메모리 디바이스는 다이나믹 랜덤 액세스 메모리(DRAM), 스태틱 랜덤 액세스 메모리(SRAM), 내용 어드레스가능 메모리(CAM), 및 비휘발성 랜덤 액세스 메모리(NVRAM)으로 구성되는 그룹으로부터 선택되는 메모리 디바이스.
제 1 항에 있어서,

상기 데이터 저장 수단 및 상기 리던던시 데이터 저장 수단의 각각은 상기 DRAM, SRAM, CAM, 혹은 NVRAM에 필수적인 다수의 메모리 셀로 구성되는 메모리 디바이스.
제 1 항에 있어서,

상기 프로그램가능한 퓨즈 수단은 전기적으로 프로그램가능한 퓨즈인 메모리 디바이스.
제 4 항에 있어서,

상기 프로그램가능한 수단은 상기 전기적으로 프로그램가능한 퓨즈들 중의 선택된 퓨즈에 전압을 인가하여 그것을 비전도성으로 되게 함으로써 인에이블되는 메모리 디바이스.
제 4 항에 있어서,

상기 프로그램가능한 수단은 상기 전기적으로 프로그램가능한 퓨즈들 중의선택된 퓨즈에 전압을 인가하여 그것을 비전도성으로 되게 함으로써 인에이블되어 안티퓨즈(anti-fuse)로서 작용하는 메모리 디바이스.
제 4 항에 있어서,

상기 프로그램가능한 퓨즈 수단은 다수의 데이터 버스에 의해 선택되는 메모리 디바이스.
제 7 항에 있어서,

상기 데이터 버스의 각각은 상기 메모리 디바이스의 입력에 의해 제어되거나 그 제어는 상기 메모리 디바이스의 입력과 출력 간에 공유되는 메모리 디바이스.
제 8 항에 있어서,

상기 데이터 버스의 각각의 제어는 상기 메모리 디바이스의 기록 모드 동작 동안 실행되는 메모리 디바이스.
제 4 항에 있어서,

상기 전기적인 퓨즈는 상기 전기 퓨즈를 전원에 접속시킴으로써 선택되는 메모리 디바이스.
제 3 항에 있어서,

상기 리던던시 정합 검출 수단은 어드레스 입력과 상기 프로그램가능한 퓨즈 수단에 의해 식별된 사전 프로그램된 어드레스를 비교함으로써 인에이블되는 메모리 디바이스.
제 3 항에 있어서,

상기 프로그램가능한 퓨즈 수단은 상기 메모리 디바이스에 전원을 인가한 후 상기 퓨즈의 상태를 저장하기 위한 제 1 래치를 포함하며, 상기 리던던시 정합 검출 수단은 상기 제 1 래치에 의해 식별된 사전 프로그램된 어드레스를 저장하기 위한 제 2 래치를 포함하는 메모리 디바이스.
제 12 항에 있어서,

상기 프로그램가능한 퓨즈 수단과 상기 리던던시 정합 검출 수단을 커플링하는 수단은 시간 다중화 수단에 의해 인에이블되는 메모리 디바이스.
제 13 항에 있어서,

상기 시간 다중화 수단은 상기 제 1 및 제 2 래치에 의해 인에이블되는 메모리 디바이스.
제 3 항에 있어서,

상기 프로그램가능한 퓨즈 수단과 상기 리던던시 정합 검출 수단을 커플링하는 수단은 시간 시프트 레지스터에 의해 인에이블되는 메모리 디바이스.
제 13 항에 있어서,

상기 프로그램가능한 퓨즈 수단 내의 퓨즈의 상태를 판독하기 위한 수단을 더 포함하는 메모리 디바이스.
제 16 항에 있어서,

상기 퓨즈의 상태를 판독하기 위한 수단은 상기 퓨즈의 상태를 상기 메모리 디바이스의 입력으로 전송함으로써 인에이블되거나 상기 데이터 버스를 통해 상기 메모리 디바이스의 입력 및 출력 포트를 공유함으로써 인에이블되는 메모리 디바이스.
제 17 항에 있어서,

상기 퓨즈의 상태를 판독하기 위한 수단은 상기 메모리 디바이스의 판독 모드 동작 동안 발생하는 메모리 디바이스.
제 3 항에 있어서,

상기 프로그램가능한 퓨즈 수단과 상기 리던던시 정합 검출 수단은 제각기 주변 영역과 상기 어레이에 의해 점유되는 영역에 배열되는 메모리 디바이스.
제 1 항에 있어서,

상기 프로그램가능한 퓨즈 수단은 리던던시 수단과 복구 수단을 인에이블시키는 메모리 디바이스.
메모리 디바이스에 있어서,

① 다수의 데이터 저장 수단과,

② 적어도 하나의 리던던시 데이터 저장 수단과,

③ 상기 메모리 디바이스의 입력 데이터 포트 또는 입력 및 출력 데이터 포트에 의해 제어되며 상기 다수의 데이터 저장 수단 중의 결함 수단을 식별하기 위한 프로그램가능한 퓨즈 수단과,

④ 리던던시 정합 검출 수단과,

⑤ 상기 프로그램가능한 퓨즈 수단과 상기 리던던시 정합 검출 수단을 커플링시키는 수단을 포함하며,

상기 리던던시 정합 검출 수단이 상기 프로그램가능한 퓨즈 수단에 의해 식별되는 상기 데이터 저장 수단에 액세스하기 위한 사전 결정된 조건을 검출할 때 리던던시 대체 수단이 상기 다수의 데이터 저장 수단 중의 결함 수단을 상기 적어도 하나의 리던던시 데이터 저장 수단으로 대체시키는

메모리 디바이스.
제 21 항에 있어서,

상기 메모리 디바이스의 입력 데이터 또는 입력 및 출력 데이터 포트로부터 상기 프로그램가능한 퓨즈 수단 내의 상기 프로그램가능한 퓨즈의 상태를 판독하기 위한 수단을 더 포함하는 메모리 디바이스.