JP3814464B2 - 半導体メモリ集積回路 - Google Patents
半導体メモリ集積回路 Download PDFInfo
- Publication number
- JP3814464B2 JP3814464B2 JP2000174340A JP2000174340A JP3814464B2 JP 3814464 B2 JP3814464 B2 JP 3814464B2 JP 2000174340 A JP2000174340 A JP 2000174340A JP 2000174340 A JP2000174340 A JP 2000174340A JP 3814464 B2 JP3814464 B2 JP 3814464B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- data line
- fuse
- latch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体メモリ集積回路に係り、特に不良救済等のために用いられるヒューズ回路を内蔵する半導体メモリ集積回路に関する。
【０００２】
【従来の技術】
ＤＲＡＭ等の半導体メモリにおいて、不良救済（リダンダンシー）のための不良アドレス情報や、回路設定のための調整用情報、チップ情報等を不揮発に記憶するためにヒューズ回路が用いられる。これらのヒューズ回路の情報（ヒューズデータ）は、実使用時に外部に読み出す必要はない。しかしテスト時には、ヒューズカットが正しく行われているか否かを検証するために、外部からアクセスできることが望ましい。
【０００３】
図１１は、ヒューズデータの読み出しを可能とする従来方式を示している。この例では、ＤＲＡＭセルアレイ１の上にセルアレイ１を横切るようにデータ線ＤＱが配設されている。データ線ＤＱの一端側にデータ線センスアンプ２が配置され、他端側にヒューズデータを保持するラッチ回路４が配置されている。ラッチ回路４とデータ線ＤＱの間には選択ゲート５が設けられている。
【０００４】
通常の動作においては、選択ゲート５はオフに保たれる。例えばデータ読み出し時には、読み出し信号ＲＥＡＤによりカラムデコーダ３が活性化され、セルアレイ１内の選択カラムのビット線がデータ線ＤＱに接続されて、データ線センスアンプ２により読み出しが行われる。
テスト時に、ラッチ回路４が保持するヒューズデータを読み出すためには、ヒューズデータ読み出し信号ＦＤＲＥＡＤを入力して、選択ゲート５をオンにし、同時に、転送ゲート６を非活性としてアドレスＡｄｄのカラムデコーダ３への転送を禁止し、また読み出し信号ＲＥＡＤを入力してデータ線センスアンプ２を活性化する。これにより、セルアレイ１のデータはデータ線ＤＱに転送されず、ラッチ回路４のヒューズデータがデータ線ＤＱに取り出され、データ線センスアンプ２により読み出される。
【０００５】
【発明が解決しようとする課題】
しかし、リダンダンシー方式においては、しばしばヒューズデータの保持のために、２段階のラッチ回路を備えることが行われる。即ち、ヒューズ回路は通常チップの周辺に形成される。このヒューズ回路のデータを電源投入時に読み出して保持するための第１のラッチ回路は、ヒューズ回路に隣接して設けられる。実際にフューズデータが必要とされる回路位置には、第１のラッチ回路のヒューズデータを例えばシリアルに転送して保持する第２のラッチ回路が設けられる。
【０００６】
この様なシステムにおいては、チップ周辺に配置された第１のラッチ回路のヒューズデータを図１１の回路方式で読み出し可能にしたとしても、ヒューズデータの検証は不十分である。第１のラッチ回路と第２のラッチ回路の間の転送経路に不具合があった場合には、実際に使用される第２のラッチ回路のヒューズデータが正しくないことになるからである。第１のラッチ回路のヒューズデータを単純に転送するだけでなく、デコードして第２のラッチ回路に転送する方式を用いる場合には、そのデコード部の不具合も問題になる。
【０００７】
この発明は、上記事情を考慮してなされたもので、ヒューズデータの確実な検証を可能とした半導体メモリ集積回路を提供することを目的としている。
【０００８】
【課題を解決するための手段】
この発明に係る半導体メモリ集積回路は、複数の第１のデータ線、不良カラムを置換するための冗長カラム及びこれに対応する予備データ線を有するメモリ回路と、このメモリ回路の不良カラムがアクセスされたときに前記メモリ回路の複数の第１のデータ線のうち不良カラムのデータ線を起点としてそれより一方側の第１のデータ線を一つずつシフトして第２のデータ線に接続させるためのデータ線シフト回路と、前記メモリ回路の不良救済を行うためのヒューズデータが書き込まれるヒューズ回路と、このヒューズ回路に書き込まれたヒューズデータが電源投入時に読み出されて保持される第１のラッチ回路と、前記第２のデータ線と一対一に対応するように配置された複数のデータ保持部を有し、前記第１のラッチ回路に保持されたヒューズデータが前記複数のデータ保持部に転送されて保持されると共に前記データ線シフト回路を制御する第２のラッチ回路と、前記第２のラッチ回路の各データ保持部の出力とこれに対応する前記第２のデータ線を切り換えてデータ入出力端子に接続する選択回路とを有することを特徴とする。
【０００９】
この発明によると、ヒューズデータを保持する第１のラッチ回路とそのデータが転送されて保持される第２のラッチ回路を有する場合に、第２のラッチ回路のヒューズデータを読み出し可能とすることによって、ヒューズデータの確実な検証が可能になる。また、第２のラッチ回路のデータとメモリ回路の読み出しデータを切り換えてデータ入出力に出力するための選択回路を備えることにより、専用のテスト端子を用いることなく、ヒューズデータをチェックすることが可能になる。
【００１３】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態を説明する。
図１は、参考例によるＤＲＡＭの要部構成を示している。ＤＲＡＭセルアレイ１１は、よく知られているようにダイナミック型メモリセルをマトリクス配列して構成される。セルアレイ１１上にセルアレイ１１のビット線と選択的に接続されて、データ読み出し／書き込みに用いられる複数本のデータ線ＤＱが配設されている。データ線ＤＱの一端部にデータ線センスアンプ１２が配置され、他端側にはリダンダンシーのためのヒューズ回路１３と、その各ヒューズＦのデータを電源投入時に取り込んで保持する第１のラッチ回路１４が設けられている。
【００１４】
第１のラッチ回路１４とは別の回路領域に、第１のラッチ回路１５のヒューズデータを転送して保持するための第２のラッチ回路１５が設けられている。これら第１のラッチ回路１４及び第２のラッチ回路１５は共に、複数のラッチが直列接続されてクロックによりシリアル転送できるシフトレジスタを構成している。そして第１のラッチ回路１４のヒューズデータは、電源投入後、クロックＣＬＫによりシリアルに転送されて第２のラッチ回路１５に保持される。
【００１５】
第２のラッチ回路１５のヒューズデータは、不良データ線、不良カラム選択線等のアドレスデータであり、詳細説明は省略するが、このヒューズデータに基づいて不良アドレスが入力された場合の不良データ線や不良カラム選択線等の予備データ線や予備カラム選択線への置換制御が行われることになる。
【００１６】
この参考例では、第２のラッチ回路１５に対して、そのヒューズデータを読み出すための読み出し回路１６が設けられている。通常動作時、データ読み出し／書き込みはデータ線センスアンプ１２を介して、データ入出力端子Ｉ／Ｏとデータ線ＤＱの間で行われる。これに対してテスト時には、読み出し回路１６を活性化することにより、ヒューズデータが、通常のデータ入出力端子Ｉ／Ｏとは別に用意された複数のテスト用端子に読み出される。図の例では、第２のラッチ回路１５に保持された複数のヒューズデータが読み出し回路１６により並列にテスト用端子に読み出されるようにしている。
【００１７】
この参考例によると、ヒューズデータを保持する第１のラッチ回路１４と第２のラッチ回路１５を持つシステムにおいて、第２のラッチ回路１５の保持データを読み出し可能としている。従って、従来のように第１のラッチ回路のデータを読み出すだけではチェックできない、ヒューズデータ転送経路の不具合もチェックすることができる。即ち実際に使用される第２のラッチ回路１５のヒューズデータが正しいか否かを検証することが可能になる。なお、図１に示すように、ヒューズデータを読み出すためのテスト専用端子を設けた場合には、読み出し回路１６の活性，非活性を制御することは必ずしも必要がない。
【００１８】
図２は、図１の参考例を変形した他の参考例である。図１では、第２のラッチ回路１５の保持データを並列にテスト端子に読み出す例を示しているが、ラッチ回路１５の保持データ数が多い場合に、保持データ数分のテスト端子を用意することは、実際のチップでは難しい。この場合には、図２に示すように、第２のラッチ回路１５と読み出し回路１６の間に選択ゲート１５を設けて、複数の保持データから選択されたデータをテスト端子に読み出すようにする。選択ゲート１７に入力する選択信号を順次切り換えれば、第２のラッチ回路１５のヒューズデータを一つずつテスト端子に読み出すことができる。或いは任意の選択信号を入力して、第２のラッチ回路１５の任意のヒューズデータを読み出すこともできる。この参考例によると、テスト端子を少なくして、先の参考例と同様の効果を得ることができる。
【００１９】
図３は、やはり図１の参考例を変形したものである。少ないテスト端子にデータ線ＤＱのデータとラッチ回路１５のヒューズデータを選択して読み出すことを可能とするために、マルチプレクサ１８が設けられている。マルチプレクサ１８は例えば、図４に示すように、切り換え信号により制御されて、ラッチ回路１５の出力とデータ線ＤＱの出力を選択してテスト端子に転送するトランスファゲートにより構成される。
【００２０】
この様な構成として、テスト時にＩ／Ｏ数を少なくしてテストを行うＤＲＡＭにおいては、通常のＩ／Ｏデータとラッチ回路１５のヒューズデータをマルチプレクスして、テスト用端子に読み出すことができる。
【００２１】
図５の参考例は、マルチプレクサ１８によって、ラッチ回路１５のヒューズデータを通常のＩ／Ｏ端子に読み出し可能としたものである。この場合マルチプレクサ１８は、図６に示すように、切り換え信号により制御されてラッチ回路１５のヒューズデータをリード線に転送する転送ゲートにより構成される。これによりテスト時、切り換え信号を入力してラッチ回路１５のヒューズデータをデータ線センスアンプ１２を介して通常のＩ／Ｏ端子に読み出すことができる。ＦｕｓｅＤａｔａ Ｒｅａｄ線は、ヒューズデータを読むときに“Ｌ”となり、データ線センスアンプ１２からの出力をディセーブルにする。この参考例によると、専用のテスト端子を設けることなく、先の参考例と同様の効果を得ることができる。
【００２２】
ここまでの参考例では、第１のラッチ回路１３のヒューズデータは、その全体がクロックによりシリアル転送されて第２のラッチ回路１５に保持されるようにしている。実際のシステムでは、第１のラッチ回路１３のヒューズデータがデコードされて、第２のラッチ回路１５に転送される場合がある。この場合にもこの発明は有効である。具体的に、ラッチ回路１３のヒューズデータをデコードしてラッチ回路１５に転送する部分の構成例を示すと、図７のようになる。
【００２３】
第１のラッチ回路１３は例えば、データ線リダンダンシーのためのＩ／Ｏヒューズデータを保持するラッチＬＡ１と、カラムリダンダンシーのためのＣＳＬヒューズデータを保持するラッチＬＡ２と、タイミング設定用のＴｒｉｍヒューズデータを保持するラッチＬＡ３とから構成される。ラッチＬＡ１は、例えば７ビットで表される１２８個のＩ／Ｏフューズデータの“１”データの位置を１０進データとして記憶している。従ってデコードして転送する必要があり、ラッチＬＡ２，ＬＡ３とはシリアル転送はできないようになっている。ラッチＬＡ１のデータをデコードする回路として、コンパレータ２１が設けられている。
【００２４】
コンパレータ２１は、カウンタ２３のカウント値がラッチＬＡ１のデータと一致すると“１”を出力し、これがマルチプレクサ２２を介して第２のラッチ回路１５に転送される。ラッチＬＡ１のデータが全て読み出されると、カウンタ２３によりマルチプレクサ２２が切り換えられて、カラムリダンダンシーのためのＣＳＬヒューズデータを保持するラッチＬＡ２と、タイミング設定用のＴｒｉｍヒューズデータを保持するラッチＬＡ３のデータがシリアルに第２のラッチ回路１５に転送されることになる。最終的に、ラッチＬＡ１のヒューズデータはデコードされてラッチＬＡ４に保持され、ラッチＬＡ２，ＬＡ３のデータはそれぞれラッチＬＡ５，ＬＡ４に保持される。
なお図では、ラッチＬＡ１〜ＬＡ３に共通にクロックＣＬＫが入るように示しているが、実際にはクロックＣＬＫについても、ラッチＬＡ１に入るものと、ラッチＬＡ２，ＬＡ３に入るものとは時間的に切り換えられる。
【００２５】
図８は、本発明の実施の形態を示す図である。この図８は、図１に示す第２のラッチ回路１５がデータ線シフトにより不良救済を行うシフトリダンダンシー用のヒューズデータである場合について、具体的な構成を示している。ＤＲＡＭセルアレイ１１は、ノーマルカラムセルアレイの他に冗長カラムセルアレイ１１ａを有し、この冗長カラムセルアレイ１１ａに対応して予備データ線ＳＤＱを有する。データ線シフト回路３１は、×印で示す不良カラムがアクセスされたときに、そのデータ線ＤＱを避けるようにデータ線シフトを行う。即ち不良カラムのデータ線ＤＱを起点として、それより一方側に配置されたデータ線を予備データ線ＳＤＱを含めてＩ／Ｏ端子に接続するように、シフト制御を行う。ラッチ回路１５は、このデータ線シフト回路３１を制御するデータを保持する。正常なデータ線範囲では、ラッチ回路１５のデータが“０”であり、不良データ線以降のラッチ回路１５のデータを“１”とすることにより、不良データ線以降のデータ線シフトが行われるようになっている。
【００２６】
データ線シフト回路３１は例えば、図９のように、各ラッチデータにより共通にゲートが制御されるＰＭＯＳトランジスタＱＰとＮＭＯＳトランジスタＱＮをペアとして用いて構成される。即ち、ラッチデータが“０”の場合、ＰＭＯＳトランジスタＱＰがオンで、データ線ＤＱは、対応するＩ／Ｏ端子側のデータ線ＤＬに接続される。ラッチデータが“１”の箇所では、ＰＭＯＳトランジスタＱＰがオフ、ＮＭＯＳトランジスタＱＮがオンになり、Ｉ／Ｏ端子側データ線ＤＬが一つずれたデータ線ＤＱに接続される。
ラッチ回路１５は、図１０に示すように、クロックＣＫ，／ＣＫによりデータシフトできるシフトレジスタを構成している。
【００２７】
またこの実施の形態の場合、データ線ＤＬのデータとラッチ回路１５のラッチデータとを選択して、Ｉ／Ｏ端子に読み出すことを可能とするために、選択ゲート回路３２が設けられている。選択ゲート回路３２は例えば図示のように、ＯＲ・ＡＮＤゲートにより構成される。選択信号ＬＰＤｐが“Ｌ”のときは、選択ゲート回路３２は、データ線ＤＬのデータをＩ／Ｏ端子に出力する。テスト時は選択信号ＬＰＤｐを“Ｈ”にする。これにより、選択ゲート回路３２はラッチ回路１５のラッチデータを出力する。
この実施の形態によると、専用のテスト端子を設けることなく、Ｉ／Ｏ端子をテスト端子として、ラッチ回路１５に保持されたヒューズデータをチェックすることができる。
【００２８】
なおこの発明において、検証しようとするヒューズデータは、リダンダンシー用のデータに限らず、回路のタイミング等の調整用データ、チップ情報等、各種の回路情報を含む。またＤＲＡＭは汎用ＤＲＡＭに限らず、ロジック混載ＤＲＡＭの場合にもこの発明を適用できるし、更にＳＲＡＭ，ＥＥＰＲＯＭ等の他のメモり回路についても同様にこの発明を適用することができる。
【００２９】
【発明の効果】
以上述べたようにこの発明によれば、ヒューズデータを電源投入と共に保持する第１のラッチ回路とそのデータが転送されて保持される第２のラッチ回路を持つ場合に、第２のラッチ回路のヒューズデータを読み出し可能とすることにより、実際の使用に供されるヒューズデータを検証することができる。
【図面の簡単な説明】
【図１】参考例によるＤＲＡＭの要部構成を示す図である。
【図２】他の参考例によるＤＲＡＭの要部構成を示す図である。
【図３】他の参考例によるＤＲＡＭの要部構成を示す図である。
【図４】同参考例におけるマルチプレクサの構成を示す図である。
【図５】他の参考例によるＤＲＡＭの要部構成を示す図である。
【図６】同参考例におけるマルチプレクサの構成を示す図である。
【図７】第１のラッチ回路のデータをデコードして第２のラッチ回路に転送する場合の構成を示す図である。
【図８】本発明の実施の形態を示す図で、第２のラッチ回路がシフトリダンダンシー用の場合の具体構成を示す図である。
【図９】シフトスイッチ回路の構成を示す図である。
【図１０】ラッチ回路の具体構成を示す図である。
【図１１】従来のヒューズデータ読み出し法を示す図である。
【発明の属する技術分野】
この発明は、半導体メモリ集積回路に係り、特に不良救済等のために用いられるヒューズ回路を内蔵する半導体メモリ集積回路に関する。
【０００２】
【従来の技術】
ＤＲＡＭ等の半導体メモリにおいて、不良救済（リダンダンシー）のための不良アドレス情報や、回路設定のための調整用情報、チップ情報等を不揮発に記憶するためにヒューズ回路が用いられる。これらのヒューズ回路の情報（ヒューズデータ）は、実使用時に外部に読み出す必要はない。しかしテスト時には、ヒューズカットが正しく行われているか否かを検証するために、外部からアクセスできることが望ましい。
【０００３】
図１１は、ヒューズデータの読み出しを可能とする従来方式を示している。この例では、ＤＲＡＭセルアレイ１の上にセルアレイ１を横切るようにデータ線ＤＱが配設されている。データ線ＤＱの一端側にデータ線センスアンプ２が配置され、他端側にヒューズデータを保持するラッチ回路４が配置されている。ラッチ回路４とデータ線ＤＱの間には選択ゲート５が設けられている。
【０００４】
通常の動作においては、選択ゲート５はオフに保たれる。例えばデータ読み出し時には、読み出し信号ＲＥＡＤによりカラムデコーダ３が活性化され、セルアレイ１内の選択カラムのビット線がデータ線ＤＱに接続されて、データ線センスアンプ２により読み出しが行われる。
テスト時に、ラッチ回路４が保持するヒューズデータを読み出すためには、ヒューズデータ読み出し信号ＦＤＲＥＡＤを入力して、選択ゲート５をオンにし、同時に、転送ゲート６を非活性としてアドレスＡｄｄのカラムデコーダ３への転送を禁止し、また読み出し信号ＲＥＡＤを入力してデータ線センスアンプ２を活性化する。これにより、セルアレイ１のデータはデータ線ＤＱに転送されず、ラッチ回路４のヒューズデータがデータ線ＤＱに取り出され、データ線センスアンプ２により読み出される。
【０００５】
【発明が解決しようとする課題】
しかし、リダンダンシー方式においては、しばしばヒューズデータの保持のために、２段階のラッチ回路を備えることが行われる。即ち、ヒューズ回路は通常チップの周辺に形成される。このヒューズ回路のデータを電源投入時に読み出して保持するための第１のラッチ回路は、ヒューズ回路に隣接して設けられる。実際にフューズデータが必要とされる回路位置には、第１のラッチ回路のヒューズデータを例えばシリアルに転送して保持する第２のラッチ回路が設けられる。
【０００６】
この様なシステムにおいては、チップ周辺に配置された第１のラッチ回路のヒューズデータを図１１の回路方式で読み出し可能にしたとしても、ヒューズデータの検証は不十分である。第１のラッチ回路と第２のラッチ回路の間の転送経路に不具合があった場合には、実際に使用される第２のラッチ回路のヒューズデータが正しくないことになるからである。第１のラッチ回路のヒューズデータを単純に転送するだけでなく、デコードして第２のラッチ回路に転送する方式を用いる場合には、そのデコード部の不具合も問題になる。
【０００７】
この発明は、上記事情を考慮してなされたもので、ヒューズデータの確実な検証を可能とした半導体メモリ集積回路を提供することを目的としている。
【０００８】
【課題を解決するための手段】
この発明に係る半導体メモリ集積回路は、複数の第１のデータ線、不良カラムを置換するための冗長カラム及びこれに対応する予備データ線を有するメモリ回路と、このメモリ回路の不良カラムがアクセスされたときに前記メモリ回路の複数の第１のデータ線のうち不良カラムのデータ線を起点としてそれより一方側の第１のデータ線を一つずつシフトして第２のデータ線に接続させるためのデータ線シフト回路と、前記メモリ回路の不良救済を行うためのヒューズデータが書き込まれるヒューズ回路と、このヒューズ回路に書き込まれたヒューズデータが電源投入時に読み出されて保持される第１のラッチ回路と、前記第２のデータ線と一対一に対応するように配置された複数のデータ保持部を有し、前記第１のラッチ回路に保持されたヒューズデータが前記複数のデータ保持部に転送されて保持されると共に前記データ線シフト回路を制御する第２のラッチ回路と、前記第２のラッチ回路の各データ保持部の出力とこれに対応する前記第２のデータ線を切り換えてデータ入出力端子に接続する選択回路とを有することを特徴とする。
【０００９】
この発明によると、ヒューズデータを保持する第１のラッチ回路とそのデータが転送されて保持される第２のラッチ回路を有する場合に、第２のラッチ回路のヒューズデータを読み出し可能とすることによって、ヒューズデータの確実な検証が可能になる。また、第２のラッチ回路のデータとメモリ回路の読み出しデータを切り換えてデータ入出力に出力するための選択回路を備えることにより、専用のテスト端子を用いることなく、ヒューズデータをチェックすることが可能になる。
【００１３】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態を説明する。
図１は、参考例によるＤＲＡＭの要部構成を示している。ＤＲＡＭセルアレイ１１は、よく知られているようにダイナミック型メモリセルをマトリクス配列して構成される。セルアレイ１１上にセルアレイ１１のビット線と選択的に接続されて、データ読み出し／書き込みに用いられる複数本のデータ線ＤＱが配設されている。データ線ＤＱの一端部にデータ線センスアンプ１２が配置され、他端側にはリダンダンシーのためのヒューズ回路１３と、その各ヒューズＦのデータを電源投入時に取り込んで保持する第１のラッチ回路１４が設けられている。
【００１４】
第１のラッチ回路１４とは別の回路領域に、第１のラッチ回路１５のヒューズデータを転送して保持するための第２のラッチ回路１５が設けられている。これら第１のラッチ回路１４及び第２のラッチ回路１５は共に、複数のラッチが直列接続されてクロックによりシリアル転送できるシフトレジスタを構成している。そして第１のラッチ回路１４のヒューズデータは、電源投入後、クロックＣＬＫによりシリアルに転送されて第２のラッチ回路１５に保持される。
【００１５】
第２のラッチ回路１５のヒューズデータは、不良データ線、不良カラム選択線等のアドレスデータであり、詳細説明は省略するが、このヒューズデータに基づいて不良アドレスが入力された場合の不良データ線や不良カラム選択線等の予備データ線や予備カラム選択線への置換制御が行われることになる。
【００１６】
この参考例では、第２のラッチ回路１５に対して、そのヒューズデータを読み出すための読み出し回路１６が設けられている。通常動作時、データ読み出し／書き込みはデータ線センスアンプ１２を介して、データ入出力端子Ｉ／Ｏとデータ線ＤＱの間で行われる。これに対してテスト時には、読み出し回路１６を活性化することにより、ヒューズデータが、通常のデータ入出力端子Ｉ／Ｏとは別に用意された複数のテスト用端子に読み出される。図の例では、第２のラッチ回路１５に保持された複数のヒューズデータが読み出し回路１６により並列にテスト用端子に読み出されるようにしている。
【００１７】
この参考例によると、ヒューズデータを保持する第１のラッチ回路１４と第２のラッチ回路１５を持つシステムにおいて、第２のラッチ回路１５の保持データを読み出し可能としている。従って、従来のように第１のラッチ回路のデータを読み出すだけではチェックできない、ヒューズデータ転送経路の不具合もチェックすることができる。即ち実際に使用される第２のラッチ回路１５のヒューズデータが正しいか否かを検証することが可能になる。なお、図１に示すように、ヒューズデータを読み出すためのテスト専用端子を設けた場合には、読み出し回路１６の活性，非活性を制御することは必ずしも必要がない。
【００１８】
図２は、図１の参考例を変形した他の参考例である。図１では、第２のラッチ回路１５の保持データを並列にテスト端子に読み出す例を示しているが、ラッチ回路１５の保持データ数が多い場合に、保持データ数分のテスト端子を用意することは、実際のチップでは難しい。この場合には、図２に示すように、第２のラッチ回路１５と読み出し回路１６の間に選択ゲート１５を設けて、複数の保持データから選択されたデータをテスト端子に読み出すようにする。選択ゲート１７に入力する選択信号を順次切り換えれば、第２のラッチ回路１５のヒューズデータを一つずつテスト端子に読み出すことができる。或いは任意の選択信号を入力して、第２のラッチ回路１５の任意のヒューズデータを読み出すこともできる。この参考例によると、テスト端子を少なくして、先の参考例と同様の効果を得ることができる。
【００１９】
図３は、やはり図１の参考例を変形したものである。少ないテスト端子にデータ線ＤＱのデータとラッチ回路１５のヒューズデータを選択して読み出すことを可能とするために、マルチプレクサ１８が設けられている。マルチプレクサ１８は例えば、図４に示すように、切り換え信号により制御されて、ラッチ回路１５の出力とデータ線ＤＱの出力を選択してテスト端子に転送するトランスファゲートにより構成される。
【００２０】
この様な構成として、テスト時にＩ／Ｏ数を少なくしてテストを行うＤＲＡＭにおいては、通常のＩ／Ｏデータとラッチ回路１５のヒューズデータをマルチプレクスして、テスト用端子に読み出すことができる。
【００２１】
図５の参考例は、マルチプレクサ１８によって、ラッチ回路１５のヒューズデータを通常のＩ／Ｏ端子に読み出し可能としたものである。この場合マルチプレクサ１８は、図６に示すように、切り換え信号により制御されてラッチ回路１５のヒューズデータをリード線に転送する転送ゲートにより構成される。これによりテスト時、切り換え信号を入力してラッチ回路１５のヒューズデータをデータ線センスアンプ１２を介して通常のＩ／Ｏ端子に読み出すことができる。ＦｕｓｅＤａｔａ Ｒｅａｄ線は、ヒューズデータを読むときに“Ｌ”となり、データ線センスアンプ１２からの出力をディセーブルにする。この参考例によると、専用のテスト端子を設けることなく、先の参考例と同様の効果を得ることができる。
【００２２】
ここまでの参考例では、第１のラッチ回路１３のヒューズデータは、その全体がクロックによりシリアル転送されて第２のラッチ回路１５に保持されるようにしている。実際のシステムでは、第１のラッチ回路１３のヒューズデータがデコードされて、第２のラッチ回路１５に転送される場合がある。この場合にもこの発明は有効である。具体的に、ラッチ回路１３のヒューズデータをデコードしてラッチ回路１５に転送する部分の構成例を示すと、図７のようになる。
【００２３】
第１のラッチ回路１３は例えば、データ線リダンダンシーのためのＩ／Ｏヒューズデータを保持するラッチＬＡ１と、カラムリダンダンシーのためのＣＳＬヒューズデータを保持するラッチＬＡ２と、タイミング設定用のＴｒｉｍヒューズデータを保持するラッチＬＡ３とから構成される。ラッチＬＡ１は、例えば７ビットで表される１２８個のＩ／Ｏフューズデータの“１”データの位置を１０進データとして記憶している。従ってデコードして転送する必要があり、ラッチＬＡ２，ＬＡ３とはシリアル転送はできないようになっている。ラッチＬＡ１のデータをデコードする回路として、コンパレータ２１が設けられている。
【００２４】
コンパレータ２１は、カウンタ２３のカウント値がラッチＬＡ１のデータと一致すると“１”を出力し、これがマルチプレクサ２２を介して第２のラッチ回路１５に転送される。ラッチＬＡ１のデータが全て読み出されると、カウンタ２３によりマルチプレクサ２２が切り換えられて、カラムリダンダンシーのためのＣＳＬヒューズデータを保持するラッチＬＡ２と、タイミング設定用のＴｒｉｍヒューズデータを保持するラッチＬＡ３のデータがシリアルに第２のラッチ回路１５に転送されることになる。最終的に、ラッチＬＡ１のヒューズデータはデコードされてラッチＬＡ４に保持され、ラッチＬＡ２，ＬＡ３のデータはそれぞれラッチＬＡ５，ＬＡ４に保持される。
なお図では、ラッチＬＡ１〜ＬＡ３に共通にクロックＣＬＫが入るように示しているが、実際にはクロックＣＬＫについても、ラッチＬＡ１に入るものと、ラッチＬＡ２，ＬＡ３に入るものとは時間的に切り換えられる。
【００２５】
図８は、本発明の実施の形態を示す図である。この図８は、図１に示す第２のラッチ回路１５がデータ線シフトにより不良救済を行うシフトリダンダンシー用のヒューズデータである場合について、具体的な構成を示している。ＤＲＡＭセルアレイ１１は、ノーマルカラムセルアレイの他に冗長カラムセルアレイ１１ａを有し、この冗長カラムセルアレイ１１ａに対応して予備データ線ＳＤＱを有する。データ線シフト回路３１は、×印で示す不良カラムがアクセスされたときに、そのデータ線ＤＱを避けるようにデータ線シフトを行う。即ち不良カラムのデータ線ＤＱを起点として、それより一方側に配置されたデータ線を予備データ線ＳＤＱを含めてＩ／Ｏ端子に接続するように、シフト制御を行う。ラッチ回路１５は、このデータ線シフト回路３１を制御するデータを保持する。正常なデータ線範囲では、ラッチ回路１５のデータが“０”であり、不良データ線以降のラッチ回路１５のデータを“１”とすることにより、不良データ線以降のデータ線シフトが行われるようになっている。
【００２６】
データ線シフト回路３１は例えば、図９のように、各ラッチデータにより共通にゲートが制御されるＰＭＯＳトランジスタＱＰとＮＭＯＳトランジスタＱＮをペアとして用いて構成される。即ち、ラッチデータが“０”の場合、ＰＭＯＳトランジスタＱＰがオンで、データ線ＤＱは、対応するＩ／Ｏ端子側のデータ線ＤＬに接続される。ラッチデータが“１”の箇所では、ＰＭＯＳトランジスタＱＰがオフ、ＮＭＯＳトランジスタＱＮがオンになり、Ｉ／Ｏ端子側データ線ＤＬが一つずれたデータ線ＤＱに接続される。
ラッチ回路１５は、図１０に示すように、クロックＣＫ，／ＣＫによりデータシフトできるシフトレジスタを構成している。
【００２７】
またこの実施の形態の場合、データ線ＤＬのデータとラッチ回路１５のラッチデータとを選択して、Ｉ／Ｏ端子に読み出すことを可能とするために、選択ゲート回路３２が設けられている。選択ゲート回路３２は例えば図示のように、ＯＲ・ＡＮＤゲートにより構成される。選択信号ＬＰＤｐが“Ｌ”のときは、選択ゲート回路３２は、データ線ＤＬのデータをＩ／Ｏ端子に出力する。テスト時は選択信号ＬＰＤｐを“Ｈ”にする。これにより、選択ゲート回路３２はラッチ回路１５のラッチデータを出力する。
この実施の形態によると、専用のテスト端子を設けることなく、Ｉ／Ｏ端子をテスト端子として、ラッチ回路１５に保持されたヒューズデータをチェックすることができる。
【００２８】
なおこの発明において、検証しようとするヒューズデータは、リダンダンシー用のデータに限らず、回路のタイミング等の調整用データ、チップ情報等、各種の回路情報を含む。またＤＲＡＭは汎用ＤＲＡＭに限らず、ロジック混載ＤＲＡＭの場合にもこの発明を適用できるし、更にＳＲＡＭ，ＥＥＰＲＯＭ等の他のメモり回路についても同様にこの発明を適用することができる。
【００２９】
【発明の効果】
以上述べたようにこの発明によれば、ヒューズデータを電源投入と共に保持する第１のラッチ回路とそのデータが転送されて保持される第２のラッチ回路を持つ場合に、第２のラッチ回路のヒューズデータを読み出し可能とすることにより、実際の使用に供されるヒューズデータを検証することができる。
【図面の簡単な説明】
【図１】参考例によるＤＲＡＭの要部構成を示す図である。
【図２】他の参考例によるＤＲＡＭの要部構成を示す図である。
【図３】他の参考例によるＤＲＡＭの要部構成を示す図である。
【図４】同参考例におけるマルチプレクサの構成を示す図である。
【図５】他の参考例によるＤＲＡＭの要部構成を示す図である。
【図６】同参考例におけるマルチプレクサの構成を示す図である。
【図７】第１のラッチ回路のデータをデコードして第２のラッチ回路に転送する場合の構成を示す図である。
【図８】本発明の実施の形態を示す図で、第２のラッチ回路がシフトリダンダンシー用の場合の具体構成を示す図である。
【図９】シフトスイッチ回路の構成を示す図である。
【図１０】ラッチ回路の具体構成を示す図である。
【図１１】従来のヒューズデータ読み出し法を示す図である。
Claims (3)
- 複数の第１のデータ線、不良カラムを置換するための冗長カラム及びこれに対応する予備データ線を有するメモリ回路と、
このメモリ回路の不良カラムがアクセスされたときに前記メモリ回路の複数の第１のデータ線のうち不良カラムのデータ線を起点としてそれより一方側の第１のデータ線を一つずつシフトして第２のデータ線に接続させるためのデータ線シフト回路と、
前記メモリ回路の不良救済を行うためのヒューズデータが書き込まれるヒューズ回路と、
このヒューズ回路に書き込まれたヒューズデータが電源投入時に読み出されて保持される第１のラッチ回路と、
前記第２のデータ線と一対一に対応するように配置された複数のデータ保持部を有し、前記第１のラッチ回路に保持されたヒューズデータが前記複数のデータ保持部に転送されて保持されると共に前記データ線シフト回路を制御する第２のラッチ回路と、
前記第２のラッチ回路の各データ保持部の出力とこれに対応する前記第２のデータ線を切り換えてデータ入出力端子に接続する選択回路と
を有することを特徴とする半導体メモリ集積回路。 - 前記データ線シフト回路は、第１の端子が前記第１のデータ線に接続され、第２の端子が前記第２のデータ線に接続されたＰＭＯＳトランジスタと、前記ＰＭＯＳトランジスタに接続された前記第１のデータ線と前記一方側で隣接する第１のデータ線に第１の端子が接続され、第２の端子が前記ＰＭＯＳトランジスタに接続された前記第２のデータ線に共通接続されたＮＭＯＳトランジスタとを有し、これらＰＭＯＳトランジスタ及びＮＭＯＳトランジスタは、前記第２のラッチ回路の出力により共通にゲート制御されることを特徴とする請求項１記載の半導体メモリ集積回路。
- 前記選択ゲート回路は、前記第２のラッチ回路の出力と前記第２のデータ線上のデータを切替信号によって択一的に通過させるＯＲゲートと、該ＯＲゲートの出力が入力されるＡＮＤゲートとを有することを特徴とする請求項２記載の半導体メモリ集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000174340A JP3814464B2 (ja) | 2000-06-09 | 2000-06-09 | 半導体メモリ集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000174340A JP3814464B2 (ja) | 2000-06-09 | 2000-06-09 | 半導体メモリ集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001351395A JP2001351395A (ja) | 2001-12-21 |
| JP3814464B2 true JP3814464B2 (ja) | 2006-08-30 |
Family
ID=18676402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000174340A Expired - Fee Related JP3814464B2 (ja) | 2000-06-09 | 2000-06-09 | 半導体メモリ集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3814464B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6166981A (en) * | 2000-02-25 | 2000-12-26 | International Business Machines Corporation | Method for addressing electrical fuses |
| JP4723714B2 (ja) * | 2000-10-04 | 2011-07-13 | 株式会社東芝 | 半導体集積回路装置およびその検査方法 |
| JP2004288347A (ja) * | 2003-03-03 | 2004-10-14 | Renesas Technology Corp | 連想メモリ |
| JP4641726B2 (ja) | 2004-01-07 | 2011-03-02 | パナソニック株式会社 | 半導体記憶装置 |
| JP4736770B2 (ja) * | 2005-12-09 | 2011-07-27 | ソニー株式会社 | シリアル受信回路、シリアルデータ送受信回路並びに半導体記憶装置 |
| JP5003106B2 (ja) * | 2006-11-06 | 2012-08-15 | セイコーエプソン株式会社 | 記憶回路の検査方法 |
| KR100843242B1 (ko) | 2007-04-04 | 2008-07-02 | 삼성전자주식회사 | 플래시 메모리 장치 및 그 구동방법 |
| JP2010262715A (ja) * | 2009-05-11 | 2010-11-18 | Renesas Electronics Corp | メモリ検査システム及びメモリ検査方法 |
| KR20120086074A (ko) | 2011-01-25 | 2012-08-02 | 삼성전자주식회사 | 반도체 메모리 장치 및 그 구동 방법 |
| JP5807287B2 (ja) * | 2011-05-20 | 2015-11-10 | 日本電気株式会社 | 試験可能な不揮発論理ゲート |
| KR101851945B1 (ko) | 2011-06-29 | 2018-04-26 | 삼성전자주식회사 | 반도체 모듈 및 이를 포함하는 테스트 시스템 |
-
2000
- 2000-06-09 JP JP2000174340A patent/JP3814464B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001351395A (ja) | 2001-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7933159B2 (en) | Semiconductor memory device and system with redundant element | |
| US7633800B2 (en) | Redundancy scheme in memory | |
| KR910008694B1 (ko) | 마스크 rom | |
| KR100282971B1 (ko) | 동적랜덤액세스메모리어셈블리및동적랜덤액세스메모리모듈의조립방법 | |
| US7301832B2 (en) | Compact column redundancy CAM architecture for concurrent read and write operations in multi-segment memory arrays | |
| JP3730423B2 (ja) | 半導体記憶装置 | |
| US5548553A (en) | Method and apparatus for providing high-speed column redundancy | |
| US6452844B2 (en) | Semiconductor storage device having redundancy circuit for replacement of defect cells under tests | |
| KR0177740B1 (ko) | 반도체 메모리 장치의 리던던시 회로 및 그 방법 | |
| JP2002093190A (ja) | 半導体記憶装置およびその検査方法 | |
| JPH06267298A (ja) | 並列ビットテストモード内蔵半導体メモリ | |
| JP3814464B2 (ja) | 半導体メモリ集積回路 | |
| JP4309086B2 (ja) | 半導体集積回路装置 | |
| US6822913B2 (en) | Integrated memory and method for operating an integrated memory | |
| US7372750B2 (en) | Integrated memory circuit and method for repairing a single bit error | |
| US20060133126A1 (en) | Semiconductor memory device capable of switching from multiplex method to non-multiplex method | |
| JPH07254270A (ja) | Ｄｒａｍ素子の複数のバンクを制御する方法と装置 | |
| US6639856B2 (en) | Memory chip having a test mode and method for checking memory cells of a repaired memory chip | |
| US6366508B1 (en) | Integrated circuit memory having column redundancy with no timing penalty | |
| US6256243B1 (en) | Test circuit for testing a digital semiconductor circuit configuration | |
| US6967882B1 (en) | Semiconductor memory including static memory | |
| US6507524B1 (en) | Integrated circuit memory having column redundancy | |
| US20030223282A1 (en) | Redundancy circuit and method for semiconductor memory devices | |
| TW480494B (en) | Method for testing a semiconductor memory, and semiconductor memory with a test device | |
| JP3482543B2 (ja) | 半導体メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060530 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060605 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |