KR20010079789A - 플립 칩 장착 기술 - Google Patents

플립 칩 장착 기술 Download PDF

Info

Publication number
KR20010079789A
KR20010079789A KR1020017003145A KR20017003145A KR20010079789A KR 20010079789 A KR20010079789 A KR 20010079789A KR 1020017003145 A KR1020017003145 A KR 1020017003145A KR 20017003145 A KR20017003145 A KR 20017003145A KR 20010079789 A KR20010079789 A KR 20010079789A
Authority
KR
South Korea
Prior art keywords
substrate
adhesive
polymer
bump
bumps
Prior art date
Application number
KR1020017003145A
Other languages
English (en)
Inventor
에스테스리차드에이치.
이또고지
아끼따마사노리
모리도시히로
와다미노루
Original Assignee
프랭크 더블유, 클레스자
폴리머 플립 칩 코포레이션
시모무라 아끼까즈
토레이 엔지니어링 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프랭크 더블유, 클레스자, 폴리머 플립 칩 코포레이션, 시모무라 아끼까즈, 토레이 엔지니어링 컴퍼니, 리미티드 filed Critical 프랭크 더블유, 클레스자
Publication of KR20010079789A publication Critical patent/KR20010079789A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 전기 절연성 접착 페이스트의 층이 접착 패드를 갖는 기판상에 도포된 곳에 플립 칩 장착 공정을 제공한다. 전기 전도성 중합체 범프는 기판에 부착되도록 플립 칩의 접착 패드 상에 형성되고, 중합체 범프는 적어도 부분적으로 경화된다. 플립 칩의 접착 패드는 그 후에 기판의 접착 패드와 함께 정렬되고, 적어도 부분적으로 경화된 중합체 범프는 기판의 접착 패드에 직접 부착되어 중합체 범프에 부착하도록 기판 상의 접착제를 가압 통과한다. 접착제 막이 기판 접착 패드를 덮는 방식으로 기판 상에 도포되더라도, 이 공정은 칩과 기판 접착 패드 사이의 중합체 범프를 간접적으로 전기적 및 기계적 부착을 하게 한다. 범프가 접착제를 가압 통과하여 기판 접착 패드 상에 측방향으로 팽창할 때, 중합체 범프는 접착제를 변위시킨다. 결과적으로, 칩과 기판 사이의 중합체 범프 주위 영역은 보충의 방식으로 접착제로 채워지며, 별도의 부착 후 보충 공정이 필요하지 않다.

Description

플립 칩 장착 기술{FLIP CHIP MOUNTING TECHNIQUE}
플립 칩 장착은 집적 회로 칩을 회로 기판과 같은 기판에 전기적으로 직접 접속하기 위해 점점 일반화되고 있는 기술이다. 이러한 형상에서, 칩의 활성면이 아래를 향하여 장착되거나, 기판 상에 "플립"된다. 칩 및 기판 접착 패드가 전기 전도성 재료에 의해 전기적으로 접속된 상태로, 플립 칩 상의 전기 접착 패드는 기판 상의 대응 전기 접착 패드와 정렬된다. 본 플립 칩 장착 기술은 칩 또는 칩 패키지와 기판 사이의 결합 와이어의 이용을 제거하여 칩과 기판 부착의 신뢰도를 증가시킨다.
플립 칩과 기판 접착 패드 사이의 상호 접속을 위해 넓은 범위의 전도성 조성이 제안되어 왔다. 납땜 볼, 금 범프, 금 스터드 범프 및 또 다른 종래의 금속 범프 구성들이 광범위하게 이용되어 왔다. 금속 조성과는 별개로, 전기 전도성 중합체 조성이 플립 칩 상호 접속 범프 재료로써 널리 용인되고 있다. 중합체 상호 접속을 채용한 플립 칩 장착 기술에서, 전기 전도성 중합체 범프는 통상적으로 플립 칩의 접착 패드 상에 형성되고, 기판 접착 패드에 부착 중에 중합되거나 건조되며, 그로인해 플립 칩과 기판 접착 패드 사이의 전기적 및 기계적 점착 부착이 생성된다. 특히 전기 전도성 중합체 재료는 적용이 쉽고, 예를 들어 납땜 플럭스와 같은 금속 상호 접속의 바람직하지 못한 많은 특성들이 제거되며, 소정의 중합체 재료는 재료의 간단한 가열에 의해 불량 플립 칩의 재가동이 가능하기 때문에 플립 칩 장착 기술에 적절하다.
통상적으로, 칩과 기판 접착 패드 사이의 금속 또는 중합체 범프 상호 접속에 의해 플립 칩이 기판에 부착되면, 보충 재료는 칩과 기판 사이에 분배된다. 보충 재료는 통상적으로 건조되거나 중합될 수 있는 액상 접착 수지로 제공된다. 보충 재료는 강화된 기계적 접착과 플립 칩과 기판 사이의 기계적 및 열적 안정성을 제공하고, 칩 및 기판 표면의 외부 공격을 방지한다.
본 발명은 플립 칩을 기판에 전기적으로 접속하기 위한 방법에 관한 것이다.
도1은 본 발명에 따른 방법에 의해 기판에 장착된 플립 칩의 개략 단면도.
도2는 플립 칩 접착 패드 상의 중합체 범프의 높이(H)와, 기판 상의 접착제 층의 두께(t)를 표시한, 기판 위에 유지된 플립 칩의 개략 단면도.
도3은 본 발명에 따른 방법에 의해 기판에 부착된 플립 칩의 개략 단면도.
본 발명은 종래의 부착후 보충 재료 분배 작업이 필요없는 매우 능률적이고 효과적인 기술을 제공함과 동시에, 플립 칩을 기판에 부착하기 위한 전기 전도성 중합체 재료의 우수한 부착력을 촉진시키는 공정을 제공한다. 이 공정에서, 전기 절연 접착 페이스트의 층이 접착 패드를 갖는 기판 상에 도포되어 접착 패드를 접착제로 덮는다. 전기 전도성 중합체 범프는 기판에 부착되도록 플립 칩의 접착 패드 상에 형성되고, 중합체 범프는 적어도 부분적으로 경화된다. 그 후에 플립 칩의 접착 패드는 기판의 접착 패드와 정렬되고, 적어도 부분적으로 경화된 중합체 범프는 직접 접촉하도록 기판 상의 접착제를 가압 통과하여 중합체 범프를 기판의 접착 패드에 부착한다.
접착 막이 기판 접착 패드를 덮는 방법으로 기판 상에 도포되었지만, 이 공정은 칩과 기판 접착 패드 사이의 중합체 범프를 전기적 및 기계적으로 직접 부착되게 한다. 중합체 범프가 접착제를 가압 통과하여 기판 접착 패드 상에 측방향으로 확장함으로써 접착제를 변위시킨다. 결과적으로, 보충의 방법으로 칩과 기판 사이의 중합체 범프 주위 영역은 접착제로 채워진다. 따라서, 부착후 별개의 보충 공정은 요구되지 않는다. 본 발명에 의해 제공되는 매우 능률적인 접착 보충 도포 공정과 공동으로 본 발명에 의해 제공되는 중합체 범프 재료의 특별한 성능상의 장점은 종래의 장착 기술보다 우수한 플립 칩 장착 공정을 제공하게 된다.
본 발명에 의해 제공된 실시예에서, 기판에 도포된 접착 페이스트는 중합체 범프를 기판 상의 접착제를 가압 통과하는 단계 이전에, 선택된 페이스트 재료에 적절하게 적어도 부분적으로 건조되거나 적어도 부분적으로 경화될 수 있다. 유사하게, 적어도 부분적으로 경화하는 중합체 범프의 단계는 선택된 범프 재료에 적절하게 중합체 범프를 적어도 부분적으로 건조함으로써, 또는 적어도 부분적으로 중합함으로써 수행될 수 있다.
본 발명에 의해 제공된 또 다른 실시예에서, 범프가 기판 상에 접착제를 가압 통과할 때, 열이 플립 칩에 인가된다. 열은 또한 중합체 범프가 기판의 접착 패드에 접촉한 후에 플립 칩에 인가될 수 있다. 압력은 바람직하게는 접착제 및 중합체 범프의 재료 특성에 기초를 두고, 선택된 지속 시간 동안 부착 공정 중에 플립 칩에 인가되며 플립 칩과 기판 사이의 범프를 형성된 범프 높이보다 낮은 압축된 높이로 수직 압축하여, 예를 들어 압축된 범프 높이가 형성된 범프 높이의 약 80%보다 낮게한다. 형성된 중합체 범프는 바람직하게는 기판 상에 도포된 접착 페이스트의 두께보다 큰 범프 높이를 갖고, 더욱 바람직하게는 접착 페이스트 두께보다 적어도 약25% 큰 범프 높이를 갖는다.
중합체 범프 및 접착 페이스트는 예를 들어, 열가소성 재료, 열경화성 재료, 또는 B단계의 열경화성 재료로 각각 형성될 수 있다. 중합체 범프는 경질 입자를 포함할 수 있어서, 바람직하게는 범프로부터 돌출한 톱니 형상 모서리를 갖는다. 그러한 입자는 전기 전도성이거나 비전도성을 갖게 될 수 있다. 접착 재료는 기판에 도포를 돕는 용제를 포함할 수 있다.
중합체 범프 형성 및 기판의 접착제 도포 모두는 예를 들어, 스텐실링 공정 또는 스크린 인쇄 공정에 의해 수행될 수 있다. 또한 접착제는 예를 들어, 분배 또는 회전 코팅 공정에 의해 도포될 수도 있다.
본 발명의 플립 칩 장착 기술은 기판 재료 및 플립 칩 장착 구성의 범위에 널리 적용 가능하다. 접착제 도포 및 중합체 범프 형성 방법에 있어서의 융통성으로 인해 특정 도포를 위한 재료의 다양성을 가능하게 한다. 일반적으로, 플립 칩 장착 기술은 납땜 또는 또 다른 금속 범프를 채용한 대부분의 통상적인 플립 칩 장착 공정과, 통상적인 부착 후 보충 공정에 대한 우수한 대안으로써 채용될 수 있어서, 장착 품질을 향상시키고 공정 능률을 개선시킨다.
본 발명의 플립 칩 장착 방법의 또 다른 특징 및 장점은 이하의 상세한 설명과 첨부 도면 및 특허 청구범위로부터 잘 알 수 있을 것이다.
본 발명과 함께 도1에 도시된 대로, IC칩(1)의 중합체 범프(2)는 IC칩(1)과 회로기판 사이에 위치한 전기 절연 접착제(5)와 함께 회로기판과 같은 기판(3)의 전극에, 즉 접착 패드(4)에 직접 부착된다.
IC칩은 칩의 활성 표면이 아래를 향하여 부착된 플립 칩이다. 따라서, 중합체 범프(2)는 칩의 활성 표면 상의 플립 칩의 전극 패드에 적용된다. 이하에 상세하게 설명된 대로, 플립 칩 중합체 범프가 기판 전극에 직접 부착되는 것은 기판 전극의 영역에서 접착제가 변위되도록 중합체 범프가 기판 상의 접착제를 가압 통과하여 중합체 범프가 기판 전극에 직접 부착되는 본 발명에 따라 달성된다. 부착된 중합체 범프 주위의 접착제는 칩과 기판 사이의 부피를 보충하여, 부착 후 분배 단계가 필요하지 않다.
중합체 범프는 예를 들어, 전극 패드(6), 즉 IC칩(1)의 접착 패드 상의 전기 전도성 페이스트의 스텐슬에 의해 형성된다. 금속 마스크는 접착 패드 상의 중합체 범프의 스텐슬을 위한 판 재료로써 충분하다.
본 발명은 플립 칩의 접착 패드 상의 중합체 범프를 생산하기 위한 부가적인 기술을 고려한다. 스크린 인쇄, 분배, 전사 인쇄, 레이저 젯, 롤러 코팅, 스텐슬을 통한 진공 흡입, 석판술 기술 및 또 다른 공정들이 플립 칩의 접착 패드 상의중합체 범프를 제작하도록 공지된 종래의 방식으로 채용될 수 있으며, 기판에 접착제 도포에 관해서는 이하에 상술한 대로 채용될 수 있다. 많은 응용 예에서, 스텐슬 공정은 제어 및 정밀도의 용이함으로 인해 특히 적절하다. 웨이퍼를 절단하기 전에 중합체 범프가 웨이퍼 형태의 플립 칩 상에 형성되는 것이 바람직하나 요구되는 것은 아니다.
칩 접착 패드 상에 중합체 범프를 형성하는 어떠한 공정이 채택되어도, 접착 패드 상에 있는 임의의 산화층이 종래의 방법으로 우선 제거되고, 우수한 전기 전도성 재료의 층이 접착 패드에 도포되는 것은 바람직하다. 바람직하게는, 예를 들어, 니켈 층, 니켈-금, 파라디움, 또는 다른 전도체는, 예를 들어 스퍼터링, 전기 도금, 또는 다른 적절한 종래의 기술에 의해 접착 패드에 도포된다.
전기 전도성 입자, 예를 들어 은 입자, 또는 다른 그러한 재료를 포함하는 열 경화 가능한 수지 페이스트, 예를 들어 에폭시 수지 페이스트 또는 다른 그러한 수지 페이스트는 전기 전도성 페이스트로써 이용될 수 있다. 특히, 입자, 작은 조각, 또는 예를 들어 은, 은-팔라듐, 금, 구리, 니켈이나 중합체에 적절한 또 다른 전기 전도성 재료와 같은 전기 전도성 재료의 또 다른 형태를 추가하여 전기 전도성 중합체 재료로써 제공된 각각의 경우에서, 중합체 범프는 열경화성 수지, B단계의 열경화성 수지, 또는 다른 적절한 중합체의 어떤 것으로도 형성될 수 있다. 비교적 높은 유리 전이 온도의 특성을 갖는 선택된 중합체 범프 재료는 바람직하여, 이하에 상세하게 설명한 방법으로 기판 상의 접착제 변위에 의해 기판 전극에 중합체 범프를 직접 접속하는 공정에서 범프가 기계적으로 견고하게 유지된다.
중합체 범프 생산에 적절한 재료는 약 175℃이상의 유리 전이 온도를 갖는 등록 상표명 EPO-TEK E3084PFC 및 EPO-TEK H20E175PFC-1과, 약 110℃에서 130℃ 사이의 유리 전이 온도를 갖는 등록 상표명 EPO-TEK E2101, EPO-TEK H20EPFC 및 EPO-TEK E3114PFC와, 약 170℃ 보다 낮은 융점을 갖는 열가소성 재료인 등록 상표 EPO-TEK K5022-115BE 및 EPO-TEK K5022-115BG와, 약 130 ℃에서 150℃ 사이의 유리 전이 온도를 갖는 B단계의 열경화성 수지인 등록 상표 EPO-TEK EE149-6을 포함한다.
범프로써 형성되었을 때, 중합체 범프 재료의 상태는 바람직하게는 칩이 장착된 기판 상의 절연 접착제를 적절하게 가압 통과하여 변위시키고, 기판 전극에 범프의 직접 접속이 가능하게 하도록 그 재료가 충분한 경도 및 충분한 형태적 특성을 갖는 것이다. 특히, 범프는 범프 형성 공정에 의해 주조 가공, 즉 평평하게 되어서는 안된다. 대신, 범프는 바람직하게는 실질적으로 반구형, 콘형, 또는 또 다른 뾰족한 형태의 특징을 갖는다. 그러한 형태는 범프가 접착제를 가압 통과할 때 접착제의 변위를 쉽게 한다. 이것은 또한 중합체 범프가 비교적 높은 쇼어-D 경도, 즉 약 70에서 90 사이의 경도의 특징을 갖는 경우에 가능하다.
본 발명과 관련하여, 칩 상에 범프가 형성되면 경화가능한, 즉 중합가능한 재료로 형성된 경우는 전체적으로 또는 부분적으로 범프를 경화시킴으로써, 또는 열가소성 재료로 형성된 경우는 전체적으로 또는 부분적으로 범프를 건조시킴으로써 범프의 기계적 견고성은 강화된다. 이에 대응하여, 이하에 언급한 적어도 부분적으로 "경화된" 중합체 범프 공정은 범프 조성에 따라 부분적으로 또는 전체적으로 범프를 경화시키거나 건조시키는 공정의 임의의 하나를 참조하도록 한다. 예를들어, 열경화성 재료는 150℃ 정도의 온도에 약 15분 동안 있게함으로써 부분적으로 경화 시킬수 있고, B단계의 열경화성 재료는 75℃ 정도의 온도에 30분 내지 40분 동안 있게함으로써 적어도 부분적으로 건조될 수 있으며, 열가소성 재료 내의 용제는 100℃ 정도의 온도에 약 1시간 동안 있게함으로써 적어도 부분적으로 건조한 재료에서 제거될 수 있다. 이들 범프 경화 공정 조건의 예들은 성공적으로 기판 상의 접착제를 가압 통과하여 변위시키도록 충분히 기계적으로 견고한 범프 재료를 생성한다. 어떠한 중합화 또는 건조 공정 조건이 채용되어도, 범프 형성에서 기판 상의 접착제를 가압 통과하도록 충분히 기계적으로 견고한 중합체가 되게하는 적절한 정도의 건조 또는 부분적 중합화를 제공하는 것이 바람직하다.
선택된 중합체 범프 재료가 경화가능하다면, 열 경화가능한, 즉 열에 의해 중합 가능한 것이 필요한 것은 아니다. 실온에서 중합되거나, 예를 들어 고주파 에너지를 포함하는 중합체 범프 재료가 채용될 수 있다. 또한, 예를 들어 가시광선, E-비임, 또는 자외선에 노출됨으로써 광경화 가능한 중합체 범프 재료가 채용될 수 있다. 소정의 적용에 장착된 플립 칩의 재작동성이 중요하다면, 그 때에는 전혀 경화되지 않는 중합체 범프 재료, 예를 들어 열가소성 수지가 바람직하다.
범프 경도 및 형태는 또한 범프 재료에 비교적 단단하고, 불규칙한 형태이고, 날카로운 모서리의 연마제 입자를 포함함으로써 강화될 수 있다. 입자가 범프에 형성된 재료에서 실질적으로 균질하게 혼합될 때, 몇몇의 입자의 모서리는 범프 표면으로부터 돌출하는 것이 예상될 수 있어, 절연 접착제를 가압 통과하여 변위시키는 범프 성능을 향상시키는 톱니 형상 범프 모서리를 형성한다. 그러한 첨가제는 전기 전도성이거나 절연성일 수 있다. 바람직하게는 추가된 단단한 입자의 직경이 약 20??m 이하이고, 더욱 바람직하게는 입자의 직경 분포가 약 3??m에서 13??m 사이이다.
적절한 첨가제는 금 조각, 파라디움 조각, 은 조각은 물론 천연 또는 인조 다이아몬드, 붕소 질화물, 알루미늄 질화물, 알루미늄 산화물, 석영, 니켈, 이산화 규소, 운모의 작은 조각을 포함하고, 경화 및 연마된 전기 전도성 또는 절연성 분말 에폭시 수지와, 또 다른 적절한 입자, 분말, 또는 비교적 높은 경도를 특징으로 하는 작은 조각 재료와 같은 입자를 포함한다. 소정의 적용 요건은 적절한 첨가제의 선택이 반드시 고려되어야 한다. 예를 들어, 전기 전도성이 최우선으로 고려된다면, 그 때는 전기 전도성 분말 에폭시 수지가 바람직한 첨가제가 될 수 있다. 일반적으로, 첨가제가 단단할수록 범프의 기계적 성질을 강화하기 위한 중합체 범프 내에 적게 포함되어야 한다. 결과적으로, 범프의 전기 성질에 영향을 최소화하는 한편 강화된 기계적 성질을 달성하도록 매우 적은 양이 요구되기 때문에 다이아몬드 또는 가격이 싼 알루미늄 산화물과 같은 비전도성 첨가제가 바람직할 수 있다.
소정의 적용을 위해, 전기 전도성을 갖도록 범프 중합체 재료에 첨가된 전기 전도성 재료는 그 자체로 불규칙한 형상과 날카로운 모서리의 연마제 입자를 제공할 것이다. 예를 들어, 범프의 전기 전도성을 생성하도록 중합체 범프에 포함될 때, 예를 들어 다이아몬드만큼 단단하지는 않지만 은 조각은 기판 접착제를 관통하여 변위시키는 범프의 능력을 강화하는 표면 톱니형상 및 불규칙성을 생성하게 된다. 그러한 강화가 요구된다면, 본 발명과 관련하여 중합체의 전기 전도성을 위해 포함되는 입자보다 나은 첨가 경질 입자가 중합체의 기계적 성질을 강화하도록 첨가되는 것이 고려된다.
포함된 입자의 경도가 중요함과 동시에, 특히 범프로부터 연장하는 입자의 톱니 형상의 불규칙성은 범프가 접착제를 가압 통과할 때 접착제를 관통하여 변위시키는 것을 돕는다는 것이 입증되었다. 경질 입자로 중합체 범프 표면을 도금하는 대안은 범프 내에 경질 입자를 포함하는 것보다 효과적이지 않다고 판명되었기 때문에 본 발명에서 고려하지 않는다. 경질이지만 일반적으로 매끄러운 도금 표면은 범프가 가압 통과하는 접착제를 관통하여 변위시키는 것을 돕지 못한다. 또한, 소정의 범프 표면이 실질적으로 도금 재료에 코팅되어, 도금이 범프의 전기 전도성을 잃게 할 수 있다. 또한, 범프 도금 표면은 범프가 기판 전극에 대해 압축될 때 범프의 측방향 팽창을 제한할 수 있다. 이하에 상세히 설명된 대로, 칩과 기판 사이에서 압축됨으로써 축방향 팽창을 한 중합체 범프는 상호 접속에 특히 효과적이며, 상기 중합체 범프는 종래의 금속 범프보다 넓은 접착 패드의 영역을 덮는다. 도금 표면에 의한 범프의 측방향 팽창의 한계는 접착 패드 상의 범프 표면 영역을 감소시켜서 범프에 더 큰 전기 접촉 저항은 물론 접착 패드에 더 적은 접착력을 주기 때문에 회피된다.
이제 전기 절연 접착제로 전환하여, 기판에 도포된 접착제(5)는 열경화성 재료, B단계의 열경화성 재료, 열가소성 재료, 또는 그 2개의 혼합 재료와 같은, 예를 들어 열 경화가능한 재료일 수 있다. 바람직한 대안은 열 경화가능한 전기 절연 접착 막이다. 그 막의 형태는, 예를 들어 단일 시트이지만, 적층화된 막 또는 또 다른 막이 이용될 수 있다.
일반적으로, 본 발명과 관련하여 절연 접착제는 실질적으로 완전히 전기 비전도성이며, 실질적으로 빈틈없는, 즉 틈을 형성하는 경향이 없는 것이 바람직하다. 칩이 기판에 부착된 후에 절연 접착제는 칩과 기판 사이에 종래의 보충 재료 적용이 필요없기 때문에, 본 발명에 의해 비교적 높은 계수, 낮은 온도 팽창 상수 및 높은 유리 전이 온도와 같은 보충 재료에 적합한 재료 성질의 특성을 갖는 접착제가 고려된다. 바람직하게는, 경화가 요구될 경우에 접착제는 스냅 결합 경화, 즉 중합화될 수 있으나 그런 것은 요구되지 않는다. 또한, 접착제가 열경화성 또는 B단계의 열경화성으로 제공된다면, 그 후에 접착제는 바람직하게는 칩 부착 공정에서 중합화 하는 중에 줄어드는 특성을 갖으므로 중합체 범프 및 칩은 기판에 대하여 압축 유지된다. 이 압축 상태는 상기 서술한 대로 중합체 범프의 축방향 팽창을 도우며, 전기적, 기계적 및 칩과 기판 사이는 물론 중합체 범프와 기판 전극 사이의 직접 부착의 치수 일체성을 최대화한다.
접착제가 열가소성으로 제공된다면, 재료를 가압 통과한 중합체 범프를 가열함으로써 쉽게 연화되는 특성을 갖는 것이 바람직하여, 칩에 가해진 압축에 의해 범프가 접속된 곳에서 범프는 쉽게 압축되고 축방향으로 확장될 수 있다. 이것은 열경화성 및 B단계의 열경화성 재료에 의해 가능한 방법으로 전기적, 기계적 및 치수 부착 일체성을 최대화한다.
기판 접착제는 열적 전도성 필터, 예를 들어 알루미늄 산화물 및/또는 이산화규소 입자와 같은 절연 필터를 포함할 수 있지만 필요한 것은 아니다. 또한 칩이 기판에 부착될 때, 양호한 칩과 기판사이의 거리에 대응하는 치수 체제의 스페이서 재료를 포함할 수 있다. 스페이서 재료의 예는 유리 비이드, 폴리스티렌 입자, 또는 기판에 도포된 최소 접착제 두께가 되도록 접착제와 함께 혼합된 또 다른 재료를 포함한다.
어떤 필터 상태가 선택되더라도, 바람직하게는 최종 접착제는, 예를 들어 약 120℃에서 약 175℃사이의 비교적 높은 유리 전이 온도와, 예를 들어 약 10ppm/℃에서 약 40ppm/℃사이인 비교적 낮은 온도 팽창 계수와, 예를 들어 350℃이상의 비교적 높은 온도 분화 온도와, 예를 들어 300℃정도에서 약 1.0%이하의 가스발생을 의해 특징으로 한다.
본 발명은 전술된 단일 시트 또는 층상 시트 막을 제외한 형태 및 조성의 범위에서의 접착 재료를 제공하기 위한 것이다. 어떤 조성이 제공되어도, 본 발명에 따라 그 조성은 기판에 도포될 때 페이스트로서의 특징을 나타낸다. 여기서 상술한 대로, 페이스트는 기판에 도포되면 통상적인 액체의 성질을 띠고, 쉽게 유동하지 않는 충분한 점성을 갖는다. 그러나, 페이스트의 요변성(thixotropy)은 가해지는 힘, 예를 들어 도포 공정 중의 전단응력에 의해 파괴될 수 있어 이하에 서술한 방법으로, 예를 들어 매쉬 스크린을 통해 도포될 만큼 충분히 유동적이 된다. 따라서 페이스트는 어느정도의 액체 상태로 도포 가능하지만, 한번 도포되면 도포된 형태를 유지하려는 경향이 있다.
본 발명에 의해 제공된 일반 1급의 접착제 조성은 전기 비전도성 막 재료,즉 페이스트로써 기판에 도포된 후에 건조된 접착성이 없는 막이 되는 재료이다. 비전도성 막 재료는 기판으로의 도포를 돕도록 기판에 도포된 용제를 포함할 수 있어서, 이하에 상술된 대로 어떤 기술의 범위에 의해서도 수행될 수 있다. 적절한 비전도성 막 재료의 예는 열가소성, B단계의 열경화성, 이들 두 재료의 혼합 및 또 다른 유사한 조성이다. 적절한 하나의 열가소성 재료는 메사추세츠 주 빌러리카 소재의 에폭시 테크놀러지사의 등록 상표명 EPO-TEK K5022-115BT2이다. 적절한 여러가지의 B단계의 열경화성 재료는 모두 메사추세츠 주 빌러리카 소재의 에폭시 테크놀러지사의 등록 상표명 EPO-TEK TE154-8, EPO-TEK TE154-9, EPO-TEK TE154-10, EPO-TEK TE154-15, EPO-TEK B9021-1 및 EPO-TEK B9021-6이다.
채택된 B단계의 열경화성 및 열가소성 재료는 재료 내에 용제가 있는 경우에는 부분적으로 또는 전체적으로 건조된 용제 없는 접착 막을 형성하도록 재료로부터 제거되어 기판에 도포된다. B단계의 열경화성 재료는 예를 들어, 약 30분 내지 40분 동안 75℃정도의 온도 상태에 있게됨으로써 건조될 수 있다. 용제는 예를 들어, 약 1시간 동안 100℃정도의 온도 상태에 있게됨으로써 열가소성 재료로부터 제거될 수 있다. 이런 예시적인 공정은 단지 일반적인 지침일 뿐이고, 소정 재료의 특별한 조건은 선택된 공정의 한정 요소에서 고려되어야 한다.
본 발명에 의해 제공된 일반적인 2급의 접착제 조성은 전기 비전도성 페이스트 재료, 즉 기판에 도포된 후에 페이스트로써 유지되는 재료이다. 예시적인 페이스트 재료는 열경화성 및 고온 용융 열가소성을 포함한다. 바람직하게는, 선택된 페이스트 재료는 용제를 포함하지 않아서 기판에 도포된 후에 재료의 공간을 만들수 있다. 선택된 비전도성 페이스트 재료는 건조 단계가 없는 이하에 상술한 방식으로 기판에 도포되고, 따라서 재료는 건조된 접착 막이 아닌 접착 페이스트로써 유지된다.
따라서, 본 발명의 비전도성 페이스트와 비전도성 막의 차이는 건조되지 않은 페이스트는 그 상태로 유지되는 반면, 비전도성 막은 건조되거나 용제 없는 패이스트이고, 따라서 처리될 수 있는 곳은 점착성 없는 상태이다. 따라서 이런 소정의 차이에서, 소정의 도포를 위해 채용된 접착제 재료는 바람직하게는 특정한 도포의 필요성에 기초하여 채용된다. 예를 들어, 건조된 비전도성 막을 채용한 부착 공정은 추가 건조 단계가 요구되지만, 절연 접착제 도포 단계를 수용할 수 없는 생산 라인 내에 도입하기 위한 막을 포함한 기판의 이전 생산이 가능하다. 비전도성 페이스트를 채용한 부착 공정은 기판의 취급을 수용하지 않지만, 공정 단계가 적게 요구되고 비전도성 페이스트 접착 공정을 위한 칩 압력이 적게 요구되는 중합체 범프 부착 공정이 가능하다.
특히 비전도성 페이스트 재료로써 적절한 여러 가지 열경화성 재료는 모두 메사추세츠 주 빌러리카 소재의 에폭시 테크놀러지사의 EPO-TEK TE179-1, EPO-TEK TE179-2, EPO-TEK TE179-3, EPO-TEK T6116M, EPO-TEK B9126-20, EPO-TEK 353NDT 및 EPO-TEK 115MT이다. 일반적으로, 어떤 열경화성 재료가 채용되더라도, 예를 들어 약 10GPa 이상의 비교적 높은 계수의 특징을 갖는 것이 바람직하다.
일반적으로, 선택된 기판이 예를 들어, 폴리에스테르와 같은 가요성 재료이면, 열가소성 접착제는 바람직하게는 기판의 가요성의 성질을 유지하도록 채용된다. 예를 들어 회로기판과 같은 강성 기판이 선택되면, 열경화성 또는 B단계의 열경화성 접착제가 바람직할 수 있다. 모든 기판 재료를 위해, 플립 칩의 재가동성이 요구된다면, 열가소성 접착제가 바람직하다.
선택된 접착 재료는 본 발명에 의해 제공된 임의의 범위의 기술로 기판에 도포될 수 있다. 모든 기술은 칩이 부착될 때 실질적으로 기판의 접착 패드를 포함한 모든 기판 영역을 덮는 접착제 층을 형성하는 일반적 요구 사항을 충족한다. 기판 접착 패드는 접착제에 의해 덮혀 노출되지 않는다. 예상된 칩 영역에 관계된 정확한 패턴으로 기판 상에 접착제를 형성하는 것이 요구되지는 않는다. 그러나, 기판 상에 도포된 접착제 영역은 적어도 부착된 칩의 영역보다는 조금 더 큰 것이 바람직하다.
이미 전술한 하나의 예시적 기술과, 일반적으로 B단계의 열경화성급으로 한정되어 전술된 열가소성 비전도성 막에서, 막은 독립 케리어 기판에 도포되어, 부분적으로 또는 전체적으로 건조되거나 경화된다. 건조 또는 경화 후에, 막은 선택된 크기와 형태로 절단되어 정해진 작동 기판의 방향으로 전달된다. 공기 간극이 막과 기판 사이, 특히 기판 접착 패드의 영역에 형성되지 않도록 주의하여야 한다.
많은 응용 예에서, 정해진 작동 기판에 직접 접착 재료의 도포를 가능하게 하는 스크린 인쇄 또는 스텐슬 작업을 채용하는 것이 더욱 바람직할 수 있다. 그러한 도포 기술은 실질적으로 기판 접착 패드가 위치한 접착제와 기판 사이의 공간이나 공기 간극을 제거한다. 스크린 인쇄 및 스텐실링 작업 모두는 기판에 용제를 포함하는 도포된 접착 재료의 이용에 적절하며, 용제는 재료의 점성을 낮추게 하여효과적인 인쇄 또는 재료의 스텐실링을 돕는다.
본 발명에 의해 제공된 스크린 인쇄 공정의 일예에서, 예를 들어 어떤 열경화성, B단계의 열경화성, 또는 상기 소정의 열가소성 재료와 같은 선택된 접착 재료는 예를 들어, 금속 또는 중합체 기반 고무 롤러와 같은 와이어 매쉬 스크린을 이용하여 정해진 기판 상에서 고무 롤러질 된다. 스크린은 예를 들어, 스테인레스 강철이나 다른 금속, 또는 폴리에스테르형 플라스틱과 같은 통상적인 방법으로 형성될 수 있다.
통상적인 방법에서, 와이어 매쉬의 직경은 선택된 접착제의 두께에 기초하여 선택된다. 많은 응용 예에서, 기판상의 접착제 도포 영역을 한정하는 스크린 상의 에멀션 패턴을 제공하는 것이 바람직하다. 그러한 에멀션 패턴은 통상적인 방법으로 스크린의 하부에 제공될 수 있다. 바람직하게는, 통상적인 방법으로 와이어 매쉬 직경과 유사한 에멀션 두께는 선택된 접착제 두께에 기초하여 선택된다. 와이어 용융이 바람직한 접착제 두께보다 너무 두껍다면, 그리고/또는 에멀션이 바람직한 접착제 두께보다 너무 얇다면, 접착제의 간극은 매쉬 와이어가 교차한 위치에서 형성될 수 있다. 선택된 일반적인 접착 재료의 유동학(rheology)은 또한 스크린 와이어 직경 및 스크린 에멀션 두께에 관하여 고려되어야 한다. 선택된 접착 두께를 위한 와이어 매쉬 직경 및 에멀션 두께의 적절한 선택으로, 스크린 인쇄 공정에 의한 기판의 완전한 덮개가 성취될 수 있다.
예를 들어, 열경화성, B단계의 열경화성, 또는 열가소성 재료와 같은 접착 재료를 기판에 직접 도포하기 위한 본 발명에 의해 제공된 스텐슬 작업에서, 접착재료는 고무 롤러에 의해 정해진 작동 기판 상의 금속 스텐슬에 제공된 개구 구멍을 가압 통과한다. 금속 스텐슬 두께는 통상적인 방법으로, 선택된 접착 두께에 기초하여 선택된다. 고무 롤러는 예를 들어, 금속 또는 중합체로 형성될 수 있다. 스텐슬에서 개구는 예를 들어, 화학 감소 에칭 공정, 감소 레이저 에칭 공정, 부가 전기 형성 공정, 또는 또 다른 적절한 스텐슬 패턴 형성 기술에 의해 형성될 수 있다.
많은 응용 예에서, 도포된 접착 재료의 영역보다 큰 비교적 넓은 소정의 기판 영역의 스텐실링에는 스크린 인쇄가 바람직할 수 있다. 반대로, 비교적 얇은 접착제 층을 채용한 도포를 위해, 스텐실링은 스크린 인쇄 와이어 메쉬가 교차하는 위치에서 접착제 내의 공간의 형성을 제거하는 것에 바람직할 수 있다. 스텐실링 작업은 또한 메쉬 스크린과 다른 작업 라인의 생산보다 더욱 확실한 생산을 기대할 수 있으며, 일반 금속 스텐슬은 스텐실링된 재료로 막히지 않고 더욱 긴 작업 피로 수명을 나타낸다.
스크린 인쇄 및 스텐실링 작업의 대안으로, 또한 본 발명은 예를 들어, 열경화성, B단계의 열경화성, 또는 열가소성 재료와 같은 접착 재료를 도포하기 위한 배치 작업을 정해진 작동 기판에 직접 제공한다. 여기서 선택된 접착 재료는 기판 상에 분배기로부터 기판 상에 배치된다. 분배기는 예를 들어, 단일체 니들, 또는 다중 평행 배치점의 쇼어헤드 니들(shower head), 또는 다른 적절한 니들 구성으로써 제공될 수 있다. 분배기 펌프는 통상적인 공기 피스톤 또는 확실한 배치 펌프 구성으로써 제공될 수 있다. 단일체 니들, 쇼어헤드 니들, 또는 다른 구조로 구성된다고 해도, 분배기는 기판 상의 각각의 칩 부착 위치에서 기판 상에 선택된 분배 드롭(drop) 패턴을 생산하도록 바람직하게 제어된다. 적절한 패턴은 기판에 칩 부착 위치의 중심에 위치된 분배 드롭의 동심원 및 정사각형을 포함하지만, 분배 드롭의 라인 및 분배 드롭의 복합 패턴은 소정의 도포에서 바람직 할 수 있다는 것을 알 수 있다. 분배 드롭 치수를 결정하는 하나의 배치 작동 중에 니들의 외부로 밀린 니들 직경 및 접착제의 부피는 배치된 드롭 치수를 결정한다. 일반적으로, 단일체 니들 분배기는 선택된 기판 영역의 연속적인 도포 범위를 제공하도록 확실하게 확장하는 분배 드롭을 생산하는 능력을 위한 쇼어헤드 니들 위에서 바람직하다.
또한 본 발명에 의해 제공된 접착 재료 도포 공정에서, 열경화성, B단계의 열경화성, 또는 열가소성 접착 재료와 같은 중합체는 전달 인쇄, 패드 인쇄, 스템프 인쇄, 또는 롤러 인쇄 공정에 의한 정해진 작동 기판에 도포된다. 일반적으로 이러한 모든 작동에서, 전달 요소는 접착제 저장조로부터 선택된 접착제를 선택하거나 수집하여, 수집된 접착제를 정해진 작동 기판 상에 침전시키도록 채용된다. 접착제는 통상적으로 접착제와 기판사이 및 전달 요소와 접착제 사이의 표면 장력 차이의 결과로써 전달 요소로부터 기판으로 방출된다.
전달 요소는 예를 들어, 금속 또는 고무와 같은 적절한 재료의 패턴된 패드, 패턴된 롤러, 지지 판에 고착된 핀의 배열 또는 구별된 패턴이 제공될 수 있는 또 다른 구성으로써 제공될 수 있다. 패턴은 바람직 하게는 기판상의 칩 부착 위치에 대응한다. 패턴된 롤러 코터가 채용된다면, 롤러가 접착제 저장조를 따라 구를 때 접착제가 롤러의 패턴된 부분 상에 모여지게 고안하는 것이 바람직하다.
또 다른 접착 재료 도포 기술에서, 특히 여기서는 열경화성 중합체로 채택된 접착 재료는 기판 상에 회전 코팅된다. 여기서 바람직하게는 용제 기반 접착제는 재료의 분사가 가능하고, 기판 전체에 걸친 편평성을 최대화하도록 채용된다. 종래의 회전 코팅 공정 인자가 여기서 채용될 수 있다. 소정의 응용 예에서, 의도한 접착제 층 두께를 얻도록 기판에 회전 코팅 재료의 다중 층을 도포 하는 것이 바람직할 수 있다.
전에 설명된 접착 재료 도포 기술의 상세한 설명이 초기에 설명된 중합체 범프 형성 기술에 대응하도록 적용 가능하다는 것을 알 수 있다.
본 발명은 전술한 예시적 접착 재료 도포 작업에 한정되지 않는다. 요구되는 모든 것은 정해진 작동 기판 상에 접착제 코팅을 포함한 칩 부착 영역에 대응한 기판 위치에서 선택된 접착제의 형성을 가능하게 하는 기술, 즉 기판의 접착 패드를 덮어 접착 패드가 접착제를 통해 노출되지 않게하는 것이다. 선택된 접착제 도포 기술을 위해 채택된 접착 재료의 점성 및 비중이 잘 맞는 것이 바람직하다. 스크린 인쇄 및 스텐실링 작업을 위해, 접착제는 바람직하게는 비교적 높은 점성 및 요변성의 특징을 갖는다. 분배 작업을 위해, 접착제는 바람직하게는 비교적 낮은 중위 점성 및 비교적 높은 요변성의 특징을 갖는다. 전달 인쇄 및 회전 코팅 작업을 위해, 접착제는 바람직하게는 비교적 낮은 점성 및 비교적 중위 요변성의 특징을 갖는다.
본 발명과 관련하여, 접착 재료가 칩보다 기판에 도포되는 것이 바람직하다. 어떠한 구성 요소의 기판 부착 이전에 접착 재료의 도포는 기판의 크기 전체에 걸쳐 접착제의 균일하고 편평한 층의 생산을 가능하게 하여 칩과 기판 부착의 반복가능하고 확실한 기계적 및 전기적 특성을 갖게한다. 또한, 전술된 다양한 예시적인 기술과 같은 대부분의 접착제 도포 기술은 상호 접속 범프 상에 형성된 칩 또는 웨이퍼 상에 도포하는 것이 가장 호환성이 없다. 대부분의 접착제 도포 공정은 범프를 파괴하거나 회복 불가능한 손상을 입힐 수 있다. 예를 들어, 접착제 분배와 같은 범프를 손상시키지 않을 수 있는 그러한 기술은 웨이퍼 또는 칩 레벨 어느것에도 불가능하고, 접착제를 손상시킬 수 있는 웨이퍼의 절단 및 단일체 칩 상의 분배는 실용적이지 않으며, 분배된 페이스트는 칩 상에 확실히 유지될 수 없다. 접착제 도포이 범프된 칩 또는 웨이퍼 상에 확실히 수행된다 하더라도, 그것은 기판에 접착제를 기판으로 도포하기 직전에 칩의 기능을 확정하는 능력을 무력화할 수 있다. 따라서 본 발명과 관련하여 접착 재료가 칩이 아닌 정해진 작동 기판에 도포되고, 상호 접속 범프가 작동 기판이 아닌 칩에 적용되는 것이 고려된다.
본 발명과 관련하여 도2를 참조하면, 기판 상에 도포된 접착제 층의 두께는 플립 칩 상에 형성된 중합체 범프의 높이와 관련하여 선택된다. 범프 직경 및 범프의 쇼어-D는 범프 높이 선택에 것에 고려되어야 하지만, 일반적으로 중합체 범프의 높이(H)는 접착제 층의 두께(t)보다 크다. 도면에서, 칩 접착 패드(6)의 높이 및 기판 전극(4)는 매우 과장되었으며, 통상적인 상태에서 전극 및 접착 패드 높이는 무시하는 반면에, 범프 높이 및 접착제 층은 이 상태에 맞도록 조건으로 지정될 수 있다. 더욱 높은 정밀도가 요구된다면, 높이(H)는 칩 상에서 범프를 지지하는 접착 패드의 높이는 물론 범프의 높이까지 포함하여야 한다. 어떠한 범프에서도접착제 층은 기판 접착 패드를 덮어야하며, 따라서 적어도 기판 접착 패드 높이만큼 두꺼워야 한다는 것을 알 수 있다.
범프 높이가 접착제 두께보다 커야한다는 조건은 바람직한 2개의 조건을 보장한다. 첫째, 칩이 기판 상의 접착제 층에 대해 압축될 때, 범프는 접착제 층 상의 칩을 유지하는 스텐드 오프로써 작용하지 않는다는 것을 보장한다. 접착제 층을 포함한 칩의 면부의 접촉은 접착제 층이 칩 면부와 기판 사이의 간극을 채우는 보충제로써 작용하도록 한다. 둘째로, 접착제 층의 상부와 접촉할 때까지 칩의 면부가 밀릴 때, 범프는 칩과 기판사이에서 수직 압축되는 것을 확보한다. 이것은 전술한 바람직한 조건대로, 접착 패드 상에서 칩이 바람직하게 축방향으로 확장 하게 한다.
따라서 접착제 층 두께보다 큰 범프 높이는 칩 및 범프 부착 모두의 기계적 및 전기적 일체성을 최대화한다. 범프가 압축되지 않는다면, 이런 것들은 확실하게 기대할 수는 없으며, 이러한 현상은 범프 높이가 접착제 층 두께보다 적거나 같을 때 일어날 것이다. 소정의 접착제 층 두께를 위한 최적의 범프 높이는 바람직하게는 소정의 적용을 위한 조건에 기초하여 선택되지만, 일반적으로 더욱 큰 범프 높이가 더 작은 범프 높이보다 양호하고, 범프 높이의 압축이 약 20%에서 50%사이, 즉 압축된 범프 높이가 압축전 범프 높이의 약 50%에서 80%사이인 것이 바람직하다. 많은 응용 예에서, 범프 높이는 접착제 층 두께의 약 2배인 것이 최적이다. 일예에서, 약50μm의 범프 높이가 채용되고, 약 25μm의 접착제 두께가 채용된다.
회로 기판이라면, 기판(3)이 수지 막, 즉 중합체 기판인 것이 바람직하지만,또 다른 기판의 형태가 이용될 수 있다. 예를 들어, 기판은 폴리이미드, 종이, 에폭시 유리, 플라스틱, 세라믹, 아세티부티스티렌(ABS), 폴리에스터(PET), 폴리비닐콜로라이드(PVC) 및 또 다른 적절한 기판 재료로 형성될 수 있다.
다시 도1을 참조하면, 압력이 부착 공정 중에 기판에 대해 인가될 때, 기판이 이동되는 것을 방지하도록 흡입 단(7) 상에 흡입, 즉 진공으로 유지되는 것이 바람직하다. 그러한 흡입은 특히 폴리이미드와 같이 칩을 비교적 탄력적인 기판에 부착할 때에 중요하다. 특히 하나의 적절한 구성에서, 흡입 단은 판의 두께를 관통한 구멍의 배열을 갖는 금속판으로 제공되며, 그것을 통한 흡입은 기판을 당길 수 있다. 흡입 구멍의 배열은 기판 전체에 걸친 균일한 흡입도를 보장하고, 차례대로 작동하여 얇고 탄력적인 기판의 굽힙 또는 구김의 가능성을 줄인다. 또한 단지 몇몇의 또는 하나의 구멍을 통해 증가된 흡입 레벨을 적용하는 것보다는 많은 구멍을 통해 감소된 흡입 레벨을 적용하는 것이 바람직하다. 나중의 예에서, 얇은 기판의 굽힘 및 구김의 상태를 피하는 것은 어렵다.
비전도성 막이 케리어 기판 상에 먼저 형성되고 그후에 정해진 작동 기판에 도포된 응용 예에서, 기판(3)이 흡입 단(7) 상에서 흡입을 통해 유지될 때, 비전도성 막이 먼저 형성되고 그 후에 기판에 도포되도록 기판(3)에 대해 막이 압축되는 동안 절연 접착 막(5)이 먼저 기판(3) 상에 설치되고 이후에 가열되는 것이 가장 바람직하다. 막을 기판에 부착하는 것은 이런 방법으로 흡입을 이용한 회로 기판(3)의 전극(4)과 근접 접점 안으로 막을 가져온 후에 완성된다. 기판(3)에 대해 절연 접착 막(5)을 압축하는 동안 예를 들어, 약 80℃의 온도로 가열하는 열 인가는 반전 열 공구를 이용하여 완성될 수 있고, 그 후에 기판에 플립 칩을 부착하는 것은 부착 공구(8)를 이용하여 완성될 수 있다. 이 과정은 전술한 또 다른 접착 적용 기술에서는 요구되지 않는다.
부착 공구(8)는 바람직하게는 특정 각으로 회전함은 물론 X, Y, Z의 모든 세축 방향으로 이동가능하게 장착된다. 또한, 부착 공구는 바람직하게는 (도면에 표시되지 않은)붙박이 히터를 갖고, IC칩의 진공 흡입 유지가 가능하게 공구(8)에 배치된다.
요구된 방법으로 접착 층이 기판에 도포되면, 전술된 방법으로 칩 접착 패드 상에 형성된 중합체 범프를 갖는 각각의 플립 칩은, 예를 들어 콜릿과 같은 통상적인 부착 공구(8) 상에 제공되어, 요구된 부착 온도로 가열된다. 칩의 전가열은 본 발명에 의해 요구되지는 않지만, 비교적 낮은 점성 및 기판 접착제에 삽입하는 증진된 대응력 때문에 가열된 중합체 범프는 많은 부착 적용에서는 바람직할 수 있다. 전가열이 수행된다면, 칩과 칩 상의 중합체 범프를 통해 열이 완전히 전달될 때까지 유지되는 것이 바람직하다.
그 이후에, 열 압축 부착, 즉 결합은 하방 회로 기판 전극(4) 상의 IC칩(1)의 중합체 범프(2)를 정확하게 위치시킴으로써 완성된다. 이것은 기판 접착 패드와 칩 접착 패드의 측방향 정렬이 요구된다. 일예의 구조에서, 이러한 정렬은 종래의 방법으로 예를 들어, 정렬 과정을 제어하기 위해 제공된 CCD 카메라와 같은 카메라를 포함한 높은 현미경 및 낮은 현미경을 채용한 정렬과정에서 칩 및 기판 상에 기준을 채용함으로써 완성될 수 있다.
칩 및 기판의 각각의 접착 패드가 정렬되면, 부착은 IC칩(1)의 중합체 범프(2)가 절연 막(5)을 통해 관통함으로써 안전하게 완성될 수 있다. 부착을 위한 가열 온도 및 압력은 바람직하게는 특정값으로 제어된다. 전술한 대로, 각각의 중합체 범프가 접착제(5)를 가압 통과할 때, 그 경로 부근의 접착제를 변위시켜 중합체 범프가 대응하는 기판 전극에 직접 접촉하게 된다. 칩에 압력을 인가하는 것은 적어도 칩 면부가 기판 상의 접착제의 상부 표면에 접촉할 때까지 유지되고, 칩의 중합체 범프는 기판 전극과 접촉한다.
부착 중에 유지된 칩 가열과 함께, 칩 표면은 층과 접촉하여 접착제를 적신다. 접착 재료가 열경화성 또는 B단계의 열경화성 재료이면, 칩 및 범프에서 접착제 층으로의 열 전도는 접착제를 경화시켜 접착제 층이 줄어들고 범프 및 칩을 압축하여 기판에 대해 당기는 원인이 된다. 전술한 대로, 칩을 압축하여 칩과 기판 사이의 간극을 없에도록, 즉 접착제 층이 칩과 기판 사이를 완전히 채우도록 보장하는 것이 바람직하다. 칩의 압축은 또한 중합체 범프가 기판 접착 패드 상에서 압축되고 축방향 확장하는 것을 확실하게 하여, 범프와 접착제 사이의 측방향 간극을 제거한다.
접착 재료가 열가소성이면, 범프가 가압 통과할 때 가열된 범프에 의해 유화된다. 결과적으로, 칩에 인가된 압력은 범프를 압축하고 전술된 방법으로 범프를 측방향으로 확장시켜, 균일한 효과로 부착하게 한다.
본 발명과 관련하여, 칩 및 범프의 전가열의 수행 없이 가열 계획이 선택할 수 있다. 또한, 중합체 범프는 접착제를 완전히 가압 통과할 수 있어, 접착제를경화시키기 위한 완전한 조립의 가열전에 기판 전극에 접촉하게 할 수 있다.
이하의 지침은 고려되어야 하는 부착 공정에 적용된 소정의 중합체 범프 및 접착 재료의 화학적 발명 특허권 보호 신청을 포함하여, 일반적으로 부착 공정에 적용될 수 있는 인자 값의 예이다.
인자 값의 범위
접착 막 두께중합체 범프 높이중합체 범프 경도부착 온도부착 압력가압 시간범프 압축전극 상의 범프의 접촉 범위 25μm - 75μm50μm - 150μm쇼어-D 70 -90150℃ - 350℃10grams -1000grams0.3second - 5second20% - 50%>50%
주어진 칩과 기판 사이에 부착된 중합체 범프의 수 및 각각의 범프에 요구되는 부착 압력이 고려되어야 한다는 것이 인지되어야 한다. 각각의 범프의 요구되는 부착 압력은 칩에 누가된 것이기 때문에, 각각의 높은 전체압은 모든 칩 범프의 부착을 확실하게 하도록 칩 상에 요구될 수 있다. 이것은 매우 많은 수의 범프가 제공되는 곳에서 칩에 손상을 줄 수 있다. 따라서 칩의 모든 중합체 범프의 수를 부착하기 위해 필요한 전체압을 결정하는 것이 바람직하다. 손상이 우려된다면, 요구되는 재료 성질의 조절과 함께 감소된 압력의 인가가 바람직하다.
도3을 참조하면, 한번 부착 공정이 완수되면, 중합체 범프(2)는 플립 칩의 접착 패드(6)와 기판의 전극(4) 사이에 직접 접속된다. 접착 패드와 전극사이에는 단지 중합체 범프 재료 뿐 전기 절연 접착제는 없다. 칩과 기판 사이의 중합체 범프 주위의 모든 영역은 접착제로 채워져 칩과 기판사이에는 간극이 없다. 따라서 접착제 층은 칩과 기판 사이의 보충 재료의 기능을 한다. 보충제의 기능을 제공하도록 칩과 기판사이에 도포된 부가 재료는 필요없다.
따라서, 본 발명과 관련하여, IC칩(1) 범프는 전기 전도성 페이스트로부터 형성된 중합체 범프(2)로 구성된다. 볼 부착 방법으로 형성된 납땜 범프 또는 플레이팅 방법으로 형성된 은 범프와 같은 또 다른 범프와 비교하면, 중합체 범프(2)는 기대이상의 우수한 기능을 제공한다. 특히, 중합체 범프는 절연 접착 막의 관통 및 변위의 가능 정도에서 그러한 금속 범프와 비교하면 성공적이다. 부분적으로 범프가 접착제에 대해 압축될 때 중합체 범프의 가열에 의해 낮은 점성 때문에 절연 접착제가 효과적으로 변위되는 것이 가능하다. 그러나 또한, 중합체 범프는 부착 공정 중에 중합체 범프가 기판(3) 전극(4)의 접촉 영역을 가로질러 확장하도록 압축될 수 있다는 점에서 예를 들어, 납땜 범프 또는 은 범프와 매우 다르다. 이것은 종래의 금속 범프보다 기계적 및 전기적 부착의 질이 실질적으로 강화되었다. 이것은 또한 칩이 기판 상의 접착 층에 대해 압축되는 상태를 가능하게 하여 접착제 층이 중합체 범프 주위의 칩과 기판 사이의 부피를 완전히 채우는 것을 확실하게 한다.
또한, 중합체 범프는 범프 표면이 부착에 알맞는 상태인 특징을 갖고, 예를 들어 은 입자와 같은 범프를 전기 전도성이 되게하고 통상적으로 전체 중합체 범프를 실질적으로 균질하게 하도록 제공된 중합체에 부가된 재료는 범프의 표면 상에, 즉 넓게 퍼지게 배치된다. 입자들은 중합체 범프가 층을 관통하여 밀릴 때 기판 접착제 층의 관통과 변위를 돕는 미세한 요철 표면을 형성한다. 전술한 대로, 추가된 입자 또는 조각은 기판 접착제를 관통하고 변위시키도록 밀기 위한 재료 성질을 강화하도록 중합체 범프 재료에 추가될 수 있다. 그런 것은 통상적인 금속 범프 기술에서 일반적으로 적용되지 않는다. 부착 중에 통상적인 금속 범프가 일반적으로 접착 작용을 제공하지 않는 곳에서 범프 수지 페이스트가 접착제 역할을 하는 것은 중합체 범프와 통상적인 금속 범프 사이의 두드러진 차이점이다.
따라서, 미세한 관통 구멍이 IC칩(1)의 중합체 범프(2)의 삽입을 위한 절연 접착 막(5)에서 제공되지 않는다 해도, 범프의 기판 전극으로의 직접 부착은 막을범프로 관통함으로써 달성될 수 있다. 따라서 그 방법은 절연 접착 막(5)의 준비를 더 쉽게 하여, 기술의 일반적인 응용성을 매우 개선시킨다. 기판으로의 기계적으로 견고한 칩의 부착은 우수한 신뢰도로 달성될 수 있다.
따라서 전술한 대로, 관통 구멍 없이 절연 막을 이용하여 IC칩 중합체 범프를 회로 기판 전극으로 직접 부착하는 것이 가능하다는 것을 알 수 있다. 이러한 상태는 절연 접착 막의 준비를 용이하게 하고, 본 기술의 일반적인 응용성을 현저하게 개선시킨다. 그것은 또한 충분한 신뢰도로 견고한 부착을 가능하게 한다.
전술에 기초하여, 본 발명의 플립 칩 장착 방법은 중합체 범프와 기판 부착 및 칩과 기판 보충을 동시에 달성할 수 있다. 따라서 그 공정은 추가 보충 단계의 필요성을 제거하여, 추가의 보충 단계를 위한 설비 비용을 제거하며 생산 작업 처리량이 증가되고 공정비가 낮아지게 한다. 전기 비전도성 접착 층은 넓은 범위의 어떠한 기술으로도 형성되고 도포될 수 있기 때문에, 본 발명의 장착 방법은 종이나 또 다른 이색적인 기판 재료는 물론 폴리비닐콜로라이드와 같은 저온 플라스틱을 포함한 실질적으로 어떠한 기판 상에라도 플립 칩의 생산이 가능하다. 접착제도포의 융통성은 또한 접착제 층이 케리어 기판 상에 먼저 형성된 막으로써 도포된 곳에서 예를 들어, 릴과 릴을 위한 공정과 같은 소정의 공정을 위한 자동화된 장착 방법이 가능하다. 접착제 도포의 융통성은 또한 예를 들어, 열 전도성 충전제를 포함한 특정 도포을 위한 재료의 다양성을 허용한다.
실질적으로 범프가 기판 전극에 부착될 때 수직으로 압축되고 축방향으로 확장하는 본 발명의 플립 칩 장착 방법의 작동은 예를 들어, 공기, 용제, 또는 또 다른 휘발성 물질을 섞기 때문에 범프 주위에 위치한 범프와 접착제 사이의 공간의 생산을 실질적으로 제거한다. 범프 압축은 열경화성 및 B단계의의 열경화성 접착제의 경우는 기판 상의 접착제 층에 대한 압축과, 완전히 중합되었을 때는 접착제 층의 줄어듬의 결과이고, 열가소성 접착제의 경우는 유화된 접착제에 대한 축방향 범프 확장의 결과이다. 결과적으로, 본 발명의 플립 칩 장착 방법은 칩이 기판에 부착된 후에 칩과 기판 사이에 배치된 종래의 보충 재료보다 튼튼한, 칩과 기판 사이의 보충제를 생성한다. 실질적으로 플립 칩과 기판 간의 접착 재료의 완전한 도포는 본 발명의 장착 방법에 의해 가능해 진다.
물론, 그 기술 분야에 숙련된 자라면 본 발명의 정신 및 범주로부터 벗어남 없이 전술한 플립 칩 부착 기술의 다양한 수정 및 추가가 이루어 질 수 있음을 잘 알 수 있다. 따라서, 본 명세서에서 제공되는 보호받고자 하는 것은 본 발명의 범주내의 특허 청구범위의 주제 및 그 동등예로 확대되게 됨을 알 수 있다.

Claims (27)

  1. 접착 패드를 갖는 기판 상에 전기 절연 접착 페이스트의 층을 도포하고, 접착제로 접착 패드를 덮는 단계와,
    플립 칩의 접착 패드 상에 전기 전도성 중합체 범프를 형성하는 단계와,
    중합체 범프를 적어도 부분적으로 경화하는 단계와,
    플립 칩의 접착 패드를 기판의 접착 패드에 정렬시키는 단계와,
    중합체 범프를 기판의 접착 패드에 직접 접촉하여 부착하도록 적어도 부분적으로 경화된 중합체 범프를 기판 상의 접착제를 통해 밀어내는 단계를 포함하는 것을 특징으로 하는 기판 상에 플립 칩을 장착하기 위한 방법.
  2. 제1항에 있어서, 기판 상의 접착제를 통해 중합체 범프를 밀어내는 단계 전에 기판에 도포된 접착 페이스트를 적어도 부분적으로 건조하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  3. 제1항에 있어서, 중합체 범프를 적어도 부분적으로 경화하는 단계는 중합체 범프를 적어도 부분적으로 건조하는 단계를 포함하는 것을 특징으로 하는 방법.
  4. 제1항에 있어서, 중합체 범프를 경화하는 단계는 중합체 범프를 적어도 부분적으로 중합시키는 단계를 포함하는 것을 특징으로 하는 방법.
  5. 제1항에 있어서, 범프가 접착제를 통해 밀리게 될 때 기판 상의 접착제를 통해 중합체 범프를 밀어내는 단계는 플립 칩에 열을 가하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  6. 제1항에 있어서, 중합체 범프가 기판의 접착 패드에 접촉한 후에 열을 플립 칩에 가하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  7. 제1항에 있어서, 기판 상의 접착제를 통해 중합체 범프를 밀어내는 단계는 접착제 및 중합체 범프의 재료 특성에 기초하여 플립 칩과 기판 사이의 범프를 형성된 범프 높이보다 작은 압축 높이로 수직으로 압축하는 선택된 기간 동안 플립 칩에 압력을 가하는 단계를 포함하는 것을 특징으로 하는 방법.
  8. 제7항에 있어서, 압축된 범프 높이는 형성된 범프 높이의 약 80% 보다 적은 것을 특징으로 하는 방법.
  9. 제1항에 있어서, 중합체 범프의 형성 단계는 기판 상에 도포된 접착 페이스트 두께보다 더 큰 범프 높이를 각각 갖는 중합체 범프를 형성하는 단계를 포함하는 것을 특징으로 하는 방법.
  10. 제9항에 있어서, 범프의 높이는 접착 페이스트 두께보다 적어도 약 25% 더 큰 것을 특징으로 하는 방법.
  11. 제1항에 있어서, 상기 중합체 범프는 열가소성 재료로 형성되는 것을 특징으로 하는 방법.
  12. 제1항에 있어서, 상기 중합체 범프는 열경화성 재료로 형성되는 것을 특징으로 하는 방법.
  13. 제1항에 있어서, 상기 중합체 범프는 B단계의의 열경화성 재료로 형성되는 것을 특징으로 하는 방법.
  14. 제1항에 있어서, 중합체 범프의 형성 단계는 스텐실링 중합체 범프를 포함하는 것을 특징으로 하는 방법.
  15. 제1항에 있어서, 중합체 범프의 형성 단계는 스크린 인쇄 중합체 범프를 포함하는 것을 특징으로 하는 방법.
  16. 제1항에 있어서, 절연 접착 페이스트의 도포 층은 열가소성 물질을 포함하는 것을 특징으로 하는 방법.
  17. 제1항에 있어서, 절연 접착 페이스트의 도포 층은 열경화성 물질을 포함하는 것을 특징으로 하는 방법.
  18. 제1항에 있어서, 절연 접착 페이스트의 도포 층은 B단계의의 열경화성 물질을 포함하는 것을 특징으로 하는 방법.
  19. 제1항에 있어서, 절연 접착 페이스트의 도포 층은 용제를 포함하는 것을 특징으로 하는 방법.
  20. 제1항에 있어서, 기판에 접착 페이스트를 도포하는 단계는 접착 페이스트를 기판상에 스텐실링하는 단계를 포함하는 것을 특징으로 하는 방법.
  21. 제1항에 있어서, 기판에 접착 페이스트를 도포하는 단계는 접착 페이스트를 기판상에 스크린 인쇄하는 단계를 포함하는 것을 특징으로 하는 방법.
  22. 제1항에 있어서, 기판에 접착 페이스트를 도포하는 단계는 접착 페이스트를 기판상에 분배하는 단계를 포함하는 것을 특징으로 하는 방법.
  23. 제1항에 있어서, 기판에 접착 페이스트를 도포하는 단계는 접착 페이스트를기판상에 회전 코팅하는 단계를 포함하는 것을 특징으로 하는 방법.
  24. 제1항에 있어서, 형성된 중합체 범프는 경질 입자를 포함하는 것을 특징으로 하는 방법.
  25. 제1항에 있어서, 형성된 중합체 범프는 뾰족한 모서리를 갖는 입자들을 포함하고 포함된 입자들의 모서리는 범프 표면으로부터 돌출하는 것을 특징으로 하는 방법.
  26. 제25항에 있어서, 중합체 범프에 포함된 입자는 전기 비전도성을 갖는 것을 특징으로 하는 방법.
  27. 제25항에 있어서, 중합체 범프에 포함된 입자는 전기 전도성을 갖는 것을 특징으로 하는 방법.
KR1020017003145A 1998-09-11 1999-09-01 플립 칩 장착 기술 KR20010079789A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP27666898 1998-09-11
JP98-276668 1998-09-11
US09/378,847 US6189208B1 (en) 1998-09-11 1999-08-23 Flip chip mounting technique
US09/378,847 1999-08-23
PCT/US1999/020132 WO2000016395A1 (en) 1998-09-11 1999-09-01 Flip chip mounting technique

Publications (1)

Publication Number Publication Date
KR20010079789A true KR20010079789A (ko) 2001-08-22

Family

ID=26552048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017003145A KR20010079789A (ko) 1998-09-11 1999-09-01 플립 칩 장착 기술

Country Status (4)

Country Link
US (1) US6189208B1 (ko)
EP (1) EP1119873A1 (ko)
KR (1) KR20010079789A (ko)
WO (1) WO2000016395A1 (ko)

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6558979B2 (en) * 1996-05-21 2003-05-06 Micron Technology, Inc. Use of palladium in IC manufacturing with conductive polymer bump
JPH11312711A (ja) * 1998-04-30 1999-11-09 Murata Mfg Co Ltd 電子部品の接続方法
US6215649B1 (en) * 1998-11-05 2001-04-10 International Business Machines Corporation Printed circuit board capacitor structure and method
US6543131B1 (en) * 1999-03-10 2003-04-08 Tessera, Inc. Microelectronic joining processes with temporary securement
US6468638B2 (en) 1999-03-16 2002-10-22 Alien Technology Corporation Web process interconnect in electronic assemblies
US6410415B1 (en) * 1999-03-23 2002-06-25 Polymer Flip Chip Corporation Flip chip mounting technique
US6368890B1 (en) * 1999-05-05 2002-04-09 Mitel Semiconductor Ab Top contact VCSEL with monitor
JP3539315B2 (ja) * 1999-06-22 2004-07-07 株式会社村田製作所 電子デバイス素子の実装方法、および弾性表面波装置の製造方法
JP2001031929A (ja) * 1999-07-21 2001-02-06 Sony Chem Corp 接続構造体
US6255959B1 (en) 1999-08-12 2001-07-03 Micron Technology, Inc. Electrical apparatuses, methods of forming electrical apparatuses, and termite sensing methods
US6313748B1 (en) * 1999-08-27 2001-11-06 Micron Technology, Inc. Electrical apparatuses, termite sensing apparatuses, methods of forming electrical apparatuses, and methods of sensing termites
JP3450236B2 (ja) * 1999-09-22 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6519842B2 (en) * 1999-12-10 2003-02-18 Ebara Corporation Method for mounting semiconductor device
SG99331A1 (en) 2000-01-13 2003-10-27 Hitachi Ltd Method of producing electronic part with bumps and method of producing elctronic part
EP1278612B1 (en) * 2000-03-10 2010-02-24 Chippac, Inc. Flip chip Interconnection structure and method of obtaining the same
US10388626B2 (en) * 2000-03-10 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming flipchip interconnect structure
JP2001274278A (ja) * 2000-03-27 2001-10-05 Toshiba Corp マイクロ波半導体装置およびその製造方法
US6538898B1 (en) * 2000-05-01 2003-03-25 Micron Technology, Inc. Method and apparatus of die attachment for BOC and F/C surface mount
US6767818B1 (en) * 2000-08-07 2004-07-27 Industrial Technology Research Institute Method for forming electrically conductive bumps and devices formed
KR20030060894A (ko) 2000-09-19 2003-07-16 나노피어스 테크놀러지스, 인코포레이티드 무선 주파수 인식 장치의 소자와 안테나 어셈블리 방법
US6512183B2 (en) * 2000-10-10 2003-01-28 Matsushita Electric Industrial Co., Ltd. Electronic component mounted member and repair method thereof
WO2002035289A2 (en) * 2000-10-24 2002-05-02 Nanopierce Technologies Inc. Method and materials for printing particle-enhanced electrical contacts
US6951596B2 (en) * 2002-01-18 2005-10-04 Avery Dennison Corporation RFID label technique
US20020121707A1 (en) * 2001-02-27 2002-09-05 Chippac, Inc. Super-thin high speed flip chip package
US20040070080A1 (en) * 2001-02-27 2004-04-15 Chippac, Inc Low cost, high performance flip chip package structure
USRE44438E1 (en) 2001-02-27 2013-08-13 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
US8143108B2 (en) 2004-10-07 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of dissipating heat from thin package-on-package mounted to substrate
US6949158B2 (en) * 2001-05-14 2005-09-27 Micron Technology, Inc. Using backgrind wafer tape to enable wafer mounting of bumped wafers
US6606247B2 (en) * 2001-05-31 2003-08-12 Alien Technology Corporation Multi-feature-size electronic structures
US6888167B2 (en) * 2001-07-23 2005-05-03 Cree, Inc. Flip-chip bonding of light emitting devices and light emitting devices suitable for flip-chip bonding
US6582990B2 (en) * 2001-08-24 2003-06-24 International Rectifier Corporation Wafer level underfill and interconnect process
DE10141753A1 (de) * 2001-08-29 2003-03-20 Orga Kartensysteme Gmbh Verfahren zur Montage eines elektronischen Bauelementes auf einer Trägerstuktur in Face-Down-Technik
US7323360B2 (en) * 2001-10-26 2008-01-29 Intel Corporation Electronic assemblies with filled no-flow underfill
US6586843B2 (en) * 2001-11-08 2003-07-01 Intel Corporation Integrated circuit device with covalently bonded connection structure
US7214569B2 (en) * 2002-01-23 2007-05-08 Alien Technology Corporation Apparatus incorporating small-feature-size and large-feature-size components and method for making same
US6622380B1 (en) 2002-02-12 2003-09-23 Micron Technology, Inc. Methods for manufacturing microelectronic devices and methods for mounting microelectronic packages to circuit boards
US7295766B2 (en) * 2002-03-08 2007-11-13 Shining Technology, Inc. System and method for direct recording of audio, video and/or images for easy access and editing
US6998293B2 (en) * 2002-03-29 2006-02-14 Visteon Global Technologies, Inc. Flip-chip bonding method
US20040012094A1 (en) * 2002-07-18 2004-01-22 Harper Timothy V. Flip-chip integrated circuit package and method of assembly
US6659512B1 (en) * 2002-07-18 2003-12-09 Hewlett-Packard Development Company, L.P. Integrated circuit package employing flip-chip technology and method of assembly
US6649833B1 (en) 2002-08-09 2003-11-18 International Business Machines Corporation Negative volume expansion lead-free electrical connection
US6869832B2 (en) * 2003-02-07 2005-03-22 Lockheed Martin Corporation Method for planarizing bumped die
JP3739752B2 (ja) * 2003-02-07 2006-01-25 株式会社 ハリーズ ランダム周期変速可能な小片移載装置
US6885108B2 (en) * 2003-03-18 2005-04-26 Micron Technology, Inc. Protective layers formed on semiconductor device components so as to reduce or eliminate the occurrence of delamination thereof and cracking therein
US7253735B2 (en) 2003-03-24 2007-08-07 Alien Technology Corporation RFID tags and processes for producing RFID tags
DE102004006457A1 (de) * 2004-02-04 2005-08-25 Bielomatik Leuze Gmbh + Co Kg Verfahren und Vorrichtung zum kontinuierlichen Herstellen elektronischer Folienbauteile
US20070183920A1 (en) * 2005-02-14 2007-08-09 Guo-Quan Lu Nanoscale metal paste for interconnect and method of use
JP4385794B2 (ja) * 2004-02-26 2009-12-16 ソニーケミカル＆インフォメーションデバイス株式会社 異方性導電接続方法
JP4024773B2 (ja) * 2004-03-30 2007-12-19 シャープ株式会社 配線基板、半導体装置およびその製造方法並びに半導体モジュール装置
EP1621847B1 (de) * 2004-07-23 2013-07-17 Dr. Johannes Heidenhain GmbH Bauteil, insbesondere Sensor, und Verfahren zum Verkleben des Bauteils
US7492039B2 (en) * 2004-08-19 2009-02-17 Micron Technology, Inc. Assemblies and multi-chip modules including stacked semiconductor dice having centrally located, wire bonded bond pads
SG119234A1 (en) * 2004-07-29 2006-02-28 Micron Technology Inc Assemblies including stacked semiconductor dice having centrally located wire bonded bond pads
US7500307B2 (en) * 2004-09-22 2009-03-10 Avery Dennison Corporation High-speed RFID circuit placement method
FR2875995B1 (fr) * 2004-09-24 2014-10-24 Oberthur Card Syst Sa Procede de montage d'un composant electronique sur un support, de preference mou, et entite electronique ainsi obtenue, telle q'un passeport
US7353598B2 (en) * 2004-11-08 2008-04-08 Alien Technology Corporation Assembly comprising functional devices and method of making same
US7551141B1 (en) 2004-11-08 2009-06-23 Alien Technology Corporation RFID strap capacitively coupled and method of making same
US7452748B1 (en) 2004-11-08 2008-11-18 Alien Technology Corporation Strap assembly comprising functional block deposited therein and method of making same
US7385284B2 (en) * 2004-11-22 2008-06-10 Alien Technology Corporation Transponder incorporated into an electronic device
US20060109130A1 (en) * 2004-11-22 2006-05-25 Hattick John B Radio frequency identification (RFID) tag for an item having a conductive layer included or attached
US7688206B2 (en) 2004-11-22 2010-03-30 Alien Technology Corporation Radio frequency identification (RFID) tag for an item having a conductive layer included or attached
CH697279B1 (de) * 2004-12-06 2008-07-31 Oerlikon Assembly Equipment Ag Verfahren für die Montage eines Halbleiterchips auf einem Substrat.
US7623034B2 (en) * 2005-04-25 2009-11-24 Avery Dennison Corporation High-speed RFID circuit placement method and device
US7542301B1 (en) 2005-06-22 2009-06-02 Alien Technology Corporation Creating recessed regions in a substrate and assemblies having such recessed regions
US20070040686A1 (en) * 2005-08-16 2007-02-22 X-Cyte, Inc., A California Corporation RFID inlays and methods of their manufacture
US20070040688A1 (en) * 2005-08-16 2007-02-22 X-Cyte, Inc., A California Corporation RFID inlays and methods of their manufacture
US7749806B2 (en) * 2005-09-22 2010-07-06 Chipmos Technologies Inc. Fabricating process of a chip package structure
US7960214B2 (en) * 2005-09-22 2011-06-14 Chipmos Technologies Inc. Chip package
US7847414B2 (en) 2005-09-22 2010-12-07 Chipmos Technologies Inc. Chip package structure
CN100433320C (zh) * 2005-10-28 2008-11-12 南茂科技股份有限公司 芯片封装结构及凸块制程
US7555826B2 (en) * 2005-12-22 2009-07-07 Avery Dennison Corporation Method of manufacturing RFID devices
US8501612B2 (en) * 2007-09-20 2013-08-06 Semiconductor Components Industries, Llc Flip chip structure and method of manufacture
US7742001B2 (en) * 2008-03-31 2010-06-22 Tdk Corporation Two-tier wide band antenna
CN101621101A (zh) * 2008-06-30 2010-01-06 展晶科技(深圳)有限公司 发光二极管及其制造方法
US20120228768A1 (en) * 2011-03-07 2012-09-13 Reza Argenty Pagaila Integrated circuit packaging system using b-stage polymer and method of manufacture thereof
CN102842517B (zh) * 2011-09-07 2015-10-28 日月光半导体制造股份有限公司 覆晶接合方法及装置
CN103985643A (zh) * 2013-02-07 2014-08-13 中芯国际集成电路制造(上海)有限公司 一种用于半导体芯片封装制程的贴片工艺
TW202016232A (zh) * 2018-06-06 2020-05-01 日商迪睿合股份有限公司 連接體之製造方法、連接方法
US10923365B2 (en) * 2018-10-28 2021-02-16 Richwave Technology Corp. Connection structure and method for forming the same
CN111081608B (zh) * 2019-12-25 2022-04-12 上海天马微电子有限公司 芯片转移方法、芯片及显示面板

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5357481A (en) * 1976-11-04 1978-05-24 Canon Inc Connecting process
JPS601849A (ja) 1983-06-17 1985-01-08 Sharp Corp 電子部品の接続方法
JPS6130059A (ja) 1984-07-20 1986-02-12 Nec Corp 半導体装置の製造方法
US4640981A (en) 1984-10-04 1987-02-03 Amp Incorporated Electrical interconnection means
US4554033A (en) 1984-10-04 1985-11-19 Amp Incorporated Method of forming an electrical interconnection means
JPS61173471A (ja) 1985-01-28 1986-08-05 シャープ株式会社 熱圧着コネクタ−
JPS63122133A (ja) 1986-11-11 1988-05-26 Matsushita Electric Ind Co Ltd 半導体チツプの電気的接続方法
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
US4749120A (en) * 1986-12-18 1988-06-07 Matsushita Electric Industrial Co., Ltd. Method of connecting a semiconductor device to a wiring board
US4917466A (en) 1987-08-13 1990-04-17 Shin-Etsu Polymer Co., Ltd. Method for electrically connecting IC chips, a resinous bump-forming composition used therein and a liquid-crystal display unit electrically connected thereby
US5147210A (en) 1988-03-03 1992-09-15 Western Digital Corporation Polymer film interconnect
US4967314A (en) 1988-03-28 1990-10-30 Prime Computer Inc. Circuit board construction
JPH01295500A (ja) 1988-05-24 1989-11-29 Taiyo Yuden Co Ltd チップ状電子部品マウント方法及びその装置
EP0360971A3 (en) 1988-08-31 1991-07-17 Mitsui Mining & Smelting Co., Ltd. Mounting substrate and its production method, and printed wiring board having connector function and its connection method
JPH02155257A (ja) 1988-12-07 1990-06-14 Matsushita Electric Ind Co Ltd 半導体実装装置
JP2833111B2 (ja) 1989-03-09 1998-12-09 日立化成工業株式会社 回路の接続方法及びそれに用いる接着剤フィルム
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
US5611140A (en) 1989-12-18 1997-03-18 Epoxy Technology, Inc. Method of forming electrically conductive polymer interconnects on electrical substrates
JP2547895B2 (ja) * 1990-03-20 1996-10-23 シャープ株式会社 半導体装置の実装方法
JP2657429B2 (ja) * 1990-04-09 1997-09-24 株式会社ミクロ技術研究所 基板の回路実装方法及びその方法に使用する回路基板
US5086558A (en) 1990-09-13 1992-02-11 International Business Machines Corporation Direct attachment of semiconductor chips to a substrate with a substrate with a thermoplastic interposer
US5136365A (en) 1990-09-27 1992-08-04 Motorola, Inc. Anisotropic conductive adhesive and encapsulant material
JP2940269B2 (ja) 1990-12-26 1999-08-25 日本電気株式会社 集積回路素子の接続方法
DE69218319T2 (de) 1991-07-26 1997-07-10 Nec Corp., Tokio/Tokyo Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung
JP2789270B2 (ja) 1991-11-14 1998-08-20 シャープ株式会社 ヒートシールフィルム基板の端子接続方法
US5318651A (en) 1991-11-27 1994-06-07 Nec Corporation Method of bonding circuit boards
JPH05175280A (ja) 1991-12-20 1993-07-13 Rohm Co Ltd 半導体装置の実装構造および実装方法
WO1993019487A1 (en) 1992-03-24 1993-09-30 Unisys Corporation Integrated circuit module having microscopic self-alignment features
JPH0669278A (ja) 1992-08-18 1994-03-11 Toshiba Corp 半導体素子の接続方法
JPH06296080A (ja) * 1993-04-08 1994-10-21 Sony Corp 電子部品実装基板及び電子部品実装方法
WO1994024704A1 (en) 1993-04-12 1994-10-27 Bolger Justin C Area bonding conductive adhesive preforms
US5329423A (en) 1993-04-13 1994-07-12 Scholz Kenneth D Compressive bump-and-socket interconnection scheme for integrated circuits
US5600103A (en) 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
US5543585A (en) * 1994-02-02 1996-08-06 International Business Machines Corporation Direct chip attachment (DCA) with electrically conductive adhesives
US5637176A (en) 1994-06-16 1997-06-10 Fry's Metals, Inc. Methods for producing ordered Z-axis adhesive materials, materials so produced, and devices, incorporating such materials
JP3297204B2 (ja) 1994-07-06 2002-07-02 アルプス電気株式会社 モータ、及びそのモータを用いた記録／再生装置
US5674780A (en) 1995-07-24 1997-10-07 Motorola, Inc. Method of forming an electrically conductive polymer bump over an aluminum electrode
WO1997008749A1 (en) 1995-08-29 1997-03-06 Minnesota Mining And Manufacturing Company Deformable substrate assembly for adhesively bonded electronic device
JPH0997815A (ja) 1995-09-29 1997-04-08 Sumitomo Metal Mining Co Ltd フリップチップ接合方法およびそれにより得られる半導体パッケージ
US5863970A (en) * 1995-12-06 1999-01-26 Polyset Company, Inc. Epoxy resin composition with cycloaliphatic epoxy-functional siloxane
US5925930A (en) * 1996-05-21 1999-07-20 Micron Technology, Inc. IC contacts with palladium layer and flexible conductive epoxy bumps
JP3065549B2 (ja) 1997-01-09 2000-07-17 富士通株式会社 半導体チップ部品の実装方法
DE1025587T1 (de) 1997-07-21 2001-02-08 Aguila Technologies Inc Halbleiter-flipchippackung und herstellungsverfahren dafür
US5975408A (en) * 1997-10-23 1999-11-02 Lucent Technologies Inc. Solder bonding of electrical components
US6027575A (en) * 1997-10-27 2000-02-22 Ford Motor Company Metallic adhesive for forming electronic interconnects at low temperatures
US5861678A (en) 1997-12-23 1999-01-19 Micron Technology, Inc. Method and system for attaching semiconductor dice to substrates
JP3625646B2 (ja) 1998-03-23 2005-03-02 東レエンジニアリング株式会社 フリップチップ実装方法

Also Published As

Publication number Publication date
WO2000016395A1 (en) 2000-03-23
EP1119873A1 (en) 2001-08-01
US6189208B1 (en) 2001-02-20

Similar Documents

Publication Publication Date Title
KR20010079789A (ko) 플립 칩 장착 기술
US6410415B1 (en) Flip chip mounting technique
US5747101A (en) Direct chip attachment (DCA) with electrically conductive adhesives
US6981317B1 (en) Method and device for mounting electronic component on circuit board
KR100382759B1 (ko) 이방성 도전 접착제를 이용한 반도체 장치의 실장 방법
US6316289B1 (en) Method of forming fine-pitch interconnections employing a standoff mask
US6137183A (en) Flip chip mounting method and semiconductor apparatus manufactured by the method
US6219911B1 (en) Flip chip mounting technique
EP0827632B1 (en) Semiconductor device having a semiconductor chip electrically connected to a wiring substrate
EP0824270B1 (en) A method of mounting a plurality of electronic parts on a circuit board
WO2000045430A1 (en) Electronic parts mounting method and device therefor
EP1746642A2 (en) Process for exposing solder bumps on an underfill coated semiconductor
KR100563890B1 (ko) 전기적 접속 장치 및 전기적 접속 방법
JP2000286297A (ja) 電子部品の実装方法及びその装置
JP3871634B2 (ja) Ｃｏｆ半導体装置の製造方法
JP6654815B2 (ja) 異方性導電接続方法、セラミック基板の製造方法
JP4097379B2 (ja) 電子部品の実装方法及びその装置
JP5018455B2 (ja) 半導体装置の製造装置および半導体装置の製造方法
JP4288912B2 (ja) 配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法
JP3162068B2 (ja) 半導体チップの実装方法
WO2003003798A1 (en) Joining method using anisotropic conductive adhesive
CN100447971C (zh) 半导体装置的安装方法、半导体装置及其安装结构
JP2004063936A (ja) 面実装構造体の形成方法、面実装構造体、および封止樹脂フィルム
JP2003188212A (ja) 半導体装置及びその製造方法
JP2546351B2 (ja) 半導体集積回路の実装方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application