CN111081608B - 芯片转移方法、芯片及显示面板 - Google Patents
芯片转移方法、芯片及显示面板 Download PDFInfo
- Publication number
- CN111081608B CN111081608B CN201911359422.7A CN201911359422A CN111081608B CN 111081608 B CN111081608 B CN 111081608B CN 201911359422 A CN201911359422 A CN 201911359422A CN 111081608 B CN111081608 B CN 111081608B
- Authority
- CN
- China
- Prior art keywords
- chip
- bonding electrode
- substrate
- chip bonding
- alignment hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 77
- 238000012546 transfer Methods 0.000 title claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 267
- 230000005484 gravity Effects 0.000 claims abstract description 41
- 239000012530 fluid Substances 0.000 claims abstract description 39
- 239000000463 material Substances 0.000 claims description 26
- 238000003825 pressing Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 68
- 238000010586 diagram Methods 0.000 description 29
- 238000004519 manufacturing process Methods 0.000 description 8
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000011148 porous material Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Led Device Packages (AREA)
Abstract
本发明公开了一种芯片转移方法、芯片及显示面板，属于芯片转移技术领域，芯片转移方法用于将芯片转移至目标基板；芯片包括芯片主体以及设置在芯片主体上的芯片键合层，芯片键合层包括第一芯片键合电极、第二芯片键合电极、配重结构，配重结构围绕第一芯片键合电极和第二芯片键合电极设置，芯片的重心位于芯片主体朝向芯片键合层的一侧；目标基板包括衬底基板以及依次设置在衬底基板上的基板键合层和辅助对位层，转移方法包括：芯片在重力作用下在绝缘流体中朝向目标基板下落。本发明在芯片转移至目标基板上时，仅需依靠芯片自身重力即可完成对位，免去静电辅助处理的过程，简化转移工艺流程，从而提高了转运效率。
Description
技术领域
本发明涉及芯片转移技术领域，更具体地，涉及一种芯片转移方法、芯片及显示面板。
背景技术
随着显示技术的发展，微元件化的制作工艺成为显示面板的一种发展趋势，例如微型发光二极管(Light Emitting Diode，LED)，即Micro-LED技术。微型发光二极管(Micro-LED)具有自发光显示特性，其优势包括全固态、长寿命、高亮度、低功耗、体积较小、超高分辨率、可应用于高温或辐射等极端环境。相较于同为自发光显示的有机发光二极管(Organic Light-Emitting Diode，OLED)技术，Micro-LED不仅效率较高、寿命较长，材料不易受到环境影响而相对稳定，还能避免产生残影现象等。
Micro-LED技术是一种新型的平面显示技术，将发射红光、绿光和蓝光的不同Micro-LED器件以特定排布方式形成LED阵列，可制作形成显示可用的像素阵列，与目前广泛应用的液晶显示器(Liquid Crystal Display，LCD)相比，微型LED显示器具备更好的对比度，更快的响应速度，更低的能耗。而微型发光二极管芯片是一种新型的光源芯片，具有体积小、亮度高、发光效率高以及功耗低等优点，在显示行业具有广泛的应用前景，广泛应用于指示灯、交通信号灯、显示广告牌等。
在微型发光二极管芯片的制作过程中，通常需要在形成有特定衬底(例如蓝宝石、碳化硅等)的基板(以下将形成有特定衬底的基板称为源基板)上形成，在使用时，需要采用芯片转移设备将芯片从源基板转移至目标基板(例如显示背板)。基于目前的工艺制造基础，制作薄膜晶体管(Thin film transistor，TFT)阵列、Micro-LED芯片和驱动集成电路(Integrated Circuit，IC)芯片都已具有比较成熟的工艺方式；然而，Micro-LED芯片的巨量转移是制作过程的一个难点。由于Micro-LED芯片非常细小，对其进行巨量转移要求非常高的效率、良品率和转移精度，因此，巨量转移技术成为Micro-LED面板制作过程中最大的技术难点，阻碍了Micro-LED技术的推广与使用。
因此，提供一种可以实现芯片巨量转移的同时，还可以实现精准对位，提高转运效率，简化工艺流程的芯片转移方法、芯片及显示面板，是本领域技术人员亟待解决的技术问题。
发明内容
有鉴于此，本发明提供了一种芯片转移方法、芯片及显示面板，以解决现有技术中芯片巨量转移困难，转运效率低，准确度不高的问题。
本发明提供的一种芯片转移方法，用于将芯片转移至目标基板；芯片包括芯片主体以及设置在芯片主体上的芯片键合层，芯片键合层包括第一芯片键合电极、第二芯片键合电极、配重结构，配重结构围绕第一芯片键合电极和第二芯片键合电极设置，芯片的重心位于芯片主体朝向芯片键合层的一侧；目标基板包括衬底基板以及依次设置在衬底基板上的基板键合层和辅助对位层，基板键合层包括第一基板键合电极和第二基板键合电极，辅助对位层包括多个对位孔，对位孔开设于辅助对位层远离衬底基板的一侧的表面上；对位孔包括第一对位孔、第二对位孔、第三对位孔，第一基板键合电极至少部分通过第一对位孔裸露，第二基板键合电极至少部分通过第二对位孔裸露，第三对位孔与配重结构的形状相同；转移方法包括：将目标基板放置于一容器内，容器盛有绝缘流体；将多个芯片放置于绝缘流体中，芯片在重力作用下在绝缘流体中朝向目标基板下落；芯片落于目标基板上，第一芯片键合电极通过第一对位孔与第一基板键合电极接触，第二芯片键合电极通过第二对位孔与第二基板键合电极接触，配重结构位于第三对位孔内；向芯片施加压力，使第一芯片键合电极与第一基板键合电极键合，第二芯片键合电极与第二基板键合电极键合。
基于同一发明构思，本发明还提供了一种芯片，芯片包括芯片主体以及设置在芯片主体上的芯片键合层，芯片键合层包括第一芯片键合电极、第二芯片键合电极、配重结构，配重结构围绕第一芯片键合电极和第二芯片键合电极设置，芯片的重心位于芯片主体朝向芯片键合层的一侧。
基于同一发明构思，本发明还提供了一种显示面板，包括目标基板和芯片；芯片包括芯片主体以及设置在芯片主体上的芯片键合层，芯片键合层包括第一芯片键合电极、第二芯片键合电极、配重结构，配重结构围绕第一芯片键合电极和第二芯片键合电极设置，芯片的重心位于芯片主体朝向芯片键合层的一侧；目标基板包括衬底基板以及依次设置在衬底基板上的基板键合层和辅助对位层，基板键合层包括第一基板键合电极和第二基板键合电极，辅助对位层包括多个对位孔，对位孔开设于辅助对位层远离衬底基板的一侧的表面上；对位孔包括第一对位孔、第二对位孔、第三对位孔，第一基板键合电极至少部分通过第一对位孔裸露，第二基板键合电极至少部分通过第二对位孔裸露，第三对位孔与配重结构的形状相同；第一基板键合电极通过第一对位孔与芯片上的第一芯片键合电极键合，第二基板键合电极通过第二对位孔与芯片上的第二芯片键合电极键合，目标基板通过第三对位孔与配重结构嵌合。
与现有技术相比，本发明提供的芯片转移方法、芯片及显示面板，至少实现了如下的有益效果：
本发明的芯片转移方法，通过配重结构的设置，使得芯片的重心始终位于芯片主体朝向芯片键合层的一侧，当芯片随着绝缘流体的流动一起移动时，可以使得芯片的第一芯片键合电极和第二芯片键合电极始终向下，即朝向目标基板的基板键合层，避免在绝缘流体中转移时出现部分第一芯片键合电极和第二芯片键合电极向上的情况，使得芯片在下落于目标基板的过程中更容易对准目标基板上的对位孔，从而可以提高转运成功率。并且当芯片在重力作用下在绝缘流体中朝向目标基板下落时，芯片的第一芯片键合电极通过第一对位孔与目标基板的第一基板键合电极接触，芯片的第二芯片键合电极通过第二对位孔与目标基板的第二基板键合电极接触，目标基板的第三对位孔与芯片的配重结构的形状相同，可以使配重结构最终卡嵌于第三对位孔内。本发明采用的芯片和目标基板结构，在将芯片转移至目标基板上时，仅需依靠芯片自身重力即可完成对位，免去静电辅助处理使芯片的芯片键合电极和目标基板的基板键合电极通电对位的过程，简化转移工艺流程，从而提高了转运效率。
当然，实施本发明的任一产品不必特定需要同时达到以上所述的所有技术效果。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。
图1是本发明实施例提供的芯片的剖面结构示意图；
图2是图1芯片的正视结构示意图；
图3是本发明实施例提供的目标基板的剖面结构示意图；
图4是与图2匹配的目标基板的正视结构示意图；
图5是本发明实施例提供的芯片在转移过程中的一种剖面结构示意图；
图6是本发明实施例提供的芯片在转移过程中的另一种剖面结构示意图；
图7是本发明实施例提供的芯片在转移结束后的另一种剖面结构示意图；
图8是本发明实施例提供的芯片转移方法的流程框图；
图9是图1芯片的另一种正视结构示意图；
图10是图1芯片的另一种正视结构示意图；
图11是本发明实施例提供的另一种芯片转移方法的流程框图；
图12是图11中步骤0021的结构示意图；
图13是本发明实施例提供的芯片在转移过程中的另一种剖面结构示意图；
图14是图13中的对位板的正视结构示意图；
图15是本发明实施例提供的芯片和目标基板的剖面结构比对示意图；
图16是图1芯片的另一种正视结构示意图；
图17是与图16匹配的目标基板的正视结构示意图；
图18是图1芯片的另一种正视结构示意图；
图19是与图18匹配的目标基板的正视结构示意图；
图20是本发明实施例提供的芯片的另一种剖面结构示意图；
图21是图20芯片的正视结构示意图；
图22是与图20匹配的目标基板的剖面结构示意图；
图23是与图20匹配的目标基板的正视结构示意图；
图24是本发明实施例提供的一种显示面板的剖面结构示意图；
图25是本发明实施例提供的另一种显示面板的剖面结构示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
请结合参考图1-8，图1是本发明实施例提供的芯片的剖面结构示意图，图2是图1芯片的正视结构示意图，图3是本发明实施例提供的目标基板的剖面结构示意图，图4是与图2匹配的目标基板的正视结构示意图，图5是本发明实施例提供的芯片在转移过程中的一种剖面结构示意图，图6是本发明实施例提供的芯片在转移过程中的另一种剖面结构示意图，图7是本发明实施例提供的芯片在转移结束后的另一种剖面结构示意图，图8是本发明实施例提供的芯片转移方法的流程框图，本发明实施例提供的芯片转移方法，转移方法用于将芯片转移至目标基板。
如图1和图2所示，芯片10包括芯片主体101以及设置在芯片主体101上的芯片键合层102，芯片键合层102包括第一芯片键合电极1021、第二芯片键合电极1022、配重结构1023，配重结构1023围绕第一芯片键合电极1021和第二芯片键合电极1022设置，芯片10的重心G位于芯片主体101朝向芯片键合层102的一侧。
如图3和图4所示，目标基板20包括衬底基板201以及依次设置在衬底基板201上的基板键合层202和辅助对位层203，基板键合层202包括第一基板键合电极2021和第二基板键合电极2022，辅助对位层203包括多个对位孔2030，对位孔2030开设于辅助对位层203远离衬底基板201的一侧的表面上；对位孔2030包括第一对位孔2031、第二对位孔2032、第三对位孔2033，第一基板键合电极2021至少部分通过第一对位孔2031裸露，第二基板键合电极2022至少部分通过第二对位孔2032裸露，第三对位孔2033与配重结构1023的形状相同。
如图5-8所示，本发明实施例的芯片转移方法包括：
步骤001：将目标基板20放置于一容器30内，容器30盛有绝缘流体301；
步骤002：将多个芯片10放置于绝缘流体301中，芯片10在重力作用下在绝缘流体301中朝向目标基板20下落；
步骤003：芯片10落于目标基板20上，第一芯片键合电极1021通过第一对位孔2031与第一基板键合电极2021接触，第二芯片键合电极1022通过第二对位孔2032与第二基板键合电极2022接触，配重结构1023位于第三对位孔2033内；
步骤004：向芯片10施加压力F，使第一芯片键合电极1021与第一基板键合电极2021键合，第二芯片键合电极1022与第二基板键合电极2022键合。
具体而言，本实施例的芯片转移方法，首先将目标基板20放置于一盛有绝缘流体301的容器30内。
然后将多个芯片10放置于绝缘流体301中，芯片10在重力作用下在绝缘流体301中朝向目标基板20下落(如图5所示)。
芯片10落于目标基板20上，第一芯片键合电极1021通过第一对位孔2031与第一基板键合电极2021接触，第二芯片键合电极1022通过第二对位孔2032与第二基板键合电极2022接触，配重结构1023位于第三对位孔2033内(如图6所示)。
当第一芯片键合电极1021落入第一对位孔2031时、第二芯片键合电极1022落入第二对位孔2032时，配重结构1023落入第三对位孔2033时，可向芯片10施加压力F，例如用压头对芯片10施加朝向目标基板20的力，使第一芯片键合电极1021与第一基板键合电极2021键合，第二芯片键合电极1022与第二基板键合电极2022键合，完成转运(如图7所示)。由于本实施例的芯片转移方法采用绝缘流体301实现芯片10与目标基板20的对位，从而可以实现芯片10的批量转移，转移效率高。
本实施例的上述芯片转移方法中，芯片10包括芯片主体101以及设置在芯片主体101上的芯片键合层102，芯片键合层102包括第一芯片键合电极1021、第二芯片键合电极1022、配重结构1023，配重结构1023围绕第一芯片键合电极1021和第二芯片键合电极1022设置；本实施例通过配重结构1023的设置，使得芯片10的重心G始终位于芯片主体101朝向芯片键合层102的一侧，即芯片10重心G位于第一芯片键合电极1021和第二芯片键合电极1022的同侧，当芯片10随着绝缘流体301的流动一起移动时，可以使得芯片10的第一芯片键合电极1021和第二芯片键合电极1022始终向下，即朝向目标基板20的基板键合层202，避免在绝缘流体301中转移时出现部分第一芯片键合电极1021和第二芯片键合电极1022向上的情况，使得芯片10在下落于目标基板20的过程中更容易对准目标基板20上的对位孔2030，从而可以提高转运成功率。
由于本实施例的目标基板20包括衬底基板201以及依次设置在衬底基板201上的基板键合层202和辅助对位层203，基板键合层202包括第一基板键合电极2021和第二基板键合电极2022，第一基板键合电极2021与芯片10的第一芯片键合电极1021对应设置，第二基板键合电极2022与芯片10的第二芯片键合电极1022对应设置，当芯片10在重力作用下在绝缘流体301中朝向目标基板20下落时，芯片10慢慢落于目标基板20上，第一芯片键合电极1021通过第一对位孔2031与第一基板键合电极2021接触，第二芯片键合电极1022通过第二对位孔2032与第二基板键合电极2022接触，第三对位孔2033与配重结构1023的形状相同，可以使配重结构1023卡嵌于第三对位孔2033内。本实施例采用的芯片10和目标基板20结构，在将芯片10转移至目标基板20上时，仅需依靠芯片10自身重力即可完成对位，免去静电辅助处理使芯片10的芯片键合电极和目标基板20的基板键合电极通电对位的过程，简化转移工艺流程，从而提高了转运效率。
需要说明的是，本实施例的第一芯片键合电极1021、第二芯片键合电极1022的材料可以相同或不同，仅需满足均是为导电材料(例如金属材料或半导体氧化物材料等)即可。配重结构1023的材料可以为氧化硅、二氧化硅、氧化铝或有机树脂等绝缘材料。其中，第一芯片键合电极1021、第二芯片键合电极1022可以采用光刻法或电镀法制备，配重结构1023可以采用光刻法制备。可选的，配重结构1023可以为图2所示的环形结构，但不仅限于此种结构，还可以为其他形状，如图9-10所示，图9是图1芯片的另一种正视结构示意图，图10是图1芯片的另一种正视结构示意图，仅需满足配重结构1023的设计可以使整个芯片10的重心G位于芯片主体101朝向芯片键合层102的一侧即可，本实施例不作具体限定。
在一些可选实施例中，请参考图11和图12，图11是本发明实施例提供的另一种芯片转移方法的流程框图，图12是图11中步骤0021的结构示意图，本实施例提供的芯片转移方法还包括：芯片10与目标基板20在绝缘流体301中接触后，盛放绝缘流体301的容器30沿第一方向X和/或沿第二方向Y移动，使芯片10跟随容器30沿第一方向X和/或第二方向Y移动，使第一芯片键合电极1021进入第一对位孔2031内，使第二芯片键合电极1022进入第二对位孔2032内，同时使配重结构1023进入第三对位孔2033内。其中，在平行于芯片主体所在平面的方向上，第一方向X和第二方向Y在水平面上相交(如图12所示，第二方向Y垂直于纸面方向)，可选的，容器30移动的幅度较小，只需达到使芯片10在容器30内有轻微晃动的效果即可。
具体而言，本实施例提供的芯片转移方法，在步骤002：将多个芯片10放置于绝缘流体301中，芯片10在重力作用下在绝缘流体301中朝向目标基板20下落之后，还包括步骤0021：芯片10与目标基板20在绝缘流体301中接触后，盛放绝缘流体301的容器30沿第一方向X和/或沿第二方向Y移动，使芯片10跟随容器30仅沿第一方向X移动，或者使芯片10跟随容器30仅沿第二方向Y移动，或者使芯片10跟随容器30沿第一方向X和第二方向Y同时移动，使第一芯片键合电极1021进入第一对位孔2031内，使第二芯片键合电极1022进入第二对位孔2032内，同时使配重结构1023进入第三对位孔2033内，由于在芯片10落入目标基板20的过程中，会存在有部分芯片10没有落入的情况，因此为了进一步提升芯片转移准确率，可通过在任一芯片10与目标基板20在绝缘流体301中接触后，使盛放绝缘流体301的容器30沿第一方向X和/或沿第二方向Y移动，进而带动芯片10跟随容器30沿第一方向X和/或第二方向Y移动，即通过增加扰动外力，使容器30轻微晃动，达到使部分仅靠自身重力下落的没有准确落入目标基板20对位孔2030内的芯片10，可以进一步依靠轻微扰动，使第一芯片键合电极1021进入第一对位孔2031内，第二芯片键合电极1022进入第二对位孔2032内，同时配重结构1023进入第三对位孔2033内，以使更多芯片10正确对位。如图12的虚线框C中的芯片10示意，虽然芯片10与目标基板20在绝缘流体301中接触，但是此时第一芯片键合电极1021没有进入第一对位孔2031内，因此需要使盛放绝缘流体301的容器30沿第一方向X移动，带动虚线框C中芯片10跟随容器30沿第一方向X稍微晃动，进而使虚线框C中芯片10的第一芯片键合电极1021进入第一对位孔2031内，第二芯片键合电极1022进入第二对位孔2032内，同时配重结构1023进入第三对位孔2033内，进一步提升转运效率和转运准确率。
在一些可选实施例中，请参考图13和图14，图13是本发明实施例提供的芯片在转移过程中的另一种剖面结构示意图，图14是图13中的对位板的正视结构示意图，本实施例中，在目标基板20的上方还设有对位板40，对位板40与目标基板20之间的距离L大于零，对位板40上开设有多个筛孔401，芯片10在下落过程中经筛孔401后落于目标基板20上；在垂直于目标基板20的方向上，筛孔401与第三对位孔2033一一对应设置。
本实施例进一步解释说明了芯片转移方法中，可通过设于目标基板20上方的对位板40，使芯片10在下落过程中经对位板40上开设的筛孔401后落于目标基板20上，对位板40与目标基板20之间的距离L大于零，即对位板40设置于芯片10下落的路径中；对位板40上开设有多个筛孔401，在垂直于目标基板20的方向上，筛孔401与第三对位孔2033一一对应设置，即筛孔401的外径大于芯片10在平行于芯片主体101所在平面方向上的大小，可以使芯片10无阻挡的从筛孔401穿过后落于目标基板20上，进而可以起到对位的作用，进一步提升芯片转运的准确率。
在一些可选实施例中，请参考图15，图15是本发明实施例提供的芯片和目标基板的剖面结构比对示意图，本实施例中，在平行于芯片主体101所在平面E的方向上，第一芯片键合电极1021的外径d1小于第一对位孔2031的孔径D1，第二芯片键合电极1022的外径d2小于第二对位孔2032的孔径D2，配重结构1023的外径d3小于第三对位孔2033的孔径D3。
在垂直于芯片主体101所在平面E的方向Z上，第一芯片键合电极1021的高度h1大于或等于第一对位孔2031的深度H1，第二芯片键合电极1022的高度h2大于或等于第二对位孔2032的深度H2，配重结构1023的高度h3小于或等于第三对位孔2033的深度H3。
本实施例进一步解释说明了在平行于芯片主体101所在平面E的方向上，第一芯片键合电极1021的外径d1小于第一对位孔2031的孔径D1，第二芯片键合电极1022的外径d2小于第二对位孔2032的孔径D2，配重结构1023的外径d3小于第三对位孔2033的孔径D3，从而可以使芯片10落于目标基板20上时，第一芯片键合电极1021可以内嵌于第一对位孔2031内，第二芯片键合电极1022可以内嵌于第二对位孔2032内，同时配重结构1023可以卡嵌于第三对位孔2033内，实现芯片10转移至目标基板20上的目的。并且，本实施例进一步限定了在垂直于芯片主体101所在平面E的方向Z上，第一芯片键合电极1021的高度h1大于或等于第一对位孔2031的深度H1，第二芯片键合电极1022的高度h2大于或等于第二对位孔2032的深度H2，从而可以使芯片10落于目标基板20上，完成转移之后，第一芯片键合电极1021可以与第一对位孔2031内的第一基板键合电极2021接触通电，第二芯片键合电极1022可以与第二对位孔2032内的第二基板键合电极2022接触通电，而在芯片10落于目标基板20上时，由于配重结构1023的端部无需与第三对位孔2033的底部接触，只需满足能够落入第三对位孔2033中，实现准确对位的效果即可，因此配重结构1023的高度h3可以小于或等于第三对位孔2033的深度H3。
在一些可选实施例中，请继续参考图2、图9、图10，本实施例的配重结构1023的平行于芯片主体101所在平面的横截面的形状为中心对称图形。
本实施例进一步解释说明了配重结构1023的平行于芯片主体101所在平面的横截面的形状为中心对称图形(如图2、图9、图10所示配重结构1023的横截面图形)，由于配重结构1023围绕第一芯片键合电极1021和第二芯片键合电极1022设置，因此当配重结构1023的平行于芯片主体101所在平面的横截面的形状为中心对称图形时，可以使配重结构1023的中心尽量与芯片10的中心线靠近，甚至重合，进而使配重结构1023加在芯片10上的重力平衡，从而使芯片10下落过程中芯片10的重心G始终位于芯片主体101朝向芯片键合层102的一侧的同时，还可以尽量使芯片10保持平衡，平稳地落于目标基板20上，避免芯片10在下落时歪斜造成对位困难的情况发生。
在一些可选实施例中，请结合参考图1、图3、图16-图19，图16是图1芯片的另一种正视结构示意图，图17是与图16匹配的目标基板的正视结构示意图，图18是图1芯片的另一种正视结构示意图，图19是与图18匹配的目标基板的正视结构示意图，本实施例中，第一芯片键合电极1021的平行于芯片主体101所在平面的横截面的形状与第一对位孔2031的平行于衬底基板201所在平面的横截面的形状相同，第二芯片键合电极1022的平行于芯片主体101所在平面的横截面的形状与第二对位孔2032的平行于衬底基板201所在平面的横截面的形状相同；第一芯片键合电极1021的横截面的形状与第二芯片键合电极1022的横截面的形状不相同。
本实施例进一步解释说明了第一芯片键合电极1021的平行于芯片主体101所在平面的横截面的形状与第一对位孔2031的平行于衬底基板201所在平面的横截面的形状相同，第二芯片键合电极1022的平行于芯片主体101所在平面的横截面的形状与第二对位孔2032的平行于衬底基板201所在平面的横截面的形状相同，从而可以使第一芯片键合电极1021通过第一对位孔2031与第一基板键合电极2021较好的接触，第二芯片键合电极1022通过第二对位孔2032与第二基板键合电极2022较好的接触，实现第一芯片键合电极1021与第一基板键合电极2021键合，第二芯片键合电极1022与第二基板键合电极2022键合，完成芯片转移。
而第一芯片键合电极1021的横截面的形状与第二芯片键合电极1022的横截面的形状不相同，可以避免发生第一芯片键合电极1021落入第二对位孔2032中与第二基板键合电极2022键合，而第二芯片键合电极1022落入第一对位孔2031中与第一基板键合电极2021键合的情况，防止芯片10与目标基板20键合对位错误，有利于提高芯片10的转运准确率。
可选的，如图16所示，第一芯片键合电极1021的横截面的形状可以为圆形，第二芯片键合电极1022的横截面的形状可以为长方形，或者两者形状对调；可选的，如图18所示，第一芯片键合电极1021的横截面的形状可以为正方形，第二芯片键合电极1022的横截面的形状可以为长方形，或者两者形状对调。需要说明的是，本实施例图16-图19仅是举例说明第一芯片键合电极1021的横截面的形状与第二芯片键合电极1022的横截面的形状不相同的情况，但不仅限于此形状第一芯片键合电极1021的横截面的形状与第二芯片键合电极1022的横截面的形状可以为其他形状，仅需满足两者横截面形状不同即可，本实施例不作具体限定，具体实施时，可根据实际需求选择设置。
在一些可选实施例中，请结合参考图20-23，图20是本发明实施例提供的芯片的另一种剖面结构示意图，图21是图20芯片的正视结构示意图，图22是与图20匹配的目标基板的剖面结构示意图，图23是与图20匹配的目标基板的正视结构示意图，本实施例中，第一芯片键合电极1021的平行于芯片主体101所在平面的横截面的形状为圆形，第二芯片键合电极1022的平行于芯片主体101所在平面的横截面的形状为环形，且第二芯片键合电极1022围绕第一芯片键合电极1021设置。可选的，与该芯片10结构匹配的目标基板20上的各部件的结构如图22和图23所示。
本实施例进一步解释说明了第一芯片键合电极1021的平行于芯片主体101所在平面的横截面的形状为圆形，第二芯片键合电极1022的平行于芯片主体101所在平面的横截面的形状为环形，由于环形的第二芯片键合电极1022围绕圆形的第一芯片键合电极1021设置，从而可以进一步避免第一芯片键合电极1021落入第二对位孔2032中与第二基板键合电极2022键合，而第二芯片键合电极1022落入第一对位孔2031中与第一基板键合电极2021键合的情况发生，可以更有效地防止芯片10与目标基板20键合对位错误，有利于进一步提高芯片10的转运准确率。
在一些可选实施例中，请继续结合参考图15、图16、图18、图20和图21，本实施例中，第一芯片键合电极1021和第二芯片键合电极1022的材料密度相同，且均为ρ，第一芯片键合电极1021和第二芯片键合电极1022在平行于芯片主体101所在平面E的方向上的横截面的面积相同，且均为S，第一芯片键合电极1021和第二芯片键合电极1022在垂直于芯片主体101所在平面E的方向Z上的高度相同，且均为h。
本实施例进一步解释说明了虽然为了防止芯片10与目标基板20键合对位错误，设计了第一芯片键合电极1021和第二芯片键合电极1022的形状不同，但是可以通过将第一芯片键合电极1021和第二芯片键合电极1022的材料密度设置均为ρ，第一芯片键合电极1021和第二芯片键合电极1022在平行于芯片主体101所在平面E的方向上的横截面的面积设置均为S，第一芯片键合电极1021和第二芯片键合电极1022在垂直于芯片主体101所在平面E的方向Z上的高度设置均为h，从而可以使第一芯片键合电极1021和第二芯片键合电极1022的重量相同，且均为ρ×S×h。由于第一芯片键合电极1021和第二芯片键合电极1022的重量相同，进而可以使第一芯片键合电极1021和第二芯片键合电极1022两者关于中心竖截面为轴对称结构，其中中心竖截面为芯片10的中心线所在的且垂直于芯片主体101所在平面E的截面(如图15、图16、图18所示)，或者可以以芯片10的中心线上任一点为中心，使芯片10上的两个芯片键合电极关于此中心为中心对称结构(如图20和图21所示)。由于配重结构1023围绕第一芯片键合电极1021和第二芯片键合电极1022设置，可选的，配重结构1023的平行于芯片主体101所在平面的横截面的形状为中心对称图形，因此本实施例可以使配重结构1023的重心、芯片10的重心G均尽可能与芯片10的中心线重合，从而进一步使芯片10在下落过程中保持平衡，平稳地落于目标基板20上，避免芯片10在下落时歪斜造成对位困难的情况发生。
在一些可选实施例中，请继续结合参考图1-2、图15、图16、图18、图20和图21，本实施例中，第一芯片键合电极1021、第二芯片键合电极1022、配重结构1023三者的重量之和为G1，芯片主体101的重量为G2，其中，G2＜G1≤1.5G2。
本实施例进一步解释说明了为了使芯片10的重心G始终位于芯片主体101朝向芯片键合层102的一侧，即芯片10重心G位于第一芯片键合电极1021和第二芯片键合电极1022的同侧，本实施例将第一芯片键合电极1021、第二芯片键合电极1022、配重结构1023三者的重量之和G1设计为大于芯片主体101的重量G2，当芯片10随着绝缘流体301的流动一起移动时，可以使得芯片10的第一芯片键合电极1021和第二芯片键合电极1022因第一芯片键合电极1021、第二芯片键合电极1022、配重结构1023三者的重量之和较大而始终向下，即朝向目标基板20的基板键合层202，避免在绝缘流体301中转移时出现部分第一芯片键合电极1021和第二芯片键合电极1022向上的情况，使得芯片10在下落于目标基板20的过程中更容易对准目标基板20上的对位孔2030，从而可以提高转运成功率。同时，本实施例还设置第一芯片键合电极1021、第二芯片键合电极1022、配重结构1023三者的重量之和G1小于或等于芯片主体101的重量G2的1.5倍，优选的第一芯片键合电极1021、第二芯片键合电极1022、配重结构1023三者的重量之和G1等于芯片主体101的重量G2的1.3倍，进而可以避免第一芯片键合电极1021、第二芯片键合电极1022、配重结构1023三者的重量之和过大造成芯片10落于目标基板20上的过程太快，影响对位调整。
在一些可选实施例中，请继续结合参考图1-2、图15、图16、图18、图20和图21，本实施例中，配重结构1023的材料密度大于芯片主体101的材料密度。
可选地，第一芯片键合电极1021的材料和第二芯片键合电极1022的材料均可以为金属材料，该金属材料可以为金属钼(Mo)、金属铜(Cu)、金属铝(Al)及其合金材料；或者，第一芯片键合电极1021的材料和第二芯片键合电极1022的材料均可以为半导体氧化物，该半导体氧化物可以氧化铟锡(Indium tin oxide，ITO)、氧化铟锌(Indium zinc oxide，IZO)或掺铝氧化锌(aluminum-doped zinc oxide，ZnO:Al)等。配重结构1023可以选用与第一芯片键合电极1021的材料、第二芯片键合电极1022相同的材料，例如配重结构1023的材料可以为铜的合金等，而目前芯片主体101常用的材料一般为镓、氮、砷、磷等的化合物，如氮化镓、砷化镓、磷化镓等。本实施例仅是举例说明芯片10的各个结构可以采用的材料，但不仅限于上述材料，还可以为其他能满足配重结构1023的材料密度大于芯片主体101的材料密度的其他任意材料，配重结构1023选用密度较大的材料，有利于使第一芯片键合电极1021、第二芯片键合电极1022、配重结构1023三者的重量之和G1设计为大于芯片主体101的重量G2，实现芯片10的重心G始终位于芯片主体101朝向芯片键合层102的一侧。
在一些可选实施例中，请继续结合参考图1-2、图15、图16、图18、图20和图21，本实施例提供了一种芯片10，芯片10包括芯片主体101以及设置在芯片主体101上的芯片键合层102，芯片键合层102包括第一芯片键合电极1021、第二芯片键合电极1022、配重结构1023，配重结构1023围绕第一芯片键合电极1021和第二芯片键合电极1022设置，芯片10的重心G位于芯片主体101朝向芯片键合层102的一侧。
本实施例设计的芯片10结构，通过配重结构1023的设置，使得芯片10的重心G始终位于芯片主体101朝向芯片键合层102的一侧，即芯片10重心G位于第一芯片键合电极1021和第二芯片键合电极1022的同侧，当芯片10随着绝缘流体301的流动一起移动时，可以使得芯片10的第一芯片键合电极1021和第二芯片键合电极1022始终向下，即朝向目标基板20的基板键合层202，避免在绝缘流体301中转移时出现部分第一芯片键合电极1021和第二芯片键合电极1022向上的情况，使得芯片10在下落于目标基板20的过程中更容易对准目标基板20上的对位孔2030，从而可以提高转运成功率。
在一些可选实施例中，请继续结合参考图1-2、图15、图16、图18、图20和图21，本实施例中，芯片10的重心G位于芯片主体101的中心线L0上，芯片主体101的中心线L0穿过芯片主体101的中心J，且垂直于芯片主体101所在的平面E。
本实施例进一步限定了芯片10的重心G位于芯片主体101的中心线L0上，芯片主体101的中心线L0穿过芯片主体101的中心J，且垂直于芯片主体101所在的平面E，从而进一步使芯片10在下落过程中保持平衡，平稳地落于目标基板20上，避免芯片10在下落时歪斜造成对位困难的情况发生。
在一些可选实施例中，请参考图24，图24是本发明实施例提供的一种显示面板的剖面结构示意图，本实施例提供的一种显示面板000，包括目标基板20和芯片10；
芯片10包括芯片主体101以及设置在芯片主体101上的芯片键合层102，芯片键合层102包括第一芯片键合电极1021、第二芯片键合电极1022、配重结构1023，配重结构1023围绕第一芯片键合电极1021和第二芯片键合电极1022设置，芯片10的重心G位于芯片主体101朝向芯片键合层102的一侧
目标基板20包括衬底基板201以及依次设置在衬底基板201上的基板键合层202和辅助对位层203，基板键合层202包括第一基板键合电极2021和第二基板键合电极2022，辅助对位层203包括多个对位孔2030，对位孔2030开设于辅助对位层203远离衬底基板201的一侧的表面上；对位孔2030包括第一对位孔2031、第二对位孔2032、第三对位孔2033，第一基板键合电极2021至少部分通过第一对位孔2031裸露，第二基板键合电极2022至少部分通过第二对位孔2032裸露，第三对位孔2033与配重结构1023的形状相同；
第一基板键合电极2021通过第一对位孔2031与芯片10上的第一芯片键合电极1021键合，第二基板键合电极2022通过第二对位孔2032与芯片10上的第二芯片键合电极1022键合，目标基板20通过第三对位孔2033与配重结构1023嵌合。
可选的，本实施例的衬底基板201可以包括两个电极(图24中未示意)，两个电极与第一基板键合电极2021、第二基板键合电极2022一一对应连接，第一基板键合电极2021、第二基板键合电极2022用于在将芯片10转移至该目标基板20时与第一芯片键合电极1021、第二芯片键合电极1022键合。示例地，上述两个电极包括阳极和阴极，第一基板键合电极2021可以为阳极键合结构，第一基板键合电极2021与衬底基板201的阳极连接，第一基板键合电极2021用于与芯片10的第一芯片键合电极1021键合，第二基板键合电极2022可以为阴极键合结构，第二基板键合电极2022与衬底基板201的阴极连接，第二基板键合电极2022用于与芯片10的第二芯片键合电极1022键合。在一些实施场景中，上述阳极键合结构又称为阳极pad，上述阴极键合结构又称为阴极pad。
在一些可选实施例中，请参考图25，图25是本发明实施例提供的另一种显示面板的剖面结构示意图，本实施例中，目标基板20的衬底基板201可以是显示背板(图25中均未填充)，衬底基板201包括玻璃基板2011(或者其他刚性基板或柔性基板)以及依次设置在玻璃基板2011上的薄膜晶体管2012、平坦层2013和电极层，电极层包括阳极2014和阴极2015，薄膜晶体管2012包括栅极、栅绝缘层、有源层、层间介质层、源极和漏极(图25中未标号)，衬底基板201还包括数据线和阴极走线2016，数据线、阴极走线2016和源漏极层同层设置，数据线与源极连接，平坦层2013具有阳极过孔(图25中未标号)和阴极过孔(图25中未标号)，阳极2014通过阳极过孔与漏极连接，阴极2015通过阴极过孔与阴极走线2016连接。基板键合层202位于电极层远离平坦层2013的一侧，第一基板键合电极2021与衬底基板201的阳极2014连接，第二基板键合电极2022与衬底基板201的阴极2015连接。
本实施例设计采用的芯片10及目标基板20结构具有上述实施例中芯片10转移方法的有益效果，由于上述实施例的芯片转移方法可以实现芯片10的批量转移，转移效率高，准确率高，因此本实施例的显示面板在制作时，可以提高显示面板000的制作效率和良品率，有利于缩短工艺流程，降低制作成本。
通过上述实施例可知，本发明提供的芯片转移方法、芯片及显示面板，至少实现了如下的有益效果：
本发明的芯片转移方法，通过配重结构的设置，使得芯片的重心始终位于芯片主体朝向芯片键合层的一侧，当芯片随着绝缘流体的流动一起移动时，可以使得芯片的第一芯片键合电极和第二芯片键合电极始终向下，即朝向目标基板的基板键合层，避免在绝缘流体中转移时出现部分第一芯片键合电极和第二芯片键合电极向上的情况，使得芯片在下落于目标基板的过程中更容易对准目标基板上的对位孔，从而可以提高转运成功率。并且当芯片在重力作用下在绝缘流体中朝向目标基板下落时，芯片的第一芯片键合电极通过第一对位孔与目标基板的第一基板键合电极接触，芯片的第二芯片键合电极通过第二对位孔与目标基板的第二基板键合电极接触，目标基板的第三对位孔与芯片的配重结构的形状相同，可以使配重结构最终卡嵌于第三对位孔内。本发明采用的芯片和目标基板结构，在将芯片转移至目标基板上时，仅需依靠芯片自身重力即可完成对位，免去静电辅助处理使芯片的芯片键合电极和目标基板的基板键合电极通电对位的过程，简化转移工艺流程，从而提高了转运效率。
虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。
Claims (14)
1.一种芯片转移方法，其特征在于，所述转移方法用于将芯片转移至目标基板；
所述芯片包括芯片主体以及设置在所述芯片主体上的芯片键合层，所述芯片键合层包括第一芯片键合电极、第二芯片键合电极、配重结构，所述配重结构围绕所述第一芯片键合电极和所述第二芯片键合电极设置，所述芯片的重心位于所述芯片主体朝向所述芯片键合层的一侧；
所述目标基板包括衬底基板以及依次设置在所述衬底基板上的基板键合层和辅助对位层，所述基板键合层包括第一基板键合电极和第二基板键合电极，所述辅助对位层包括多个对位孔，所述对位孔开设于所述辅助对位层远离所述衬底基板的一侧的表面上；所述对位孔包括第一对位孔、第二对位孔、第三对位孔，所述第一基板键合电极至少部分通过所述第一对位孔裸露，所述第二基板键合电极至少部分通过所述第二对位孔裸露，所述第三对位孔与所述配重结构的形状相同；
所述转移方法包括：
将目标基板放置于一容器内，所述容器盛有绝缘流体；
将多个所述芯片放置于所述绝缘流体中，所述芯片在重力作用下在所述绝缘流体中朝向所述目标基板下落；
所述芯片落于所述目标基板上，所述第一芯片键合电极通过所述第一对位孔与所述第一基板键合电极接触，所述第二芯片键合电极通过所述第二对位孔与所述第二基板键合电极接触，所述配重结构位于所述第三对位孔内；
向所述芯片施加压力，使所述第一芯片键合电极与所述第一基板键合电极键合，所述第二芯片键合电极与所述第二基板键合电极键合。
2.根据权利要求1所述的芯片转移方法，其特征在于，所述转移方法还包括：所述芯片与所述目标基板在所述绝缘流体中接触后，盛放所述绝缘流体的容器沿第一方向和/或沿第二方向移动，使所述芯片跟随所述容器沿所述第一方向和/或所述第二方向移动，使所述第一芯片键合电极进入所述第一对位孔内，使所述第二芯片键合电极进入所述第二对位孔内，同时使所述配重结构进入所述第三对位孔内。
3.根据权利要求1所述的芯片转移方法，其特征在于，在所述目标基板的上方还设有对位板，所述对位板与所述目标基板之间的距离大于零，所述对位板上开设有多个筛孔，所述芯片在下落过程中经所述筛孔后落于所述目标基板上；
在垂直于所述目标基板的方向上，所述筛孔与所述第三对位孔一一对应设置。
4.根据权利要求1所述的芯片转移方法，其特征在于，
在平行于所述芯片主体所在平面的方向上，所述第一芯片键合电极的外径小于所述第一对位孔的孔径，所述第二芯片键合电极的外径小于所述第二对位孔的孔径，所述配重结构的外径小于所述第三对位孔的孔径；
在垂直于所述芯片主体所在平面的方向上，所述第一芯片键合电极的高度大于或等于所述第一对位孔的深度，所述第二芯片键合电极的高度大于或等于所述第二对位孔的深度，所述配重结构的高度小于或等于所述第三对位孔的深度。
5.根据权利要求1所述的芯片转移方法，其特征在于，
所述配重结构的平行于所述芯片主体所在平面的横截面的形状为中心对称图形。
6.根据权利要求1所述的芯片转移方法，其特征在于，
所述第一芯片键合电极的平行于所述芯片主体所在平面的横截面的形状与所述第一对位孔的平行于所述衬底基板所在平面的横截面的形状相同，所述第二芯片键合电极的平行于所述芯片主体所在平面的横截面的形状与所述第二对位孔的平行于所述衬底基板所在平面的横截面的形状相同；
所述第一芯片键合电极的所述横截面的形状与所述第二芯片键合电极的所述横截面的形状不相同。
7.根据权利要求6所述的芯片转移方法，其特征在于，所述第一芯片键合电极的平行于所述芯片主体所在平面的横截面的形状为圆形，所述第二芯片键合电极的平行于所述芯片主体所在平面的横截面的形状为环形，且所述第二芯片键合电极围绕所述第一芯片键合电极设置。
8.根据权利要求6所述的芯片转移方法，其特征在于，所述第一芯片键合电极和所述第二芯片键合电极的材料密度相同，所述第一芯片键合电极和所述第二芯片键合电极在平行于所述芯片主体所在平面的方向上的横截面的面积相同，所述第一芯片键合电极和所述第二芯片键合电极在垂直于所述芯片主体所在平面的方向上的高度相同。
9.根据权利要求1所述的芯片转移方法，其特征在于，所述第一芯片键合电极、所述第二芯片键合电极、所述配重结构三者的重量之和为G1，所述芯片主体的重量为G2，其中，G2＜G1≤1.5G2。
10.根据权利要求1所述的芯片转移方法，其特征在于，所述配重结构的材料密度大于所述芯片主体的材料密度。
11.根据权利要求10所述的芯片转移方法，其特征在于，所述第一芯片键合电极、所述第二芯片键合电极、所述配重结构三者的材料相同。
12.一种芯片，其特征在于，
所述芯片包括芯片主体以及设置在所述芯片主体上的芯片键合层，所述芯片键合层包括第一芯片键合电极、第二芯片键合电极、配重结构，所述配重结构围绕所述第一芯片键合电极和所述第二芯片键合电极设置，所述芯片的重心位于所述芯片主体朝向所述芯片键合层的一侧。
13.根据权利要求12所述的芯片，其特征在于，所述芯片的重心位于所述芯片主体的中心线上，所述芯片主体的中心线穿过所述芯片主体的中心，且垂直于所述芯片主体所在的平面。
14.一种显示面板，其特征在于，包括目标基板和芯片；
所述芯片包括芯片主体以及设置在所述芯片主体上的芯片键合层，所述芯片键合层包括第一芯片键合电极、第二芯片键合电极、配重结构，所述配重结构围绕所述第一芯片键合电极和所述第二芯片键合电极设置，所述芯片的重心位于所述芯片主体朝向所述芯片键合层的一侧；
所述目标基板包括衬底基板以及依次设置在所述衬底基板上的基板键合层和辅助对位层，所述基板键合层包括第一基板键合电极和第二基板键合电极，所述辅助对位层包括多个对位孔，所述对位孔开设于所述辅助对位层远离所述衬底基板的一侧的表面上；所述对位孔包括第一对位孔、第二对位孔、第三对位孔，所述第一基板键合电极至少部分通过所述第一对位孔裸露，所述第二基板键合电极至少部分通过所述第二对位孔裸露，所述第三对位孔与所述配重结构的形状相同；
所述第一基板键合电极通过所述第一对位孔与所述芯片上的所述第一芯片键合电极键合，所述第二基板键合电极通过所述第二对位孔与所述芯片上的所述第二芯片键合电极键合，所述目标基板通过所述第三对位孔与所述配重结构嵌合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911359422.7A CN111081608B (zh) | 2019-12-25 | 2019-12-25 | 芯片转移方法、芯片及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911359422.7A CN111081608B (zh) | 2019-12-25 | 2019-12-25 | 芯片转移方法、芯片及显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111081608A CN111081608A (zh) | 2020-04-28 |
| CN111081608B true CN111081608B (zh) | 2022-04-12 |
Family
ID=70317832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911359422.7A Active CN111081608B (zh) | 2019-12-25 | 2019-12-25 | 芯片转移方法、芯片及显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111081608B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112967966B (zh) * | 2020-05-06 | 2021-12-21 | 重庆康佳光电技术研究院有限公司 | 一种巨量转移方法及巨量转移设备 |
| CN114335286B (zh) * | 2020-09-30 | 2024-01-23 | Tcl科技集团股份有限公司 | Led芯片的键合方法 |
| CN113451274B (zh) * | 2020-10-28 | 2022-08-05 | 重庆康佳光电技术研究院有限公司 | Led芯片组件、显示面板及制备方法 |
| CN113725253B (zh) * | 2021-08-31 | 2024-05-10 | 上海天马微电子有限公司 | 显示面板和显示装置 |
| CN115249725A (zh) * | 2022-08-29 | 2022-10-28 | 厦门大学 | 一种显示面板及其制备方法 |
| CN116818504B (zh) * | 2023-08-28 | 2023-12-01 | 徐州盛科半导体科技有限公司 | 一种半导体激光芯片的测试设备 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6189208B1 (en) * | 1998-09-11 | 2001-02-20 | Polymer Flip Chip Corp. | Flip chip mounting technique |
| US6227345B1 (en) * | 1998-03-23 | 2001-05-08 | Murata Manufacturing Co., Ltd. | Transfer apparatus of chip components |
| CN109216400A (zh) * | 2018-10-29 | 2019-01-15 | 厦门乾照光电股份有限公司 | Micro LED阵列器件、巨量转移装置及相关方法 |
| CN110034061A (zh) * | 2019-04-24 | 2019-07-19 | 京东方科技集团股份有限公司 | 芯片转移方法、芯片及目标基板 |
| CN110061106A (zh) * | 2019-04-24 | 2019-07-26 | 京东方科技集团股份有限公司 | 芯片、目标基板、制造方法、芯片转移方法及显示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10607515B2 (en) * | 2018-04-19 | 2020-03-31 | Lg Electronics Inc. | Display device using semiconductor light emitting device and method for manufacturing the same |
-
2019
- 2019-12-25 CN CN201911359422.7A patent/CN111081608B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6227345B1 (en) * | 1998-03-23 | 2001-05-08 | Murata Manufacturing Co., Ltd. | Transfer apparatus of chip components |
| US6189208B1 (en) * | 1998-09-11 | 2001-02-20 | Polymer Flip Chip Corp. | Flip chip mounting technique |
| CN109216400A (zh) * | 2018-10-29 | 2019-01-15 | 厦门乾照光电股份有限公司 | Micro LED阵列器件、巨量转移装置及相关方法 |
| CN110034061A (zh) * | 2019-04-24 | 2019-07-19 | 京东方科技集团股份有限公司 | 芯片转移方法、芯片及目标基板 |
| CN110061106A (zh) * | 2019-04-24 | 2019-07-26 | 京东方科技集团股份有限公司 | 芯片、目标基板、制造方法、芯片转移方法及显示装置 |
Non-Patent Citations (2)
| Title |
|---|
| Self-assembly of microscopic chiplets at a liquid-liquid-solid interface forming a flexible segmented;Robert J. Knuesel等;《PROCEEDINGS OF THE NATIONAL ACADEMY OF SCIENCES OF THE UNITED STATES OF AMERICA》;20100119;第107卷(第3期);第993-998页 * |
| SMD真空拾取头设计与优化;李秀鹏;《中国优秀博硕士学位论文全文数据库(硕士)信息科技辑》;20170615(第06期);第I135-98页、第二章 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111081608A (zh) | 2020-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111081608B (zh) | 芯片转移方法、芯片及显示面板 | |
| US9935136B2 (en) | Manufacturing method of display with lighting devices | |
| US20230119947A1 (en) | A substrate for manufacturing display device and a manufacturing method using the same | |
| CN106816451B (zh) | 微型发光显示装置及其制造方法 | |
| US11984337B2 (en) | Device for self-assembling semiconductor light-emitting diodes | |
| US10748792B2 (en) | Method and system for mass arrangement of micro-component devices | |
| US20230215851A1 (en) | Driving backplane, transfer method for light-emitting diode chip, display apparatus | |
| CN110718611B (zh) | 一种Micro LED巨量转移方法、装置及封装结构、显示装置 | |
| US11901208B2 (en) | Substrate chuck for self-assembling semiconductor light emitting diodes | |
| CN111492488B (zh) | 使用半导体发光元件的显示装置及其制造方法 | |
| US20210090925A1 (en) | Device for self-assembling semiconductor light-emitting diodes | |
| US12002691B2 (en) | Device for self-assembling semiconductor light-emitting diodes | |
| JP6600060B2 (ja) | マイクロコンポーネントデバイスの大量配列方法およびシステム | |
| US20190326144A1 (en) | Method and device for self-assembling semiconductor light-emitting diodes | |
| US20210005632A1 (en) | Display substrate and method of manufacturing the same, display device | |
| CN112530852B (zh) | 用于自组装半导体发光二极管的基板卡盘 | |
| US20230083951A1 (en) | Chip tray for self-assembly, and method for supplying semiconductor light emitting elements | |
| US20210090909A1 (en) | Device for self-assembling semiconductor light-emitting diodes | |
| KR102260639B1 (ko) | 반도체 발광소자의 자가조립 장치 | |
| US20220328716A1 (en) | Assembly chamber for self-assembly of semiconductor light-emitting diodes | |
| US20230061671A1 (en) | Chip tray for self-assembly and method for supplying semiconductor light emitting diode | |
| KR102260638B1 (ko) | 반도체 발광소자의 자가조립 장치 | |
| US11794310B2 (en) | Substrate chuck for self-assembling semiconductor light emitting diodes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |