CN115249725A - 一种显示面板及其制备方法 - Google Patents
一种显示面板及其制备方法 Download PDFInfo
- Publication number
- CN115249725A CN115249725A CN202211043484.9A CN202211043484A CN115249725A CN 115249725 A CN115249725 A CN 115249725A CN 202211043484 A CN202211043484 A CN 202211043484A CN 115249725 A CN115249725 A CN 115249725A
- Authority
- CN
- China
- Prior art keywords
- opening
- layer
- type electrode
- bonding layer
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 82
- 238000002955 isolation Methods 0.000 claims abstract description 81
- 238000000034 method Methods 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims description 55
- 239000000463 material Substances 0.000 claims description 39
- 230000004888 barrier function Effects 0.000 claims description 35
- 230000000903 blocking effect Effects 0.000 claims description 29
- 229910000679 solder Inorganic materials 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 16
- 239000011347 resin Substances 0.000 claims description 10
- 229920005989 resin Polymers 0.000 claims description 10
- 239000000853 adhesive Substances 0.000 claims description 9
- 230000001070 adhesive effect Effects 0.000 claims description 9
- 125000006850 spacer group Chemical group 0.000 claims description 5
- 238000002844 melting Methods 0.000 description 6
- 230000008018 melting Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 239000000084 colloidal system Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
- H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
本发明提供一种显示面板及其制备方法，制备方法包括：提供第一基板，第一基板的一侧有若干间隔的Mi cro‑LED芯片；提供第二基板，第二基板的一侧表面有若干导电层；在第二基板上形成隔离层，隔离层中有若干开口组，每个开口组均包括暴露出导电层的表面的第一开口和第二开口，第一开口的宽度小于P型电极的宽度，第二开口的宽度小于N型电极的宽度；在第一开口中形成第一键合层，在第二开口中形成第二键合层；以隔离层对芯片本体支撑将P型电极与第一键合层进行键合的同时将N型电极与第二键合层进行键合，P型电极嵌入第一键合层中，N型电极嵌入第二键合层中。所述方法避免M i cro‑LED芯片与第一键合层、第二键合层之间键合失效。
Description
技术领域
本发明涉及显示技术领域，具体涉及一种显示面板及其制备方法。
背景技术
发光二极管(Light Emitting Diode，LED)是一种重要的光电半导体元件。发光二极管具有低功耗、尺寸小、亮度高、易与集成电路匹配、可靠性高等优点，因而作为光源被广泛应用。随着技术的发展，Micro-LED已经在显示、光通信、室内定位、生物和医疗领域获得了相关的应用，并有望进一步扩展到可穿戴/可植入器件、增强现实/虚拟现实、车载显示、超大型显示以及光通信/光互联、医疗探测、智能车灯、空间成像等多个领域，具有明确可观的市场前景。Micro-LED芯片运用到显示技术上，则需要把数百万甚至数千万颗Micro-LED芯片准确且有效率的移动到显示面板上，以一个4K电视为例，需要转移的Micro-LED芯片就高达2400万颗(以4000×2000×R/G/B三色计算)，即使一次转移1万颗Micro-LED芯片，也需要重复2400次。
然而，现有技术存在Micro-LED芯片和基板键合位置的准确度较差，造成Micro-LED芯片和键合层之间键合失效。
发明内容
因此，本发明要解决的技术问题在于克服现有技术中Micro-LED芯片和键合层之间键合失效的问题，从而提供一种显示面板及其制备方法。
本发明提供一种显示面板的制备方法，包括：提供第一基板，所述第一基板的一侧具有若干间隔的Micro-LED芯片，所述Micro-LED芯片包括：芯片本体；P型电极和N型电极，位于所述芯片本体一侧的部分表面；提供第二基板，所述第二基板的一侧表面具有若干导电层；在所述第二基板上形成隔离层，所述隔离层中具有若干开口组，每个开口组均包括间隔的第一开口和第二开口，所述第一开口和第二开口分别暴露出导电层的表面，所述第一开口的宽度小于所述P型电极的宽度，所述第二开口的宽度小于所述N型电极的宽度；在第一开口中形成第一键合层，在第二开口中形成第二键合层；以所述隔离层对所述芯片本体支撑，将所述P型电极与所述第一键合层进行键合的同时将所述N型电极与所述第二键合层进行键合，所述P型电极嵌入第一键合层中，所述N型电极嵌入第二键合层中。
可选的，所述芯片本体包括：N型半导体层；位于所述N型半导体层一侧的部分表面的有源层；位于所述有源层背离所述N型半导体层一侧表面的P型半导体层；所述P型电极位于部分所述P型半导体层背离所述有源层的一侧表面；所述N型电极位于有源层、P型半导体层和P型电极的侧部的所述N型半导体层一侧的部分表面；将所述P型电极与第一键合层进行键合、以及将所述N型电极与第二键合层进行键合的过程中，以所述隔离层对所述P型电极周围的所述P型半导体层为支撑。
可选的，还包括：在第一开口中形成第一键合层之前，在第一开口的侧壁和第一开口周围的隔离层的顶面之间的交界处形成第一斜坡面；在第二开口中形成第二键合层之前，在第二开口的侧壁和第二开口周围的隔离层的顶面之间的交界处形成第二斜坡面。
可选的，与第一斜坡面连接的隔离层的顶面和所述第一斜坡面之间具有第一夹角；tan(180°-θ1)>μ1，θ1为第一夹角，μ1为第一斜坡面的摩擦系数。
可选的，与第二斜坡面连接的隔离层的顶面和所述第二斜坡面之间具有第二夹角；tan(180°-θ2)>μ2；θ2为第二夹角，μ2为第二斜坡面的摩擦系数。
可选的，还包括：将所述P型电极与第一键合层、所述N型电极与第二键合层进行键合之前，在所述开口组周围的隔离层上形成阻挡层，所述阻挡层中具有第三开口，所述第三开口的宽度大于所述Micro-LED芯片的宽度。
可选的，所述第三开口的宽度小于或等于所述Micro-LED芯片的宽度的1.5倍。
可选的，所述阻挡层为遮光阻挡层。
可选的，所述遮光阻挡层的材料为遮光树脂。
可选的，将所述P型电极与第一键合层、所述N型电极与第二键合层进行键合之后，所述阻挡层背离所述第二基板一侧的顶面的高度大于所述Micro-LED芯片背离所述第二基板一侧的顶面的高度。
可选的，将所述P型电极与第一键合层、所述N型电极与第二键合层进行键合的过程中，采用的绑定设备具有特征对位精度；所述第一开口的宽度大于或等于所述P型电极的宽度与2倍的所述特征对位精度之和，所述第二开口的宽度大于或等于所述N型电极与2倍的所述特征对位精度之和。
可选的，在第一开口中形成第一键合层，在第二开口中形成第二键合层的步骤中，所述第一键合层的厚度大于或等于第一开口的深度的80％且小于或等于第一开口的深度，所述第二键合层的厚度大于或等于第二开口的深度的80％且小于或等于第二开口的深度。
可选的，所述隔离层的厚度小于或等于所述N型电极与所述P型电极的厚度差的50％。
可选的，所述隔离层的厚度为500nm～1000nm。
可选的，所述第一键合层和所述第二键合层的材料为焊料；所述第一键合层和所述第二键合层的材料为导电胶。
本发明还提供一种显示面板，包括：第一基板，所述第一基板的一侧具有若干间隔的Micro-LED芯片，所述Micro-LED芯片包括：芯片本体；P型电极和N型电极，位于所述芯片本体一侧的部分表面；第二基板，所述第二基板的一侧表面具有若干导电层；位于所述第二基板的一侧的隔离层，所述隔离层中具有若干开口组，每个开口组均包括间隔的第一开口和第二开口，所述第一开口和第二开口分别位于导电层上，所述第一开口的宽度小于所述P型电极的宽度，所述第二开口的宽度小于所述N型电极的宽度；位于第一开口中的第一键合层；位于第二开口中的第二键合层；所述P型电极嵌入第一键合层中，所述N型电极嵌入第二键合层中；所述芯片本体与部分隔离层的顶面接触。
可选的，所述芯片本体包括：N型半导体层；位于所述N型半导体层一侧的部分表面的有源层；位于所述有源层背离所述N型半导体层一侧表面的P型半导体层；所述P型电极位于部分所述P型半导体层背离所述有源层的一侧表面；所述N型电极位于有源层、P型半导体层和P型电极的侧部的所述N型半导体层一侧的部分表面；所述P型电极周围的所述P型半导体层与第一开口周围的隔离层的顶面接触。
可选的，第一开口的侧壁和第一开口周围的隔离层的顶面之间具有第一斜坡面；在第二开口的侧壁和第二开口周围的隔离层的顶面之间具有第二斜坡面。
可选的，与第一斜坡面连接的隔离层的顶面和所述第一斜坡面之间具有第一夹角；tan(180°-θ1)>μ1，θ1为第一夹角，μ1为第一斜坡面的摩擦系数。
可选的，与第二斜坡面连接的隔离层的顶面和所述第二斜坡面之间具有第二夹角；tan(180°-θ2)>μ2；θ2为第二夹角，μ2为第二斜坡面的摩擦系数。
可选的，还包括：阻挡层，位于所述开口组周围的隔离层上，所述阻挡层中具有第三开口，所述第三开口的宽度大于所述Micro-LED芯片的宽度。
可选的，所述第三开口的宽度小于或等于所述Micro-LED芯片的宽度的1.5倍。
可选的，所述阻挡层为遮光阻挡层。
可选的，所述遮光阻挡层的材料为遮光树脂。
可选的，将所述P型电极与第一键合层、所述N型电极与第二键合层进行键合之后，所述阻挡层背离所述第二基板一侧的顶面的高度大于所述Micro-LED芯片背离所述第二基板一侧的顶面的高度。
可选的，所述第一开口的宽度大于或等于所述P型电极的宽度与2倍的特征对位精度之和，所述第二开口的宽度大于或等于所述N型电极与2倍的特征对位精度之和，所述特征对位精度为0.5μm～2μm。
可选的，所述第一键合层的厚度大于或等于第一开口的深度的80％且小于或等于第一开口的深度，所述第二键合层的厚度大于或等于第二开口的深度的80％且小于或等于第二开口的深度。
可选的，所述隔离层的厚度小于或等于所述N型电极与所述P型电极的厚度差的50％。
可选的，所述隔离层的厚度为500nm～1000nm。
可选的，所述第一键合层和所述第二键合层的材料为焊料；所述第一键合层和所述第二键合层的材料为导电胶。
本发明的技术方案具有以下有益效果：
本发明技术方案提供的显示面板的制备方法，以所述隔离层对所述芯片本体支撑，将所述P型电极与所述第一键合层进行键合的同时将所述N型电极与所述第二键合层进行键合，所述P型电极嵌入第一键合层中，所述N型电极嵌入第二键合层中。第一开口允许P型电极进入，第二开口允许N型电极进入，所述隔离层对所述P型电极周围的芯片本体支撑，增加了自对位功能，Micro-LED芯片的在横向偏移量受到第一开口的侧壁和第二开口的侧壁的限制，保证了键合的稳定性。其次，第一键合层的材料能限制在第一开口中，第二键合层的材料能限制在第二开口中，减少在键合过程中第一键合层的材料和第二键合层的材料的横向偏移，避免第一键合层和第二键合层发生短路。综上，避免Micro-LED芯片与第一键合层、第二键合层之间键合失效。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1至图2为一种显示面板的制备过程的示意图；
图3至图4为另一种显示面板的制备过程的示意图；
图5至图10为本发明一实施例提供的显示面板的制备过程的示意图；
图11至图13为本发明另一实施例提供的显示面板的制备过程的示意图；
图14至图16为本发明另一实施例提供的显示面板的制备过程的示意图。
具体实施方式
正如背景技术所述，现有技术存在Micro-LED芯片和基板键合位置的准确度较差，造成键合失效。
一种显示面板的制备方法，包括：参考图1，提供第一基板101，所述第一基板上具有导电柱102，导电柱102背离所述第一基板101的表面设置有焊料103；提供第二基板105，第二基板105的一侧表面具有若干间隔的Micro-LED芯片104；将第二基板105和第一基板101相对设置，Micro-LED芯片104的电极朝向焊料103；参考图2，将Micro-LED芯片104的电极与焊料103焊接。
然而，将Micro-LED芯片104的电极与焊料103焊接在一起的过程中，Micro-LED芯片104的电极与焊料103会产生一定的偏离，造成虚焊甚至短路，经研究发现，原因在于：1.在Micro-LED芯片104的电极与焊料103对位的过程中，受到对位设备的对位精度的限制；2.将Micro-LED芯片104的电极与焊料103的焊接采用的是回流焊，在回流焊的过程中焊料103会熔化，Micro-LED芯片104的电极相对于焊料103的位置偏移；3.将Micro-LED芯片104的电极与焊料103焊接在一起采用的共晶真空炉不具备压力系统，无法保证Micro-LED芯片104与焊料103的相对位置不变。
另一种显示面板的制备方法，参考图3，提供第一基板101a，所述第一基板101a的表面具有若干电极(未图示)，所述电极的表面具有导电胶体102a，导电胶体102a内部具有导电粒子106；参考图6，提供第二基板105，第二基板105的一侧表面具有若干间隔的Micro-LED芯片104，Micro-LED芯片104包括P型电极和N型电极；参考图4，将第二基板105和第一基板101a相对设置，将Micro-LED芯片104的P型电极与部分导电胶体102a键合在一起，将Micro-LED芯片104的N型电极与部分导电胶体102a键合在一起。
然而，将Micro-LED芯片104的N型电极与部分导电胶体102a键合在一起的过程中，当N型电极和P型电极之间的间距较小时，容易导致N型电极和P型电极之间短路。
上述方法中，Micro-LED芯片104的电极与键合层(焊料103或导电胶体102a)均键合失效的风险较大。
本发明提供一种显示面板及其制备方法，能避免Micro-LED芯片和键合层之间键合失效。
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
本发明一实施例提供一种显示面板的制备方法，包括：
S1:提供第一基板，所述第一基板的一侧具有若干间隔的Micro-LED芯片，所述Micro-LED芯片包括：芯片本体；P型电极和N型电极，位于所述芯片本体一侧的部分表面；
S2:提供第二基板，所述第二基板的一侧表面具有若干导电层；
S3:在所述第二基板上形成隔离层，所述隔离层中具有若干开口组，每个开口组均包括间隔的第一开口和第二开口，所述第一开口和第二开口分别暴露出导电层的表面，所述第一开口的宽度小于所述P型电极的宽度，所述第二开口的宽度小于所述N型电极的宽度；
S4:在第一开口中形成第一键合层，在第二开口中形成第二键合层；
S5:以所述隔离层对所述芯片本体支撑，将所述P型电极与所述第一键合层进行键合的同时将所述N型电极与所述第二键合层进行键合，所述P型电极嵌入第一键合层中，所述N型电极嵌入第二键合层中。
本实施例中，第一开口允许P型电极进入，第二开口允许N型电极进入，所述隔离层对所述P型电极周围的芯片本体支撑，增加了自对位功能，Micro-LED芯片的在横向偏移量受到第一开口的侧壁和第二开口的侧壁的限制，保证了键合的稳定性。其次，第一键合层的材料能限制在第一开口中，第二键合层的材料能限制在第二开口中，减少在键合过程中第一键合层的材料和第二键合层的材料的横向偏移，避免第一键合层和第二键合层发生短路。综上，避免Micro-LED芯片与第一键合层、第二键合层之间键合失效。
下面结合图5至图10进行详细的说明。
参考图5,提供第一基板300，所述第一基板300的一侧具有若干间隔的Micro-LED芯片，所述Micro-LED芯片包括：芯片本体；P型电极304和N型电极305，位于所述芯片本体一侧的部分表面。
所述芯片本体包括：N型半导体层301；位于所述N型半导体层301一侧的部分表面的有源层302；位于所述有源层302背离所述N型半导体层301一侧表面的P型半导体层303；所述P型电极304位于部分所述P型半导体层303背离所述有源层302的一侧表面；所述N型电极305位于有源层302、P型半导体层303和P型电极304的侧部的所述N型半导体层301一侧的部分表面。
本实施例中，所述P型电极304位于部分所述P型半导体层303背离所述有源层302的一侧表面，也就是P型半导体层303的部分表面没有被P型电极304覆盖。
在一个实施例中，P型半导体层303背离有源层302的一侧表面的总面积与P型电极304在P型半导体层303表面的投影面积之差为50μm2～200μm2，例如50μm2、80μm2、100μm2、120μm2、150μm2、180μm2或200μm2。
在一个实施例中，Micro-LED芯片中的N型电极305和P型电极304之间的间距为5微米～6微米。
参考图6,提供第二基板201，所述第二基板201的一侧表面具有若干导电层206。
所述第二基板201为驱动基板，所述第二基板201包括基板本体和位于基板本一侧表面的驱动电路。导电层位于驱动电路背离基板本体的一侧表面，所述导电层206与所述驱动电路电连接。
导电层206为接触电极，所述导电层206通过成膜、光刻和刻蚀而形成。所述导电层206的材料包括金属或者合金，金属例如为Al、Ti或Mo。
参考图7,在所述第二基板201上形成隔离层207，所述隔离层207中具有若干开口组，每个开口组均包括间隔的第一开口2071和第二开口2072，所述第一开口2071和第二开口2072分别暴露出导电层206的表面，所述第一开口2071的宽度小于所述P型电极304的宽度，所述第二开口2072的宽度小于所述N型电极305的宽度。
形成所述隔离层207的步骤包括：所述第二基板201上形成覆盖所述导电层206的初始隔离层(未图示)；对所述初始隔离层进行图形化，使初始隔离层形成所述隔离层207。
在一个实施例中，所述隔离层207的厚度小于或等于所述N型电极305与所述P型电极304的厚度差的50％。隔离层207的厚度指的是垂直于第二基板201的表面方向上的尺寸；N型电极305的厚度、P型电极304的厚度均指的是垂直于第一基板的表面方向上的尺寸。这样设置的好处在于：隔离层207的厚度较薄，节省成本；同时能够保证P型电极304与后续的第一键合层的材料更好的接触，N型电极305与后续的第二键合层的材料更好的接触。
在一个具体的实施例中，所述隔离层207的厚度为500nm～1000nm。
所述隔离层207的材料包括SiO2或Si3N4。
第一开口2071底部的导电层206的宽度大于或等于第一开口2071的宽度，第二开口2072底部的导电层206的宽度大于或等于第二开口2072的宽度。第一开口2071底部的导电层206的宽度大于或等于P型电极304的宽度与2倍的特征对位精度之和，第二开口2072底部的导电层206的宽度大于或等于N型电极305与2倍的特征对位精度之和。特征对位精度为后续将所述P型电极304与第一键合层2081、所述N型电极305与第二键合层2082进行键合的过程中采用的绑定设备的对位精度。
参考图8,在第一开口2071中形成第一键合层2081，在第二开口2072中形成第二键合层2082。
在一个实施例中，所述第一键合层2081和所述第二键合层2082的材料为焊料，焊料包括In焊料或含锡的无铅焊料。
在另一个实施例中，所述第一键合层2081和所述第二键合层2082的材料为导电胶，所述导电胶为各向异性导电胶。
所述第一键合层2081的熔点小于导电层206的熔点且小于隔离层207的熔点。所述第二键合层2082的熔点小于导电层206的熔点且小于隔离层207的熔点。
在第一开口2071中形成第一键合层2081，在第二开口2072中形成第二键合层2082的步骤中，所述第一键合层2081的厚度大于或等于第一开口2071的深度的80％且小于或等于第一开口2071的深度，所述第二键合层2082的厚度大于或等于第二开口2072的深度的80％且小于或等于第二开口2072的深度。这样使得后续进行键合的过程中，第一键合层2081的材料能包围P型电极，第二键合层2082的材料能包围N型电极，且防止第一键合层2081的材料和第二键合层2082的材料的溢出而短路。
在一个具体的实施例中，第一键合层2081的厚度为400nm～800nm，第二键合层2082的厚度为400nm～800nm。
参考图9,以所述隔离层207对所述芯片本体支撑，将所述P型电极304与所述第一键合层2081进行键合的同时将所述N型电极305与所述第二键合层2082进行键合，所述P型电极304嵌入第一键合层2081中，所述N型电极305嵌入第二键合层2082中。
将所述P型电极304与第一键合层2081进行键合、以及将所述N型电极305与第二键合层2082进行键合的过程中，以所述隔离层207对所述P型电极304周围的所述P型半导体层303为支撑。
将所述P型电极304与第一键合层2081、所述N型电极305与第二键合层2082进行键合的过程中，采用的绑定设备具有特征对位精度；所述第一开口2071的宽度大于或等于所述P型电极304的宽度与2倍的所述特征对位精度之和，所述第二开口2072的宽度大于或等于所述N型电极305与2倍的所述特征对位精度之和。在一个实施例中，所述特征对位精度为0.5μm～2μm。
当所述第一键合层2081和所述第二键合层2082的材料为焊料时，将所述P型电极304与第一键合层2081进行键合、以及将所述N型电极305与第二键合层2082进行键合采用回流焊。
当所述第一键合层2081和所述第二键合层2082的材料为导电胶时，将P型电极304与第一键合层2081挤压，P型电极304与第一键合层2081中的导电粒子进行互联，将N型电极305与第二键合层2082挤压，N型电极305与第二键合层2082中的导电粒子进行互联。
第一开口2071允许P型电极304进入，第二开口2072允许N型电极305进入，所述隔离层207对所述P型电极304周围的所述P型半导体层303为支撑。这样不仅增加了自对位功能，还能一定程度上保证所有Micro-LED芯片背离所述第二基板一侧的顶面的平整性，使得Micro-LED芯片的出光角度的一致性增强；且Micro-LED芯片的有效发光面积增加。
参考图10,将Micro-LED芯片与第一基板300解键合。
在一个具体的实施例中，采用紫外光照射的方式将第一基板300和Micro-LED芯片解键合。
实施例2
参考图11,图11为在图7基础上的示意图，在第一开口2071的侧壁和第一开口2071周围的隔离层207的顶面之间的交界处形成第一斜坡面A1；在第二开口2072的侧壁和第二开口2072周围的隔离层207的顶面之间的交界处形成第二斜坡面A2。
在一个实施例中，与第一斜坡面A1连接的隔离层207的顶面和所述第一斜坡面A1之间具有第一夹角；tan(180°-θ1)>μ1，θ1为第一夹角，μ1为第一斜坡面的摩擦系数。
在一个实施例中，与第二斜坡面A2连接的隔离层207的顶面和所述第二斜坡面A2之间具有第二夹角；tan(180°-θ2)>μ2；θ2为第二夹角，μ2为第二斜坡面的摩擦系数。
上述第一夹角和第二夹角的设置的好处在于：保证Micro-LED芯片的P型电极304能够自动进入第一开口中，Micro-LED芯片的N型电极305能够自动进入第二开口中，一定程度上减少良率损失。
参考图12,形成第一斜坡面A1之后，在第一开口2071中形成第一键合层2081a；形成第二斜坡面A2之后，在第二开口2072中形成第二键合层2082a。
参考图13,以所述隔离层207对所述芯片本体支撑，将所述P型电极304与所述第一键合层2081a进行键合的同时将所述N型电极305与所述第二键合层2082a进行键合，所述P型电极304嵌入第一键合层层2081a中，所述N型电极305嵌入第二键合层2082a中；之后，将Micro-LED芯片与第一基板300解键合。
实施例3
参考图14,图14为在图7基础上的示意图，在所述开口组周围的隔离层207上形成阻挡层211，所述阻挡层211中具有第三开口，所述第三开口的宽度大于Micro-LED芯片的宽度。
在一个实施例中，阻挡层211的材料是遮光树脂，遮光树脂为带有遮光效果的树脂，但阻挡层211的材料不局限于此材料，第三开口的宽度应略大于Micro-LED芯片的宽度尺寸，保证Micro-LED芯片能够顺利掉落第三开口。一个第三开口对应一个Micro-LED芯片。
所述阻挡层211的作用包括：限制Micro-LED芯片的位置，一个Micro-LED芯片落入一个第三开口中。
在一个实施例中，所述阻挡层211为遮光阻挡层。所述阻挡层211用于阻挡相邻的Micro-LED芯片发出的光之间的串扰。遮光阻挡层的材料例如可以为遮光树脂。
所述阻挡层211还可以选择非遮光材料。
在一个实施例中，所述第三开口的宽度大于Micro-LED芯片的宽度且小于或等于所述Micro-LED芯片的宽度的1.5倍。
在一个实施例中，所述阻挡层211为遮光阻挡层，将所述P型电极与第一键合层、所述N型电极与第二键合层进行键合之后，所述阻挡层211背离所述第二基板一侧的顶面的高度大于所述Micro-LED芯片背离所述第二基板一侧的顶面的高度。这样设置的好处在于：能够更好的避免相邻的Micro-LED芯片发出的光相互间的串扰。
需要说明的是，在其他实施例中，将所述P型电极与第一键合层、所述N型电极与第二键合层进行键合之后，所述阻挡层211背离所述第二基板一侧的顶面的高度小于或等于所述Micro-LED芯片背离所述第二基板一侧的顶面的高度。
本实施例中，还包括：在第一开口2071的侧壁和第一开口2071周围的隔离层207的顶面之间的交界处形成第一斜坡面；在第二开口2072的侧壁和第二开口2072周围的隔离层207的顶面之间的交界处形成第二斜坡面。形成第一斜坡面和第二斜坡面之后，形成阻挡层211。第一斜坡面和第二斜坡面的描述参照前述实施例，不再详述。
需要说明的是，在其他实施例中，在形成阻挡层211的情况下，可以不设置第一斜坡面和第二斜坡面。
参考图15,在第一开口2071中形成第一键合层2081b；在第二开口2072中形成第二键合层2082b。
本实施例中，在形成阻挡层211之后，形成第一键合层2081b和第二键合层2082b。在其他实施例中，可以是：形成第一键合层2081b和第二键合层2082b之后，形成阻挡层211。
参考图16,以所述隔离层207对所述芯片本体支撑，将P型电极304与所述第一键合层2081b进行键合的同时将N型电极305与第二键合层2082b进行键合，所述P型电极304嵌入第一键合层2081b中，所述N型电极305嵌入第二键合层2082b中。
实施例4
本实施例提供一种显示面板，参考图10,包括：
若干间隔的Micro-LED芯片，所述Micro-LED芯片包括：芯片本体；P型电极304和N型电极305，位于所述芯片本体一侧的部分表面；
第二基板201，所述第二基板201的一侧表面具有若干导电层206；
位于所述第二基板201的一侧的隔离层207，所述隔离层207中具有若干开口组，每个开口组均包括间隔的第一开口和第二开口，所述第一开口和第二开口分别位于导电层206上，所述第一开口的宽度小于所述P型电极304的宽度，所述第二开口的宽度小于所述N型电极305的宽度；
位于第一开口中的第一键合层；
位于第二开口中的第二键合层；
所述P型电极304嵌入第一键合层中，所述N型电极305嵌入第二键合层中；所述芯片本体与部分隔离层207的顶面接触。
所述芯片本体包括：N型半导体层301；位于所述N型半导体层301一侧的部分表面的有源层302；位于所述有源层302背离所述N型半导体层301一侧表面的P型半导体层303；所述P型电极304位于部分所述P型半导体层303背离所述有源层302的一侧表面；所述N型电极305位于有源层302、P型半导体层303和P型电极304的侧部的所述N型半导体层301一侧的部分表面。所述P型电极304周围的所述P型半导体层303与第一开口周围的隔离层207的顶面接触。
在一个实施例中，所述第一开口的宽度大于或等于所述P型电极304的宽度与2倍的特征对位精度之和，所述第二开口的宽度大于或等于所述N型电极305与2倍的特征对位精度之和，所述特征对位精度为0.5μm～2μm。
在一个实施例中，所述第一键合层的厚度大于或等于第一开口的深度的80％且小于或等于第一开口的深度，所述第二键合层的厚度大于或等于第二开口的深度的80％且小于或等于第二开口的深度。
在一个实施例中，所述隔离层207的厚度小于或等于所述N型电极与所述P型电极的厚度差的50％。
在一个实施例中，所述隔离层207的厚度为500nm～1000nm。
所述第一键合层和所述第二键合层的材料为焊料；所述第一键合层和所述第二键合层的材料为导电胶。
实施例5
本实施例与实施例4的区别在于；参考图13，第一开口的侧壁和第一开口周围的隔离层207的顶面之间具有第一斜坡面A1(参考图12)；在第二开口的侧壁和第二开口周围的隔离层207的顶面之间具有第二斜坡面A2(参考图12)。
在一个实施例中，与第一斜坡面连接的隔离层的顶面和所述第一斜坡面之间具有第一夹角；tan(180°-θ1)>μ1，θ1为第一夹角，μ1为第一斜坡面的摩擦系数。
在一个实施例中，与第二斜坡面连接的隔离层的顶面和所述第二斜坡面之间具有第二夹角；tan(180°-θ2)>μ2；θ2为第二夹角，μ2为第二斜坡面的摩擦系数。
实施例6
本实施例与实施例5的区别在于；参考图16，所述显示面板还包括：阻挡层211，位于所述开口组周围的隔离层207上，所述阻挡层211中具有第三开口，所述第三开口的宽度大于所述Micro-LED芯片的宽度。
在一个实施例中，所述第三开口的宽度小于或等于所述Micro-LED芯片的宽度的1.5倍。
在一个实施例中，所述阻挡层211为遮光阻挡层。所述遮光阻挡层的材料为遮光树脂。在其他实施例中，所述阻挡层211的材料还可以为非遮光材料。
在一个实施例中，所述阻挡层211为遮光阻挡层，所述阻挡层背离所述第二基板一侧的顶面的高度大于所述Micro-LED芯片背离所述第二基板一侧的顶面的高度。
在另一个实施例中，所述阻挡层背离所述第二基板一侧的顶面的高度小于或等于所述Micro-LED芯片背离所述第二基板一侧的顶面的高度。
关于本实施例与实施例5相同的内容不再详述。
实施例7
本实施例与实施例4的区别在于：所述显示面板还包括：阻挡层，位于所述开口组周围的隔离层上，所述阻挡层中具有第三开口，所述第三开口的宽度大于所述Micro-LED芯片的宽度。在一个实施例中，所述第三开口的宽度小于或等于所述Micro-LED芯片的宽度的1.5倍。
在一个实施例中，所述阻挡层211为遮光阻挡层。所述遮光阻挡层的材料为遮光树脂。在其他实施例中，所述阻挡层211的材料还可以为非遮光材料。
在一个实施例中，所述阻挡层211为遮光阻挡层，所述阻挡层背离所述第二基板一侧的顶面的高度大于所述Micro-LED芯片背离所述第二基板一侧的顶面的高度。在另一个实施例中，所述阻挡层背离所述第二基板一侧的顶面的高度小于或等于所述Micro-LED芯片背离所述第二基板一侧的顶面的高度。
关于本实施例与实施例4相同的内容不再详述。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (16)
1.一种显示面板的制备方法，其特征在于，包括：
提供第一基板，所述第一基板的一侧具有若干间隔的Micro-LED芯片，所述Micro-LED芯片包括：芯片本体；P型电极和N型电极，位于所述芯片本体一侧的部分表面；
提供第二基板，所述第二基板的一侧表面具有若干导电层；
在所述第二基板上形成隔离层，所述隔离层中具有若干开口组，每个开口组均包括间隔的第一开口和第二开口，所述第一开口和第二开口分别暴露出导电层的表面，所述第一开口的宽度小于所述P型电极的宽度，所述第二开口的宽度小于所述N型电极的宽度；
在第一开口中形成第一键合层，在第二开口中形成第二键合层；
以所述隔离层对所述芯片本体支撑，将所述P型电极与所述第一键合层进行键合的同时将所述N型电极与所述第二键合层进行键合，所述P型电极嵌入第一键合层中，所述N型电极嵌入第二键合层中。
2.根据权利要求1所述的显示面板的制备方法，其特征在于，所述芯片本体包括：N型半导体层；位于所述N型半导体层一侧的部分表面的有源层；位于所述有源层背离所述N型半导体层一侧表面的P型半导体层；
所述P型电极位于部分所述P型半导体层背离所述有源层的一侧表面；所述N型电极位于有源层、P型半导体层和P型电极的侧部的所述N型半导体层一侧的部分表面；
将所述P型电极与第一键合层进行键合、以及将所述N型电极与第二键合层进行键合的过程中，以所述隔离层对所述P型电极周围的所述P型半导体层为支撑。
3.根据权利要求1所述的显示面板的制备方法，其特征在于，还包括：在第一开口中形成第一键合层之前，在第一开口的侧壁和第一开口周围的隔离层的顶面之间的交界处形成第一斜坡面；在第二开口中形成第二键合层之前，在第二开口的侧壁和第二开口周围的隔离层的顶面之间的交界处形成第二斜坡面；
优选的，与第一斜坡面连接的隔离层的顶面和所述第一斜坡面之间具有第一夹角；tan(180°-θ1)>μ1，θ1为第一夹角，μ1为第一斜坡面的摩擦系数；
优选的，与第二斜坡面连接的隔离层的顶面和所述第二斜坡面之间具有第二夹角；tan(180°-θ2)>μ2；θ2为第二夹角，μ2为第二斜坡面的摩擦系数。
4.根据权利要求1至3任意一项所述的显示面板的制备方法，其特征在于，还包括：将所述P型电极与第一键合层、所述N型电极与第二键合层进行键合之前，在所述开口组周围的隔离层上形成阻挡层，所述阻挡层中具有第三开口，所述第三开口的宽度大于所述Micro-LED芯片的宽度；
优选的，所述第三开口的宽度小于或等于所述Micro-LED芯片的宽度的1.5倍；
优选的，所述阻挡层为遮光阻挡层；
优选的，所述遮光阻挡层的材料为遮光树脂；
优选的，将所述P型电极与第一键合层、所述N型电极与第二键合层进行键合之后，所述阻挡层背离所述第二基板一侧的顶面的高度大于所述Micro-LED芯片背离所述第二基板一侧的顶面的高度。
5.根据权利要求1所述的显示面板的制备方法，其特征在于，将所述P型电极与第一键合层、所述N型电极与第二键合层进行键合的过程中，采用的绑定设备具有特征对位精度；
所述第一开口的宽度大于或等于所述P型电极的宽度与2倍的所述特征对位精度之和，所述第二开口的宽度大于或等于所述N型电极与2倍的所述特征对位精度之和。
6.根据权利要求1所述的显示面板的制备方法，其特征在于，在第一开口中形成第一键合层，在第二开口中形成第二键合层的步骤中，所述第一键合层的厚度大于或等于第一开口的深度的80％且小于或等于第一开口的深度，所述第二键合层的厚度大于或等于第二开口的深度的80％且小于或等于第二开口的深度。
7.根据权利要求1所述的显示面板的制备方法，其特征在于，所述隔离层的厚度小于或等于所述N型电极与所述P型电极的厚度差的50％；
优选的，所述隔离层的厚度为500nm～1000nm。
8.根据权利要求1所述的显示面板的制备方法，其特征在于，所述第一键合层和所述第二键合层的材料为焊料；所述第一键合层和所述第二键合层的材料为导电胶。
9.一种显示面板，其特征在于，包括：
第一基板，所述第一基板的一侧具有若干间隔的Micro-LED芯片，所述Micro-LED芯片包括：芯片本体；P型电极和N型电极，位于所述芯片本体一侧的部分表面；
第二基板，所述第二基板的一侧表面具有若干导电层；
位于所述第二基板的一侧的隔离层，所述隔离层中具有若干开口组，每个开口组均包括间隔的第一开口和第二开口，所述第一开口和第二开口分别位于导电层上，所述第一开口的宽度小于所述P型电极的宽度，所述第二开口的宽度小于所述N型电极的宽度；
位于第一开口中的第一键合层；
位于第二开口中的第二键合层；
所述P型电极嵌入第一键合层中，所述N型电极嵌入第二键合层中；所述芯片本体与部分隔离层的顶面接触。
10.根据权利要求9所述的显示面板，其特征在于，所述芯片本体包括：N型半导体层；位于所述N型半导体层一侧的部分表面的有源层；位于所述有源层背离所述N型半导体层一侧表面的P型半导体层；
所述P型电极位于部分所述P型半导体层背离所述有源层的一侧表面；所述N型电极位于有源层、P型半导体层和P型电极的侧部的所述N型半导体层一侧的部分表面；所述P型电极周围的所述P型半导体层与第一开口周围的隔离层的顶面接触。
11.根据权利要求9所述的显示面板，其特征在于，第一开口的侧壁和第一开口周围的隔离层的顶面之间具有第一斜坡面；在第二开口的侧壁和第二开口周围的隔离层的顶面之间具有第二斜坡面；
优选的，与第一斜坡面连接的隔离层的顶面和所述第一斜坡面之间具有第一夹角；tan(180°-θ1)>μ1，θ1为第一夹角，μ1为第一斜坡面的摩擦系数；
优选的，与第二斜坡面连接的隔离层的顶面和所述第二斜坡面之间具有第二夹角；tan(180°-θ2)>μ2；θ2为第二夹角，μ2为第二斜坡面的摩擦系数。
12.根据权利要求9至11任意一项所述的显示面板，其特征在于，还包括：阻挡层，位于所述开口组周围的隔离层上，所述阻挡层中具有第三开口，所述第三开口的宽度大于所述Micro-LED芯片的宽度；
优选的，所述第三开口的宽度小于或等于所述Micro-LED芯片的宽度的1.5倍；
优选的，所述阻挡层为遮光阻挡层；
优选的，所述遮光阻挡层的材料为遮光树脂；
优选的，将所述P型电极与第一键合层、所述N型电极与第二键合层进行键合之后，所述阻挡层背离所述第二基板一侧的顶面的高度大于所述Micro-LED芯片背离所述第二基板一侧的顶面的高度。
13.根据权利要求9所述的显示面板，其特征在于，所述第一开口的宽度大于或等于所述P型电极的宽度与2倍的特征对位精度之和，所述第二开口的宽度大于或等于所述N型电极与2倍的特征对位精度之和，所述特征对位精度为0.5μm～2μm。
14.根据权利要求9所述的显示面板，其特征在于，所述第一键合层的厚度大于或等于第一开口的深度的80％且小于或等于第一开口的深度，所述第二键合层的厚度大于或等于第二开口的深度的80％且小于或等于第二开口的深度。
15.根据权利要求9所述的显示面板，其特征在于，所述隔离层的厚度小于或等于所述N型电极与所述P型电极的厚度差的50％；
优选的，所述隔离层的厚度为500nm～1000nm。
16.根据权利要求9所述的显示面板，其特征在于，所述第一键合层和所述第二键合层的材料为焊料；所述第一键合层和所述第二键合层的材料为导电胶。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211043484.9A CN115249725A (zh) | 2022-08-29 | 2022-08-29 | 一种显示面板及其制备方法 |
| PCT/CN2023/089251 WO2024045637A1 (zh) | 2022-08-29 | 2023-04-19 | 一种显示面板及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211043484.9A CN115249725A (zh) | 2022-08-29 | 2022-08-29 | 一种显示面板及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115249725A true CN115249725A (zh) | 2022-10-28 |
Family
ID=83699563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211043484.9A Pending CN115249725A (zh) | 2022-08-29 | 2022-08-29 | 一种显示面板及其制备方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115249725A (zh) |
| WO (1) | WO2024045637A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116053387A (zh) * | 2023-03-07 | 2023-05-02 | 惠科股份有限公司 | 显示面板制作方法与显示面板 |
| WO2024045637A1 (zh) * | 2022-08-29 | 2024-03-07 | 厦门大学 | 一种显示面板及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104576888A (zh) * | 2015-01-15 | 2015-04-29 | 佛山市香港科技大学Led-Fpd工程技术研究开发中心 | Led封装器件、衬底及其晶圆级封装方法 |
| CN105609596A (zh) * | 2015-09-11 | 2016-05-25 | 映瑞光电科技(上海)有限公司 | 具有电流阻挡结构的led垂直芯片及其制备方法 |
| US20170323873A1 (en) * | 2015-09-04 | 2017-11-09 | PlayNitride Inc. | Light emitting device |
| CN110444561A (zh) * | 2019-08-16 | 2019-11-12 | 云谷（固安）科技有限公司 | 一种显示基板和显示面板 |
| CN111864038A (zh) * | 2019-04-28 | 2020-10-30 | 陕西坤同半导体科技有限公司 | 显示面板、显示装置及显示面板的制备方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110061106B (zh) * | 2019-04-24 | 2020-04-17 | 京东方科技集团股份有限公司 | 芯片、目标基板、芯片转移方法及显示装置 |
| CN110034061B (zh) * | 2019-04-24 | 2021-05-14 | 京东方科技集团股份有限公司 | 芯片转移方法、芯片及目标基板 |
| CN112713167B (zh) * | 2019-10-25 | 2023-05-19 | 成都辰显光电有限公司 | 一种显示面板及显示面板的制备方法 |
| CN111081608B (zh) * | 2019-12-25 | 2022-04-12 | 上海天马微电子有限公司 | 芯片转移方法、芯片及显示面板 |
| CN114171547A (zh) * | 2021-12-03 | 2022-03-11 | 紫旸升光电科技(苏州)有限公司 | Micro LED转移方法及Micro LED面板 |
| CN115249725A (zh) * | 2022-08-29 | 2022-10-28 | 厦门大学 | 一种显示面板及其制备方法 |
-
2022
- 2022-08-29 CN CN202211043484.9A patent/CN115249725A/zh active Pending
-
2023
- 2023-04-19 WO PCT/CN2023/089251 patent/WO2024045637A1/zh unknown
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104576888A (zh) * | 2015-01-15 | 2015-04-29 | 佛山市香港科技大学Led-Fpd工程技术研究开发中心 | Led封装器件、衬底及其晶圆级封装方法 |
| US20170323873A1 (en) * | 2015-09-04 | 2017-11-09 | PlayNitride Inc. | Light emitting device |
| CN105609596A (zh) * | 2015-09-11 | 2016-05-25 | 映瑞光电科技(上海)有限公司 | 具有电流阻挡结构的led垂直芯片及其制备方法 |
| CN111864038A (zh) * | 2019-04-28 | 2020-10-30 | 陕西坤同半导体科技有限公司 | 显示面板、显示装置及显示面板的制备方法 |
| CN110444561A (zh) * | 2019-08-16 | 2019-11-12 | 云谷（固安）科技有限公司 | 一种显示基板和显示面板 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024045637A1 (zh) * | 2022-08-29 | 2024-03-07 | 厦门大学 | 一种显示面板及其制备方法 |
| CN116053387A (zh) * | 2023-03-07 | 2023-05-02 | 惠科股份有限公司 | 显示面板制作方法与显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024045637A1 (zh) | 2024-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115249725A (zh) | 一种显示面板及其制备方法 | |
| CN107731864B (zh) | 微发光二极管显示器和制作方法 | |
| US9455286B2 (en) | Solid image-pickup device with through hole passing through substrate | |
| EP2017888B1 (en) | Electronic component package and method of manufacturing the same, and electronic component device | |
| US7534652B2 (en) | Microelectronic elements with compliant terminal mountings and methods for making the same | |
| TW202209714A (zh) | 發光顯示單元及顯示裝置 | |
| KR20190006176A (ko) | 고밀도 픽셀 형 멀티-led, 이를 포함하는 장치, 그리고 그 제조 방법 | |
| KR20110120218A (ko) | 디바이스를 기판에 실장하는 방법과, 디바이스를 실장하는 기판의 구조 | |
| JP2004304161A (ja) | 発光素子、発光装置、画像表示装置、発光素子の製造方法及び画像表示装置の製造方法 | |
| JP2008270650A (ja) | 光学デバイスおよびその製造方法。 | |
| JPH10163536A (ja) | Ｌｅｄ表示装置およびその製造方法 | |
| WO2015151401A1 (ja) | 半導体ユニット、半導体素子、発光装置、表示装置、半導体素子の製造方法 | |
| KR100384990B1 (ko) | 기계적및전기적기판연결방법 | |
| TWI741740B (zh) | 微型led顯示面板及其製備方法 | |
| JP2006156544A (ja) | 基板の実装構造およびその実装方法 | |
| KR100759896B1 (ko) | 적어도 하나의 발광소자가 장착된 백라이트 모듈 및 그제작 방법 | |
| JP4183180B2 (ja) | 半導体発光装置 | |
| WO2023108770A1 (zh) | 显示面板及显示终端 | |
| CN107086266B (zh) | 半导体发光器件封装件 | |
| TWI798759B (zh) | Ｌｅｄ模組之製造方法與顯示裝置之製造方法 | |
| US8062571B2 (en) | Resin sealing method in stacked wiring substrate | |
| US7205095B1 (en) | Apparatus and method for packaging image sensing semiconductor chips | |
| CN219226293U (zh) | 一种显示面板 | |
| KR20190112504A (ko) | 엘이디 픽셀 유닛 및 이를 포함하는 엘이디 디스플레이 패널 | |
| TWI802059B (zh) | 微型發光二極體顯示裝置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |