KR20010041108A - 구동 ｉｃ칩 및 프린트 헤드 - Google Patents

구동 ｉｃ칩 및 프린트 헤드 Download PDF

Info

Publication number
KR20010041108A
KR20010041108A KR1020007009149A KR20007009149A KR20010041108A KR 20010041108 A KR20010041108 A KR 20010041108A KR 1020007009149 A KR1020007009149 A KR 1020007009149A KR 20007009149 A KR20007009149 A KR 20007009149A KR 20010041108 A KR20010041108 A KR 20010041108A
Authority
KR
South Korea
Prior art keywords
pads
chip
side edge
pad
integrated circuit
Prior art date
Application number
KR1020007009149A
Other languages
English (en)
Other versions
KR100346744B1 (ko
Inventor
나가하타다카야
니시고지
요시카와야스히로
Original Assignee
사토 게니치로
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 게니치로, 로무 가부시키가이샤 filed Critical 사토 게니치로
Publication of KR20010041108A publication Critical patent/KR20010041108A/ko
Application granted granted Critical
Publication of KR100346744B1 publication Critical patent/KR100346744B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
    • B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
    • B41J2/345—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads characterised by the arrangement of resistors or conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06179—Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

구동 IC칩(A)은, 주면(10)의 모서부(11a)에 제 1 및 제 2의 패드(3a, 3b)가 설치되며, 또한 그들의 중심(Oa, Ob)이, x, y의 어느 방향에 있어서도 상호 위치 어긋나 있는 구성을 갖고 있다.
이 때문에, 제 1 및 제 2의 패드(3a, 3b)로부터는 전기접속용의 2본의 와이어를 x, y의 어느 방향으로 인출한 경우에 있어서도, 그들의 와이어를 상호 접근시키지 않도록 하여 전기적인 단락을 방지하는 데에 바람직하게 된다.

Description

구동 ＩＣ칩 및 프린트 헤드{DRIVER IC CHIP AND PRINT HEAD}
서멀 프린트 헤드의 개략 구조의 일예를 도 8에 나타낸다.
이 서멀 프린트 헤드는, 복수의 발열소자(90) 및 복수의 구동 IC칩(92)의 각각이 어레이상으로 나란히 기판(91)에 탑재된 구조를 갖고 있다.
각 구동 IC칩(92)의 내부에는, 복수의 발열소자(90)를 선택적으로 구동시키기 위한 집적회로(도시생략)가 설치되어 있다.
이 집적회로에 프린트 화상데이터를 외부로부터 송신하면, 그 내용에 따라 복수의 발열소자(90)가 선택적으로 발열 구동된다.
이 발열작용에 의해, 예를 들면 감열 타입의 기록지에 소정의 화상을 프린트 할 수가 있다.
종래 기술에 있어서의 구동 IC칩(92)의 구성을 도 9에 나타낸다.
구동IC칩(92)은, 직사각형상의 주면(92a)을 갖고 있으며, 이 주면(92a)에 와이어 본딩용의 복수의 패드(93)가 설치되어 있다.
이들 복수의 패드(93)는, 구동IC칩(92)내에 설치되어 있는 집적회로를 복수의 발열소자(90)와 전기적으로 접속하기 위한 것이며, 상기 집적회로를 동작시키는 데에 필요한 각종의 신호나 전력을 공급하기 위한 것이다.
이들 복수의 패드(93)는, 주면(92a)의 종방향으로 뻗는 측면 가장자리부(97a, 97b) 및 횡방향으로 뻗는 측면 가장자리부(97c, 97d)의 어디에나 나란히 설치되어 있다.
도 9 이후의 도면에 있어서는, x'방향이 횡방향임과 동시에, y'방향이 종방향이다.
1개의 구동 IC칩(92)은, 예를 들면 계 64개의 발열소자(90)의 제어를 행할 수 있도록 구성되어 있다.
한편, 도 8의 서멀 프린트 헤드의 인자 밀도가 예를 들면 200dpi(8도트/mm)로 되며, 또한 그 최대 인자폭이 A4 폭으로 되어 있으면, 발열소자(90)의 총수는 1728 개이다.
이 경우, 상기 서멀 프린트 헤드에는, 계 27개의 구동 IC칩(92)이 조립되며, 이들은 적당한 간격(L)으로 어레이상으로 나란히 설치된다.
그러나, 상기 종래기술에 있어서는, 다음과 같은 문제점이 있었다.
즉, 도 10에 나타내는 바와 같이, 구동 IC칩(92)은, 예를 들면 2개의 패드(93a, 93b)가 기판(91)상의 패드(96a, 96b)에 와이어 접속되어 사용된다.
이 경우, 패드(96a, 96b)를 구동IC칩(92)끼리의 사이에 설치시켜 두고 있으므로, 2본의 와이어(W)를 패드(93a, 93b)로부터 횡방향으로 인출하는 것이 바람직하다.
그 이유는, 2개의 패드(93a, 93b)는 횡방향에 있어서 중복되어 있기 때문에, 예를 들면 도 11에 나타내는 바와 같이, 2본의 와이어(W)를 패드(93a, 93b)로부터 종방향으로 인출하면, 이들의 와이어(W)끼리가 상호 접근하는 것으로 되어 전기적인 단락을 방지하는 것에 바람직하지 않기 때문이다.
그렇지만, 실제로는 서멀 프린트 헤드를 제작하는 경우에는, 와이어(W)를 횡방향으로 인출할 수 없는 경우가 있다.
예를 들면, 서멀 프린트 헤드의 인자밀도를 200dpi 보다도 높게 하는 경우에는, 발열소자(90)의 총수 및 구동IC칩(92)의 사용 개수가 증가한다.
그렇게 되면, 도 11에 나타내는 바와 같이, 구동IC칩(92)끼리의 간격 L1이 간격 L 보다도 작게 된다.
이 때문에, 패드(96a, 96b)를 구동IC칩(92)끼리 사이의 좁은 영역에 설치되는 것이 곤란하게 되는 경우가 있다.
가령, 패드(96a, 96b)를 구동IC칩(92)끼리 사이에 설치할 수가 있다 하여도, 그 부분으로의 와이어 본딩 작업이 곤란하게 되는 경우도 있다.
이와 같은 경우에는, 도 11에 나타내는 바와 같이, 와이어(W)를 패드(93a, 93b)으로부터 종방향으로 인출하여야만 한다.
그러면, 와이어(W)의 전기적인 단락을 방지하는 데에 바람직하지 않게 된다.
이와 같이, 상기 종래 기술에 있어서는, 구동IC칩의 패드로부터 와이어를 인출하는 경우에는, 그 와이어의 바람직한 인출 방향이 한방향으로 한정되어 있다.
이 때문에, 서멀 프린트 헤드의 인자밀도가 낮은 경우에는 바람직하게 사용할 수 있는 구동IC칩에 있어서도, 인자 밀도가 높게 되어 와이어의 인출방향을 변경하여야만 하는 경우에는, 그에 적합하지 않는 것으로 되고 말 경우가 있었다.
또, 상기 와이어의 인출방향이 한정되어 있으면, 구동IC칩이 탑재되는 기판상에 형성되는 배선패드의 설계 자유도도 협소하게 된다.
본 발명은 프린트 헤드에 설치되어 있는 복수의 인자용 소자를 구동하기 위해 사용되는 구동 IC칩 및 프린트 헤드에 관한다.
도 1은, 본 발명에 관계하는 구동 IC칩의 일예를 나타내는 평면도.
도 2는, 집적회로의 일예를 나타내는 회로 블럭도.
도 3은, 본 발명에 관계하는 프린트 헤드의 일예를 나타내는 요부 평면도.
도 4는, 본 발명에 관계하는 프린트 헤드의 다른 예를 나타내는 요부 평면도.
도 5는, 도 4의 V-V 단면도이다.
도 6은, 본 발명에 관한 프린트 헤드의 다른 예를 나타내는 요부 평면도.
도 7은, 본 발명에 관한 프린트 헤드의 다른 예를 나타내는 요부 평면도.
도 8은, 종래 기술의 프린트헤드를 나타내는 평면도.
도 9는, 종래 기술의 구동 IC칩을 나타내는 평면도.
도 10은, 도 9의 구동 IC칩에 와이어 접속을 행하는 경우의 일예를 나타내는 요부 평면도.
도 11은, 도 9의 구동 IC칩에 와이어 접속을 행하는 경우의 다른 예를 나타내는 요부 평면도.
본 발명의 목적은, 상기와 같은 문제점을 해소 또는 감소시킬 수 있는 구동IC칩 및 프린트 헤드를 제공하는 것에 있다.
본 발명의 제 1의 측면에 의해 제공되는 구동IC칩은, 내부에 조립되어 있으며, 또한 프린트 헤드의 복수의 인자용 소자를 선택적으로 구동시키기 위한 집적회로와, 제 1의 방향으로 뻗는 적어도 1개의 제 1의 측면 가장자리부 및 그와 교차하는 제 2의 방향으로 뻗는 적어도 1개의 제 2의 측면 가장자리부를 가지고 있는 주면과, 이 주면에 설치되며, 또한 상기 집적회로에 도통하고 있는 제 1 및 제 2의 패드를 갖고 있는 구동 IC칩으로서, 상기 제 1 및 제 2의 패드는, 상기 제 1 및 제 2의 측면 가장자리부가 교차하고 있는 공통의 모서리부에 설치되어 있으며, 또한 상기 제 1 및 제 2의 패드의 각각의 중심끼리는, 상기 제 1 및 제 2의 방향으로 위치 어긋나 있는 것을 특징으로 하고 있다.
이와 같은 구성의 구동IC칩에 있어서는, 상기 제 1 및 제 2의 패드에 와이어를 본딩하는 경우에, 그 본딩 위치끼리를 상기 제 1 및 제 2의 방향으로 위치 어긋나게 할 수가 있다.
따라서, 상기 와이어를 상기 제 1 및 제 2의 방향의 어느 방향으로 인출하는 경우에 있어서도, 그들 와이어끼리의 사이에 적당한 간격을 두게하는 것이 가능하게 된다.
그러므로, 그들 와이어간에 전기적인 단락이 발생되기 어렵게 할 수가 있다.
또, 상기 제 1 및 제 2의 패드가 상기 주면의 가장자리부에 설치되어 있으면, 상기 와이어를 상기 제 1 및 제 2 방향의 어느 방향으로 인출하는 경우에 있어서도, 그 와이어를 구동IC칩의 외부로 간단히 인출할 수가 있다.
이와 같이, 본 발명에 있어서는, 상기 제 1 및 제 2의 패드에 와이어를 접속하는 경우에, 와이어의 인출방향에 큰 제약을 받지 않도록 할 수가 있다.
따라서, 본 발명에 의하면, 복수로 나란한 구동 IC칩끼리 사이의 영역으로 향해 와이어를 인출할 수가 있는 경우와, 그와 같은 와이어의 인출이 곤란한 경우의 어느 경우에도 대처할 수 있는 것으로 된다.
또, 와이어의 인출방향을 선택할 수가 있기 때문에, 구동IC칩이 탑재되는 기판의 배선패턴의 설계 자유도도 크게 할 수가 있다.
바람직하게는, 상기 제 1 및 제 2의 패드는, 상기 집적회로를 구동시키기 위한 전력공급, 상기 집적회로의 그라운드접속, 상기 집적회로로의 신호의 입력 및 출력의 어느 것인가를 행하게 하기 위한 패드이다.
바람직하게는, 상기 제 1 및 제 2의 패드는, 상기 제 1 및 제 2의 어느 방향에 있어서도 그들의 전체 및 일부가 상호 중첩되지 않도록 설치되어 있다.
이와 같은 구성에 의하면, 상기 제 1 및 제 2의 패드에 접속되는 와이어끼리가 상호 접근 또는 접촉하는 것을 보다 확실히 방지하는 것이 가능하게 된다.
바람직하게는, 상기 제 1의 패드는, 상기 제 2의 방향의 길이 보다도 상기 제 1 방향의 길이 쪽이 긴 직사각형상이며, 또한 상기 제 2패드는, 상기 제 1방향의 길이보다도 상기 제 2 방향의 길이 쪽이 긴 직사각형상이다.
이와 같은 구성에 의하면, 상기 제 1 및 제 2패드의 각각의 중심으로부터 상기 각 패드의 길이방향으로 편위된 개소에 와이어를 접속할 수가 있다.
이 때문에, 와이어끼리의 간격을 크게 하고, 그들의 접촉을 방지하는 것에 의해 바람직한 것으로 된다.
바람직하게는, 상기 제 1의 패드는, 상기 제 1의 측면 가장자리부에 설치되어 있음과 동시에, 상기 제 2의 패드는, 상기 제 2의 측면 가장자리부에 설치되어 있다.
이와 같은 구성에 의하면, 상기 주면의 모서리부에 있어서, 상기 제 1 및 제 2의 패드를 공간 효율 좋게 설치할 수가 있어, 상기 모서리부에 있어서의 죽은 공간을 적게 하는 데에 유리하다.
바람직하게는, 상기 주면은, 상기 제 1 및 제 2의 측면 가장자리부를 한 쌍씩 가짐과 동시에, 4개소의 모서리부를 갖는 직사각형상이다.
바람직하게는, 상기 집적회로를 상기 복수의 인자용 소자에 전기적으로 접속하기 위한 복수의 제 3의 패드를 또한 구비하고 있으며, 또한 이들 복수의 제 3의 패드는, 상기 한 쌍의 제 2의 측면 가장자리부의 한쪽에 나란히 설치되어 있다.
바람직하게는, 상기 제 1 및 제 2의 패드는, 상기 4개소의 모서리부중, 상기 한 쌍의 제 2의 측면 가장자리부의 다른 쪽에 위치하는 모서리부에 설치되어 있다.
이와 같은 구성에 의하면, 상기 제 1 및 제 2의 패드와 상기 복수의 제 3의 패드를 될 수 있는 한 접근시키지 않도록 하고, 이들 공간 효율을 좋게 설치하는 것이 가능하게 된다.
본 발명의 제 2의 측면에 의해 제공되는 프린트 헤드는, 어레이상으로 나란한 복수의 인자용 소자를 탑재한 기판과 복수의 구동 IC칩을 갖고 있으며, 또한 상기 각 구동IC칩은, 내부에 조립되어 있고 또한 상기 복수의 인자용 소자를 선택적으로 구동하기 위한 집적회로와, 제 1의 방향으로 뻗는 적어도 1개의 제 1의 측면 가장자리부 및 이와 교차하는 제 2의 방향으로 뻗는 적어도 1개의 제 2의 측면 가장자리부를 갖고 있는 주면과, 이 주면에 설치되며, 또한 상기 집적회로에 도통하고 있는 제 1 및 제 2의 패드를 갖고 있는 프린트 헤드로서, 상기 제 1 및 제 2의 패드는, 상기 제 1 및 제 2의 측면 가장자리부가 교차하고 있는 공통의 모서리부에 설치되어 있으며, 또한, 상기 제 1 및 제 2의 패드의 각각의 중심끼리는, 상기 제 1 및 제 2의 방향에 위치 어긋나 있는 것을 특징으로 하고 있다.
바람직하게는, 상기 각 인자용 소자는, 발열소자이다.
이와 같은 구성의 프린트 헤드에 의하면, 본 발명의 제 1의 측면에 의해 제공되는 구동 IC칩에 대하여 설명한 바와 같은 효과가 얻어진다.
본 발명의 그 외의 특징 및 이점에 대해서는, 이하의 실시 형태의 설명으로부터 보다 명백하게 될 것이다.
이하, 본 발명의 바람직한 실시의 형태에 대하여, 도면을 참조하면서 구체적으로 설명한다.
도 1은, 본 발명에 관한 구동 IC칩의 일예를 나타내고 있다.
본 발명의 실시형태에 대해서는, 도면의 화살표 x방향을 횡방향으로 함과 동시에, 화살표 y방향을 종방향으로 하여 설명한다.
본 실시형태의 구동 IC칩(A)은, 가로로 긴 직사각형의 주면(10)을 갖는 직방체상으로 형성되어 있다.
주면(10)은, 종방향으로 뻗는 한 쌍의 측면 가장자리부(15a, 15c)와, 횡방향으로 뻗는 한 쌍의 측면 가장자리부(15b, 15d)를 가지고 있다.
주면(10)에는 각종의 패드(3a∼3j)가 소정 개수씩 설치되어 있다.
이들 패드(3a∼3j)는, 와이어 본딩에 적합한 크기 및 형상으로 형성되어 있다.
패드(3a, 3b)는, 본 발명에서 말하는 제 1 및 제 2 패드의 일예에 상당한다.
패드(3a, 3b)는, 2개의 측면 가장자리부(15a, 15b)끼리가 교차하는 주면(10)의 모서리부(11a)에 설치되어 있다.
본 발명에서 말하는 주면의 측면 가장자리부는, 일정한 폭을 갖는 영역이다.
따라서, 본 발명에서 말하는 모서리부는, 일정한 넓이를 갖는 영역이며, 또한 주면의 측면 가장자리부의 일부를 포함하고 있다.
패드(3a)는, 이 구동IC칩(A)에 조립되어 있는 후술하는 집적회로(12)의 구동에 필요한 전력을 공급하는 데에 이용되는 것이며, 세로로 긴 직사각 형상으로 형성되며, 또한 측면 가장자리부(15a)에 위치하고 있다.
패드(3b)는, 집적회로(12)의 그라운드 접속을 도모하는 데에 이용되는 것이며, 가로로 긴 직사각 형상으로 형성되며, 또한 측면 가장자리부(15b)에 위치하고 있다.
패드(3a, 3b)는, 그들의 중심(Oa, Ob)이 가로 세로의 어느 방향에 있어서도 적당한 치수(Sa, Sb) 만큼 상호 위치가 어긋나도록 설치되어 있다.
또, 패드(3a, 3b)는, 그들의 전체 및 일부분끼리가 가로 세로의 어느 방향에 있어서도 상호 중첩되지 않도록 되어 있다.
패드(3c, 3d)는, 본 발명에서 말하는 제 1 및 제 2 패드의 다른 예에 상당한다.
패드(3c)는, 집적회로(12)에 스트로브 신호를 입력시키는 데에 이용되는 것이다.
패드(3d)는, 패드(3b)와 같은 모양으로 집적회로(12)를 그라운드 접속하는 데에 이용되는 것이다.
패드(3c, 3d)는, 2개의 측면 가장자리부(15b, 15c)가 교차한 주면(10)의 모서리부(11b)에 설치되어 있는 점에 있어서, 패드(3a, 3b)와는 그 위치가 상이하다.
단, 그들의 기본적인 형상이나 배치 태양은 상호 공통하고 있다.
즉, 패드(3c)는, 세로로 긴 직사각 형상이며, 측면 가장자리부(15c)에 위치하고 있다.
패드(3d)는, 가로로 긴 직사각 형상이며, 측면 가장자리부(15b)에 위치하고 있다.
패드(3c, 3d)는, 그들의 중심(Oc, Od)끼리가 종횡방향으로 적당한 치수(Sc, Sd) 만큼 위치 어긋나 있고, 또한 그들의 전체 및 일부끼리가 종횡방향에 있어서 상호 중첩되지 않도록 설치되어 있다.
복수의 패드(3j)는, 본원 발명에서 말하는 제 3의 패드에 상당하는 것이며, 후술하는 서멀 프린트 헤드(B, Ba)의 복수의 발열소자(5)와 접속을 도모하는 데에 이용된다.
복수의 패드(3j)는, 종방향으로 뻗는 2열의 엇갈리는 형상으로 나란하게 측면 가장자리부(15d) 및 그 근방에 설치되어 있다.
패드(3f)는, 프린트 화상 데이터를 외부로부터 수신하는 데에 이용되는 것이다.
패드(3g)는, 클록신호를 외부로부터 수신하는 데에 이용되는 것이다.
복수의 패드(3h)는, 발열 소자에 대해 그라운드 접속을 도모하는 데에 이용되는 것이다.
패드(3i)는, 프린트 화상데이터를 이 구동IC칩(A)의 가로로 배치되는 다른 구동IC칩(도시 생략)에 출력하는 데에 이용되는 것이다.
패드(3e)는, 칩 신호를 외부로부터 수신하는 데에 이용되는 것이다.
패드(3f∼3i)는, 다른 패드(3a∼3d)로의 와이어 본딩 작업에 지장을 생기지 않는 부분에 설치되어 있다.
도 2에 잘 나타내고 있는 바와 같이, 집적회로(12)는, 시프트 레지스터(120), 래치회로(LT), 복수(n개)의 논리곱 회로(AND1∼ANDn) 및 복수의 바이폴라 트랜지스터(TR1∼TRn)을 구비하고 있다.
상술한 복수의 패드(3a∼3j)는, 이 집적회로(12)에 도통하고 있다.
단, 도 2에 있어서는, 패드(3a, 3b, 3d)의 도시를 생략하고 있다.
이 집적회로(12)에 있어서는, 논리곱 회로(AND1∼ANDn) 및 복수의 바이폴라 트랜지스터(TR1∼TRn)의 각각의 총 개수가, 예를 들면 계 64개로 되어 있다.
패드(3j)의 총수도 64개로 있다.
따라서, 1개의 구동IC칩(A)에 의해, 서멀 프린트 헤드의 64도트의 발열소자의 ON·OFF 제어를 실행할 수 있도록 되어 있다.
집적회로(12)에 있어서는, 외부로부터 패드(3f)에 프린트 화상 데이터가 시리얼 송신되어 오면, 이 데이터가 시프트 레지스터(120)에 기억된다.
이 데이터는, 외부로부터 패드(3e)에 래치신호가 입력되면, 래치 회로(LT)에 래치된다.
이어서, 외부로부터 패드(3c)에 스트로브 신호가 입력되면, 논리집적회로(AND1∼ANDn)의 각각의 한 쌍의 입력단의 한쪽이 하이 레벨로 된다.
이에 대하여, 논리집적회로(AND1∼ANDn)의 각각의 한 쌍의 입력단의 다른 쪽은, 래치 회로(LT)에 래치되어 있는 프린트 화상 데이터의 내용에 의해 하이 레벨과 로우 레벨의 어느 것인가로 된다.
따라서, 상기 입력단의 다른 쪽이 하이 레벨로 있으면, 그 논리 집적회로(AND)의 출력단도 하이 레벨로 되고, 그에 대응하는 바이폴라 트랜지스터(TR)가 ON으로 되어, 그에 연결되어 있는 패드(3j)와 와이어 접속된 후술하는 발열소자(5)에 통전이 행해진다.
도 3은, 구동IC칩(A)을 구비한 프린트 헤드의 일예를 나타내고 있다.
도 3의 프린트 헤드(B)는, 절연성을 갖는 기판(4)의 표면에, 복수의 발열소자(5)를 횡방향으로 뻗는 어레이상으로 나란히 설치한 서멀 프린트 헤드로서 구성된 것이다.
이 프린트 헤드(B)는, 예를 들면 후막형이라 칭하는 것이다.
기판(4)의 표면에는, 글래스 글레이즈층(도시생략)이 형성되어 있으며, 또한 이 글래스 글레이즈층 상에는, 공통 전극(51)과, 이 공통전극(51)의 복수의 빗살상의 연출부(51a) 끼리간에 제 1단부가 인입하는 복수의 개별전극(52)이 패턴 형성되어 있다.
각 연출부(51a)와 각 개별전극(52)의 제 1단부상에는, 이들과 교차하여 횡방향으로 뻗는 선형상의 발열 저항체(50)가 형성되어 있다.
발열저항체(50)는, 예를 들면 산화 루테늄을 도체성분으로 하는 후막 저항 페이스트를 인쇄·소성하는 것에 의해 형성된 것이다.
이 발열저항체(50)중, 공통전극(51)의 상호 인접하는 2개의 연출부(51a)에 의해 낀 구간이, 1토트 분의 발열소자(5)이다.
본 발명에 있어서는, 이와 같은 구성에 대신하여, 박막형이라 칭하는 형태의 서멀 프린트 헤드로서 구성할 수도 있다.
공통전극(51)은 기판(4)의 길이방향(횡방향)의 양단부에 둘러져 있고, 그 단자부(51b)로부터 각 발열소자(5)를 발열 구동시키는 데에 필요한 전력 공급을 받을 수 있도록 되어 있다.
기판(4)의 표면에는, 복수의 구동IC칩(A)이 이 기판(4)의 횡방향으로 적당한 간격 La을 두고 어레이상으로 나란히 탑재되어 있다.
각 구동IC칩(A)의 주면(10)은, 위를 향하게 되어 있다.
복수의 구동IC칩(4)은, 복수의 개별전극(52)의 제 2단부의 근방에 배치되어 있으며, 각 패드(3j)는, 상기 제 2단부에 와이어(W)를 통하여 접속되어 있다.
각 구동IC칩(A)의 다른 패드(3a∼3i)는, 각 구동IC칩(A)의 주변에 설치된 복수의 패드(6a∼6i)와 와이어(W)를 통하여 접속되어 있으며, 이들 패드(3a∼3i)로의 소정 신호의 입출력, 전력공급, 혹은 그라운드 접속이 행해지도록 구성되어 있다.
도 3에 있어서는, 그 도시 설명을 생략하고 있지만, 기판(4)의 표면에는, 공통전극(51)의 단자부(51b)와 같은 모양의 단자부를 갖는 복수의 도통 배선 패턴이 형성되어 있음과 동시에, 그 도전 배선 패턴상에 복수의 패드(6a∼6i)가 적절히 설치되어 있는 것에 의해, 그들 복수의 패드(6a∼6i)와 이 서멀 프린트 헤드(B)의 외부의 기기의 전기적인 접속이 행해지도록 되어 있다.
이것은, 후술하는 도 4의 서멀 프린트 헤드(Ba)에 대해서도 같은 모양이다.
서멀 프린트 헤드(B)는, 예를 들면, 그 인자 밀도가 200dpi이며, 상호 인접하는 2개의 구동IC칩(A) 끼리의 간격 La가 와이어 본딩 작업에 지장이 없는 치수로 되어 있다.
이 때문에, 각 구동IC칩(A)의 패드(3a∼3d)에 와이어 접속되는 패드(6a∼6d)의 각각에 대해서는, 각 구동IC칩(A) 끼리의 간격의 영역 또는 그 근방에 배치되어 있다.
이와 같이 하면, 도 3의 가상선으로 나타내는 바와 같이, 예를 들면 전력 공급을 행하기 위한 배선 패턴(7)을, 상호 인접하는 2개의 구동IC칩(A)의 각각의 아래쪽에 잠기도록 형성하는 것에 의해, 그 배선 패턴(7)상에 2개의 패드(6a)를 설치할 수가 있다.
따라서, 1본의 배선 패턴(7)에 의해 복수의 구동IC칩(A)에 전력공급을 행할 수가 있다.
복수의 구동IC칩(A)의 각각에 대응시켜 전력공급용의 배선패턴을 개별적으로 형성한 것에서는 그 배선패턴이 복잡하게 되는 것에 대하여, 상기한 구성을 채용하면, 배선 패턴의 간소화를 도모할 수가 있다.
이 서멀 프린트 헤드(B)에 있어서는, 패드(3a∼3d)와 패드(6a∼6d)를 접속하는 각 와이어(W)의 인출방향이 횡방향이다.
이에 대하여, 패드(3a, 3b)끼리, 및 패드(3c, 3d)끼리는, 종방향으로 위치 어긋나 있다.
따라서, 인접하는 와이어(W)끼리 사이에 적당한 간격을 둘 수가 있어, 이들 와이어(W)에 전기적인 단락이 발생하지 않도록 할 수가 있다.
도 4는 구동IC칩(A)을 구비한 프린트 헤드의 다른 예를 나타내고 있다.
도 4에 있어서는, 도 3에 나타낸 프린트 헤드(B)와 동일 또는 유사한 요소에, 프린트 헤드(B)와 동일한 부호를 부여하고 있다.
도 4의 프린트 헤드(Ba)는, 프린트 헤드(B) 보다도 인자 밀도가 높게 된 것이다.
따라서, 기판(4) 상에 탑재되어 있는 구동IC칩(A)의 총 개수는 많고, 각 구동IC칩(A)의 배열 간격 Lb는 프린트 헤드(B)의 간격 La 보다도 작게 되어 있다.
이와 같은 것에서, 패드(6a∼6d)는 상호 인접하는 구동IC칩(A)끼리간에는 배치되어 있지 않고, 패드(3a∼3d)로부터 종방향으로 편위된 위치에 설치되어 있다.
이 서멀 프린트 헤드(Ba)에 있어서는, 패드(3a∼3d)와 패드(6a∼6d)를 접속하는 각 와이어(W)의 인출방향이 종방향이다.
이에 대하여, 패드(3a, 3b)끼리, 및 패드(3c, 3d)끼리는, 횡방향으로도 위치 어긋나 있다.
따라서, 이 경우에 있어서도, 인접하는 와이어(W) 끼리간에 적당한 간격을 설치하여, 이들에 전기적인 단락이 발생하지 않도록 할 수가 있다.
이와 같이, 본 실시형태의 구동IC칩(A)에 의하면, 2종류의 프린트 헤드(B, Ba)의 어느 부품으로서도 바람직하게 사용할 수가 있다.
프린트 헤드(Ba)에 있어서의 패드(3a, 3b)와 패드(6a, 6b)의 와이어 접속구조는, 도 5에 나타낸 바와 같은 구조로 되어 있다.
즉, 이 구조에 있어서는, 패드(6a) 보다도 패드(6b)의 쪽이 구동 IC칩(A)에 접근하여 설치되어있다.
그리고, 상호 접근하여 있는 패드(3b, 6b)끼리, 및 그들보다도 큰 거리를 둔 패드(3a, 6a)끼리가 와이어 접속되어 있다.
이와 같은 구조에 의하면, 2본의 와이어(W)의 곡률 반경이 상이한 것으로 되어, 상하 높이 방향에 있어서도 그들 2본의 와이어(W)끼리가 중첩되지 않도록 할 수가 있다.
따라서, 와이어(W)간의 전기적인 단락을 방지하는 데에 일층 바람직한 것으로 된다.
상기 구조는, 패드(3a, 3b)가 상호 위치 어긋나 있기 때문에 채용될 수 있는 구조이며, 패드(3a, 3b)를 위치 어긋남 시켜 설치하면, 상기 구조를 간단히 채용할 수가 있다는 이점도 얻어진다.
이것은, 다른 패드(3c, 3d)에 대해서도 마찬가지다.
도 3 및 도 4에 나타낸 구성에 있어서는, 각 구동IC칩(A)의 패드(3a∼3d)의 각각의 중앙부에 와이어(W)의 일단을 본딩하고 있다.
단, 패드(3a∼3d)는 어느 것이나 긴 직사각형상이기 때문에, 상기와는 다른 와이어 본딩 작업을 시행하여도 가능하다.
즉, 도 6에 나타낸 바와 같이, 패드(3a, 3b)로부터 패드(6a, 6b)로 향하여 와이어(W)를 횡방향으로 인출하는 경우에는, 패드(3a)의 중심(Oa)으로부터 적당한 치수(S1)만큼 떨어트린 위치에 와이어 본딩을 시행할 수가 있다.
이에 의해, 그 와이어 본딩 위치를 패드(3b)로부터 멀리할 수가 있다.
따라서, 와이어(W)끼리의 간격(S2)을 크게 하여, 그들의 접촉을 보다 확실히 방지하는 것이 가능하게 된다.
한편, 도 7에 나타내는 바와 같이, 패드(3a, 3b)로부터 패드(6a, 6b)로 향하여 와이어(W)를 종방향으로 인출하는 경우에는, 패드(3b)의 중심(Ob)으로부터 적당한 치수(S3)만큼 떨어트린 위치에 와이어 본딩을 시행할 수가 있다.
이에 의해 그 와이어 본딩 위치를 패드(3a)로부터 떨어트릴 수가 있다.
따라서, 이 경우에 있어서도, 와이어(W)끼리의 간격(S4)을 크게 하여 그들의 접촉을 보다 확실히 방지하는 것이 가능하게 된다.
또, 패드(3a, 3b)끼리는, 그들의 전체 및 일부분이 종횡의 어느 방향에 있어서도 서로 중첩되지 않도록 되어 있기 때문에, 이들 패드(3a, 3b)의 어느 개소에 와이어(W)의 일단이 접속되는 한은, 그들 와이어(W)의 각 일단의 근방부분 끼리를 부당하게 접촉시키지 않도록 할 수도 있다.
또한, 와이어(W) 끼리의 간격을 크게 하는 데에도 보다 바람직한 것으로 된다.
이와 같은 작용은, 패드(3c, 3d)에 있어서도 같은 모양으로 얻어질 수가 있다.
본 발명에 관계하는 구동 IC칩 및 프린트 헤드의 각부의 구체적인 구성은, 상술한 실시형태에 한정되지 않고, 각종으로 설계 변경 자유롭다.
상술한 실시형태에 있어서는, 본 발명에서 말하는 제 1 및 제 2의 패드에 상당하는 패드로서, 패드(3a, 3b)와 패드(3c, 3d)의 계 2조의 패드가 설치되어 있다.
단, 본 발명은 이에 한정되지 않고, 제 1 및 제 2의 패드를 1개조만 설치한 구성, 혹은 3개조 이상 설치된 구성으로 할 수도 있다.
구동IC칩의 주면에 다수의 패드가 설치되는 경우, 그들 중의 어느 것인가의 패드를, 본 발명에서 말하는 제 1 및 제 2의 패드로 하는 것은, 적적히 선택할 수 있는 사항이다.
본 발명에서 말하는 제 1 및 제 2의 패드는, 긴 직사각 형상 이외의 형상, 예를 들면 정방형으로 할 수도 있다.
본 발명은, 구동IC칩의 제 1 및 제 2 의 패드가 주면의 공통의 모서부에 소정의 상태로 배치되어 있는 것을 요건으로 하는 것이며, 그들과는 별개의 패드가 그 모서리부에 또한 설치되어 있는 경우에도, 본 발명의 기술적 범위에 포함된다.
이상과 같이, 본 발명에 의한 구동 IC칩은, 주면의 모서부에 제 1 및 제 2의 패드가 설치되며, 또한 그들의 중심이 어느 방향에 있어서도 상호 위치 어긋나 있는 구성을 갖고 있으므로, 제 1 및 제 2의 패드로부터는 전기접속용의 2본의 와이어를 어느 방향으로 인출한 경우에 있어서도, 그들의 와이어를 상호 접근시키지 않도록 하여 전기적인 단락을 방지하는 데에 바람직하게 된다.

Claims (10)

  1. 내부에 조립되어 있으며, 또한 프린트 헤드의 복수의 인자용 소자를 선택적으로 구동시키기 위한 집적회로와,
    제 1의 방향으로 뻗는 적어도 하나의 제 1의 측면 가장자리부 및 그와 교차하는 제 2의 방향으로 뻗는 적어도 하나의 제 2의 측면 가장자리부를 갖고 있는 주면과,
    상기 주면에 설치되며, 또한 상기 집적회로에 도통하고 있는 제 1 및 제 2의 패드를 갖고 있는 구동 IC칩으로서,
    상기 제 1 및 제 2의 패드는, 상기 제 1 및 제 2의 측면 가장자리부가 교차하고 있는 공통의 모서리부에 설치되어 있으며, 또한,
    상기 제 1 및 제 2의 패드의 각각의 중심끼리는, 상기 제 1 및 제 2의 방향으로 위치 어긋나 있는 것을 특징으로 하는 구동 IC칩.
  2. 제 1항에 있어서,
    상기 제 1 및 제 2의 패드는, 상기 집적회로를 구동시키기 위한 전력공급, 상기 집적회로의 그라운드접속, 상기 집적회로로의 신호의 입력 및 출력의 어느 것인가를 행하게 하기 위한 패드인 것을 특징으로 하는 구동 IC칩.
  3. 제 1항에 있어서,
    상기 제 1 및 제 2의 패드는, 상기 제 1 및 제 2의 어느 방향에 있어서도 그들의 전체 및 일부가 상호 중첩되지 않도록 설치되어 있는 것을 특징으로 하는 구동 IC칩.
  4. 제 1항에 있어서,
    상기 제 1의 패드는 상기 제 2의 방향의 길이 보다도 상기 제 1 방향의 길이 쪽이 긴 직사각 형상이며, 또한 상기 제 2의 패드는 상기 제 1방향의 길이 보다도 상기 제 2 방향의 길이 쪽이 긴 직사각 형상인 것을 특징으로 하는 구동 IC칩.
  5. 제 4항에 있어서,
    상기 제 1의 패드는 상기 제 1의 측면 가장자리부에 설치되어 있음과 동시에, 상기 제 2의 패드는 상기 제 2의 측면 가장자리부에 설치되어 있는 것을 특징으로 하는 구동 IC칩.
  6. 제 1항에 있어서,
    상기 주면은, 상기 제 1 및 제 2의 측면 가장자리부를 한 쌍씩 가짐과 동시에, 4개소의 모서리부를 갖는 직사각 형상인 것을 특징으로 하는 구동 IC칩.
  7. 제 6항에 있어서,
    상기 집적회로를 상기 복수의 인자용 소자에 전기적으로 접속하기 위한 복수의 제 3의 패드를 또한 구비하고 있으며, 또한 이들 복수의 제 3의 패드는, 상기 한 쌍의 제 2의 측면 가장자리부의 한쪽에 나란히 설치되어 있는 것을 특징으로 하는 구동 IC칩.
  8. 제 7항에 있어서,
    상기 제 1 및 제 2의 패드는, 상기 4개소의 모서리부 중, 상기 한 쌍의 제 2의 측면 가장자리부의 다른 쪽 가까이에 위치하는 모서리부에 설치되어 있는 것을 특징으로 하는 구동 IC칩.
  9. 어레이상으로 나란하게 복수의 인자용 소자를 탑재한 기판과, 복수의 구동 IC칩을 갖고 있으며, 또한,
    상기 각 구동IC칩은,
    내부에 조립되어 있고, 또한, 상기 복수의 인자용 소자를 선택적으로 구동하기 위한 집적회로와,
    제 1의 방향으로 뻗는 적어도 1개의 제 1의 측면 가장자리부 및 이와 교차하는 제 2의 방향으로 뻗는 적어도 1개의 제 2의 측면 가장자리부를 갖고 있는 주면과,
    이 주면에 설치되며, 또한, 상기 집적회로에 도통하고 있는 제 1 및 제 2의 패드를 갖고 있는 프린트 헤드로서,
    상기 제 1 및 제 2의 패드는, 상기 제 1 및 제 2의 측면 가장자리부가 교차하고 있는 공통의 모서리부에 설치되어 있으며, 또한,
    상기 제 1 및 제 2의 패드의 각각의 중심끼리는, 상기 제 1 및 제 2의 방향으로 위치 어긋나 있는 것을 특징으로 하는 프린트 헤드.
  10. 제 9항에 있어서,
    상기 각 인자용 소자는, 발열소자인 것을 특징으로 하는 프린트 헤드.
KR1020007009149A 1998-12-22 1999-12-21 구동 ｉｃ칩 및 프린트 헤드 KR100346744B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP36439698A JP3908401B2 (ja) 1998-12-22 1998-12-22 プリントヘッド用の駆動ｉｃチップおよびこれを備えたプリントヘッド
JP10-364396 1998-12-22
PCT/JP1999/007167 WO2000037255A1 (fr) 1998-12-22 1999-12-21 Puce a circuit integre de commande et tete d'impression

Publications (2)

Publication Number Publication Date
KR20010041108A true KR20010041108A (ko) 2001-05-15
KR100346744B1 KR100346744B1 (ko) 2002-08-03

Family

ID=18481708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007009149A KR100346744B1 (ko) 1998-12-22 1999-12-21 구동 ｉｃ칩 및 프린트 헤드

Country Status (8)

Country Link
US (1) US6392685B1 (ko)
EP (1) EP1057650A4 (ko)
JP (1) JP3908401B2 (ko)
KR (1) KR100346744B1 (ko)
CN (1) CN1105649C (ko)
CA (1) CA2320452C (ko)
TW (1) TW437020B (ko)
WO (1) WO2000037255A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170844A (ja) 2000-12-04 2002-06-14 Oki Electric Ind Co Ltd 半導体装置
JP5375198B2 (ja) * 2008-03-07 2013-12-25 セイコーエプソン株式会社 ヘッド基板およびサーマルヘッド基板
JP6790419B2 (ja) * 2016-03-31 2020-11-25 ブラザー工業株式会社 ヘッドユニット、及び、液体吐出装置
EP4131245A4 (en) * 2020-03-27 2023-05-24 BOE Technology Group Co., Ltd. DISPLAY PANEL AND DISPLAY DEVICE
WO2023210426A1 (ja) * 2022-04-28 2023-11-02 ローム株式会社 サーマルプリントヘッドおよびサーマルプリンタ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6052365A (ja) 1983-08-31 1985-03-25 Konishiroku Photo Ind Co Ltd 感熱記録ヘッド
KR920702779A (ko) * 1990-04-24 1992-10-06 아이지와 스스무 회로 셀·어레이를 갖춘 반도체 장치 및 데이타 입출력 장치
JPH0787199B2 (ja) 1991-03-29 1995-09-20 ローム株式会社 ヘッド駆動用ｉｃ及びヘッド基板
US5335002A (en) 1991-09-30 1994-08-02 Rohm Co., Ltd. Printing head and printer incorporating the same
JP2814175B2 (ja) 1992-02-14 1998-10-22 ローム株式会社 プリントヘッドおよびこれに搭載する駆動用ｉｃ
WO1996011109A1 (fr) * 1994-10-06 1996-04-18 Rohm Co., Ltd. Circuit integre servant a commander une imprimante et une tete d'impression
US5917220A (en) * 1996-12-31 1999-06-29 Stmicroelectronics, Inc. Integrated circuit with improved overvoltage protection

Also Published As

Publication number Publication date
WO2000037255A1 (fr) 2000-06-29
US6392685B1 (en) 2002-05-21
JP2000185420A (ja) 2000-07-04
JP3908401B2 (ja) 2007-04-25
CN1105649C (zh) 2003-04-16
TW437020B (en) 2001-05-28
CA2320452A1 (en) 2000-06-29
CN1291138A (zh) 2001-04-11
EP1057650A4 (en) 2001-11-14
KR100346744B1 (ko) 2002-08-03
CA2320452C (en) 2004-11-02
EP1057650A1 (en) 2000-12-06

Similar Documents

Publication Publication Date Title
EP0079063A2 (en) Thermal printing head
KR100346744B1 (ko) 구동 ｉｃ칩 및 프린트 헤드
US5729275A (en) Thermal printhead, drive IC for the same and method for controlling the thermal printhead
JP7230666B2 (ja) サーマルプリントヘッド用のドライバｉｃ、サーマルプリントヘッド、および、サーマルプリントヘッドの配線パターン
GB2079225A (en) Thermal head device
JPH0723006B2 (ja) 発光ダイオードプリントヘッド
JP3340841B2 (ja) サーマルプリントヘッド用駆動ｉｃ及びサーマルプリントヘッド
JP2881631B2 (ja) サーマルプリントヘッド用駆動ｉｃおよびこれを用いたサーマルプリントヘッドならびにこのサーマルプリントヘッドの制御方法
JPH0443434B2 (ko)
JP3300868B2 (ja) プリントヘッド用駆動ｉｃおよびこれを用いたプリントヘッド
JP3218428B2 (ja) サーマルプリントヘッド
JP2633701B2 (ja) サーマルヘッド
JP3098362B2 (ja) サーマルヘッド
EP0581330B1 (en) Drive IC for printing head
JP4688281B2 (ja) サーマルヘッド
JP3295492B2 (ja) ライン型サーマルプリントヘッドの構造
JP3075900B2 (ja) ライン型サーマルプリントヘッドの構造
JPH0563022A (ja) ヘツド駆動用ｉｃ及びヘツド基板
JP2559951B2 (ja) サーマルヘッド
JPH05131677A (ja) プリントヘツド
JP2996284B2 (ja) サーマルヘッド
JP3111293B2 (ja) サーマルプリントヘッド
JPH0679895A (ja) サーマルヘッド
JP2002361919A (ja) サーマルヘッド
JP2580454Y2 (ja) サーマルヘッド

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 17