JPH0563022A - ヘツド駆動用ｉｃ及びヘツド基板 - Google Patents
ヘツド駆動用ｉｃ及びヘツド基板Info
- Publication number
- JPH0563022A JPH0563022A JP3181492A JP3181492A JPH0563022A JP H0563022 A JPH0563022 A JP H0563022A JP 3181492 A JP3181492 A JP 3181492A JP 3181492 A JP3181492 A JP 3181492A JP H0563022 A JPH0563022 A JP H0563022A
- Authority
- JP
- Japan
- Prior art keywords
- pads
- head
- signals
- input
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 配線パターンを単純化でき、しかも電圧低下
や信頼性の悪化を防ぐことができるヘッド駆動用ＩＣを
提供することである。 【構成】 駆動用ＩＣ１の上面において、上辺近傍にヘ
ッド駆動信号の出力パッド列２を配し、左辺近傍にクロ
ック、データ、ラッチ信号の入力パッド列４を、右辺近
傍にこれらの信号の出力パッド列５を配置し、下辺近傍
に残りの信号（ＧＮＤ、ＶDD、ＳＴＲ）の入力パッド列
３を配した。 【作用】 配線パターンを単純化でき、パターン幅を広
く形成できる。
や信頼性の悪化を防ぐことができるヘッド駆動用ＩＣを
提供することである。 【構成】 駆動用ＩＣ１の上面において、上辺近傍にヘ
ッド駆動信号の出力パッド列２を配し、左辺近傍にクロ
ック、データ、ラッチ信号の入力パッド列４を、右辺近
傍にこれらの信号の出力パッド列５を配置し、下辺近傍
に残りの信号（ＧＮＤ、ＶDD、ＳＴＲ）の入力パッド列
３を配した。 【作用】 配線パターンを単純化でき、パターン幅を広
く形成できる。
Description
【０００１】
【産業上の利用分野】本発明は、感熱方式、熱転写方式
のファクシミリやプリンタ等に使用するサーマルヘッ
ド、ＬＥＤヘッド等に実装するヘッド駆動用ＩＣ及び、
ヘッド駆動用ＩＣを搭載したヘッド基板に関する。
のファクシミリやプリンタ等に使用するサーマルヘッ
ド、ＬＥＤヘッド等に実装するヘッド駆動用ＩＣ及び、
ヘッド駆動用ＩＣを搭載したヘッド基板に関する。
【０００２】
【従来の技術】ファクシミリやプリンタ等に使用される
サーマルヘッドの代表例として、サーマルプリントヘッ
ドは、印字走査方向に延在する発熱抵抗体と、抵抗体を
駆動するための駆動用ＩＣと、抵抗体とＩＣを連絡する
ための配線パターンとを有する。サーマルプリントヘッ
ドは、印字ドット数に応じた発熱抵抗体を有し、この抵
抗体を印字ドットパターンに則して駆動するためのデー
タ信号を各抵抗体に送るために、幾つかの抵抗体を一ま
とめにした組数に相当する数のＩＣが設けられる。
サーマルヘッドの代表例として、サーマルプリントヘッ
ドは、印字走査方向に延在する発熱抵抗体と、抵抗体を
駆動するための駆動用ＩＣと、抵抗体とＩＣを連絡する
ための配線パターンとを有する。サーマルプリントヘッ
ドは、印字ドット数に応じた発熱抵抗体を有し、この抵
抗体を印字ドットパターンに則して駆動するためのデー
タ信号を各抵抗体に送るために、幾つかの抵抗体を一ま
とめにした組数に相当する数のＩＣが設けられる。
【０００３】この駆動用ＩＣは、一般に図４に示すよう
に、ＩＣ１００上面の１辺の近傍に、発熱抵抗体を駆動
する信号を送り出す全ての出力パッド１０１を配列し
て、出力パッド列１０２とし、対向辺の近傍に入力信号
（データ、クロック、ラッチ、ＧＮＤ、ＶDD、ＳＴＲ等
の信号）を受ける全ての入力パッド１０３を配列して、
入力パッド列１０４としている。
に、ＩＣ１００上面の１辺の近傍に、発熱抵抗体を駆動
する信号を送り出す全ての出力パッド１０１を配列し
て、出力パッド列１０２とし、対向辺の近傍に入力信号
（データ、クロック、ラッチ、ＧＮＤ、ＶDD、ＳＴＲ等
の信号）を受ける全ての入力パッド１０３を配列して、
入力パッド列１０４としている。
【０００４】
【発明が解決しようとする課題】ところで、殆どのサー
マルプリントヘッドでは、データ、クロック、ラッチ、
ＧＮＤ、ＶDDの信号は各１系統しか使用していないた
め、セラミック基板上又はフレキシブルケーブル上で各
ＩＣの信号を接続している。又、ＳＴＲの信号は数系統
に分割して使用している。
マルプリントヘッドでは、データ、クロック、ラッチ、
ＧＮＤ、ＶDDの信号は各１系統しか使用していないた
め、セラミック基板上又はフレキシブルケーブル上で各
ＩＣの信号を接続している。又、ＳＴＲの信号は数系統
に分割して使用している。
【０００５】しかしながら、セラミック基板上で上記の
如き駆動用ＩＣの配線接続を行う場合、出力パッドを１
辺寄りに集中配置してあるので、入力信号の配線は他の
対向する一辺側となり、基板上に複雑な配線パターンを
形成したり、多層配線を行ったりする必要がある。それ
ばかりか、ＶDDやＧＮＤの電圧低下を防ぐにはＶDDやＧ
ＮＤに対応する配線パターン幅をできるだけ大きくしな
ければならないが、出力パッドを１辺に偏って配置して
あるので、限られた配線領域内で十分な幅のパターンを
形成するのが困難である。
如き駆動用ＩＣの配線接続を行う場合、出力パッドを１
辺寄りに集中配置してあるので、入力信号の配線は他の
対向する一辺側となり、基板上に複雑な配線パターンを
形成したり、多層配線を行ったりする必要がある。それ
ばかりか、ＶDDやＧＮＤの電圧低下を防ぐにはＶDDやＧ
ＮＤに対応する配線パターン幅をできるだけ大きくしな
ければならないが、出力パッドを１辺に偏って配置して
あるので、限られた配線領域内で十分な幅のパターンを
形成するのが困難である。
【０００６】又、フレキシブルケーブル上で配線する場
合、セラミック基板との接続部の信号数が多くなるた
め、信頼性の劣化やコスト高につながる。このように、
セラミック基板上の配線とフレキシブルケーブル上の配
線とのパターン抵抗の相違、及びＩＣの使用上必要な信
号系と不要な信号系との関連性を考慮すると、従来の駆
動用ＩＣは通常のセラミック基板又はフレキシブルケー
ブルのどちらかに配線しなければならないのに、実際は
セラミック基板又はフレキシブルケーブル上で殆ど全て
の配線を行っているため、上記電圧低下又は信頼性の劣
化等の問題点が生ずる。
合、セラミック基板との接続部の信号数が多くなるた
め、信頼性の劣化やコスト高につながる。このように、
セラミック基板上の配線とフレキシブルケーブル上の配
線とのパターン抵抗の相違、及びＩＣの使用上必要な信
号系と不要な信号系との関連性を考慮すると、従来の駆
動用ＩＣは通常のセラミック基板又はフレキシブルケー
ブルのどちらかに配線しなければならないのに、実際は
セラミック基板又はフレキシブルケーブル上で殆ど全て
の配線を行っているため、上記電圧低下又は信頼性の劣
化等の問題点が生ずる。
【０００７】従って、本発明の目的は、配線パターンを
単純化でき、しかも電圧低下や信頼性の悪化を防ぐこと
ができるヘッド駆動用ＩＣを提供することにある。
単純化でき、しかも電圧低下や信頼性の悪化を防ぐこと
ができるヘッド駆動用ＩＣを提供することにある。
【０００８】
【課題を解決するための手段】前記目的を達成する本発
明のヘッド駆動用ＩＣは、平面視が四角形のＩＣの上面
において、１辺の近傍にヘッド駆動信号の出力パッドを
配列し、前記辺に直交する別の１辺の近傍にデータ、ク
ロック、及びラッチ信号用のパッドを、前記ヘッド駆動
用信号の出力パッドが配列される辺に対向する辺の近傍
に残りの信号の入力パッドを配列したことを特徴とす
る。
明のヘッド駆動用ＩＣは、平面視が四角形のＩＣの上面
において、１辺の近傍にヘッド駆動信号の出力パッドを
配列し、前記辺に直交する別の１辺の近傍にデータ、ク
ロック、及びラッチ信号用のパッドを、前記ヘッド駆動
用信号の出力パッドが配列される辺に対向する辺の近傍
に残りの信号の入力パッドを配列したことを特徴とす
る。
【０００９】本発明のＩＣは、従来のように全ての出力
パッドをＩＣの１辺付近に配置し、全ての入力パッドを
対向辺付近に配置するのとは異なり、全パッドのうちデ
ータ、クロック及びラッチ信号用のパッドを出力パッド
が設けられる辺に直交する１辺付近に配置してある。即
ち、従来のＩＣでは２辺のみにパッドを配置していたの
に対し、本発明のＩＣでは、制御上必要な信号とパター
ン抵抗を加味して信号系を分類し、信号系に応じて、素
子列に直交する他の辺にパッドを分割配置したので、配
線パターンを単純化でき、しかもパターン幅を大きくで
きる。この結果、電圧低下が防止され、信頼性も向上す
る。
パッドをＩＣの１辺付近に配置し、全ての入力パッドを
対向辺付近に配置するのとは異なり、全パッドのうちデ
ータ、クロック及びラッチ信号用のパッドを出力パッド
が設けられる辺に直交する１辺付近に配置してある。即
ち、従来のＩＣでは２辺のみにパッドを配置していたの
に対し、本発明のＩＣでは、制御上必要な信号とパター
ン抵抗を加味して信号系を分類し、信号系に応じて、素
子列に直交する他の辺にパッドを分割配置したので、配
線パターンを単純化でき、しかもパターン幅を大きくで
きる。この結果、電圧低下が防止され、信頼性も向上す
る。
【００１０】
【実施例】以下、本発明のヘッド駆動用ＩＣを実施例に
基づいて説明する。図１はその一実施例のＩＣの平面を
示す。このＩＣ１は、１辺（図中の上辺）の近傍に、６
４ビット分に相当する出力パッド列２が設けられてい
る。出力パッド列２は６４個の出力パッド２１からな
り、出力パッド２１は等間隔を置いて並列する。出力パ
ッド２１は、例えばサーマルプリントヘッドの発熱抵抗
体を駆動する信号を出力するもので、各々の印字出力信
号を対応する発熱抵抗体に送り出す。
基づいて説明する。図１はその一実施例のＩＣの平面を
示す。このＩＣ１は、１辺（図中の上辺）の近傍に、６
４ビット分に相当する出力パッド列２が設けられてい
る。出力パッド列２は６４個の出力パッド２１からな
り、出力パッド２１は等間隔を置いて並列する。出力パ
ッド２１は、例えばサーマルプリントヘッドの発熱抵抗
体を駆動する信号を出力するもので、各々の印字出力信
号を対応する発熱抵抗体に送り出す。
【００１１】上辺の対向辺（図中の下辺）の近傍には、
ＧＮＤ、ＶDD、ＳＴＲ信号の入力パッド列３が設けられ
る。入力パッド列３のうち、両端と真中に２個のパッド
を近接して配置した入力パッド３１はＧＮＤで、ＧＮＤ
の間にＶDD信号の入力パッド３２、ＳＴＲ信号の入力パ
ッド３３を配置してある。別の１辺（図中の左辺）の近
傍には、クロック信号の入力パッド４１、データ信号の
入力パッド４２、ラッチ信号の入力パッド４３を順に配
した入力パッド列４を設けてある。この対向辺（図中の
右辺）の近傍には、各入力信号に対応する出力信号の出
力パッド列５が設けられている。クロック信号の入力パ
ッド４１と出力パッド５１、ラッチ信号の入力パッド４
３と出力パッド５３は、それぞれＩＣ１内のパターンで
接続されている。出力パッド列５は、クロック信号の出
力パッド５１、データ信号の出力パッド５２、ラッチ信
号の出力パッド５３からなる。
ＧＮＤ、ＶDD、ＳＴＲ信号の入力パッド列３が設けられ
る。入力パッド列３のうち、両端と真中に２個のパッド
を近接して配置した入力パッド３１はＧＮＤで、ＧＮＤ
の間にＶDD信号の入力パッド３２、ＳＴＲ信号の入力パ
ッド３３を配置してある。別の１辺（図中の左辺）の近
傍には、クロック信号の入力パッド４１、データ信号の
入力パッド４２、ラッチ信号の入力パッド４３を順に配
した入力パッド列４を設けてある。この対向辺（図中の
右辺）の近傍には、各入力信号に対応する出力信号の出
力パッド列５が設けられている。クロック信号の入力パ
ッド４１と出力パッド５１、ラッチ信号の入力パッド４
３と出力パッド５３は、それぞれＩＣ１内のパターンで
接続されている。出力パッド列５は、クロック信号の出
力パッド５１、データ信号の出力パッド５２、ラッチ信
号の出力パッド５３からなる。
【００１２】このようなＩＣでは、ＩＣの左右の辺に１
系統の信号（クロック、データ、ラッチ信号）の入出力
パッドを配置してあるので、この信号系の配線パターン
はＩＣの下側に形成し、各パッドと配線パターン間をワ
イヤボンディングしてもよいし、或いは、隣接するＩＣ
のパッド間をワイヤボンディングしてもよい。又、下辺
（出力パッドの配列される辺に対向する辺）に配した入
力パッド列３におけるパッド間の間隔が十分に大きいた
め、これらのパッドの信号系（ＧＮＤ、ＶDD、ＳＴＲ）
の入力パッドに係る配線パターンを単純化できるだけで
なく、パターンを広幅にすることができる。
系統の信号（クロック、データ、ラッチ信号）の入出力
パッドを配置してあるので、この信号系の配線パターン
はＩＣの下側に形成し、各パッドと配線パターン間をワ
イヤボンディングしてもよいし、或いは、隣接するＩＣ
のパッド間をワイヤボンディングしてもよい。又、下辺
（出力パッドの配列される辺に対向する辺）に配した入
力パッド列３におけるパッド間の間隔が十分に大きいた
め、これらのパッドの信号系（ＧＮＤ、ＶDD、ＳＴＲ）
の入力パッドに係る配線パターンを単純化できるだけで
なく、パターンを広幅にすることができる。
【００１３】このＩＣ１をサーマルプリントヘッドに実
装する場合、例えば通常のＡ４サイズのヘッド（２００
ＤＰＩ）への適用では、図１に示す６４ビットＩＣを２
７個使用することになる。図２に、ヘッドに実装した場
合の各ＩＣ１の接続形態を説明する図を示す。各（又は
２〜７個の）ＩＣ毎に、入力パッド列３に並ぶＧＮＤ、
ＶDD、ＳＴＲの各パッドをセラミック基板上の対応配線
パターンにワイヤボンディングによって接続し、ＧＮ
Ｄ、ＶDD、ＳＴＲの３信号を各パターンから入力する。
装する場合、例えば通常のＡ４サイズのヘッド（２００
ＤＰＩ）への適用では、図１に示す６４ビットＩＣを２
７個使用することになる。図２に、ヘッドに実装した場
合の各ＩＣ１の接続形態を説明する図を示す。各（又は
２〜７個の）ＩＣ毎に、入力パッド列３に並ぶＧＮＤ、
ＶDD、ＳＴＲの各パッドをセラミック基板上の対応配線
パターンにワイヤボンディングによって接続し、ＧＮ
Ｄ、ＶDD、ＳＴＲの３信号を各パターンから入力する。
【００１４】入出力パット列４、５にある他の信号（ク
ロック、データ、ラッチ）のパッドを全ＩＣで１系統に
まとめるために、他の信号系の配線パターンはＩＣ１の
下側において左右方向に平行に形成してあり、このＩＣ
１に対しては各パッドに対応する３本の配線を並列させ
てある。各入出力パッドと配線パターンとの接続は、ワ
イヤボンディングにより行う。又は、図２に示すよう
に、各パッド間を直接ワイヤボンディング６０によって
接続してもよい。或いは、直接ワイヤボンディング６０
の以外にも、各ＩＣとの間にワイヤボンディング用の中
継点を設け、ＩＣ上のパッドからのワイヤを中継点にボ
ンディングし、隣のＩＣの対応パッドからのワイヤも同
じ中継点にボンディングする態様も構わない。
ロック、データ、ラッチ）のパッドを全ＩＣで１系統に
まとめるために、他の信号系の配線パターンはＩＣ１の
下側において左右方向に平行に形成してあり、このＩＣ
１に対しては各パッドに対応する３本の配線を並列させ
てある。各入出力パッドと配線パターンとの接続は、ワ
イヤボンディングにより行う。又は、図２に示すよう
に、各パッド間を直接ワイヤボンディング６０によって
接続してもよい。或いは、直接ワイヤボンディング６０
の以外にも、各ＩＣとの間にワイヤボンディング用の中
継点を設け、ＩＣ上のパッドからのワイヤを中継点にボ
ンディングし、隣のＩＣの対応パッドからのワイヤも同
じ中継点にボンディングする態様も構わない。
【００１５】ここで、図１に示す６４ビットＩＣの実寸
例を示すと、寸法ａは約５〜６ｍｍで、寸法ｂは約１．
５ｍｍであり、このサイズのＩＣを前記のように配線す
ると、フレキシブルケーブル上でのセラミック基板との
接続部のピッチを２．７ｍｍ程度確保できることにな
る。図３は、この発明の他の実施例を示すＩＣを搭載し
たヘッド基板を示す図である。ここで示すヘッド駆動用
ＩＣ１０は、図２に示したものと相違し、データ、クロ
ック及びラッチ信号用のパッド４１、４２、４３は出力
用パッド列２の配列される辺に直交する辺の１辺（図で
は左側）にのみ、設けられており、この辺に対向する辺
（図では右側）には、データの出力パッド５２のみが設
けられている。この実施例では基板２０の上面に、各Ｉ
Ｃ１０の下面を通り、出力用パッド列２に平行に、クロ
ック、データ、及びラッチ用の配線パターン６１、６３
が形成され、また左端及び右端のＩＣの左側及び右側
と、各ＩＣ間に、ＩＣの各クロック、データ、及びラッ
チ用のパッド４１、４２、４３に対応して中継点（パッ
ド）７１、７２、７３が設けられ、各ＩＣ１０の左側の
中継点７１、７２、７３と、各ＩＣの入力パッド４１、
４２、４３がボンディングワイヤ８１、８２、８３で接
続されている。またデータ出力パッド５２がＩＣ１０の
右側のデータ入力中継点４２に接続されている。このデ
ータ出力パッド５２と次のＩＣ１０のデータ入力パッド
４２とは、直接ボンディングワイヤにより接続されても
よい。
例を示すと、寸法ａは約５〜６ｍｍで、寸法ｂは約１．
５ｍｍであり、このサイズのＩＣを前記のように配線す
ると、フレキシブルケーブル上でのセラミック基板との
接続部のピッチを２．７ｍｍ程度確保できることにな
る。図３は、この発明の他の実施例を示すＩＣを搭載し
たヘッド基板を示す図である。ここで示すヘッド駆動用
ＩＣ１０は、図２に示したものと相違し、データ、クロ
ック及びラッチ信号用のパッド４１、４２、４３は出力
用パッド列２の配列される辺に直交する辺の１辺（図で
は左側）にのみ、設けられており、この辺に対向する辺
（図では右側）には、データの出力パッド５２のみが設
けられている。この実施例では基板２０の上面に、各Ｉ
Ｃ１０の下面を通り、出力用パッド列２に平行に、クロ
ック、データ、及びラッチ用の配線パターン６１、６３
が形成され、また左端及び右端のＩＣの左側及び右側
と、各ＩＣ間に、ＩＣの各クロック、データ、及びラッ
チ用のパッド４１、４２、４３に対応して中継点（パッ
ド）７１、７２、７３が設けられ、各ＩＣ１０の左側の
中継点７１、７２、７３と、各ＩＣの入力パッド４１、
４２、４３がボンディングワイヤ８１、８２、８３で接
続されている。またデータ出力パッド５２がＩＣ１０の
右側のデータ入力中継点４２に接続されている。このデ
ータ出力パッド５２と次のＩＣ１０のデータ入力パッド
４２とは、直接ボンディングワイヤにより接続されても
よい。
【００１６】この実施例ＩＣはクロック及びラッチ信号
用の入力と出力の内部配線が不要である。
用の入力と出力の内部配線が不要である。
【００１７】
【発明の効果】本発明のヘッド駆動用ＩＣは、以上説明
したように、平面視が四角形のＩＣの上面において、１
辺の近傍にヘッド駆動信号の出力パッドを配列し、前記
辺に直交する別の１辺の近傍にデータ、クロック及びラ
ッチ信号用のパッドを、前記ヘッド駆動用信号の出力パ
ッドが配列される辺に対向する辺の近傍に残りの信号の
入力パッドを配列したので、ＩＣをヘッドに実装する際
にセラミック基板の配線パターンを単純化若しくは削減
でき、しかもパターン幅を広くしてパターン抵抗を低く
抑えることができる。このため、電圧低下が防止され、
高い信頼性が得られ、コストも安くなる。
したように、平面視が四角形のＩＣの上面において、１
辺の近傍にヘッド駆動信号の出力パッドを配列し、前記
辺に直交する別の１辺の近傍にデータ、クロック及びラ
ッチ信号用のパッドを、前記ヘッド駆動用信号の出力パ
ッドが配列される辺に対向する辺の近傍に残りの信号の
入力パッドを配列したので、ＩＣをヘッドに実装する際
にセラミック基板の配線パターンを単純化若しくは削減
でき、しかもパターン幅を広くしてパターン抵抗を低く
抑えることができる。このため、電圧低下が防止され、
高い信頼性が得られ、コストも安くなる。
【００１８】又、ユーザーのカスタム要求に幅広く対応
できる。
できる。
【図１】本発明の一実施例に係るヘッド駆動用ＩＣの平
面図である。
面図である。
【図２】図１のＩＣをサーマルプリントヘッドに実装す
る場合において、各ＩＣの接続形態を説明するための図
である。
る場合において、各ＩＣの接続形態を説明するための図
である。
【図３】この発明の他の実施例に係るヘッド駆動用ＩＣ
の実装例及びその接続形態を説明するための図である。
の実装例及びその接続形態を説明するための図である。
【図４】従来の一般的なヘッド駆動用ＩＣの平面図であ
る。
る。
１、１０ ヘッド駆動用ＩＣ ２ ヘッド駆動信号の出力パッド列 ３ ＧＮＤ、ＶDD、ＳＴＲ信号の入力パッド
列 ４ クロック、データ、ラッチ信号の入力パ
ッド列 ５ クロック、データ、ラッチ信号の出力パ
ッド列
列 ４ クロック、データ、ラッチ信号の入力パ
ッド列 ５ クロック、データ、ラッチ信号の出力パ
ッド列
Claims (3)
- 【請求項１】平面視が四角形のＩＣの上面において、１
辺の近傍にヘッド駆動信号の出力パッドを配列し、前記
辺に直交する別の１辺の近傍にデータ、クロック及びラ
ッチ信号用のパッドを、前記ヘッド駆動用信号の出力パ
ッドが配列される辺に対向する辺の近傍に残りの信号の
入力パッドを配列したことを特徴とするヘッド駆動用Ｉ
Ｃ。 - 【請求項２】平面視が四角形のＩＣの上面において、１
辺の近傍にヘッド駆動信号の出力パッドを配列し、前記
辺に直交する別の１辺の近傍にデータ、クロック及びラ
ッチ信号の入力パッドを、その対向辺の近傍にこれらの
信号の出力パッドを配列し、残りの辺の近傍に残りの信
号の入力パッドを配列したことを特徴とするヘッド駆動
用ＩＣ。 - 【請求項３】駆動すべき素子列に平行に、複数個の平面
視が四角形の駆動用ＩＣが基板上に搭載されるヘッド基
板において、駆動用ＩＣは、１辺の近傍にヘッド素子駆
動信号の出力パッドを配列し、前記辺に直交する別の一
方の近傍に、データ、クロック、及びラッチ信号の入力
パッドを、前記ヘッド素子駆動信号の出力パッドが配列
される辺に対向する辺の近傍に残りの入力信号のパッド
を配列するものであり、前記データ、クロック、及びラ
ッチ信号の入力パッドの近傍の基板上面に、これら入力
パッドに対応するパッドを形成し、これら基板上のパッ
ド間を個別に結ぶ配線パターンを形成し、前記ＩＣのデ
ータ、クロック、及び、ラッチ信号用の入力パッドと基
板の対応するパッドとをボンディングワイヤで接続した
ことを特徴とするヘッド基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3181492A JPH0787199B2 (ja) | 1991-03-29 | 1992-02-19 | ヘッド駆動用ｉｃ及びヘッド基板 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3-66228 | 1991-03-29 | ||
| JP6622891 | 1991-03-29 | ||
| JP3181492A JPH0787199B2 (ja) | 1991-03-29 | 1992-02-19 | ヘッド駆動用ｉｃ及びヘッド基板 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8217229A Division JPH0924635A (ja) | 1996-08-19 | 1996-08-19 | サーマルプリントヘッド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0563022A true JPH0563022A (ja) | 1993-03-12 |
| JPH0787199B2 JPH0787199B2 (ja) | 1995-09-20 |
Family
ID=26370325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3181492A Expired - Fee Related JPH0787199B2 (ja) | 1991-03-29 | 1992-02-19 | ヘッド駆動用ｉｃ及びヘッド基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0787199B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000037255A1 (fr) * | 1998-12-22 | 2000-06-29 | Rohm Co., Ltd. | Puce a circuit integre de commande et tete d'impression |
| US6822164B2 (en) | 2002-01-25 | 2004-11-23 | Seiko Epson Corporation | Semiconductor device and electro-optical device including the same |
| EP2098373A1 (en) | 2008-03-07 | 2009-09-09 | Seiko Epson Corporation | Head substrate and thermal head substrate |
| CN111696594A (zh) * | 2019-03-14 | 2020-09-22 | 爱思开海力士有限公司 | 半导体器件 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60230873A (ja) * | 1984-04-30 | 1985-11-16 | Kyocera Corp | 熱印刷装置 |
| JPS627568A (ja) * | 1985-07-03 | 1987-01-14 | Nec Corp | サーマルヘッドの製造方法 |
| JPS6392467A (ja) * | 1986-10-08 | 1988-04-22 | Nec Corp | サ−マルヘツド駆動用集積回路 |
| JPS6467361A (en) * | 1987-09-08 | 1989-03-14 | Nec Corp | Thermal head |
| JPH03230964A (ja) * | 1990-02-06 | 1991-10-14 | Kyocera Corp | サーマルヘッド |
-
1992
- 1992-02-19 JP JP3181492A patent/JPH0787199B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60230873A (ja) * | 1984-04-30 | 1985-11-16 | Kyocera Corp | 熱印刷装置 |
| JPS627568A (ja) * | 1985-07-03 | 1987-01-14 | Nec Corp | サーマルヘッドの製造方法 |
| JPS6392467A (ja) * | 1986-10-08 | 1988-04-22 | Nec Corp | サ−マルヘツド駆動用集積回路 |
| JPS6467361A (en) * | 1987-09-08 | 1989-03-14 | Nec Corp | Thermal head |
| JPH03230964A (ja) * | 1990-02-06 | 1991-10-14 | Kyocera Corp | サーマルヘッド |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000037255A1 (fr) * | 1998-12-22 | 2000-06-29 | Rohm Co., Ltd. | Puce a circuit integre de commande et tete d'impression |
| US6392685B1 (en) | 1998-12-22 | 2002-05-21 | Rohm Co. Ltd. | Drive IC chip and printhead |
| CN1105649C (zh) * | 1998-12-22 | 2003-04-16 | 罗姆股份有限公司 | 驱动ic芯片及打印头 |
| US6822164B2 (en) | 2002-01-25 | 2004-11-23 | Seiko Epson Corporation | Semiconductor device and electro-optical device including the same |
| EP2098373A1 (en) | 2008-03-07 | 2009-09-09 | Seiko Epson Corporation | Head substrate and thermal head substrate |
| KR101114760B1 (ko) * | 2008-03-07 | 2012-02-29 | 세이코 엡슨 가부시키가이샤 | 헤드 기판, 드라이버 ｉｃ를 헤드 기판 상에 탑재하는 방법및 서멀 헤드 기판 |
| US8194413B2 (en) | 2008-03-07 | 2012-06-05 | Seiko Epson Corporation | Head substrate and thermal head substrate |
| CN111696594A (zh) * | 2019-03-14 | 2020-09-22 | 爱思开海力士有限公司 | 半导体器件 |
| CN111696594B (zh) * | 2019-03-14 | 2023-09-05 | 爱思开海力士有限公司 | 半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0787199B2 (ja) | 1995-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0563022A (ja) | ヘツド駆動用ｉｃ及びヘツド基板 | |
| JPH0924635A (ja) | サーマルプリントヘッド | |
| JP7230666B2 (ja) | サーマルプリントヘッド用のドライバｉｃ、サーマルプリントヘッド、および、サーマルプリントヘッドの配線パターン | |
| JP3908401B2 (ja) | プリントヘッド用の駆動ｉｃチップおよびこれを備えたプリントヘッド | |
| JP3483890B2 (ja) | プリンタ用駆動ｉｃおよびそれを用いたプリントヘッド | |
| US5179396A (en) | Light emitting diode print head | |
| JP3340841B2 (ja) | サーマルプリントヘッド用駆動ｉｃ及びサーマルプリントヘッド | |
| JP4688281B2 (ja) | サーマルヘッド | |
| JP2580454Y2 (ja) | サーマルヘッド | |
| JPH0347892Y2 (ja) | ||
| JPS6124995B2 (ja) | ||
| JPH10235935A (ja) | ドライバｉｃとｌｅｄプリントヘッド | |
| JP2559951B2 (ja) | サーマルヘッド | |
| JP2881631B2 (ja) | サーマルプリントヘッド用駆動ｉｃおよびこれを用いたサーマルプリントヘッドならびにこのサーマルプリントヘッドの制御方法 | |
| JPH054375A (ja) | プリントヘツド | |
| JPH0511458B2 (ja) | ||
| JP2559945B2 (ja) | ドットデータ出力用ベアチップ | |
| JP3218428B2 (ja) | サーマルプリントヘッド | |
| JP3111293B2 (ja) | サーマルプリントヘッド | |
| JPH05532A (ja) | 光プリントヘツド | |
| JPS62191161A (ja) | 感熱記録ヘツド | |
| JP3075900B2 (ja) | ライン型サーマルプリントヘッドの構造 | |
| JPH04276636A (ja) | Ｉｃ及びｉｃ配線パターン | |
| JPH09123505A (ja) | プリントヘッドおよびこれに搭載する素子駆動用ｉｃ | |
| JPS62199468A (ja) | サ−マルヘツド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100920 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |