KR20010031776A - 반도체 장치 및 그 제조방법, 회로기판 및 전자기기 - Google Patents

반도체 장치 및 그 제조방법, 회로기판 및 전자기기 Download PDF

Info

Publication number
KR20010031776A
KR20010031776A KR1020007004842A KR20007004842A KR20010031776A KR 20010031776 A KR20010031776 A KR 20010031776A KR 1020007004842 A KR1020007004842 A KR 1020007004842A KR 20007004842 A KR20007004842 A KR 20007004842A KR 20010031776 A KR20010031776 A KR 20010031776A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor
semiconductor device
semiconductor element
electrode
Prior art date
Application number
KR1020007004842A
Other languages
English (en)
Other versions
KR100514558B1 (ko
Inventor
하시모토노부아키
Original Assignee
야스카와 히데아키
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야스카와 히데아키, 세이코 엡슨 가부시키가이샤 filed Critical 야스카와 히데아키
Publication of KR20010031776A publication Critical patent/KR20010031776A/ko
Application granted granted Critical
Publication of KR100514558B1 publication Critical patent/KR100514558B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06579—TAB carriers; beam leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

반도체 장치는, 전극(22,32)을 가지고 평면방향으로 나란히 배열되어 있는 복수의 반도체 소자(20,30)와, 반도체 소자(20,30)의 전극(22,32)이 접합되는 본딩부(14)와, 본딩부(14)에 접속되는 랜드부(16)를 갖는 배선 패턴(12)이 형성된 기판(10)과, 랜드부(16)에 설치되고, 배선 패턴(12)을 개재시켜 전극(22,32)에 접속되는 외부전극(40)을 포함한다.

Description

반도체 장치 및 그 제조방법, 회로기판 및 전자기기{Semiconductor device, method of manufacture thereof, circuit board, and electronic device}
최근의 전자기기의 소형화에 따라, 복수의 반도체 칩을 고밀도로 실장한 멀티 칩 모듈의 개발이 진행되고 있다. 또한, 멀티 칩 모듈에 의하면, 기존의 복수의 반도체 칩을 사용할 수 있기 때문에, 신규의 집적회로를 설계하는 것보다도 비용 절감이 가능하게 된다.
그러나, 지금까지의 멀티 칩 모듈에서는, 와이어 본딩에 의해서, 기판의 배선 패턴과, 반도체 칩의 전극이 접속되어 있었다. 따라서, 배선 패턴에, 와이어와의 본딩 패드가 필요하게 되기 때문에, 기판의 면적이 커져, 패키지의 소형화의 요구에 충분히 대응할 수 없었다.
본 발명은 이 문제점을 해결하는 것으로, 그 목적은, 복수의 반도체 소자가 고밀도로 실장된 소형의 반도체 장치 및 그 제조방법, 회로기판 및 전자기기를 제공하는 것에 있다.
본 발명은 반도체 장치 및 그 제조방법, 회로기판 및 전자기기에 관한 것이다.
도 1a 내지 도 1c는 본 발명을 적용한 제 1 실시예에 관련되는 반도체 장치를 도시하는 도면.
도 2a 내지 도 2c는 본 발명을 적용한 제 2 실시예에 관련되는 반도체 장치를 도시하는 도면.
도 3a 내지 도 3c는 본 발명을 적용한 제 3 실시예에 관련되는 반도체 장치를 도시하는 도면.
도 4는 본 발명을 적용한 제 3 실시예의 변형예를 도시하는 도면.
도 5는 본 발명을 적용한 제 4 실시예에 관련되는 반도체 장치를 도시하는 도면.
도 6a 내지 도 6c는 본 발명을 적용한 제 4 실시예에 관련되는 반도체 장치의 전개도.
도 7은 본 발명을 적용한 제 5 실시예에 관련되는 반도체 장치의 전개도.
도 8은 본 발명을 적용한 제 6 실시예에 관련되는 반도체 장치의 전개도.
도 9는 본 발명을 적용한 제 7 실시예에 관련되는 반도체 장치의 전개도.
도 10은 본 발명을 적용한 제 8 실시예에 관련되는 반도체 장치를 도시하는 도면.
도 11은 본 발명을 적용한 제 9 실시예에 관련되는 반도체 장치를 도시하는 도면.
도 12는 본 실시예에 관련되는 반도체 장치가 실장된 회로기판을 도시하는 도면.
도 13은 본 실시예에 관련되는 반도체 장치가 실장된 회로기판을 구비하는 전자기기를 도시하는 도면.
(1) 본 발명에 관련되는 반도체 장치는, 전극을 가지고 평면방향으로 나란히 배열되어 페이스다운 본딩되는 복수의 반도체 소자와,
상기 반도체 소자의 상기 전극이 접속되는 본딩부와, 상기 본딩부에 전기적으로 접속하고 있는 랜드부를 갖는 배선 패턴이 형성된 기판과,
상기 랜드부에 설치되는 외부전극을 포함한다.
본 발명에 의하면, 복수의 반도체 소자가 평면방향에 나란히 배열되어 기판에 탑재되고, 각 반도체 소자는 페이스다운 본딩된다. 따라서, 반도체 소자의 영역 내에서 본딩이 행해지기 때문에, 기판의 면적을 필요 최저한으로 작게 할 수 있다. 그 결과, 반도체 장치의 소형화가 가능하게 된다.
(2) 이 반도체 장치에 있어서,
각각의 상기 외부전극은, 상기 반도체 소자의 탑재영역 내에 설치되어도 좋다.
이것에 의하면, 각각의 반도체 소자의 전극에 대응하여, 각각의 반도체 소자에 대응하는 영역 내에 외부전극이 설치된다.
(3) 이 반도체 장치에 있어서,
모든 상기 외부전극은, 모든 상기 반도체 소자에 대응하는 영역의 외측에 설치되어도 좋다.
이렇게 하는 것으로, 기판의 외주 단부에 외부전극을 배열할 수 있다.
(4) 이 반도체 장치에 있어서,
상기 기판은, 플렉시블 기판으로서 상기 복수의 반도체 소자를 탑재하는 영역보다도 크게 형성되며, 외주 단부에 평탄 보유 부재가 설치되어도 좋다.
이렇게 하는 것으로, 플렉시블 기판을 사용하더라도, 평탄 보유 부재에 의해서, 외부전극의 높이의 평탄성(코플레이너리티; coplanarity)을 확보할 수 있다.
(5) 이 반도체 장치에 있어서,
모든 상기 외부전극은, 어느 하나의 상기 반도체 소자만에 대응하는 영역 내에 설치되어도 좋다.
이것에 의하면, 어느 하나의 반도체 소자에 대응하는 영역 내에 모든 외부전극이 설치되고, 그 이외의 반도체 소자에 대응하는 영역 내에는 외부전극이 설치되지 않는다.
(6) 이 반도체 장치에 있어서,
상기 기판은, 플렉시블 기판으로서 일부가 굴곡되고,
상기 외부전극이 설치되는 영역에 대응하는 상기 하나의 반도체 소자에 있어서의 상기 전극이 형성된 면과는 반대측의 면에, 나머지의 반도체 소자중의 적어도 하나에 있어서의 상기 전극이 형성된 면과는 반대측의 면이 접착되어도 좋다.
이것에 의하면, 반도체 소자의 위에 다른 반도체 소자가 접착되기 때문에, 반도체 장치의 평면방향의 사이즈를 작게 할 수 있다.
(7) 이 반도체 장치에 있어서,
상기 기판은, 굴곡되는 영역에 따라 적어도 하나의 구멍이 형성되어도 좋다.
이와 같이, 기판에 구멍을 형성해 두는 것으로, 기판의 탄력을 작게 하여 굴곡된 상태를 유지하기 쉽게 된다.
(8) 이 반도체 장치에 있어서,
상기 구멍은, 굴곡선에 따라 연장되는 긴 구멍이고,
상기 배선 패턴은, 상기 구멍상을 통과하여 형성되며,
상기 긴 구멍의, 상기 굴곡선에 따라 연장되는 변이, 외형단의 일부로 되어 있어도 좋다.
이것에 의하면, 긴 구멍의 변에 의해서 반도체 장치의 외형단의 일부가 형성되기 때문에, 단부의 위치를 정확히 정할 수 있다.
(9) 이 반도체 장치에 있어서,
복수의 상기 구멍이 형성되고,
상기 배선 패턴은, 상기 복수의 구멍상을 통과하여 형성되며,
상기 복수의 구멍은, 굴곡선에 따라 연장되는 긴 구멍으로서, 병렬하여 형성되어 있어도 좋다.
이렇게 하는 것으로, 기판을 굴곡하기 쉽게 된다.
(10) 이 반도체 장치에 있어서,
상기 기판은, 굴곡되는 영역에 따라 슬릿이 형성되고,
상기 슬릿에 의해서, 기판이 절단되어 이루어지며, 대향하는 절단 단부간에 간격이 두어져 있어도 좋다.
이렇게 하는 것으로, 절단된 기판을 일체적인 것으로 잡은 경우에, 이 기판을 용이하게 굴곡할 수 있다.
(11) 이 반도체 장치에 있어서,
상기 슬릿을 건너지르는 접속부재가 설치되어 있어도 좋다.
이것에 의하면, 접속부재에 의해서, 기판의 굴곡된 부분이 보강된다.
(12) 이 반도체 장치에 있어서,
상기 구멍을 개재시켜, 상기 배선 패턴상에 유연성을 갖는 수지가 형성되고,
상기 수지가 상기 기판과 함께 굴곡되고 있어도 좋다.
이것에 의하면, 수지에 의해서, 기판의 굴곡된 부분이 보강된다.
(13) 이 반도체 장치에 있어서,
도전성 또는 열전도성의 접착제를 개재시켜, 상기 반도체 소자가 접착되어도 좋다.
도전성의 접착제를 사용하면, 접착되는 반도체 소자의 표면의 전위를 동일하게 할 수 있고, 열전도성의 접착제를 사용하면, 발열량이 큰 반도체 소자의 열을 발열량이 작은 반도체 소자에 전달하는 것으로 냉각이 가능하게 된다.
(14) 이 반도체 장치에 있어서,
상기 반도체 소자중의 하나는, 나머지의 반도체 소자보다도 평면적이 크게 형성되고,
상기 외부전극은, 상기 평면적이 큰 반도체 소자에 대응한 영역에만 설치되어도 좋다.
이렇게 하는 것으로, 반도체 소자의 평면적이 넘지 않는 범위에서 외부전극을 설치하는 영역을 가장 넓게 확보할 수 있다.
(15) 이 반도체 장치에 있어서,
상기 반도체 소자의 전극은, 접착제에 도전입자가 분산되어 이루어지는 이방성 도전재료를 개재시켜 상기 본딩부에 접속되어도 좋다.
이것에 의하면, 이방성 도전재료에 의해서 본딩부와 전극을 전기적으로 도통시키기 때문에, 신뢰성 및 생산성이 뛰어난 방법으로 반도체 장치를 제조할 수 있다.
(16) 본 발명에 관련되는 반도체 장치의 제조방법은, 복수의 본딩부와, 상기 본딩부에 전기적으로 접속되는 복수의 랜드부를 갖는 배선 패턴이 형성된 기판과, 전극을 갖는 복수의 반도체 소자를 준비하는 공정과,
적어도 상기 본딩부상에, 접착제에 도전입자가 분산되어 이루어지는 이방성 도전재료를 설치하는 공정과,
상기 이방성 도전재료에 있어서의 상기 본딩부상에 상기 전극을 위치맞춤하고, 상기 반도체 소자를 상기 기판의 위에 재치하는 공정과,
상기 반도체 소자와 상기 기판과의 적어도 어느 한쪽을 가압하여, 상기 도전입자를 개재시켜, 상기 본딩부와 상기 전극을 전기적으로 접속하는 공정과,
상기 랜드부에 외부전극을 형성하는 공정을 포함한다.
본 발명에 의하면, 복수의 반도체 소자를 기판에 탑재하고, 각 반도체 소자의 전극과 본딩부를 페이스다운 본딩한다. 따라서, 반도체 소자의 영역 내에서 본딩을 행하기 때문에, 기판의 면적을 필요 최저한으로 작게 할 수 있다. 그 결과, 반도체 장치의 소형화가 가능하게 된다.
또한, 이방성 도전재료에 의해서 본딩부와 전극을 전기적으로 도통시키기 때문에, 신뢰성 및 생산성이 뛰어난 방법으로 반도체 장치를 제조할 수 있다.
(17) 이 방법에 있어서,
상기 기판은, 플렉시블 기판으로서 상기 복수의 반도체 소자를 탑재하는 영역보다도 크게 형성되고,
상기 기판의 외주 단부에 평탄 보유 부재를 설치하는 공정을 포함하여도 좋다.
이렇게 하는 것으로, 플렉시블 기판을 사용하더라도, 외부전극의 높이의 평탄성(코플레이너리티)을 확보할 수 있다. 모든 외부전극을, 모든 반도체 소자에 대응하는 영역의 외측에 설치하는 경우에는, 평탄 보유 부재가 접착된 영역에 외부전극을 설치할 수 있다.
(18) 이 방법에 있어서,
상기 반도체 소자를 상기 기판의 위에 재치하는 공정의 후에, 상기 기판의 일부를 굴곡하고, 어느 하나의 상기 반도체 소자에 있어서의 상기 전극이 형성된 면과는 반대측의 면에, 다른 하나의 상기 반도체 소자에 있어서의 상기 전극이 형성된 면과는 반대측의 면을 접착하는 공정을 포함하여도 좋다.
이것에 의하면, 반도체 소자의 위에 다른 반도체 소자를 접착하기 때문에, 반도체 장치의 평면방향의 사이즈를 작게 할 수 있다.
(19) 이 제조방법에 있어서,
상기 기판은, 굴곡되는 영역에 따라 적어도 하나의 구멍이 형성되어도 좋다.
이와 같이, 기판에 구멍을 형성하여 두는 것으로, 기판의 탄력을 작게 하여 굴곡하기 쉽게 할 수 있다.
(20) 본 발명에 관련되는 회로기판에는, 상기 반도체 장치가 실장된다.
(21) 본 발명에 관련되는 전자기기는, 상기 회로기판을 갖는다.
이하, 본 발명의 적합한 실시예에 관해서 도면을 참조하여 설명한다.
(제 1 실시예)
도 1a 내지 도 1c는 본 발명을 적용한 제 1 실시예에 관련되는 반도체 장치를 도시하는 도면이다. 또, 도 1a는 반도체 장치의 평면도이고, 도 1b는 도 1a의 IB-IB선 단면도이며, 도 1c는 반도체 장치의 저면도인 반도체 장치(1)는, 기판(10)과, 복수(예를 들면 2개)의 반도체 소자(반도체 칩; 20, 30)와, 복수의 외부전극(40)을 포함한다.
기판(10)은, 유기계 또는 무기계의 어떠한 재료로 형성된 것이라도 좋으며, 이들의 복합구조로 이루어지는 것이라도 좋다. 유기계의 재료로 형성된 기판(10)으로서, 예를 들면 폴리이미드 수지로 이루어지는 플렉시블 기판을 들 수 있다. 또한, 무기계의 재료로 형성된 기판(10)으로서, 예를 들면 세라믹 기판이나 유리 기판을 들 수 있다. 유기계 및 무기계의 재료의 복합구조로서, 예를 들면 유리 에폭시 기판을 들 수 있다.
기판(10)에는, 배선 패턴(12)이 형성되어 있다. 배선 패턴(12)은, 기판(10)의 한쪽 면에 형성된다. 또, 기판(10)의 한쪽 면의 배선 패턴(12)의 외에, 다른쪽 면에도 배선 패턴을 형성하여도 좋다.
배선 패턴(12)은, 스퍼터링 등에 의해 기판(10)에 구리 등의 도전성의 막을 피착하고, 이것을 에칭하여 형성할 수 있다. 이 경우에는, 기판(10)에 배선 패턴(12)이 직접 형성되며, 접착제가 개재하지 않는 2층 기판으로 된다. 또는 기판(10)과 배선 패턴(12)과의 사이에 접착제가 개재하는 3층 기판을 사용하여도 좋다. 또는, 기판에 절연수지와 배선 패턴을 적층하여 구성되는 빌드업 다층구조의 기판이나, 복수의 기판이 적층된 다층기판을 사용하여도 좋다.
배선 패턴(12)은, 복수의 본딩부(14) 및 복수의 랜드부(16)를 포함한다. 어느 하나의 본딩부(14)는, 적어도 어느 하나의 랜드부(16)에 전기적으로 접속되어 있다. 각 본딩부(14) 및 각 랜드부(16)는, 배선을 위한 부분보다도 넓은 면적으로 형성되어 있다. 또, 본딩부(14)상에 범프를 형성하여도 좋다.
본딩부(14) 및 랜드부(16)는, 기판(10)에 있어서의 반도체 소자(20, 30)의 각각의 탑재영역 내에 위치하고, 그 영역의 외측에는 형성되어 있지 않다. 또한, 반도체 소자(20, 30)의 각각의 탑재영역 내에 위치하는 본딩부(14)는, 그 탑재영역 내에 위치하는 랜드부(16)와 접속되어 있다. 또는, 반도체 소자(20, 30)중 어느 하나의 탑재영역 내에 위치하는 본딩부(14)와, 반도체 소자(20, 30)중 나머지 하나의 탑재영역 내에 위치하는 랜드부(16)를 접속하여도 좋다. 기판(10)은, 뽑는 형을 간략화 하기 위해서, 도면과 같이 사각형이라도 좋고, 더욱이 구극의 소형화가 요망되는, 반도체 소자 외형에 따른 형으로 하여도 좋다.
기판(10)에는, 관통구멍(18)이 형성되어 있다. 그리고, 관통구멍(18)상에, 랜드부(16)가 위치한다. 즉, 랜드부(16)는, 관통구멍(18)을 개재시켜, 배선 패턴(12)이 형성된 면과는 반대측의 면에 접속할 수 있도록 되어 있다. 이렇게 해서, 기판(10)에 있어서의 배선 패턴(12)이 형성된 면과는 반대측의 면에, 배선 패턴(12)에 전기적으로 접속된 복수의 외부전극(40; 도 1c 참조)을 형성할 수 있다.
복수의 반도체 소자(20, 30)는, 예를 들면, 플래시 메모리와 SRAM, SRAM끼리, DRAM끼리, 메모리와 ASIC, 또는 MPU와 메모리 등이며, 복수의 전극(22, 32)을 갖는다. 전극(22, 32)은, 어느 한 본딩부(14)의 상방에 위치하여, 이방성 도전재료(50)를 개재시켜 전기적으로 접속되어 있다. 즉, 반도체 소자(20, 30)는, 전극(22, 32)이 형성된 면을 아래로 하여, 기판(10)의 배선 패턴(12)에 대하여, 페이스다운 본딩된다. 또, 도면에 도시하는 반도체 소자(20, 30)는, 크기 및 형상이 다르지만, 동일한 크기 및 형상인 것이라도 좋다. 전극(22, 32)은, 도금이나, 와이어로 형성된 금인 것이 많지만, 니켈, 땜납 등을 재료로 하여도 좋다.
이방성 도전재료(50)는, 접착제(바인더; binder)에 도전입자(도전 필러)가 분산된 것으로, 분산제가 첨가되는 경우도 있다. 이방성 도전재료(50)는, 미리 시트형으로 형성된 후 기판(10)에 접착하여도 좋고, 또는 액체 상태 그대로 기판(10)에 설치하여도 좋다. 또, 이방성 도전재료(50)의 접착제로서, 열경화성의 접착제가 사용되는 경우가 많다. 이방성 도전재료(50)는, 적어도 각 본딩부(14)상에 설치된다. 또는, 기판(10)의 전체를 덮도록 이방성 도전재료(50)를 설치하면, 간단히 그 공정을 행할 수 있다. 또, 기판(10)의 외주 단부를 제외하고 이방성 도전재료(50)를 설치하면, 기판(10)의 외주 단면에 이방성 도전재료(50)가 부착하지 않게 되고, 그 후의 기판(10)의 취급상 형편이 좋다.
이방성 도전재료(50)는, 전극(22, 32)과 본딩부(14)와의 사이에서 가압되고, 도전입자에 의해서 양자간에서의 전기적 도통을 도모하도록 되어 있다. 본 실시예에서는, 반도체 소자(20, 30)가 페이스다운 본딩되는 것이 특징으로 되어 있다. 페이스다운 본딩되는 것이라면, 이방성 도전재료(50)를 사용하는 대신에, 빛, 열, 압력 및 진동 중의 적어도 하나에 의해서, 전극(22, 32)과 본딩부(14)를 접합하여도 좋다. 이 경우, 금속끼리로 접합되는 쪽이 신뢰성이 높다. 그 경우는, 반도체 소자(20, 30)와 기판(10)과의 사이에, 언더필 수지가 충전되는 것이 많다.
외부전극(40)은, 배선 패턴(12)의 랜드부(16)에 설치되어 있다. 상세하게는, 외부전극(40)은, 기판(10)에 있어서의 배선 패턴(12)이 형성된 면과는 반대측의 면에 설치되고, 관통구멍(18)을 개재시켜, 랜드부(16)에 전기적으로 접속되어 있다. 외부전극(40)과 랜드부(16)와의 전기적인 접속은, 반도체 소자 실장면과는 반대측의 기판의 관통 구멍상에, 플럭스와 함께 땜납 볼을 탑재하고, 리플로를 통하여 형성하는 것이 많지만, 관통구멍(18)의 내면에 도금된 금이나 구리 등의 도전부재에 의해서 도모하여도 좋다. 또는, 땜납 볼을 외부전극(40)으로 하는 경우에는, 땜납 볼의 재료가 되는 땜납을 관통구멍(18)에 충전하여, 땜납 볼과 일체화한 도전부재를 관통구멍(18)내에 형성하여도 좋다.
더욱이, 반도체 소자 실장면과는 반대측에, 배선 패턴(12)과, 경유하는 구멍(via hall)이나 관통 구멍에서 접속된 외부 전극용의 랜드를 형성하고, 그 위에 외부전극을 형성하여도 좋다. 또한, 외부전극은, 상술한 땜납 이외의 금속이나 도전성 수지 등으로 형성하여도 좋다.
상술한 바와 같이, 모든 랜드부(16)가 반도체 소자(20, 30)의 탑재영역 내에 위치하고 있는 경우에는, 외부전극(40)도, 반도체 소자(20, 30)의 탑재영역 내에 위치한다(FAN-IN 구조). 또한, 어느 한 반도체 소자(20, 30)의 탑재영역 내에 설치된 본딩부(14)가, 그 탑재영역 내에 설치된 랜드부(16)에 접속되어 있는 경우에는, 외부전극(40)도, 이 외부전극(40)이 설치된 탑재영역에 대응하는 반도체 소자(20, 30)의 전극(22, 32)에 전기적으로 접속된다.
본 실시예에 의하면, 복수의 반도체 소자(20, 30)가 평면방향으로 나란히 배열되어 기판(10)에 탑재되고, 각 반도체 소자(20, 30)의 전극(22, 32)과 본딩부(14)는 페이스다운 본딩된다. 따라서, 반도체 소자(20, 30)의 영역 내에서 본딩이 행해지기 때문에, 기판(10)의 면적을 필요 최저한으로 작게 할 수 있다. 그 결과, 반도체 장치(1)의 소형화가 가능하게 된다.
본 실시예는, 상기한 바와 같이 구성되어 있고, 이하 그 제조방법의 일 예를 설명한다. 우선, 복수의 본딩부(14)와, 본딩부(14)에 접속되는 복수의 랜드부(16)를 갖는 배선 패턴(12)이 형성된 기판(10)을 준비한다. 그리고, 기판(10)에 있어서의 배선 패턴(12)이 형성된 면에, 이방성 도전재료(50)를 설치한다. 자세하게는, 적어도 본딩부(14)상에, 이방성 도전재료(50)를 설치한다.
그리고, 복수의 전극(22, 32)을 갖는 복수의 반도체 소자(20, 30)를 준비한다. 이방성 도전재료(50)에 있어서의 본딩부(14)상에 전극(22, 32)을 위치맞춤하여, 반도체 소자(20, 30)를 기판(10)의 위에 재치한다.
계속하여, 반도체 소자(20, 30)와 기판(10)과의 적어도 어느 한쪽을 가압하고, 이방성 도전재료(50)의 도전입자를 개재시켜, 본딩부(14)와 전극(22, 32)을 전기적으로 접속한다.
그리고, 기판(10)에 있어서의 배선 패턴(12)의 형성된 면과는 반대측으로부터, 관통구멍(18)을 개재시켜, 랜드부(16)에 외부전극(40)을 형성한다.
이상의 공정에 의해, 반도체 장치(1)가 얻어진다. 본 실시예에 의하면, 이방성 도전재료(50)에 의해서 본딩부(14)와 전극(22, 32)을 전기적으로 도통시키기 때문에, 신뢰성 및 생산성이 뛰어난 방법으로 반도체 장치(1)를 제조할 수 있다.
(제 2 실시예)
도 2a 내지 도 2c는, 본 발명을 적용한 제 2 실시예에 관련되는 반도체 장치를 도시하는 도면이다. 또, 도 2a는 반도체 장치의 평면도이고, 도 2b는 도 2a의 IIB-IIB선 단면도이고, 도 2c는 반도체 장치의 저면도이다. 반도체 장치(2)는, 기판(110)과, 외부전극(140)과, 제 1 실시예에서 사용된 복수(예를 들면 2개)의 반도체 소자(반도체 칩; 20, 30)를 포함한다.
기판(110)에는, 배선 패턴(112)이 형성되어 있다. 배선 패턴(112)은, 본딩부(114) 및 랜드부(116)를 포함한다. 본딩부(114)는, 반도체 소자(20, 30)의 전극(22, 32)에 대응하는 위치에 설치되어 있다. 한편, 랜드부(116)는, 반도체 소자(20, 30)중의 한쪽의 탑재 영역 내에만 형성되어 있다. 그 때문에, 이 한쪽의 탑재영역 내의 랜드부(116)와, 다른쪽의 탑재영역 내에 위치하는 본딩부(114)가, 배선부(115)를 개재시켜 전기적으로 접속되어 있다.
랜드부(116)가 이와 같이 형성되어 있기 때문에, 외부전극(140)도, 반도체 소자(20, 30)중의 한쪽의 탑재 영역 내에만 형성되어 있다. 또, 도 2c에는, 간략화하기 위해서 외부전극(140)의 수를 적게 도시하고 있고, 실제로는 그 이상의 수의 외부전극(140)을 설치할 수 있다.
이들 이외의 구성 및 제조방법은, 상기 제 1 실시예와 같다. 실장 기판 또는 머더보드(motherboard)의 배선 패턴에 의해서는, 제 2 실시예에 관련되는 반도체 장치(2)와 같이, 하나의 개소에 모든 외부전극(140)이 집중하는 것이 유리한 경우가 있다.
머더보드 실장 시의 중심의 불균형에 의한 반도체 장치의 경사를 방지하기 위해서, 기판(110)에 있어서의 반도체 소자(20)측의 실장면과는 반대 면의 위에, 외부전극(140)과 같은 크기, 높이 또는 형상의 돌기를 형성하여도 좋다. 이 돌기는, 수지나 테이프 등으로 형성하여도 상관없다.
(제 3 실시예)
도 3a 내지 도 3c는 본 발명을 적용한 제 3 실시예에 관련되는 반도체 장치를 도시하는 도면이다. 또, 도 3a는 반도체 장치의 평면도이고, 도 3b는 도 3a의 IIIB-IIIB선 단면도이며, 도 3c는 반도체 장치의 저면도이다. 반도체 장치(3)는, 기판(210)과, 외부전극(240)과, 제 1 실시예에서 사용된 복수(예를 들면 2개)의 반도체 소자(반도체 칩; 20, 30)를 포함한다.
기판(210)에는, 배선 패턴(212)이 형성되어 있다. 배선 패턴(212)은, 본딩부(214) 및 랜드부(216)를 포함한다. 본딩부(214)는, 반도체 소자(20, 30)의 전극(22, 32)에 대응하는 위치에 설치되어 있다. 한편, 랜드부(216)는, 반도체 소자(20, 30)의 탑재영역의 외측에 형성되어 있다. 그 때문에, 반도체 소자(20, 30)의 탑재영역 내의 본딩부(214)와, 이 탑재영역의 외측에 위치하는 랜드부(216)가, 배선부(215)를 개재시켜 전기적으로 접속되어 있다. 또한, 기판(210)은, 반도체 소자(20, 30)의 탑재영역보다도 크게 형성되어 있다.
랜드부(216)가 이와 같이 형성되어 있기 때문에, 외부전극(240)도, 반도체 소자(20, 30)의 탑재영역의 외측에 형성되어 있다(FAN-0UT 구조). 또, 도 3c에는, 간략화 하기 위해서 외부전극(240)의 수를 적게 도시하고 있으며, 실제로는 그 이상의 수의 외부전극(240)을 설치할 수 있다.
또한, 기판(210)에는, 금속 등의 강성이 있는 평탄 보유 부재(200)가 설치되어 있다. 평탄 보유 부재(200)는, 기판(210)을 보강하여 평탄성을 확보하기 위한 것으로, 강성이 있다면 재료는 한정되지 않는다. 예를 들면, 스테인리스강이나 구리계 합금 등의 금속을 사용하는 경우가 많지만, 플라스틱이나 세라믹스 등의 절연성을 갖는 재료로 형성하여도 좋다. 본 실시예에서는, 배선 패턴(212)상에 이방성 도전재료(50)가 설치되어 있고, 이방성 도전재료(50)의 도전입자에 의한 도통이 없으면, 금속제의 평탄 보유 부재(200)를 사용하더라도, 배선 패턴(212)과 평탄 보유 부재(200)와의 전기적인 도통을 차단할 수 있다. 또는, 평탄 보유 부재(200)를 절연성을 갖는 재료로 형성하면, 이방성 도전 재료(50)의 도전입자에 의한 전기적인 접속이 있어도 좋다. 또한, 평탄 보유 부재(200)에 있어서의 적어도 이방성 도전재료(50)와의 접촉면에 절연층을 형성하면, 평탄 보유 부재(200)가 금속제이더라도, 배선 패턴(212)과 평탄 보유 부재(200)와의 전기적인 도통을 차단할 수 있다. 또한, 평탄 보유 부재(200)는, 이방성 도전재료 이외의 일반적인 절연성 접착제로 기판(210)에 접착하여도 좋다.
평탄 보유 부재(200)는, 반도체 소자(20, 30)의 탑재영역의 외측 또는 기판(210)의 외주 단부에, 이방성 도전재료(50)를 개재시켜 접착되어 있다. 따라서, 기판(210)이 플렉시블 기판인 경우라도, 반도체 소자(20, 30)의 외측의 부분 또는 기판(210)의 외주 단부의 평탄성을 확보할 수 있다. 본 실시예에서는, 기판(210)에 있어서의 외부전극(240)이 설치된 영역의 평탄성이, 평탄 보유 부재(200)에 의해서 확보되기 때문에, 외부전극(240)의 높이의 균일성(코플레이너리티)을 확보할 수 있다. 이들 이외의 구성 및 제조방법은, 상기 제 1 실시예와 같기 때문에 설명을 생략한다.
또, 본 실시예에서는, 기판(210)에 있어서의 반도체 소자(20, 30)의 탑재영역에는 외부전극(240)이 설치되어 있지 않지만, 이 영역에도 외부전극을 설치하여도 좋다(FAN-IN/OUT 구조). 이것에 더하여, 또는 이것과는 별도로, 반도체 소자 (20)와 반도체 소자(30)의 사이의 영역에, 외부전극을 설치하여도 좋다. 도 4에 도시하는 반도체 장치(4)는, 기판(210)에 있어서의 반도체 소자(20, 30)의 탑재영역의 내측, 외측 및 반도체 소자(20, 30)간에 외부전극(240)을 설치한 예이다.
또, 제 3 실시예에 있어서, 기판(210) 자체에 평탄 보유성이 있으면(예를 들어 기판(210)이 세라믹스, 유리 에폭시로 이루어지는 경우), 평탄 보유 부재(200)는 반드시 필요하지 않다.
(제 4 실시예)
도 5는 본 발명을 적용한 제 4 실시예에 관련되는 반도체 장치를 도시하는 도면이고, 도 6a 내지 도 6c는, 도 5에 도시하는 반도체 장치의 기판을 전개한 도면이다. 또, 도 6a는 평면도이고, 도 6b는 도 6a의 VB-VB선 단면도이고, 도 6c는 저면도이다. 반도체 장치(5)는, 기판(310)과, 반도체 소자(320, 330)와, 외부전극(340)을 포함한다.
기판(310)은, 도 5에 도시하는 바와 같이 굴곡할 수 있는 재질로 형성되어 있고, 특히 2층의 플렉시블 기판, 또는 배선밀도를 한층 높은 것이 필요한 경우에는 빌드업형의 플렉시블 기판이 바람직하다. 또한, 기판(310)은, 일 방향으로 긴 직사각형을 이루고 있다. 이 기판(310)의 긴쪽 방향의 양 단부에, 반도체 소자(320, 330)가 탑재되어 있다. 또, 반도체 소자(320, 330)는, 본 실시예에서는, 동일한 크기로 동일한 형상이지만, 다른 크기 다른 형상이라도 좋다.
기판(310)에는, 배선 패턴(312)이 형성되어 있다. 배선 패턴(312)은, 본딩부(314) 및 랜드부(316)를 포함한다. 본딩부(314)는, 반도체 소자(320, 330)의 전극(322, 332)에 대응하는 위치에 설치되어 있고, 이방성 도전재료(350)를 개재시켜 전기적으로 접속되어 있다. 한편, 랜드부(316)는, 반도체 소자(320, 330)중의 한쪽의 탑재 영역 내에만 형성되어 있다. 그 때문에, 이 한쪽의 탑재영역 내의 랜드부(316)와, 다른쪽의 탑재영역 내에 위치하는 본딩부(314)가, 배선부(315)를 개재시켜 전기적으로 접속되어 있다. 또한, 배선부(315)는, 반도체 소자(320, 330)간에 형성되어 있고, 이들에 덮여져 있지 않기 때문에, 레지스터 등의 보호막(302)에 의해서 덮여져서 보호되고 있다.
랜드부(316)가 이와 같이 형성되어 있기 때문에, 외부전극(340)도, 반도체 소자(320, 330)중의 한쪽의 탑재영역 내에만 형성되어 있다. 또, 도면에는, 간략화하기 위해서 외부전극(340)의 수를 적게 도시하고 있고, 실제로는 그 이상의 수의 외부전극(340)을 설치할 수 있다. 외부전극(340)의 배치에 관해서는, 제 3 실시예에서 도시한 바와 같이, 반도체 소자의 외측에 평탄 보유 부재를 사용하여 배치하여도 좋다.
본 실시예에서는, 기판(310)에 있어서의 반도체 소자(320, 330)가 탑재된 면을 골짜기로 하고, 이 기판(310)에 있어서의 반도체 소자(320, 330)의 사이의 영역이 굴곡되어 있다. 또, 도면에는, 접은 자국을 붙이지 않고서 기판(310)이 굴곡된 상태가 나타나 있지만, 기판(310)은 굴곡되어도 좋다. 기판(310)에는, 도 6a 및 도 6c에 도시하는 바와 같이, 굴곡하는 영역에, 적어도 하나 또는 복수의 구멍(300)이 형성되어도 좋다. 이로써, 기판(310)의 탄력이 작게 되어 굴곡하기 쉽게 됨과 동시에, 굴곡한 상태를 유지하기 쉽게 된다. 또, 구멍(300)을 피하여, 배선부(315)를 형성하는 것이 바람직하지만, 구멍(300)상에 배선부(315)를 형성하여도 좋다.
기판(310)이 굴곡되고, 반도체 소자(320)의 전극(322)이 형성된 면과는 반대측의 면과, 반도체 소자(330)에 있어서의 전극(332)이 형성된 면과는 반대측의 면과는 접착제(304)를 개재시켜 접착되어 있다. 접착제(304)의 접착력에 의해서, 기판(310)이 굴곡된 상태가 유지되어 있다. 또한, 반도체 소자(320, 330)의 면은 평탄하게 되어 있기 때문에, 접착하기 쉽다. 접착제(304)가, 도전성의 접착제이면, 접착되는 반도체 소자(320, 330)의 접착면의 전위를 동일하게 할 수 있다. 접착제(304)가, 열전도성의 접착제이면, 반도체 소자(320, 330)간에서 열의 전달이 가능하게 된다. 예를 들면, 반도체 소자(320, 330)중 한쪽의 발열량이 크고 다른쪽의 발열량이 작은 경우에는, 한쪽으로부터 다른쪽으로 열을 전달하는 것으로 냉각이 가능하게 된다. 접착제(304)는, 점착제라도 좋다. 시트형 또는 액체 상태의 접착제(304)를, 도 6a 내지 도 6c에 도시하는 상태일 때에, 반도체 소자(320, 330)의 이면에 접착하고, 그 후 양쪽의 반도체 소자 이면끼리를 접착하여도 좋다. 또는, 반도체 소자 이면 끼리를 위치 맞춤한 상태에서 액체 상태의 접착제(304)를 충전하여도 좋다.
이상의 구성 이외의 점은, 상기 제 1 실시예와 같기 때문에 설명을 생략한다. 또, 다른 크기의 반도체 소자를 사용하여도 좋으며, 이 경우는, 큰 쪽의 반도체 소자가 외부전극(340) 형성측에 배치된 쪽이, 기하학적으로 안정하기 때문에 보다 바람직하다.
본 실시예에서는, 2개의 반도체 소자(320, 330)가 사용되고 있지만, 2개를 넘는 복수의 반도체 소자를 사용하여도 좋다. 그 경우, 하나의 반도체 소자에 있어서의 전극이 형성된 면과는 반대측의 면에, 나머지의 복수의 반도체 소자중의 하나 또는 복수에 있어서의 전극이 형성된 면과는 반대측의 면을 접착하여도 좋다. 이와 같이 형성하는 것으로, 복수 특히 다수의 반도체 소자를 좁은 면적상에 적층할 수 있다.
더욱이, 하나의 반도체 소자마다 기판을 굴곡하여 적층하지 않고서, 복수의 반도체 소자를 일 평면상에 탑재한 후, 기판을 굴곡하여 적층하여도 좋다.
본 실시예에 관련되는 반도체 장치(5)는, 복수의 반도체 소자(320, 330)가 적층되어 있기 때문에, 상술한 실시예보다도 한층 더 소형화 되어 있다. 또, 반도체 장치(5)의 제조방법에 대해서는, 기판(310)을 굴곡하는 점을 제외하고, 제 1 실시예에서 설명한 방법이 적용된다.
(제 5 실시예)
도 7은, 본 발명을 적용한 제 5 실시예에 관련되는 반도체 장치의 기판을 전개한 도면이다. 본 실시예에 관련되는 반도체 장치도, 도 5에 도시하는 반도체 장치(5)와 같이, 기판(410)이 굴곡되어 구성된다. 또한, 기판(410)에는, 제 4 실시예와 같이, 반도체 소자(320, 330)가 탑재되어 있다.
도 7에 도시하는 기판(410)에는, 적어도 하나의 구멍(400)이 형성되어 있다. 구멍(400)은, 기판(410)의 곡선을 따라 연장되는 긴 구멍이다. 바꿔 말하면, 긴 구멍인 구멍(400)에 따라, 기판(410)은 굴곡된다. 도 7에서는, 복수의 구멍(400)이 직렬하여 형성되어 있다. 구멍(400)은, 기판(410)의 단부보다도 안쪽에 형성되어 있기 때문에, 기판(410)의 단부가 남아 있다. 따라서, 기판(410)은, 절단되지 않고서 연결된 상태로 되어 있다.
기판(410)에는, 배선 패턴(412)이 형성되어 있다. 배선 패턴(412)은, 구멍(400)상을 통과하여 형성되어 있다. 구멍(400)이 형성되어 있더라도, 기판(410)이 연결되어 있기 때문에, 배선 패턴(412)은 절단되기 어렵게 되어 있다.
상술한 구성의 기판(410)을, 도 5에 도시하는 기판(310)과 같이 굴곡하면, 구멍(400)을 형성하는 변이, 반도체 장치의 외형단의 일부로 된다. 따라서, 반도체 장치의 외형이 깨끗히 나가기 때문에, 위치 결정이 용이하게 된다.
그 밖의 내용은, 제 4 실시예에서 설명한 내용을 적용할 수 있다.
(제 6 실시예)
도 8은 본 발명을 적용한 제 6 실시예에 관련되는 반도체 장치의 기판을 전개한 도면이다. 본 실시예에 관련되는 반도체 장치도, 도 5에 도시하는 반도체 장치(5)와 같이, 기판(510)이 굴곡되어 구성된다. 또한, 기판(510)에는, 제 4 실시예와 같이, 반도체 소자(320, 330)가 탑재되어 있다.
도 8에 도시하는 기판(510)은, 슬릿(500)이 형성되는 것으로 절단되어 있다. 바꿔 말하면, 기판(510)의 절단 단부간에 간격이 두어지고 슬릿(500)이 형성되어 있다. 슬릿(500)은, 기판(510)의 굴곡선에 따라 연장된다. 바꿔 말하면, 슬릿(500)에 따라, 기판(510)은 굴곡된다.
기판(510)에는, 배선 패턴(512)이 형성되어 있다. 배선 패턴(512)은, 슬릿(500)상을 통과하여 형성되어 있다. 기판(510)이 절단되어 있기 때문에, 배선패턴(512)의 폭을, 도 7에 도시하는 배선 패턴(412)보다도 굵게 하는 것이 바람직하다.
상술한 구성의 기판(510)을, 도 5에 도시하는 기판(310)과 같이 굴곡하면, 슬릿(500)을 형성하는 변이, 반도체 장치의 외형단의 일부가 된다. 따라서, 반도체 장치의 외형이 깨끗히 나가기 때문에, 위치 결정이 용이하게 된다.
그 밖의 내용은, 제 4 실시예로 설명한 내용을 적용할 수 있다.
(제 7 실시예)
도 9는 본 발명을 적용한 제 6 실시예에 관련되는 반도체 장치의 기판을 전개한 도면이다. 본 실시예는, 도 8에 도시하는 기판(510)의 슬릿(500)을 건너지르는 접속부재(620)가 설치된 점에서, 제 6 실시예와 다르다. 접속부재(620)를 설치하는 것으로, 절단되어 있는 기판(510)이 연결되어 보강된다. 따라서, 배선 패턴(612)의 폭도, 도 8에 도시하는 배선 패턴(512)의 폭보다도 가늘게 하여 좋다. 접속부재(620)는, 배선 패턴(612)과 동일한 재료로 형성하여도 좋다. 배선 패턴(612)을, 구리 호일 등의 금속 호일을 에칭하여 형성하는 경우에는, 접속부재(620)도 동시에 형성할 수 있기 때문에 공정을 늘리지 않아서 좋다.
그 밖의 내용은, 제 6 실시예에서 설명한 내용을 적용할 수 있다. 또한, 본 실시예에서는, 기판(510)을 절단하는 슬릿(500)을 건너지르는 접속부재(610)에 대하여 설명하였지만, 접속부재(610)는, 기판(510)을 절단하지 않는 구멍(400; 도 7참조)을 건너지르더라도 좋다. 이러한 구멍(400)을 슬릿이라고 칭하여도 좋다.
(제 8 실시예)
도 10은 본 발명을 적용한 제 8 실시예에 관련되는 반도체 장치를 도시하는 도면이다. 도 10에 도시하는 반도체 장치는, 기판(710) 및 구멍(700)을 제외하고, 도 5에 도시하는 반도체 장치(5)와 동일한 구성이다.
기판(710)에는, 굴곡되는 영역에, 복수의 구멍(700)이 형성되어 있다. 복수의 구멍(700)은, 굴곡선에 따라 연장되는 긴 구멍으로서, 병렬하여 형성되어 이루어진다. 또는, 구멍(700)은, 슬릿이라고 불러도 좋으며, 구멍(700)의 대신에 기판(710)을 절단하는 슬릿이 형성되어 있어도 좋다. 이러한 구멍(또는 슬릿; 700)을 형성하는 것으로, 기판(710)을 굴곡하기 쉽다. 또한, 배선 패턴(312)은, 구멍(700)상을 통과한다. 본 실시예에는, 도 5를 참조하여 설명한 내용을 적용할 수 있다.
(제 9 실시예)
도 11은 본 발명을 적용한 제 9 실시예에 관련되는 반도체 장치를 도시하는 도면이다. 도 11에 도시하는 반도체 장치에서는, 기판(810)에 형성된 구멍(800)을 개재시켜, 배선 패턴(312)상에 유연성을 갖는 수지(820)가 설치되어 있다. 수지(820)로서 예를 들면 부드러운 폴리이미드 수지를 사용할 수 있다.
구멍(800)은, 기판(810)이 굴곡되는 영역에 형성되어 있다. 구멍(800)은, 슬릿이라고 불러도 좋으며, 구멍(800)의 대신에 기판(810)을 절단하는 슬릿을 형성하여도 좋다.
본 실시예에서는, 기판(810)의, 굴곡되는 내측에 배선 패턴(312)이 형성되어 있기 때문에, 수지(820)가 없으면, 구멍(800)을 개재시켜 배선 패턴(312)이 외부로 노출한다. 그래서, 수지(820)를 구멍(800)내에 설치하는 것으로, 배선 패턴(312)을 보호할 수 있다. 더욱이, 수지(820)는, 유연성을 갖기 때문에, 기판(810)이 평면적으로 전개된 상태에서 수지(820)를 설치하고 나서, 기판(810)을 굴곡할 수 있어, 작업성이 좋다. 또, 본 실시예에서 설명한 내용은, 다른 실시예에도 적용할 수 있다.
본 발명은, 페이스다운형의 반도체 장치나 그 모듈 구조에 적용할 수 있다. 페이스다운형의 반도체 장치로서, 예를 들면, COF(Chip On Flex/Film) 구조나 COB(Chip On Board) 구조 등이 있다.
본 실시예에서는, 외부전극을 갖는 반도체 장치에 관해서 설명하여 왔지만, 기판의 일부를 연장하고, 그곳으로부터 외부접속을 도모하도록 하여도 좋다. 기판의 일부를 커넥터의 리드로 하거나, 커넥터를 기판상에 실장하거나, 기판의 배선 패턴 그 자체를 다른 전자기기에 접속하여도 좋다.
더욱이, 적극적으로 외부단자를 형성하지 않고 머더보드 실장 시에 머더보드측에 도포되는 땜납 크림을 이용하여, 그 용융 시의 표면 장력으로 결과적으로 외부단자를 형성하여도 좋다. 이 반도체 장치는, 소위 랜드 그리드 어레이형의 반도체 장치이다.
도 12에는, 상술한 제 1 실시예에 관련되는 반도체 장치(1)를 실장한 회로기판(1000)이 도시되어 있다. 회로기판(1000)에는 예를 들면 유리 에폭시 기판 등의 유기계 기판을 사용하는 것이 일반적이다. 회로기판(1000)에는, 예를 들면 구리로 이루어지는 배선 패턴이 원하는 회로가 되도록 형성되어 있다. 그리고, 배선 패턴과 반도체 장치(1)의 외부전극(40; 도 1b 참조)을 기계적으로 접속하는 것으로 그것들의 전기적 도통이 도모된다.
또, 반도체 장치(1)는, 실장 면적을 베어칩으로써 실장하는 면적으로까지 작게 할 수 있기 때문에, 이 회로기판(1000)을 전자기기에 사용하면 전자기기 자체의 소형화를 도모할 수 있다. 또한, 동일 면적 내에서는 보다 실장 공간을 확보할 수 있어, 고기능화를 도모하는 것도 가능하다.
그리고, 이 회로기판(1000)을 구비하는 전자기기로서, 도 13에는, 노트형 퍼스널컴퓨터(1100)가 도시되어 있다.
또, 상기 실시예는, 반도체 장치에 본 발명을 적용한 예이지만, 반도체 장치와 같이 다수의 외부전극을 필요로 하는 면 실장용의 전자부품이라면, 능동부품이든 수동부품을 막론하고, 본 발명을 응용할 수 있다. 전자부품으로서, 예를 들면, 저항기, 콘덴서, 코일, 발진기, 필터, 온도센서, 서미스터(thermistor), 배리스터(varistor), 볼륨 또는 퓨즈 등이 있다.
이상 설명한 모든 실시예에서는, 반도체 소자의 실장방법으로서 페이스다운 본딩 방식을 적용하였지만, 와이어 본딩방식이나 TAB(Tape Automated Bonding) 방식 등 다른 실장 방식을 채용하여도 좋다. 또한, 상술한 반도체 소자와 반도체 소자 이외의 전자부품이 혼재된 실장 모듈형의 반도체 장치를 구성하여도 좋다.

Claims (21)

  1. 전극을 가지고 평면방향으로 나란히 배열되어 페이스다운 본딩되는 복수의 반도체 소자와,
    상기 반도체 소자의 상기 전극이 접속되는 본딩부와, 상기 본딩부에 전기적으로 접속하고 있는 랜드부를 갖는 배선 패턴이 형성된 기판과,
    상기 랜드부에 설치되는 외부전극을 포함하는 반도체 장치.
  2. 제 1 항에 있어서,
    각각의 상기 외부전극은 상기 반도체 소자의 탑재영역 내에 설치되는 반도체 장치.
  3. 제 1 항에 있어서,
    모든 상기 외부전극은 모든 상기 반도체 소자에 대응하는 영역의 외측에 설치되는 반도체 장치.
  4. 제 3 항에 있어서,
    상기 기판은 플렉시블 기판으로서 상기 복수의 반도체 소자를 탑재하는 영역보다도 크게 형성되고, 외주 단부에 평탄 보유 부재가 설치되는 반도체 장치.
  5. 제 1 항에 있어서,
    모든 상기 외부전극은 어느 하나의 상기 반도체 소자만에 대응하는 영역 내에 설치되는 반도체 장치.
  6. 제 5 항에 있어서,
    상기 기판은 플렉시블 기판으로서 일부가 굴곡되고,
    상기 외부전극이 설치되는 영역에 대응하는 상기 하나의 반도체 소자에 있어서의 상기 전극이 형성된 면과는 반대측의 면에, 나머지의 반도체 소자중의 적어도 하나에 있어서의 상기 전극이 형성된 면과는 반대측의 면이 접착되는 반도체 장치.
  7. 제 6 항에 있어서,
    상기 기판은 굴곡되는 영역에 따라 적어도 하나의 구멍이 형성되는 반도체 장치.
  8. 제 7 항에 있어서,
    상기 구멍은 굴곡선에 따라 연장되는 긴 구멍이고,
    상기 배선 패턴은 상기 구멍상을 통과하여 형성되며,
    상기 긴 구멍의 상기 굴곡선에 따라 연장되는 변이 외형단의 일부로 되는 반도체 장치.
  9. 제 7 항에 있어서,
    복수의 상기 구멍이 형성되고,
    상기 배선 패턴은 상기 복수의 구멍상을 통과하여 형성되며,
    상기 복수의 구멍은 굴곡선에 따라 연장되는 긴 구멍이고, 병렬하여 형성되어 이루어지는 반도체 장치.
  10. 제 6 항에 있어서,
    상기 기판은 굴곡되는 영역에 따라 슬릿이 형성되고,
    상기 슬릿에 의해서 기판이 절단되어 이루어지고, 대향하는 절단 단부간에 간격이 두어져서 이루어지는 반도체 장치.
  11. 제 10 항에 있어서,
    상기 슬릿을 건너지르는 접속부재가 설치되어 이루어지는 반도체 장치.
  12. 제 8 항에 있어서,
    상기 구멍을 개재시켜, 상기 배선 패턴상에 유연성을 갖는 수지가 형성되고, 상기 수지가 상기 기판과 동시에 굴곡되어 이루어지는 반도체 장치.
  13. 제 6 항에 있어서,
    도전성 또는 열전도성의 접착제를 개재시켜, 상기 반도체 소자가 접착되는 반도체 장치.
  14. 제 5 항에 있어서,
    상기 반도체 소자중의 하나는 나머지의 반도체 소자보다도 평면적이 크게 형성되고,
    상기 외부전극은 상기 평면적이 큰 반도체 소자에 대응한 영역에만 설치되는 반도체 장치.
  15. 제 1 항에 있어서,
    상기 반도체 소자의 전극은 접착제에 도전입자가 분산되어 이루어지는 이방성 도전재료를 개재시켜 상기 본딩부에 접속되는 반도체 장치.
  16. 복수의 본딩부와, 상기 본딩부에 전기적으로 접속되는 복수의 랜드부를 갖는 배선 패턴이 형성된 기판과, 전극을 갖는 복수의 반도체 소자를 준비하는 공정과,
    적어도 상기 본딩부상에 접착제에 도전입자가 분산되어 이루어지는 이방성 도전재료를 설치하는 공정과,
    상기 이방성 도전재료에 있어서의 상기 본딩부상에 상기 전극을 위치맞춤하고, 상기 반도체 소자를 상기 기판의 위에 재치하는 공정과,
    상기 반도체 소자와 상기 기판과의 적어도 어느 한쪽을 가압하여, 상기 도전입자를 개재시켜, 상기 본딩부와 상기 전극을 전기적으로 접속하는 공정과,
    상기 랜드부에 외부전극을 형성하는 공정을 포함하는 반도체 장치의 제조방법.
  17. 제 16 항에 있어서,
    상기 기판은 플렉시블 기판으로서 상기 복수의 반도체 소자를 탑재하는 영역보다도 크게 형성되고,
    상기 기판의 외주 단부에 평탄 보유 부재를 설치하는 공정을 포함하는 반도체 장치의 제조방법.
  18. 제 16 항에 있어서,
    상기 반도체 소자를 상기 기판의 위에 재치하는 공정 후에, 상기 기판의 일부를 굴곡하고, 어느 하나의 상기 반도체 소자에 있어서의 상기 전극이 형성된 면과는 반대측의 면에, 다른 하나의 상기 반도체 소자에 있어서의 상기 전극이 형성된 면과는 반대측의 면을 접착하는 공정을 포함하는 반도체 장치의 제조방법.
  19. 제 18 항에 있어서,
    상기 기판은 굴곡되는 영역에 따라 적어도 하나의 구멍이 형성되는 반도체 장치의 제조방법.
  20. 제 1 항 내지 제 15 항중 어느 한 항에 기재된 반도체 장치가 실장된 회로기판.
  21. 제 20 항에 기재된 회로기판을 갖는 전자기기.
KR10-2000-7004842A 1998-09-09 1999-09-03 반도체 장치 및 그 제조방법, 회로기판 및 전자기기 KR100514558B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP98-272613 1998-09-09
JP27261398 1998-09-09
PCT/JP1999/004785 WO2000014802A1 (fr) 1998-09-09 1999-09-03 Dispositif a semi-conducteur et son procede de fabrication, carte de circuit imprime, dispositif electronique

Publications (2)

Publication Number Publication Date
KR20010031776A true KR20010031776A (ko) 2001-04-16
KR100514558B1 KR100514558B1 (ko) 2005-09-13

Family

ID=17516383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7004842A KR100514558B1 (ko) 1998-09-09 1999-09-03 반도체 장치 및 그 제조방법, 회로기판 및 전자기기

Country Status (7)

Country Link
US (2) US6486544B1 (ko)
EP (1) EP1041633B1 (ko)
KR (1) KR100514558B1 (ko)
CN (1) CN1229863C (ko)
DE (1) DE69938582T2 (ko)
TW (1) TW563213B (ko)
WO (1) WO2000014802A1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101047139B1 (ko) * 2009-11-11 2011-07-07 삼성전기주식회사 단층 보드온칩 패키지 기판 및 그 제조방법
KR20200004422A (ko) * 2018-04-28 2020-01-13 보에 테크놀로지 그룹 컴퍼니 리미티드 플렉서블 디스플레이 패널 및 플렉서블 디스플레이 디바이스
KR20200007055A (ko) * 2020-01-08 2020-01-21 엘지디스플레이 주식회사 플렉서블 표시장치 및 그의 제조방법
KR20200145806A (ko) * 2020-01-08 2020-12-30 엘지디스플레이 주식회사 플렉서블 표시장치 및 그의 제조방법
USRE49052E1 (en) 2013-05-28 2022-04-26 Lg Display Co., Ltd. Flexible display device and method for manufacturing the same

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001006563A1 (en) * 1999-07-16 2001-01-25 Silicon Film Technologies, Inc. High-density packaging of integrated circuits
WO2001026432A1 (en) 1999-10-01 2001-04-12 Seiko Epson Corporation Wiring board, semiconductor device and method of producing, testing and packaging the same, and circuit board and electronic equipment
JP2001237280A (ja) * 2000-02-22 2001-08-31 Nec Corp テープキャリア型半導体装置および可撓性フィルム接続基板
JP3405456B2 (ja) * 2000-09-11 2003-05-12 沖電気工業株式会社 半導体装置，半導体装置の製造方法，スタック型半導体装置及びスタック型半導体装置の製造方法
US20020121693A1 (en) 2000-12-11 2002-09-05 Milla Juan G. Stacked die package
EP1306900A3 (en) * 2000-12-28 2005-07-06 Texas Instruments Incorporated Chip-scale packages stacked on folded interconnector for vertical assembly on substrates
US7115986B2 (en) * 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
US6882046B2 (en) * 2001-07-09 2005-04-19 Koninklijke Phillips Electronics N.V. Single package containing multiple integrated circuit devices
JP3983120B2 (ja) * 2001-07-30 2007-09-26 富士通日立プラズマディスプレイ株式会社 Ｉｃチップの実装構造及びディスプレイ装置
US6940729B2 (en) * 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US6914324B2 (en) * 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US20030234443A1 (en) * 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US7485951B2 (en) * 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US6576992B1 (en) * 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
US6956284B2 (en) * 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US7026708B2 (en) * 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US6867501B2 (en) * 2001-11-01 2005-03-15 Rohm Co., Ltd. Semiconductor device and method for manufacturing same
US7154171B1 (en) * 2002-02-22 2006-12-26 Amkor Technology, Inc. Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
SG111935A1 (en) 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
SG121707A1 (en) 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
KR100460062B1 (ko) * 2002-04-23 2004-12-04 주식회사 하이닉스반도체 멀티 칩 패키지 및 그 제조 방법
US6900536B1 (en) * 2002-04-26 2005-05-31 Celis Semiconductor Corporation Method for producing an electrical circuit
JP2003332360A (ja) * 2002-05-17 2003-11-21 Denso Corp 半導体装置
US6600222B1 (en) * 2002-07-17 2003-07-29 Intel Corporation Stacked microelectronic packages
JP3867785B2 (ja) * 2002-10-15 2007-01-10 セイコーエプソン株式会社 光モジュール
US6731000B1 (en) * 2002-11-12 2004-05-04 Koninklijke Philips Electronics N.V. Folded-flex bondwire-less multichip power package
US7327022B2 (en) * 2002-12-30 2008-02-05 General Electric Company Assembly, contact and coupling interconnection for optoelectronics
DE10319509A1 (de) * 2003-03-03 2004-09-23 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Schaltungsmodul, Verfahren zum Herstellen eines Schaltungsmoduls und Träger zum Aufnehmen von Halbleiterelementen
US6924551B2 (en) * 2003-05-28 2005-08-02 Intel Corporation Through silicon via, folded flex microelectronic package
US7057116B2 (en) * 2003-06-02 2006-06-06 Intel Corporation Selective reference plane bridge(s) on folded package
US6991961B2 (en) * 2003-06-18 2006-01-31 Medtronic, Inc. Method of forming a high-voltage/high-power die package
DE10332303A1 (de) * 2003-07-16 2005-02-17 Robert Bosch Gmbh Halterung für Bauteile
KR100699823B1 (ko) * 2003-08-05 2007-03-27 삼성전자주식회사 저가형 플랙서블 필름 패키지 모듈 및 그 제조방법
JP3867796B2 (ja) * 2003-10-09 2007-01-10 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
FR2861895B1 (fr) * 2003-11-03 2006-02-24 Commissariat Energie Atomique Procede et dispositif de connexion de puces
JP2005150154A (ja) * 2003-11-11 2005-06-09 Sharp Corp 半導体モジュールとその実装方法
US20050230821A1 (en) * 2004-04-15 2005-10-20 Kheng Lee T Semiconductor packages, and methods of forming semiconductor packages
US7679591B2 (en) * 2004-07-09 2010-03-16 Au Optronics Corporation Light emitting display device
US7423885B2 (en) 2004-09-03 2008-09-09 Entorian Technologies, Lp Die module system
US7760513B2 (en) 2004-09-03 2010-07-20 Entorian Technologies Lp Modified core for circuit module system and method
US7443023B2 (en) 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
JP4251129B2 (ja) * 2004-10-25 2009-04-08 セイコーエプソン株式会社 実装構造体、電気光学装置及び電子機器
US8072058B2 (en) * 2004-10-25 2011-12-06 Amkor Technology, Inc. Semiconductor package having a plurality input/output members
US7241678B2 (en) * 2005-01-06 2007-07-10 United Microelectronics Corp. Integrated die bumping process
US7709943B2 (en) * 2005-02-14 2010-05-04 Daniel Michaels Stacked ball grid array package module utilizing one or more interposer layers
WO2006088270A1 (en) * 2005-02-15 2006-08-24 Unisemicon Co., Ltd. Stacked package and method of fabricating the same
US20100020515A1 (en) * 2005-03-08 2010-01-28 Smart Modular Technologies, Inc. Method and system for manufacturing micro solid state drive devices
US7767543B2 (en) * 2005-09-06 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a micro-electro-mechanical device with a folded substrate
US20070096333A1 (en) * 2005-10-31 2007-05-03 Amir Motamedi Optimal stacked die organization
US7888185B2 (en) 2006-08-17 2011-02-15 Micron Technology, Inc. Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
US7425758B2 (en) * 2006-08-28 2008-09-16 Micron Technology, Inc. Metal core foldover package structures
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
US8018042B2 (en) * 2007-03-23 2011-09-13 Microsemi Corporation Integrated circuit with flexible planar leads
US8058719B2 (en) * 2007-03-23 2011-11-15 Microsemi Corporation Integrated circuit with flexible planer leads
KR100885976B1 (ko) * 2007-06-25 2009-03-03 삼성전자주식회사 인쇄회로기판, 이를 구비한 메모리 모듈 및 이의 제조방법
JP2009105139A (ja) * 2007-10-22 2009-05-14 Shinko Electric Ind Co Ltd 配線基板及びその製造方法と半導体装置
WO2010045594A2 (en) * 2008-10-17 2010-04-22 Occam Portfolio Llc Flexible circuit assemblies without solder and methods for their manufacture
US8367473B2 (en) * 2009-05-13 2013-02-05 Advanced Semiconductor Engineering, Inc. Substrate having single patterned metal layer exposing patterned dielectric layer, chip package structure including the substrate, and manufacturing methods thereof
TW201041105A (en) * 2009-05-13 2010-11-16 Advanced Semiconductor Eng Substrate having single patterned metal layer, and package applied with the same, and methods of manufacturing the substrate and package
US20100289132A1 (en) * 2009-05-13 2010-11-18 Shih-Fu Huang Substrate having embedded single patterned metal layer, and package applied with the same, and methods of manufacturing of the substrate and package
TWI425603B (zh) * 2009-09-08 2014-02-01 Advanced Semiconductor Eng 晶片封裝體
US20110084372A1 (en) * 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8786062B2 (en) 2009-10-14 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package and process for fabricating same
US8569894B2 (en) * 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
DE112012005984T5 (de) * 2012-03-05 2014-12-04 Mitsubishi Electric Corporation Halbleitervorrichtung
JP6150375B2 (ja) * 2012-12-06 2017-06-21 ルネサスエレクトロニクス株式会社 半導体装置
US9543197B2 (en) * 2012-12-19 2017-01-10 Intel Corporation Package with dielectric or anisotropic conductive (ACF) buildup layer
DE102015219190A1 (de) * 2015-10-05 2017-04-06 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines elektronischen Bauelements und elektronisches Bauelement
US11164861B2 (en) 2017-12-20 2021-11-02 King Abdullah University Of Science And Technology Monolithic electronic device and method of manufacture
CN108766246A (zh) * 2018-07-18 2018-11-06 昆山国显光电有限公司 显示面板及显示装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5159535A (en) 1987-03-11 1992-10-27 International Business Machines Corporation Method and apparatus for mounting a flexible film semiconductor chip carrier on a circuitized substrate
US4922376A (en) * 1989-04-10 1990-05-01 Unistructure, Inc. Spring grid array interconnection for active microelectronic elements
JP2751518B2 (ja) 1990-01-25 1998-05-18 日本電気株式会社 半導体素子の実装方法
EP0473796A4 (en) * 1990-03-15 1994-05-25 Fujitsu Ltd Semiconductor device having a plurality of chips
US5065227A (en) * 1990-06-04 1991-11-12 International Business Machines Corporation Integrated circuit packaging using flexible substrate
JP3216650B2 (ja) * 1990-08-27 2001-10-09 オリンパス光学工業株式会社 固体撮像装置
JP2857492B2 (ja) * 1990-11-28 1999-02-17 シャープ株式会社 Ｔａｂパッケージ
KR100280762B1 (ko) 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
JPH07169872A (ja) 1993-12-13 1995-07-04 Fujitsu Ltd 半導体装置及びその製造方法
JPH07302858A (ja) 1994-04-28 1995-11-14 Toshiba Corp 半導体パッケージ
JP3400877B2 (ja) 1994-12-14 2003-04-28 三菱電機株式会社 半導体装置及びその製造方法
JPH08186336A (ja) * 1994-12-28 1996-07-16 Mitsubishi Electric Corp 回路基板、駆動回路モジュール及びそれを用いた液晶表示装置並びにそれらの製造方法
US5783870A (en) * 1995-03-16 1998-07-21 National Semiconductor Corporation Method for connecting packages of a stacked ball grid array structure
JPH08321580A (ja) 1995-05-25 1996-12-03 Rohm Co Ltd 混成集積回路装置の構造及びその製造方法
JP3688755B2 (ja) * 1995-06-12 2005-08-31 株式会社日立製作所 電子部品および電子部品モジュール
CN1094717C (zh) * 1995-11-16 2002-11-20 松下电器产业株式会社 印刷电路板的安装体
US5646446A (en) * 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
JP3465809B2 (ja) * 1996-07-31 2003-11-10 ソニー株式会社 半導体装置及びその製造方法
US6121676A (en) * 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
JPH10242379A (ja) 1997-02-25 1998-09-11 Hitachi Ltd 半導体モジュール
JPH10270624A (ja) * 1997-03-27 1998-10-09 Toshiba Corp チップサイズパッケージ及びその製造方法
US6075287A (en) * 1997-04-03 2000-06-13 International Business Machines Corporation Integrated, multi-chip, thermally conductive packaging device and methodology
JP3490601B2 (ja) 1997-05-19 2004-01-26 日東電工株式会社 フィルムキャリアおよびそれを用いた積層型実装体
US6208521B1 (en) * 1997-05-19 2001-03-27 Nitto Denko Corporation Film carrier and laminate type mounting structure using same
US6028365A (en) * 1998-03-30 2000-02-22 Micron Technology, Inc. Integrated circuit package and method of fabrication
US6108210A (en) * 1998-04-24 2000-08-22 Amerasia International Technology, Inc. Flip chip devices with flexible conductive adhesive

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101047139B1 (ko) * 2009-11-11 2011-07-07 삼성전기주식회사 단층 보드온칩 패키지 기판 및 그 제조방법
USRE49052E1 (en) 2013-05-28 2022-04-26 Lg Display Co., Ltd. Flexible display device and method for manufacturing the same
USRE49596E1 (en) 2013-05-28 2023-08-01 Lg Display Co., Ltd. Flexible display device and method for manufacturing the same
KR20200004422A (ko) * 2018-04-28 2020-01-13 보에 테크놀로지 그룹 컴퍼니 리미티드 플렉서블 디스플레이 패널 및 플렉서블 디스플레이 디바이스
KR20200007055A (ko) * 2020-01-08 2020-01-21 엘지디스플레이 주식회사 플렉서블 표시장치 및 그의 제조방법
KR20200145806A (ko) * 2020-01-08 2020-12-30 엘지디스플레이 주식회사 플렉서블 표시장치 및 그의 제조방법

Also Published As

Publication number Publication date
CN1277737A (zh) 2000-12-20
EP1041633B1 (en) 2008-04-23
US6486544B1 (en) 2002-11-26
WO2000014802A1 (fr) 2000-03-16
CN1229863C (zh) 2005-11-30
EP1041633A4 (en) 2001-10-31
KR100514558B1 (ko) 2005-09-13
DE69938582D1 (de) 2008-06-05
DE69938582T2 (de) 2009-06-04
US20030030137A1 (en) 2003-02-13
TW563213B (en) 2003-11-21
EP1041633A1 (en) 2000-10-04

Similar Documents

Publication Publication Date Title
KR100514558B1 (ko) 반도체 장치 및 그 제조방법, 회로기판 및 전자기기
JP4716038B2 (ja) 電子部品及びその製造方法
JP3838331B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6521483B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
KR20010104217A (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
JP4102969B2 (ja) 半導体装置
JP2001298115A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR100556240B1 (ko) 반도체 장치 제조방법
JP2001308260A (ja) 半導体装置
JP2004134606A (ja) 配線基板及びその製造方法、半導体装置、回路基板並びに電子機器
JP3565090B2 (ja) 半導体装置の製造方法
US6603210B2 (en) Semiconductor module and producing method therefor
US6383840B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
KR100510316B1 (ko) 반도체 장치 및 그 제조방법, 회로기판 및 전자기기
JP7302784B2 (ja) インターポーザ及びこれを含むパッケージ構造物
KR19990062915A (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
JP3879803B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4247623B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3841135B2 (ja) 半導体装置、回路基板及び電子機器
JP4562006B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3692810B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20040201109A1 (en) Semiconductor devices, manufacturing methods therefore, circuit substrates and electronic devices
JP2001068620A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3714388B2 (ja) 半導体装置及びその製造方法、配線基板、回路基板並びに電子機器
JP2001085592A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110811

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee