KR20200145806A - 플렉서블 표시장치 및 그의 제조방법 - Google Patents

플렉서블 표시장치 및 그의 제조방법 Download PDF

Info

Publication number
KR20200145806A
KR20200145806A KR1020200180786A KR20200180786A KR20200145806A KR 20200145806 A KR20200145806 A KR 20200145806A KR 1020200180786 A KR1020200180786 A KR 1020200180786A KR 20200180786 A KR20200180786 A KR 20200180786A KR 20200145806 A KR20200145806 A KR 20200145806A
Authority
KR
South Korea
Prior art keywords
insulating layer
area
layer
substrate
bending
Prior art date
Application number
KR1020200180786A
Other languages
English (en)
Other versions
KR102339385B1 (ko
Inventor
권세열
진형석
윤상천
강창헌
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020200002420A external-priority patent/KR102196447B1/ko
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200180786A priority Critical patent/KR102339385B1/ko
Publication of KR20200145806A publication Critical patent/KR20200145806A/ko
Application granted granted Critical
Publication of KR102339385B1 publication Critical patent/KR102339385B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • H01L51/0097—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본원의 각 실시예는 베젤의 너비를 줄일 수 있는 플렉서블 표시장치에 관한 것으로, 표시영역, 및 상기 표시영역의 외곽이고 링크영역과 패드영역을 포함하는 비표시영역으로 정의되며, 연성재료로 마련되는 기판; 상기 기판 상의 표시영역에 복수의 화소영역이 정의되도록 서로 교차하는 방향으로 형성되는 게이트라인과 데이터라인; 상기 패드영역에 형성되고, 상기 게이트라인과 데이터라인 중 어느 하나의 신호라인에 구동 신호를 공급하기 위한 외부 회로가 접속되는 복수의 패드; 상기 링크영역에 형성되고, 상기 복수의 패드 각각과 상기 신호라인 사이를 연결하는 복수의 링크; 상기 기판 상의 전면에 형성되고, 도전층 사이를 절연시키는 다수의 절연막; 및 상기 비표시영역 중 상기 복수의 패드가 상기 기판의 배면에 배치되도록 구부러지는 벤딩영역에 대응하도록 형성되고, 상기 다수의 절연막 중 상기 링크 하부에 위치한 적어도 하나를 관통하는 제 1 벤딩홀을 포함하는 플렉서블 표시장치를 제공한다.

Description

플렉서블 표시장치 및 그의 제조방법{FLEXIBLE DISPLAY DEVICE AND MANUFACTURING METHOD OF THE SAME}
본원은 표시영역의 외곽 테두리영역, 즉 베젤(BEZEL)의 너비를 감소시킬 수 있는 플렉서블 표시장치 및 그의 제조방법에 관한 것이다.
본격적인 정보화 시대로 접어듦에 따라, 전기적 정보신호를 시각적으로 표시하는 디스플레이(display) 분야가 급속도로 발전하고 있다. 이에, 여러가지 다양한 평판표시장치(Flat Display Device)에 대해 박형화, 경량화 및 저소비전력화 등의 성능을 개발시키기 위한 연구가 계속되고 있다.
이 같은 평판표시장치의 대표적인 예로는 액정표시장치(Liquid Crystal Display device: LCD), 플라즈마표시장치(Plasma Display Panel device: PDP), 전계방출표시장치(Field Emission Display device: FED), 전기발광표시장치(Electro Luminescence Display device: ELD), 전기습윤표시장치(Electro-Wetting Display device: EWD) 및 유기발광표시장치(Organic Light Emitting Display device: OLED) 등을 들 수 있다. 이와 같은 평판표시장치들은 공통적으로, 영상을 구현하기 위한 평판표시패널을 필수적으로 포함한다. 평판표시패널은 고유의 발광물질 또는 편광물질을 사이에 둔 한 쌍의 기판이 대면합착된 구조이다.
최근 들어, 평판표시장치는 플라스틱(plastic)과 같이 연성재료의 플렉서블 기판(flexible substrate)을 이용하여, 종이처럼 휘어져도 표시성능을 그대로 유지할 수 있는 플렉서블 표시장치(flexible display device)로 구현될 수 있다.
이러한 플렉서블 표시장치는 유연성이 없는 기존의 표시장치보다 폭넓게 적용될 수 있으므로, 플렉서블 표시장치를 상용화하기 위한 연구 및 개발이 계속되고 있다.
한편, 플렉서블 표시장치를 비롯한 평판표시장치들은 실질적으로 영상을 표시하는 표시영역을 포함하고, 및 표시영역을 제외한 나머지 영역으로서 각종 구동회로 또는 외부회로와의 연결을 위한 비표시영역을 포함하는 것이 일반적이다.
그런데, 표시영역의 외곽 테두리영역, 즉 베젤(BEZEL)의 너비가 넓을수록, 표시영역이 상대적으로 축소되어 보임으로써, 심미성 및 효용성 등에 따른 표시장치의 상품가치가 낮아진다.
이에, 베젤의 너비를 줄이기 위하여, 비표시영역 자체의 너비를 줄이는 것에 대한 연구 및 개발이 이루어지고 있다. 그러나, 비표시영역에 배치되는 각종 구동회로 또는 외부회로와의 연결을 위한 패드 등에 할당되는 면적으로 인해, 비표시영역의 너비 축소에는 한계가 있는 문제점이 있다.
본원은 플렉서블 기판의 유연성을 이용하여, 비표시영역보다 좁은 너비의 베젤을 포함할 수 있는 플렉서블 표시장치 및 그의 제조방법을 제공하기 위한 것이다.
이와 같은 과제를 해결하기 위하여, 본원은 표시영역, 및 상기 표시영역의 외곽이고 링크영역과 패드영역을 포함하는 비표시영역으로 정의되며, 연성재료로 마련되는 기판; 상기 기판 상의 표시영역에 복수의 화소영역이 정의되도록 서로 교차하는 방향으로 형성되는 게이트라인과 데이터라인; 상기 패드영역에 형성되고, 상기 게이트라인과 데이터라인 중 어느 하나의 신호라인에 구동 신호를 공급하기 위한 외부 회로가 접속되는 복수의 패드; 상기 링크영역에 형성되고, 상기 복수의 패드 각각과 상기 신호라인 사이를 연결하는 복수의 링크; 상기 기판 상의 전면에 형성되고, 도전층 사이를 절연시키는 다수의 절연막; 및 상기 비표시영역 중 상기 복수의 패드가 상기 기판의 배면에 배치되도록 구부러지는 벤딩영역에 대응하도록 형성되고, 상기 다수의 절연막 중 상기 링크 하부에 위치한 적어도 하나를 관통하는 제 1 벤딩홀을 포함하는 플렉서블 표시장치를 제공한다.
그리고, 본원은 표시영역, 상기 표시영역의 외곽이고 링크영역과 패드영역을 포함하는 비표시영역으로 정의되는 기판을 연성재료로 형성하는 단계; 상기 기판 상의 전면에 버퍼막을 형성하는 단계; 상기 버퍼막 상의 전면에 게이트절연막을 형성하는 단계; 상기 게이트절연막 상의 상기 표시영역에 게이트라인을 형성하는 단계; 상기 게이트절연막 상의 전면에 상기 게이트라인을 덮는 층간절연막을 형성하는 단계; 상기 비표시영역 중 상기 패드영역이 상기 기판의 배면에 배치되도록 구부러지는 벤딩영역에 대응하여, 적어도 상기 게이트절연막과 상기 층간절연막을 관통하는 제 1 벤딩홀을 형성하는 단계; 상기 층간절연막 상의 상기 표시영역에, 상기 게이트라인에 교차하는 데이터라인을 형성하고, 상기 층간절연막 상의 상기 링크영역에 상기 게이트라인과 데이터라인 중 어느 하나의 신호라인과 연결되는 복수의 링크를 형성하는 단계; 상기 층간절연막 상의 전면에 상기 데이터라인과 상기 복수의 링크를 덮는 보호막을 형성하는 단계; 상기 보호막 상에, 상기 복수의 링크와 연결되고, 상기 신호라인에 구동 신호를 공급하기 위한 외부 회로가 접속되는 복수의 패드를 형성하는 단계; 및 상기 복수의 패드가 상기 기판의 배면에 배치되도록, 상기 벤딩영역을 구부리는 단계를 포함하는 플렉서블 표시장치의 제조방법을 제공한다.
본원의 각 실시예에 따른 플렉서블 표시장치는 벤딩영역을 구부려서, 복수의 패드가 기판 배면에 위치하도록 함으로써, 비표시영역의 너비를 줄이지 않고서도, 베젤의 너비를 줄일 수 있다. 이에, 심미성 및 효용성 등에 따른 표시장치의 상품가치가 향상될 수 있다.
그리고, 제 1 벤딩홀을 포함함에 따라, 벤딩영역에 대응하는 버퍼막, 게이트절연막 및 층간절연막 각각의 일부를 제거할 수 있다. 이로써, 벤딩영역이 구부러질 때, 버퍼막, 게이트절연막 및 층간절연막 등에 비교적 큰 벤딩 스트레스가 가해짐에 따라, 크랙이 발생되고, 그로 인해 링크가 단선되는 등의 문제점을 미연에 방지할 수 있다. 이로써, 표시장치의 신뢰도 및 수율이 향상될 수 있다.
또한, 비표시영역 중 일부, 즉 제 1 벤딩홀을 포함하는 영역에 대응하여, 기판과 버퍼막 사이에 형성되는 식각방지층을 더 포함함에 따라, 제 1 벤딩홀을 형성하기 위한 식각공정에 의해 기판이 식각되는 것을 방지할 수 있다. 이에, 불량을 일으키는 이물질이 미연에 방지될 수 있어, 표시장치의 신뢰도 및 수율이 더욱 향상될 수 있다.
도 1은 본원의 제 1 실시예에 따른 플렉서블 표시장치 중 일부를 나타낸 평면도이다.
도 2는 본원의 제 1 실시예에 따른 어느 하나의 화소영역을 나타낸 단면도이다.
도 3은 도 1의 플렉서블 표시장치에 있어서, 기판의 벤딩영역을 구부린 상태를 나타낸 단면도이다.
도 4는 도 1의 Ⅰ 부분을 더욱 상세히 나타낸 평면도이다.
도 5는 도 4의 Ⅱ-Ⅱ' 부분을 나타낸 단면도이다.
도 6은 도 4의 Ⅲ-Ⅲ' 부분을 나타낸 단면도이다.
도 7은 본원의 제 2 실시예에 따른 도 1의 Ⅰ 부분을 더욱 상세히 나타낸 평면도이다.
도 8은 도 7의 Ⅳ-Ⅳ' 부분을 나타낸 단면도이다.
도 9는 본원의 제 3 실시예에 따른 도 4의 Ⅱ-Ⅱ' 부분을 나타낸 단면도이다.
도 10은 본원의 제 4 실시예에 따른 도 1의 Ⅰ 부분을 더욱 상세히 나타낸 평면도이다.
도 11은 도 10의 Ⅴ-Ⅴ' 부분을 나타낸 단면도이다.
도 12는 본원의 제 1 실시예에 따른 플렉서블 표시장치의 제조방법을 나타낸 순서도이다.
도 13은 도 10의 "셀 어레이, 링크 및 패드를 형성하는 단계"를 나타낸 순서도이다.
도 14a 내지 도 14c, 도 15a 내지 도 15g, 도 16a 및 도 16b는 도 12 및 도 13의 제조방법을 나타낸 공정도이다.
도 17은 본원의 제 2 실시예에 따른 플렉서블 표시장치의 제조방법을 나타낸 순서도이다.
도 18은 본원의 제 3 실시예에 따른 플렉서블 표시장치의 제조방법을 나타낸 순서도이다.
도 19는 도 18의 "프리 벤딩홀을 형성하는 단계를 나타낸 공정도이다.
이하, 본원의 각 실시예에 따른 플렉서블 표시장치 및 그의 제조방법에 대하여 첨부한 도면을 참고로 하여 상세히 설명하기로 한다.
먼저, 도 1 내지 도 6을 참조하여, 본원의 제 1 실시예에 따른 플렉서블 표시장치에 대해 설명한다.
도 1은 본원의 제 1 실시예에 따른 플렉서블 표시장치 중 일부를 나타낸 평면도이다. 도 2는 본원의 제 1 실시예에 따른 어느 하나의 화소영역을 나타낸 단면도이다. 도 3은 도 1의 플렉서블 표시장치에 있어서, 기판의 벤딩영역을 구부린 상태를 나타낸 단면도이다. 그리고, 도 4는 도 1의 Ⅰ 부분을 더욱 상세히 나타낸 평면도이며, 도 5는 도 4의 Ⅱ-Ⅱ' 부분을 나타낸 단면도이고, 도 6은 도 4의 Ⅲ-Ⅲ' 부분을 나타낸 단면도이다.
도 1에 도시한 바와 같이, 본원의 제 1 실시예에 따른 플렉서블 표시장치(100)는 표시영역(AA), 및 표시영역(AA)의 외곽이고 링크영역(LKA)과 패드영역(PDA)을 포함하는 비표시영역(NA)으로 정의되고 연성재료로 마련되는 기판(101), 기판(101) 상의 표시영역(AA)에 복수의 화소영역(PA)이 정의되도록, 서로 교차하는 방향으로 형성되는 게이트라인(GL)과 데이터라인(DL), 패드영역(PDA)에 형성되고, 게이트라인(GL)과 데이터라인(DL) 중 어느 하나의 신호라인에 구동 신호를 공급하기 위한 외부 회로가 접속되는 복수의 패드(PD), 링크영역(LK)에 형성되고 복수의 패드(PD) 각각과 신호라인(GL, DL) 사이를 연결하는 복수의 링크(LK) 및 기판 상의 전면에 형성되고 도전층 사이를 절연시키는 다수의 절연막(102, 103, 104, 105)을 포함한다.
그리고, 표시장치(100)는 복수의 화소영역(PA)에 대응하여 게이트라인(GL)과 데이터라인(DL) 사이의 교차영역에 형성되는 복수의 박막트랜지스터(TFT), 및 복수의 화소영역(PA)에 대응하여 형성된 복수의 발광소자(EL)를 포함하는 발광 어레이를 더 포함한다.
박막트랜지스터(TFT)는 게이트라인(GL)에 연결되는 게이트전극, 게이트전극의 게이트전압에 기초하여 채널을 형성하는 액티브층, 데이터라인(DL)에 연결되는 소스전극(또는, 드레인전극), 및 각 화소영역(PA)에 대응한 발광소자(EL)에 연결되는 드레인전극(또는, 소스전극)을 포함한다.
예시적으로, 도 2에 도시한 바와 같이, 플렉서블 표시장치(100)는 연성재료로 마련된 기판(101), 기판(101) 상의 전면에 형성되는 버퍼막(102), 및 상기 버퍼막(102) 상의 표시영역에 형성되는 복수의 박막트랜지스터(TFT)와 복수의 발광소자(EL)를 포함한다.
기판(101)은 연성재료인 플라스틱 또는 금속으로 선택될 수 있다. 기판(101)이 플라스틱인 경우, 각종 박막의 증착 및 식각 공정 시 고온 분위기에 노출되는 점을 고려하여, 내열성이 높은 재료로 선택된다.
예시적으로, 기판(101)은 폴리이미드(PI, polyimide), 폴리에테르술폰(PES, polyethersulphone), 폴리아카릴레이트(PAR, polyacrylate), 폴리에테르이미드(PEI, polyehterimide), 폴리에틸렌 나프탈레이트(PET, polyethylenenapthalate) 및 폴리에틸렌 테레프탈레이트(PET, polyehtyleneterepthalate) 등과 같은 고분자 플락스틱 재료로 마련될 수 있다.
또는, 기판(101)은 알루미늄 및 구리 등과 같은 금속 재료로 마련될 수도 있다.
그리고, 버퍼막(102)은 기판(101)을 통해 발광 어레이(EL)에 수분 및 산소 등의 열화 유발 요인이 침투하는 것을 차단한다. 이러한 버퍼막(102)은 두께, 성분 및 조성비 중 적어도 하나가 서로 다른 절연막이 둘 이상 적층된 구조로 형성될 수 있다. 일 예로, 버퍼막(102)의 재료는 SiNx 또는 SiOy일 수 있다.
복수의 박막트랜지스터(TFT) 각각은 버퍼막(102) 상에 각 화소영역(PA)의 일부에 대응하도록 형성되는 액티브층(111), 버퍼막(102) 상의 전면에 액티브층(111)을 덮도록 형성되는 게이트절연막(103), 및 게이트절연막(103) 상에 액티브층(111)의 채널영역(111a)에 적어도 일부 오버랩하도록 형성되는 게이트전극(113)을 포함한다.
액티브층(111)은 게이트절연막(103) 상의 게이트전극(113) 중 적어도 일부와 오버랩하여, 게이트전극(113)의 전압레벨에 따라 채널을 형성하는 채널영역(111a), 및 채널영역(111a)의 양측인 소스영역(111b)과 드레인영역(111c)을 포함한다.
그리고, 각 박막트랜지스터(TFT)는 게이트절연막(103) 상에 게이트전극(113)을 덮도록 형성되는 층간절연막(104), 층간절연막(104) 상에 소스영역(111b)과 오버랩하도록 형성되는 소스전극(114a), 층간절연막(104) 상에 드레인영역(111c)과 오버랩하도록 형성되는 드레인전극(114b), 및 층간절연막(104) 상에 소스전극(114a)과 드레인전극(114b)을 덮도록 형성되는 보호막(105)을 더 포함한다.
소스전극(114a)은 게이트절연막(103) 및 층간절연막(104)을 관통하여 소스영역(111b)의 적어도 일부를 노출하도록 형성되는 소스홀(SH)을 통해 소스영역(111b)에 연결된다.
마찬가지로, 드레인전극(114b)은 게이트절연막(103) 및 층간절연막(104)을 관통하여 드레인영역(111c)의 적어도 일부를 노출하도록 형성되는 드레인홀(DH)을 통해 드레인영역(111c)에 연결된다.
더불어, 도 3에 상세히 도시되어 있지 않으나, 게이트라인(도 1의 GL)은 게이트전극(113)과 함께, 게이트절연막(103) 상에 형성된다.
그리고, 데이터라인(도 1의 DL)은 소스전극(114a) 및 드레인전극(114b)과 함께, 층간절연막(104) 상에 형성된다.
복수의 발광소자(EL) 각각은 보호막(105) 상에 각 화소영역(PA)에 대응하도록 형성되는 제 1 전극(121), 보호막(105) 상에 각 화소영역(PA)의 외곽과 대응하도록 형성되고 제 1 전극(121)의 테두리에 적어도 일부 오버랩하는 뱅크(122), 제 1 전극(121) 상에 형성되는 발광층(123), 및 뱅크(122) 상에 발광층(123)을 사이에 두고 제 1 전극(121)과 대향하도록 형성되는 제 2 전극(124)을 포함한다.
제 1 전극(121)은 보호막(105)을 관통하여 드레인전극(114b)의 적어도 일부를 노출하도록 형성되는 콘택홀(CH)을 통해 드레인전극(114b)에 연결된다.
제 1 전극(121)과 제 2 전극(124) 사이의 발광층(123)은 박막트랜지스터(TFT)를 통해 인가된 전류에 기초하여 광을 방출한다.
더불어, 플렉서블 표시장치(100)는 표시영역(AA)에 대응하고 복수의 발광소자(EL)를 포함한 발광 어레이를 사이에 두고 기판(101)과 대향하도록 형성되어, 발광 어레이를 밀봉하는 밀봉층(130)을 더 포함한다. 여기서, 밀봉층(130)은 발광 소자(EL)에 열화 요인인 산소 및 수분 등이 침투하는 것을 방지하기 위한 것이다.
다시, 도 1을 이어서 설명한다.
도 1에 상세히 도시되어 있지 않으나, 기판(101)의 상면은 네 변을 갖는 사각형인 것이 일반적이다. 만약, 표시영역(AA)은 기판(101)의 상면 중앙에 배치되는 경우, 비표시영역(NA)은 기판(101)의 서로 다른 일측에 나란한 네 개의 일측영역으로 이루어질 수 있다. 그러나 이는 단지 예시일 뿐이며, 기판(101)의 형태, 표시영역(AA)의 형태 및 기판(101)에 배치된 표시영역(AA)의 위치에 따라, 비표시영역(NA)은 하나 또는 하나 이상의 일측영역으로 이루어질 수 있음은 당연하다.
도 1에 도시한 바와 같이, 비표시영역(NA) 중 어느 하나의 일측영역(NA1, 도 1에서 표시영역(AA) 외곽의 우측에 해당함)은 복수의 패드(PD)가 배치되는 패드영역(PDA), 그리고 패드영역(PDA)과 표시영역(AA) 사이로서 복수의 링크(LK)가 배치되는 링크영역(LKA)을 포함한다. 또한, 일측영역(NA1) 중 기판(101)의 일측에 평행한 일부영역은, 패드(PD)가 기판(101)의 배면에 배치되도록 구부려지는 벤딩영역(BA)이 된다.
도 1에서는 비표시영역(NA) 중 게이트라인(GL)에 대응한 패드(PD)가 배치되는 우측의 일측영역(NA1)만이 벤딩영역(BA)을 포함하는 것으로 도시되어 있다. 그러나, 이는 단지 예시일 뿐이며, 비표시영역(NA)의 각 일측영역은 각각의 벤딩영역(BA)을 포함할 수 있다. 즉, 데이터라인(DL)에 연결된 패드(PD)가 기판(101)의 배면에 배치될 수 있도록, 비표시영역(NA) 중 데이터라인(DL)에 대응한 패드(PD)가 배치되는 일측영역(도 1에서, 표시영역(AA) 상측의 비표시영역(NA)에 해당함) 또한 벤딩영역(BA)을 포함할 수 있다.
여기서, 링크영역(LK) 중 적어도 일부가 벤딩영역(BA)이 되므로, 복수의 링크(LK) 각각의 일부는 벤딩영역(BA) 상에 배치된다. 도 1에서는 링크영역(LK)의 일부가 벤딩영역(BA)인 것으로 도시되어 있으나, 이는 단지 예시일 뿐이며, 벤딩영역(BA)은 링크영역(LK)보다 넓을 수도 있다.
도 3에 도시한 바와 같이, 기판(101)의 벤딩영역(BA)을 구부려서, 패드영역(PDA)의 패드(도 1의 PD)가 기판(101)의 배면에 배치되도록 한다.
이때, 기판(101)에 비해 비교적 강성을 띠는 절연재료, 특히 무기 절연재료가 벤딩영역(BA)에 배치되면, 벤딩영역(BA)이 구부러짐에 따라 벤딩 스트레스를 받는다. 이로 인해, 절연재료에 크랙(crack)이 발생되고, 절연재료의 크랙이 링크(LK)에도 전달됨으로써, 단선 등의 불량이 발생되는 문제점이 있다.
이와 같이 절연재료에 가해지는 벤딩스트레스로 인한 링크(LK)의 단선 불량을 방지하기 위하여, 벤딩영역(BA)에 배치되는 절연재료를 최소화할 필요가 있다.
이에, 본원의 제 1 실시예에 따른 플렉서블 표시장치는 벤딩영역(BA)에 대응한 제 1 벤딩홀을 더 포함한다.
도 4 및 도 5에 도시한 바와 같이, 플렉서블 표시장치(100)는 기판(101) 상에 비표시영역(NA) 중 적어도 하나의 일측영역(NA1)에 대응하도록 형성되는 식각방지층(106), 및 벤딩영역(BA)에 대응하도록 형성되고, 버퍼막(102), 게이트절연막(103), 층간절연막(104) 및 보호막(105)을 포함한 다수의 절연막 중 링크(LK) 하부에 위치한 적어도 하나를 관통하는 제 1 벤딩홀(BH1)을 더 포함한다.
제 1 벤딩홀(BH1)은 식각방지층(106)의 적어도 일부를 노출시키도록 형성될 수 있다. 이때, 층간절연막(104) 상에 형성되는 각 링크(LK)는 제 1 벤딩홀(BH1)을 통해 노출된 식각방지층(106)의 적어도 일부와 직접 접촉하게 된다.
식각방지층(106)은 제 1 벤딩홀(BH1)을 형성하기 위한 버퍼막(102), 게이트절연막(103) 및 층간절연막(104)의 식각공정에, 기판(101)이 노출되는 것을 방지하기 위한 것이다.
일 예로, 버퍼막(102), 게이트절연막(103) 및 층간절연막(104) 각각이 무기절연재료인 경우, 버퍼막(102), 게이트절연막(103) 및 층간절연막(104)을 관통하는 제 1 벤딩홀(BH1)을 형성하기 위하여, 건식식각을 실시하는 것이 일반적이다. 이때, 기판(101)이 플라스틱 재료인 경우, 오버에칭조건에 따라 제 1 벤딩홀(BH1)이 형성된 이후에도 건식식각이 계속해서 실시되어, 기판(101)이 건식식각에 노출될 수 있다. 그로 인해, 기판(101)이 함께 식각되어, 이물질을 발생시킬 수 있다. 이러한 이물질은 이후 공정에서 단선, 합선 등의 불량을 유발하거나, 발광층(도 2의 123)의 손상을 유발함에 따라, 플렉서블 표시장치(100)의 신뢰도를 저하시키고, 수율을 저하시키는 요인이 된다.
이에, 본원의 제 1 실시예에 따르면, 제 1 벤딩홀(BH1)을 형성하기 전에, 기판(101)이 식각공정에 노출되는 것을 방지하기 위한 에치스토퍼(ETCH STOPER)로서, 식각방지층(106)을 포함한다. 이러한 식각방지층(106)은 제 1 벤딩홀(BH1)이 형성될 벤딩영역(BA)을 포함하는 적어도 하나의 일측영역(NA1)에 대응하여, 기판(101)과 다수의 절연층(102, 103, 104, 105) 사이에 배치된다.
이로써, 식각방지층(106)으로 인해, 제 1 벤딩홀(BH1) 형성 시, 기판(101)이 버퍼막(102), 게이트절연막(103) 및 층간절연막(104)과 함께 식각되는 것을 차폐할 수 있고, 그로 인해, 이물 발생이 방지되어, 플렉서블 표시장치(100)의 신뢰도 및 수율이 향상될 수 있다.
이러한 식각방지층(106)은 벤딩영역(BA)을 포함하는 일측영역(NA1)에만 대응하도록 형성될 수 있고, 또는 벤딩영역(BA)의 유무에 관계없이 비표시영역(NA) 전체에 대응하도록 형성될 수도 있다.
또한, 복수의 링크(LK)는 소스전극(도 2의 114a) 및 드레인전극(도 2의 114b)과 마찬가지로, 층간절연막(104) 상에 형성된다.
앞서 언급한 바와 같이, 게이트라인(GL)은 게이트전극(도 2의 113)과 함께 게이트절연막(103) 상에 형성된다. 이에, 게이트라인(GL)에 대응한 링크(LK)는 게이트라인(GL)의 적어도 일부를 노출하도록 층간절연막(104)을 관통하는 링크홀(LKH)을 통해 게이트라인(GL)에 연결된다.
그리고, 데이터라인(도 1의 DL)은 층간절연막(104) 상에 형성된다. 이에, 데이터라인(DL)과 링크(LK) 사이를 연결시키기 위한 별도의 콘택홀이 불필요하다. 즉, 데이터라인(DL)에 대응한 링크(LK)는 데이터라인(DL)에서 연장되는 형태일 수 있다.
보호막(105)은 층간절연막(104) 상의 전면에 형성됨에 따라, 소스전극(114a) 및 드레인전극(114b)을 비롯하여, 제 1 벤딩홀(BH1) 및 복수의 링크(LK)를 더 덮도록 형성된다.
복수의 패드(PD)는 보호막(105) 상에 형성되고, 보호막(105)을 관통하여 복수의 링크(LK) 각각의 적어도 일부를 노출하는 패드홀(PDH)을 통해 복수의 링크(LK)와 연결된다.
한편, 식각방지층(106)은 기판(101)의 벤딩영역(BA)과 함께 구부려지므로, 식각방지층(106)의 재료는 버퍼막(102), 게이트절연막(103) 및 층간절연막(104)으로 선택된 무기 절연재료보다 높은 연성을 띠는 것으로 선택된다. 그리고, 제 1 벤딩홀(BH1) 형성 시, 식각방지층(106)이 게이트절연막(103) 및 층간절연막(104)과 함께 식각되는 것을 최소화하도록, 식각방지층(106)의 재료는 게이트절연막(103) 및 층간절연막(104)보다 낮은 식각비를 띠는 것으로 선택된다.
이러한 조건을 만족하는 식각방지층(106)의 재료는 a-Si와 같이 절연성 재료일 수 있다. 또는, 공정비용, 공정 용이성 및 보편성 면에서 유리한 것으로, ITO, Mo 및 Ti 등과 같이 도전성을 갖는 금속성 재료일 수도 있다.
더불어, 복수의 링크(LK)는 제 1 벤딩홀(BH1)을 통해 노출된 식각방지층(106)의 적어도 일부에 접촉되도록 형성된다. 이와 같이, 복수의 링크(LK)가 식각방지층(106)에 연결되므로, 식각방지층(106)이 도전성 재료 및 단일패턴으로 형성되는 경우, 복수의 링크(LK)가 식각방지층(106)을 통해 상호 합선되는 문제점이 있다.
이에, 도 4 및 도 6에 도시한 바와 같이, 식각방지층(106)은 복수의 링크(LK)에 대응하는 복수의 식각방지패턴(106a, 106b)으로 형성된다. 여기서, 복수의 식각방지패턴(106a, 106b)은 상호 이어지지 않는 독립된 패턴으로 형성되어, 복수의 링크(LK)가 상호 연결되는 것을 방지한다.
그리고, 식각방지층(106)이 복수의 식각방지패턴(106a, 106b)으로 형성되는 경우, 제 1 벤딩홀(BH1)은 복수의 식각방지패턴(106a, 106b) 각각의 적어도 일부를 노출하도록, 복수 개로 형성될 수 있다. 즉, 플렉서블 표시장치(100)는 복수의 식각방지패턴(106a, 106b)에 대응하여 형성된 복수의 제 1 벤딩홀(BH1)을 포함할 수 있다.
그리고, 복수의 링크(LK)는 복수의 제 1 벤딩홀(BH1)을 통해 적어도 일부가 노출된 복수의 식각방지패턴(106a, 106b)에 각각 접촉하도록 형성된다. 이로써, 식각방지층(106)에 의한 링크(LK) 간의 합선이 방지된다.
이상과 같이, 본원의 제 1 실시예에 따른 플렉서블 표시장치(100)는 벤딩영역(BA)에 대응하여 식각방지층(106)이 노출되도록 버퍼막(102), 게이트절연막(103) 및 층간절연막(104)이 제거되는 부분인 제 1 벤딩홀(BH1)을 포함한다. 이로써, 연성재료의 기판(101)보다 강성인 무기절연재료로 이루어진 버퍼막(102), 게이트절연막(103) 및 층간절연막(104)에 벤딩 스트레스가 가해져서, 크랙(CRACK)이 발생되고, 이러한 무기절연재료의 크랙이 전달되어, 링크(LK)가 단선되는 결함을 방지할 수 있다.
그리고, 플렉서블 표시장치(100)는, 제 1 벤딩홀(BH1)을 형성 시, 오버에칭조건에 따라 버퍼막(102), 게이트절연막(103) 및 층간절연막(104)이 제거된 후에도 계속해서 식각이 진행되는 경우, 기판(101)이 함께 식각되는 것을 방지하기 위하여, 제 1 벤딩홀(BH1)이 형성되는 영역 및 그 주변에 대응하여, 기판(101)과 버퍼막(102) 사이에 배치된 식각방지층(106)을 더 포함한다. 이로써, 기판(101)의 부적절한 식각에 따른 이물 발생 및 그로 인한 불량을 방지할 수 있어, 신뢰도 및 수율이 향상될 수 있다.
다음, 도 7 및 도 8을 참조하여, 본원의 제 2 실시예에 따른 플렉서블 표시장치에 대해 설명한다.
도 7은 본원의 제 2 실시예에 따른 도 1의 Ⅰ 부분을 더욱 상세히 나타낸 평면도이고, 도 8은 도 7의 Ⅳ-Ⅳ' 부분을 나타낸 단면도이다.
도 7 및 도 8에 도시한 바와 같이, 제 2 실시예에 따른 플렉서블 표시장치는 각 제 1 벤딩홀(BH1) 중 링크(LK)의 주변에 대응하여 형성되는 적어도 하나의 제 2 벤딩홀(BH2)을 더 포함한다는 것을 제외하면, 도 1 내지 도 6에 도시한 제 1 실시예의 플렉서블 표시장치와 동일하므로, 이하에서 중복되는 설명은 생략하기로 한다.
적어도 하나의 제 2 벤딩홀(BH2) 각각은 제 1 벤딩홀(BH1) 내에서 링크(LK) 주변에 남아있는 벤딩 스트레스 요인, 즉 보호막(105)과 식각방지층(106)을 제거하기 위한 것이다. 즉, 각 제 2 벤딩홀(BH2)은 제 1 벤딩홀(BH1) 내의 링크(LK) 주변에 대응하여, 보호막(106) 및 식각방지층(106)을 관통하도록 형성되어, 기판(101)의 일부를 노출한다.
이로써, 적어도 하나의 제 2 벤딩홀(BH2)에 의해 벤딩영역(BA) 중 링크(LK)를 둘러싸는 영역을 제외한 나머지에서, 보호막(105) 및 식각방지층(106)이 제거됨에 따라, 벤딩 스트레스 요인이 더욱 감소되어, 벤딩 스트레스로 인한 불량이 더욱 방지될 수 있다.
다음, 도 9를 참조하여, 본원의 제 3 실시예에 대해 설명한다.
도 9는 본원의 제 3 실시예에 따른 도 4의 Ⅱ-Ⅱ' 부분을 나타낸 단면도이다.
도 9에 도시한 바와 같이, 제 3 실시예에 따른 플렉서블 표시장치는 버퍼막(102)을 형성한 후, 액티브층(111)을 형성하기 전에, 벤딩영역(BA)에 대응하고, 제 1 벤딩홀(BH1)보다 넓은 폭으로 버퍼막(102)을 관통하도록 형성된 프리 벤딩홀(pre_BH1)을 더 포함한다는 점을 제외하면, 앞서 설명한 제 1 및 제 2 실시예와 동일하므로, 이하에서 중복되는 설명은 생략하기로 한다.
이와 같이, 프리 벤딩홀(pre_BH1)을 포함하면, 제 1 벤딩홀(BH1)은 소스홀(SH) 및 드레인홀(DH)과 마찬가지로, 게이트절연막(103)과 층간절연막(104)을 관통하여 형성되므로, 소스홀(SH) 및 드레인홀(DH)에 의해 노출되는 액티브층(111)이 오버에칭으로 손상되는 것을 최소화할 수 있다.
다음, 도 10 및 도 11을 참조하여, 본원의 제 4 실시예에 따른 플렉서블 표시장치에 대해 설명한다.
도 10은 본원의 제 4 실시예에 따른 도 1의 Ⅰ 부분을 더욱 상세히 나타낸 평면도이고, 도 11은 도 10의 Ⅴ-Ⅴ' 부분을 나타낸 단면도이다.
도 10 및 도 11에 도시한 바와 같이, 제 4 실시예에 따른 플렉서블 표시장치는 제 1 벤딩홀(BH1) 및 식각방지층(106)이 벤딩영역(BA) 뿐만 아니라, 패드영역(PDA)에 더 대응하도록 형성되는 점을 제외하면, 앞서 설명한 제 1 내지 제 3 실시예와 동일하므로, 이하에서 중복되는 설명은 생략하기로 한다.
다음, 도 12, 도 13, 도 14a 내지 도 14c, 도 15a 내지 도 15g, 도 16a 및 도 16b을 참조하여, 본원의 제 1 실시예에 따른 플렉서블 표시장치의 제조방법에 대해 설명한다.
도 12에 도시한 바와 같이, 본원의 제 1 실시예에 따른 플렉서블 표시장치의 제조방법은 표시영역과, 표시영역의 외곽이고 링크영역과 패드영역을 포함하는 비표시영역이 정의되는 연성재료의 기판을 마련하는 단계(S110), 기판(110) 상에 비표시영역 중 기판의 어느 일측에 나란한 일측영역에 대응하는 식각방지층을 형성하는 단계(S120), 기판 상의 전면에 버퍼막을 형성하는 단계(S130), 버퍼막 상에 표시영역에 대응하는 게이트라인과 데이터라인을 형성하고, 버퍼막 상의 전면에 다수의 절연막을 형성하며, 비표시영역 중 패드영역이 상기 기판의 배면에 배치되도록 구부러지는 벤딩영역에 대응하여, 다수의 절연막 중 적어도 하나를 관통하는 제 1 벤딩홀을 형성하고, 패드영역에 대응하고 게이트라인과 데이터라인 중 어느 하나의 신호라인에 구동 신호를 공급하기 위한 외부회로가 접속되는 복수의 패드를 형성하며, 링크영역에 대응하고 복수의 패드 각각과 신호라인 사이를 연결하는 복수의 링크를 형성하는 단계(S140), 복수의 화소영역에 대응하는 복수의 발광소자를 포함한 발광 어레이를 형성하는 단계(S150), 표시영역에 대응하고, 복수의 발광소자를 사이에 두고 기판에 대향하여 복수의 발광소자를 밀봉하는 밀봉층을 형성하는 단계(S160) 및 복수의 패드가 기판의 배면에 배치되도록, 기판 중 링크영역의 일부인 벤딩영역을 구부리는 단계(S170)를 포함한다.
그리고, 도 13에 도시한 바와 같이, 게이트라인과 데이터라인, 다수의 절연막, 제 1 벤딩홀, 복수의 패드 및 복수의 링크를 형성하는 단계(S140)는 버퍼막 상에 각 화소영역의 일부에 대응한 액티브층을 형성하는 단계(S141), 버퍼막 상의 전면에 게이트절연막을 형성하는 단계(S142), 게이트절연막 상에 게이트라인 및 그에 연결되는 게이트전극을 형성하는 단계(S143), 게이트절연막 상의 전면에 층간절연막을 형성하는 단계(S144), 층간절연막과 게이트절연막을 관통하는 소스홀, 드레인홀 및 링크홀, 그리고 층간절연막과 게이트절연막과 버퍼막을 관통하는 제 1 벤딩홀을 형성하는 단계(S145), 층간절연막 상에 데이터라인, 소스전극, 드레인전극 및 복수의 링크를 형성하는 단계(S146), 층간절연막 상의 전면에 보호막을 형성하는 단계(S147), 보호막을 관통하는 패드홀을 형성하는 단계(S148) 및 보호막 상에 복수의 패드를 형성하는 단계(S149)를 포함한다.
도 14a에 도시한 바와 같이, 연성재료의 기판을 마련한다. (S110) 이를 위해, 희생기판(미도시)이 이용될 수 있다.
도 14b에 도시한 바와 같이, 기판(101) 상에, 비표시영역(NA) 중 벤딩영역(BA)을 포함한 적어도 일부에 대응하는 식각방지층(106)을 형성한다. (S120)
이때, 식각방지층(106)은 비표시영역(NA) 전체에 대응하도록 형성될 수 있고, 또는 비표시영역(NA) 중 제 1 벤딩홀(도 4 내지 도 6의 BH1)을 포함하는 일부 일측영역에만 선택적으로 형성될 수도 있다.
식각방지층(106)은 벤딩영역(BA)에 포함되므로 기판(101)과 함께 구부려진다. 더불어, 제 1 벤딩홀(BH1)을 형성하기 위한 식각공정이 오버에칭조건으로 실시되더라도, 기판(101)이 식각에 노출되거나 식각방지층(106)에 의한 이물이 발생되는 것을 방지할 필요가 있다. 이에, 식각방지층(106)은 버퍼막(102), 게이트절연막(103) 및 층간절연막(104) 각각으로 선택된 무기절연재료보다 높은 연성, 및 낮은 식각비를 띠는 재료로 선택된다.
일 예로, 식각방지층(106)은 공정비용, 공정 용이성 및 보편성 면에서 유리한 것으로, ITO, Mo, Ti 및 a-Si 중 어느 하나로 선택될 수 있다.
더불어, 식각방지층(106)이 도전성재료로 형성되는 경우, 제 1 벤딩홀(BH1)을 통해 연결되는 복수의 링크(도 1 및 도 5 등에서 LK)가 식각방지층(106)에 의해 합선될 수 있다. 이를 방지하기 위하여, 식각방지층(106)은 복수의 링크(LK)에 대응하고 상호 분리된 형태인 복수의 식각방지패턴으로 형성될 수 있다.
도 14c에 도시한 바와 같이, 기판(101) 상의 전면에 버퍼막(102)을 형성한다. (S130)
도 15a에 도시한 바와 같이, 버퍼막(102) 상에 액티브층(111)을 형성하고 (S141), 버퍼막(102) 상의 전면에 액티브층(111)을 덮는 게이트절연막(103)을 형성한다. (S142) 여기서, 액티브층(111)은 채널영역(111a) 및 채널영역(111a) 양측의 소스영역(111b) 및 드레인영역(111c)을 포함한다.
이어서, 게이트절연막(103) 상에 액티브층(111)의 채널영역에 적어도 일부 오버랩하는 게이트전극(113) 및 게이트전극(113)에 연결되는 게이트라인(도 1 및 도 5의 GL)을 형성하고 (S143), 게이트절연막(103) 상의 전면에 게이트전극을 덮는 층간절연막(104)을 형성한다. (S144)
도 15b 및 도 15c에 도시한 바와 같이, 층간절연막(104), 게이트절연막(103) 및 버퍼막(102)을 선택적으로 패터닝하여, 소스홀(SH), 드레인홀(DH), 링크홀(LKH) 및 제 1 벤딩홀(BH1)을 형성한다. (S145)
소스홀(SH)은 층간절연막(104)과 게이트절연막(103)을 관통하여 소스영역(111b)의 적어도 일부를 노출하도록 형성된다.
드레인홀(DH)은 층간절연막(104)과 게이트절연막(103)을 관통하여 드레인영역(111c)의 적어도 일부를 노출하도록 형성된다.
링크홀(LKH)은 게이트라인(GL)과 다른 층에 형성될 링크(LK) 사이를 연결하기 위한 콘택홀로서, 층간절연막(104)과 게이트절연막(103)을 관통하여 게이트라인(GL)의 적어도 일부를 노출하도록 형성된다.
제 1 벤딩홀(BH1)은 벤딩영역(BA)이 구부려질 때, 버퍼막(102), 게이트절연막(103) 및 층간절연막(104)이 기판(101)보다 큰 벤딩 스트레스를 받아서, 크랙을 발생시키는 것을 방지하기 위한 것이다. 이러한 제 1 벤딩홀(BH1)은 버퍼막(102), 게이트절연막(103) 및 층간절연막(104)을 관통하여, 식각방지층(106) 중 벤딩영역(BA)에 대응한 적어도 일부를 노출하도록 형성된다.
도 15d 및 도 15e에 도시한 바와 같이, 층간절연막(104) 상에 소스전극(114a), 드레인전극(114b), 소스전극과 드레인전극 중 어느 하나와 연결되는 데이터라인(도 1의 DL), 게이트라인(GL)과 데이터라인(DL) 중 어느 하나와 연결되고 패드영역(PDA)까지 연장되는 복수의 링크(LK)를 형성한다.
소스전극(114a)은 소스홀(SH)을 통해 액티브층(111)의 소스영역(111b)과 연결되고, 드레인전극(114b)은 드레인홀(DH)을 통해 액티브층(111)의 드레인영역(111c)과 연결된다.
복수의 링크(LK) 중 게이트라인(GL)에 대응하는 일부는 링크홀(LKH)을 통해 게이트라인(GL)과 연결되고, 데이터라인(DL)에 대응하는 다른 일부는 데이터라인(DL)으로부터 이어진다.
또한, 복수의 링크(LK)는 벤딩영역(BA)에서, 제 1 벤딩홀(BH1)을 통해 식각방지층(106)에 직접 접촉하도록 형성된다.
만약, 식각방지층(106)이 도전성 재료인 경우, 복수의 링크(LK)는 복수의 제 1 벤딩홀(BH1)을 통해 복수의 식각방지패턴(도 3의 106a, 106b)에 각각 접촉한다.
도 15f에 도시한 바와 같이, 층간절연막(104) 상의 전면에 소스전극(114a), 드레인전극(114b), 데이터라인(DL), 링크(LK) 및 제 1 벤딩홀(BH1)을 덮는 보호막(105)을 형성한다. (S147)
도 15g에 도시한 바와 같이, 패드영역(PDA)에서, 보호막(105)을 관통하여 각 링크(LK)의 적어도 일부를 노출하는 패드홀(PDH)을 형성하고 (S148), 보호막(105) 상에 복수의 링크(LK)에 연결되는 복수의 패드(PD)를 형성한다. (S149)
도 16a에 도시한 바와 같이, 보호막(105) 상에, 제 1 전극(121), 뱅크(122), 발광층(123) 및 제 2 전극(124)을 포함하는 복수의 발광소자(EL)를 형성함으로써, 표시영역에 대응하는 발광 어레이를 형성한다. (S150)
도 16b에 도시한 바와 같이, 표시영역(AA)에 대응하고, 발광 어레이(EL)를 사이에 두고, 기판(101)에 대향하도록 형성되어, 발광 어레이(EL)를 밀봉하는 밀봉층(130)을 형성한다. (S160)
한편, 별도로 도시하고 있지 않으나, 본원의 제 4 실시예에 따른 플렉서블 표시장치의 제조방법은, 식각방지층(106)을 형성하는 단계(S120)에서, 식각방지층(106)은 벤딩영역(BA) 뿐만 아니라 패드영역(PDA)에 더 대응하도록 형성되는 점을 제외하면, 도 11 및 도 14b와 동일하다. 그리고, 소스홀(SH), 드레인홀(DH), 링크홀(LKH) 및 제 1 벤딩홀(BH1)을 형성하는 단계(S145)에서, 제 1 벤딩홀(BH1)은 벤딩영역(BA) 뿐만 아니라 패드영역(PDA)에 더 대응하도록 형성되는 점을 제외하면, 도 11 및 도 15c와 동일하다. 이에, 중복되는 설명은 생략하기로 한다.
다음, 도 3에 도시한 바와 같이, 벤딩영역(BA)을 구부려서, 복수의 패드(PD)를 기판(101) 배면 상에 위치시킨다. (S170)
한편, 도 12, 도 14a 내지 도 14c, 도 15a 내지 도 15g, 도 16a 및 도 16b에 상세히 도시되어 있지 않으나, 기판(101)을 마련하는 단계(S110)에서 희생기판(미도시)이 이용될 수 있다. 즉, 희생기판(미도시) 상에 연성재료를 적층함으로써, 기판(101)을 마련할 수 있다. 이 경우, 플렉서블 표시장치의 제조방법은 밀봉층(130)을 형성하는 단계(S160) 이후에, 희생기판(미도시)을 제거하는 단계를 더 포함하며, 희생기판을 제거한 후, 기판(101)의 벤딩영역(BA)을 구부린다. (S170)
다음, 도 17을 참조하여, 본원의 제 2 실시예에 따른 플렉서블 표시장치의 제조방법을 설명한다.
도 17은 본원의 제 2 실시예에 따른 플렉서블 표시장치의 제조방법을 나타낸 순서도이다.
도 17에 도시한 바와 같이, 본원의 제 2 실시예에 따른 플렉서블 표시장치는 패드홀을 형성하는 단계(S148')에서 각 제 1 벤딩홀에 대응하는 적어도 하나의 제 2 벤딩홀을 더 형성한다는 점을 제외하면, 이전에 설명한 제 1 실시예와 동일하므로, 이하에서 중복되는 설명은 생략한다.
도 7 및 도 8을 참조하면, 제 2 벤딩홀(BH2)은 제 1 벤딩홀(BH1) 내의 링크(LK) 주변에 대응하여, 보호막(106) 및 식각방지층(106)을 관통함으로써, 기판(101)의 일부를 노출하도록 형성된다.
이러한 제 2 벤딩홀(BH2)을 더 포함함에 따라, 벤딩영역(BA)에서 링크(LK) 주위의 보호막(105) 및 식각방지층(106)이 더 제거될 수 있어, 벤딩 스트레스 요인이 더욱 감소되고, 그로 인해, 플렉서블 표시장치의 신뢰도 및 수율이 더욱 향상될 수 있다.
다음, 도 18, 도 19를 참조하여, 본원의 제 3 실시예에 따른 플렉서블 표시장치의 제조방법 및 그에 따라 제조된 플렉서블 표시장치에 대해 설명한다.
도 18은 본원의 제 3 실시예에 따른 플렉서블 표시장치의 제조방법을 나타낸 순서도이다. 도 19는 도 18의 "프리 벤딩홀을 형성하는 단계를 나타낸 공정도이다.
도 18에 도시한 바와 같이, 본원의 제 3 실시예에 따른 플렉서블 표시장치의 제조방법은 액티브층을 형성하는 단계(S141) 이전에, 프리벤딩홀(pre_BH1)을 형성하는 단계(S1400)를 더 포함한다는 점을 제외하면, 앞서 설명한 제 1 실시예와 동일하므로, 이하에서 중복되는 설명은 생략하기로 한다.
도 19에 도시한 바와 같이, 버퍼층(102)을 형성하는 단계(도 9의 S130) 이후, 액티브층(111)을 형성하는 단계(S141) 이전에, 벤딩영역(BA)에 대응하여 식각방지층(106)의 적어도 일부를 노출하도록 버퍼층(102)을 관통하는 프리 벤딩홀(pre_BH1)을 형성한다. (S1400)
이와 같이, 프리벤딩홀(pre_BH1)을 형성하는 단계(S1400)를 더 포함하면, 소스홀, 드레인홀, 링크홀 및 제 1 벤딩홀을 형성하는 단계(S145)에서, 제 1 벤딩홀(BH1)이 형성되도록 버퍼막(102)가 완전히 패터닝되기까지 과도한 식각이 실시되는 것을 방지할 수 있다. 이로써, 소스홀(SH), 드레인홀(DH) 및 링크홀(LKH)에 의해 노출되는 소스영역(111b), 드레인영역(111c) 및 게이트라인(GL) 각각의 손상을 감소시킬 수 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
100: 플렉서블 표시장치 AA: 표시영역
NA: 비표시영역 NA1: 일측영역
PDA: 패드영역 LKA: 링크영역
BA: 벤딩영역 GL: 게이트라인
DL: 데이터라인 PAD: 패드
LK: 링크 PA: 화소영역
TFT: 박막트랜지스터 EL: 발광소자
101: 연성재료의 기판 102: 버퍼막
103: 게이트절연막 104: 층간절연막
105: 보호막 111: 액티브층
113: 게이트전극 114a, 114b: 소스전극, 드레인전극
SH, DH: 소스홀, 드레인홀 CH: 콘택홀
106: 식각방지층 106a, 106b: 식각방지패턴
LKH: 링크홀 PDH: 패드홀
BH1: 제 1 벤딩홀 BH2: 제 2 벤딩홀
pre_BH1: 프리 벤딩홀

Claims (19)

  1. 표시영역 및 상기 표시영역의 외곽의 비표시영역을 포함하는 기판;
    상기 기판 상의 표시영역에 배치되는 게이트라인과 데이터라인;
    상기 비표시 영역에 배치되며, 상기 표시 영역의 상기 게이트라인 및 상기 데이터라인 중 적어도 하나와 연결되는 링크 배선;
    상기 기판의 표시 영역에 배치되는 버퍼막, 상기 버퍼막과 상기 게이트라인 사이에 배치되는 게이트 절연막 및 상기 게이트 절연막과 상기 데이터라인 사이에 배치되는 층간절연막을 포함하며, 상기 비표시 영역으로 연장되는 다수의 절연막; 및
    상기 기판의 일부가 상기 기판의 배면에 배치되도록 구부러지는 상기 비표시 영역의 벤딩영역에 대응하여 상기 링크 배선 하부에 위치하는 상기 다수의 절연막 중 적어도 하나의 절연막이 제거된 표시장치.
  2. 제 1 항에 있어서,
    상기 링크 배선의 폭 방향으로 상기 제거된 적어도 하나의 절연막의 폭은 상기 링크 배선의 폭보다 큰 표시장치.
  3. 제 1 항에 있어서,
    상기 적어도 하나의 절연막은 상기 층간 절연막인 표시장치.
  4. 제 3 항에 있어서,
    상기 다수의 절연막 중 상기 게이트 절연막 및 상기 버퍼막이 더 제거된 표시장치.
  5. 제 1 항에 있어서,
    상기 벤딩영역을 포함하는 일부 영역에 대응하도록 상기 기판과 상기 다수의 절연막 사이에 위치하고, 상기 제거된 적어도 하나의 절연막에 의해 부분적으로 노출되는 식각방지층을 더 포함하되,
    상기 링크 배선은 상기 벤딩영역에서 상기 노출되는 상기 식각방지층의 일부 영역과 연결되는 표시장치.
  6. 제 5 항에 있어서,
    상기 식각방지층은 도전성 물질을 포함하는 표시장치.
  7. 제 5 항에 있어서,
    상기 다수의 절연막은 상기 층간절연막 상에 위치하고, 상기 데이터라인을 덮는 보호막을 더 포함하는 표시장치.
  8. 제 7 항에 있어서,
    상기 비표시영역의 패드영역 상에 위치하고, 상기 게이트라인과 상기 데이터라인 중 어느 하나에 구동 신호를 공급하기 위한 패드를 더 포함하되,
    상기 버퍼막은 상기 식각방지층을 덮고,
    상기 링크 배선은 상기 층간절연막과 상기 보호막 사이에 위치하며,
    상기 패드는 상기 보호막 상에 위치하는 표시장치.
  9. 제 7 항에 있어서,
    상기 벤딩영역에 대응하도록 위치하고, 제거된 상기 적어도 하나의 절연막의 폭보다 넓은 폭으로 상기 버퍼막을 관통하여 상기 식각방지층을 노출하는 프리벤딩홀을 더 포함하고,
    상기 제거된 적어도 하나의 절연막의 폭은 상기 프리벤딩홀 내에서 상기 게이트절연막과 상기 층간절연막을 관통하여, 상기 식각방지층을 노출하는 표시장치.
  10. 제 1 항에 있어서,
    제거된 상기 적어도 하나의 절연막의 폭의 크기는 상기 벤딩영역의 크기보다 큰 표시장치.
  11. 제 5 항에 있어서,
    상기 식각방지층은 상기 다수의 절연막보다 높은 연성을 가지며, 상기 다수의 절연막보다 낮은 식각비를 갖는 물질을 포함하는 표시장치.
  12. 제 11 항에 있어서,
    상기 식각방지층은 ITO, Mo, Ti 및 a-Si 중 적어도 하나를 포함하는 표시장치.
  13. 표시 영역 및 상기 표시 영역의 외측에 위치하는 비표시 영역의 일부가 구부러지는 벤딩 영역을 포함하는 기판;
    상기 기판 상에 위치하고, 상기 기판의 상기 벤딩 영역의 적어도 일 영역이 제거된 제 1 절연막;
    상기 제 1 절연막 상에 위치하고, 상기 기판의 상기 표시 영역 상에 위치하는 신호 배선들과 연결되는 다수의 링크 배선을 포함하되,
    상기 다수의 링크 배선은 상기 기판과 상기 다수의 링크 배선 사이에 위치하는 상기 제 1 절연막이 제거된 영역과 중첩하며, 상기 벤딩 영역을 가로지르는 표시장치.
  14. 제 13 항에 있어서,
    상기 기판과 각 링크 배선 사이에 위치하는 다수의 식각 방지층을 더 포함하고,
    각 식각 방지층은 상기 제1 절연막이 제거된 영역과 중첩하는 표시장치.
  15. 제 13 항에 있어서,
    각 링크 배선은 상기 제1 절연막이 제거된 영역을 관통해 해당 식각방지층과 접촉하는 표시장치.
  16. 제 14 항에 있어서,
    상기 링크 배선들의 길이 방향으로 각 식각 방지층의 길이는 상기 벤딩 영역의 길이보다 큰 표시장치.
  17. 제 13 항에 있어서,
    상기 기판은 패드들이 위치하는 패드 영역을 더 포함하되,
    상기 벤딩 영역은 상기 표시 영역과 상기 패드 영역 사이에 위치하고,
    각 패드는 상기 링크 배선들 중 하나와 접속하며,
    상기 제1 절연막은 상기 패드 영역 상으로 연장하는 복수의 적층 구조를 가지는 표시장치.
  18. 제 17 항에 있어서,
    상기 제1 절연막과 상기 패드들 사이에 위치하고, 상기 표시 영역 및 상기 벤딩 영역 상으로 연장되는 제2 절연막을 더 포함하되,
    상기 제2 절연막은 상기 제1 절연막이 제거된 영역에 대응하여 제거되는 표시장치.
  19. 제 13 항에 있어서,
    상기 기판은 폴리이미드, 폴리에테르술폰, 폴리아카릴레이트, 폴리에테르이미드, 폴리에틸렌 나프탈레이트 및 폴리에틸렌 테레프탈레이트 중 하나를 포함하는 표시장치.
KR1020200180786A 2020-01-08 2020-12-22 플렉서블 표시장치 및 그의 제조방법 KR102339385B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200180786A KR102339385B1 (ko) 2020-01-08 2020-12-22 플렉서블 표시장치 및 그의 제조방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200002420A KR102196447B1 (ko) 2020-01-08 2020-01-08 플렉서블 표시장치 및 그의 제조방법
KR1020200180786A KR102339385B1 (ko) 2020-01-08 2020-12-22 플렉서블 표시장치 및 그의 제조방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020200002420A Division KR102196447B1 (ko) 2020-01-08 2020-01-08 플렉서블 표시장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20200145806A true KR20200145806A (ko) 2020-12-30
KR102339385B1 KR102339385B1 (ko) 2021-12-15

Family

ID=78865758

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200180786A KR102339385B1 (ko) 2020-01-08 2020-12-22 플렉서블 표시장치 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR102339385B1 (ko)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06194680A (ja) * 1992-12-24 1994-07-15 Casio Comput Co Ltd 液晶フィルム基板
KR20010031776A (ko) * 1998-09-09 2001-04-16 야스카와 히데아키 반도체 장치 및 그 제조방법, 회로기판 및 전자기기
US20010026988A1 (en) * 2000-01-26 2001-10-04 Hitachi, Ltd. Method of manufacturing semiconductor devices utilizing underlayer-dependency of deposition of capacitor electrode film, and semiconductor device
US20020067456A1 (en) * 2000-10-26 2002-06-06 Hironobu Tatsumi Liquid crystal display element
US20040207569A1 (en) * 2003-04-21 2004-10-21 Toppoly Optoelectronics Corp. Dual-display panel module with a shared ASIC chip
JP2005123622A (ja) * 2003-10-14 2005-05-12 Samsung Electronics Co Ltd 可撓性印刷回路基板及びこれを有する液晶表示装置
KR20060018627A (ko) * 2004-08-25 2006-03-02 삼성전자주식회사 가요성 인쇄 회로 기판
EP2073054A2 (en) * 2007-12-18 2009-06-24 Hitachi Displays, Ltd. Display device
JP2012128006A (ja) * 2010-12-13 2012-07-05 Sony Corp 表示装置及び電子機器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06194680A (ja) * 1992-12-24 1994-07-15 Casio Comput Co Ltd 液晶フィルム基板
KR20010031776A (ko) * 1998-09-09 2001-04-16 야스카와 히데아키 반도체 장치 및 그 제조방법, 회로기판 및 전자기기
US20010026988A1 (en) * 2000-01-26 2001-10-04 Hitachi, Ltd. Method of manufacturing semiconductor devices utilizing underlayer-dependency of deposition of capacitor electrode film, and semiconductor device
US20020067456A1 (en) * 2000-10-26 2002-06-06 Hironobu Tatsumi Liquid crystal display element
US20040207569A1 (en) * 2003-04-21 2004-10-21 Toppoly Optoelectronics Corp. Dual-display panel module with a shared ASIC chip
JP2005123622A (ja) * 2003-10-14 2005-05-12 Samsung Electronics Co Ltd 可撓性印刷回路基板及びこれを有する液晶表示装置
KR20060018627A (ko) * 2004-08-25 2006-03-02 삼성전자주식회사 가요성 인쇄 회로 기판
EP2073054A2 (en) * 2007-12-18 2009-06-24 Hitachi Displays, Ltd. Display device
JP2012128006A (ja) * 2010-12-13 2012-07-05 Sony Corp 表示装置及び電子機器

Also Published As

Publication number Publication date
KR102339385B1 (ko) 2021-12-15

Similar Documents

Publication Publication Date Title
KR102066087B1 (ko) 플렉서블 표시장치 및 그의 제조방법
US10636997B2 (en) Display panel and display device
CN106796364B (zh) 包括具有增强部分的配线的柔性显示装置及其制造方法
US10809553B2 (en) Flexible substrate
KR102113616B1 (ko) 유기발광표시장치 및 그의 제조방법
US20150123136A1 (en) Array Substrate For Display Panel And Method For Manufacturing Thereof
US9244317B2 (en) Active matrix substrate and display device
KR102081107B1 (ko) 박막트랜지스터 어레이 기판 및 그의 제조방법
US10644037B2 (en) Via-hole connection structure and method of manufacturing the same, and array substrate and method of manufacturing the same
WO2019012769A1 (ja) 表示装置、および表示装置の製造方法
KR20160018048A (ko) 박막트랜지스터 어레이 기판
KR101695296B1 (ko) 박막트랜지스터 어레이 기판 및 그의 제조방법
US10784319B2 (en) Flexible display panel, flexible display device, and method for producing flexible display panel
KR102295611B1 (ko) 박막트랜지스터 어레이 기판의 제조방법
KR102196447B1 (ko) 플렉서블 표시장치 및 그의 제조방법
KR102191978B1 (ko) 박막트랜지스터 어레이 기판
CN110854137B (zh) 显示面板、阵列基板及其制造方法
KR102081103B1 (ko) 콘택홀 형성방법 및 박막트랜지스터 어레이 기판의 제조방법
KR102339385B1 (ko) 플렉서블 표시장치 및 그의 제조방법
KR102089309B1 (ko) 박막트랜지스터 어레이 기판 및 그의 제조방법
KR20170081070A (ko) 수평 전계형 액정 표시장치 및 그 제조방법
KR20060102172A (ko) 박막 트랜지스터 표시판
KR20150015127A (ko) 박막트랜지스터 어레이 기판 및 그의 제조방법
CN114122024A (zh) 显示面板及显示装置
KR19990040625A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right