KR20010021274A - 표시 유닛 및 이를 이용한 전자기기 및, 표시 유닛의검사방법 - Google Patents

표시 유닛 및 이를 이용한 전자기기 및, 표시 유닛의검사방법 Download PDF

Info

Publication number
KR20010021274A
KR20010021274A KR1020000046543A KR20000046543A KR20010021274A KR 20010021274 A KR20010021274 A KR 20010021274A KR 1020000046543 A KR1020000046543 A KR 1020000046543A KR 20000046543 A KR20000046543 A KR 20000046543A KR 20010021274 A KR20010021274 A KR 20010021274A
Authority
KR
South Korea
Prior art keywords
output
circuit
mpu
display driver
display
Prior art date
Application number
KR1020000046543A
Other languages
English (en)
Other versions
KR100380258B1 (ko
Inventor
아오키시게키
Original Assignee
야스카와 히데아키
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야스카와 히데아키, 세이코 엡슨 가부시키가이샤 filed Critical 야스카와 히데아키
Publication of KR20010021274A publication Critical patent/KR20010021274A/ko
Application granted granted Critical
Publication of KR100380258B1 publication Critical patent/KR100380258B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/006—Identification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/042—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller for monitor identification
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S345/00—Computer graphics processing and selective visual display systems
    • Y10S345/904—Display with fail/safe testing feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Stored Programmes (AREA)
  • Selective Calling Equipment (AREA)

Abstract

본 발명은 커넥터의 접속 불량을 검사하는 검사 공정을 자동화하는 것이 가능한 표시 유닛에 관한 것이다. 이 표시 유닛은 액정 표시부와, 이를 구동 제어하는 표시용 드라이버 IC와, 상기 표시용 드라이버 IC가 탑재되는 제 1 기판과, 표시용 드라이버 IC에 커맨드 등을 송출하는 MPU와, 이 MPU가 탑재되는 제 2 기판과, 제 1, 제 2 기판끼리를 전기적으로 접속하는 커넥터를 갖는다. MPU는 검사 모드시에 테스트 커맨드를 송출하고, 그 후 표시용 드라이버 IC에서 출력되는 검사 결과 신호를 판독하는 수단을 갖는다. 표시용 드라이버 IC는 MPU와의 사이에서 신호가 입출력되는 인터페이스 회로와, MPU에서 인터페이스 회로를 통해 입력된 테스트 커맨드를 디코드하는 커맨드 디코더와, 커맨드 디코더로부터의 신호에 근거하여 검사 결과 신호를 출력하는 검사 회로를 갖는다. 인터페이스 회로 및 커넥터를 통해 입력된 검사 결과 신호를 MPU가 판독함으로써, 커넥터의 접속 불량을 판정가능하게 하였다.

Description

표시 유닛 및 이를 이용한 전자 기기 및, 표시 유닛의 검사 방법{DISPLAY UNIT, ELECTRONIC INSTRUMENT USING THE SAME, AND METHOD OF INSPECTING THE DISPLAY UNIT}
본 발명은 표시용 드라이버 IC(INTEGLATED CIRCUIT)와 이를 제어하는 MPU를 포함하는 표시 유닛 및 이를 사용한 전자기기 및, 표시 유닛의 검사 방법에 관한 것이다.
도 1은 휴대 전화의 표시 유닛의 개략 단면도이다. 도 1에 도시된 바와 같이 휴대 전화의 표시부는 검사 회로를 내장하는 액정 표시 드라이버 IC(10)가 탑재된 액정 모듈(20)과, MPU(300)가 탑재된 인쇄 회로 기판(30)과, 액정 모듈(20)과 인쇄 회로 기판(30)을 전기적으로 접속시키는 커넥터(40)로 구성된다. 상기 커넥터(40)는 예를 들면, 도전부와 절연부를 교대로 형성한 탄성 접속 부재(지브라 고무)로 구성된다. 탄성 접속 부재(40)는 도 1의 이면에서 표면을 향하는 방향으로 긴쪽을 따라 도전부와 절연부가 교대로 적층되어 구성된다. 이 탄성 접속 부재(40)의 긴쪽방향에서 균등하게 압력을 작용시킴으로써, 액정 모듈(20)과 인쇄 회로 기판(30)의 단자끼리가 전기적으로 접속된다.
액정 모듈(20)은 2장의 유리 기판(22, 24)사이에 액정(26)을 밀봉하여 구성되는 액정 표시부(28)를 가지며, 한쪽 기판(24)의 연장부에 액정 표시 드라이버 IC(10)가 탑재된다.
여기서, 탄성 접속 부재(40)에 작용하는 압력이 일정하지 않으면, 액정 모듈(20)과, 인쇄 회로 기판(30)은 접촉 불량이 된다.
종래, 접촉 불량의 검사는 MPU(300)로부터의 신호에 근거하여 액정 표시 드라이버 IC(10)를 구동하여, 액정 표시부(28)에 표시 패턴을 표시하고, 이것을 목시하는 것으로 행하고 있었다.
그런데, 이러한 종류의 표시 유닛의 제조 공정은 상술의 목시하는 검사 공정 이외는 완전 자동화가 진행되고 있지만, 목시하는 검사가 필요하기 때문에 검사 공정만 자동화가 불가능하였다.
더구나, 상술한 목시하는 검사에서는 인위적 미스에 의해 불량을 관과해버리기도 하고, 검사 정밀도 면에서도 개선의 여지가 있었다.
또한, 최근, 인코드 유저의 요구에 부응하기 위해서, 또는 전자기기 메이커의 판매 전략에 따라서, 표시 용량, 화면 사이즈 등의 수단이 변경된 여러 종류의 표시 유닛을 제조할필요가 있다. 이 경우, 다른 수단의 기종마다 부품을 준비함에 있어서는 부품의 품종이 증가하여 값이 비싸질 뿐만인가, 부품 관리도 복잡하게 된다.
그래서, 본 발명의 목적은 커넥터의 접속 불량을 검사하는 검사 공정을 자동화하는 것이 가능한 표시 유닛 및 이를 사용한 전자기기 및 표시 유닛의 검사 방법을 제공하는 것에 있다.
본 발명의 다른 목적은 커넥터의 접속 불량을 검사하는 검사 공정에서, 승압 회로의 출력 이상 또는 발진 회로의 출력 이상을 검사할 수 있고, 또는 표시용 드라이버 IC의 ID를 판독할 수 있는 표시 유닛 및 그것을 사용한 전자기기 및 표시 유닛의 검사 방법을 제공하는 것에 있다.
본 발명의 또다른 목적은 MPU를 여러 종류의 표시용 드라이버 IC에 공용할 수 있으며, 더구나 내장된 표시용 드라이버 IC에 적합한 제어 내용을 MPU가 정확하게 설정할 수 있는 표시 유닛 및 그것을 사용한 전자기기를 제공하는 것에 있다.
본 발명은 표시부와, 상기 표시부를 구동 제어하는 표시용 드라이버 IC와, 상기 표시용 드라이버 IC가 탑재되는 제 1 기판과, 상기 표시용 드라이버 IC에 커맨드, 표시 데이터를 송출하는 MPU와, 상기 MPU가 탑재되는 제 2 기판과, 상기 제 1, 제 2 기판끼리를 전기적으로 접속하는 커넥터를 갖는 표시용 유닛에 있어서, 커넥터의 접속 불량을 검사하는 장치를 내장하고 있다.
본 발명의 하나의 양태에 따른 표시 유닛은,
상기 MPU는 검사 모드시에 테스트 커맨드를 송출하고, 그 후 상기 표시용 드라이버 IC에서 출력되는 검사 결과 신호를 판독하는 수단을 가지며,
상기 표시용 드라이버 IC는 상기 MPU와의 사이에서 신호가 입출력되는 인터페이스 회로와,
상기 MPU에서 상기 인터페이스 회로를 통해 입력된 상기 테스트 커맨드를 디코드하는 커맨드 디코더와,
상기 커맨드 디코더로부터의 신호에 근거하여, 상기 검사 결과 신호를 출력하는 검사 회로를 갖는다.
그리고, 본 발명의 하나의 양태에 따른 표시 유닛 및 그 검사 방법에 있어서는 상기 인터페이스 회로 및 상기 커넥터를 통해 입력된 상기 검사 결과 신호를 상기 MPU가 판독함으로써, 상기 커넥터의 접속 불량을 판정 가능하게 하였다.
즉, 검사 결과 신호가 정상이면, 그 검사 결과 신호의 출력 경로 도중의 커넥터에서의 접속도 정상인 것으로 판정할 수 있다. 이와 같이, 목시하는 검사에 의존하지 않고 커넥터에서의 접속 상태를 검사할 수 있기 때문에, 검사 공정의 자동화를 도모할 수 있다.
본 발명의 하나의 양태에 있어서는 상기 제 1 기판은 유리 기판이고, 상기 표시부를, 상기 유리 기판을 포함하여 구성되는 액정 표시부로 할 수 있다.
제 1 기판을, 액정 표시부의 일부인 유리 기판으로 한 경우, 이 액정 표시부를 구동 제어하는 표시용 드라이버 IC 이외의 각종 회로(MPU를 포함한다)는 커넥터를 통해 표시용 드라이버 IC와 접속되는 제 2 기판에 형성할 수 있다.
본 발명의 하나의 양태에 있어서는,
상기 표시용 드라이버 IC는
상기 MPU에서 상기 인터페이스 회로를 통해 입력된 표시 데이터가 기입되는 기억부와,
상기 기억부에 기입된 표시 데이터에 근거하여 표시 구동하는 표시 구동부와,
상기 표시 구동부에 공급되는 전압을 승압하여 생성하는 승압 회로를 가질 수 있다.
이 때, 상기 승압 회로에는 상기 커넥터를 통해 적어도 하나의 승압 콘덴서가 접속된다.
한편, 상기 검사 회로는,
상기 승압 회로의 출력과 기준치를 비교하는 비교기와,
상기 비교기에서의 비교 결과에 근거하여, 상기 승압 회로의 출력이 상기 기준치를 하회하였을 때의 페일 상태를 래치하는 래치 회로를 갖는다.
이러한 구성의 표시 유닛에서는 MPU는 검사 모드시에, 승압 클록에 의해 구동되는 승압 회로의 출력 전압을 모니터하기 위한 테스트 커맨드를 송출하고, 그 후 승압 클록의 1주기 이상의 시간 경과를 기다려 검사 결과 신호를 판독한다.
이렇게 하면, 적어도 하나의 승압 컨덴서가 커넥터에서의 접속 불량에 의해 승압 회로에 정상적으로 접속되어 있지 않은 이상시에는 래치 회로에서 페일 상태가 래치된다. 이상시에는 상기 페일 상태가 승압 클록의 1주기 사이에 반드시 생기기 때문에, MPU가 승압 클록의 1주기 이상의 시간 경과를 기다려 검사 결과 신호를 판독함으로써, 커넥터의 접속 이상이 판명된다.
본 발명의 하나의 양태에 있어서, 상기 표시용 드라이버 IC는 ID 설정부를 내장할 수 있다.
이 경우, 상기 MPU는 상기 검사 모드시에, 상기 ID 설정부의 출력을 모니터하기 위한 테스트 커맨드를 송출한다. 상기 검사 회로는 상기 테스트 커맨드를 상기 커맨드 디코더가 디코드한 후에, 상기 ID 설정부의 출력에 근거하여 상기 검사 결과 신호를 출력한다. ID 정보인 검사 결과 신호를 MPU가 판독하는 것이라도, 커넥터의 접속 상태가 정상인지 이상인지의 여부를 판정할 수 있다.
보다 바람직하게는, 상기 검사 회로는 상위 비트와 하위 비트로 이루어지는 검사 결과 신호를 출력하고, 또한, 상기 테스트 커맨드를 상기 커맨드 디코더가 디코드함으로써 생성되는 신호에 근거하여, 상기 상위 비트와 상기 하위 비트가 정전-반전의 관계로 된다.
이 경우, MPU는 검사 결과 신호의 상위 비트와 하위 비트가 정전-반전의 관계인지의 여부를 판정하는 것으로, 커넥터에서의 접속 상태를 판정할 수 있다.
본 발명의 하나의 양태에 있어서는,
상기 표시용 드라이버 IC는 상기 커넥터를 통해 공급되는 논리 전원 전압에 근거하여 발진하는 발진 회로를 가지며,
상기 인터페이스 회로는 데이터 입출력 단자와 직렬 클록 단자를 가지며, 상기 MPU에서 상기 직렬 클록 단자를 통해 공급되는 직렬 클록을 소정수 카운트할때 마다, 상기 데이터 입출력 단자를 입력 가능 상태와 출력 가능 상태와의 사이에서 전환하는 자동 리턴 회로를 갖는 구성으로 할 수 있다.
이 경우, 상기 MPU는 상기 검사 모드시에, 상기 발진 회로의 출력을 모니터하기 위한 테스트 커맨드와 상기 소정수의 직렬 클록을 송출하고, 상기 발진 회로에서의 출력을 상기 검사 회로 및 상기 데이터 입출력 단자를 통해 입력할 시에는 상기 직렬 클록 송출을 정지하고, 상기 발진 회로의 출력 판독 후에, 상기 소정수의 직렬 클록을 송출한다. 한편, 상기 표시용 드라이버 IC는 상기 발진 회로의 출력의 송출후에 입력된 상기 직렬 클록을 카운트하는 상기 자동 리턴 회로의 동작에 의거하여, 상기 데이터 입출력 단자를 입력 가능 상태로 설정한다.
통상적으로, 발진 회로의 출력 주파수는 직렬 클록의 주파수보다도 충분히 낮기 때문에, MPU가 직렬 클록에 따라서 발진 회로의 출력을 모니터하면, 발진 회로의 출력이 전혀 변화하지 않는 경우가 있을 수 있다. 이 때문에, 발진 회로의 출력 모니터시에는 직렬 클록을 정지시키고 있다. 또한, 발진 회로의 출력을 판독한 후에, 데이터 입출력 단자가 입력 가능한 상태로 전환되기 때문에, MPU는 소정수의 직렬 클록을 송출한다.
본 발명의 다른 양태에 따른 표시 유닛은,
표시부와,
상기 표시부를 구동 제어하는 표시용 드라이버 IC와,
상기 표시용 드라이버 IC에 커맨드, 표시 데이터를 송출하는 MPU를 가지며,
상기 표시용 드라이버 IC는
ID 설정부와,
상기 MPU에서의 상기 커맨드를 디코드하는 커맨드 디코더를 가지며,
상기 MPU는 상기 표시용 드라이버 IC를 포함하는 여러 종류의 표시용 드라이버 IC를 위한 여러 종류의 제어 내용을 기억하는 기억부를 갖고,
상기 MPU는 상기 ID 설정부에서의 ID의 판독시에 ID 모니터 커맨드를 상기 표시용 드라이버 IC에 송출하고,
상기 표시용 드라이버 IC는 상기 ID 모니터 커맨드를 상기 커맨드 디코더가 디코드함으로써 생성되는 신호에 근거하여, 상기 ID 설정부에서의 ID 정보를 상기 MPU에 송출하고,
상기 MPU는 상기 ID 정보를 판독함으로써, 상기 기억부내의 대응하는 제어 내용에 근거하여, 상기 표시용 드라이버 IC를 구동 제어하는 것을 특징으로 한다.
이렇게 하면, MPU를 여러 종류의 표시용 드라이버 IC에 공용할 수 있으며, 게다가, MPU에 접속된 표시용 드라이버 IC의 제어 내용을, 그 표시용 드라이버 IC에서 판독되는 ID에 따라서 선택할 수 있다.
본 발명의 또다른 양태에 따른 전자기기는 상술의 표시 유닛을 구비하는 것으로, 표시 불량이 저감된다.
도 1은 본 발명의 일실시예에 따른 액정 표시 드라이버 IC를 탑재한 액정 모듈의 개략 단면도.
도 2는 도 1에 도시된 액정 표시 드라이버 IC의 블록도.
도 3은 도 2에 도시된 검사 회로와, 그 검사 회로의 동작에 관계하는 구성을 도시한 블록도.
도 4는 도 3에 도시된 멀티플렉서의 논리 회로도.
도 5는 액정 표시 드라이버 IC의 발진 회로 출력을 모니터하는 공정의 플로우챠트.
도 6은 액정 표시 드라이버 IC의 발진 회로 출력을 모니터하는 공정의 타이밍챠트.
도 7은 액정 표시 드라이버 IC의 ID 설정부에서의 ID를 모니터하는 공정의 플로우챠트.
도 8은 액정 표시 드라이버 IC의 ID 설정부에서의 ID를 모니터하는 공정의 타이밍챠트.
도 9는 도 3에 도시된 승압 회로와 외부 부착의 승압 컨덴서를 도시한 회로도.
도 10은 도 9에 도시된 승압 트랜지스터군에 공급되는 승압 클록의 파형도.
도 11은 도 9에 도시된 승압 회로의 정상시의 출력 전압(VOUT)의 파형도.
도 12는 도 9에 도시된 승압 회로의 이상시의 출력 전압(VOUT)의 파형도.
도 13은 전압 모니터 공정의 플로우챠트.
도 14는 도 1에 도시된 액정 모듈이 탑재되는 전자기기의 일례인 휴대 전화의 개략 사시도.
※도면의 주요부분에 대한 부호의 설명※
50 : 전원회로 60 : 표시데이터 RAM
70 : SEG 드라이버 80 : COM 드라이버
90 : 발진회로 92 : 표시 타이밍 발생회로
109 : 시프트 레지스터 110 : 커맨트 디코더
이하, 본 발명을 휴대 전화용 액정 장치에 적용한 실시예에 대해서 도면을 참조하여 설명한다.
(액정 장치의 전체 개요)
본 실시예에 따른 액정 장치도, 도 1에 도시된 휴대 전화의 표시 유닛을 갖고 있다. 도 1에 도시된 제 1 기판은 액정 표시부(28)의 하나의 구성 요소인 유리 기판(24)이고, 유리 기판(24)에 액정 표시 드라이버 IC(10)가 탑재된다. 제 2 기판은 MPU(300)가 탑재된 인쇄 회로 기판(30)이고, 제 1 기판(24)과 커넥터(예를 들면 지브라 고무 등의 탄성 접속 부재)(40)에 의해 접속되어 있다. 또한, 도 1에 도시된 액정 모듈(20)은 투과형 액정 장치이면 백라이트 또는 사이드 라이트가 탑재되지만, 반사형이면 광원은 불필요하다.
상기 액정 모듈(20)은 도 14에 도시된 바와 같이 휴대 전화기(500)에 액정 표시부(28)가 노출하도록 배치된다. 휴대 전화기(500)는 액정 표시부(28) 외에, 수화부(510), 송화부(520), 조작부(530) 및 안테나(540) 등을 갖는다. 그리고, MPU(300)는 안테나(540)에서 수신된 정보, 또는 조작부(530)에서 조작 입력된 정보에 근거하여, 액정 모듈(20)에 커맨드 데이터 또는 표시 데이터를 송출한다.
(액정 표시 드라이버 IC)
도 2는 액정 표시 드라이버 IC를 도시한 블록도이다. 도 2에 있어서, 이 액정 표시 드라이버 IC(10)에는 전원 회로(50), 표시 메모리 예를 들면 표시 데이터 RAM(60), 표시 드라이버로서의 시그먼트 SEG 드라이버(70) 및 코먼(COM) 드라이버(80), 발진 회로(90), 표시 타이밍 발생 회로(92) 등의 액정 구동에 필요한 구성이 형성되어 있다. 표시 데이터 RAM(60)은 132개의 시그먼트 전극 SEG0 내지 SEG131과 65개의 커먼 전극 COM0 내지 COM64와의 교점에 형성되는 화소수와 같은 수(132×65개)의 메모리 소자를 구비하고 있다.
또한, 상기 액정 표시 드라이버 IC(10)에는 검사 회로(200)와 ID 설정부(400)가 형성되어 있다. ID 설정부(400)는 이 액정 표시 드라이버 IC(10) 고유의 ID를 설정하는 것이다. 검사 회로(200)는 본 실시예에서는 전원 회로(50), 발진 회로(90)또는 ID 설정부(400)에서의 신호에 근거하는 검사 데이터(검사 결과 신호)를 직렬로 출력하는 것이다. 상기 검사 데이터는 후술하는 MPU 인터페이스 회로(100), 제 1 입출력 단자(101)를 통해 MPU(300)에 입력된다.
액정 표시 드라이브 IC(10)에는 MPU 인터페이스(100), 커맨드 디코더(110), 내부 버스(120)가 형성되어 있다. 본 실시예에서는 상기 MPU 인터페이스(100)에는 MPU(300)로부터의 각종 신호를 입력하기 위한 제 1 입출력 단자(101)와, 제 2 내지 제 4 입력 단자(102 내지 104)가 형성되어 있다. 제 1 입출력 단자(101)에는 직렬 데이터 신호(SDA)가 입력되고, 제 2 입력 단자(102)에는 직렬 클록 신호(SCL)가 입력되고, 제 3 입력 단자(103)에는 칩 셀렉트 신호(XCS)가 입력되며, 제 4 입력 단자(104)에는 리셋 신호(XRES)가 입력된다.
여기서, 직렬 데이터 신호(SDA)로서는 MPU(300)로부터 입력되는 데이터로서, 커맨드 데이터 및 표시 데이터가 있고, 표시용 드라이버 IC(10)에서의 출력 데이터로서 상술의 검사 데이터가 있다. 이들의 직렬 데이터 신호(SDA)는 MPU(300)가 동시에 처리하는 비트수로 구성되고, 본 실시예에서는 1 바이트(8비트)이다. 커맨드 데이터 및 표시 데이터의 비트수는 1 워드(16 비트) 또는 1 롱워드(32 비트)로 하여도 된다.
MPU 인터페이스(100)는 칩 셀렉트 신호(XCS)가 액티브(예를 들면 LOW 액티브)일때에, 직렬 클록 신호(SCL)에 따라서 입력된 직렬 데이터 신호(SDA)를 전송하고, 직렬-병렬 변환하여 입출력한다.
MPU 인터페이스(100)는 직렬 데이터 신호(SDA)가 커맨드 데이터이면, 그 커맨드 데이터를 커맨드 디코더(110)에 병렬로 송출하고, 직렬 데이터 신호(SDA)가 표시 데이터이면, 그 표시 데이터를 내부 버스 라인(120)에 병렬로 송출한다.
또한, MPU 인터페이스 회로(100)는 검사 회로(200)로부터의 검사 데이터를, 제 1 입출력 단자(101)를 통해 출력하는 기능을 갖는다.
디코드된 커맨드 데이터는 전원 회로(50), 표시 타이밍 발생 회로(92)의 동작 커맨드로서 사용되는 것 외에, 표시 데이터 RAM(60)에 접속된 페이지·어드레스 회로(61), 컬럼 어드레스 회로(62), 라인 어드레스 회로(63)의 각 어드레스 지정에 사용된 다. 또한, 디코드된 커맨드 데이터가 검사 회로(200)에서의 검사 데이터를 요구하는 것인 경우에는 제 1 입출력 단자(101)가 출력 가능 상태로 되고, 검사 회로(200)로부터의 검사 데이터가 출력된다.
한편, 병렬 표시 데이터는 내부 버스(120), 표시 데이터 RAM(60)의 I/O 버퍼(64)를 통해, 커맨드에 의해 지정된 페이지 및 컬럼의 각 어드레스에 따라서 표시 데이터 RAM(60)내의 메모리 소자에 기입된다.
표시 데이터 RAM(60)는 액정 모듈(20)의 액정 표시부(28)의 필드 메모리 또는 프레임 메모리로서 기능한다. 표시 데이터 RAM(60)에 기입된 표시 데이터는 표시 타이밍 발생 회로(92)로부터의 타이밍 신호에 따라서 어드레스 지정되어 판독되고, 표시 데이터·래치 회로(65)에서 래치된다. 표시 데이터·래치 회로(65)에서 래치된 표시 데이터는 시그먼트(SEG) 드라이버(70)에서, 액정 구동에 필요한 예를 들면 5레벨의 전위(V1 내지 V5)로 변환되고, 액정 표시부(28)의 시그먼트 전극 SEG0 내지 SEG131에 공급된다.
이 시그먼트 전극(SEGO 내지 SEG131)에 대한 전위 공급을, 표시 타이밍 발제회로(92)로부터의 타이밍 신호에 근거하여, 커먼(COM) 드라이버(80)를 통해 커먼 전극(COM0 내지 COM64)의 선택을 바꾸면서 실시함으로써, 액정 표시부(28)가 표시 구동된다.
(내장 검사 회로의 설명)
도 3은 도 2중의 검사 회로(200)와, 그 검사 회로(200)의 조작에 관계하는 구성을 도시하고 있다. 검사 회로(200)는 도 2에 도시된 전원 회로(50) 내에 형성된 승압 회로(52)로부터의 출력과, 발진 회로(90)에서의 출력과, ID 설정부(400)에서의 출력을, 커맨드 디코더(110)에서의 신호에 근거하여 직렬로 출력하는 기능을 갖는다. 따라서, 검사 회로(200)는 도 3에 도시된 바와 같이, 전압 모니터 회로(210)와, 비교기(212)와, 멀티플렉서(214)를 갖는다.
전압 모니터 회로(210)는 승압 회로(52)로부터의 출력을 저항 분할에 의해 분압하고, 비교기(21)에 대한 기준 전압 Vref에 적합한 모니터 전압을 생성하는 것이다. 비교기(212)는 기준 전압 Vref와 모니터 전압을 비교하여, 그 비교 결과를 출력한다. 멀티플렉서(214)는 발진 회로(90), 비교기(214) 및 ID 설정부(400)로부터의 출력을, 커맨드 디코더(110)로부터의 신호에 근거하여 전환하면서, 직렬로 출력하는 것이다.
MPU 인터페이스(100)에는 제 1 입출력 단자(101)를 입력 가능 상태이거나 출력 가능 상태나로 바꾸기 위해서, 자동 리턴 회로(111), 제 1, 제 2 트랜스미션 게이트(112, 114) 및 인버터(116)가 형성되어 있다. 자동 리턴 회로(111)는 제 2 입력 단자(102)로부터의 직렬 클록 신호(SCL)를 8 발 카운트할때 마다 그 출력이 반전한다. 제 1 트랜스미션 게이트(112)는 자동 리턴 회로(111)의 H 출력에서 온되고, 제 2 트랜스미션 게이트(114)는 자동 리턴 회로(111)의 L 출력을 인버터(116)에서 반전한 H 신호에서 온된다. 그리고, 제 1 트랜스미션 게이트(112)가 온함으로써, 멀티플렉서(214)로부터의 검사 데이터의 출력이 가능해진다. 또한, 제 2 트랜스미션 게이트(114)가 온함으로써, 제 1 입출력 단자(101)로부터의 커맨드 데이터 등이 액정 표시 드라이버 IC(10)내에 입력 가능한 상태가 된다. 또한, 제 2 트랜스미션 게이트(114)에는 시프트 레지스터(109)가 접속되고, 직렬로 입력된 커맨드 데이터를 1 비트씩 시프트하여, 8 비트의 병렬 데이터로서 커맨드 디코더(110)에 입력시키고 있다.
또한, 도 3에 있어서, 파워 IC(310)에서의 논리 전압 VDD(예를 들면 2.7V), VIO(예를 들면 1.8V) 및 GND(OV)는 탄성 접속 부재(40)를 통해, 액정 표시 드라이브 IC(10)의 논리 전압 입력부에 입력되어 있다. 또한, 승압용 외부 부착 컨덴서 (C1 내지 C4)는 커넥터(40)를 통해 승압 회로(52)에 접속되어 있다.
(멀티플렉서의 구성)
도 4는 도 3에 도시된 멀티플렉서(214)의 논리 회로도이다. 상기 멀티플렉서(214)에는 도 3에 도시된 발진 회로(90)로부터의 발진 출력(XCICL), 비교기(212)로부터의 출력 COMP, ID 설정부(400)로부터의 출력이, 도 3에 도시된 커맨드 디코더(110)에서의 출력 TSINV, TEST1S, TEST(11 내지 14, 16)에 근거하여 선택되어, 멀티플렉서(214)의 출력 TSTOUT가 얻어진다. 따라서, 멀티플렉서(214)는 인버터(INV1 내지 INV5), 넌드게이트(AND1 내지 NAND13), NOR 게이트(NOR1 내지 NOR8) 및 D형 플립플롭(DFF)를 갖는다. 인버터(INV2), D형 플립플롭(DFF) 및 노어게이트(NOR1)는 비교기(212)의 출력이 LOW로 되었을 때에, 그 페일 상태를 래치하는 회로(216)로서 기능한다. 또한, 멀티플렉서(214)의 다른 출력 XTESTO로서, 검사 회로(200)에서의 검사시에는 LOW가, 그 이외일때에는 HIGH가 출력된다.
여기서, 도 4에 도시된 신호 TEST1S는 발진 회로(90)의 출력을 모니터할 때에만 HIGH로 되고, 신호 TEST16는 비교기(212)의 출력에 근거하여 전압을 모니터할 때에만 HIGH로 된다. 신호 TEST11 내지 TEST14는 ID 설정부(400)에서의 ID를 모니터할 때에, 하나씩 순차 HIGH로 된다.
또한, 도 4에 도시된 신호 TSINV는 도 4에 도시된 노드(a)에서의 출력 신호를, 도 4에 도시된 정전 출력 경로(OUT1), 반전 출력 경로(OUT2) 중 어느 한쪽으로부터 출력하도록 바꾸기 위해서 사용된다. 노드(a)의 출력 신호가 정전 출력 경로(OUT1)를 경유하면 그 논리가 그대로 출력되고, 반전 출력 경로(OUT2)를 경유하면 그 논리가 반전되어 출력된다.
(발진 회로 출력의 모니터 공정)
우선, 액정 표시 드라이브 IC의 발진 회로(90)가 정상인지 여부의 검사 방법에 대해서, 도 5의 플로우챠트 및 도 6의 타이밍챠트를 참조하여 설명한다. 도 5에 도시된 바와 같이 MPU(300)는 액정 표시 드라이버 IC(10)의 파워 세이브 모드를 해제한다(도 5의 단계 1). 이 단계는 발진 회로(90)를 파워 세이브 모드가 아닌 통상적인 모드로 구동하기 위해 행하여진다.
다음에, 발진 회로(90)의 출력을 MPU(300)에서 모니터하기 위한 테스트 커맨드를, MPU(300)가 출력한다(도 5의 단계 2). 8 비트의 테스트 커맨드는 도 6에 도시된 바와 같이 8비트의 직렬 클록 SCL에 동기하여 출력되고, 제 1 입출력 단자(101)를 통해 액정 표시 드라이버 IC(10)에 직렬 입력된다.
상기 테스트 커맨드는 도 3에 도시된 제 2 트랜스미션 게이트(114)를 통해 시프트 레지스터(109)에 직렬 입력된다. 시프트 레지스터(109)에서는 제 2 입력 단자(102)를 통해 입력되는 직렬 클록 신호(SCL)에 따라서 직렬 데이터를 시프트하고, 8비트의 테스트 커맨드(DO 내지 D8)를 병렬로 출력한다. 상기 테스트 커맨드는 커맨드 디코더(110)에서 디코드되고, 멀티플렉서(214)는 발진 회로(90)로부터의 출력을 선택하여 출력하도록 제어된다.
즉, 발진 회로 출력의 모니터 공정에서는 커맨드 디코더(110)로부터의 출력인 도 4에 도시된 신호 TSINV, TEST1S, TEST(11 내지 14, 16) 중, 신호 TEST1S만이 HIGH로 되고, 그 외는 LOW로 된다.
이때, 발진 회로(90)의 출력 XICL의 논리는 인버터 INV1, 넌드게이트(NAND1), NOR 게이트(NOR7), NOR 게이트(NOR15) 및 넌드게이트(NAND11)에서 반전되고, 도 4의 노드(a)에서 발진 회로(90)의 출력 XICL의 반전 출력이 얻어진다.
여기서, NOR 게이트(NOR7)에 입력되는 신호 TSINV는 LOW, 신호 TEST1S는 HIGH 이기 때문에, NOR 게이트(NOR7)의 출력은 LOW 고정이 된다. 이 경우, 노드(a) 이후의 출력 경로로서 도 4의 반전 출력 경로(OUT2)가 선택된다.
따라서, 노드(a)에서의 발진 회로(90)의 출력 XICL의 반전 출력은 NOR 게이트(NOR8), 인버터(INV5) 및 넌드게이트(NAND13)에서 반전되기 때문에, 멀티플렉서(214)의 출력 TSTOUT에서, 발진 회로(90)의 출력 XICL이 선택적으로 얻어진다.
또한, 8 비트의 테스트 커맨드가 입력되면, 도 3의 자동 리턴 회로(111)가 직렬 클록 신호(SCL)를 8 발 카운트하기 때문에, 제 2 트랜스미션 게이트(114)를 오프로 하고, 제 1 트랜스미션 게이트(112)를 온시킨다. 이 결과, 멀티플렉서(214)의 출력으로서 선택된 발진 회로(90)의 출력이 제 1 입출력 단자(101)를 통해 외부의 MPU(300)에 출력된다.
여기에서, 발진 회로(90)는 파워 세이브 모드가 해제됨으로써, 통상적인 모드로 발진하고 있다. 이 때, MPU(300)는 발진 출력의 리드 상태로 설정되고(도 5의 단계 3), 발진 회로(90)의 발진 주파수를 측정하게 된다. 이 경우, 도 6에 도시된 바와 같이 MPU(300)는 직렬 클록 신호(SCL)의 발생을 정지시키는 것이 바람직하다. 발진 출력은 예를 들면 수 10KHz와 저주파수인 것에 반해, 직렬 클록 신호(SCL)는 예를 들면 4MHz와 고주파수이다. 따라서, 고주파수의 직렬 클록 신호(SCL)의 타이밍에 따라서 저주파의 발진 출력을 계측하여도, 발진 출력이 전혀 변화하지 않은 상태를 몇번이나 측정하게 되기 때문이다. 그래서, 직렬 클록 신호(SCL)를 정지시키고, 발진 출력에 적합한 일정한 타이밍으로 발진 출력의 레벨 변화점을 판독하거나 또는 이벤트 카운터를 사용하는 등, 발진 주파수를 계측한다.
이 계측이 종료하면, 도 6에 도시된 바와 같이 MPU(300)는 8 발의 직렬 클록(SCL)을 출력한다. 상기 클록이 액정 표시 드라이버(10)의 자동 리턴 회로(111)에서 카운트됨으로써, 제 1 트랜스미션 게이트(112)가 오프, 제 2 트랜스미션 게이트(114)가 온되어, 그 후 이 검사 항목이 리셋된다(도 5의 단계 4).
상기 발진 회로(90)의 발진 출력을 모니터하는 의의는 발진 회로(90)가 논리 전압 입력부(54)로부터의 논리 전압 공급을 받아 동작하기 때문에, 그 발진 출력이 정상이면, 논리 전압 입력부(54)에는 정상인 논리 전압이 공급되어 있음을 알 수 있는 것이다. 바꾸어 말하면, 파워 IC(310)와 논리 전압 입력부(54)와의 사이의 탄성 접속 부재(40)의 컨택트는 정상임을 알 수 있다.
또한, MPU(300)로부터의 커맨드 데이터와, 액정 표시 드라이버 IC(10)로부터의 발진 출력의 데이터를 정상적으로 입출력할 수 있기 때문에, 제 1 입출력 단자(101) 및 제 2 입력 단자(102)(직렬 인터페이스 )도 정상적으로 컨택트되어 있음도 알 수 있다.
(ID의 모니터 공정)
다음에, 액정 표시 드라이버 IC(10)의 ID 설정부(400)로부터의 ID를 모니터하는 공정에 대해서, 도 7의 플로우챠트 및 도 8의 타이밍챠트를 참조하여 설명한다. 상기 ID 모니터 공정은 상술한 발진 출력 모니터 공정의 검사 결과가 정상인 경우에, 그것에 잇따라 실시하는 것이 바람직하지만, 다른 타이밍으로 실시하여도 된다.
여기서, 도 4에 도시된 ID 설정부(400)에서는 이 액정 표시 드라이버 IC(10)의 고유의 ID 정보를 세트하기 위해서, 넌드게이트(NAND6)의 한쪽의 입력 단자를 전위 VDD에 접속하고, 다른 넌드게이트(NAND3 내지 5)의 한쪽의 입력 단자를 전위 VSS에 접속하도록 배선하고 있다. 이 배선을 다시짜는 것으로, 24=16대로의 ID를 세트 가능하게 하고 있다.
액정 표시 드라이버 IC(10)의 ID를 판독하기 위해서는 도 7의 단계 1에 도시된 바와 같이 MPU(300)로부터 테스트 커맨드가 액정 표시 드라이버 IC(10)에 입력된다. 이 테스트 커맨드에 의해, 상술의 넌드게이트(NAND3 내지 6)의 다른쪽 입력 단자에의 신호(TEST11 내지 TEST14)를, TEST14로부터 TEST11을 향하는 순으로 선택적으로 순차 HIGHI로 한다. 이 때, 각 넌드게이트(NAND3 내지 6)의 출력을 판독하는 도중에, 신호 TSINV를 전반은 LOW, 후반은 HIGH로 한다. 도 4에 도시된 다른 신호 (TEST1S, TEST16)는 LOW로 된다. 이 설정에 의해, 하기의 표 1에 나타낸 각 8 비트의 ID1 내지 ID4가 순차 판독되고, 합계 32 비트의 ID가 MPU(300)에서 모니터된다.
여기서, 상기 ID의 판독을 위한 테스트 커맨드는 상기와 같이 하여, 입출력 단자(101), 제 2 트랜스미션 게이트(114), 시프트 레지스터(109)를 통해 커맨드 디코더(110)에서 디코드되고, 멀티플렉서(214)는 ID 설정부(400)에서의 출력을 선택하여 출력하도록 제어된다.
상기 테스트 커맨드에 의해, 우선 TEST11이 HIGH로 되고, TEST12 내지 14는 LOW 로 된다. 또한, 신호 TSINV는 당초 LOW로 된다. 그러면, 도 4에 도시된 넌드게이트(NAND6)의 한쪽의 입력 전위 VDD(HIGH)가 넌드게이트(NAND9), 인버터(INV4), 넌드게이트(NAND11)에서 각각 반전되고, 노드(a)에 HIGH를 얻을 수 있다. 이 때, 넌드게이트(7)의 출력이 HIGH 고정이기 때문에 정전 출력 경로(OUT1)가 선택되고, 노드(a)의 논리 HIGH가 그대로 멀티플렉서(214)의 출력 TSTOUT으로서 얻어진다.
상기 멀티플렉서(214)의 출력은 MPU 인터페이스(100)에서 직렬 클록(CLK)에 의해 출력되고, 상술의 표 1 및 도 8에 도시된 바와 같이, 상위 4 비트의 스테이터스 (D7 내지 D4)가 각각 "1"로서 출력된다.
이후, 도 8에 도시된 바와 같이 신호 TSINV가 LOW에서 HIGH로 바뀌어진다. 그러면, 넌드게이트(7)의 출력이 LOW 고정이 되기 때문에 반전 출력 경로(OUT2)가 선택되고, 노드(a)의 논리 HIGH가 반전되어, 멀티플렉서(214)의 출력 TSTOUT으로서 LOW가 얻어진다.
상기 멀티플렉서(214)의 출력도 MPU 인터페이스(100)에서 직렬 클록(CLK)에 의해 출력되고, 상술의 표 1 및 도 8에 도시된 바와 같이 하위 4 비트의 스테이터스(D3 내지 D0)가 각각 "0"으로서 출력된다.
동일하게, 신호 TEST12, 13, 14를 순차 HIGH로 함으로써, 표 1에 예시된 ID2 내지 ID4로서, 정전의 상위 4 비트와 반전의 하위 4 비트가 얻어진다.
이렇게 해서, MPU(300)에는 표 1에 예시된 모든 32 비트의 ID1 내지 ID4가 입력되고, MPU(300)는 상기 ID를 판독하게 된다(도 7의 단계 2). MPU(300)에 입력된 각 ID1 내지 ID4의 8 비트가 상위 4 비트의 논리에 대하여 하위 4 비트가 반전되어 있으면, 논리 전원의 접속과, 직렬 인터페이스의 접속이 정상인 것으로 판정할 수 있다. 혹시 이들의 접속에 이상이 있으면, 각 ID1 내지 ID4의 8비트 데이터가 4 비트씩으로 정전과 반전의 논리로 되지 않기 때문이다.
일반적으로, 직렬 데이터가 정상적으로 전송되어 있는지의 여부를 판정하기위해서, 패리티 체크가 행해진다. 이 패리티 체크에서는 "1"의 데이터의 수가 몇개 있는가를 가산기를 사용하여 체크하게 된다. 그러나, 가산기는 회로 규모가 크고, IC 내에 차지하는 면적이 증대하게 된다. 본 실시예에서는 그와 같은 대규모회로를 요하지 않고, 직렬 인터페이스가 정상인지의 여부를 판정할 수 있다. 이 판정이 종료하면, MPU(300)는 리셋 커맨드를 송출하고, ID 모니터 공정이 종료한다(도 7의 단계 3).
(전압 모니터 공정)
다음에, 액정 표시 드라이버 IC(10)내의 승압 회로(52)의 출력 전압(VOUT)이 정상인지의 여부를 검사하는 전압 모니터 공정에 대해서 설명한다.
상기 전압 모니터 공정은 상술한 ID 모니터 공정의 검사 결과가 정상인 경우에, 연속하여 실시하는 것이 바람직하지만, 다른 타이밍으로 실시하여도 된다.
우선, 승압 회로(52)의 구성 및 동작에 대해서, 도 9 및 도 10을 참조하여 설명한다. 도 9는 승압 회로(52) 및 외부 부착의 승압 컨덴서(Cl 내지 C4)를 도시하고, 도 10은 도 9에 도시된 승압 트랜지스터군을 구동하는 승압 클록의 신호 파형을 도시하고 있다.
도 9에 도시된 바와 같이 승압 트랜지스터군(52A)에는 탄성 접속 부재(40)를 통해 승압 컨덴서(C1 내지 C4)가 접속되어 있다. 이 승압 트랜지스터군(52A)의 각 게이트에는 승압 클록 신호(CLH1, CLH2, CL1P, CL2P, CL1N, CL2N)가, 도 10에 도시된 타이밍으로 공급된다. 또한, 상기 승압 클록 신호는 발진 회로(90)의 출력을 분주함으로써 생성된다. 따라서, 상기 전압 모니터 공정은 발진 회로(90)로부터 발진 출력이 정상인 것으로 판정된 후에 행하여지는 것이 바람직하다.
상술의 승압 클록 신호에 의해, 승압 컨덴서(C1)에는 VDD2(예를 들면 2.7V)과 2×VDD2가 교대로 챠지되고, 승압 컨덴서(C2)에는 2×VDD2와 4×VDD2가 교대로 챠지되며, 승압 컨덴서(C3)에는 3×VDD2와 4×VDD2가 교대로 챠지된다. 그 결과, 승압용 컨덴서(C4)에 4×VDD2(예를 들면 2.7V×4=10.8V)가 챠지되고, 이것이 승압 회로(52)의 출력 전압(VOUT)이 된다.
이상의 동작은 탄성 접속 부재(40)를 통해, 승압 트랜지스터군(52A)과 승압컨덴서(C1 내지 C4)가 접촉 불량 없이 접속되어 있는 것이 전제가 된다. 따라서, 접속 불량이 아니면, 승압 회로(52)의 출력 전압(VOUT)은 도 11에 도시된 바와 같이 일정 전압으로 유지된다. 그러나, 예를 들면 승압 컨덴서(C1)가 접속 불량이면, 도 12에 도시된 바와 같이 승압 클록에 동기하여 출력 전압(VOUT)은 변화한다. 단지, 이상시의 출력 전압(VOUT)의 파형에는 립플이 생기어, 그 피크값은 도 11에 도시된 정상치와 거의 같게 되어 있다.
상기 접속 상태를 검사하기 위해서, 승압 회로(52)의 출력 전압(VOUT)이 모니터된다. 상기 출력 전압(VOUT)은 전압 모니터 회로(210)에서 저항 분할에 의해 분압되고, 비교기(212)의 한쪽의 입력 단자에 입력된다. 비교기(212)의 다른쪽 입력 단자에는 기준 전압(예를 들면 1.5V)이 공급되어 있다. 여기서, 전압 모니터 회로(210)에서는 승압 회로(52)의 출력 전압(VOUT)이 정상치일때에, 기준 전압보다도 조금 높은 전압이 되도록, 출력 전압(VOUT)을 분압하고 있다. 따라서, 전압 모니터 회로(210)의 출력 전압이 기준 전압보다 높으면, 비교기(212)의 출력은 HIGH 로 되어, 출력 전압(VOUT)이 정상임을 알 수 있다. 한편, 어느 하나 이상의 승압 컨덴서가 빠져 있으면, 도 12와 같은 전압 파형이 되기 때문에, 비교기(212)의 출력은 항상 HIGH로 되지 않고, LOW로 바뀌는 것이 있다.
다음에, 액정 표시 드라이버(IC10) 내의 승압 회로(52)의 출력 전압(VOUT)이 정상인지의 여부를 검사하는 전압 모니터 공정에 대한 상세한 설명을, 도 13에 도시된 플로우챠트를 참조하면서 설명한다.
우선, 파워 세이브 모드를 해제하여(도 13의 단계 1), 발진 회로(90)를 통상적인 모드로 구동시킨다. 그 후, 승압 회로(52)를 턴온시키고(도 13의 단계 2), 승압 컨덴서(C4)에 4×VDD2의 전압이 챠지될 때까지 요하는 시간만 대기한다(도 13의 단계 3).
그 후, MPU(300)로부터 테스트 커맨드를 송출한다. 이 테스트 커맨드도 상술과 같이 하여 커맨드 디코더(110)에서 디코드된다. 이 결과, 도 4에 도시된 신호 TEST16만이 HIGH로 되고, 다른 신호(TSINV, TEST1S, TEST11 내지 TEST14)는 모두 LOW로 된다.
여기서, 승압 회로(52)의 출력 전압(VOUT)이 정상이면, 비교기(212)의 출력은 HIGH가 되기 때문에, 도 4에 도시된 인버터(INV2)의 출력은 항시 LOW로 된다. 그러면, 그 후 단의 NOR 게이트(NOR1)의 한쪽의 입력이 LOW에 고정되기 때문에, 다른쪽의 입력 논리에 관계없이 NOR 게이트(NOR1)의 출력은 HIGH로 된다.
한편, 전압 모니터 공정에서는 상술과 같이 신호(TEST16)만이 HIGH로 되어 있기 때문에, NOR 게이트(NOR1)의 출력(HIGH)과 신호(TEST16)(HIGH)가 입력되는 넌드게이트(NAND2)의 출력 LOW는 넌드게이트(NAND7), NOR 게이트(N0R5), 넌드게이트(NAND11)에서 각각 반전되고, 노드(a)의 논리는 HIGH가 된다.
또한, 이 때, 신호 ITSINV는 LOW이기 때문에, 정전 출력 경로(OUT1)가 선택되어 있다. 따라서, 노드(a)의 논리(GHIH)는 넌드게이트(NAND12, NAND13)를 거쳐서, 멀티플렉서(214)의 출력(TSTOUT)으로서 그대로 출력된다.
상기 멀티플렉서(214)의 출력도, MPU 인터페이스(100)에서 직렬 클록(CLK)에 의해서 출력되지만, 이것은 승압 동작의 1주기(H)이상의 기간에 걸쳐 실시된다(도 13의 단계 5).
상기 멀티플렉서(214)의 출력은 MPU(300)에서 판독되며(도 13의 단계 6), 멀티플렉서(214)의 출력 논리가 HIGH이면, 승압 회로(52)의 출력 전압(VOUT)이 정상인 것이 판명된다.
다음에, 외부 부착의 승압 컨덴서(C1 내지 C4)의 적어도 하나가 접속 불량인 경우의 동작에 대해서 설명한다. 예를 들면 승압 컨덴서(C1)가 접속 불량이면, 승압 회로(52)의 출력 전압(VOUT)은 도 12와 같이 변화한다. 여기서, 도 12로부터 분명히 알 수 있는 바와 같이, 접속 불량인 경우에는 승압 클록의 1주기(H)의 사이에 반드시, 출력 전압(VOUT)은 정상시의 전압 레벨 보다도 상당히 낮은 레벨로 변화한다.
그래서, 도 13의 단계(5)에서는 승압 클록의 적어도 1주기(H)의 기간에 걸쳐 전압을 모니터함과 동시에, 도 4에 도시된 페일 상태 래치 회로(216)에서 출력 전압(VOUT)의 이상을 래치할 수 있도록 하고 있다.
즉, 출력 전압(VOUT)이 도 12에 도시된 바와 같이 변화하였을 때, 승압 클록의 1주기(H) 중에 비교기(212)의 출력은 HIGH에서 LOW로 바뀐다. 그러면, 도 4에 도시된 인버터(INV2)를 통해, D형 플립플롭(DFF)의 클록 입력 단자(C)에 HIGH가 입력되고, D형 플립플롭(DFF)의 출력(Q)에는 데이터 단자(D)의 전위 VDD(HIGH)가 나타난다. 상기 출력(Q)이 일단 HIGH로 되면, 가령 비교기(212)의 출력이 HIGH로 변화하여도, D형 플립플롭(DFF)의 클록 입력 단자(C)에 대한 입력 전위가 LOW가 될 뿐이며, 출력(Q)은 HIGH로 고정 된다.
그러면, 상기 D형 플립플롭의 후단의 NOR 게이트(NOR1)의 한쪽의 입력 단자의 논리는 Q 출력에 의해서 HIGH 고정이 된다. 따라서, 상기 NOR 게이트(NOR1)의 출력은 인버터(INV2)의 논리에 관계없이 LOW 고정이 된다.
이렇게하여, 페일 상태 래치 회로(216)에서는 출력 전압(VOUT)이 이상으로 되는 페일 상태를 래치할 수 있고, NOR 게이트(NOR1)의 출력을 LOW 고정으로 할 수 있다.
이 경우, 도 4에 도시된 노드(a)의 논리(LOW)는 넌드게이트(NAND12, NAND13)를 거쳐, 멀티플렉서(214)의 출력(TSTOUT)으로서 그대로 출력된다. 따라서, 이것이 입력되는 MPU(300)에서는 도 13의 단계(5)에서의 대기후의 멀티플렉서(214)의 출력을 판독함으로써(도 13의 단계 6), 그 논리가 LOW이면, 승압 회로(52)의 출력 전압(VOUT)이 이상인 것으로 판정할 수 있다. 그 후, MPU(300)가 리셋 커맨드를 송출함으로써, 전압 모니터 공정이 종료한다(도 13의 단계 7).
(액정 표시 드라이버 IC의 ID의 다른 이용 형태)
본 실시예에서는 액정 표시 드라이버 IC(10)가, 고유의 ID를 갖기 때문에, MPU(300)는 여러 종류의 액정 표시 드라이버 IC에 공용하는 구성으로 할 수 있다. 이 경우, MPU(300)는 기억부 예를 들면 PROM(PR0GRAMABLE READ ONLY MEM0RY)에, 복수의 ID와 대응시켜, 복수의 액정 표시 드라이버 IC에 적합한 표시 제어 내용을 기억하고 있다.
예를 들면, 하나의 MPU(300)에 공용되는 여러 종류의 액정 표시 드라이버 IC로서, 그것에 의해 구동되는 액정 패널의 표시 용량이 다른 하기의 기종(A, B)을 들 수 있다.
기종 A… 65×96 도트의 액정 패널 구동용 IC
기종 B… 48×96 도트의 액정 패널 구동용 IC
이와 같이, 액정 패널의 표시 용량이 다르면, 액정 표시 드라이버 IC도 다르고, MPU(300)에서의 제어 내용이 다르다.
또한, 액정 패널의 표시 용량의 차이에 관계없이, 액정 패널 메이커(vendor)가 상이하면, 그 메이커 간에 호환이 없는 한, 제어 커맨드 체계가 상위하고 있다.
이 때문에, 액정 드라이버 IC(10)의 ID 설정부(400)에서 설정되는 ID는 상술한 검사 공정에서 사용할 수 있는 것에 한정하지 않고, 하기와 같이 MPU(300)의 기억부에 기억된 복수 기종마다 제어 내용을 선택하기 위해서도 사용할 수 있다.
제어 내용을 선택하는 순서로서, 예를 들면 하기의 것을 들 수 있다. 즉, 액정 표시 드라이버 IC(10)로부터의 ID 판독을, 이 IC가 탑재된 기기에 전원투입될 때마다, 또는 파워 온 리셋이 행하여진 후에 실시할 수 있다. 이 타이밍에서 ID 판독의 커맨드가 MPU(300)로부터 송출되면, ID 모니터 공정과 동일하게 액정 표시 드라이버 IC(10)로부터의 ID가 MPU(300)에서 판독된다. 이 때, 각 벤더·기종간에, ID 판독 방법은 공통화되어 있다.
판독된 ID는 기기내에 형성된 레지스터 또는 메모리 예를 들면 RAM에 격납된다. 상기 메모리가 불휘발성이면, 공장에서 실시되는 상술의 검사 공정시에 판독된 ID를 격납하여 놓으면 되고, 상술한 전원 투입마다, 또는 파워 온 리셋 후에 매회 실시할 필요는 없어진다.
그리고, 메모리 등에 격납된 ID에 근거하여, 그것과 대응하는 제어 내용을 선택하고, 그 제어 내용에 따라서, 각 액정 표시 드라이버 IC(10)를 구동 제어할 수 있다.
예를 들면, RAM에 격납된 ID에 근거하여, ROM 내의 룩업 테이블을 참조하여, 그 ID에 대응하는 제어 내용을 선택하여 RAM에 보존한다. 이 제어 내용의 정보로서는 예를 들면 액정 패널의 화면 사이즈, 표시 용량, 각종 커맨드(어드레스 세트, 표시 온/오프 등)을 포함하고 있다.
여기서, 상술의 제어 내용에 따라서 도 2에 도시된 표시 데이터 RAM(60)에 데이터를 기입 제어하는 경우에는 RAM 어드레스 세트의 커맨드에 의해 지정된 영역에 표시 데이터를 기록하는 동작을 되풀이하여 실시하면, 액정 패널의 표시 용량에 맞는 데이터 기입을 실시할 수 있다.
또한, 본 발명은 상술한 실시예에 한정되는 것이 아니라, 본 발명의 요지의 범위내에서 여러가지 변형 실시가 가능하다. 예를 들면, 본 발명은 커맨드 데이터, 표시 데이터 등의 입력을, 직렬 입력으로 할 것인가 병렬 입력으로 할 것인 가를, 유저가 전환하는 것에도 적용할 수 있다. 적어도 직렬 입력시에 본 발명의 구성에 따른 동작을 행할 수 있기 때문이다.
또한, 본 발명에 따른 표시용 드라이브 IC는 반드시 액정 표시에 사용할 수 있는 것에 한정하지 않고, 다른 여러 방식의 표시 장치에 적용할 수 있다. 본 발명에 따른 전자기기도 휴대 전화에 한정하지 않고, 액정 그 밖의 표시부를 직렬 데이터의 입력을 받아 구동하는 다른 여러 전자기기에 적용할 수 있다.

Claims (13)

  1. 표시부와,
    상기 표시부를 구동 제어하는 표시용 드라이버 IC와,
    상기 표시용 드라이버 IC가 탑재되는 제 1 기판과,
    상기 표시용 드라이버 IC에 커맨드, 표시 데이터를 송출하는 MPU와,
    상기 MPU가 탑재되는 제 2 기판과,
    상기 제 1, 제 2 기판끼리를 전기적으로 접속하는 커넥터를 가지며;
    상기 MPU는 검사 모드시에 테스트 커맨드를 송출하고, 그 후 상기 표시용 드라이버 IC에서 출력되는 검사 결과 신호를 판독하는 수단을 가지며,
    상기 표시용 드라이버 IC는
    상기 MPU와의 사이에서 신호가 입출력되는 인터페이스 회로와,
    상기 MPU에서 상기 인터페이스 회로를 통해 입력된 상기 테스트 커맨드를 디코드하는 커맨드 디코더와,
    상기 커맨드 디코더로부터의 신호에 근거하여, 상기 검사 결과 신호를 출력하는 검사 회로를 가지며,
    상기 인터페이스 회로 및 상기 커넥터를 통해 입력된 상기 검사 결과 신호를 상기 MPU가 판독함으로써, 상기 커넥터의 접속 불량을 판정가능하게 한 것을 특징으로 하는 표시 유닛.
  2. 제 1 항에 있어서,
    상기 제 1 기판은 유리 기판이고, 상기 표시부는 상기 유리 기판을 포함하여 구성되는 액정 표시부인 것을 특징으로 하는 표시 유닛 .
  3. 제 1 항에 있어서,
    상기 표시용 드라이버 IC는,
    상기 MPU에서 상기 인터페이스 회로를 통해 입력된 표시 데이터가 기입되는 기억부와,
    상기 기억부에 기입된 표시 데이터에 근거하여 표시부를 표시 구동하는 표시 구동부와,
    상기 표시 구동부에 공급되는 전압을 승압하여 생성하는 승압 회로를 가지며,
    상기 승압 회로에는 상기 커넥터를 통해 적어도 하나의 승압 컨덴서가 접속되고,
    상기 검사 회로는,
    상기 승압 회로의 출력과 기준치를 비교하는 비교기와,
    상기 비교기에서의 비교 결과에 근거하여, 상기 승압 회로의 출력이 상기 기준치를 하회하였을 때의 페일 상태를 래치하는 래치 회로를 가지며,
    상기 MPU는 상기 검사 모드시에, 승압 클록에 의해 구동되는 상기 승압 회로의 출력 전압을 모니터하기 위한 테스트 커맨드를 송출하고, 그 후 상기 승압 클록의 1주기 이상의 시간 경과를 기다려 상기 검사 결과 신호를 판독하는 것을 특징으로 하는 표시 유닛.
  4. 제 1 항에 있어서,
    상기 표시용 드라이버 IC는 ID 설정부를 내장하고,
    상기 MPU는 상기 검사 모드시에, 상기 ID 설정부의 출력을 모니터하기 위한 테스트 커맨드를 송출하고,
    상기 검사 회로는 상기 테스트 커맨드가 상기 커맨드 디코더에서 디코드된 후에, 상기 ID 설정부의 출력에 근거하여 상기 검사 결과 신호를 출력하는 것을 특징으로 하는 표시 유닛 .
  5. 제 4 항에 있어서,
    상기 검사 회로는 상기 ID 설정부의 출력에 근거하여 상위 비트 및 하위 비트를 포함하는 상기 검사 결과 신호를 출력하며, 상기 테스트 커맨드를 상기 커맨드 디코더가 디코드함으로써 생성되는 신호에 근거하여, 상기 상위 비트와 상기 하위 비트가 정전-반전의 관계로 되는 것을 특징으로 하는 표시 유닛.
  6. 제 1 항에 있어서,
    상기 표시용 드라이버 IC는 상기 커넥터를 통해 공급되는 논리 전원 전압에 근거하여 발진하는 발진 회로를 가지며,
    상기 인터페이스 회로는 데이터 입출력 단자와 시리얼 클록 단자를 가지며, 상기 MPU로부터 상기 직렬 클록 단자를 통해 공급되는 직렬 클록을 소정수 카운트할때 마다, 상기 데이터 입출력 단자를 입력 가능 상태와 출력 가능 상태와의 사이에서 전환하는 자동 리턴 회로를 가지며,
    상기 MPU는 상기 검사 모드시에, 상기 발진 회로의 출력을 모니터하기 위한 테스트 커맨드와 상기 소정수의 직렬 클록을 송출하고, 상기 발진 회로에서의 출력을 상기 검사 회로 및 상기 데이터 입출력 단자를 통해 입력할 시에는 상기 직렬 클록의 송출을 정지하고, 상기 발진 회로의 출력 판독 후에, 상기 소정수의 직렬 클록을 송출하고,
    상기 표시용 드라이버 IC는 상기 발진 회로의 출력의 송출후에 입력된 상기 직렬 클록을 카운트하는 상기 자동 리턴 회로의 동작에 근거하여, 상기 데이터 입출력 단자를 입력 가능 상태로 설정하는 것을 특징으로 하는 표시 유닛 .
  7. 표시부와,
    상기 표시부를 구동 제어하는 표시용 드라이버 IC와,
    상기 표시용 드라이버 IC에 커맨드, 표시 데이터를 송출하는 MPU를 가지며,
    상기 표시용 드라이버 IC는
    ID 설정부와,
    상기 MPU로부터의 상기 커맨드를 디코드하는 커맨드 디코더를 가지며,
    상기 MPU는 상기 표시용 드라이버 IC를 포함하는 여러 종류의 표시용 드라이버 IC를 위한 여러 종류의 제어 내용을 기억하는 기억부를 가지며,
    상기 MPU는 상기 ID 설정부에서의 ID의 판독시에 ID 모니터 커맨드를 상기 표시용 드라이버 IC에 송출하고,
    상기 표시용 드라이버 IC는 상기 ID 모니터 커맨드를 상기 커맨드 디코더가 디코드함으로써 생성되는 신호에 근거하여, 상기 ID 설정부에서의 ID 정보를 상기 MPU에 송출하고,
    상기 MPU는 상기 ID 정보를 판독함으로써, 상기 기억부내의 대응하는 제어 내용에 근거하여, 상기 표시용 드라이버 IC를 구동 제어하는 것을 특징으로 하는 표시 유닛 .
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 따른 표시 유닛을 갖는 것을 특징으로 하는 전자기기.
  9. 표시부와,
    상기 표시부를 구동 제어하는 표시용 드라이버 IC와,
    상기 표시용 드라이버 IC가 탑재되는 제 1 기판과,
    상기 표시용 드라이버 IC에 커맨드, 표시 데이터를 송출하는 MPU와,
    상기 MPU가 탑재되는 제 2 기판과,
    상기 제 1, 제 2 기판끼리를 전기적으로 접속하는 커넥터를 갖는 표시 유닛 을 검사하는 방법으로서,
    상기 MPU로부터 상기 커넥터를 통해 상기 표시용 드라이버 IC에 테스트 커맨드를 송출하는 공정과,
    상기 표시용 드라이버 IC에서 상기 테스트 커맨드를 디코드하고, 그 후 상기 테스트 커맨드에 근거하여 얻어진 검사 결과 신호를 상기 MPU에 출력하는 공정과,
    상기 MPU에서 상기 검사 결과 신호를 판독함으로써, 상기 커넥터의 접속 불량을 판정하는 공정을 갖는 것을 특징으로 하는 표시 유닛의 검사 방법.
  10. 제 9 항에 있어서,
    승압 클록에 따라서, 상기 커넥터를 통해 적어도 하나의 승압 컨덴서가 접속된 승압 회로를 구동시키는 공정과,
    상기 테스트 커맨드에 근거하여, 상기 승압 회로의 출력과 기준치를 비교하는 공정과,
    상기 비교기에서의 비교 결과에 근거하여, 상기 승압 회로의 출력이 상기기준치를 하회하였을 때의 페일 상태를 래치 회로에서 래치하는 공정과,
    그 후 상기 승압 클록의 1주기 이상의 시간 경과를 기다려, 상기 래치 회로의 출력에 근거한 상기 검사 결과 신호를 판독하는 공정을 포함하는 것을 특징으로 하는 표시 유닛의 검사 방법.
  11. 제 9 항에 있어서,
    상기 테스트 커맨드에 근거하여, ID 설정부의 출력을 상기 검사 모니터하기 위한 테스트 커맨드를 송출하고,
    상기 테스트 커맨드가 상기 커맨드 디코더에서 디코드된 후에, 상기 ID 설정부의 출력에 근거하여 상기 검사 회로로부터 상기 검사 결과 신호를 출력하는 것을 특징으로 하는 표시 유닛 의 검사 방법.
  12. 제 11 항에 있어서,
    상기 ID 설정부의 출력에 근거하여 상위 비트 및 하위 비트를 포함하는 상기 검사 결과 신호를 상기 검사 회로로부터 출력하며, 또한, 상기 테스트 커맨드를 상기 커맨드 디코더가 디코드함으로써 생성되는 신호에 근거하여, 상기 상위 비트와 상기 하위 비트가 정전-반전의 관계로 되는 것을 특징으로 하는 표시 유닛의 검사 방법.
  13. 제 9 항 내지 제 12 항 중 어느 한 항에 있어서,
    검사 모드시에, 상기 커넥터를 통해 공급되는 논리 전원 전압에 근거하여 발진하는 발진 회로의 출력을 모니터하기 위한 테스트 커맨드와, 소정수의 직렬 클록을, 상기 MPU로부터 송출하고,
    상기 MPU로부터 인터페이스 회로의 직렬 클록 단자를 통해 공급되는 상기 직렬 클록을 소정수 카운트할 때마다, 자동 리턴 회로에 의해, 상기 인터페이스 회로중의 데이터 입출력 단자를 입력 가능 상태와 출력 가능 상태와의 사이에서 전환하고,
    상기 발진 회로에서의 출력을 상기 검사 회로 및 상기 데이터 입출력 단자를 통해 입력할 시에, 상기 MPU가 상기 직렬 클록의 송출을 정지하고, 상기 발진 회로의 출력의 판독 후에, 상기 MPU가 상기 소정수의 직렬 클록을 송출하고,
    상기 발진 회로의 출력 송출 후에 입력된 상기 직렬 클록을 카운트하는 상기 자동 리턴 회로의 동작에 근거하여, 상기 데이터 입출력 단자를 입력 가능 상태에 설정하는 것을 특징으로 하는 표시 유닛의 검사 방법.
KR10-2000-0046543A 1999-08-12 2000-08-11 표시 유닛 및 이를 이용한 전자기기 및, 표시 유닛의검사방법 KR100380258B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-228389 1999-08-12
JP22838999A JP3815131B2 (ja) 1999-08-12 1999-08-12 表示ユニット及びそれを用いた電子機器並びに表示ユニットの検査方法

Publications (2)

Publication Number Publication Date
KR20010021274A true KR20010021274A (ko) 2001-03-15
KR100380258B1 KR100380258B1 (ko) 2003-04-16

Family

ID=16875713

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0046543A KR100380258B1 (ko) 1999-08-12 2000-08-11 표시 유닛 및 이를 이용한 전자기기 및, 표시 유닛의검사방법

Country Status (6)

Country Link
US (3) US6657648B1 (ko)
EP (3) EP1988540A3 (ko)
JP (1) JP3815131B2 (ko)
KR (1) KR100380258B1 (ko)
CN (1) CN1163043C (ko)
DE (2) DE60040761D1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160148115A (ko) * 2015-06-15 2016-12-26 삼성디스플레이 주식회사 표시장치 및 표시장치 구동방법

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3736622B2 (ja) * 2001-06-15 2006-01-18 セイコーエプソン株式会社 ライン駆動回路、電気光学装置及び表示装置
JP2004021067A (ja) * 2002-06-19 2004-01-22 Sanyo Electric Co Ltd 液晶表示装置、液晶表示装置の調整方法
JP4055572B2 (ja) * 2002-12-24 2008-03-05 セイコーエプソン株式会社 表示システム及び表示コントローラ
US7573286B2 (en) * 2003-05-16 2009-08-11 E.I. Du Pont De Nemours And Company System and method for testing displays
JP4016915B2 (ja) * 2003-09-11 2007-12-05 株式会社日立製作所 表示システム及びそれに用いられる表示パネル、信号処理装置
US20060017715A1 (en) * 2004-04-14 2006-01-26 Pioneer Plasm Display Corporation Display device, display driver, and data transfer method
TWI275055B (en) * 2004-11-26 2007-03-01 Hon Hai Prec Ind Co Ltd System and method for sharing MCU codes
US7519863B2 (en) * 2005-05-20 2009-04-14 Nokia Corporation Detection of a malfunction in a hardware module
KR101189278B1 (ko) * 2006-04-18 2012-10-09 삼성디스플레이 주식회사 디지털 아날로그 변환기 및 표시 장치의 구동 방법
JP2008294381A (ja) * 2007-05-28 2008-12-04 Panasonic Corp 電子部品モジュール及び電子部品モジュールの製造方法
JP2009204558A (ja) * 2008-02-29 2009-09-10 Keihin Corp バックアップコンデンサの容量診断方法
KR101482263B1 (ko) * 2008-03-05 2015-01-13 삼성전자주식회사 표시장치의 패널을 구별하는 장치 및 방법
JP5465918B2 (ja) * 2009-05-13 2014-04-09 矢崎総業株式会社 ノイズ対策構造
CN101996560B (zh) * 2010-11-05 2014-08-06 彩优微电子(昆山)有限公司 一种显示驱动装置以及显示驱动方法
CN102945648B (zh) * 2012-11-26 2015-03-25 京东方科技集团股份有限公司 一种显示装置的测试设备及测试方法
CN103236242A (zh) * 2013-04-23 2013-08-07 青岛海信电器股份有限公司 一种显示面板测试用信号产生装置
CN104597366B (zh) * 2014-12-31 2017-10-31 孙厚永 一种测试房的测试工装
US9947255B2 (en) * 2016-08-19 2018-04-17 Apple Inc. Electronic device display with monitoring circuitry
TWI682182B (zh) * 2019-03-07 2020-01-11 緯創資通股份有限公司 檢測設備及其檢測方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0743581B2 (ja) * 1990-10-31 1995-05-15 ヤマハ株式会社 ディスプレイ制御装置
US5081687A (en) * 1990-11-30 1992-01-14 Photon Dynamics, Inc. Method and apparatus for testing LCD panel array prior to shorting bar removal
JPH04276792A (ja) 1991-03-05 1992-10-01 Nec Corp 集合型表示装置
US5670969A (en) * 1991-10-14 1997-09-23 Hitachi, Ltd. Information processing apparatus
JP3084114B2 (ja) * 1992-01-06 2000-09-04 パイオニア株式会社 カーステレオ
JP2935307B2 (ja) * 1992-02-20 1999-08-16 株式会社日立製作所 ディスプレイ
US5262759A (en) * 1992-07-27 1993-11-16 Cordata Incorporated Removable computer display interface
JPH07146665A (ja) 1993-09-30 1995-06-06 Toshiba Lighting & Technol Corp 表示制御監視装置
JPH07175454A (ja) * 1993-10-25 1995-07-14 Toshiba Corp 表示制御装置および表示制御方法
JP3159586B2 (ja) 1993-12-09 2001-04-23 株式会社東芝 昇圧回路装置
US5565897A (en) * 1994-01-14 1996-10-15 Elonex Technologies, Inc. Interactive system for calibration of display monitors
JP2765576B2 (ja) 1994-01-17 1998-06-18 セイコーエプソン株式会社 電子時計
JPH07260857A (ja) 1994-03-18 1995-10-13 Fujitsu Ltd 液晶表示装置の駆動回路および液晶表示装置
US5440339A (en) * 1994-04-13 1995-08-08 U.S. Philips Corporation System and method for testing intensity response of a medical monochrome video monitor
US5499040A (en) * 1994-06-27 1996-03-12 Radius Inc. Method and apparatus for display calibration and control
JPH08223514A (ja) 1995-02-20 1996-08-30 Fujitsu General Ltd マルチパネルシステム
JPH09114428A (ja) * 1995-10-19 1997-05-02 Hitachi Ltd 情報処理装置
JP3627408B2 (ja) 1996-10-23 2005-03-09 セイコーエプソン株式会社 表示体の駆動回路，半導体集積回路装置，表示装置および電子機器
DE69805373T2 (de) * 1997-01-27 2002-11-28 Koninkl Philips Electronics Nv Herstellungsverfahren für ein flüssigkristallanzeigenmodul
JPH10268834A (ja) 1997-03-21 1998-10-09 Mitsubishi Electric Corp 集合型表示装置
JPH10312172A (ja) 1997-05-13 1998-11-24 Sony Corp 表示回路
JPH10323154A (ja) * 1997-05-26 1998-12-08 Watanabe Seihou 無塩梅漬けの製法
JP3582382B2 (ja) * 1998-11-13 2004-10-27 株式会社日立製作所 マルチディスプレイ装置の表示制御装置、表示装置及びマルチディスプレイ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160148115A (ko) * 2015-06-15 2016-12-26 삼성디스플레이 주식회사 표시장치 및 표시장치 구동방법

Also Published As

Publication number Publication date
JP2001051644A (ja) 2001-02-23
EP1076292B1 (en) 2004-12-15
DE60040761D1 (de) 2008-12-18
EP1320084A2 (en) 2003-06-18
US6657648B1 (en) 2003-12-02
US20040066382A1 (en) 2004-04-08
EP1076292A2 (en) 2001-02-14
EP1988540A3 (en) 2009-01-14
CN1163043C (zh) 2004-08-18
EP1076292A3 (en) 2002-01-02
EP1320084B1 (en) 2008-11-05
EP1988540A2 (en) 2008-11-05
US7129936B2 (en) 2006-10-31
DE60016678D1 (de) 2005-01-20
USRE42569E1 (en) 2011-07-26
DE60016678T2 (de) 2005-10-06
EP1320084A3 (en) 2004-05-26
CN1284808A (zh) 2001-02-21
KR100380258B1 (ko) 2003-04-16
JP3815131B2 (ja) 2006-08-30

Similar Documents

Publication Publication Date Title
USRE42569E1 (en) Display unit, electronic device using the same, and method of inspecting the display unit
US10204023B2 (en) Display device and method of measuring contact resistance thereof
US7928752B2 (en) Display device, display device testing system and method for testing a display device using the same
US8847871B2 (en) Timing control apparatus and display device having the same
KR101641532B1 (ko) 타이밍 제어방법, 이를 수행하기 위한 타이밍 제어장치 및 이를 갖는 표시장치
CN110428767B (zh) 显示面板的驱动电路及显示装置
JP2001092424A (ja) 電気光学装置及びそれを用いた電子機器並びに表示駆動ｉｃ
CN110827777B (zh) 显示面板驱动装置及其配置方法
US8547367B2 (en) Method for restoring a timing controller and driving device for performing the method
US6130657A (en) Liquid crystal display device
US8525820B2 (en) Driving circuit, liquid crystal display device and method of driving the same
US20080001935A1 (en) Componet supplied with an analog value
US20070075126A1 (en) Identification method and system
CN210136712U (zh) 显示驱动芯片、显示面板、显示设备及显示系统
CN109658898B (zh) 防止读取数据出错的电路、方法及显示装置
KR100256301B1 (ko) 액정 모듈 구동 회로
CN109345991A (zh) 显示驱动方法、显示驱动装置和显示装置
JP2006154496A (ja) アクティブマトリクス型液晶表示装置
CN1203359C (zh) 平面显示器面板
KR20100058224A (ko) 액정표시장치용 검사시스템
JP2024046552A (ja) アクティブマトリクス基板、及び表示装置
CN116229910A (zh) 显示面板的驱动电路及显示装置
CN116382605A (zh) 应用于屏幕转接的驱动切换系统及显示转接装置
KR20070077246A (ko) 액정 표시 모듈의 전원장치 및 그 구동방법
KR19990038116A (ko) Ｌｃｄ 디스플레이 제어 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee