KR100256301B1

KR100256301B1 - 액정 모듈 구동 회로

Info

Publication number: KR100256301B1
Application number: KR1019970030438A
Authority: KR
Inventors: 박진산; 황수웅; 이현관
Original assignee: 김영환; 현대전자산업주식회사
Priority date: 1997-06-30
Filing date: 1997-06-30
Publication date: 2000-05-15
Also published as: KR19990006216A

Abstract

본 발명은 액정모듈 구동회로에 관한 것으로서, 보다 구체적으로는 VGA용 액정모듈을 테스트하기 위한 패턴 디스플레이 신호를 발생하는 액정 모듈 구동회로에 관한 것이다.

본 발명은 구동 회로에 전압을 공급하기 위한 전원전압 발생부와; 액정 모듈에 적합한 25.175MHz의 클럭신호를 발생시키기 위한, 교체 가능한 소켓타입의 클럭 발생부와; 상기 클럭 발생부로부터의 27.175MHz의 클럭 신호를 입력으로하여 480H의 수직동기신호 및 640H의 수평 동기 신호와 데이터 인에이블 신호 및 인에이블 신호를 발생시키는 구동신호 발생부와; 상기 구동신호 발생부의 출력신호를 입력신호로 하며 셀렉트 스위치의 출력에 의해 입력신호를 선택하여 출력하는 출력부와; 상기 출력부의 출력 신호를 LCM 구동을 위한 인터페이스 회로의 기판에 접속된 출력단과; 출력부의 출력신호를 입력하여 구동회로의 정상적인 동작을 체크하는 제1체크부와; 구동 스위치의 동작 여부에 따라 인터페이스 기판으로 IC 구동용 5V의 전압과, 릴레이 구동용 12V의 전압을 상기 출력단으로 출력하는 제2 체크부와; 외부 및 내부로부터 동시에 전원전압이 인가되는 경우 외부전압을 선택하여 구동회로를 보호하기 위한 회로 보호부를 포함한다.

Description

액정 모듈 구동 회로

본 발명은 액정 모듈 구동회로에 관한 것으로서, 보다 구체적으로는 VGA용 액정모듈을 테스트하기 위한 패턴 디스플레이 신호를 발생하는 액정모듈 구동회로에 관한 것이다. 특히, 액정모듈(LCM)의 신뢰성을 측정하기 위한 에이징(AGING) 테스트와 패널 테스트시 모듈 어셈블리 인 라인(IN LINE)에서 사용되는 패턴 디스플레이 신호를 발생하는 액정모듈 구동회로에 관한 것이다.

일반적으로, 종래의 액정모듈 구동회로는 정해진 모드의 TFT LCM만을 구동할 수 있도록 설계되어 있었다.

따라서, 종래의 액정모듈 구동회로는 액정모듈의 모델이 변경되었을 경우에 그 모델에 적합한 구동회로를 새로이 설계, 제작하여야 하기 때문에, 경제적인 비용부담에 커다른 문제점이 있었다.

또한, 종래의 에이징 테스트용 액정모듈 구동회로는 3.3V의 전원전압을 액정모듈로 공급할 수 없기 때문에, 3.3V 전원전압을 필요로 하는 액정모듈로 3.3V 전원전압을 공급하는 것은 불가능한 문제점이 있었다.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 인에이블신호 구동모드 및 동기신호 구동모드에 적용가능한 액정모듈 구동회로를 제공하는데 그 목적이 있다.

또한, 본 발명의 다른 목적은 3.3V 전원전압을 필요로 하는 액정모듈로 3.3V의 전원전압을 공급할 수 있는 에이징 테스트용 액정모듈 구동회로를 제공하는데 그 목적이 있다.

제1도는 본 발명의 실시예에 따른 VGA용 액정 모듈 구동 회로의 블럭도.

제2도는 제1도의 VGA용의 액정 모듈 구동회로의 상세회로도.

〈도면의 주요부분에 대한 부호의 설명〉

1 : 구동 신호 발생부 2 : 구동 회로 보호부

3 : 출력단 10 : 전원 전압 발생부

20 : 클럭 발생부 30 : 카운터부

40 : 데이터 인에이블 신호 발생부 50 : 수평 동기신호 발생부

60 : 수직 동기신호 발생부 70 : 인에이블 신호 발생부

80 : 전원 인가부 90 : 데이터 버스부

100 : 버퍼부 110 : 제 1 체크부

120 : 제 2 체크부 130 : 제1 회로 보호부

140 : 제2 회로 보호부

상기한 발명의 목적을 달성하기 위한 VGA 용 액정모듈 구동회로는 구동 회로에 전압을 공급하기 위한 전원전압 발생부와; 액정 모듈에 적합한 25.175MHz의 클럭신호를 발생시키기 위한, 교체 가능한 소켓타입의 클럭 발생부와; 상기 클럭 발생부로부터의 27.175MHz의 클럭 신호를 입력으로하여 480H의 수직동기신호 및 640H의 수평 동기 신호와 데이터 인에이블 신호 및 인에이블 신호를 발생시키는 구동신호 발생부와; 상기 구동신호 발생부의 출력신호를 입력신호로 하며 셀렉트 스위치의 출력에 의해 입력신호를 선택하여 출력하는 출력부와; 상기 출력부의 출력 신호를 LCM 구동을 위한 인터페이스 회로의 기판에 접속된 출력단과; 출력부의 출력신호를 입력하여 구동회로의 정상적인 동작을 체크하는 제1체크부와; 구동 스위치의 동작 여부에 따라 인터페이스 기판으로 IC 구동용 5V의 전압과, 릴레이 구동용 12V의 전압을 상기 출력단으로 출력하는 제2 체크부와; 외부 및 내부로부터 동시에 전원전압이 인가되는 경우 외부전압을 선택하여 구동회로를 보호하기 위한 회로 보호부를 포함한다.

상기 구동 신호 발생부는 25.175MHz의 클럭신호를 카운트하여 소정의 출력 신호를 생성하여 카운터부와; 상기 카운터부의 출력을 인가받아 640CLK의 데이터 인에이블 신호를 발생시키기 위한 데이터 인에이블신호 발생부와; 상기 카운터부의 출력을 인가받아 640CLK의 수평 동기 신호를 발생시키기 위한 수평 동기 발생부와; 상기 데이터 인에이블 신호를 인가 받아 460H의 수직 동기 신호를 발생시키기 위한 수직 동기 신호 발생부와; 상기 데이터 인에이블 신호 발생부와 수직 동기 신호 발생부의 출력신호를 입력으로하여 인에이블 신호를 발생하는 인에이블 신호 발생부를 포함한다.

상기 카운터부는 클럭발생부로부터 클럭신호를 카운팅하는 제1 카운터와; 상기 제1 카운터의 출력 신호를 입력으로하는 제1낸드 게이트와; 상기 제1 낸드 게이트의 출력 신호를 데이터 입력신호로 하고 프리셋단자와 클리어 단자가 전원 전위에 연결되고, 클럭 발생부의 출력신호를 클럭신호로 하는 제1플립플롭으로 이루어져, 상기 제1플립 플롭의 반전된 출력을 상기 제1 카운터의 리세트 단자에 접속시켜 상기 제1 카운터를 리셋시키도록 구성한다.

상기 데이터 인에이블 신호 발생부는 상기 제1 카운터의 출력신호를 입력하는 제2낸드 게이트와; 상기 제2 낸드 게이트의 출력을 데이터 신호로 하며 프리셋 단자와 클리어 단자가 전원 전위에 연결되고, 클럭 발생부의 출력신호를 클럭신호로 하는 제2플립플롭과; 상기 제2플립플롭의 출력을 프리세트 신호로 입력하고, 데이터 신호 단자와 클리어 단자가 접지되며, 상기 제1플립플롭의 출력을 클리어 신호로 입력하는 제5플립플롭으로 구성된다.

상기 수평 동기 신호 발생부는 상기 제1 카운터의 출력신호를 입력하는 제3낸드 게이트와; 상기 제3 낸드 게이트의 출력을 데이터 입력으로 하고 상기 클럭발생부의 출력신호를 클럭 신호로 하며, 프리세트 단자 및 클리어 단자가 전원 전위에 접속된 제3플립플롭과; 상기 제3플립플롭의 출력을 프리세트 입력으로 하고, 클럭단자 및 입력단자가 접지전위에 연결되며, 상기 제3플립플롭의 출력신호를 클리어 신호로 입력으로하는 제4 플립플롭으로 구성된다.

상기 수직동기신호 발생부는 상기 데이터 인에이블신호 발생부로부터의 데이터 인에이블신호를 입력하여 카운팅하기 위한 제2 카운터와; 상기 제2 카운터의 출력신호를 입력으로 하고, 프리세트 단자 및 클리어 단자가 전원 전위에 접속된 제6플립플롭과; 상기 제2 카운터의 출력신호를 입력하는 제4낸드 게이트와; 상기 제2 카운터의 출력신호를 입력으로 하는 제5 낸드 게이트와; 상기 데이터 인에이블 신호를 반전시키는 제5 인버터와; 상기 제2 카운터의 출력신호를 입력으로 하고, 반전된 데이터 인에이블 신호를 클럭신호로 하는 제6 플립플롭과; 상기 제4낸드 게이트의 출력을 입력신호로 하여, 상기 제5 인버터를 통해 반전된 데이터 인에이블신호를 클럭 신호로 하는 제7플립플롭과; 상기 제5 낸드 게이트의 출력을 입력신호로 하여, 상기 제5 인버터를 통해 반전된 데이터 인에이블 신호를 클럭신호로 하는 제8플립플롭과; 상기 제8플립플롭의 출력을 프리세트 입력으로 하고, 데이터 입력과 클럭단자를 접지 전위에 연결하며, 상기 제7플립플롭의 출력을 크리어 입력으로 하는 제9플립플롭으로 구성된다.

상기 인에이블 신호를 발생하는 인에이블 신호 발생부는 상기 제9플립플롭의 출력을 제1 입력으로 하고, 데이터 인에이블 발생부의 데이터 인에이블신호를 제2 입력으로 하는 제1 앤드 게이트로 이루어진다.

[실시예]

이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.

도 1은 본 발명의 실시예에 따른 에이징 테스트용 액정모듈 구동회로의 블록도를 도시한 것이다. 본 발명의 실시예에 따른 에이징 테스트용 액정모듈 구동회로는 640 * 480의 해상도를 갖는 VGA 급 액정모듈의 에이징 테스트를 위한 구동회로로서, 25.175MHz의 클럭신호(CLK), 640CLK의 데이터 인에이블신호(DE), 및 480H의수직동기신호(VS) 그리고 인에이블신호(ENABL)를 발생하게 된다.

본 발명의 에이징 테스트용 액정모듈 구동회로는 전원전압 발생부(10)와, 액정모듈의 모델에 따른 25.175MHZ의 주파수의 클럭펄스를 발생하는 소켓타잎의 클럭신호발생부(20)와, 480H의 수직동기신호(VS) 및 640CLK의 수평 동기 신호(HS)와 데이터 인에이블 신호(DE) 및 인에이블신호(ENABL)를 발생시키는 구동신호 발생부(1)와, 구동 회로를 구동시키기 위한 내부 전압을 인가하기 위한 구동 스위치용 제1 콘넥터(CN1)와, 액정모듈의 모델에 따라 출력신호를 선택하기 위한 셀렉터 스위치(SW)와, 상기 구동신호 발생부(1)의 출력신호(VS,HS,DE,ENABL)를 입력으로하여 액정모듈의 구동을 위한 인터페이스 회로로 제공하기 위한 출력부(3)와, 구동회로의 정상적인 동작을 체크하여 결과를 출력단(CN2)으로 출력하는 제1체크부(110)와, 구동 스위치의 동작 여부에 따라 인터페이스 기판으로 IC 구동용 5V의 전압과 릴레이 스위칭용 12V의 전압을 상기 출력단(CN2)으로 출력하는 제2 체크부(120)와, 내부 및 외부로부터 동시에 전압이 인가될 경우, 구동 회로를 보호하기 위하여 1개의 입력만을 허용하도록 하는 구동회로보호부(2)를 구비한다.

또한, 상기 구동 신호 발생부(1)는 25.175MHz의 클럭신호(CLK)를 카운트하여 소정의 출력 신호를 생성하는 카운터부(30)와, 상기 카운터부(30)의 출력을 인가받아 640 CLK의 데이터 인에이블 신호를 발생시키기 위한 데이터 인에이블 신호 발생부(40)와, 상기 카운터부(30)의 출력을 인가받아 640CLK의 수평 동기 신호를 발생시키기 위한 수평 동기 발생부(50)와, 상기 640 CLK의 데이터 인에이블 신호(DE)를 인가 받아 480H의 수직 동기 신호를 발생시키기 위한 수직 동기 발생부(60)와, 상기 데이터 인에이블 신호 발생부(40)와 수직 동기 신호 발생부의 출력신호를 입력으로하여 인에이블신호(ENAB)를 발생하는 인에이블 신호 발생부(70)와, 구동 신호를 발생시키기 위한 각 부분으로 전원 발생부(10)로부터의 전원을 인가하기 위한 전원 인가부(80)로 구성한다.

그리고, 구동 회로 보호부(2)는 외부 5B와 내부 5B전압이 동시에 인가되는 경우 외부 5B 전압을 선택하여 회로를 보호하는 제1회로 보호수단(130)와 내부 12V 전압과 외부 12B전압이 동시에 인가되는 경우 외부 12B 전압을 선택하여 회로를 보호하는 제2회로 보호수단(140)으로 구성한다.

한편, 출력부(3)는 상기 구동신호 발생부(1)의 출력신호(VS, HS, DE, ENABL)를 입력으로하고, 상기 셀렉트 스위치(SW)의 출력에 의해 입력신호를 선택하여 출력하는 데이터 버스(90)와, 액정모듈의 구동을 위한 인터페이스 회로의 기판에 접속된 출력단(CN2)과, 상기 데이터 버스부(90)의 출력을 출력단(CN2)에 전송하는 버퍼(100)로 인가하기 위한 버퍼부(100)로 구성한다.

도 2는 본 발명의 실시예에 따른 액정모듈 구동회로의 상세회로도를 도시한 것이다.

도 2를 참조하면, 전원전압 발생부(10)는 외부로부터 인가되는 12V 전압을 입력하여 5V 전원전압을 발생하는, 방열판을 포함한 레귤레이터(RG11), 콘덴서(C11-C14) 및 다이오드(D11)로 구성된 5V 전원전압 발생수단(11)과, 외부로부터 인가되는 12V 전압을 입력하여 3.3 전원전압을 발생하는, 방열판을 포함한 레귤레이터(RG12), 콘덴서(C15-C16), 가변저항(R11) 및 저항(R12)으로 구성된 3.3V 전원전압 발생수단(12)으로 이루어진다.

상기 전원 발생부(10)는 출력전압인 내부 전압을 인가하기 위한 구동스위칭용 제1 콘넥터(CN1)를 구비한다. 액정모듈의 모델에 따라 출력신호를 선택하기 위한 셀렉트 스위치(SW)는 전원 발생부(10)의 출력 전압과 병렬로 접속된 저항(SR1, SR2)에 제1 및 제2 스위치(S1, S2)의 각기 일측단을 연결하고, 타측단을 접지 전위에 연결하여 구성한다.

즉, 구동 되어질 액정모듈의 모델에 따라 제1 또는 제2의 스위치(S1,S2)가 온되도록 셀렉트 스위치(SW2)를 구성한다. 액정모듈의 모델을 선택하는 신호를 출력하도록 한다.

클럭발생부(20)는 상기 전원전압 발생부(10)로부터 발생된 5V 전원전압을 입력하여 VGA용 클럭신호, 예를 들면 27.175MHz 클럭신호(CLK)를 발생시키기 위한 것으로, 5V 전원전압이 인가되는 발진기(OSC21)와 인버터(IN21, IN22)로 구성된다.

카운터부(30)와 데이터 인에이블 발생부(40) 및 수평 동기 신호 발생부(50)와 수직 동기 신호 발생부(60) 및 인에이블 신호 발생부(70)와 전원 인가부(80)로 구동 신호 발생부(1)를 구성한다.

구동 신호 발생부(1)의 상세한 회로에 대하여 설명하도록 한다.

상기 카운터부(30)는 클럭발생부(20)로부터 클럭신호(CLK)를 카운팅하는 12상태 바이너리 리플 카운터(CNT31)와, 상기 카운터(CNT31)의 출력중 출력(Q6,Q9,Q10)의 32 CLK과 256 CLK의 출력과 512CLK의 신호를 입력으로하는 제1낸드 게이트(NA31)와, 상기 제1낸드 게이트(NA31)의 출력신호를 데이터 입력신호로 하고 프리셋단자(PR)와 클리어 단자(CL)가 전원 전위(5V)에 연결되고 클럭 발생부(20)의 출력신호(CLK)를 클럭신호로 하는 제1 D플립플롭(FF31)로 이루어져, 상기 제1 D플립플롭(FF31)의 출력(/Q)을 상기 카운터(CNT31)의 리세트 단자에 접속시켜 준다.

상기 데이터 인에이블신호 발생부(40)는 상기 카운터(CNT31)의 출력중 출력(Q6,Q8)의 32CLK과 128CLK의 신호를 입력으로하는 제2낸드 게이트(NA41)와, 상기 제2낸드 게이트(NA41)의 출력을 데이터 신호로 하며 프리셋 단자(PR)와 클리어 단자(CL)가 전원 전위(5V)에 연결되고, 클럭신호 발생부(20)의 출력신호(CLK)를 클럭신호(CK)로 하는 제2 D플립플롭(FF41)과, 상기 제2D 플립플롭(FF41)의 출력을 프리세트 신호(PR)로 입력하고, 데이터 신호 단자(D)와 클럭신호 단자(CK)가 접지되고 상기 제1 D플립플롭(FF31)의 출력을 클리어 신호(CL)로 입력하는 제3 D플립플롭(FF42)으로 이루어진다.

상기 수평동기신호 발생부(50)는 상기 카운터(CNT31)의 출력중 Q6, Q7의 32CLK과 64CLK의 신호를 입력하는 제3낸드 게이트(NA51)와, 상기 제3 낸드 게이트(NA51)의 출력을 데이터 입력으로 하고 상기 클럭발생부(20)의 출력신호(CLK)를 클럭 신호(CK)로 하며 프리세트 단자 및 클리어 단자가 전원 전위(5V)에 접속된 제4 D 플립플롭(FF51)과, 상기 제4 D플립플롭(FF51)의 출력(Q)을 프리세트 입력으로 하고, 클럭단자 및 입력단자가 접지전위에 연결되며, 상기 제1 D 플립플롭(FF31)의 출력신호(Q)를 클리어 신호(CL)로 입력으로하는 제5 D 플립플롭(FF52)으로 이루어진다.

상기 수직동기신호 발생부(60)는 상기 데이터 인에이블신호 발생부(40)로부터의 출력신호인 600CLK의 데이터 인에이블신호(DE)를 입력하여 480H의 수직 동기신호(VS)와 소정의 동기 신호(VSYNC)를 발생하기 위한 것이다.

상기 데이터 인에이블신호 발생부(30)로부터의 데이터 인에이블신호(DE)를 입력하여 카운팅하기 위한 12상태 바이너리 리플 카운터(CNT61)와, 상기 카운터(CNT61)의 12비트 출력신호중 Q3, Q4, Q10의 출력신호를 입력하는 제4낸드 게이트(NA61)와, 상기 카운터(CNT61)의 12비트 출력중 Q3, Q4, Q6의 출력을 입력으로 하는 제5 낸드 게이트(NA62)를 구비한다.

또한, 수직동기신호 발생부(60)는 데이터 인에이블 발생부(40)로부터의 데이터 인에이블 신호(DE)를 반전시키는 인버터(IN61)와, 상기 카운터(CNT61)의 출력 Q2를 입력신호로 하고, 반전된 데이터 인에이블 신호를 클럭신호로 하는 제6 D플립플롭(FF61)과, 상기 제5낸드 게이트(NA62)의 출력을 입력신호로 하여, 상기 인버터(IN61)를 통해 반전된 데이터 인에이블신호(DE)를 클럭 신호로 하는 제7 D플립플롭(FF62)과, 상기 제5 낸드 게이트(NA63)의 출력을 입력신호로 하여, 상기 인버터(INV61)을 통해 반전된 데이터 인에이블 신호(DE)를 클럭신호로 하는 제8D 플립플롭(FF63)과, 상기 제8 D플립플롭(FF63)의 출력(Q)을 프리세트(PR) 입력으로 하고, 데이터 입력(D)과 클럭(CR)을 접지 전위에 연결하며, 상기 제7D플립플롭(FF62)의 출력(Q)을 클리어 입력(CL)로 하는 제9 D플립플롭(FF64)를 구비한다.

또한, 상기 제7 D플립플롭(FF62)의 출력(/Q)을 상기 카운터(CNT61)의 리세트 신호로 입력한다. 또 제7 D플립플롭(FF62)의 출력신호(Q)를 클리어 신호(CL)로 입력하며, 제6 D플립플롭(FF61)의 출력(/Q)을 프리세트 신호(PR)로 입력하고 데이터 신호(D)와 클럭 신호(CK)를 접지에 연결한 제10 D플립플롭(FF65)을 구비한다.

한편, 인에이블 신호(ENAB)를 발생하는 인에이블 신호 발생부(70)는 상기 제9 플립플롭(FF64)의 출력(Q)을 제1 입력으로 하고, 데이터 인에이블 발생부(40)의 데이터 인에이블 신호(DE)를 제2 입력으로 하는 제1 앤드 게이트(AND1)로 구성한다.

상기 전원인가부(80)는 상기 전원 발생부(10)의 출력으로 인가되는 전원에 저항(R81)과 인버터(IN81), 다이오드(D81)와, 콘덴서(C81)를 접속하여 각 IC의 게이트 단의 전압 입력단에 과전압이 유입되는 것을 방지하도록 한다.

상기 구동 신호 발생부(1)의 출력 신호(VS, HS, DE, ENABL)와 클럭신호(CLK)를 인터페이스 회로로 전송하기 위하여 데이타 버스(90)와 버퍼부(100)로 구성된 출력부(3)에 있어서, 데이타 버스(90)는 상기 구동신호 발생부(1)의 출력신호(VS, HS,DE,ENABL)를 입력으로하며 상기 셀렉트 스위치(SW)의 출력에 의해 입력신호를 선택하여 출력한다. 즉, 제1 스위치가 온 되었을 경우에는 수직 동기 신호와 수평 동기 신호를 출력단자를 통해 출력하고, 또한 제2 스위치가 온되었을 경우에는 인에이블 신호(ENABL)를 출력단자를 통해 출력한다.

버퍼부(100)는 역부하에 대한 방지와 안정한 신호 레벨을 위해 상기 데이터 버스부(90)의 출력단에 접속되어 출력단(CN2)로 구동회로의 각각의 출력신호를 인가한다.

제 1 체크부(110)는 구동 스위치의 접속에 의한 5V의 입력신호와 구동회로의 수직 동기 신호를 입력으로하여 논리곱을 행하는 제2 앤드게이트(AND2)와, 제2앤드 게이트(AND2)의 출력을 베이스 단자에 인가하고 콜렉터를 외부 전원(12VB)에 연결하며, 에미터를 접지에 연결한 제1 트랜지스터(TR1)와, 저항(R11) 및 컨덴서(C111)로 구성되고 전원 전압과 구동회로의 정상적인 동작을 체크하여 출력단(CN2)의 제12 단자로 입력한다.

제 2 체크부(120)는 구동 스위치의 접속에 의한 5V의 입력신호와 외부 신호원(5B)을 입력으로하는 인버터(IN121)와, 인버터(IN121)의 출력을 베이스 입력으로 하고 콜렉터에 외부 전압원(5B)을 접속하고 에미터 단자를 접지시킨 제2 트랜지스터(TR2)와 저항(R121,R122)을 사용하여 외부 전압 온 신호를 발생시키고, 출력단의 제11단자로 입력한다. 또 구동 스위치의 접속에 의한 5V를 게이트 입력으로 하고 드레인 단자에 외부 전원(12B)를 접속하며 소오스단자가 접지에 연결된 제3 트랜지스터(TR3)와, 저항(R123-R124)을 사용하여 릴레이 온신호를 생성하여 출력단(CN2)의 제10 단자로 출력한다.

구동 회로 보호부(2)는 동시에 동일한 전압이 외부 및 내부로부터 인가되는 경우 이들중 하나를 차단하여 회로를 보호하기 위한 것으로서, 콘넥터(CN4)를 통해 외부 12V 전압과 콘넥터(CN5)를 통해 내부 12V 전압이 동시에 인가되는 경우 내부 12V 전압을 차단하고 외부 12V 전압을 출력하기 위한, 릴레이(RL131), 비교기(COM131) 및 트랜지스터(TR5)와 다수의 저항으로 구성된 제1 보호부(130)과, 5V 내 0부전압과 5B 외부전압이 동시에 인가될 때 외부 5B 전원 전압을 출력하기 위한, 릴레이(RL141), 비교기(COM141) 및 트랜지스터(TR6)와 다수의 저항으로 구성된 제2보호부(140)로 구성된다.

상기한 회로의 구성을 갖는 VGA 용 구동회로의 동작을 살펴보면, 12V의 외부 전압을 입력으로하는 전원 전압 발생부(10)는 구동회로의 동작을 위한 5V의 전압과, 3.3V의 전압을 출력한다. 이때 전원 전압 발생부(10)의 5V전원 전압 발생수단(11)은 방열판을 이용하여 7V의 전압을 열로써 방출하므로써 5V의 전원 전압을 발생시킨다. 동일한 방법으로 3.3V 전원 전압 발생수단(12)에서는 방열판을 통해 8.5V의 전압을 열로써 방출하고, 3.3V의 전원 전압을 출력하게 된다.

제1 커넥터(CN1)은 구동 스위치로 동작하며, 구동을 위한 온상태에서는 5V의 전원 전압을 구동회로 내부로 인가시킨다. 셀렉트 스위치(SW)는 구동되어질 LCM의 모듈에 따라 셀렉트 스위치(SW2)의 제1 또는 제2의 스위치를 온 시킨다.

전원 전압(5V)을 인가받은 클럭 발생부(20)는 VGA 용 구동회로를 구동시키기 위한 발진기(OSC21)를 동작시켜 25.175 MHz 주파수를 갖는 클럭신호(CLK)을 발생한다.

클럭신호(CLK)는 인버터(IN21)를 통하여 구동신호 발생부(1)의 카운터부(30)의 클럭신호로 인가되며, 인버터(IN21)의 출력신호는 인버터(IN22)를 통한 후, 데이터 인에이블 신호 발생부(40) 및 수평 동기신호 발생부(50)로 인가되어 구동회로를 동작시키기 위해 필요한 수평 동기 신호(HS)와 데이터 인에이블 신호(DE)를 생성시키기 위한 클럭으로 입력된다.

이어 수평 동기 신호(HS)와 데이터 인에이블(DE)신호를 발생시키기 위한 동작을 수행한다. 즉, 구동 신호 발생부(1)에 인가된 5V 전원은 전원 인가부(80)를 거쳐 카운터부(30), 데이터 인에이블 신호 발생부(40), 수평 동기 신호 발생부(50) 및 수직 동기 신호 발생부(60)에 인가된다.

카운터부(30)의 바이너리 리플 카운터(CNT31)를 입력된 클럭신호(CLK)를 카운팅하여 출력(Q1-Q2)를 생성한다. 상기 카운터(CNT31)의 출력(Q6,Q9,Q10)을 입력으로 하는 제1낸드 게이트(NA31)의 출력이 제1 D플립플롭(FF31)에 입력되면 프리세트(PR) 및 클리어 입력(CL)이 5V인 상태이므로 제1 D플립플롭(FF31)의 출력(Q)DL 800 CLK의 신호로 출력된다. 제1 D플립플롭(FF31)의 출력(/Q)은 상기 카운터(CNT31)의 리세트 신호(RST)로 인가되어 800 CLK까지만 카운팅되도록 한다. 또한 800 CLK의 제1 D플립플롭(FF31) 출력(Q)은 데이터 인에이블 신호 발생부(40)의 제3 D플립플롭(FF42)와 수평 동기 신호 발생부(50)의 제5 D플립플롭(FF52)의 클리어 신호(CL)로 입력된다.

상기 카운터(CN31)의 출력(Q6,Q8)을 입력으로 하는 제2낸드 게이트(NA41)의 출력이 제2 D플립플롭(FF41)으로 인가되면, 프리세트(PR) 및 클리어 입력(CL)이 5V이므로 제2 D플립플롭(FF41)은 160CLK의 신호를 출력한다. 제2D 플립플롭(FF41)의 출력이 제5 D플립플롭(FF42)의 프리세트 단자(PR)로 인가되므로 제5 D플립플롭(FF42)는 640 CLK의 출력신호(DE)를 발생시킨다.

또한, 상기 카운터(CNT31)의 출력(Q6,Q7)을 입력으로 하는 제3 낸드 게이트(NA51)의 출력은 제4 D플립플롭(FF51)으로 인가된다. 제4 D플립플롭(FF51)의 프리세트(PR)와 클리어 입력(CL)이 5V이므로 입력된 제3 낸드 게이트(NA51)부터의 입력 신호가 제5 D플립플롭(FF52)의 프리세트(PR)로 인가된다. 제5 D플립플롭(FF52)은 제1 D플립플롭(FF31)으로부터 입력되는 클리어 신호(CL)와, 제4 D플립플롭(FF51)으로부터 입력되어진 프리세트 신호(PR)에 의하여 640CLK의 수평 동기신호(HS)를 발생시킨다.

이어 수직 동기 신호(VS)를 발생시키기 위하여 상기 데이터 인에이블신호(DE)가 인가된 수직 동기신호 발생부(60)내의 카운터(CNT61)의 클럭신호로 인가되어 카운터(CNT61)는 출력신호(Q1-Q12)를 생성한다. 상기 카운터(CNT61)의 출력(Q2)을 제6 D플립플롭(FF61)의 데이터 입력단자로 인가한다. 프리세트 및 클리어 신호(CL)로 5V가 인가된 상태이므로 제6 D플립플롭(FF61)에서는 입력된 2H의 신호가 출력단에 출력되게 되며, 제6 D플립플롭(FF61)의 반전된 데이터 출력 신호(/Q)를 제10 D플립플롭(FF65)의 프리세트 신호로 인가한다.

상기 카운터(CNT61)의 출력(Q3,Q4,Q10)을 입력으로 하는 제4 낸드 게이트(NA61)의 528H 출력(Q)을 제7 D플립플롭(FF62)로 인가된다. 프리세트 및 클리어 신호(CL)로 5V가 인가된 상태이므로 제7 D플립플롭(FF61)에서는 입력된 528H의 신호를 제10 D플립플롭(FF65)의 클리어 신호(CL)로 인가하고, 반전 출력(/Q)을 상기 카운터(CN61)의 리세트 신호로 인가하여 528H 까지만 카운팅 하도록 한다.

상기 제10 D플립플롭(FF65)에서는 입력된 2H 프리세트 신호와 528H 클리어 신호(CL)에 의하여 526H 수직 동기신호(VS)가 출력된다.

상기 카운터(CNT61)의 출력(Q3,Q4,Q6)을 입력으로하는 제5 낸드 게이트(NA62)의 38H 출력이 제8 D플립플롭(FF63)의 데이터 입력으로 인가한다. 프리세트 및 클리어 입력(CL)이 5V신호가 인가되므로 제8 D플립플롭(FF63)의 출력(Q)은 입력에 의하여 변화하게 된다. 제8 D플립플롭(FF63)의 44H 출력(Q)은 제9 D플립플롭(FF64)의 리세트 신호로 인가되며 상기 제7 D플립플롭(FF62)에서 인가된 528H의 클리어신호에 따라 480H의 출력신호(VSYC)를 발생시킨다.

상기 출력 신호(VSINC)와, 데이터 인에이블 신호(DE)를 입력으로하여 논리곱을 수행하는 제1 앤드 게이트(AND1)로 구성된 인에이블 신호 발생부(70)는 입력된 두 신호(VSYNC, DE)를 논리곱하여 인에이블 신호(ENABL)를 발생시킨다.

상기 구동신호 발생부(1)의 출력신호(HS,VS,ENABL)를 입력으로 하는 출력부(3)에 있어서, 데이터 버스(90)는 셀렉트 스위치(SW)의 스위치(S1,S2)의 구동상태에 따라 입력된 신호를 출력한다. 즉, 셀렉트 스위치(SW2)의 제1 스위치가 온되었을 경우에 수평 동기 신호(HS)와 수직 동기 신호(VS)를 버퍼부(100)로 인가한다. 또한 셀렉트 스위치(SW2)의 제2스위치가 온되었을 경우에는 인에이블 발생부(70)의 인에이블 신호(ENABL)를 버퍼부(100)로 인가한다.

버퍼부(100)의 제1 버퍼(BU101)에는 수직 동기신호(VS)가 인가되며, 제2 버퍼(BU102)에는 수평 동기 신호(HS) 또는 인에이블 신호(ENABLE)가 인가되며, 제3 버퍼(BU103)에는 클럭신호(CLK)가 입력된다. 이때 버퍼부(100)는 상기 데이타 버스에서 인가되는 신호(VS,HS,ENABL)와 클럭신호(CLK)를 인터페이스 회로로 인가하기 위한 출력단(CN2)의 제9, 제8와 제5의 단자로 출력하는 한편, 수직 동기신호(VS)를 제1 체크부의 제2 앤드 게이트(AND2)로 인가한다.

제1 체크부(110)의 제4 앤드 게이트(AND4)는 출력단(CN2)의 출력(CN24)인 5V의 신호와 수직 동기신호(VS)를 논리곱하여 트랜지스터(TR1)의 베이스에 인가한다. 즉, 구동 스위치(SW1)가 온되어 정상적인 5V의 신호가 인가되어지고, 구동회로가 정상적인 동작을 수행하여 정확한 수직 동기신호를 출력할 경우에만 트랜지스터(TR1)이 턴 온되게 되어 출력단(CN2)의 단자(12)에는 0V의 신호가 입력된다. 이 신호에 의해 LCM 구동을 위한 인터페이스 회로는 정상적인 구동회로의 동작을 인식하게 되어 LCM에 구동회로에서 생성된 수평 및 수직동기 신호(HS, VS)와, 데이터 인에이블 신호(DE)가 인가되어 구동회로에 의해 LCM이 동작하게 된다.

한편 정상적이지 못한 경우에는 출력단(CN2)의 단자(12)에 12V의 신호가 입력된다. 이에 따라 인터페이스 회로에 입력되는 외부 입력신호가 LCM에 인가되어 진다.

제2 체크부(120)는 구동 스위칭용의 제1 커넥터(CN1)가 온되어 정상적인 신호가 공급될 경우, 트랜지스터(TR2)는 턴 오프되고, 트랜지스터(TR3)는 턴 온되므로 각각의 트랜지스터(TR2,TR3)의 콜렉터 단자로부터의 IC 구동용 전압 5V, 0V의 신호가 커넥터(CN2)의 단자(11,10)로 출력된다. 제1 커넥터(CN1)가 오프될 경우에는 0V, 릴레이 구동용 전압 12V의 신호가 커넥터(CN2)의 단자(11,10)에 인가된다.

따라서 인터페이스 회로내부에서는 제1 체크부(110)와 동일한 역할을 수행하는 동작을 행하게 되며, 정상적으로 구동회로가 동작되어질 때에는 구동회로의 출력신호가 LCM에 인가되어지게 된다.

또한 본 발명의 액정모듈 구동회로에서는, 회로부호부(90)를 통해 동시에 외부 12B 및 내부 12V 전압이 인가되는 경우, 비교기(COM91)의 출력에 의해 릴레이(RL91) 구동용 트랜지스터(Q91)를 구동시켜 외부 12B이 선택되어 회로를 보호하고, 외부 전압(5B)과 내부 전압(5V)이 인가되는 경우에는 비교기(COM92)의 출력에 의해 릴레이(RL92) 구동용 트랜지스터(Q91)를 구동시켜 외부 전압(5B)이 선택되도록 하여 회로를 보호하게 된다.

또다른 실시예를 위하여 본 발명에 따른 클럭발생부(20)의 오실레이터(OSC21)를 소켓 타입으로 형성하므로써 XGA용의 구동신호를 생성하기 위하여 XGA용의 클럭 주파수를 발생시키는 오실레이터(OSC21)로 교체하여 사용하도록 한다.

즉, 본 발명은 구동 스위치를 온하여 구동회로에 IC 구동을 위한 5V의 전압을 인가하고, LCM 모듈의 모델에 따라 셀렉트 스위치를 구동시킨다. 이어 액정 모듈의 종류에 따른 구동을 위한 클럭을 발생시킨후, 클럭을 카운팅한다. 카운팅한 출력을 이용하여 수평 동기 발생부로 수평동기 신호를 생성하고, 데이터 인에이블 발생부로 데이터 인에이블 신호를 생성한다.

이어서 데이터 인에이블 신호를 수직 동기신호를 발생시키기 위한 클럭 신호로 사용하여 수직동기 신호를 생성한다. 생성된 데이터 인에이블 신호와 수직 동기신호를 이용하여 인에이블 발생부에서 인에이블 신호를 생성한다. 상기 구동 신호 발생부의 출력 신호를 출력부로 인가한 후, 셀렉트 스위치의 출력에 따라 입력신호를 선택적으로 LCM 구동을 위한 인터페이스 회로와 접속된 출력단으로 인가한다.

또한, 출력의 수직 동기 신호 출력과 입력된 전원 전압을 테스트하여 구동 회로의 정상 동작 여부를 체크하고, 이 체크 결과를 출력단으로 인가하는 것이다.

본 발명에 따른 구성을 갖는 액정 모듈 구동회로에 의하면, 구동되어질 모듈에 따라 스위치를 변환시키도록 함으로써 VGA급 액정 모듈의 인에이블모드 및 동기모드 등을 구동가능하게 한다.

Claims

액정 모듈의 에이징 테스트와 패널 테스트를 실시하기 위한 VGA용 액정모듈 구동회로에 있어서, 구동 회로에 전압을 공급하기 위한 전원전압 발생부와; 액정 모듈에 적합한 25.175MHz의 클럭신호 CLK를 발생시키기 위한, 교체 가능한 소켓타입의 클럭 발생부와; 상기 클럭 발생부로부터의 27.175MHz의 클럭 신호를 입력으로하여 480H의 수직동기신호 및 640H의 수평 동기 신호와 데이터 인에이블 신호 및 인에이블 신호를 발생시키는 구동신호 발생부와; 상기 구동신호 발생부의 출력신호를 입력신호로 하며 셀렉트 스위치의 출력에 의해 입력신호를 선택하여 출력하는 출력부와; 상기 출력부의 출력 신호를 LCM 구동을 위한 인터페이스 회로의 기판에 접속된 출력단과; 출력부의 출력신호를 입력하여 구동회로의 정상적인 동작을 체크하는 제1체크부와; 구동 스위치의 동작 여부에 따라 인터페이스 기판으로 IC 구동용 5V의 전압과, 릴레이 구동용 12V의 전압을 상기 출력단으로 출력하는 제2 체크부와; 외부 및 내부로부터 동시에 전원전압이 인가되는 경우 외부전압을 선택하여 구동회로를 보호하기 위한 회로 보호부를 포함하는 것을 특징으로 하는 액정모듈 구동회로.
제1항에 있어서, 상기 셀렉트 스위치는 출력단의 입력신호를 구동시킬 모듈의 종류에 따라 선택적으로 출력하기 위한 제어신호를 출력하기 위한 것임을 특징으로 하는 액정모듈 구동회로.
제1항에 있어서, 상기 구동 신호 발생부는 25.175MHz의 클럭신호를 카운트하여 소정의 출력 신호를 생성하여 카운터부와, 상기 카운터부의 출력을 인가받아 640 CLK의 데이터 인에이블 신호를 발생시키기 위한 데이터 인에이블신호 발생부와, 상기 카운터부의 출력을 인가받아 640CLK의 수평 동기 신호를 발생시키기 위한 수평 동기 발생부와, 640CLK의 상기 데이터 인에이블 신호를 인가 받아 480H의 수직 동기 신호를 발생시키기 위한 수직 동기 신호 발생부와, 상기 데이터 인에이블 신호 발생부와 수직 동기 신호 발생부의 출력신호를 입력으로하여 인에이블 신호를 발생하는 인에이블 신호 발생부를 포함한 것을 특징으로 하는 액정모듈 구동회로.
제3항에 있어서, 상기 카운터부는 상기 클럭발생부로부터 25.175MHz의 클럭신호를 카운팅하여 제1 내지 제12출력신호를 출력하는 제1 카운터와, 상기 제1 카운터의 제6, 제9 및 제10출력신호를 입력으로하는 제1낸드 게이트와, 상기 제1 낸드 게이트의 출력 신호를 데이터 입력신호로 하고 프리셋단자와 클리어 단자가 전원 전위에 연결되고, 상기 클럭 발생부의 출력신호를 클럭신호로 하는 제1플립플롭과, 상기 제1플립 플롭의 반전된 출력을 상기 제1 카운터의 리세트 단자에 접속시켜 상기 제1 카운터를 리셋시키도록 구성한 것을 특징으로 하는 액정모듈 구동회로.
제3항에 있어서, 상기 데이터 인에이블 신호 발생부는 상기 제1 카운터의 제6 및 제8 출력신호를 입력으로 하는 제2낸드 게이트와, 상기 제2낸드 게이트의 출력을 데이터 신호로 하며 프리셋 단자와 클리어 단자가 전원 전위에 연결되고, 클럭 발생부의 출력신호를 클럭신호로 하는 제2플립플롭과, 상기 제2플립플롭의 출력을 프리세트 신호로 입력하고, 데이터 신호 단자의 클럭신호 단자가 접지되며, 상기 제1플립플롭의 출력을 클리어 신호로 입력하는 제5플립플롭으로 구성된 것을 특징으로 하는 액정모듈 구동회로.
제3항에 있어서, 상기 수평 동기 신호 발생부는 상기 제1 카운터와 제6 및 제7 출력신호를 입력하는 제3낸드 게이트와, 상기 제3 낸드 게이트의 출력을 데이터 입력으로 하고 상기 클럭발생부의 출력신호를 클럭 신호로 하며, 프리세트 단자 및 클리어 단자가 전원 전위에 접속된 제3플립플롭과, 상기 제3플립 플롭의 출력을 프리세트 입력으로 하고, 클럭단자 및 입력단자가 접지전위에 연결되며, 상기 제3플립플롭의 출력신호 클리어 신호로 입력으로하는 제4 플립플롭으로 구성된 것을 특징으로 하는 액정모듈 구동회로.
제3항에 있어서, 상기 수직동기신호 발생부는 상기 데이터 인에이블신호 발생부로부터의 640CLK의 데이터 인에이블신호를 입력하여 카운팅하여 제1 내지 제12출력신호를 발생하는 제2 카운터와, 상기 제2 카운터의 제2출력신호를 입력으로 하고, 프리세트 단자 및 클리어 단자가 전원 전위에 접속된 제6플립플롭과, 상기 제2 카운터의 제3, 제4 및 제10출력신호를 입력하는 제4낸드 게이트와, 상기 제2 카운터의 제3, 제4 및 제6출력신호를 입력으로 하는 제5 낸드 게이트와, 상기 데이터 인에이블 신호를 반전시키는 제5 인버터와, 상기 제2 카운터의 출력신호를 입력으로 하고, 반전된 데이터 인에이블 신호를 클럭신호로 하는 제6 플립플롭과, 해 반전된 데이터 인에이블신호를 클럭 신호로 하는 제7플립플롭과, 상기 제5 낸드 게이트의 출력을 입력신호로 하여, 상기 제5 인버터를 통해 반전된 데이터 인에이블 신호를 클럭신호로 하는 제8플립플롭과, 상기 제8플립플롭의 출력을 프리세트 입력으로 하고, 데이터 입력과 클럭단자를 접지 전위에 연결하며, 상기 제7플립플롭의 출력을 클리어 입력으로 하는 제9플립플롭으로 구성된 것을 특징으로 하는 액정모듈 구동회로.
제3항에 있어서, 인에이블 신호를 발생하는 인에이블 신호 발생부는 상기 제9 플립플롭의 출력을 제1 입력으로 하고, 데이터 인에이블 발생부의 데이터 인에이블 신호를 제2 입력으로 하는 제1 앤드 게이트로 이루어진 것을 특징으로 하는 액정모듈 구동회로.