JPH06149175A - 表示パネル用駆動回路 - Google Patents

Abstract

(57)【要約】 【目的】関連回路とともに集積回路装置に組み込まれる
表示パネルのデータ線用の駆動回路を正確に試験できる
ようにする。 【構成】入力信号の論理状態に応じてパネル上の表示に
適する電位レベルの表示電圧Vdを出力する出力回路20
と、試験時にのみ所定論理状態に置かれる試験制御信号
St１を受ける試験端子Tt１と、表示データDvおよび試験
制御信号St１を受けて出力を出力回路20に与える論理ゲ
ート回路30とから駆動回路50を構成し、駆動回路50の試
験時に試験端子Tt１に与える試験制御信号St１により出
力回路20から出力させる表示電圧Vdの状態を指定できる
ようにする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶形等の表示パネルの
データ線を表示データに応じて駆動する表示パネル用の
駆動回路に関する。

【０００２】

【従来の技術】ＯＡ機器等の各種電子装置には表示装置
が組み込まれる例が非常に多くなっており、この表示装
置はもちろん表示パネルと表示駆動回路とからなるが、
構成をできるだけ簡単化するためとくに小形の表示装置
ではその表示駆動回路を単一の半導体集積回路装置に組
み込んでしまう例が多くなっている。図３はかかる例を
ブロック図で簡略に示すものである。

【０００３】例えば液晶形である表示パネル１には走査
線1aとデータ線1bを介し駆動される多数の画素1cが配列
されており、単一の集積回路装置内に組み込まれる表示
駆動回路は走査線1aを駆動する走査駆動回路２と，デー
タ線1bを駆動するデータ駆動回路３と，パネルに表示す
べきキャラクタ等のパターンを記憶するＲＯＭ３と，キ
ャラクタを含むパネル上の表示パターンを記憶するＲＡ
Ｍ４と，それから表示パターンを読み取ってシリアルな
表示データDvに変換するデータ変換回路５と,制御パル
ス発生回路６等からなる。操作駆動回路２は制御パルス
発生回路６から受けるパルスに応じて駆動する走査線1a
を順次に切り換え、データ駆動回路３はその記憶部3aに
クロックパルスCPに同期して表示データDvを受けて記憶
した後、その駆動部3bによりこの記憶内容に応じてデー
タ線1bを駆動する。本発明はこの駆動部3b内の各データ
線1bに対応する駆動回路3cに関する。

【０００４】図４の左側に駆動部3bの回路例を示す。図
で一点鎖線で囲まれた出力回路20が図３の各駆動回路3c
に対応し、駆動部3b内の多数の出力回路20に対し共通に
図の上下に分けて示す電源回路10が設けられる。図３の
表示パネル１は液晶形で表示周期ごとに表示電圧の極性
を切り換えて交流駆動されるので、この電源回路10は極
性指定信号Spの論理状態に応じて出力回路20に与える１
対の電源電位VpとVnを切り換える役目を果たす。その上
側部分はｐチャネルトランジスタ11とアナログスイッチ
12とインバータ13からなり、例えば極性指定信号Spがハ
イのときに5V,ローのときに3Vの電位を電源電位Vpに与
え、同様にｎチャネルトランジスタ14とアナログスイッ
チ15とインバータ16からなる下側部分は極性指定信号Sp
のハイ,ローに応じそれぞれ例えば2Vと0Vの電位を電源
電位Vnに与える。

【０００５】出力回路20は前述の表示データDvと極性指
定信号Spを受けるイクスクルーシブノアゲート21と, そ
の出力と１対の電源電位VpとVnを受け図３のデータ線1b
上に表示電圧Vdを乗せる増幅用のインバータ22とからな
り、極性指定信号Spがハイのときは表示データDvのハ
イ, ローに応じそれぞれ2Vと5Vの表示電圧Vdを出力し、
極性指定信号Spがローのとき表示データDvのハイ, ロー
に応じそれぞれ0Vと3Vの表示電圧Vdを出力する。なお、
図３の走査駆動回路２も極性指定信号Spを受けてその論
理状態に応じ走査線1a上に乗せる走査電圧を切り換える
ので、これにより表示パネル１の画素1cに掛かる電圧が
正負に切り換えられる。

【０００６】

【発明が解決しようとする課題】以上のように、図３の
駆動回路3cないしは図４の出力回路20は例えば液晶形の
表示パネル１の画素1cを表示データDvに応じてそのパネ
ル上の表示に適した電位レベル0V〜5Vの表示電圧Vdで駆
動するものであるが、前述のようにその関連回路ととも
に集積回路装置内に組み込まれてしまっているため、こ
れを例えば図４の右側に示すように試験装置60と接続し
て試験する際に試験精度を充分高めるのが困難な問題が
ある。

【０００７】すなわち試験装置60による試験に際して
は、その切換回路部61に図３のデータ駆動回路３内の出
力回路20をすべて接続し、それらから出力される表示電
圧VdをクロックパルスCPに同期して本体部62に順次に読
み込みながらその電圧値を試験して行くのであるが、ク
ロックパルスCPの周期がごく短いので電圧値の大まかな
良否は判定できても測定誤差を１％以下に抑えるのは非
常に困難である。精度を上げるために本体部62内に表示
電圧Vdを読み込むクロックパルスCPの周期を長くしよう
としても、集積回路装置が早いクロックパルスCPで動作
して表示電圧Vdが切り換わってしまうのでもちろん意味
がない。

【０００８】また、特定の出力回路20からの表示電圧Vd
の0V〜5V内の特定の電位レベル値を正確に試験しようと
しても、各出力回路20からは図３のＲＡＭ４内の記憶内
容に基づく表示データDvに対応する電位レベルしか得ら
れず、ＲＡＭ４の記憶内容の入れ換えには試験を中断す
る必要があるので試験効率が著しく低下してしまう。か
かる事情から、本発明の目的は関連回路とともに集積回
路装置に組み込まれる表示パネルの駆動回路を正確に試
験できるようにすることにある。

【０００９】

【課題を解決するための手段】上記の目的は本発明によ
れば、前述のように表示データに応じて表示パネルの画
素に表示するに適する電位レベルで表示電圧を発生する
駆動回路を、入力信号の論理状態に応じパネル上の表示
に適した電位レベルの表示電圧を出力する出力回路と,
試験時にのみ所定の論理状態に置かれる試験制御信号を
受ける試験端子と, 表示データと試験制御信号を受けて
出力を出力回路に与える論理ゲート回路とから構成し、
試験端子に与える試験制御信号により出力回路に出力さ
せる表示電圧の状態を指定できるようすることによって
達成される。

【００１０】なお、上記の構成中の試験端子は複数の駆
動回路に対して共通に設けることでよく、この試験端子
に対してトランジスタや抵抗等の電位引き下げ手段ある
いは電位引き上げ手段を設けて試験制御信号を駆動回路
の正規の動作中に試験時とは逆の論理状態に置くように
するのがよい。駆動回路を表示パネルに接続してその表
示状態から目視により各駆動回路の良否を簡単に判定し
得るようにするため、試験端子に賦与する試験制御信号
により出力回路に反転された表示データに対応する状態
の表示電圧を出力させるのが有利であり、この場合は単
一の試験端子を設けることでよい。この目視判定はスク
リーニング試験であるが、さらに各駆動回路による表示
電圧の電圧値を正確に試験する際には、試験端子に賦与
する試験制御信号により出力回路に出力させる表示電圧
の電位レベルを指定できるようにするのが有利であり、
この場合は試験端子を複数個設けて複数の試験制御信号
により駆動回路の動作を切り換えるのがよい。この際、
表示パネルが交流駆動形の場合はパネル表示の極性指定
信号を試験制御信号の一部に用い、出力回路に出力させ
る表示電圧を指定電位レベルに固定できるようにするの
がよい。

【００１１】

【作用】本発明は駆動回路が組み込まれる集積回路装置
に試験端子を設けるとともに、駆動回路に従来の出力回
路のほかに前段に論理ゲート回路を設けて表示データを
これに与え、かつ試験端子からこの論理ゲート回路に試
験制御信号を与えてその動作を切り換えることにより、
出力回路から出力させる表示電圧を所望の試験に適した
状態, 例えば反転された表示データに対応する状態やそ
の取り得る複数の電位レベル中の特定の状態に指定でき
るようにするものである。

【００１２】

【実施例】以下、図面を参照しながら本発明の実施例を
説明する。図１は駆動回路が表示パネルの表示状態によ
り試験される場合の実施例を回路図と表示パネル上の表
示パターン例によって示し、図２は駆動回路がその出力
である表示電圧の電圧値を試験装置で測定して試験する
場合の実施例を回路図により示す。なお、これらの実施
例による駆動回路は図３の表示パネル１の表示駆動回路
用の集積回路装置に組み込まれ、かつその出力回路は図
４の電源回路10によって作られた１対の電源電位VpとVn
を受けるものとする。

【００１３】図１の実施例の駆動回路50は、同図(a) に
示すように出力回路20とその前段の論理ゲート回路30と
試験端子Tt１から構成される。図３の従来例と同じくイ
クスクルーシブノアゲート21とインバータ22からなる出
力回路20と複数の論理ゲートからなる論理ゲート回路30
は図３の表示パネル１のデータ線1bごとに設けられ、試
験端子Tt１は複数個の駆動回路50に対して共通に設けら
れ、かつ図示の例ではこの試験端子Tt１の電位引き下げ
用に高オン抵抗をもつ小さなトランジスタ41が接続され
る。このｎチャネル形のトランジスタ41はゲートがハイ
Ｈの電位にあるので常時オン状態にあり、これにより試
験端子Tt１はローの電位に保たれていて試験制御信号St
１を受けたときにのみハイの電位になる。

【００１４】論理ゲート回路30はこの試験端子Tt１の電
位と表示データDvを受け、その複合論理ゲート31は１対
のアンドゲート31ａおよび31ｂとそれらの出力を受ける
ノアゲート31ｃから構成され、アンドゲート31ａには表
示データDvと試験端子Tt１の電位のインバータ33による
補信号を, アンドゲート31ｂには表示データDvのインバ
ータ32による補信号と試験端子Tt１の電位をそれぞれ与
え、ノアゲート31ｃの出力信号をインバータ34を介して
出力回路20に対し出力させる。試験端子Tt１の電位がロ
ーの間はアンドゲート31ａの方がイネーブルされて表示
データDvがそのまま出力回路20に与えられるが、試験制
御信号St１により試験端子Tt１の電位がハイになると、
今度はアンドゲート31ｂの方がイネーブルされるので反
転された表示データDvが出力回路20に与えられる。

【００１５】出力回路20はこのような論理ゲート回路30
の出力と極性指定信号Spとをイクスクルーシブノアゲー
ト21に受け、その出力と電源電位Vp, Vnからインバータ
22によって作られた表示電圧Vdを駆動回路50の出力端子
Tsから図３の表示パネル１のデータ線1bに乗せる。図１
(b) と(c) はこの表示電圧Vdによる表示パネル１上の表
示状態を英字Ｔのキャラクタについて示し、図１(b) が
表示データDvのままの場合の正規パターンPn, 同図(c)
が表示データDvが論理ゲート回路30により反転された場
合の反転パターンPiであり、表示の暗部にハッチングが
付されている。図１の実施例の駆動回路50ではこのよう
にその表示電圧Vdを表示パネル１に表示させることによ
り、その試験ないしはスクリーニングのための良否の判
定をごく簡単な目視によって正確かつ能率的に行なうこ
とができる。

【００１６】図２の実施例では、論理ゲート回路30に図
１の実施例がもつ機能に加えて表示電圧Vdの電位レベル
を指定する機能をもたせる。このため、論理ゲート回路
30に複合論理ゲート31と同じ複合論理ゲート35を追加す
るとともに、試験端子Tt２を設けてそれから与える試験
制御信号St２とそのインバータ36による補信号により複
合論理ゲート35の１対のアンドゲートを交互にイネーブ
ルさせ、一方のアンドゲートには複合論理ゲート31の出
力をインバータ34を介して与え、他方のアンドゲートに
はもう一つの試験端子Tt３から試験制御信号St３を与え
る。また、出力回路20には複合論理ゲート35の出力をイ
ンバータ37を介して与える。なお、試験端子Tt２とTt３
には試験端子Tt２に対すると同様に図のように電位引き
下げ用のトランジスタ42と43をそれぞれ設けるのがよ
い。

【００１７】この実施例では試験制御信号St２がローの
間は複合論理ゲート35の図の上側のアンドゲートがイネ
ーブルされるので、図１の実施例と同じく複合論理ゲー
ト31からの表示データVdないしはその反転データが出力
回路20に与えられるが、試験端子Tt２からハイの試験制
御信号St２を複合論理ゲート35に与えるとその下側のア
ンドゲートがイネーブルされるので、試験端子Tt３から
の試験制御信号St３と同じハイ, ローの信号を出力回路
23に与えてそれに出力させる表示電圧Vdの電位レベルを
指定できる。この試験モードでは駆動回路50の出力端子
Tsを図４の試験装置60に接続しかつその切換回路部61に
極性指定信号Spを与えて、表示電圧Vdを本体部62に順次
読み取らせながらその電圧値を正確に測定する。

【００１８】この際、極性指定信号Spの周期は図４のク
ロックパルスCPよりもずっと長く、かつ表示電圧Vdが試
験制御信号St３とこの極性指定信号Spにより指定される
電位レベルに固定されるから、表示電圧Vdの値を１％以
下ないし0.01Ｖ程度の誤差で正確に測定できる。なお、
試験装置60の性能によりこれでもなお測定上の時間的余
裕がない場合は、極性指定信号Sp用の試験端子を設けて
その電位を外部制御しながら極性指定信号Spを試験制御
信号として利用するのがよい。なお、以上説明した実施
例の論理ゲート回路30ではアンドゲートとノアゲートの
複合論理ゲート31と35を利用したが、種々の論理ゲート
の組み合わせによって同等の機能を論理ゲート回路30に
もたせる得る。このように本発明は実施例に限らずその
要旨内で種々の態様で実施をすることができる。

【００１９】

【発明の効果】以上のように本発明では、表示パネルの
画素を表示データに応じ駆動する表示電圧を発生する駆
動回路を、入力信号の論理状態に応じて表示電圧をパネ
ル上の表示に適する電位レベルで出力する出力回路と,
試験時にのみ所定の論理状態に置かれる試験制御信号を
受ける試験端子と, 表示データと試験制御信号を受けて
出力を出力回路に与える論理ゲート回路とから構成し
て、試験端子に与える試験制御信号によって出力回路に
出力させる表示電圧の状態を指定できるようにしたの
で、表示パネル上の表示データやその反転データの表示
から駆動回路の良否を目視で判定するスクリーニング試
験をごく簡単に行ない、さらに試験制御信号により電位
レベルを指定しながら表示電圧の電圧値を正確に測定し
て試験の精度を従来より格段に高めることができる。

【図面の簡単な説明】

【図１】本発明の駆動回路を表示パネルの表示状態から
試験する場合の実施例を示し、同図(a) は駆動回路の回
路図、同図(b) は表示パネル上の正規な表示のパターン
図、同図(c) はその反転された表示のパターン図であ
る。

【図２】本発明の駆動回路をその出力表示電圧の電圧値
の測定によって試験する場合の実施例を示す駆動回路の
回路図である。

【図３】表示パネルと本発明の駆動回路が組み込まれる
その表示駆動回路とを例示する構成回路図である。

【図４】従来の駆動回路を関連回路および試験装置とと
もに示す回路図である。

【符号の説明】

１ 表示パネル 1c 画素 20 出力回路 30 論理ゲート回路 31 複合論理ゲート 35 複合論理ゲート 41 試験端子用電位引き下げトランジスタ 42 試験端子用電位引き下げトランジスタ 43 試験端子用電位引き下げトランジスタ 50 駆動回路 60 試験装置 Dv 表示データ Pi 反転された表示パターン Pn 正規の表示パターン St１ 試験制御信号 St２ 試験制御信号 St３ 試験制御信号 Tt１ 試験端子 Tt２ 試験端子 Tt３ 試験端子 Vd 表示電圧 Vp 電位レベルとしての電源電位 Vn 電位レベルとしての電源電位

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０９Ｇ 3/04 Ｎ 9378−5Ｇ

Claims (4)

【特許請求の範囲】
1. 【請求項１】表示パネルの画素を表示データに応じパネ
   ル上の表示に適した電位レベルの表示電圧で順次駆動す
   る回路であって、入力信号の論理状態に応じパネル上の
   表示に適した電位レベルの表示電圧を出力する出力回路
   と、試験時にのみ所定の論理状態に置かれる試験制御信
   号を受ける試験端子と、表示データと試験制御信号を受
   けて出力を出力回路に入力信号として与える論理ゲート
   回路とを備え、試験端子に与える試験制御信号により出
   力回路に出力させる表示電圧の状態を指定できるように
   したことを特徴とする表示パネル用駆動回路。
2. 【請求項２】請求項１に記載の回路において、試験端子
   に賦与する試験制御信号によって出力回路に反転された
   表示データに対応する状態の表示電圧を出力させるよう
   にしたことを特徴とする表示パネル用駆動回路。
3. 【請求項３】請求項１に記載の回路において、試験端子
   に賦与する試験制御信号により出力回路に出力させる表
   示電圧の電位レベルを指定できるようにしたことを特徴
   とする表示パネル用駆動回路。
4. 【請求項４】請求項３に記載の回路において、パネル表
   示の極性指定信号を試験制御信号の一部に用いて出力回
   路に出力させる表示電圧を指定電位レベルに固定できる
   ようにしたことを特徴とする表示パネル用駆動回路。