JPH09171166A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH09171166A JPH09171166A JP33057895A JP33057895A JPH09171166A JP H09171166 A JPH09171166 A JP H09171166A JP 33057895 A JP33057895 A JP 33057895A JP 33057895 A JP33057895 A JP 33057895A JP H09171166 A JPH09171166 A JP H09171166A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- voltage
- liquid crystal
- initialization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 液晶表示装置の表示品位の向上を図る。
【解決手段】 液晶表示装置において、表示制御信号と
して外部から供給される外部表示能動化信号（外部ＤＩ
ＳＰ−ＯＦＦ）に信号処理を施し内部表示能動化信号
（内部ＤＩＳＰ−ＯＦＦ）に変換して走査回路２と信号
回路３に供給する変換回路６を設け、この変換回路６
は、電源電圧ＶＤＤが所定値に上昇したことを検出する
電圧検出回路６３と、この検出回路の検出信号ＤＴを所
定時間Ｔ２遅延して内部表示能動化信号として出力する
遅延回路６１と、この遅延回路６１の動作を初期化する
ための初期化信号を発生する初期化回路６４を備えて構
成し、この初期化回路６４は、電源電圧検出回路６３の
検出信号ＤＴと外部表示能動化信号（外部ＤＩＳＰ−Ｏ
ＦＦ）が所定状態の場合に初期化信号を発生する構成と
した。
して外部から供給される外部表示能動化信号（外部ＤＩ
ＳＰ−ＯＦＦ）に信号処理を施し内部表示能動化信号
（内部ＤＩＳＰ−ＯＦＦ）に変換して走査回路２と信号
回路３に供給する変換回路６を設け、この変換回路６
は、電源電圧ＶＤＤが所定値に上昇したことを検出する
電圧検出回路６３と、この検出回路の検出信号ＤＴを所
定時間Ｔ２遅延して内部表示能動化信号として出力する
遅延回路６１と、この遅延回路６１の動作を初期化する
ための初期化信号を発生する初期化回路６４を備えて構
成し、この初期化回路６４は、電源電圧検出回路６３の
検出信号ＤＴと外部表示能動化信号（外部ＤＩＳＰ−Ｏ
ＦＦ）が所定状態の場合に初期化信号を発生する構成と
した。
Description
【０００１】
【発明の属する技術分野】本発明は液晶表示装置に関す
る。
る。
【０００２】
【従来の技術】従来より、液晶層を挟んで互いに直交す
る電極群を有する液晶パネルの駆動、いわゆる単純マト
リクス駆動においては、一方の電極群の電極に順次電圧
レベルの高い電圧を与え、その電圧レベルの高い電圧を
印加しているときに他方の電極群に画信号に応じた電圧
を与える線順次走査を行っており、さらに液晶に直流を
印加しないために特公昭５７−５７７１８号公報に示さ
れるように極性反転をさせていた。
る電極群を有する液晶パネルの駆動、いわゆる単純マト
リクス駆動においては、一方の電極群の電極に順次電圧
レベルの高い電圧を与え、その電圧レベルの高い電圧を
印加しているときに他方の電極群に画信号に応じた電圧
を与える線順次走査を行っており、さらに液晶に直流を
印加しないために特公昭５７−５７７１８号公報に示さ
れるように極性反転をさせていた。
【０００３】つまり、例えばここにＶＬとＶＨという電
圧と、その中間電圧Ｖｂ１〜４があったとする。そし
て、フレーム毎に極性反転することで交流駆動すること
を例に取る。最初のフレームの特定の時間にＹｎの電極
にＶＬを与え、他のＹ電極にはＶｂ１を与えることでＹ
ｎを走査し、他方Ｙｎに対応する１行分の画信号に応じ
てＸ電極群に、表示したいとき（選択画素）はＶＨを、
表示させたくないとき（非選択画素）はＶｂ２を与え
る。そして次のフレームにおいて、特定の時間にＹｎの
電極にＶＨを与え、他のＹ電極にはＶｂ４を与えること
でＹｎを走査し、他方Ｙｎに対応する１行分の画信号に
応じてＸ電極群に、表示したいときはＶＬを、表示させ
たくないときはＶｂ３を与える。このようにして表示さ
せたい画素にＶＬ−ＶＨ電圧を与えるが、走査側電極に
ＶＨまたはＶＬの電圧を与え、他方信号電極にはＶＬ又
はＶＨの電圧を与えることで、画素の選択と交流化を行
ってきた。
圧と、その中間電圧Ｖｂ１〜４があったとする。そし
て、フレーム毎に極性反転することで交流駆動すること
を例に取る。最初のフレームの特定の時間にＹｎの電極
にＶＬを与え、他のＹ電極にはＶｂ１を与えることでＹ
ｎを走査し、他方Ｙｎに対応する１行分の画信号に応じ
てＸ電極群に、表示したいとき（選択画素）はＶＨを、
表示させたくないとき（非選択画素）はＶｂ２を与え
る。そして次のフレームにおいて、特定の時間にＹｎの
電極にＶＨを与え、他のＹ電極にはＶｂ４を与えること
でＹｎを走査し、他方Ｙｎに対応する１行分の画信号に
応じてＸ電極群に、表示したいときはＶＬを、表示させ
たくないときはＶｂ３を与える。このようにして表示さ
せたい画素にＶＬ−ＶＨ電圧を与えるが、走査側電極に
ＶＨまたはＶＬの電圧を与え、他方信号電極にはＶＬ又
はＶＨの電圧を与えることで、画素の選択と交流化を行
ってきた。
【０００４】このような方法は電圧の比較的大きい電圧
が取り扱える走査側、信号側の駆動回路（集積回路）が
準備されればそれでよく、例えば走査電極の数が３〜４
本のときは数ボルトの低い電圧でよいが、走査電極数が
多くなってそれにより時分割数が大きくなると、実効値
を確保するためにＶＬ〜ＶＨ間電圧が大きくなり、例え
ば１／２００デューティでは＋２０〜＋３５ボルトが必
要となる。これにより交流化信号の切替え時に液晶に起
因する大きな容量性負荷電流が流れ、消費電力が多くな
る。また最近の液晶表示装置は、６４０×４８０画素
（ＶＧＡ）から１０２４ＲＧＢ×７６８画素（カラーＸ
ＧＡ）（信号側１ライン画素数３０７２）にまで発展し
ようとしており、そのためにはデータ転送時間その他の
動作が高速化するので高速高耐圧集積回路が必要になっ
てきた。しかし集積回路にとって、高速化と高耐圧化は
相反する仕様であり、実現が困難となっていた。
が取り扱える走査側、信号側の駆動回路（集積回路）が
準備されればそれでよく、例えば走査電極の数が３〜４
本のときは数ボルトの低い電圧でよいが、走査電極数が
多くなってそれにより時分割数が大きくなると、実効値
を確保するためにＶＬ〜ＶＨ間電圧が大きくなり、例え
ば１／２００デューティでは＋２０〜＋３５ボルトが必
要となる。これにより交流化信号の切替え時に液晶に起
因する大きな容量性負荷電流が流れ、消費電力が多くな
る。また最近の液晶表示装置は、６４０×４８０画素
（ＶＧＡ）から１０２４ＲＧＢ×７６８画素（カラーＸ
ＧＡ）（信号側１ライン画素数３０７２）にまで発展し
ようとしており、そのためにはデータ転送時間その他の
動作が高速化するので高速高耐圧集積回路が必要になっ
てきた。しかし集積回路にとって、高速化と高耐圧化は
相反する仕様であり、実現が困難となっていた。
【０００５】
【発明が解決しようとする課題】そこで本願出願人は、
この様な相反する仕様を満足する液晶表示装置を特願平
６−２７９２２３号によって提案した。しかしながら、
この液晶表示装置において、次のような新たな問題があ
ることが分かった。すなわち、液晶表示装置に接続され
る機器の種類によっては、表示制御信号としての表示能
動化（ＤＩＳＰ−ＯＦＦ）信号をフレ−ム（ＦＬＭ）信
号やクロック信号とほぼ同時に出力するものがあり、こ
の様なＤＩＳＰ−ＯＦＦ信号の出力時期が早い機器に接
続して使用した場合、表示オンシーケンス開始時にＤＣ
−ＤＣコンバータ等から出力される液晶駆動用のバイア
ス電圧が規定の電圧に達する前に、走査回路や信号回路
へ供給するＤＩＳＰ−ＯＦＦ信号が能動状態（Ｈレベ
ル）になることがある。この様な場合には、表示画面に
すだれ状の表示が現れ易い、また、ＤＩＳＰ−ＯＦＦ信
号が能動状態になった後に液晶に供給される電圧が規定
値に上昇するため、画面が一度に明るくなるのではな
く、徐々に明るくなるなど、表示品位が低下する問題が
ある。
この様な相反する仕様を満足する液晶表示装置を特願平
６−２７９２２３号によって提案した。しかしながら、
この液晶表示装置において、次のような新たな問題があ
ることが分かった。すなわち、液晶表示装置に接続され
る機器の種類によっては、表示制御信号としての表示能
動化（ＤＩＳＰ−ＯＦＦ）信号をフレ−ム（ＦＬＭ）信
号やクロック信号とほぼ同時に出力するものがあり、こ
の様なＤＩＳＰ−ＯＦＦ信号の出力時期が早い機器に接
続して使用した場合、表示オンシーケンス開始時にＤＣ
−ＤＣコンバータ等から出力される液晶駆動用のバイア
ス電圧が規定の電圧に達する前に、走査回路や信号回路
へ供給するＤＩＳＰ−ＯＦＦ信号が能動状態（Ｈレベ
ル）になることがある。この様な場合には、表示画面に
すだれ状の表示が現れ易い、また、ＤＩＳＰ−ＯＦＦ信
号が能動状態になった後に液晶に供給される電圧が規定
値に上昇するため、画面が一度に明るくなるのではな
く、徐々に明るくなるなど、表示品位が低下する問題が
ある。
【０００６】また、液晶駆動用バイアス電圧を発生させ
るＤＣ−ＤＣコンバータの制御は、ＤＩＳＰ−ＯＦＦ信
号の状態に関係なく電源電圧ＶＤＤの電圧値に基づいて
発生させるように構成されているので、例えば電源電圧
の低電圧化（５ボルトから３ボルトへ変更）が図られ、
表示オフシーケンスにおける電源電圧ＶＤＤの立下り時
間が短くなると、電源電圧ＶＤＤが立ち下がる前にＤＣ
−ＤＣコンバータの出力電圧を立ち下げる時間的な余裕
がなくなる。
るＤＣ−ＤＣコンバータの制御は、ＤＩＳＰ−ＯＦＦ信
号の状態に関係なく電源電圧ＶＤＤの電圧値に基づいて
発生させるように構成されているので、例えば電源電圧
の低電圧化（５ボルトから３ボルトへ変更）が図られ、
表示オフシーケンスにおける電源電圧ＶＤＤの立下り時
間が短くなると、電源電圧ＶＤＤが立ち下がる前にＤＣ
−ＤＣコンバータの出力電圧を立ち下げる時間的な余裕
がなくなる。
【０００７】そこで、本発明はこの様な新たに発生した
問題を解決することを主な課題とする。
問題を解決することを主な課題とする。
【０００８】
【課題を解決するための手段】本発明は、互いに直交す
る電極群を有する液晶パネルと、この液晶パネルの一方
の電極群に走査電圧を与える走査回路と、前記液晶パネ
ルの他方の電極群に画信号に応じて信号電圧を与える信
号回路と、供給される電源電圧を電圧変換して前記走査
回路と前記信号回路に所定のバイアス値の電圧を供給す
る電源回路とを具備した液晶表示装置において、表示制
御信号として外部から供給される外部表示能動化信号に
信号処理を施し内部表示能動化信号に変換して前記走査
回路と前記信号回路に供給する変換回路を設け、この変
換回路は、前記電源電圧が所定値以上か否かをを検出す
る電圧検出回路と、この検出回路の検出信号を所定時間
遅延して前記内部表示能動化信号として出力する遅延回
路と、この遅延回路の動作を初期化するための初期化信
号を発生する初期化回路を備えて構成し、この初期化回
路は、前記電圧検出回路の検出信号と前記外部表示能動
化信号が所定状態の場合に前記初期化信号を発生する構
成としたことを特徴とする。
る電極群を有する液晶パネルと、この液晶パネルの一方
の電極群に走査電圧を与える走査回路と、前記液晶パネ
ルの他方の電極群に画信号に応じて信号電圧を与える信
号回路と、供給される電源電圧を電圧変換して前記走査
回路と前記信号回路に所定のバイアス値の電圧を供給す
る電源回路とを具備した液晶表示装置において、表示制
御信号として外部から供給される外部表示能動化信号に
信号処理を施し内部表示能動化信号に変換して前記走査
回路と前記信号回路に供給する変換回路を設け、この変
換回路は、前記電源電圧が所定値以上か否かをを検出す
る電圧検出回路と、この検出回路の検出信号を所定時間
遅延して前記内部表示能動化信号として出力する遅延回
路と、この遅延回路の動作を初期化するための初期化信
号を発生する初期化回路を備えて構成し、この初期化回
路は、前記電圧検出回路の検出信号と前記外部表示能動
化信号が所定状態の場合に前記初期化信号を発生する構
成としたことを特徴とする。
【０００９】また、前記遅延回路はシフトレジスタによ
って構成するとともに、その前段部の出力を前記電圧変
換を行う回路の制御信号として供給する構成とすること
ができる。
って構成するとともに、その前段部の出力を前記電圧変
換を行う回路の制御信号として供給する構成とすること
ができる。
【００１０】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照して説明する。図１は本発明実施例に係る液
晶表示装置のブロック図で、１は液晶層を挟んで互いに
直交する電極群を有する液晶パネルで、例えばスーパー
ツイストネマティック液晶表示器等の電界効果型液晶が
利用できる。これらの液晶パネル１の電極は、いわゆる
単純マトリクスを構成する、画素交点に能動素子を持た
ないものである。２はその液晶パネル１の一方の電極群
に走査電圧を与える走査回路で、正負の電圧ＶＨ（＋３
０〜＋２０ボルト），ＶＬ（−２５〜−１５ボルト）と
中間電圧ＶＭ（＋２．５ボルト前後）のいずれかを選択
して所定の電極に供給するものであり、このうちＶＨ，
ＶＬは選択電圧である。３は液晶パネル１の他方の電極
群に画信号に応じた電圧を与える信号回路で、走査回路
２の正の選択電圧ＶＨと負の選択電圧ＶＬの中間値近傍
の２種類の差電圧Ｖ１（＋２〜＋４．５ボルト），Ｖ０
（＋０．５〜＋２ボルト）を画信号に応じて選択的に電
極に供給するものである。走査回路２、信号回路３は、
電源電圧ＶＤＤが＋３〜＋５ボルトの範囲で動作可能な
集積回路素子によって構成している。
図面を参照して説明する。図１は本発明実施例に係る液
晶表示装置のブロック図で、１は液晶層を挟んで互いに
直交する電極群を有する液晶パネルで、例えばスーパー
ツイストネマティック液晶表示器等の電界効果型液晶が
利用できる。これらの液晶パネル１の電極は、いわゆる
単純マトリクスを構成する、画素交点に能動素子を持た
ないものである。２はその液晶パネル１の一方の電極群
に走査電圧を与える走査回路で、正負の電圧ＶＨ（＋３
０〜＋２０ボルト），ＶＬ（−２５〜−１５ボルト）と
中間電圧ＶＭ（＋２．５ボルト前後）のいずれかを選択
して所定の電極に供給するものであり、このうちＶＨ，
ＶＬは選択電圧である。３は液晶パネル１の他方の電極
群に画信号に応じた電圧を与える信号回路で、走査回路
２の正の選択電圧ＶＨと負の選択電圧ＶＬの中間値近傍
の２種類の差電圧Ｖ１（＋２〜＋４．５ボルト），Ｖ０
（＋０．５〜＋２ボルト）を画信号に応じて選択的に電
極に供給するものである。走査回路２、信号回路３は、
電源電圧ＶＤＤが＋３〜＋５ボルトの範囲で動作可能な
集積回路素子によって構成している。
【００１１】４は、外部機器から直流電源として電源電
圧ＶＤＤ（ＶＳＳ：０ボルト、ＶＤＤ：＋３〜＋５ボル
ト）の供給を受けて、走査回路２と信号回路３に所定の
バイアス値の電圧を供給する電源回路で、外部機器から
供給された直流電源電圧を昇降圧するＤＣ−ＤＣコンバ
ータ４１やその所定出力電圧を分圧する抵抗分割回路等
を備え、少なくとも正負の選択電圧ＶＨ，ＶＬと差電圧
Ｖ１，Ｖ０と中間電圧ＶＭとを出力し、より好ましくは
走査回路２と信号回路３のロッジク用電源電圧ＶＤＤ
（＋３〜＋５ボルト）や、信号回路３のバイアス用電圧
ＶＥＥ（＋５ボルト前後）をも供給する構成としてい
る。
圧ＶＤＤ（ＶＳＳ：０ボルト、ＶＤＤ：＋３〜＋５ボル
ト）の供給を受けて、走査回路２と信号回路３に所定の
バイアス値の電圧を供給する電源回路で、外部機器から
供給された直流電源電圧を昇降圧するＤＣ−ＤＣコンバ
ータ４１やその所定出力電圧を分圧する抵抗分割回路等
を備え、少なくとも正負の選択電圧ＶＨ，ＶＬと差電圧
Ｖ１，Ｖ０と中間電圧ＶＭとを出力し、より好ましくは
走査回路２と信号回路３のロッジク用電源電圧ＶＤＤ
（＋３〜＋５ボルト）や、信号回路３のバイアス用電圧
ＶＥＥ（＋５ボルト前後）をも供給する構成としてい
る。
【００１２】上記電圧関係を図４に示している。この図
は、供給される電源電圧（ＶＳＳ：０ボルト，ＶＤＤ：
＋３ボルト）を基に各電圧値を生成する場合を示してお
り、供給された電圧レベルは、そのまま走査回路２及び
信号回路３のロジック用電圧ＶＤＤとして用いる。一
方、ＤＣ−ＤＣコンバータ４１によって０ボルトライン
（ＶＳＳ）を起点として正負の選択電圧ＶＨ，ＶＬと、
オペアンプ等の回路（素子）の電源ＶＡＨ（＋７ボルト
前後），ＶＡＬ（−２ボルト前後）と、バイアス用電圧
ＶＥＥ（＋５ボルト前後）を生成させる。これら選択電
圧ＶＨ，ＶＬと差電圧Ｖ１，Ｖ０の電位を相互に位置付
けることで中間電圧ＶＭを得る。これら選択電圧や差電
圧の大きさは、電圧平均化法に準じて求められるもの
で、例えば１／２４０デューティの駆動の場合最適バイ
アス値は１：１６．５であり、選択電圧３０ボルトに対
して差電圧は４．３ボルトと０．７ボルトである。
は、供給される電源電圧（ＶＳＳ：０ボルト，ＶＤＤ：
＋３ボルト）を基に各電圧値を生成する場合を示してお
り、供給された電圧レベルは、そのまま走査回路２及び
信号回路３のロジック用電圧ＶＤＤとして用いる。一
方、ＤＣ−ＤＣコンバータ４１によって０ボルトライン
（ＶＳＳ）を起点として正負の選択電圧ＶＨ，ＶＬと、
オペアンプ等の回路（素子）の電源ＶＡＨ（＋７ボルト
前後），ＶＡＬ（−２ボルト前後）と、バイアス用電圧
ＶＥＥ（＋５ボルト前後）を生成させる。これら選択電
圧ＶＨ，ＶＬと差電圧Ｖ１，Ｖ０の電位を相互に位置付
けることで中間電圧ＶＭを得る。これら選択電圧や差電
圧の大きさは、電圧平均化法に準じて求められるもの
で、例えば１／２４０デューティの駆動の場合最適バイ
アス値は１：１６．５であり、選択電圧３０ボルトに対
して差電圧は４．３ボルトと０．７ボルトである。
【００１３】５は、パーソナルコンピュータ等の外部機
器から出力される表示信号（表示制御信号や画信号を含
む）を受信し、所定の処理を施して出力する表示信号受
信回路で、その中には、各信号に対応したバッファ回路
（図示せず）などのほかに、図２に示すような変換回路
６を設けている。
器から出力される表示信号（表示制御信号や画信号を含
む）を受信し、所定の処理を施して出力する表示信号受
信回路で、その中には、各信号に対応したバッファ回路
（図示せず）などのほかに、図２に示すような変換回路
６を設けている。
【００１４】変換回路６は、図２に示すように、複数
（例えば８個）のフリップフロップ（ＦＦ１〜８）によ
って構成したシフトレジスタからなる遅延回路６１と、
シフトレジスタに対してシフト用のクロックパルスを与
えるため、表示制御信号の１つとして外部機器から供給
されるパルス状の信号、好ましくはフレーム（ＦＬＭ）
信号（６０ＨZ）を分周して出力するように、クロック
端子（ＣＫ）にフレーム（ＦＬＭ）信号を接続し、デー
タ端子（Ｄ）に反転出力を接続したフリップフロップ
（ＦＦ０）によって構成したクロック回路６２と、電源
電圧ＶＤＤが所定値（＋２．５ボルト程度）に上昇して
いることを検出して検出信号（ＤＴ）出力する電圧検出
回路６３と、前記遅延回路６１を初期化するための信号
を発生させるアンドゲートによって構成した初期化回路
６４等を備えている。初期化回路６４の入力端子には、
電圧検出回路６３の出力（ＤＴ）と、外部機器から表示
制御信号の１つとして表示のオン・オフを制御するため
に供給される表示能動化（外部ＤＩＳＰ−ＯＦＦ）信号
が供給される。初期化回路６４の出力は、遅延回路６１
を構成する各ＦＦ１〜８のクリア（ＣＬＲ）端子に接続
しているので、電源電圧ＶＤＤが所定値に達していない
場合、もしくは外部ＤＩＳＰ−ＯＦＦが非能動化（Ｌレ
ベル）状態の場合には、遅延回路６１が初期状態に維持
される。
（例えば８個）のフリップフロップ（ＦＦ１〜８）によ
って構成したシフトレジスタからなる遅延回路６１と、
シフトレジスタに対してシフト用のクロックパルスを与
えるため、表示制御信号の１つとして外部機器から供給
されるパルス状の信号、好ましくはフレーム（ＦＬＭ）
信号（６０ＨZ）を分周して出力するように、クロック
端子（ＣＫ）にフレーム（ＦＬＭ）信号を接続し、デー
タ端子（Ｄ）に反転出力を接続したフリップフロップ
（ＦＦ０）によって構成したクロック回路６２と、電源
電圧ＶＤＤが所定値（＋２．５ボルト程度）に上昇して
いることを検出して検出信号（ＤＴ）出力する電圧検出
回路６３と、前記遅延回路６１を初期化するための信号
を発生させるアンドゲートによって構成した初期化回路
６４等を備えている。初期化回路６４の入力端子には、
電圧検出回路６３の出力（ＤＴ）と、外部機器から表示
制御信号の１つとして表示のオン・オフを制御するため
に供給される表示能動化（外部ＤＩＳＰ−ＯＦＦ）信号
が供給される。初期化回路６４の出力は、遅延回路６１
を構成する各ＦＦ１〜８のクリア（ＣＬＲ）端子に接続
しているので、電源電圧ＶＤＤが所定値に達していない
場合、もしくは外部ＤＩＳＰ−ＯＦＦが非能動化（Ｌレ
ベル）状態の場合には、遅延回路６１が初期状態に維持
される。
【００１５】遅延回路６１の入力端子、即ち第１段のＦ
Ｆ１のデータ（Ｄ）端子には、電圧検出回路６３の出力
（ＤＴ）が入力されている。遅延回路６１の所定段の出
力、好ましくは第１段のＦＦ１の出力端子（Ｑ）は、Ｄ
Ｃ−ＤＣコンバータ４１の制御を行うためにそのＯＮ／
ＯＦＦ端子に接続している。遅延回路６１は、ＤＣ−Ｄ
Ｃコンバータ４１の各出力電圧が各々規定電圧に立ち上
がるまでに要する時間Ｔ１（例えば４０〜５０ｍｓ）よ
りも長い遅延時間Ｔ２を得るように、遅延回路６１を構
成するＦＦの個数とクロック回路６２のパルス周期に基
づき前記遅延時間Ｔ２（例えば１１２ｍｓ）を設定して
いる。
Ｆ１のデータ（Ｄ）端子には、電圧検出回路６３の出力
（ＤＴ）が入力されている。遅延回路６１の所定段の出
力、好ましくは第１段のＦＦ１の出力端子（Ｑ）は、Ｄ
Ｃ−ＤＣコンバータ４１の制御を行うためにそのＯＮ／
ＯＦＦ端子に接続している。遅延回路６１は、ＤＣ−Ｄ
Ｃコンバータ４１の各出力電圧が各々規定電圧に立ち上
がるまでに要する時間Ｔ１（例えば４０〜５０ｍｓ）よ
りも長い遅延時間Ｔ２を得るように、遅延回路６１を構
成するＦＦの個数とクロック回路６２のパルス周期に基
づき前記遅延時間Ｔ２（例えば１１２ｍｓ）を設定して
いる。
【００１６】上記構成の動作について図１〜図３を参照
して説明する。外部機器の表示オンシーケンスに伴っ
て、外部機器から電源電圧ＶＤＤや表示信号の供給が開
始されると、電源電圧ＶＤＤが所定電圧に上昇し、電圧
検出回路６３による電源電圧ＶＤＤの検出信号（ＤＴ）
が遅延回路６１に与えられるとともに、クロック回路６
２がＦＬＭ信号の供給を受けて所定のクロックパルスの
発生を開始する。ここで、電圧検出回路６３による電源
電圧ＶＤＤの検出信号（ＤＴ）と外部ＤＩＳＰ−ＯＦＦ
が共にＨレベルになるまでの期間は、初期化回路６４の
出力によって遅延回路６１が初期化状態に保持されの
で、遅延回路６１から出力される内部ＤＩＳＰ−ＯＦＦ
は非能動化（Ｌレベル）状態に保持される。内部ＤＩＳ
Ｐ−ＯＦＦが非能動化（Ｌレベル）状態に保持されてい
る間は、走査回路２及び信号回路３は非動作状態に保持
される。
して説明する。外部機器の表示オンシーケンスに伴っ
て、外部機器から電源電圧ＶＤＤや表示信号の供給が開
始されると、電源電圧ＶＤＤが所定電圧に上昇し、電圧
検出回路６３による電源電圧ＶＤＤの検出信号（ＤＴ）
が遅延回路６１に与えられるとともに、クロック回路６
２がＦＬＭ信号の供給を受けて所定のクロックパルスの
発生を開始する。ここで、電圧検出回路６３による電源
電圧ＶＤＤの検出信号（ＤＴ）と外部ＤＩＳＰ−ＯＦＦ
が共にＨレベルになるまでの期間は、初期化回路６４の
出力によって遅延回路６１が初期化状態に保持されの
で、遅延回路６１から出力される内部ＤＩＳＰ−ＯＦＦ
は非能動化（Ｌレベル）状態に保持される。内部ＤＩＳ
Ｐ−ＯＦＦが非能動化（Ｌレベル）状態に保持されてい
る間は、走査回路２及び信号回路３は非動作状態に保持
される。
【００１７】初期化回路６４の出力がＨレベルになる
と、遅延回路６１が動作を開始すると同時に、ＦＦ１か
らＤＣ−ＤＣコンバータ４１にＯＮ信号が与えられてＤ
Ｃ−ＤＣコンバータ４１が動作開始し、時間Ｔ１が経過
すると各種のバイアス電圧の立ち上がりが終了する。時
間Ｔ１の経過に続いて時間Ｔ２が経過すると、遅延回路
６１から出力される内部ＤＩＳＰ−ＯＦＦが能動化（Ｈ
レベル）状態になる。この内部ＤＩＳＰ−ＯＦＦが、走
査回路２及び信号回路３に与えられると、それぞれの回
路が能動化されて液晶駆動動作を開始する。この時点で
は、すでに走査回路２及び信号回路３にそれぞれ規定の
バイアス電圧が供給されているので、液晶パネルの表示
を即座に行うことができる。
と、遅延回路６１が動作を開始すると同時に、ＦＦ１か
らＤＣ−ＤＣコンバータ４１にＯＮ信号が与えられてＤ
Ｃ−ＤＣコンバータ４１が動作開始し、時間Ｔ１が経過
すると各種のバイアス電圧の立ち上がりが終了する。時
間Ｔ１の経過に続いて時間Ｔ２が経過すると、遅延回路
６１から出力される内部ＤＩＳＰ−ＯＦＦが能動化（Ｈ
レベル）状態になる。この内部ＤＩＳＰ−ＯＦＦが、走
査回路２及び信号回路３に与えられると、それぞれの回
路が能動化されて液晶駆動動作を開始する。この時点で
は、すでに走査回路２及び信号回路３にそれぞれ規定の
バイアス電圧が供給されているので、液晶パネルの表示
を即座に行うことができる。
【００１８】また、表示オンシーケンスが終了した後の
通常状態において、外部機器が例えばＶＲＡＭのチェッ
ク時などに外部ＤＩＳＰ−ＯＦＦ信号を短時間Ｌレベル
に保持したとすると、この外部ＤＩＳＰ−ＯＦＦ信号を
受けて初期化回路６４が遅延回路６１の初期化を行う。
この初期化によって、ＤＣ−ＤＣコンバータ４１にＯＦ
Ｆ信号が短時間与えられてＤＣ−ＤＣコンバータ４１が
一旦動作を停止した後再動作を開始するので、各出力電
圧が再度所定電圧に立ち上がるまでに所定時間を要する
が、遅延回路６１がこの時間よりも長い時間Ｔ２の間、
内部ＤＩＳＰ−ＯＦＦを非能動化（Ｌレベル）状態に保
持することによって走査回路２及び信号回路３を非動作
状態に保持するので、バイアス電圧が規定値に上昇する
前に走査回路２及び信号回路３が動作して表示品位を低
下させるといった不都合を解消することができる。
通常状態において、外部機器が例えばＶＲＡＭのチェッ
ク時などに外部ＤＩＳＰ−ＯＦＦ信号を短時間Ｌレベル
に保持したとすると、この外部ＤＩＳＰ−ＯＦＦ信号を
受けて初期化回路６４が遅延回路６１の初期化を行う。
この初期化によって、ＤＣ−ＤＣコンバータ４１にＯＦ
Ｆ信号が短時間与えられてＤＣ−ＤＣコンバータ４１が
一旦動作を停止した後再動作を開始するので、各出力電
圧が再度所定電圧に立ち上がるまでに所定時間を要する
が、遅延回路６１がこの時間よりも長い時間Ｔ２の間、
内部ＤＩＳＰ−ＯＦＦを非能動化（Ｌレベル）状態に保
持することによって走査回路２及び信号回路３を非動作
状態に保持するので、バイアス電圧が規定値に上昇する
前に走査回路２及び信号回路３が動作して表示品位を低
下させるといった不都合を解消することができる。
【００１９】そしてまた、外部ＤＩＳＰ−ＯＦＦによっ
てＤＣ−ＤＣコンバータ４１の停止を制御することがで
きるので、液晶パネル１が残留電荷によって劣化するの
を防止することができる。すなわち、表示オフシーケン
スにおいて、外部機器側において希望する任意な時点、
例えば電源電圧ＶＤＤを立ち下げる前に外部ＤＩＳＰ−
ＯＦＦを非能動化（Ｌレベル）状態にすると、遅延回路
６１が初期状態になって第１段のＦＦ１の出力端子がＬ
レベルになり、それがＤＣ−ＤＣコンバータ４１のＯＮ
／ＯＦＦ端子に与えられてＤＣ−ＤＣコンバータ４１の
動作が停止し、液晶駆動用のバイアス電圧を電源電圧Ｖ
ＤＤの立下がり前に立ち下げて液晶パネル１の残留電荷
による劣化を防止することが可能となる。
てＤＣ−ＤＣコンバータ４１の停止を制御することがで
きるので、液晶パネル１が残留電荷によって劣化するの
を防止することができる。すなわち、表示オフシーケン
スにおいて、外部機器側において希望する任意な時点、
例えば電源電圧ＶＤＤを立ち下げる前に外部ＤＩＳＰ−
ＯＦＦを非能動化（Ｌレベル）状態にすると、遅延回路
６１が初期状態になって第１段のＦＦ１の出力端子がＬ
レベルになり、それがＤＣ−ＤＣコンバータ４１のＯＮ
／ＯＦＦ端子に与えられてＤＣ−ＤＣコンバータ４１の
動作が停止し、液晶駆動用のバイアス電圧を電源電圧Ｖ
ＤＤの立下がり前に立ち下げて液晶パネル１の残留電荷
による劣化を防止することが可能となる。
【００２０】尚、外部ＤＩＳＰ−ＯＦＦが非能動化（Ｌ
レベル）状態に切り替えられる前に電源電圧ＶＤＤの供
給が停止されると、電圧検出回路６３によって電源電圧
ＶＤＤの低下を検出し、その出力に基づき初期化回路６
４が遅延回路６１を初期化させるので、この初期化によ
ってＤＣ−ＤＣコンバータ４１を停止させることができ
るとともに、走査回路２及び信号回路３を非動作状態に
切り替えることができる。ここで、ＤＣ−ＤＣコンバー
タ４１の入力電源端子間には、表示オフシーケンスなど
における電源電圧ＶＤＤの立ち下がり時間を長くするた
めに、蓄電用のコンデンサーＣを設けることが好まし
い。
レベル）状態に切り替えられる前に電源電圧ＶＤＤの供
給が停止されると、電圧検出回路６３によって電源電圧
ＶＤＤの低下を検出し、その出力に基づき初期化回路６
４が遅延回路６１を初期化させるので、この初期化によ
ってＤＣ−ＤＣコンバータ４１を停止させることができ
るとともに、走査回路２及び信号回路３を非動作状態に
切り替えることができる。ここで、ＤＣ−ＤＣコンバー
タ４１の入力電源端子間には、表示オフシーケンスなど
における電源電圧ＶＤＤの立ち下がり時間を長くするた
めに、蓄電用のコンデンサーＣを設けることが好まし
い。
【００２１】液晶表示装置は、上記のような構成、電圧
関係により、図５ａに示すような電圧波形で走査・駆動
し、液晶に印加される電圧は同図ｂのようになる。尚、
これらの図において、走査電圧は一定の周期で正負いず
れかの選択電圧が選択される様子を示しているが、信号
回路３から出力される差電圧は画信号と極性反転に伴っ
て２つの値の内どちらが選択されるのかが変化するの
で、２つの差電圧のいずれをも算盤の駒状に記載して表
現しているのであって、図のままのように両方の差電圧
が選択されるのでもなければ電圧波形が緩やかに変化す
るものでもない。
関係により、図５ａに示すような電圧波形で走査・駆動
し、液晶に印加される電圧は同図ｂのようになる。尚、
これらの図において、走査電圧は一定の周期で正負いず
れかの選択電圧が選択される様子を示しているが、信号
回路３から出力される差電圧は画信号と極性反転に伴っ
て２つの値の内どちらが選択されるのかが変化するの
で、２つの差電圧のいずれをも算盤の駒状に記載して表
現しているのであって、図のままのように両方の差電圧
が選択されるのでもなければ電圧波形が緩やかに変化す
るものでもない。
【００２２】
【発明の効果】以上のように本発明によれば、表示オン
シーケンスや通常の表示状態において、液晶駆動用バイ
アス電圧が規定電圧に立ち上がるまでの間、走査回路及
び信号回路を非動作状態に保つことができるので、表示
画面にすだれ状の表示が現れるのを防止し、また、画面
が徐々に明るくなるなどの、表示品位の問題を解消する
ことができる。
シーケンスや通常の表示状態において、液晶駆動用バイ
アス電圧が規定電圧に立ち上がるまでの間、走査回路及
び信号回路を非動作状態に保つことができるので、表示
画面にすだれ状の表示が現れるのを防止し、また、画面
が徐々に明るくなるなどの、表示品位の問題を解消する
ことができる。
【００２３】そしてまた、外部から供給される表示能動
化信号によって液晶駆動用バイアス電圧の立ち下げを制
御することができるので、供給電源電圧が低く電源の立
ち下がり時間が短い場合などに、供給電源電圧が立ち下
がる前に液晶駆動用バイアス電圧の立ち下げを行うこと
が可能な液晶表示装置を提供することができる。
化信号によって液晶駆動用バイアス電圧の立ち下げを制
御することができるので、供給電源電圧が低く電源の立
ち下がり時間が短い場合などに、供給電源電圧が立ち下
がる前に液晶駆動用バイアス電圧の立ち下げを行うこと
が可能な液晶表示装置を提供することができる。
【図１】本発明実施例の液晶表示装置のブロック図であ
る。
る。
【図２】本発明実施例の変換回路に係る回路図である。
【図３】本発明実施例に係る電圧や信号のタイムチャー
トである。
トである。
【図４】本発明実施例に係る電圧のタイムチャートであ
る。
る。
【図５】本発明実施例に係る駆動波形図で、ａは走査回
路と信号回路の出力電圧、ｂは液晶に印加される電圧を
示す。
路と信号回路の出力電圧、ｂは液晶に印加される電圧を
示す。
１ 液晶パネル ２ 走査回路 ３ 信号回路 ４ 電源回路 ５ 表示信号受信回路 ６ 変換回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松下 明紀 鳥取県鳥取市南吉方３丁目201番地 鳥取 三洋電機株式会社内
Claims (2)
- 【請求項１】 互いに直交する電極群を有する液晶パネ
ルと、この液晶パネルの一方の電極群に走査電圧を与え
る走査回路と、前記液晶パネルの他方の電極群に画信号
に応じて信号電圧を与える信号回路と、供給される電源
電圧を電圧変換して前記走査回路と前記信号回路に所定
のバイアス値の電圧を供給する電源回路とを具備した液
晶表示装置において、表示制御信号として外部から供給
される外部表示能動化信号に信号処理を施し内部表示能
動化信号に変換して前記走査回路と前記信号回路に供給
する変換回路を設け、この変換回路は、前記電源電圧が
所定値以上か否かをを検出する電圧検出回路と、この検
出回路の検出信号を所定時間遅延して前記内部表示能動
化信号として出力する遅延回路と、この遅延回路の動作
を初期化するための初期化信号を発生する初期化回路を
備えて構成し、この初期化回路は、前記電圧検出回路の
検出信号と前記外部表示能動化信号が所定状態の場合に
前記初期化信号を発生する構成としたことを特徴とする
液晶表示装置。 - 【請求項２】 前記遅延回路はシフトレジスタによって
構成するとともに、その前段部の出力を前記電圧変換を
行う回路の制御信号として供給する構成としたことを特
徴とする請求項１記載の液晶表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33057895A JP3213530B2 (ja) | 1995-12-19 | 1995-12-19 | 液晶表示装置 |
| EP96112828A EP0762376A3 (en) | 1995-08-09 | 1996-08-08 | Drive circuit for a liquid crystal display device |
| US08/694,355 US6121945A (en) | 1995-08-09 | 1996-08-08 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33057895A JP3213530B2 (ja) | 1995-12-19 | 1995-12-19 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09171166A true JPH09171166A (ja) | 1997-06-30 |
| JP3213530B2 JP3213530B2 (ja) | 2001-10-02 |
Family
ID=18234227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33057895A Expired - Lifetime JP3213530B2 (ja) | 1995-08-09 | 1995-12-19 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3213530B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005070337A (ja) * | 2003-08-22 | 2005-03-17 | Seiko Epson Corp | 電気光学装置、電子機器、及び電気光学装置の電源制御方法 |
| JP2006337788A (ja) * | 2005-06-03 | 2006-12-14 | Sanyo Epson Imaging Devices Corp | 液晶表示装置 |
| JP2009157371A (ja) * | 2007-12-27 | 2009-07-16 | Dongbu Hitek Co Ltd | 液晶表示装置の駆動装置及びその駆動方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101157237B1 (ko) * | 2005-01-27 | 2012-06-15 | 엘지디스플레이 주식회사 | 전원 공급장치와 이를 구비한 액정표시장치 및 그 구동방법 |
-
1995
- 1995-12-19 JP JP33057895A patent/JP3213530B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005070337A (ja) * | 2003-08-22 | 2005-03-17 | Seiko Epson Corp | 電気光学装置、電子機器、及び電気光学装置の電源制御方法 |
| JP4513289B2 (ja) * | 2003-08-22 | 2010-07-28 | セイコーエプソン株式会社 | 電気光学装置、電子機器、及び電気光学装置の電源制御方法 |
| JP2006337788A (ja) * | 2005-06-03 | 2006-12-14 | Sanyo Epson Imaging Devices Corp | 液晶表示装置 |
| JP4626408B2 (ja) * | 2005-06-03 | 2011-02-09 | エプソンイメージングデバイス株式会社 | 液晶表示装置 |
| JP2009157371A (ja) * | 2007-12-27 | 2009-07-16 | Dongbu Hitek Co Ltd | 液晶表示装置の駆動装置及びその駆動方法 |
| US8451261B2 (en) | 2007-12-27 | 2013-05-28 | Dongbu Hitek Co., Ltd. | LCD driver IC and method for operating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3213530B2 (ja) | 2001-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7369113B2 (en) | Driving device of display device, display device and driving method of display device | |
| USRE39366E1 (en) | Liquid crystal driver and liquid crystal display device using the same | |
| KR101432804B1 (ko) | 전기영동 표시장치와 그 구동방법 | |
| US6249270B1 (en) | Liquid crystal display device, drive circuit for liquid crystal display device, and method for driving liquid crystal display device | |
| US7102610B2 (en) | Display system with frame buffer and power saving sequence | |
| US7133013B2 (en) | Display device driving circuit, driving method of display device, and image display device | |
| US20060028426A1 (en) | LCD apparatus for improved inversion drive | |
| KR100482259B1 (ko) | 화상표시장치 및 표시구동방법 | |
| US20070091051A1 (en) | Data driver, apparatus and method for reducing power on current thereof | |
| US7079096B2 (en) | Image display device and display driving method | |
| EP0607778A1 (en) | Apparatus for driving liquid crystal display panel for small size image | |
| JP4417839B2 (ja) | 液晶表示装置 | |
| JPH0876083A (ja) | 液晶駆動装置，その制御方法及び液晶表示装置 | |
| KR100216382B1 (ko) | 액정 디스플레이 장치 및 이의 구동 방법 | |
| JPH07318903A (ja) | 液晶表示装置及びその駆動方法 | |
| KR100848953B1 (ko) | 액정표시장치의 게이트 구동회로 | |
| US6538629B1 (en) | Liquid crystal driver unit, liquid crystal driving method, and liquid crystal display device | |
| US20110181570A1 (en) | Display apparatus, display panel driver and display panel driving method | |
| EP0762376A2 (en) | Drive circuit for a liquid crystal display device | |
| JP3213530B2 (ja) | 液晶表示装置 | |
| JPH0876091A (ja) | 液晶パネル駆動方法及び装置 | |
| JPH0869264A (ja) | 液晶表示装置及びその駆動方式 | |
| JPH0968951A (ja) | 液晶表示装置 | |
| KR100861270B1 (ko) | 액정표시장치 및 그의 구동방법 | |
| JP2004157544A (ja) | 無関係のスイッチの排除によるモノクロｌｃｄドライバの電力節約 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130719 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |