KR20010014960A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20010014960A
KR20010014960A KR1020000027626A KR20000027626A KR20010014960A KR 20010014960 A KR20010014960 A KR 20010014960A KR 1020000027626 A KR1020000027626 A KR 1020000027626A KR 20000027626 A KR20000027626 A KR 20000027626A KR 20010014960 A KR20010014960 A KR 20010014960A
Authority
KR
South Korea
Prior art keywords
semiconductor device
gate structure
manufacturing
region
substrate
Prior art date
Application number
KR1020000027626A
Other languages
English (en)
Other versions
KR100379802B1 (ko
Inventor
사야마히로까즈
오다히데까즈
니시다유끼오
오이시도시유끼
Original Assignee
다니구찌 이찌로오
미쓰비시덴키 가부시키가이샤
기타오카 다카시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 미쓰비시덴키 가부시키가이샤, 기타오카 다카시 filed Critical 다니구찌 이찌로오
Publication of KR20010014960A publication Critical patent/KR20010014960A/ko
Application granted granted Critical
Publication of KR100379802B1 publication Critical patent/KR100379802B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

MOS 트랜지스터의 동작 속도의 고속화 및 전류 구동 능력의 향상을 실현할 수 있는 반도체 장치 및 그 제조 방법을 얻는다.
반도체 장치는 실리콘 기판(1)과, 소자 분리 절연막(2)과, 실리콘 기판(1)의 주요면 상에 선택적으로 형성된 게이트 구조와, 게이트 구조의 측면 상에 형성된 측벽(6)을 구비하고 있다. 게이트 구조는 실리콘 산화막으로 이루어지는 게이트 절연막(3)과, 폴리 실리콘으로 이루어지는 게이트 전극(4)과, 실리콘 산화막화로 이루어지는 Co 실리사이드층(5)이 이 순서로 적층된 적층 구조를 가지고 있다. 또한, 반도체 장치는 실리콘 기판(1)의 주요면 내에 선택적으로 형성된 소스 드레인 영역(7)과, 실리콘 기판(1)의 주요면 내에서 측벽(6) 및 게이트 구조로부터 노출되는 소스 드레인 영역(7)의 상면에서부터, 게이트 구조의 단부의 하측에까지 연장하여 형성된 Co 실리사이드층(8)을 구비하고 있다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것이다.
최근에서의 반도체 장치의 저전압화 및 미세화에 따라 MOS 트랜지스터의 동작 속도의 고속화 및 전류 구동 능력의 향상을 실현하기 위해서는 소스 드레인 저항의 저감을 꾀하는 것이 중요하다.
도 37 ∼ 도 40은 종래의 반도체 장치의 제조 방법을 공정 순으로 나타내는 단면도이다. 우선, 실리콘 기판(101)의 소자 분리 영역에 실리콘 산화막으로 이루어지는 소자 분리 절연막(102)을 형성한 후, 소자 형성 영역에서의 실리콘 기판(101)의 주요면 상에 실리콘 산화막(103)을 형성한다. 그 후, 폴리 실리콘막(104)을 전면에 형성한다(도 37). 다음에, 사진 제판법에 의해 폴리 실리콘막(104)을 패터닝하여 게이트 전극(105)을 형성한다(도 38).
다음에, 게이트 전극(105)의 하측 이외의 실리콘 산화막(103)을 제거하여 게이트 절연막(106)을 형성한 후, 게이트 절연막(106) 및 게이트 전극(105)의 측면 상에 실리콘 산화막으로 이루어지는 측벽(107)을 형성한다. 그 후, 이온 주입법에 의해 노출되어 있는 실리콘 기판(101)의 주요면 내에 불순물을 도입하고 더욱 열 처리를 행함으로써 소스 드레인 영역(108)을 형성한다(도 39).
다음에, 스퍼터법에 의해 전면에 Co막을 형성한 후, 열 처리를 행함으로써, 소스 드레인 영역(108)의 상면 내 및 게이트 전극(105)의 상면 내에, Co 실리사이드층(109, 110)을 각각 형성한다. 그 후, 미반응의 Co막을 제거한다(도 40). 이에 따라, 소스 드레인 저항 및 게이트 저항이 각각 저감되며, MOS 트랜지스터의 동작 속도의 고속화 및 전류 구동 능력의 향상을 도모할 수 있다.
그러나, 이러한 종래의 반도체 장치의 제조 방법에 의하면, Co 실리사이드층(109)은 소스 드레인 영역(108)의 상면 내 중 측벽(107) 및 게이트 전극(105)으로부터 노출되어 있는 부분밖에 형성되지 않기 때문에, 소스 드레인 저항의 저감 효과가 충분하지 않다고 하는 문제가 있었다.
본 발명은 이러한 문제를 해결하기 위해서 이루어진 것으로, 소스 드레인 저항을 더 저감함으로써, 한층 더 MOS 트랜지스터의 동작 속도의 고속화 및 한층 더 전류 구동 능력의 향상을 실현할 수 있는 반도체 장치 및 그 제조 방법을 얻는 것을 목적으로 하는 것이다.
본 발명 중 제1 양태에 기재된 반도체 장치는, 기판과, 기판의 주요면 상에 선택적으로 형성되며, 게이트 절연막 및 게이트 전극이 이 순서로 적층된 적층 구조를 갖는 게이트 구조와, 게이트 구조의 측면 상에 형성된 측벽과, 기판의 주요면 내에 선택적으로 형성되며, 측벽의 하측에서의 불순물 농도가 1×1019/㎤ 이상의 소스 드레인 영역과, 기판의 주요면 내에서 게이트 구조로부터 노출되는 소스 드레인 영역의 상면에서부터, 적어도 측벽의 하측에까지 연장하여 형성된 금속-반도체 화합물 영역을 구비하는 것이다.
또한, 본 발명 중 제2 양태에 기재된 반도체 장치는, 제1 양태에 기재된 반도체 장치에 있어서, 금속-반도체 화합물 영역의 게이트 구조측의 단부는 게이트 구조의 단부의 하측에 존재하는 것을 특징으로 하는 것이다.
또한, 본 발명 중 제3 양태에 기재된 반도체 장치는, 제1 양태에 기재된 반도체 장치에 있어서, 금속-반도체 화합물 영역의 게이트 구조측의 단부는 측벽의 하측에 존재하는 것을 특징으로 하는 것이다.
또한, 본 발명 중 제4 양태에 기재된 반도체 장치는, 제1 ∼ 제3 양태 중 어느 하나에 기재된 반도체 장치에 있어서, 금속-반도체 화합물 영역의 게이트 구조측의 단부는 소스 드레인 영역 내에 존재하는 것을 특징으로 하는 것이다.
또한, 본 발명 중 제5 양태에 기재된 반도체 장치의 제조 방법은, (a) 기판의 주요면 상에 게이트 절연막 및 게이트 전극이 이 순서로 적층된 적층 구조를 갖는 게이트 구조를 선택적으로 형성하는 공정과, (b) 기판의 주요면 내에서 뒤에 형성되는 금속-반도체 화합물 영역의 형성 예정 영역에 비정질 영역을 형성하는 공정과, (c) 비정질 영역을 실리사이드화함으로써 금속-반도체 화합물 영역을 형성하는 공정을 구비하는 것이다.
또한, 본 발명 중 제6 양태에 기재된 반도체 장치의 제조 방법은, 제5 양태에 기재된 반도체 장치의 제조 방법에 있어서, 공정 (b)에서 비정질 영역은 게이트 구조를 마스크로 하여 기판 내에 중이온을 도입함으로써 형성되는 것을 특징으로 하는 것이다.
또한, 본 발명 중 제7 양태에 기재된 반도체 장치의 제조 방법은, 제5 양태에 기재된 반도체 장치의 제조 방법에 있어서, 공정 (b)에서 비정질 영역은, (b-1) 게이트 구조의 측면 상에 측벽을 형성하는 공정과, (b-2) 게이트 구조 및 측벽을 마스크로 하여 기판 내에 중이온을 도입하는 공정에 의해 형성되는 것을 특징으로 하는 것이다.
또한, 본 발명 중 제8 양태에 기재된 반도체 장치의 제조 방법은, 제6 또는 제7 양태에 기재된 반도체 장치의 제조 방법에 있어서, 공정 (b)에서 중이온은 기판의 주요면의 법선 방향에 대하여 경사진 방향으로부터 기판 내에 도입되는 것을 특징으로 하는 것이다.
또한, 본 발명 중 제9 양태에 기재된 반도체 장치의 제조 방법은, 제5 양태에 기재된 반도체 장치의 제조 방법에 있어서, (d) 게이트 구조의 측면 상에 측벽을 형성하는 공정과, (e) 게이트 구조 및 측벽을 마스크로 하여 기판 내에 불순물을 도입하는 공정과, (f) 기판 내에 도입한 불순물을 열 확산함으로써, 기판의 주요면 내에 소스 드레인 영역을 형성하는 공정을 더 구비하고, 공정 (b)에서 비정질 영역은 공정 (e)에서의 불순물의 도입에 의해서 더불어 형성되며, 공정 (c)는 공정 (e)와 공정 (f) 간에 실행되는 것을 특징으로 하는 것이다.
또한, 본 발명 중 제10 양태에 기재된 반도체 장치의 제조 방법은, 제5 양태에 기재된 반도체 장치의 제조 방법에 있어서, 공정 (b)에서 비정질 영역은 기판 간의 응력이 기판을 비정질화할수록 강한 재질에 의해서 구성된 측벽을 게이트 구조의 측면 상에 형성함으로써 형성되는 것을 특징으로 하는 것이다.
또한, 본 발명 중 제11 양태에 기재된 반도체 장치의 제조 방법은, (a) 기판의 주요면 상에 게이트 절연막 및 게이트 전극이 이 순서로 적층된 적층 구조를 갖는 게이트 구조를 선택적으로 형성하는 공정과, (b) 게이트 구조의 측면 상에 측벽을 형성하는 공정과, (c) 게이트 구조 및 측벽이 형성되어 있지 않은 부분의 기판의 주요면을 파내서 오목부를 형성하는 공정과, (d) 오목부의 표면에서부터 기판을 실리사이드화함으로써 금속-반도체 화합물 영역을 형성하는 공정을 구비하는 것이다.
또한, 본 발명 중 제12 양태에 기재된 반도체 장치의 제조 방법은, 제11 양태에 기재된 반도체 장치의 제조 방법에 있어서, 공정 (c)에서 오목부는 기판을 등방성 에칭함으로써 형성되는 것을 특징으로 하는 것이다.
또한, 본 발명 중 제13 양태에 기재된 반도체 장치의 제조 방법은, 제11 양태에 기재된 반도체 장치의 제조 방법에 있어서, 공정 (b)에서 측벽은 (b-1) 공정 (a)에 의해 얻어지는 구조 상에 절연막을 형성하는 공정과, (b-2) 기판의 깊이 방향으로 에칭율이 높은 이방성 에칭에 의해 절연막을 에칭하는 공정에 의해 형성되며, 공정 (c)에서 오목부는 이방성 에칭에 의해 더불어 형성되는 것을 특징으로 하는 것이다.
또한, 본 발명 중 제14 양태에 기재된 반도체 장치의 제조 방법은, 제11 양태에 기재된 반도체 장치의 제조 방법에 있어서, 공정 (d)는 (d-1) 금속 재료를 스퍼터함으로써, 오목부의 표면 상에 금속막을 형성하는 공정과, (d-2) 열 처리에 의해 금속막과 기판을 반응시켜서 금속-반도체 화합물 영역을 형성하는 공정을 구비하고, 공정 (d-1)에서 금속 재료는 기판의 주요면의 법선 방향에 대하여 경사진 방향으로부터 오목부의 표면 상에 스퍼터되는 것을 특징으로 하는 것이다.
또한, 본 발명 중 제15 양태에 기재된 반도체 장치의 제조 방법은, 제11 양태에 기재된 반도체 장치의 제조 방법에 있어서, (e) 게이트 전극의 상면을 소정의 깊이만큼 파내는 공정과, (f) 공정 (e)보다도 뒤에 실행되며, 게이트 전극의 상면을 실리사이드화함으로써 금속-반도체 화합물층을 형성하는 공정을 더 구비하는 것을 특징으로 하는 것이다.
또한, 본 발명 중 제16 양태에 기재된 반도체 장치의 제조 방법은, 제11 양태에 기재된 반도체 장치의 제조 방법에 있어서, 공정 (a)에서는 게이트 절연막 및 게이트 전극 외에 마스크 절연막이 이 순서로 적층된 적층 구조를 갖는 게이트 구조가 형성되며, (e) 공정 (b)보다도 후에 실행되며 마스크 절연막을 제거하는 공정과, (f) 마스크 절연막의 제거에 의해 노출된 게이트 전극의 상면을 실리사이드화함으로써 금속-반도체 화합물층을 형성하는 공정을 더 구비하는 것을 특징으로 하는 것이다.
또한, 본 발명 중 제17 양태에 기재된 반도체 장치의 제조 방법은, 제5 ∼ 제16 양태 중 어느 하나에 기재된 반도체 장치의 제조 방법에 있어서, (g) 공정 (a)에 계속해서 실행되며, 게이트 구조를 마스크로 하여 불순물을 도입함으로써, 기판의 주요면 내에 소스 드레인 영역을 형성하는 공정을 더 구비하고, 금속-반도체 화합물 영역의 게이트 구조측의 단부는 소스 드레인 영역 내에 존재하는 것을 특징으로 하는 것이다.
도 1은 본 발명의 실시예 1에 따른 반도체 장치의 구조를 나타내는 단면도.
도 2는 본 발명의 실시예 2에 따른 반도체 장치의 구조를 나타내는 단면도.
도 3은 본 발명의 실시예 3에 따른 반도체 장치의 구조를 나타내는 단면도.
도 4는 본 발명의 실시예 4에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도.
도 5는 본 발명의 실시예 4에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도.
도 6은 본 발명의 실시예 4에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도.
도 7은 본 발명의 실시예 4에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도.
도 8은 본 발명의 실시예 4에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도.
도 9는 본 발명의 실시예 4에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도.
도 10은 본 발명의 실시예 4에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도.
도 11은 본 발명의 실시예 4에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도.
도 12는 본 발명의 실시예 4에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도.
도 13은 본 발명의 실시예 4에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도.
도 14는 본 발명의 실시예 5에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도.
도 15는 본 발명의 실시예 5에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도.
도 16은 본 발명의 실시예 5에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도.
도 17은 본 발명의 실시예 5에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도.
도 18은 본 발명의 실시예 6에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도.
도 19는 본 발명의 실시예 6에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도.
도 20은 본 발명의 실시예 7에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도.
도 21은 본 발명의 실시예 7에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도.
도 22는 본 발명의 실시예 8에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도.
도 23은 본 발명의 실시예 8에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도.
도 24는 본 발명의 실시예 9에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도.
도 25는 본 발명의 실시예 9에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도.
도 26은 본 발명의 실시예 10에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도.
도 27은 본 발명의 실시예 10에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도.
도 28은 본 발명의 실시예 10에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도.
도 29는 본 발명의 실시예 10에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도.
도 30은 본 발명의 실시예 10에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도.
도 31은 본 발명의 실시예 10에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도.
도 32는 본 발명의 실시예 11에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도.
도 33은 본 발명의 실시예 11에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도.
도 34는 본 발명의 실시예 11에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도.
도 35는 본 발명의 실시예 11에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도.
도 36은 본 발명의 실시예 12에 따른 반도체 장치의 제조 방법의 일공정을 나타내는 단면도.
도 37은 종래의 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도.
도 38은 종래의 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도.
도 39는 종래의 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도.
도 40은 종래의 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 실리콘 기판
3 : 게이트 절연막
4 : 게이트 전극
5, 8, 9, 26 : Co 실리사이드층
6, 23 : 측벽
7, 10 : 소스 드레인 영역
14, 19 : As 이온
15 : 제1 확산 영역
16 : Si 이온
17, 18, 20 ∼ 22 : 비정질 영역
24 : 결정 결함 영역
25 : 오목부
27, 28 : 마스크 산화막
29 : 실리콘 산화막
50 : 금속 재료.
실시예 1.
도 1은 본 발명의 실시예 1에 따른 반도체 장치의 구조를 나타내는 단면도이다. 도 1에 도시한 바와 같이 본 실시예 1에 따른 반도체 장치는 실리콘 기판(1)과, 실리콘 기판(1)의 소자 분리 영역에 형성된 소자 분리 절연막(2)과, 소자 형성 영역에서의 실리콘 기판(1)의 주요면 상에 선택적으로 형성된 게이트 구조와, 게이트 구조의 측면 상에 형성된 측벽(6)을 구비하고 있다. 게이트 구조는 실리콘 산화막으로 이루어지며, 20 ∼ 100 옹스트롱의 막 두께를 갖는 게이트 절연막(3)과, 폴리실리콘으로 이루어지며, P나 As 등의 불순물이 1×1020/㎤ 이상의 농도로 도핑된 500 ∼ 3000 옹스트롱의 막 두께를 갖는 게이트 전극(4)과, 200 ∼ 600 옹스트롱의 막 두께를 갖는 Co 실리사이드층(5)이 이 순서로 적층된 적층 구조를 가지고 있다.
또한, 본 실시예 1에 따른 반도체 장치는 소자 형성 영역에서의 실리콘 기판(1)의 주요면 내에 선택적으로 형성된 소스 드레인 영역(7)과, 실리콘 기판(1)의 주요면 내에서 측벽(6) 및 게이트 구조로부터 노출되는 소스 드레인 영역(7) 상면에서부터 게이트 구조의 단부의 하측에까지 연장하여 형성된 Co 실리사이드층(8)을 구비하고 있다.
이와 같이 본 실시예 1에 따른 반도체 장치에 따르면, 소스 드레인 저항의 저감 효과를 갖는 Co 실리사이드층(8)이, 소스 드레인 영역(7)의 상면 내뿐만아니라 소스 드레인 영역(7)의 상면에서부터 측벽(6)의 하측을 넘어서, 게이트 구조의 단부의 하측에까지 연장하여 형성되고 있다. 따라서, 종래의 반도체 장치와 비교하면 소스 드레인 영역(7)의 시트 저항이 감소하여 전파 지연 속도가 개선되며 MOS 트랜지스터의 동작 속도의 고속화를 실현할 수 있슴과 함께, 소스 드레인 저항이 저감되어 전류 구동 능력의 향상을 도모할 수 있다.
또, 이상의 효과는 반도체 장치가 미세화될수록 현저해진다. 미세화에 의해 소스 드레인 영역(8)의 길이가 짧아짐에 따라서, Co 실리사이드층(8)의 전체의 길이에 대하여 측벽(6)의 하측 및 게이트 구조의 하측에 존재하는 Co 실리사이드(8)의 길이가 차지하는 비율이 커지기 때문이다. 또한, 반도체 장치가 미세화될수록 채널 저항은 작아지는 경향에 있기 때문에, 측벽(6)의 하측 및 게이트 구조의 하측에 존재하는 Co 실리사이드(8)에 의해서 기생 저항이 저감되기 때문이다.
실시예 2.
도 2는 본 발명의 실시예 2에 따른 반도체 장치의 구조를 나타내는 단면도이다. 도 2에 도시한 바와 같이 본 실시예 2에 따른 반도체 장치는 도 1에 도시한 상기 실시예 1에 따른 반도체 장치를 기초로 하여, Co 실리사이드층(8) 대신에 측벽(6) 및 게이트 구조로부터 노출되는 소스 드레인 영역(7)의 상면에서부터, 측벽(6)의 하측에까지 연장하여 형성된 Co 실리사이드층(9)을 구비하고 있다. 즉, Co 실리사이드층(9)의 게이트 구조측의 단부가 측벽(6)의 하측에 존재하도록, Co 실리사이드층(9)의 길이를 한정한 것이다. 본 실시예 2에 따른 반도체 장치의 그 외의 구조는 상기 실시예 1에 따른 반도체 장치의 구조와 동일하다.
이와 같이 본 실시예 2에 따른 반도체 장치에 따르면, 소스 드레인 저항의 저감 효과를 갖는 Co 실리사이드층(9)이, 소스 드레인 영역(7)의 상면 내뿐만아니라, 소스 드레인 영역(7)의 상면에서부터 측벽(6)의 하측에까지 연장하여 형성되고 있다. 따라서, 상기 실시예 1에 따른 반도체 장치와 마찬가지로, 종래의 반도체 장치와 비교하면, MOS 트랜지스터의 동작 속도의 고속화를 실현할 수 있슴과 함께 전류 구동 능력의 향상을 도모할 수 있다.
또한, 게이트 구조의 하측에는 Co 실리사이드층(9)이 존재하지 않기 때문에, 게이트 절연막(3)을 통한 게이트 전극(4)과 Co 실리사이드층(9)과의 단락을 방지할 수 있다.
실시예 3.
도 3은 본 발명의 실시예 3에 따른 반도체 장치의 구조를 나타내는 단면도이다. 도 3에 도시한 바와 같이 본 실시예 3에 따른 반도체 장치는, 도 2에 도시한 상기 실시예 2에 따른 반도체 장치를 기초로 하여, 소스 드레인 영역(7) 대신에 Co 실리사이드층(9)의 게이트 구조측의 단부보다도 더 게이트 구조측으로 넓어지는 소스 드레인 영역(10)을 구비하고 있다. 그 결과, Co 실리사이트층(9)은 소스 드레인 영역(10) 내에 형성되고 있다. 이러한 소스 드레인 영역(10)은 예를 들면, 고온 혹은 장시간의 열 처리를 행함으로써 형성할 수 있다. 본 실시예 3에 따른 반도체 장치의 그 외의 구조는 상기 실시예 2에 따른 반도체 장치의 구조와 동일하다.
이와 같이 본 실시예 3에 따른 반도체 장치에 따르면, 상기 실시예 2에 따른 반도체 장치에 의해 얻어지는 효과 외에, Co 실리사이드층(9)이 소스 드레인 영역(10) 내에 형성되어 있기 때문에, Co 실리사이드층(9)으로부터 실리콘 기판(1)에 흐르는 누설 전류를 억제할 수 있다.
또, 이상의 설명에서는 상기 실시예 2에 따른 반도체 장치를 기초로 하여 본 실시예 3에 따른 반도체 장치의 구조를 적용하는 경우에 대하여 진술하였지만, 상기 실시예 1에 따른 반도체 장치를 기초로 해도 상기한 바와 마찬가지의 효과가 얻어지는 것은 물론이다.
실시예 4.
도 4 ∼ 도 13은 본 발명의 실시예 4에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도이다. 우선, 실리콘 기판(1)의 소자 분리 영역에 실리콘 산화막으로 이루어지는 소자 분리 절연막(2)을 형성한 후, 소자 형성 영역에서의 실리콘 기판(1)의 주요면 상에, 10 ∼ 200 옹스트롱의 막 두께를 갖는 실리콘 산화막(11)을 형성한다. 단지, 실리콘 산화막(11) 대신에, 질화막, 금속 산화막 혹은 이들의 조합으로 이루어지는 절연막을 형성해도 된다. 그 후, CVD법에 의해 500 ∼ 3000 옹스트롱의 막 두께를 갖는 폴리 실리콘막(12)을 전면에 형성한다(도 4). 폴리실리콘막(12)에는 CVD 공정 중에 P 등의 불순물을 도핑하거나 또는 CVD 공정 후에 이온 주입법에 의해 P 등의 불순물을 도핑해도 상관없다. 혹은 P 등의 불순물이 도핑되어 있지 않아도 상관없다. 또한, F나 N 등의 불순물이 폴리 실리콘막(12) 내에 함유하고 있어도 상관없다.
다음에, 사진 제판법에 의해 소정의 개구 패턴을 갖는 레지스트를 폴리실리콘막(12) 상에 형성한 후, 이방성 드라이 에칭법에 의해서 폴리 실리콘막(12)을 에칭함으로써 게이트 전극(4)을 형성한다. 그 후, 레지스트를 제거한다(도 5).
다음에, B 이온(13)을 실리콘 기판(1)의 주요면의 법선 방향에 대하여 0 ∼ 60도의 경사진 방향으로부터, 1 ∼ 50keV, 1×1013∼ 1×1014/㎠의 조건으로 실리콘 기판(1) 내에 이온 주입함으로써 펀치스루를 방지하기 위한 포켓층(도시하지 않음)을 형성한다(도 6).
다음에, As 이온(14) 혹은 P 이온을 1 ∼ 50keV, 1×1014∼ 4×1015/㎠의 조건으로 실리콘 기판(1) 내에 이온 주입한다(도 7). 또, As 이온(14)의 이온 주입을 행하기 전에, 실리콘 기판(1)의 표면을 비정질화하여 채널링을 방지하기 위한 이온 주입을 행해도 된다. 다음에, 열 처리를 행함으로써, 실리콘 기판(1)의 주요면 내에 고농도(불순물 농도가 1×1019/㎤ 이상)의 제1 확산 영역(15)을 형성한다(도 8). 즉, 본 실시예 4에 따른 반도체 장치는 핫 캐리어 억제를 위해서 LDD(Lightly Doped Drain) 구조를 채용한 전원 전압이 2.5V 이상의 MOS 트랜지스터를 대상으로 하지는 않고, 전원 전압이 1.8V 정도로 저전압화된 MOS 트랜지스터를 대상으로 하고 있다. 다른 실시예에 대해서도 마찬가지이다.
다음에, 게이트 전극(4)의 하측 이외의 실리콘 산화막(11)을 제거하여 게이트 절연막(3)을 형성한 후, Si 이온(16) 혹은 Ge, Sb, In 등의 중이온을 실리콘 기판(1)의 주요면의 법선 방향에 대하여 0 ∼ 9도의 경사진 방향으로부터, 5 ∼ 20keV, 1×1014∼ 1×1016/㎠의 조건으로 실리콘 기판(1)의 주요면 내 및 게이트 전극(4)의 상면 내에 이온 주입한다. 이에 따라, 실리콘 기판(1)의 주요면 내 및 게이트 전극(4)의 상면 내에 비정질 영역(17, 18)이 각각 형성된다. 이 때, 실리콘 기판(1) 내에 주입된 중이온은 실리콘 기판(1)의 깊이 방향뿐만아니라, 가로 방향(지면에서의 좌우 방향)에도 산란한다. 이 때문에, 게이트 절연막(3)의 하측에서의 실리콘 기판(1)의 일부도 비정질화되며, 그 결과, 비정질 영역(17)의 게이트 구조측의 단부는 게이트 절연막(3)의 단부의 하측에 존재하는 모습이 된다(도 9).
다음에, CVD법에 의해, 100 ∼ 2000 옹스트롱의 막 두께를 갖는 실리콘 산화막을 전면에 형성한 후, 실리콘 기판(1)의 깊이 방향에 에칭율이 높은 이방성 에칭에 의해서 그 실리콘 산화막을 에치백함으로써, 게이트 구조의 측면 상에 측벽(6)을 형성한다(도 10). 단지, 실리콘 산화막으로 이루어지는 측벽(6) 대신에, 기초로 실리콘 산화막을 갖는 실리콘 질화막으로 이루어지는 측벽을 형성해도 된다.
다음에, As 이온(19)을 10 ∼ 100keV, 1×1015∼ 8×1015/㎠의 조건으로 실리콘 기판(1) 내에 이온 주입한다(도 11). 다음에, 400 ∼ 1100℃에서 1초 ∼ 360분의 열 처리를 행함으로써, 실리콘 기판(1)의 주요면 내에 소스 드레인 영역(10)을 형성한다(도 12).
다음에, 스퍼터법에 의해 10 ∼ 160 옹스트롱의 막 두께를 갖는 Co막을 전면에 형성한 후 열 처리를 행한다. 이에 따라, 비정질 영역(17, 18)이 실리사이드화되며, Co 실리사이드층(8, 5)이 형성된다. 그 후, 미반응의 Co막을 제거한다(도 13).
또, 이상의 설명에서는 금속 실리사이드의 예로서 Co 실리사이드층을 형성하는 경우에 대하여 진술하였지만, W, Ni, Pt, Ta, Ti, Mo 등의 다른 실리사이드를 형성해도 된다. 또한, MOS 트랜지스터는 좌우 대칭 구조일 필요는 없다. 다른 실시예에 대해서도 마찬가지다.
이와 같이 본 실시예 4에 따른 반도체 장치의 제조 방법에 따르면, 측벽(6)을 형성하기 전에 Co 실리사이드층(8)의 형성 예정 영역에서의 실리콘 기판(1)을 미리 비정질화하여 비정질 영역(17)을 형성해두고, 측벽(6)을 형성한 후에 비정질 영역(17)을 실리사이드화하여 Co 실리사이드층(8)을 형성한다. 따라서, 게이트 구조로부터 노출되는 소스 드레인 영역(10)의 상면에서부터 게이트 구조의 단부의 하측에까지 연장하는 Co 실리사이드층(8)을 적절하게 형성할 수 있다.
실시예 5.
도 14 ∼ 도 17은 본 발명의 실시예 5에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도이다. 우선, 상기 실시예 4와 마찬가지 방법에 의해, 도 8에 도시한 구조와 마찬가지의 구조를 얻는다. 다음에, 게이트 전극(4)의 하측 이외의 실리콘 산화막(11)을 제거하여 게이트 절연막(3)을 형성한 후, 게이트 구조의 측면 상에 측벽(6)을 형성한다(도 14).
다음에, Si 이온(16) 혹은 Ge, Sb, In 등의 중이온을, 실리콘 기판(1)의 주요면의 법선 방향에 대하여 0 ∼ 9도의 경사진 방향으로부터, 5∼20keV, 1×1014∼ 1×1016/㎠의 조건으로 실리콘 기판(1)의 주요면 내 및 게이트 전극(4)의 상면 내에 이온 주입한다. 이에 따라, 실리콘 기판(1)의 주요면 내 및 게이트 전극(4)의 상면 내에 비정질 영역(20, 18)이 각각 형성된다(도 15).
다음에, 스퍼터법에 의해 10 ∼ 160 옹스트롱의 막 두께를 갖는 Co막을 전면에 형성한 후 열 처리를 행한다. 이에 따라, 비정질 영역(20, 18)이 실리사이드화되며 Co 실리사이드층(9, 5)이 형성된다. 그 후, 미반응의 Co막을 제거한다(도 16).
다음에, As 이온을 실리콘 기판(1) 내에 이온 주입한 후, 열 처리를 행함으로써, 실리콘 기판(1)의 주요면 내에 소스 드레인 영역(10)을 형성한다(도 17).
이와 같이 본 실시예 5에 따른 반도체 장치의 제조 방법에 따르면, 측벽(6)을 형성한 후에 Co 실리사이드층(9)의 형성 예정 영역에서의 실리콘 기판(1)을 비정질화하여 비정질 영역(20)을 형성하고, 그 후, 비정질 영역(20)을 실리사이드화하여 Co 실리사이드층(9)을 형성한다. 따라서, 측벽(6) 및 게이트 구조로부터 노출되는 소스 드레인 영역(10)의 상면에서부터, 측벽(6)의 하측에까지 연장하는 Co 실리사이드층(9)을 적절하게 형성할 수 있다.
실시예 6.
도 18, 도 19는 본 발명의 실시예 6에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도이다. 우선, 상기 실시예 5와 마찬가지 방법에 의해, 도 14에 도시한 구조와 마찬가지의 구조를 얻는다. 다음에, 소스 드레인 영역(10)을 형성하기 위해서, As 이온(19)을 10 ∼ 100keV, 1×1015∼ 8×1015/㎠의 조건으로 실리콘 기판(1) 내에 이온 주입한다. As 이온(19)의 주입에 의해 실리콘 기판(1)의 주요면 내에는 비정질 영역(21)이 형성된다. As 이온(19)은 실리콘 기판(1)의 깊이 방향뿐만아니라 가로 방향에도 산란한다. 이 때문에, 측벽(6)의 하측에서의 실리콘 기판(1)의 일부도 As 이온(19)의 주입에 의해서 비정질화되며, 그 결과 비정질 영역(21)의 게이트 구조측의 단부는 측벽(6)의 하측에 존재하는 모습이 된다. 또한, As 이온(19)은 게이트 전극(4)의 상면 내에도 이온 주입되며, 그 결과 게이트 전극(4)의 상면 내에 비정질 영역(22)이 형성된다(도 18).
다음에, 스퍼터법에 의해 10 ∼ 160옹스트롱의 막 두께를 갖는 Co막을 전면에 형성한 후, 열 처리를 행한다. 이에 따라, 비정질 영역(21, 22)이 실리사이드화되며, Co 실리사이드층(9, 5)이 형성된다. 그 후, 미반응의 Co막을 제거한다(도 19).
다음에, 400 ∼ 1100℃에서 1초 ∼ 360분의 열 처리를 행함으로써, 실리콘 기판(1) 내에 주입된 As 이온(19)을 열 확산하고, 실리콘 기판(1)의 주요면 내에 소스 드레인 영역(10)을 형성한다.
이와 같이 본 실시예 6에 따른 반도체 장치의 제조 방법에 따르면, 소스 드레인 영역(10)을 형성하기 위한 As 이온(19)의 주입에 의해 비정질 영역(21)이 형성되는 것을 이용하여 As 이온(19)을 열 확산하기 전에, Co 실리사이드층(9)을 형성한다. 이에 따라, 측벽(6) 및 게이트 구조로부터 노출되는 소스 드레인 영역(10)의 상면에서부터 측벽(6)의 하측에까지 연장하는 Co 실리사이드층(9)을 간이하게 형성할 수 있다.
실시예 7.
도 20, 도 21은 본 발명의 실시예 7에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도이다. 우선, 상기 실시예 5와 마찬가지 방법에 의해, 도 14에 도시한 구조와 마찬가지의 구조를 얻는다. 다음에, As 이온을 실리콘 기판(1) 내에 이온 주입한 후, 열 처리를 행함으로써 실리콘 기판(1)의 주요면 내에 소스 드레인 영역(10)을 형성한다(도 20).
다음에, 웨이퍼를 회전시키면서 Si 이온(16) 등의 중이온을 실리콘 기판(1)의 주요면의 법선 방향에 대하여 7 ∼ 45도의 경사진 방향으로부터, 5 ∼ 20keV, 1×1014∼ 1×1016/㎠의 조건으로 실리콘 기판(1)의 주요면 내에 이온 주입한다. 이에 따라, 실리콘 기판(1)의 주요면 내에 비정질 영역(20)이 형성된다. 또한, 게이트 전극(4)의 상면 내에 비정질 영역(18)이 형성된다(도 21). 다음에, 스퍼터법에 의해 Co막을 전면에 형성한 후, 열 처리를 행함으로써 Co 실리사이드층(9, 5)을 형성한다. 그 후, 미반응의 Co막을 제거한다.
이와 같이 본 실시예 7에 따른 반도체 장치의 제조 방법에 따르면, 비정질 영역(20)을 형성하기 위한 Si 이온(16)을 실리콘 기판(1)의 주요면의 법선 방향에 대하여 경사진 방향으로부터 실리콘 기판(1) 내에 이온 주입한다. 따라서, Si 이온(16)을 실리콘 기판(1)의 주요면의 법선 방향에 대하여 거의 평행하게 이온 주입하는 상기 실시예 5에 따른 반도체 장치의 제조 방법(도 15 참조)과 비교하면, 측벽(6)의 하측으로의 비정질 영역(20)의 연장량을 크게 할 수 있다.
또, 상기 실시예 4에 따른 반도체 장치의 제조 방법에 관하여 도 9에 도시한 공정에서, Si 이온(16)을 실리콘 기판(1)의 주요면의 법선 방향에 대하여 7 ∼ 45도의 경사진 방향으로부터 실리콘 기판(1) 내에 이온 주입할 수 있게 된다. 이에 따라, 게이트 구조의 하측으로의 비정질 영역(17)의 연장량을 크게 할 수 있다.
실시예 8.
도 22, 도 23은 본 발명의 실시예 8에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도이다. 우선, 상기 실시예 4와 마찬가지 방법에 의해, 도 8에 도시한 구조와 마찬가지의 구조를 얻는다. 다음에, 게이트 전극(4)의 하측 이외의 실리콘 산화막(11)을 제거하여 게이트 절연막(3)을 형성한 후, CVD법에 의해, 100 ∼ 3000 옹스트롱의 막 두께를 갖는 실리콘 질화막을 전면에 형성한다. 그 후, 실리콘 기판(1)의 깊이 방향으로 에칭율이 높은 이방성 드라이 에칭법에 의해서 그 실리콘 질화막을 에치백함으로써, 게이트 구조의 측면 상에 실리콘 질화막으로 이루어지는 측벽(23)을 형성한다. 실리콘 질화막은 실리콘 기판(1) 간의 응력이 강하기 때문에, 측벽(23)과 제1 확산 영역(15)과의 계면에는 큰 변형이 생겨서 결정 결함 영역(24)이 발생하고 있다(도 22).
다음에, 스퍼터법에 의해 Co막을 전면에 형성한 후, 열 처리를 행함으로써 Co 실리사이드층(8, 5)을 형성한다. 그 후, 미반응의 Co막을 제거한다(도 23).
이와 같이 본 실시예 8에 따른 반도체 장치의 제조 방법에 따르면, 게이트 구조의 측면 상에 실리콘 기판(1) 간의 응력이 강한 재질로 이루어지는 측벽(23)을 형성한다. 따라서, 이 강한 응력에 의해서 결정 결함 영역(24)을 형성할 수 있으며, 게이트 구조 및 측벽(23)으로부터 노출되는 소스 드레인 영역(10)의 상면에서부터, 측벽(6)의 하측 혹은 게이트 구조의 단부의 하측에까지 연장하는 Co 실리사이드층(9, 8)을 적절하게 형성할 수 있다.
실시예 9.
도 24, 도 25는 본 발명의 실시예 9에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도이다. 우선, 상기 실시예 7과 마찬가지 방법에 의해, 도 20에 도시한 구조와 마찬가지의 구조를 얻는다. 다음에, 등방성 에칭법에 의해서 노출되고 있는 실리콘 기판(1)의 주요면을 선택 에칭함으로써 오목부(25)를 형성한다. 이 때, 게이트 전극(4)의 상면도 선택 에칭된다(도 24).
다음에, 스퍼터법에 의해 Co막을 전면에 형성한 후, 열 처리를 행함으로써 Go 실리사이드층(26, 5)을 형성한다. 그 후, 미반응의 Co막을 제거한다(도 25).
이와 같이 본 실시예 9에 따른 반도체 장치의 제조 방법에 따르면, 스퍼터법에 의해서 Co막을 형성하기 전에, 실리콘 기판(1)의 주요면을 미리 파내서 오목부(25)를 형성한다. 따라서, 스퍼터 공정에서 오목부(25)의 측면에 금속 재료가 부착하기 쉽기 때문에, 가로 방향으로의 Co 실리사이드의 성장이 촉진된다. 그 결과, 게이트 구조 및 측벽(6)으로부터 노출되는 소스 드레인 영역(10)의 상면에서부터, 측벽(6)의 하측에까지 연장하는 Co 실리사이드층(26)을 적절하게 형성할 수 있다.
또한, 게이트 전극(4)의 상면을 소정의 깊이만큼 파낸 후에 Co 실리사이드층(5)을 형성하기 때문에, Co 실리사이드층(5)의 상면은 측벽(6)의 상단부보다도 낮아진다. 따라서, Co 실리사이드층(5)과 Co 실리사이드층(26) 혹은 소스 드레인 영역(10)과의 단락을 방지할 수 있다.
실시예 10.
도 26 ∼ 도 31은 본 발명의 실시예 10에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도이다. 우선, 상기 실시예 4와 마찬가지 방법에 의해, 도 4에 도시한 구조와 마찬가지의 구조를 얻는다. 다음에, CVD법에 의해, 300 ∼ 3000 옹스트롱의 막 두께를 갖는 마스크 산화막(27)을 폴리 실리콘막(12) 상에 형성한다(도 26).
다음에, 사진 제판법에 의해 소정의 개구 패턴을 갖는 레지스트를 마스크 산화막(27) 상에 형성한 후, 이방성 드라이 에칭법에 의해서 마스크 산화막(27) 및 폴리 실리콘막(12)을 에칭한다. 이에 따라, 마스크 산화막(28)에 의해서 상면이 덮힌 게이트 전극(4)을 형성한다. 그 후, 레지스트를 제거한다(도 27) .
다음에, B 이온을 실리콘 기판(1) 내에 이온 주입함으로써 포켓층을 형성한 후, As 이온을 실리콘 기판(1) 내에 이온 주입하여 열 처리를 행함으로써, 실리콘 기판(1)의 주요면 내에 제1 확산 영역을 형성한다. 그 후, 게이트 전극(4)의 하측 이외의 실리콘 산화막(11)을 제거하여 게이트 절연막(3)을 형성한 후, 게이트 절연막(3), 게이트 전극(4) 및 마스크 산화막(28)이 이 순서로 적층된 적층 구조를 갖는 게이트 구조의 측면 상에 실리콘 산화막으로 이루어지는 측벽(6)을 형성한다. 그 후, As 이온을 실리콘 기판(1) 내에 이온 주입하여 열 처리를 행함으로써, 실리콘 기판(1)의 주요면 내에 소스 드레인 영역(10)을 형성한다(도 28).
다음에, 등방성 에칭법에 의해서 노출되어 있는 실리콘 기판(1)의 주요면을 선택 에칭함으로써 오목부(25)를 형성한다(도 29). 다음에, 스퍼터법에 의해 Co막을 전면에 형성한 후, 열 처리를 행함으로써 Go 실리사이드층(26)을 형성한다. 그 후, 미반응의 Co막을 제거한다(도 30).
또, 게이트 전극(4)의 상면을 실리사이드화할 필요가 있는 경우에는 도 29에 도시하는 공정이 종료한 후, 습식 엣칭법에 의해서 마스크 산화막(28)을 제거하면 된다. 이에 따라, Co막은 게이트 전극(4)의 상면 상에도 형성되며, 열 처리를 행함으로써 Co 실리사이드층(5)을 형성할 수 있다(도 31).
이와 같이 본 실시예 10에 따른 반도체 장치의 제조 방법에 따르면, 스퍼터법에 의해서 Co막을 형성하기 전에 실리콘 기판(1)의 주요면을 미리 파내서 오목부(25)를 형성한다. 따라서, 상기 실시예 9와 마찬가지의 이유에 의해 측벽(6)의 하측에까지 연장하는 Co 실리사이드층(26)을 적절하게 형성할 수 있다.
또한, 마스크 산화막(28)을 제거한 후에 Co 실리사이드층(5)을 형성하기 위해서 Co 실리사이드층(5)의 상면은 측벽(6)의 상단부보다도 낮아진다. 따라서, Co 실리사이드층(5)과 Co 실리사이드층(26) 혹은 소스 드레인 영역(10)과의 단락을 방지할 수 있다.
실시예 11.
도 32 ∼ 35는 본 발명의 실시예 11에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도이다. 우선, 상기 실시예 4와 마찬가지 방법에 의해, 도 8에 도시한 구조와 마찬가지의 구조를 얻는다. 다음에, 게이트 전극(4)의 하측 이외의 실리콘 산화막(11)을 제거하여 게이트 절연막(3)을 형성한 후, CVD법에 의해 100 ∼ 2000 옹스트롱의 막 두께를 갖는 실리콘 산화막(29)을 형성한다(도 32).
다음에, 실리콘 기판(1)의 깊이 방향으로 에칭율이 높은 이방성 드라이 에칭법에 의해서 실리콘 산화막(29)을 에치백함으로써, 게이트 구조의 측면 상에 측벽(6)을 형성한다. 또한, 이 때의 이방성 드라이 에칭에 의해서 실리콘 기판(1)의 주요면을 더불어 에칭함으로써, 오목부(25)를 형성한다(도 33).
다음에, As 이온을 실리콘 기판(1) 내에 이온 주입하여 열 처리를 행함으로써, 실리콘 기판(1)의 주요면 내에 소스 드레인 영역(10)을 형성한다(도 34). 다음에, 스퍼터법에 의해 Co막을 전면에 형성한 후, 열 처리를 행함으로써 Co 실리사이드층(26, 5)을 형성한다. 그 후, 미반응의 Co막을 제거한다(도 35).
이와 같이 본 실시예 11에 따른 반도체 장치의 제조 방법에 따르면, 스퍼터법에 의해서 Co막을 형성하기 전에, 실리콘 기판(1)의 주요면을 미리 파내서 오목부(25)를 형성한다. 따라서, 상기 실시예 9와 마찬가지의 이유에 의해 측벽(6)의 하측에까지 연장하는 Co 실리사이드층(26)을 적절하게 형성할 수 있다.
또한, 측벽(6)을 형성하기 위한 이방성 드라이 에칭에 의해서 더불어 오목부(25)를 형성하기 때문에 오목부(25)를 간이하게 형성할 수 있다.
실시예 12.
도 36은 본 발명의 실시예 12에 따른 반도체 장치의 제조 방법의 일 공정을 나타내는 단면도이다. 상기 실시예 9 ∼ 11에 따른 반도체 장치의 제조 방법을 기초로 하여, Co막을 전면에 형성하는 공정에서 웨이퍼를 회전시키면서, Co막의 재질인 금속 재료(50)를 실리콘 기판(1)의 주요면의 법선 방향에 대하여 경사진 방향으로부터 오목부(25)의 표면 상에 스퍼터한다.
이와 같이 본 실시예 12에 따른 반도체 장치의 제조 방법에 따르면, 오목부(25)의 측면 상에도 금속 재료(50)를 적절하게 부착시킬 수 있다. 또한, 웨이퍼를 회전시키면서 스퍼터를 행함으로써 방향 의존성을 억제할 수 있다.
본 발명 중 제1 양태에 따르면, 소스 드레인 저항의 저감 효과를 갖는 금속-반도체 화합물 영역이 게이트 구조로부터 노출되는 소스 드레인 영역의 상면 내뿐만아니라, 게이트 구조로부터 노출되는 소스 드레인 영역의 상면에서부터 적어도 측벽의 하측에까지 연장하여 형성되고 있다. 따라서, 소스 드레인 영역의 시트 저항이 감소하여 전파 지연 속도가 개선되어 동작 속도의 고속화를 실현할 수 있슴과 함께, 소스 드레인 저항이 저감되어 전류 구동 능력의 향상을 도모할 수 있다.
또한, 본 발명 중 제2 양태에 따르면, 소스 드레인 저항의 저감 효과를 갖는 금속-반도체 화합물 영역이, 게이트 구조로부터 노출되는 소스 드레인 영역의 상면에서부터 게이트 구조의 단부의 하측에까지 연장하고 형성되어 있다. 따라서, 소스 드레인 저항의 저감 효과가 크기 때문에, 동작 속도의 고속화 및 전류 구동 능력의 향상을 적절하게 도모할 수 있다.
또한, 본 발명 중 제3 양태에 따르면, 게이트 구조의 하측에는 금속-반도체 화합물 영역이 존재하지 않기 때문에, 게이트 절연막을 통한 게이트 전극과 금속-반도체 화합물 영역과의 단락을 방지할 수 있다.
또한, 본 발명 중 제4 양태에 따르면, 금속-반도체 화합물 영역은 소스 드레인 영역 내에 형성되고 있기 때문에, 금속-반도체 화합물 영역에서부터 기판에 흐르는 누설 전류를 억제할 수 있다.
또한, 본 발명 중 제5 양태에 따르면, 비정질 영역은 단결정 기판에 비하여 실리사이드화가 진행하기 쉽기 때문에, 금속-반도체 화합물 영역의 형성 예정 영역에 비정질 영역을 미리 형성한 후, 그 비정질 영역을 실리사이드화함으로써 금속-반도체 화합물 영역을 적절하게 형성할 수 있다.
또한, 본 발명 중 제6 양태에 따르면, 기판 내에 주입된 중이온의 가로 방향으로의 산란에 의해, 게이트 구조의 단부의 하측에도 비정질 영역이 형성되며, 그 결과, 게이트 구조의 단부의 하측에까지 연장하는 금속-반도체 화합물 영역을 형성할 수 있다.
또한, 본 발명 중 제7 양태에 따르면, 기판 내에 주입된 중이온의 가로 방향으로의 산란에 의해 측벽의 하측에도 비정질 영역이 형성되며, 그 결과, 측벽의 하측에까지 연장하는 금속-반도체 화합물 영역을 형성할 수 있다.
또한, 본 발명 중 제8 양태에 따르면, 비정질 영역을 형성하기 위한 중이온을 기판의 주요면의 법선 방향에 대하여 경사진 방향으로부터 기판 내에 도입한다. 따라서, 중이온을 기판의 주요면의 법선 방향에 대하여 거의 평행하게 도입하는 경우와 비교하면, 게이트 구조의 하측 혹은 측벽의 하측으로의 비정질 영역의 연장량을 크게 할 수 있다.
또한, 본 발명 중 제9 양태에 따르면, 소스 드레인 영역을 형성하기 위한 불순물의 도입에 의해서 비정질 영역이 형성되는 것을 이용하여, 도입한 불순물을 열 확산하기 전에 금속-반도체 화합물 영역을 형성한다. 이에 따라, 게이트 구조 및 측벽으로부터 노출되는 소스 드레인 영역의 상면에서부터 측벽의 하측에까지 연장하는 금속-반도체 화합물 영역을 간이하게 형성할 수 있다.
또한, 본 발명 중 제10 양태에 따르면, 기판과 측벽 간의 강한 응력에 의해서 기판 내에 결정 결함 영역을 형성할 수 있고, 그 결과, 측벽의 하측 혹은 게이트 구조의 단부의 하측에까지 연장하는 금속-반도체 화합물 영역을 형성할 수 있다.
또한, 본 발명 중 제11 양태에 따르면, 금속-반도체 화합물 영역을 형성하기 위한 금속 재료가 오목부의 측면에 부착하기 쉽기 때문에, 가로 방향으로의 실리사이드화가 촉진되며, 그 결과 측벽의 하측에까지 연장하는 금속-반도체 화합물 영역을 형성할 수 있다.
또한, 본 발명 중 제12 양태에 따르면, 오목부를 형성함에 있어서, 게이트 구조와는 반대측의 측벽 단부의 하측의 기판도 에칭되기 때문에, 측벽의 하측으로의 금속-반도체 화합물 영역의 연장량을 크게 할 수 있다.
또한, 본 발명 중 제13 양태에 따르면, 측벽을 형성하기 위한 이방성 드라이 에칭에 의해서 더불어 오목부를 형성하기 때문에, 오목부를 간이하게 형성할 수 있다.
또한, 본 발명 중 제14 양태에 따르면, 오목부의 측면 상에도 금속 재료를 적절하게 부착시킬 수 있다.
또한, 본 발명 중 제15 양태에 따르면, 게이트 전극의 상면을 소정의 깊이만큼 파낸 후 금속-반도체 화합물층을 형성하기 때문에, 금속-반도체 화합물층의 상면은 측벽의 상단부보다도 낮아진다. 따라서, 금속-반도체 화합물층과 금속-반도체 화합물 영역과의 단락을 방지할 수 있다.
또한, 본 발명 중 제16 양태에 따르면, 마스크 절연막을 제거한 후에 금속-반도체 화합물층을 형성하기 때문에, 금속-반도체 화합물층의 상면은 측벽의 상단부보다도 낮아진다. 따라서, 금속-반도체 화합물층과 금속-반도체 화합물 영역과의 단락을 방지할 수 있다.
또한, 본 발명 중 제17 양태에 따르면, 금속-반도체 화합물 영역은 소스 드레인 영역 내에 형성되어 있기 때문에, 금속-반도체 화합물 영역에서부터 기판에 흐르는 누설 전류를 억제할 수 있다.

Claims (3)

  1. 기판과,
    상기 기판의 주요면 상에 선택적으로 형성되며, 게이트 절연막 및 게이트 전극이 이 순서로 적층된 적층 구조를 갖는 게이트 구조와,
    상기 게이트 구조의 측면 상에 형성된 측벽과,
    상기 기판의 상기 주요면 내에 선택적으로 형성되며, 상기 측벽의 하측에서의 불순물 농도가 1×1019/㎤ 이상의 소스 드레인 영역과,
    상기 기판의 상기 주요면 내에서, 상기 게이트 구조로부터 노출되는 상기 소스 드레인 영역의 상면에서부터, 적어도 상기 측벽의 하측에까지 연장하여 형성되는 금속-반도체 화합물 영역
    을 구비하는 것을 특징으로 하는 반도체 장치.
  2. (a) 기판의 주요면 상에, 게이트 절연막 및 게이트 전극이 이 순서로 적층된 적층 구조를 갖는 게이트 구조를 선택적으로 형성하는 공정과,
    (b) 상기 기판의 상기 주요면 내에서, 후에 형성되는 금속-반도체 화합물 영역의 형성 예정 영역에 비정질 영역을 형성하는 공정과,
    (c) 상기 비정질 영역을 실리사이드화함으로써 상기 금속-반도체 화합물 영역을 형성하는 공정
    을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. (a) 기판의 주요면 상에, 게이트 절연막 및 게이트 전극이 이 순서로 적층된 적층 구조를 갖는 게이트 구조를 선택적으로 형성하는 공정과,
    (b) 상기 게이트 구조의 측면 상에 측벽을 형성하는 공정과,
    (c) 상기 게이트 구조 및 상기 측벽이 형성되어 있지 않은 부분의 상기 기판의 상기 주요면을 파내서 오목부를 형성하는 공정과,
    (d) 상기 오목부의 표면에서부터 상기 기판을 실리사이드화함으로써 금속-반도체 화합물 영역을 형성하는 공정
    을 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR10-2000-0027626A 1999-07-26 2000-05-23 반도체 장치 및 그 제조 방법 KR100379802B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1999-210208 1999-07-26
JP11210208A JP2001036080A (ja) 1999-07-26 1999-07-26 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20010014960A true KR20010014960A (ko) 2001-02-26
KR100379802B1 KR100379802B1 (ko) 2003-04-11

Family

ID=16585589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0027626A KR100379802B1 (ko) 1999-07-26 2000-05-23 반도체 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US6506651B2 (ko)
JP (1) JP2001036080A (ko)
KR (1) KR100379802B1 (ko)
TW (1) TW449926B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100466539B1 (ko) * 2002-09-09 2005-01-15 한국전자통신연구원 쇼트키 배리어 트랜지스터 제조 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002311849A (ja) 2001-04-19 2002-10-25 Seiko Epson Corp 電極駆動装置及び電子機器
JP5000057B2 (ja) * 2001-07-17 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
KR100396709B1 (ko) * 2001-12-15 2003-09-02 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP2007184420A (ja) * 2006-01-06 2007-07-19 Nec Electronics Corp 半導体装置の製造方法
KR100806791B1 (ko) * 2006-09-01 2008-02-27 동부일렉트로닉스 주식회사 두 단계 포켓 임플란트를 이용한 반도체 소자의 제조 방법
US7888194B2 (en) * 2007-03-05 2011-02-15 United Microelectronics Corp. Method of fabricating semiconductor device
DE102008030854B4 (de) * 2008-06-30 2014-03-20 Advanced Micro Devices, Inc. MOS-Transistoren mit abgesenkten Drain- und Source-Bereichen und nicht-konformen Metallsilizidgebieten und Verfahren zum Herstellen der Transistoren
US20120241710A1 (en) * 2011-03-21 2012-09-27 Nanyang Technological University Fabrication of RRAM Cell Using CMOS Compatible Processes
CN103050524B (zh) * 2011-10-11 2015-11-25 中国科学院微电子研究所 一种双鳍型半导体结构及其制造方法
US9276041B2 (en) 2012-03-19 2016-03-01 Globalfoundries Singapore Pte Ltd Three dimensional RRAM device, and methods of making same
CN106960795B (zh) * 2016-01-11 2020-03-10 中芯国际集成电路制造(北京)有限公司 Pmos晶体管的形成方法
FR3097076B1 (fr) * 2019-06-05 2023-08-18 St Microelectronics Crolles 2 Sas Prises de contact pour composant électronique

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6312168A (ja) 1986-07-03 1988-01-19 Oki Electric Ind Co Ltd Ｌｄｄｍｉｓ型電界効果トランジスタ
JPS63292679A (ja) 1987-05-25 1988-11-29 Mitsubishi Electric Corp Ｍｏｓトランジスタの製造方法
NL8800220A (nl) * 1988-01-29 1989-08-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij een metalen geleiderspoor op een oppervlak van een halfgeleiderlichaam wordt gebracht.
JP3039967B2 (ja) 1990-08-03 2000-05-08 株式会社日立製作所 半導体装置
US5168072A (en) * 1990-10-12 1992-12-01 Texas Instruments Incorporated Method of fabricating an high-performance insulated-gate field-effect transistor
US5300813A (en) 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US5861340A (en) * 1996-02-15 1999-01-19 Intel Corporation Method of forming a polycide film
JPH1117178A (ja) 1997-06-24 1999-01-22 Oki Electric Ind Co Ltd 半導体装置の製造方法
TW386255B (en) * 1998-05-18 2000-04-01 United Microelectronics Corp Method for self-aligned silicide process
US6133124A (en) * 1999-02-05 2000-10-17 Advanced Micro Devices, Inc. Device improvement by source to drain resistance lowering through undersilicidation
US6274511B1 (en) * 1999-02-24 2001-08-14 Advanced Micro Devices, Inc. Method of forming junction-leakage free metal silicide in a semiconductor wafer by amorphization of refractory metal layer
US6255703B1 (en) * 1999-06-02 2001-07-03 Advanced Micro Devices, Inc. Device with lower LDD resistance
US6171919B1 (en) * 1999-07-27 2001-01-09 Advanced Micro Devices, Inc. MOS Transistor formation process including post-spacer etch surface treatment for improved silicide formation
US6204136B1 (en) * 1999-08-31 2001-03-20 Advanced Micro Devices, Inc. Post-spacer etch surface treatment for improved silicide formation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100466539B1 (ko) * 2002-09-09 2005-01-15 한국전자통신연구원 쇼트키 배리어 트랜지스터 제조 방법

Also Published As

Publication number Publication date
TW449926B (en) 2001-08-11
JP2001036080A (ja) 2001-02-09
US20020047163A1 (en) 2002-04-25
US6506651B2 (en) 2003-01-14
KR100379802B1 (ko) 2003-04-11

Similar Documents

Publication Publication Date Title
JP2848439B2 (ja) 半導体装置の製造方法
US7358569B2 (en) Semiconductor device with semiconductor layer having various thickness
US6255152B1 (en) Method of fabricating CMOS using Si-B layer to form source/drain extension junction
US5998849A (en) Semiconductor device having highly-doped source/drain regions with interior edges in a dislocation-free state
JP3461277B2 (ja) 半導体装置及びその製造方法
KR100376182B1 (ko) 절연게이트형전계효과트랜지스터및그의제조방법
JP2007042802A (ja) 電界効果トランジスタ及びその製造方法
KR100379802B1 (ko) 반도체 장치 및 그 제조 방법
US7009258B2 (en) Method of building a CMOS structure on thin SOI with source/drain electrodes formed by in situ doped selective amorphous silicon
US6790750B1 (en) Semiconductor-on-insulator body-source contact and method
KR20010025030A (ko) 반도체 디바이스 제조 방법
US6762459B2 (en) Method for fabricating MOS device with halo implanted region
US6163059A (en) Integrated circuit including source implant self-aligned to contact via
US6440806B1 (en) Method for producing metal-semiconductor compound regions on semiconductor devices
JP4537014B2 (ja) 分離されたパンチスルー防止膜を有する集積回路トランジスタの形成方法
US20090162980A1 (en) Method of manufacturing semiconductor device
JPH10200097A (ja) 半導体装置およびその製造方法
JP2000357747A (ja) 半導体装置の製造方法
JP2007288051A (ja) 半導体装置及びその製造方法
JP2004158697A (ja) 半導体装置及びその製造方法
KR20050007664A (ko) 반도체 소자의 제조방법
JP2000106431A (ja) 半導体装置の製造方法
JPH11238874A (ja) 半導体集積回路装置の製造方法
JP2002124667A (ja) 半導体装置の製造方法
JP2004311764A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080328

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee