KR20000032641A - 다이나믹 랜덤 억세스 메모리의 수리 방법 - Google Patents
다이나믹 랜덤 억세스 메모리의 수리 방법 Download PDFInfo
- Publication number
- KR20000032641A KR20000032641A KR1019980049176A KR19980049176A KR20000032641A KR 20000032641 A KR20000032641 A KR 20000032641A KR 1019980049176 A KR1019980049176 A KR 1019980049176A KR 19980049176 A KR19980049176 A KR 19980049176A KR 20000032641 A KR20000032641 A KR 20000032641A
- Authority
- KR
- South Korea
- Prior art keywords
- word line
- corrosion protection
- random access
- access memory
- dynamic random
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000005260 corrosion Methods 0.000 claims abstract description 36
- 230000007797 corrosion Effects 0.000 claims abstract description 35
- 238000005530 etching Methods 0.000 claims abstract description 17
- 230000002950 deficient Effects 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 4
- 230000008439 repair process Effects 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 15
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 238000005520 cutting process Methods 0.000 abstract description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
본 발명은 리페어 퓨즈 박스 내에서 금속으로 이루어진 보조 워드 라인을 갖는 다이나믹 랜덤 억세스 메모리(DRAM)를 수리하는 방법에 관한 것으로서, 상기 보조 워드 라인의 상부에 서로 재료가 다른 절연 재료를 적층하여 제 1 부식 방지막과 제 2 부식 방지막을 형성하는 단계; 상기 제 2 부식 방지막에 대한 식각 특성이 강한 제 1 식각제로 상기 제 2 부식 방지막을 1차 식각하는 단계; 상기 제 1 부식 방지막에 대한 식각 특성이 강한 제 2 식각제로 2차 식각하여 보조 워드 라인을 노출시키는 단계; 상기 결함이 발생된 보조 워드 라인을 수리하는 단계를 포함하는 것을 특징으로 하는 다이나믹 랜덤 억세스 메모리의 수리 방법을 제공하므로써, DRAM중 결함이 발생한 부분에 대응하는 보조 워드 라인을 여분의 보조 워드 라인으로 대체할 때 정상적인 보조 워드 라인이 부식되는 것을 방지하면서도 결합이 발생된 부분의 보조 워드 라인은 절단 할 수 있어서, DRAM의 수율 향상을 증진시킬 수 있다.
Description
본 발명은 다이나믹 랜덤 억세스 메모리(Dynamic Random Access Memory, 이하 'DRAM'이라고 칭함)의 수리(repair) 방법에 관한 것으로서, 더욱 상세하게는,각기 폴리 실리콘(poly-silicon)과 금속(metal)으로 이루어진 이중의 워드 라인(word line)을 갖는 DRAM의 수리 방법에 관한 것이다.
주지 하다시피, DRAM은 그 용량에 따라서 M×N(M, N은 정수) 개의 셀(cell)들로 구성되어, 그 각 셀 단위로 정보(즉, 전하)를 저장하고 독출하는 기억소자로서, 도 1에 도시된 바와 같이, 각 픽셀은 1개의 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET : metal oxide semiconductor field effect transistor)(10)와 1개의 캐패시터(capacitor)(20)로 이루어진다. 이때, MOSFET의 게이트 전극(gate electrode)(12)에는 후속하는 공정(예를 들어, 열공정)에서의 손상을 최소화하기 위하여 폴리 실리콘이 채용되는 바, 이와 같은 폴리 실리콘은 그 신호의 전달 속도가 금속(metal)에 비해서 현저히 늦다.
한편, 근래에 들어 DRAM은 급속히 고집적·대용량화되고 있으며, 그에 따라 고속의 신호 처리가 요구된다. 즉, 고집적·대용량화된 DRAM이 정상적인 성능을 발휘하기 위해서는 고집적·대용량화된 정도에 대응해서 그 신호 처리 속도도 빨라져야만 한다.
그러나, 상술한 바와 같이 통상의 DRAM에 구비되는 MOSFET의 게이트 전극 및 그 게이트 전극에 신호를 인가하는 워드 라인(word line)에는 폴리 실리콘이 사용되므로, 그 속도를 증가시키는 데에는 한계가 있다.
따라서, 종래에는 그와 같은 문제점을 개선하기 위해서 도 2에 도시된 바와 같이, 종래의 폴리 실리콘으로 이루어진 워드 라인(12)의 상부에 절연층(13)을 사이에 두고 워드 라인(12)과 메탈 컨택(metal contact)(15)에 의해서 셀(cell) 단위로 전기적 접속을 이루는 금속의 보조 워드 라인(14)을 형성하므로써, DRAM의 신호 처리 속도를 증진시켰다. 즉, 일련의 단위 셀 간의 신호 흐름은 금속으로 이루어진 보조 워드 라인(14)을 통해서 전달한 후, 각 셀에서는 폴리 실리콘으로 이루어진 보조 워드 라인(12)이 게이트 전극으로 동작하는 구조로 형성하여, 각 셀간의 신호 흐름을 증가시킨 구조이다. 이때, 도 1 및 도 2에서 설명을 생략한 11은 실리콘 기판이고, 12a는 게이트 산화막으로서 당업자에게는 잘 알려져 있는 것이므로 그 설명은 생략한다.
한편, DRAM과 같은 기억 소자에서는 논리 소자(logic device)와 같이 특별한 회로적 구성을 이루는 것이 아니라, 연속하는 동일 구조로 이루어져 있으므로, 만일 후속하는 검사 공정시 특정 부위에서 결함(예를 들어, 단선 등)이 검출되면, 그 결함이 발생된 워드 라인을 절단하고, 여분의 보조 라인을 연결하여 간단히 수리할 수 있는 장점이 있다. 즉, 통상적으로, DRAM을 제조할 때는 그 용량(capacitance)에 대응하는 라인 수(M×N)에 여분의 보조 라인을 더해서((예를 들어, (M+m)×(N+n), m, n은 각각 M, N보다 작은 정수) 제조한다. 이러한 여분의 라인(m, n)은 DRAM의 제조 공정중 최종 테스트시 정상적인 라인(M, N)중 일부에 결함이 발생되었을 경우, 그와 같이 결함이 발생된 라인을 절단하고, 그 절단된 라인대신 여분의 보조 라인을 연결하므로써, 용이하게 수리할 수 있다.
이와 같은 수리는 리페어 퓨즈 박스(repair fuse box)(도시 생략함) 내에서 이루어지는 데, 종래에는 워드 라인, 즉, 폴리 실리콘으로 이루어진 게이트 라인을 리페어 퓨즈 박스 내에서 노출시킨 후, 레이저(laser) 등을 사용해서 절단하였다.
그러나, 상술한 바와 같이 폴리 실리콘으로 이루어진 워드 라인과 금속으로 이루어진 보조 워드 라인을 구비한 이중 워드 라인 구조를 갖는 DRAM에서는, 둘중 상부에 있는 보조 워드 라인을 절단하게 되는 데, 이와 같은 경우에는 다음과 같은 문제점이 발생한다.
첫 번째로는, 금속으로 이루어진 보조 워드 라인을 대기중에 노출 시킨후 절단하는 경우에는, 금속이 폴리 실리콘에 비해서 부식성이 강하므로 결함이 발생되지 않은 보조 워드 라인들의 표면이 부식되어 그 성능이 저하되는 문제가 발생한다.
두 번째로는, 보조 워드 라인을 이루는 금속이 부식되는 것을 방지하기 위해서 보조 워드 라인의 상부에 부식 방지막을 형성하는 경우에는, 그 부식 방지막의 단차 또는 보조 워드 라인을 절단하기 위한 레이저(laser) 광의 강도에 따라 결함이 발생된 보조 워드 라인이 절단되지 않아, 소자 전체의 신뢰성을 저하시키는 문제점이 발생한다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 DRAM의 수리 공정시 결함이 발생되지 않은 보조 워드 라인이 부식되는 것을 방지하되, 결함이 발생된 보조 워드 라인은 절단할 수 있도록 하는 DRAM의 수리 방법을 제공하는 데 있다.
상술한 목적을 달성하기 위해서, 본 발명에서는, 리페어 퓨즈 박스 내에서 금속으로 이루어진 보조 워드 라인을 갖는 다이나믹 랜덤 억세스 메모리(DRAM)를 수리하는 방법에 있어서, 상기 보조 워드 라인의 상부에 서로 재료가 다른 절연 재료를 적층하여 제 1 부식 방지막과 제 2 부식 방지막을 형성하는 단계; 상기 제 2 부식 방지막에 대한 식각 특성이 강한 제 1 식각제로 상기 제 2 부식 방지막을 1차 식각하는 단계; 상기 제 1 부식 방지막에 대한 식각 특성이 강한 제 2 식각제로 2차 식각하여 보조 워드 라인을 노출시키는 단계; 상기 결함이 발생된 보조 워드 라인을 수리하는 단계를 포함하는 것을 특징으로 하는 다이나믹 랜덤 억세스 메모리의 수리 방법을 제공한다.
도 1은 일반적인 다이나믹 랜덤 억세스 메모리의 단위 픽셀을 도시한 단면도,
도 2는 이중워드 라인을 갖는 다이나믹 랜덤 억세스 메모리의 단위 픽셀을 도시한 측 단면도,
도 3은 본 발명의 바람직한 일 실시예에 따른 다이나믹 랜덤 억세스 메모리의 수리 방법을 순차적으로 도시한 순차 공정도,
도 4는 본 발명의 다른 실시예에 따라 도3a를 대체할 수 있는 공정을 도시한 단면도.
＜도면의 주요부분에 대한 부호의 설명＞
11, 100 : 실리콘 기판 10 : MOSFET
12 : 게이트 전극(워드 라인) 12a : 게이트 산화막
13, 120 : 절연막 14, 130 : 보조 워드 라인
15 : 메탈 컨택 20 : 캐패시터
140 : 제 1 부식 방지막 150 : 제 2 부식 방지막
160 : 감광막
이하, 첨부된 도 3 및 도 4를 참조하여 본 발명에 따른 DRAM의 수리 방법에 대해서 상세히 설명한다.
도 3은 본 발명의 바람직한 일 실시예에 따른 다이나믹 랜덤 억세스 메모리의 수리 방법을 순차적으로 도시한 순차 공정도이고, 도 4는 본 발명의 다른 실시예에 따라 도 3a를 대체할 수 있는 공정을 도시한 단면도이다. 이때, 도 3 및 도 4는 리페어 퓨즈 박스를 도시한 것으로서, 이와 같은 리페어 퓨즈 박스에 대해서는 당업자에게 공지되어 있고, 본원 발명은 금속으로 이루어진 보조 워드라인을 갖는 모든 DRAM 구조에서 용이하게 실시할 수 있으므로, 본원 발명에 대한 혼선을 피하기 위하여 공지된 바 있는 이전 단계들에 대해서는 생략하기로 한다.
먼저, 도 3a를 참조하면, 보조 워드 라인(130)의 상부에 PECVD(plasma effect chemical vapor deposition)의 방법을 사용해서 질화물을 300∼1000Å 두께 범위로 적층하여 제 1 부식 방지막(140)을 형성한다. 이때, 제 1 부식 방지막(140)은 후속하는 제 2 부식 방지막(150)의 식각 공정에서 식각 스톱층(etch stop layer)으로 작용할 것이다. 또한, 참조 부호중 설명을 생략한 100은 실리콘 기판이고, 120은 절연막으로서 워드 라인과 보조 워드 라인을 전기적으로 접속하는 메탈 컨택(도시 생략함)을 포함하고 있다.
한편, 본 발명에서는, 도 3a에 도시된 바와 같이 각 라인별로 패터닝된 보조 워드 라인(130)의 상부에 제 1 부식 방지막(140)을 형성할 수 도 있고, 도 4에 도시된 바와 같이 보조 워드 라인의 상부에 제 1 부식 방지막을 형성한 후, 보조 워드 라인을 각 라인별로 패터닝할 수도 있을 것이다. 이때, 도 3 및 도 4에서는 편의상 3개로 분리된 보조 워드라인(130)을 예로 들어 설명하지만 실제의 보조 워드 라인은 DRAM의 용량에 따라 M(정수) 개가 구비된다.
이후, 도 3b에 도시된 바와 같이, 제 1 부식 방지막(140)의 상부 전면에 PECVD 기법을 사용해서 산화물을 소정 두께(예를 들어, 3000∼10000Å의 두께 범위)로 적층하여 제 2 부식 방지막(150)을 형성한다.
그 다음, 통상의 검사 방법(예를 들어, 탐침법에 의한 문턱 전압 측정과 같은)을 통해서 결함이 발생된 워드 라인, 또는 결함이 발생된 부위에 대응하는 워드 라인을 검출한다.
도 3c를 참조하면, 상술한 검사 결과 결함이 있는 워드 라인이 검출되는 경우(예를 들어, 본 실시예에서는 가운데 형성된 워드 라인에 대응하는 부위에 결함이 발생되었다고 가정함), 제 1 부식 방지막(140)의 상부 전면에 포토레지스트(photoresist)를 적층하여 감광막(160)을 형성한 후, 통상적인 포토리쏘그래피(photolithography) 기법을 사용해서 감광막(160)을 패터닝한다. 이때, 감광막(160)의 패터닝에 의해서 리페어 박스가 형성된다.
이어서, 도 3d를 참조하면, 패터닝된 감광막(160)을 마스크로하여 제 2 부식 방지막(150)을 식각한다. 이때, 식각 챔버에 걸어주는 전력은 500∼1500W이고, 식각 챔버의 압력은 100∼1000mtorr인 상태에서 CF4100∼200sccm과 CHF310∼100sccm을 혼합한 가스를 식각제로 사용한다. 또한, 제 2 부식 방지막(150)의 하부에 형성된 제 1 부식 방지막(140)은 상술한 식각제에 대해서 식각 스톱층으로 작용한다. 따라서, 상술한 식각 공정의 결과, 도 3d에 도시된 바와 같이 결함이 발생된 워드 라인의 상부에 형성된 제 1 부식 방지막(140)이 노출된다.
그 결과, 도 3d에 도시된 바와 같이 리페어 박스가 전체적으로 개방된다.
이후에는, 통상적인 DRAM의 수리 기법과 동일한 기법(예를 들어, 레이저 또는 식각 기법)을 이용해서 결함이 발생된 워드 라인을 절단하고, 여분의 워드 라인으로 대체될 것이다.
상술한 본 발명에 따르면, DRAM중 결함이 발생한 부분에 대응하는 보조 워드 라인을 여분의 워드 라인으로 대체할 때 정상적인 보조 워드 라인이 부식되는 것을 방지하면서도 결합이 발생된 부분의 보조 워드 라인은 절단 할 수 있어서, DRAM의 수율 향상을 증진시킬 수 있는 효과가 있다.
Claims (6)
- 리페어 퓨즈 박스 내에서 금속으로 이루어진 보조 워드 라인을 갖는 다이나믹 랜덤 억세스 메모리(DRAM)를 수리하는 방법에 있어서,상기 보조 워드 라인의 상부에 서로 재료가 다른 절연 재료를 적층하여 제 1 부식 방지막과 제 2 부식 방지막을 형성하는 단계;상기 제 2 부식 방지막에 대한 식각 특성이 강한 제 1 식각제로 상기 제 2 부식 방지막을 1차 식각하는 단계;상기 제 1 부식 방지막에 대한 식각 특성이 강한 제 2 식각제로 2차 식각하여 보조 워드 라인을 노출시키는 단계;상기 결함이 발생된 보조 워드 라인을 수리하는 단계를 포함하는 것을 특징으로 하는 다이나믹 랜덤 억세스 메모리의 수리 방법.
- 제 1 항에 있어서, 상기 제 1 및 제 2 부식 방지막은 상기 보조 워드 라인을 소정 형상으로 패터닝한 후에 형성하는 것을 특징으로 하는 다이나믹 랜덤 억세스 메모리(DRAM)의 수리 방법.
- 제 1 항 또는 제 2 항에 있어서, 상기 제 1 부식 방지막은 질화물로 형성하고, 상기 제 2 부식 방지막은 산화물로 형성하는 것을 특징으로 하는 다이나믹 랜덤 억세스 메모리(DRAM)의 수리 방법.
- 제 3 항에 있어서, 상기 제 1 식각제는 CF4와 CHF3를 혼합해서 사용하고, 상기 제 2 식각제는 CF4와 C4F8를 혼합해서 사용하는 것을 특징으로 하는 다이나믹 랜덤 억세스 메모리(DRAM)의 수리 방법.
- 제 4 항에 있어서, 전력이 500∼1500W이고 압력이 100∼1000mtorr인 상태에서 상기 제 1 식각제는 CF4100∼200sccm과 CHF310∼100sccm을 혼합해서 사용하고, 상기 제 2 식각제는 CF4100∼200sccm과 C4F820∼100sccm을 혼합해서 사용하는 것을 특징으로 하는 다이나믹 랜덤 억세스 메모리(DRAM)의 수리 방법.
- 제 5 항에 있어서, 상기 제 1 부식 방지막은 300∼1000Å의 두께 범위로 형성하고, 상기 제 2 부식 방지막은 3000∼10000Å의 두께 범위로 형성하는 것을 특징으로 하는 다이나믹 랜덤 억세스 메모리(DRAM)의 수리 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980049176A KR100337262B1 (ko) | 1998-11-17 | 1998-11-17 | 다이나믹 랜덤 억세스 메모리의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980049176A KR100337262B1 (ko) | 1998-11-17 | 1998-11-17 | 다이나믹 랜덤 억세스 메모리의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000032641A true KR20000032641A (ko) | 2000-06-15 |
| KR100337262B1 KR100337262B1 (ko) | 2002-07-18 |
Family
ID=19558576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980049176A KR100337262B1 (ko) | 1998-11-17 | 1998-11-17 | 다이나믹 랜덤 억세스 메모리의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100337262B1 (ko) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100220247B1 (ko) * | 1996-06-28 | 1999-09-15 | 김영환 | 반도체 소자의 리페어 휴즈 박스 및 그 제조방법 |
| KR19980025565A (ko) * | 1996-10-02 | 1998-07-15 | 김광호 | 퓨우즈를 가지는 반도체 메모리 장치의 제조방법 |
-
1998
- 1998-11-17 KR KR1019980049176A patent/KR100337262B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100337262B1 (ko) | 2002-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6437411B1 (en) | Semiconductor device having chamfered silicide layer and method for manufacturing the same | |
| US6168977B1 (en) | Method of manufacturing a semiconductor device having conductive patterns | |
| KR970003748A (ko) | 반도체 소자 제조시 불량분석을 위한 디프로세싱 방법 | |
| JP2002182368A (ja) | フォトマスク、パターン欠陥検査方法、及び半導体装置の製造方法 | |
| US7371636B2 (en) | Method for fabricating storage node contact hole of semiconductor device | |
| JPH11163287A (ja) | 半導体記憶装置とその製造方法 | |
| KR20000032641A (ko) | 다이나믹 랜덤 억세스 메모리의 수리 방법 | |
| KR100557630B1 (ko) | 반도체소자의 퓨즈 형성방법 | |
| KR100323450B1 (ko) | 디램(ｄｒａｍ) 셀 캐패시터의 제조 방법 | |
| KR100402935B1 (ko) | 반도체 장치 제조 방법 | |
| KR100197132B1 (ko) | 반도체 소자의 리페어 방법 | |
| KR100430688B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100319169B1 (ko) | 반도체소자의 저장전극 형성방법 | |
| KR100252887B1 (ko) | 반도체소자의 제조방법 | |
| KR100798803B1 (ko) | 반도체 소자의 퓨즈 및 그의 형성방법 | |
| KR101052858B1 (ko) | 반도체 장치의 퓨즈 형성 방법 | |
| KR100318436B1 (ko) | 반도체 소자의 폴리사이드 전극 형성방법 | |
| TW407358B (en) | The fuse window manufacture process with floating guard ring | |
| KR20010004288A (ko) | 다단계 식각을 사용한 반도체 소자의 전도라인 형성방법 | |
| KR100284075B1 (ko) | 반도체 소자의 퓨즈박스 형성방법 | |
| KR100339609B1 (ko) | 반도체 소자의 퓨즈 박스 | |
| US6686266B2 (en) | Method for forming a fuse in a semiconductor device | |
| KR20020002770A (ko) | 반도체 소자의 제조방법 | |
| KR20070078216A (ko) | 반도체 소자의 퓨즈 및 그의 형성방법 | |
| KR20040072255A (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110418 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |