KR100220247B1 - 반도체 소자의 리페어 휴즈 박스 및 그 제조방법 - Google Patents
반도체 소자의 리페어 휴즈 박스 및 그 제조방법 Download PDFInfo
- Publication number
- KR100220247B1 KR100220247B1 KR1019960025023A KR19960025023A KR100220247B1 KR 100220247 B1 KR100220247 B1 KR 100220247B1 KR 1019960025023 A KR1019960025023 A KR 1019960025023A KR 19960025023 A KR19960025023 A KR 19960025023A KR 100220247 B1 KR100220247 B1 KR 100220247B1
- Authority
- KR
- South Korea
- Prior art keywords
- fuse
- film
- oxide film
- repair
- semiconductor device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 셀영역으로의 수분 침투를 방지하고, 낮은 에너지의 레이저에 의한 리페어가 가능하도록 하는 반도체 소자의 리페어용 휴즈 박스를 개시한다. 이 휴즈 박스는 폴리 실리콘 휴즈가 위치하는 인접부에 형성된 제1금속층, SOG층을 포함하는 다층 절연막, 폴리휴즈와 인접부를 덮은 산화막, 질화막이 순차적으로 형성된 리페어용 휴즈에 있어서, 인접부의 다층 절연막의 소정 위치에서 하부의 제1금속층의 표면에 이르는 장벽금속막을 구비하고, 상기 폴리실리콘 휴즈의 상부에는 소정 두께의 보호용 산화막만이 존재하는 것을 특징으로 한다.
Description
제1도는 종래의 실시예에 따른 리페어 휴즈 박스의 단면도.
제2(a)도와 2(b)도는 본 발명의 실시예에 따른 리페어 휴즈 박스의 제조과정을 보여주는 단면도.
* 도면의 주요부분에 대한 부호의 설명
2 : 폴리 휴즈 20 : 제1금속배선층
21 : 제1 금속간 산화물 22 : SOG
23 : 제2 금속간 산화물 24 : 장벽 금속층
25 : 산화막 26 : 질화막
본 발명은 반도체 소자의 리페어용 휴즈(Fuse) 박스에 관한 것으로서, 특히 셀영역으로의 수분 침투를 방지하고, 낮은 에너지의 레이저에 의한 리페어가 가능하도록 하는 반도체 소자의 리페어 휴즈 박스 및 그 제조방법에 관한 것이다.
디-램(D-RAM) 및 에스-램(S-RAM)에서 로우 비트/컬럼의 페일을 대비하여 리던던시(Redundancy)셀을 형성하여 칩을 제조하는데, 적은 수의 비트/컬럼 불량 발생시 리던던시 셀의 휴즈를 개방하여 리페어 하여야 한다.
리페어 휴즈는 반도체 소자 제조 공정중 폴리 게이트 전극 형성시 함께 형성된다.
제1도는 종래의 실시예에 따른 리페어 휴즈 박스의 단면도로서, 폴리 휴즈(2)의 인접부에는 제1 금속배선층(10), 제1 금속간 산화막(11), SOG(Spin On Glass) 막(12), 제2금속간 산화막(13)이 반도체 소자의 셀 영역에서의 형성순서에 따라 함께 적층되고, 폴리휴즈(2)와 그 인접부를 포함한 전면에는 보호막인 PE(Plasma Enhanced)-산화막(14), PE-질화막(15)이 적층된다.
반도체 소자의 제조후, 리페어가 필요하게 되면, 리던던시 셀의 폴리휴즈(2)와 그 상부층에 있는 PE-산화막(14), PE-질화막(15)을 포함한 부분을 레이저로 개방시켜 리페어를 실시한다.
그러나, 종래의 리던던시 셀구조에서 폴리 휴즈(2)의 리페어시, 리페어를 위하여 식각된 리페어 홀 측벽의 노출된 SOG층(12)에 대기중 수분 및 수소(H2)가 흡수되며 패키지등의 후속공정시 SOG층을 통하여 수분 및 수소가 셀 영역으로 확산해 들어가서 필드 반전(Field Inversion)등의 불량을 유발하는 문제점이 존재한다.
또한, PE- 산화막(14), PE-질화막(15)으로 이루어진 보호막의 두께가 너무 두꺼워 휴즈의 블로우잉(Blowing)시 레이저 파워의 여유 확보가 어려울 뿐만 아니라, 리페어시 높은 에너지를 사용하므로써, 기판에 충격을 주어 누설전류가 발생할 수 있는 문제점이 존재한다.
[본 발명이 달성하고자 하는 과제]
따라서, 본 발명은 리페어 홀 인접부의 소정 부분에 흡수된 수분의 침투를 방지하는 장벽 금속막을 형성하고, 폴리 휴즈 상부의 홀 영역에 존재하는 질화막을 제거해주므로써, 수분의 침투를 방지하는 동시에 누설전류의 발생을 방지할 수 있는 반도체 소자의 리페어 휴즈 박스 및 그 제조방법을 제공하는데 그 목적이 있다.
[본 발명의 구성 및 작용]
본 발명에 따르면, 리페어 휴즈 박스의 제조방법은 폴리휴즈가 위치하는 인접부의 제1금속배선층에 적층된 SOG를 포함하는 다층의 절연막의 임의 위치에 제1금속배선층의 표면을 노출시키는 콘택홀을 형성하는 단계, 콘택홀을 매립하는 장벽 금속층을 형성하는 단계, 폴리 휴즈와 인접부를 포함한 전면에 산화막과 질화막을 적층하는 단계, 휴즈 박스 상부와 측벽의 질화막을 제거하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따르면, 리페어 휴즈 박스는 폴리 실리콘 휴즈가 위치하는 인접부에 형성된 제1금속층, SOG층을 포함하는 다층 절연막, 폴리휴즈와 인접부를 덮는 산화막, 질화막이 순차적으로 형성된 리페어 휴즈에 있어서, 상기 인접부의 다층 절연막의 소정 위치에서 하부의 제1금속층의 표면에 이르는 장벽금속막을 구비하고, 상기 폴리실리콘 휴즈의 상부에는 소정 두께의 보호용 산화막만이 존재하는 것을 특징으로 한다.
상기한 구성의 본 발명에서 SOG막으로 침투된 수분의 이동은 장벽 금속막에 의하여 방지되고, 리페어시 질화막이 존재하지 않기 때문에 낮은 레이저 출력으로도 리페어가 가능해 지므로, 누설전류의 발생을 방지하게 된다.
[실시예]
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
첨부한 도면 제2도와 제3도는 본 발명의 리페어 휴즈 박스를 형성하기 위한 과정을 나타낸 공정 흐름도이다.
통상적인 반도체 소자의 제조공정을 거쳐 폴리 게이트 형성시, 폴리 휴즈층(2)이 함께 형성된다.
상기 폴리 휴즈(2)의 인접부에는 셀영역에서의 스텝 진행시 함께 형성된 제1금속배선층(20), 제1금속간 산화막(21), SOG층(22), 제2금속간 산화막(23)이 순차적으로 위치한다.
이후, 인접부의 셀 영역 측으로의 제2금속간 산화막(23)위에 공지된 방법으로 마스크 패턴을 형성하고, 제1금속 배선층(20)의 표면이 노출되도록 식각하여 홀을 형성한다. 이 후, Ti 나 TiN의 장벽 금속막(24)을 제2(a)도와 같이 형성한다. 그런다음, 폴리 휴즈(2)를 포함한 전면에 보호용 산화막(25)과 보호용 질화막(26)을 PECVD(Plasma Enhanced Chemical Vapor Deposition)법에 의하여 형성한다.
다음으로, 2(b)도와 같이, 감광막 마스크(미도시)를 인접부에 형성하고, 건식 식각법으로 이방성 식각하여 폴리 휴즈(2) 상부와 인접부의 측벽에 형성된 질화막(26)을 제거한 다음, 감광막 마스크를 스트립해 내므로써, 리페어 휴즈 박스를 완성하게 된다.
[발명의 효과]
이상에서 설명한 바와 같이, 본 발명은 폴리 휴즈가 형성되는 홀의 인접부에 장벽 금속막을 형성해 주므로써, SOG막으로부터 셀영역으로의 수분 침투를 방지할 수 있으며, 리페어 휴즈가 위치하는 홀 상부의 질화막을 식각하여 제거해 주므로써, 리페어가 용이해지며, 또한 레이저의 출력이 낮아지므로 하부에 가해지는 충격을 감소시켜 누설전류가 발생하는 것을 방지하는 효과를 제공한다.
여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허 청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.
Claims (5)
- 폴리휴즈가 위치하는 인접부의 제1금속배선층에 적층된 SOG를 포함하는 다층의 절연막의 임의 위치에 제1금속배선층의 표면을 노출시키는 콘택홀을 형성하는 단계, 콘택홀을 매립하는 장벽 금속층을 형성하는 단계, 폴리 휴즈와 인접부를 포함한 전면에 산화막과 질화막을 적층하는 단계, 휴즈 박스 상부와 측벽의 질화막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 리페어용 휴즈 박스 제조방법.
- 제1항에 있어서, 상기 다층의 절연막은 제1금속배선위에 제1금속간 산화막, SOG막, 제2금속간 산화막의 순서로 형성되는 것을 특징으로 하는 반도체 소자의 리페어용 휴즈 박스 제조방법.
- 제1항에 있어서, 상기 산화막과 질화막은 PECVD법에 의하여 형성되는 것을 특징으로 하는 반도체 소자의 리페어용 휴즈 박스 제조방법.
- 폴리 실리콘 휴즈가 위치하는 인접부에 형성된 제1금속층, SOG층을 포함하는 다층 절연막, 폴리휴즈와 인접부를 덮는 산화막, 질화막이 순차적으로 형성된 리페어용 휴즈에 있어서, 상기 인접부의 다층 절연막의 소정 위치에서 하부의 제1금속층의 표면에 이르는 장벽금속막을 구비하고, 상기 폴리실리콘 휴즈의 상부에는 소정 두께의 보호용 산화막만이 존재하는 것을 특징으로 하는 반도체 소자의 리페어용 휴즈 박스.
- 제4항에 있어서, 상기 장벽 금속층은 Ti 또는 TiN인 것을 특징으로 하는 반도체 소자의 리페어용 휴즈 박스.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960025023A KR100220247B1 (ko) | 1996-06-28 | 1996-06-28 | 반도체 소자의 리페어 휴즈 박스 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960025023A KR100220247B1 (ko) | 1996-06-28 | 1996-06-28 | 반도체 소자의 리페어 휴즈 박스 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980006144A KR980006144A (ko) | 1998-03-30 |
| KR100220247B1 true KR100220247B1 (ko) | 1999-09-15 |
Family
ID=19464228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960025023A KR100220247B1 (ko) | 1996-06-28 | 1996-06-28 | 반도체 소자의 리페어 휴즈 박스 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100220247B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100340714B1 (ko) * | 1998-11-07 | 2002-12-06 | 삼성전자 주식회사 | 결함구제를 위한 반도체소자의 제조방법 |
| KR100337262B1 (ko) * | 1998-11-17 | 2002-07-18 | 한신혁 | 다이나믹 랜덤 억세스 메모리의 제조 방법 |
-
1996
- 1996-06-28 KR KR1019960025023A patent/KR100220247B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR980006144A (ko) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4208780A (en) | Last-stage programming of semiconductor integrated circuits including selective removal of passivation layer | |
| US6448113B2 (en) | Method of forming fuse area structure including protection film on sidewall of fuse opening in semiconductor device | |
| KR100220247B1 (ko) | 반도체 소자의 리페어 휴즈 박스 및 그 제조방법 | |
| KR100519799B1 (ko) | 반도체 소자의 퓨즈영역 및 그 제조방법 | |
| US6455410B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6458709B2 (en) | Method for fabricating a repair fuse box for a semiconductor device | |
| KR20010066336A (ko) | 퓨즈 박스 및 그의 형성 방법 | |
| JP3931016B2 (ja) | 半導体装置及びその製造方法 | |
| KR100702312B1 (ko) | 반도체소자의 퓨즈박스 및 그 형성방법 | |
| KR0165172B1 (ko) | 반도체 소자의 리페어를 용이하게 하기 위한 다층 절연막 제거 방법 | |
| KR100833588B1 (ko) | 반도체 소자의 제조방법 | |
| KR20080004794A (ko) | 반도체 소자의 제조방법 | |
| KR100248799B1 (ko) | 반도체 소자의 금속 콘택 방법 | |
| KR20080002515A (ko) | 리페어식각과 패드식각을 동시에 진행하는 반도체 소자의제조방법 | |
| KR20000025686A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100310823B1 (ko) | 반도체장치의콘택홀형성방법 | |
| KR100929289B1 (ko) | 반도체 소자의 제조방법 | |
| KR20020001019A (ko) | 퓨즈를 갖는 반도체 장치의 제조 방법 | |
| KR100403951B1 (ko) | 반도체장치의콘택홀형성방법 | |
| KR100583099B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| KR100798803B1 (ko) | 반도체 소자의 퓨즈 및 그의 형성방법 | |
| JPH11251553A (ja) | 半導体メモリ装置のコンタクト形成方法及びその構造 | |
| KR100436066B1 (ko) | 반도체소자의제조방법 | |
| KR20050106876A (ko) | 반도체 소자의 퓨즈 및 그 제조 방법 | |
| KR19980054486A (ko) | 반도체 장치의 퓨즈 박스 개구방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090526 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |