KR100337262B1 - 다이나믹 랜덤 억세스 메모리의 제조 방법 - Google Patents
다이나믹 랜덤 억세스 메모리의 제조 방법 Download PDFInfo
- Publication number
- KR100337262B1 KR100337262B1 KR1019980049176A KR19980049176A KR100337262B1 KR 100337262 B1 KR100337262 B1 KR 100337262B1 KR 1019980049176 A KR1019980049176 A KR 1019980049176A KR 19980049176 A KR19980049176 A KR 19980049176A KR 100337262 B1 KR100337262 B1 KR 100337262B1
- Authority
- KR
- South Korea
- Prior art keywords
- word line
- corrosion protection
- protection film
- film
- access memory
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 25
- 238000005260 corrosion Methods 0.000 claims abstract description 55
- 230000007797 corrosion Effects 0.000 claims abstract description 50
- 230000008439 repair process Effects 0.000 claims abstract description 44
- 238000005530 etching Methods 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 238000005520 cutting process Methods 0.000 claims abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 8
- 239000011810 insulating material Substances 0.000 claims abstract description 3
- 239000000463 material Substances 0.000 claims abstract description 3
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 230000007547 defect Effects 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 230000002950 deficient Effects 0.000 abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 다이나믹 랜덤 억세스 메모리의 제조 방법에 관한 것으로, 다이나믹 랜덤 억세스 메모리(DRAM) 셀과 연결되는 라인의 불량시 셀 단위로 워드라인에 연결된 금속의 보조 워드 라인을 갖는 리페어 퓨즈 박스를 개방하여 불량에 대응한 보조 워드 라인을 셀로부터 절단하기 위한 다이나믹 랜덤 억세스 메모리의 제조 방법에 있어서: 보조 워드 라인을 갖는 리페어 퓨즈 박스에 서로 재료가 다른 절연 재료를 적층하여 제 1 부식 방지막과 제 2 부식 방지막을 순차 적층하는 단계와, 리페어 퓨즈 박스를 개방시키는 리페어 공정의 수행이 결정되면 해당하는 리페어 퓨즈 박스내 제 2 부식 방지막의 상부 전면에 감광막을 패터닝하는 단계와, 감광막을 마스크로 하여 제 2 부식 방지막에 대한 식각 속도가 높은 제 1 식각제로 제 2 부식 방지막을 1차 식각하는 단계와, 제 1 부식 방지막에 대한 식각 선택비가 높은 제 2 식각제로 제 2 부식 방지막을 2차 식각하여 제 1 부식 방지막과 보조 워드 라인이 노출되도록 리페어 퓨즈 박스를 개방하는 단계를 포함하며, DRAM 중 결함이 발생한 부분에 대응하는 보조 워드 라인을 여분의 보조 워드 라인으로 대체할 때 정상적인 보조 워드 라인이 부식되는 것을 방지하면서도 결합이 발생된 부분의 보조 워드 라인은 절단 할 수 있어서, DRAM의 수율 향상을 증진시킬 수 있다.
Description
본 발명은 다이나믹 랜덤 억세스 메모리(Dynamic Random Access Memory, 이하 'DRAM'이라고 칭함)의 제조 방법에 관한 것으로서, 더욱 상세하게는 워드라인과 보조 워드라인을 갖는 셀에서 불량이 발생할 경우 금속(metal)으로 이루어진 보조 라인을 갖는 리페어 퓨즈를 안정되게 개방하는 DRAM의 제조 방법에 관한 것이다.
주지하다시피, DRAM은 그 용량에 따라서 M×N(M, N은 정수) 개의 셀(cell)들로 구성되어, 그 각 셀 단위로 정보(즉, 전하)를 저장하고 독출하는 기억소자로서, 도 1에 도시된 바와 같이, 기본적인 셀은 1개의 금속 산화막 반도체 전계 효과 트랜지스터(MOSFET : metal oxide semiconductor field effect transistor)(10)와 1개의 캐패시터(capacitor)(20)로 이루어진다. 이때, MOSFET의 게이트 전극(gate electrode)(12) 및 워드라인(word line)에는 후속하는 공정(예를 들어, 열공정)에서의 손상을 최소화하기 위하여 폴리 실리콘이 채용되는 바, 이와 같은 폴리 실리콘은 그 신호의 전달 속도가 금속(metal)에 비해서 현저히 늦다.
한편, 근래에 들어 DRAM은 급속히 고집적·대용량화되고 있으며, 그에 따라 고속의 신호 처리가 요구된다. 즉, 고집적·대용량화된 DRAM이 정상적인 성능을 발휘하기 위해서는 고집적·대용량화된 정도에 대응해서 그 신호 처리 속도도 빨라져야만 한다.
그러나, 상술한 바와 같이 통상의 DRAM에 구비되는 MOSFET의 게이트 전극 및 그 게이트 전극에 신호를 인가하는 워드 라인(word line)에는 폴리 실리콘이 사용되므로, 그 속도를 증가시키는 데에는 한계가 있다.
따라서, 종래에는 그와 같은 문제점을 개선하기 위해서 도 2에 도시된 바와 같이, 폴리 실리콘으로 이루어진 워드 라인(12)의 상부에 절연층(13)을 사이에 두고 워드 라인(12)과 금속 컨택(metal contact)(15)에 의해서 셀(cell) 단위로 전기적 접속을 이루는 금속의 보조 워드 라인(14)을 형성함으로써, DRAM의 신호 처리 속도를 증진시켰다. 즉, 일련의 단위 셀 간의 신호 흐름은 금속으로 이루어진 보조 워드 라인(14)을 통해서 전달한 후, 각 셀에서는 폴리 실리콘으로 이루어진 워드 라인(12)이 게이트 전극으로 동작하는 구조로 형성하여, 각 셀간의 신호 흐름을 증가시킨 구조이다. 이때, 도 1 및 도 2에서 설명을 생략한 11은 실리콘 기판이고, 12a는 게이트 산화막으로서 당업자에게는 잘 알려져 있는 것이므로 그 설명은 생략한다.
한편, DRAM과 같은 디바이스를 제조할 때 칩 내부를 보면 도 5a에 나타낸 바와 같이 크게 셀 영역(31)과 외주(periphery) 영역(32)으로 나눌 수 있으며, 셀 영역(31)은 메모리 소자로 구성되고, 외주 영역(32)은 외부와의 데이터 교환을 위한 패드(33)와 리플레시(reflash)를 위한 로직 회로(34) 및 기타 여러 기능들이 가능한 회로로 구성된다.
그리고, 예로서 1G DRAM이라고 하면 정확하게 1G의 메모리로 구성되는 것이아니라 셀에 불량(fail)이 있을 것을 대비해서 수리(repair)할 수 있는 라인을 추가시켜 설계되며, 외주 영역(32)에는 불량 셀의 수리 가능한 라인을 갖는 리페어 퓨즈 박스(35)를 셀 블록 기준으로 하나 또는 여러 개로 구성할 수 있다. 이는 설계를 어떻게 하느냐에 따라 달라지며 DRAM 블록을 기준으로 몇 개의 여유 라인을 리페어를 통하여 바꿀 수 있다.
다시 말해서, DRAM을 제조할 때는 그 용량(capacitance)에 대응하는 라인 수(M×N)에 여분의 보조 라인을 더해서(예를 들어, (M+m)×(N+n), m, n은 각각 M, N보다 작은 정수) 제조한다. 이러한 여분의 라인(m, n)은 DRAM의 제조 공정 중 최종 테스트시 정상적인 라인(M, N) 중 일부에 결함이 발생되었을 경우, 그와 같이 결함이 발생된 라인을 절단하고, 그 절단된 라인대신 셀에 새로운 라인을 연결함으로써 용이하게 수리(repair)할 수 있다.
이와 같은 수리는 리페어 퓨즈 박스(35) 내에서 이루어지는 데, 웨이퍼를 커팅시키지 않고 테스트 프로그램을 이용하여 문제가 있는 어드레스를 알아낸 후 해당하는 리페어 퓨즈 박스(35)를 도 5b 및 도 5c와 같이 식각 공정으로 개방하여 워드 라인(12)을 노출시킨 후 레이저(laser) 등을 사용해서 절단하였다. 도 5b와 도 5c는 도 5a의 여러 리페어 퓨즈 박스 중에서 어느 하나의 리페어 퓨즈 박스가 개방된 상태도로서, 도 5b는 평면도이고, 도 5c는 단면도이다.
그러나, 폴리 실리콘으로 이루어진 워드 라인과 금속으로 이루어진 보조 워드 라인을 구비한 이중 워드 라인 구조를 갖는 DRAM에서는, 둘 중 상부에 있는 보조 워드 라인을 절단하게 되는 데, 이와 같은 경우에는 다음과 같은 문제점이 발생한다.
첫 번째로는, 금속으로 이루어진 보조 워드 라인을 갖는 리페어 퓨즈를 식각으로 개방하고 보조 워드라인을 절단하는 경우에는, 금속이 폴리 실리콘에 비해서 부식성이 강하므로 결함이 발생되지 않은 보조 워드 라인들의 표면까지 부식되어 그 성능이 저하되는 문제가 발생한다.
두 번째로는, 보조 워드 라인의 금속이 부식되는 것을 방지하기 위해서 보조 워드 라인의 상부에 부식 방지막을 형성하는 경우에는, 그 부식 방지막의 단차 또는 보조 워드 라인을 절단하기 위한 레이저(laser) 광의 강도에 따라 결함이 발생된 셀의 보조 워드 라인이 정상적으로 절단되지 않아, 소자 전체의 신뢰성을 저하시키는 문제점이 발생한다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 금속의 보조 워드라인을 갖는 리페어 퓨즈 개방하는 과정에서 보조 워드 라인이 식각으로부터 부식되는 것을 방지하는 부식 방지막을 형성하되, 식각 선택성이 있는 2층의 부식 방지막에 의해 식각 단차를 줄임으로써 안정되게 리페어 퓨즈를 개방하여 소자의 수리를 효과적으로 할 수 있는 다이나믹 랜덤 억세스 메모리(DRAM)의 제조 방법을 제공하는 데 있다.
상술한 목적을 달성하기 위한 본 발명에서는, 다이나믹 랜덤 억세스 메모리(DRAM) 셀과 연결되는 라인의 불량시 셀 단위로 워드라인에 연결된 금속의 보조 워드 라인을 갖는 리페어 퓨즈 박스를 개방하여 불량에 대응한 보조 워드 라인을 상기 셀로부터 절단하기 위한 다이나믹 랜덤 억세스 메모리의 제조 방법에 있어서: 상기 보조 워드 라인을 갖는 리페어 퓨즈 박스에 서로 재료가 다른 절연 재료를 적층하여 제 1 부식 방지막과 제 2 부식 방지막을 순차 적층하는 단계와, 상기 리페어 퓨즈 박스를 개방시키는 리페어 공정의 수행이 결정되면 해당하는 리페어 퓨즈 박스내 상기 제 2 부식 방지막의 상부 전면에 감광막을 패터닝하는 단계와, 상기 감광막을 마스크로 하여 상기 제 2 부식 방지막에 대한 식각 속도가 높은 제 1 식각제로 상기 제 2 부식 방지막을 1차 식각하는 단계와, 상기 제 1 부식 방지막에 대한 식각 선택비가 높은 제 2 식각제로 상기 제 2 부식 방지막을 2차 식각하여 상기 제 1 부식 방지막과 보조 워드 라인이 노출되도록 상기 리페어 퓨즈 박스를 개방하는 단계를 포함하는 다이나믹 랜덤 억세스 메모리의 제조 방법을 제공한다.
도 1은 일반적인 다이나믹 랜덤 억세스 메모리의 단위 픽셀을 도시한 단면도,
도 2는 이중워드 라인을 갖는 다이나믹 랜덤 억세스 메모리의 단위 픽셀을 도시한 측 단면도,
도 3은 본 발명의 바람직한 일 실시예에 따른 다이나믹 랜덤 억세스 메모리의 제조 공정 및 리페어 식각 공정을 순차적으로 도시한 공정도,
도 4는 본 발명의 다른 실시예에 따라 도 3a를 대체할 수 있는 공정을 도시한 단면도,
도 5a는 일반적인 다이나믹 랜덤 억세스 메모리의 구성도, 도 5b는 리페어 퓨즈 박스의 평면도, 도 5c는 리페어 퓨즈 박스의 단면도.
＜도면의 주요부분에 대한 부호의 설명＞
11, 100 : 실리콘 기판 10 : MOSFET
12 : 게이트 전극(워드 라인) 12a : 게이트 산화막
13, 120 : 절연막 14, 130 : 보조 워드 라인
15 : 금속 컨택 20 : 캐패시터
140 : 제 1 부식 방지막 150 : 제 2 부식 방지막
160 : 감광막
이하, 첨부된 도 3 및 도 4를 참조하여 본 발명에 따른 DRAM의 제조 방법에 대해서 상세히 설명한다.
도 3(3a∼3d)은 본 발명의 바람직한 일 실시예에 따른 다이나믹 랜덤 억세스 메모리의 제조 방법을 순차적으로 도시한 순차 공정도이고, 도 4는 본 발명의 다른 실시예에 따라 도 3a를 대체할 수 있는 공정을 도시한 단면도이다. 이때, 도 3 및 도 4는 리페어 퓨즈 박스를 도시한 것으로서, 이와 같은 리페어 퓨즈 박스에 대해서는 당업자에게 공지되어 있고, 본원 발명은 폴리실리콘의 워드라인과 금속으로 이루어진 보조 워드라인의 이중 워드라인을 채택한 모든 DRAM 구조에서 용이하게실시할 수 있으므로, 본원 발명에 대한 혼선을 피하기 위하여 공지된 바 있는 이전 단계들에 대해서는 생략하기로 한다.
먼저, 도 3a를 참조하면, 리페어 퓨즈 박스내 보조 워드 라인(130)의 상부에 PECVD(plasma enhanced chemical vapor deposition)의 방법을 사용해서 질화물을 300∼1000Å 두께 범위로 적층하여 제 1 부식 방지막(140)을 형성한다. 이때, 제 1 부식 방지막(140)은 후속하는 리페어 식각 공정의 제 2 부식 방지막(150)의 식각 단계에서 식각 스톱층(etch stop layer)으로 작용할 것이다. 또한, 참조 부호 중 설명을 생략한 100은 실리콘 기판이고, 120은 절연막으로서 워드 라인과 보조 워드 라인을 전기적으로 접속하는 금속 컨택(도시 생략함)을 포함하고 있다.
여기서, 도 3a에 도시된 바와 같이 본 실시예는 각 라인별로 패터닝된 보조 워드 라인(130)의 상부에 제 1 부식 방지막(140)을 전체 형성할 수 있고, 본 발명의 다른 실시예를 도시한 도 4와 같이 보조 워드 라인(130)의 상부에 제 1 부식 방지막(140)을 형성한 후, 적층된 제 1 부식 방지막(14)과 보조 워드 라인(130)을 각 라인별로 얼라인되게 패터닝할 수도 있을 것이다. 이때, 도 3 및 도 4에서는 편의상 3개로 분리된 보조 워드라인(130)을 예로 들어 설명하지만 도 5b 및 도 5c를 통하여 알 수 있듯이 실제의 보조 워드 라인은 DRAM의 용량에 따라 M(정수) 개가 구비된다.
이후, 도 3b에 도시된 바와 같이, 제 1 부식 방지막(140)의 상부 전면에 PECVD 기법을 사용해서 산화물을 소정 두께(예를 들어, 3000∼10000Å의 두께 범위)로 적층하여 제 2 부식 방지막(150)을 형성한다.
한편, 작업자는 웨이퍼를 커팅시키지 않고 테스트 프로그램을 이용하여 문제가 있는 워드 라인의 어드레스를 알아낸 후 제품이 허락(에를 들어, 1G, 4G …)하는 메모리 셀을 구성할 수 있느냐 없느냐를 고려하여 리페어할 것인지 아니면 전체를 폐기할 것인지를 결정한다.
여기서, 리페어 공정의 수행이 결정되면 해당하는 리페어 퓨즈 박스(35)내 제 2 부식 방지막(150)의 상부 전면에 포토레지스트(photoresist)를 도포하고 통상적인 포토리쏘그래피(photolithography) 기법으로 이를 노광 및 현상하여 감광막(160)을 패터닝한다.
다음으로, 도 3d를 참조하면, 패터닝된 감광막(160)을 마스크로 하여 제 2 부식 방지막(150)에 대한 식각 속도가 높은 제 1식각제로 제 2 부식 방지막(150)을 1차 식각한다. 이때, 1차 식각 공정시 식각 챔버에 걸어주는 전력은 500∼1500W이고, 식각 챔버의 압력은 100∼1000mtorr인 상태로 진행한다. 제 1식각제는 CF4와 CHF3를 혼합해서 사용하는데, CF4를 100∼200sccm, CHF3를 10∼100sccm 혼합한 가스를 사용한다.
이어서, 제 1 부식 방지막(140)에 대한 선택비가 높은 제 2식각제로 제 2 부식 방지막(150)을 2차 식각한다. 이때, 2차 식각 공정시 식각 챔버에 걸어주는 전력은 500∼1500W이고, 식각 챔버의 압력은 100∼1000mtorr인 상태로 진행한다. 제 2식각제는 CF4와 C4F8를 혼합해서 사용하는데, CF4100∼200sccm과 C4F820∼100sccm을 혼합한 가스를 사용한다.
여기서, 제 1 부식 방지막(140)은 상술한 제 2식각제에 대해서 식각 스톱층으로 작용한다. 따라서, 상술한 식각 공정의 결과, 도 3d에 도시된 바와 같이 결함이 발생된 보조 워드 라인을 갖는 리페어 퓨즈의 제 1 부식 방지막(140)이 노출된다.
이후에는, 통상적인 DRAM의 수리(repiar) 기법과 동일한 방법(예를 들어, 레이저 또는 식각 기법)을 이용해서 결함이 발생된 보조 워드 라인을 절단하고, 여분의 워드 라인으로 셀을 연결한다.
상술한 본 발명에 따르면, DRAM 중 결함이 발생한 셀의 금속 보조 워드 라인을 여분의 라인으로 대체하고자 리페어 퓨즈를 개방하여 보조 워드 라인을 노출시켜 해당 라인을 절단할 때 보조 워드 라인 상부에 적층된 2층의 부식 방지막 중에서 식각 선택성이 있는 상부의 부식 방지막만을 식각하고 보조 워드라인 표면에 얇은 부식 방지막을 남김으로써 이후 보조 워드라인의 절단시 라인의 금속이 부식되는 것을 방지할 수 있다.
또한 본 발명은 퓨즈 개방시 남겨진 부식 방지막의 단차를 균일하게 함으로써, 보조 워드 라인을 절단하기 위한 공정시 균일한 부식 방지막에 의해 정상적으로 보조 워드 라인이 절단되어 DRAM의 수리 작업의 수율 향상을 증진시킬 수 있는 효과가 있다.
Claims (6)
- 다이나믹 랜덤 억세스 메모리(DRAM) 셀과 연결되는 라인의 불량시 셀 단위로 워드라인에 연결된 금속의 보조 워드 라인을 갖는 리페어 퓨즈 박스를 개방하여 불량에 대응한 보조 워드 라인을 상기 셀로부터 절단하기 위한 다이나믹 랜덤 억세스 메모리의 제조 방법에 있어서:상기 보조 워드 라인을 갖는 리페어 퓨즈 박스에 서로 재료가 다른 절연 재료를 적층하여 제 1 부식 방지막과 제 2 부식 방지막을 순차 적층하는 단계와,상기 리페어 퓨즈 박스를 개방시키는 리페어 공정의 수행이 결정되면 해당하는 리페어 퓨즈 박스내 상기 제 2 부식 방지막의 상부 전면에 감광막을 패터닝하는 단계와,상기 감광막을 마스크로 하여 상기 제 2 부식 방지막에 대한 식각 속도가 높은 제 1 식각제로 상기 제 2 부식 방지막을 1차 식각하는 단계와,상기 제 1 부식 방지막에 대한 식각 선택비가 높은 제 2 식각제로 상기 제 2 부식 방지막을 2차 식각하여 상기 제 1 부식 방지막과 보조 워드 라인이 노출되도록 상기 리페어 퓨즈 박스를 개방하는 단계를 포함하는 다이나믹 랜덤 억세스 메모리의 제조 방법.
- 제 1 항에 있어서, 상기 제 1 및 제 2 부식 방지막은 상기 보조 워드 라인을 소정 형상으로 패터닝한 후에 적층되는 것을 특징으로 하는 다이나믹 랜덤 억세스메모리의 제조 방법.
- 제 1 항 또는 제 2 항에 있어서, 상기 제 1 부식 방지막은 질화물로 형성하고, 상기 제 2 부식 방지막은 산화물로 형성하는 것을 특징으로 하는 다이나믹 랜덤 억세스 메모리의 제조 방법.
- 제 3 항에 있어서, 상기 제 1 식각제는 CF4와 CHF3를 혼합해서 사용하고, 상기 제 2 식각제는 CF4와 C4F8를 혼합해서 사용하는 것을 특징으로 하는 다이나믹 랜덤 억세스 메모리의 제조 방법.
- 제 1항 또는 제 4 항에 있어서, 상기 1차 및 2차 식각 공정은 전력이 500∼1500W이고 압력이 100∼1000mtorr인 상태에서 상기 제 1 식각제로 CF4100∼200sccm과 CHF310∼100sccm을 혼합해서 사용하고, 상기 제 2 식각제로 CF4100∼200sccm과 C4F820∼100sccm을 혼합해서 사용하는 것을 특징으로 하는 다이나믹 랜덤 억세스 메모리의 제조 방법.
- 제 5 항에 있어서, 상기 제 1 부식 방지막은 300∼1000Å의 두께 범위로 형성하고, 상기 제 2 부식 방지막은 3000∼10000Å의 두께 범위로 형성하는 것을 특징으로 하는 다이나믹 랜덤 억세스 메모리의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980049176A KR100337262B1 (ko) | 1998-11-17 | 1998-11-17 | 다이나믹 랜덤 억세스 메모리의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980049176A KR100337262B1 (ko) | 1998-11-17 | 1998-11-17 | 다이나믹 랜덤 억세스 메모리의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000032641A KR20000032641A (ko) | 2000-06-15 |
| KR100337262B1 true KR100337262B1 (ko) | 2002-07-18 |
Family
ID=19558576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980049176A KR100337262B1 (ko) | 1998-11-17 | 1998-11-17 | 다이나믹 랜덤 억세스 메모리의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100337262B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980006144A (ko) * | 1996-06-28 | 1998-03-30 | 김주용 | 반도체 소자의 리페어 휴즈 박스 및 그 제조방법 |
| KR19980025565A (ko) * | 1996-10-02 | 1998-07-15 | 김광호 | 퓨우즈를 가지는 반도체 메모리 장치의 제조방법 |
-
1998
- 1998-11-17 KR KR1019980049176A patent/KR100337262B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR980006144A (ko) * | 1996-06-28 | 1998-03-30 | 김주용 | 반도체 소자의 리페어 휴즈 박스 및 그 제조방법 |
| KR19980025565A (ko) * | 1996-10-02 | 1998-07-15 | 김광호 | 퓨우즈를 가지는 반도체 메모리 장치의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000032641A (ko) | 2000-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100295061B1 (ko) | 챔퍼가 형성된 실리사이드층을 갖춘 반도체소자 및 그 제조방법 | |
| US20030119227A1 (en) | Architecture of laser fuse box of semiconductor integrated circuit and method for fabricating the same | |
| US6168977B1 (en) | Method of manufacturing a semiconductor device having conductive patterns | |
| KR100703025B1 (ko) | 반도체 장치에서 금속 배선 형성 방법. | |
| US20070254470A1 (en) | Method for fabricating a semiconductor device having a repair fuse | |
| US20060141759A1 (en) | Method of forming pad and fuse in semiconductor device | |
| JP2004282028A (ja) | 半導体素子の製造方法 | |
| US6174753B1 (en) | Mask reduction process with a method of forming a raised fuse and a fuse window with sidewall passivation | |
| US7371636B2 (en) | Method for fabricating storage node contact hole of semiconductor device | |
| KR100337262B1 (ko) | 다이나믹 랜덤 억세스 메모리의 제조 방법 | |
| US6130468A (en) | Fuse, memory incorporating same and method | |
| KR100557630B1 (ko) | 반도체소자의 퓨즈 형성방법 | |
| JPH11260922A (ja) | 半導体装置及びその製造方法 | |
| US8426257B2 (en) | Method for fabricating semiconductor device | |
| KR100285757B1 (ko) | 반도체장치및그제조방법 | |
| KR100436129B1 (ko) | 반도체소자의 리페어방법 | |
| KR100197132B1 (ko) | 반도체 소자의 리페어 방법 | |
| US6686266B2 (en) | Method for forming a fuse in a semiconductor device | |
| KR20010038436A (ko) | 비트 라인 퓨즈 오픈 방법 | |
| KR20010003047A (ko) | 반도체 소자의 제조방법 | |
| TW299473B (en) | Parity key with high contrast and low noise | |
| KR100284075B1 (ko) | 반도체 소자의 퓨즈박스 형성방법 | |
| KR20070078216A (ko) | 반도체 소자의 퓨즈 및 그의 형성방법 | |
| KR20010005082A (ko) | 생산성 향상을 위한 반도체 메모리 소자 제조방법 | |
| KR20020017589A (ko) | 퓨즈 박스 및 그의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110418 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |