KR20000027869A - 반도체소자의 트렌치 형성방법 - Google Patents

반도체소자의 트렌치 형성방법 Download PDF

Info

Publication number
KR20000027869A
KR20000027869A KR1019980045911A KR19980045911A KR20000027869A KR 20000027869 A KR20000027869 A KR 20000027869A KR 1019980045911 A KR1019980045911 A KR 1019980045911A KR 19980045911 A KR19980045911 A KR 19980045911A KR 20000027869 A KR20000027869 A KR 20000027869A
Authority
KR
South Korea
Prior art keywords
trench
high temperature
low pressure
oxide film
oxide layer
Prior art date
Application number
KR1019980045911A
Other languages
English (en)
Other versions
KR100557972B1 (ko
Inventor
배종일
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980045911A priority Critical patent/KR100557972B1/ko
Publication of KR20000027869A publication Critical patent/KR20000027869A/ko
Application granted granted Critical
Publication of KR100557972B1 publication Critical patent/KR100557972B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체소자의 트렌치 형성방법에 관한 것으로, 종래에는 고온저압 산화막의 식각시에 형성되는 스파이킹영역에 후속 게이트 패터닝공정에서 폴리실리콘의 잔류물이 남게 되어 게이트간을 단락시킴으로써, 절연특성이 저하되는 문제점이 있었다. 따라서 본 발명은 패드산화막, 질화막 및 제1고온저압 산화막이 증착된 반도체기판상에 사진식각공정을 적용하여 트렌치를 형성하는 공정과; 상기 트렌치가 형성된 반도체기판의 상부전면에 제2고온저압 산화막을 증착한 후, 상기 트렌치 내부에 폴리실리콘을 채우는 공정과; 반도체기판에 열산화공정을 수행하여 상기 폴리실리콘의 상부에 산화막을 형성하는 공정과; 반도체기판에 습식식각을 수행하여 상기 노출된 제2,제1고온저압 산화막 및 폴리실리콘 상부의 산화막을 식각하는 공정과; 상기 반도체기판에 열산화공정을 수행하여 트렌치영역 상부에 필드산화막을 형성하는 공정으로 이루어지는 반도체소자의 트렌치 형성방법을 제공함에 따라 고온저압 산화막과 열산화막의 습식식각비 차이를 통해 트렌치에 채워진 폴리실리콘과 고온저압 산화막의 계면에 스파이킹영역이 형성되는 것을 방지할 수 있게 되어 게이트의 단락을 방지함으로써, 반도체소자의 절연특성을 향상시키는 효과가 있다.

Description

반도체소자의 트렌치 형성방법
본 발명은 반도체소자의 트렌치(trench) 형성방법에 관한 것으로, 특히 트렌치구조의 고온저압 산화막 식각시에 스파이킹(spiking)영역의 형성을 방지하여 절연특성을 향상시키기에 적당하도록 한 반도체소자의 트렌치 형성방법에 관한 것이다.
종래 반도체소자의 트렌치 형성방법을 도1a 내지 도1d에 도시한 수순단면도를 참조하여 상세히 설명하면 다음과 같다.
먼저, 도1a에 도시한 바와같이 반도체기판(1)의 상부에 패드산화막(2), 질화막(3) 및 고온저압 산화막(4)을 순차적으로 형성한 후, 사진식각공정을 통해 고온저압 산화막(4), 질화막(3) 및 패드산화막(2)의 일부를 식각하여 반도체기판(1)을 노출시키고, 그 노출된 반도체기판(1)을 식각하여 트렌치를 형성한다. 이때, 상기 반도체기판(1)은 SF6+HBr+HeO2를 이용하여 식각한다.
그리고, 도1b에 도시한 바와같이 상기 트렌치가 형성된 반도체기판(1)의 상부전면에 고온저압 산화막(5)을 증착한 후, 그 상부에 폴리실리콘(6)을 증착하고, 에치 백(etch-back)하여 트렌치의 내부에 폴리실리콘(6)을 채운다.
그리고, 도1c에 도시한 바와같이 습식식각을 통해 노출된 고온저압 산화막(5,4)을 식각한다. 이때, 습식식각을 적용함에 따라 질화막(3)의 손상이 방지되며, 상기 고온저압 산화막(5)은 과도식각되어 트렌치에 채워진 폴리실리콘(6)과 고온저압 산화막(5)의 계면에 스파이킹영역(A)이 형성된다.
그리고, 도1d에 도시한 바와같이 상기 반도체기판(1)에 열산화공정을 수행하여 트렌치영역의 상부에 필드산화막(7)을 형성한다. 이때, 필드산화막(7)은 8000Å정도로 형성한다.
이후의 공정으로 인산을 이용하여 상기 질화막(3)을 제거하고, 반도체기판(1)의 상부전면에 게이트산화막과 폴리실리콘을 증착한 후, 패터닝하여 게이트를 형성한다. 이때, 상기 트렌치 상부에 증착되는 폴리실리콘과 게이트산화막을 식각하게 되면 상기 스파이킹영역(A)에 폴리실리콘의 잔류물이 남게된다.
상기한 바와같이 종래 반도체소자의 트렌치 형성방법은 고온저압 산화막의 식각시에 형성되는 스파이킹영역에 후속 게이트 패터닝공정에서 폴리실리콘의 잔류물이 남게 되어 게이트간을 단락시킴으로써, 절연특성이 저하되는 문제점이 있었다.
본 발명은 상기한 바와같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 트렌치구조의 고온저압 산화막 식각시에 스파이킹영역의 형성을 방지하여 절연특성을 향상시킬 수 있는 반도체소자의 트렌치 형성방법을 제공하는데 있다.
도1은 종래 반도체소자의 트렌치 형성방법을 보인 수순단면도.
도2는 본 발명의 일 실시예를 보인 수순단면도.
***도면의 주요 부분에 대한 부호의 설명***
11:반도체기판 12:패드산화막
13:질화막 14,15:고온저압 산화막
16:폴리실리콘 17:산화막
상기한 바와같은 본 발명의 목적을 달성하기 위한 반도체소자의 트렌치 형성을 위한 바람직한 일 실시예는 패드산화막, 질화막 및 제1고온저압 산화막이 증착된 반도체기판상에 사진식각공정을 적용하여 트렌치를 형성하는 공정과; 상기 트렌치가 형성된 반도체기판의 상부전면에 제2고온저압 산화막을 증착한 후, 상기 트렌치 내부에 폴리실리콘을 채우는 공정과; 반도체기판에 열산화공정을 수행하여 상기 폴리실리콘의 상부에 산화막을 형성하는 공정과; 반도체기판에 습식식각을 수행하여 상기 노출된 제2,제1고온저압 산화막 및 폴리실리콘 상부의 산화막을 식각하는 공정과; 상기 반도체기판에 열산화공정을 수행하여 트렌치영역 상부에 필드산화막을 형성하는 공정을 구비하여 이루어지는 것을 특징으로 한다.
상기한 바와같은 본 발명에 의한 반도체소자의 트렌치 형성방법을 도2a 내지 도2d의 수순단면도를 참조하여 상세히 설명하면 다음과 같다.
먼저, 도2a에 도시한 바와같이 종래의 공정과 동일하게 반도체기판(11)의 상부에 패드산화막(12), 질화막(13) 및 고온저압 산화막(14)을 순차적으로 형성한 후, 사진식각공정을 통해 고온저압 산화막(14), 질화막(13) 및 패드산화막(12)의 일부를 식각하여 반도체기판(11)을 노출시키고, 그 노출된 반도체기판(11)을 식각하여 트렌치를 형성한다.
그리고, 도2b에 도시한 바와같이 종래의 공정과 동일하게 상기 트렌치가 형성된 반도체기판(11)의 상부전면에 고온저압 산화막(15)을 증착한 후, 그 상부에 폴리실리콘(16)을 증착하고, 에치 백(etch-back)하여 트렌치의 내부에 폴리실리콘(16)을 채운다. 이때, 고온저압 산화막(14,15)은 총 두께가 4000Å정도 되도록 한다.
그리고, 도2c에 도시한 바와같이 상기 반도체기판(11)의 상부에 열산화공정을 수행하여 폴리실리콘(16)의 상부에 산화막(17)을 2000Å정도의 두께로 형성한다.
그리고, 도2d에 도시한 바와같이 반도체기판(11)에 습식식각을 수행하여 상기 노출된 고온저압 산화막(15,14) 및 폴리실리콘(16) 상부의 산화막(17)을 식각한다. 이때, 상기 고온저압 산화막(15,14)이 산화막(17)에 비해 습식식각비가 2배정도 빠르기 때문에 종래의 도1c에 도시한 트렌치에 채워진 폴리실리콘(6)과 고온저압 산화막(5)의 계면에 스파이킹영역(A)이 형성되는 것을 방지할 수 있게 된다.
이후의 공정으로 상기 반도체기판(11)에 열산화공정을 수행하여 트렌치영역의 상부에 필드산화막을 형성한다. 이때, 필드산화막은 8000Å정도로 형성한다.
그리고, 인산을 이용하여 상기 질화막(13)을 제거하고, 반도체기판(11)의 상부전면에 게이트산화막과 폴리실리콘을 증착한 후, 패터닝하여 게이트를 형성한다.
상기한 바와같은 본 발명에 의한 반도체소자의 트렌치 형성방법은 고온저압 산화막과 열산화막의 습식식각비 차이를 통해 트렌치에 채워진 폴리실리콘과 고온저압 산화막의 계면에 스파이킹영역이 형성되는 것을 방지할 수 있게 되어 게이트의 단락을 방지함으로써, 반도체소자의 절연특성을 향상시키는 효과가 있다.

Claims (2)

  1. 패드산화막, 질화막 및 제1고온저압 산화막이 증착된 반도체기판상에 사진식각공정을 적용하여 트렌치를 형성하는 공정과; 상기 트렌치가 형성된 반도체기판의 상부전면에 제2고온저압 산화막을 증착한 후, 상기 트렌치 내부에 폴리실리콘을 채우는 공정과; 반도체기판에 열산화공정을 수행하여 상기 폴리실리콘의 상부에 산화막을 형성하는 공정과; 반도체기판에 습식식각을 수행하여 상기 노출된 제2,제1고온저압 산화막 및 폴리실리콘 상부의 산화막을 식각하는 공정과; 상기 반도체기판에 열산화공정을 수행하여 트렌치영역 상부에 필드산화막을 형성하는 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체소자의 트렌치 형성방법.
  2. 제 1 항에 있어서, 상기 폴리실리콘의 상부에 형성되는 산화막은 2000Å의 두께로 형성하는 것을 특징으로 하는 반도체소자의 트렌치 형성방법.
KR1019980045911A 1998-10-29 1998-10-29 반도체소자의 트렌치 형성방법_ KR100557972B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980045911A KR100557972B1 (ko) 1998-10-29 1998-10-29 반도체소자의 트렌치 형성방법_

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980045911A KR100557972B1 (ko) 1998-10-29 1998-10-29 반도체소자의 트렌치 형성방법_

Publications (2)

Publication Number Publication Date
KR20000027869A true KR20000027869A (ko) 2000-05-15
KR100557972B1 KR100557972B1 (ko) 2006-04-28

Family

ID=19556219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980045911A KR100557972B1 (ko) 1998-10-29 1998-10-29 반도체소자의 트렌치 형성방법_

Country Status (1)

Country Link
KR (1) KR100557972B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101006510B1 (ko) * 2003-09-03 2011-01-07 매그나칩 반도체 유한회사 반도체소자의 소자분리막 형성방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2667552B2 (ja) * 1990-05-28 1997-10-27 株式会社東芝 半導体装置の製造方法
KR100190000B1 (ko) * 1995-12-28 1999-06-01 윤종용 딥 트렌치와 샐로우 트렌치 조합형 소자분리 구조 및 그 제조방법
JPH09252049A (ja) * 1996-03-15 1997-09-22 Mitsubishi Electric Corp 多層埋め込みトレンチアイソレーション
KR100200751B1 (ko) * 1996-10-31 1999-06-15 윤종용 반도체장치의 소자분리방법
KR19980060645A (ko) * 1996-12-31 1998-10-07 김영환 반도체소자의 소자분리절연막 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101006510B1 (ko) * 2003-09-03 2011-01-07 매그나칩 반도체 유한회사 반도체소자의 소자분리막 형성방법

Also Published As

Publication number Publication date
KR100557972B1 (ko) 2006-04-28

Similar Documents

Publication Publication Date Title
JPH0449777B2 (ko)
KR100270464B1 (ko) 함몰형 산화절연을 형성하는 방법
KR0157875B1 (ko) 반도체 장치의 제조방법
JP2679668B2 (ja) 半導体装置およびその製造方法
KR0151267B1 (ko) 반도체장치의 제조방법
KR100557972B1 (ko) 반도체소자의 트렌치 형성방법_
KR100273320B1 (ko) 반도체소자의 실리사이드 형성방법_
KR20000067236A (ko) 반도체 소자의 제조 방법
JP2757358B2 (ja) 半導体装置の製造方法
KR100687854B1 (ko) 반도체 소자의 소자분리막 형성방법
KR19990003879A (ko) 반도체 장치의 소자 분리막 형성방법
KR100400320B1 (ko) 반도체소자의 게이트전극 형성 방법
KR100290912B1 (ko) 반도체소자의 격리막 형성방법
KR0170891B1 (ko) 반도체 모스펫 제조방법
KR0122525B1 (ko) 반도체 소자 제조방법
KR0128829B1 (ko) 전계 효과형 반도체 소자의 제조방법
KR0122520B1 (ko) 반도체 소자 제조방법
KR100190375B1 (ko) 반도체소자의소자분리막형성방법
KR0122521B1 (ko) 반도체 소자 제조방법
KR970009273B1 (ko) 반도체소자의 필드산화막 제조방법
KR100312983B1 (ko) 반도체장치의소자분리막형성방법
KR100304967B1 (ko) 반도체소자의 배선 및 그의 형성방법
KR100245087B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR100220241B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100312987B1 (ko) 반도체소자의소자분리막제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee