KR19990030059A - 비아홀용 도전성 페이스트 및 이것을 이용한 모놀리식 세라믹기판의 제조방법 - Google Patents

비아홀용 도전성 페이스트 및 이것을 이용한 모놀리식 세라믹기판의 제조방법 Download PDF

Info

Publication number
KR19990030059A
KR19990030059A KR1019980039382A KR19980039382A KR19990030059A KR 19990030059 A KR19990030059 A KR 19990030059A KR 1019980039382 A KR1019980039382 A KR 1019980039382A KR 19980039382 A KR19980039382 A KR 19980039382A KR 19990030059 A KR19990030059 A KR 19990030059A
Authority
KR
South Korea
Prior art keywords
ceramic substrate
conductive paste
monolithic ceramic
insoluble resin
conductive metal
Prior art date
Application number
KR1019980039382A
Other languages
English (en)
Other versions
KR100286091B1 (ko
Inventor
히로지 다니
가주히토 오시타
Original Assignee
무라따 미치히로
가부시끼가이샤 무라따 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 무라따 미치히로, 가부시끼가이샤 무라따 세이사꾸쇼 filed Critical 무라따 미치히로
Publication of KR19990030059A publication Critical patent/KR19990030059A/ko
Application granted granted Critical
Publication of KR100286091B1 publication Critical patent/KR100286091B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y10T428/24331—Composite web or sheet including nonapertured component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/29—Coated or structually defined flake, particle, cell, strand, strand portion, rod, filament, macroscopic fiber or mass thereof
    • Y10T428/2982—Particulate matter [e.g., sphere, flake, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/29—Coated or structually defined flake, particle, cell, strand, strand portion, rod, filament, macroscopic fiber or mass thereof
    • Y10T428/2982—Particulate matter [e.g., sphere, flake, etc.]
    • Y10T428/2991—Coated

Abstract

본 발명의 비아홀(via-hole)용의 도전성 페이스트(paste)로서, 유기 매체 및 상기 유기 매체 내에서 용해되지 않는 불용해성 수지로 피복된 도전성 금속 분말을 준비한다. 이 비아홀용의 도전성 페이스트로 비아홀을 충전하여 모놀리식 세라믹을 제조한다. 도전성 페이스트의 비아홀 내의 충전성이 향상되고, 소성시에 도전성 금속의 크랙 또는 융기가 발생하지 않으며, 또한 세라믹의 크랙이 쉽게 발생하지 않고, 게다가 얻어진 모놀리식 세라믹 기판의 솔더링 특성 및 도금 특성을 우수하게 유지할 수 있다.

Description

비아홀용 도전성 페이스트 및 이것을 이용한 모놀리식 세라믹 기판의 제조방법
본 발명은 비아홀용의 도전성 페이스트 및 이것을 이용한 모놀리식 세라믹 기판의 제조 방법에 관한 것으로, 보다 구체적으로는 그린 세라믹 시트에 형성된 비아홀을 충전하는데 이용되는 도전성 페이스트 및 도전성 페이스트로 비아홀을 충전하는 단계를 포함하는 모놀리식 세라믹 기판의 제조방법에 관한 것이다.
현재, 전극과 회로가 형성되어 있는 그린 세라믹 시트가 적층되고, 이러한 시트상에 형성된 전극과 회로가 비아홀을 통해서 전기적으로 접속되는 모놀리식 세라믹 기판이 공지되어 있다.
상술한 모놀리식 세라믹 기판은 하기의 단계들로 제조된다. 그린 세라믹 시트에 드릴 또는 펀치로 비아홀들(via-holes)이 형성되고 도전성 금속 분말을 포함하는 도전성 페이스트(paste)로 비아홀이 충전된다. 그린 세라믹 시트들의 표면에는 회로를 형성하기 위하여 도전성 페이스트를 이용한 스크린 프린팅법(screen printing process) 등에 의해 전극들과 회로들이 형성된다. 복수개의 그린 세라믹 시트들이 적층되고, 압착되며, 소정의 기판 크기로 절단되며, 소결되도록 가열된다.
그러나, 이러한 종래의 방법에서, 비아홀이 도전성 페이스트로 충전되는 경우에, 충전 부족 또는 충전 과도 등의 충전 불량이 발생할 수 있고, 비아홀 내에 도전성 금속(도전성 금속 분말이 소결된 것)의 크랙(crack) 또는 융기가 형성될 수 있으며, 또한 세라믹에 크랙이 발생할 수 있다. 이러한 도전성 금속의 크랙과 융기 및 세라믹의 크랙은 도전성 부족과 구조적인 결점의 원인이 되고, 결과적으로 모놀리식 세라믹 기판의 신뢰성을 저하시킨다.
따라서, 본 발명의 목적은 소성 단계에서 도전성 금속의 크랙과 융기 및 상술한 세라믹의 크랙이 거의 형성되지 않으며, 제조되는 모놀리식 세라믹 기판에 높은 신뢰성을 부여하는 비아홀용의 도전성 페이스트를 제공하며, 또한 이러한 도전성 페이스트를 이용한 모놀리식 세라믹 기판의 제조 방법을 제공하는 것이다.
도 1은 소정의 불용해성 수지로 피복된 도전성 금속 분말을 나타낸다.
도 2는 도 1의 구성과는 다른 구성을 갖는 불용해성 수지로 피복된 도전성 금속 분말을 나타낸다.
도 3은 본 발명에 따른 특정 실시예에서 그린 세라믹 시트들로 구성된 적층체의 단면도이다.
도면의 주요 부분에 대한 부호의 설명
1 도전성 금속 분말 2 불용해성 수지
3 그린 세라믹 시트 4 전극 및 회로
5 비아홀(via-hole)
본 발명의 특정 실시예에서는 유기 매체 및 상기 유기 매체에 포함된 용제(solvent)에 용해되지 않는 불용해성 수지로 피복된 도전성 금속 분말을 포함하는 비아홀용의 도전성 페이스트를 제공한다.
상술한 비아홀용의 도전성 페이스트에서, 도전성 금속 분말은 구리(copper) 분말인 것이 바람직하고, 불용해성 수지는 결정성 셀룰로오스(crystalline cellulose)인 것이 바람직하다.
또한, 본 발명의 특정 실시예에서는 모놀리식 세라믹 기판을 제조하는 방법으로서, 그린 세라믹 시트에 비아홀들을 형성하는 단계; 소정의 용제를 포함하는 유기 매체(organic vehicle) 및 상기 유기 매체의 용제 내에서 용해되지 않는 불용해성 수지로 코팅된 도전성 금속 분말을 포함하는 도전성 페이스트로 비아홀을 충전하는 단계; 상기 도전성 페이스트로 충전되어 있는 비아홀들을 구비한 복수개의 상기 그린 세라믹 시트들을 적층하여 소정의 적층체를 형성하는 단계; 및 상기 적층체를 소성하는 단계;를 포함하는 모놀리식 세라믹 기판의 제조방법을 더 제공한다.
또한, 본 발명의 특정 실시예에서는 소정의 세라믹 기판; 상기 세라믹 기판에 형성된 비아홀; 및 상기 비아홀에 제공되며, 소정의 유기 매체 및 상기 유기 매체의 용제 속에서 용해되지 않는 불용해성 수지로 피복된 도전성 금속 분말을 포함하는 도전성 페이스트;를 포함하는 모놀리식 세라믹 기판을 더 제공한다.
상술한 모놀리식 세라믹 기판에서 세라믹 기판은 적층 구조로 형성될 수 있다.
본 발명에 따른 비아홀용의 도전성 페이스트는 비아홀 내의 충전 특성을 향상시킨다. 또, 모놀리식 세라믹 기판의 제조 단계에서는 소성 단계에서 불용해성 수지로 피복된 도전성 금속 분말의 수축으로 인한 도전성 금속의 크랙(crack)과 융기(elevation) 및 세라믹의 크랙을 억제할 수 있다. 즉, 소성 단계에서 불용해성 수지를 분해시키기 때문에, 얻어진 모놀리식 세라믹 기판은 솔더(solder) 접합성 및 도금 특성을 우수하게 유지시킬 수 있다.
본 발명에 따른 비아홀용의 도전성 페이스트에서, 도전성 금속 분말로서 구리 분말을 사용하는 것은 소정의 저항을 감소시키고 소정의 마이그레이션(migration)을 억제할 수 있기 때문이다. 또한, 이것은 비용이 많이 들지 않기 때문에, 이렇게 얻어진 모놀리식 세라믹 기판은 경제적이며 높은 신뢰성을 갖는다.
또, 본 발명에 따른 비아홀용의 도전성 페이스트에서, 불용해성 수지로서 결정성 셀룰로오스를 사용하는 것은 이것이 우수한 분해 특성을 갖으며 도전 저항의 악화를 감소시킬 수 있기 때문이다.
본 발명의 비아홀용의 도전성 페이스트를 이용한 모놀리식 세라믹 기판의 제조 방법에 따르면, 도전성 금속의 크랙과 융기 및 세라믹의 크랙은 소성 단계에서 거의 형성되지 않는다. 얻어진 모놀리식 세라믹 기판은 실질적으로 비아홀 내에 구조적인 결함을 갖지 않으며, 따라서 충분한 도전성 및 높은 신뢰성을 갖는다. 또한, 도전성 페이스트 내의 불용해성 수지가 소성 단계에서 분해되기 때문에, 생상된 모놀리식 세라믹 기판은 충분한 솔더 접합성 및 도금 특성을 유지할 수 있다.
본 발명의 다른 특징과 효과는 도면을 참조한 하기의 발명의 상세한 설명으로 명백하게 될 것이다.
본 발명에 사용된 유기 매체는 수지 성분을 유기 용제에 용해한 것이다. 박막 형성용의 도전성 페이스트에 이용되는 어떤 공지의 유기 매체를 사용할 수 있다. 이러한 유기 매체는 그린 세라믹 시트를 제조할 때에 사용되는 유기 바인더(binder)와의 조합을 고려하여, 적절하게 선택하여 이용하는 것이 바람직하다. 예를 들어, 테르피네올 용제(terpineol solvent)에 용해된 에틸 셀룰로오스 수지(ethyl cellulose resin)를 이용할 수 있다.
또한, 본 발명에 사용되는 도전성 금속 분말로서는 도전성이 있는 공지의 금속 분말을 이용할 수 있다. 예를 들어, Ag, Pd, Pt 및 Au 등의 귀금속과 이들의 합금 및 Cu 및 Ni 등의 비금속과 이들의 합금으로 형성된 금속 분말을 이용할 수 있다. 바람직한 금속 분말로서는 비저항이 작고 마이그레이션이 쉽게 발생하지 않으며, 게다가 값싼 구리 분말을 들 수 있다. 이들 도전성 금속 분말은 한 종류의 금속을 사용할 수도 있고, 또는 적어도 두 종류의 금속을 병용할 수도 있다. 또, 이들 도전상 금속 분말의 형상은 하기에 설명되는 불용해성 수지의 피복을 용이하게 하고 비아홀의 충전 특성을 향상시키는 원 형상 또는 미립자(granule) 형상이 바람직하다. 또한, 상술한 미립자의 크기는 약 0.5㎛ 내지 50㎛인 것이 바람직하다.
이러한 도전성 금속 분말은 유기 매체 내에 포함된 용제에 용해되지 않는 불용해성의 수지로 피복된다. 적절한 불용해성 수지는 유기 매체 내에 함유된 용제의 형태에 의해 선택된다. 소성 중의 특성 악화의 견지에서 결정성 셀룰로오스가 이용되는 것이 바람직하다. 도전성 금속 분말을 피복하는 경우에 이러한 불용해성 수지는 분말로서 사용되는 것이 바람직하다. 불용해성 수지의 사용량은 도전성 금속 분말을 피복할 수 있는 정도의 양으로 다른 제한을 두지 않고, 통상 도전성 금속 분말 100중량부의 약 5 내지 100중량부의 범위내에서 사용한다.
불용해성 수지로 피복된 도전성 금속 분말은 볼밀(ball mill)을 이용한 건식혼합법(dry mixing process), 표면용융법(mechanofusion; surface fusing process) 또는 고속 기류(high-speed jet stream)에 의한 충격식 표면개량법(impact-type surface modification process) 등의 방법에 의해 준비될 수 있다.
이러한 피복에 의해서, 예를 들어 도 1과 같이, 도전성 금속 분말 1의 표면에 불용해성 수지 2가 적층 형상으로 부착된 것과 같은 상태가 형성된다. 또한, 도 2에 도시된 바와 같이, 불용해성 수지 2 내에 복수개의 도전성 금속 분말 1이 점 형상과 같은 다른 상태로도 형성된다.
그리고, 본 발명의 도전성 페이스트는 불용해성 수지로 피복된 도전성 금속 분말 및 유기 매체를 배합하고 혼합하여 준비된다. 이러한 혼합을 실시할 때에는, 예를 들어 도전성 금속 분말 100중량부에 대하여 유기 매체를 약 5 내지 25중량부의 비율로 배합하고, 예를 들어 3-롤밀(three-roll mill)을 이용하는 공지의 혼합 방법을 적절히 이용하여 혼합할 수 있다.
이러한 방법으로 준비된 본 발명의 도전성 페이스트는 내부 전극 또는 내부 회로를 접속하기 위한 소위 협의의 비아홀들 뿐만 아니라, 세라믹 기판을 관통하도록 형성된 관통홀들을 포함하는 비아홀들에 충전하기 위한 도전성 페이스트로서 이용된다. 이에 의해서 비아홀의 충전 특성을 향상시킨다.
또한, 하기에 설명되는 적층 세라믹 기판의 제조에서는, 소성 단계에서, 피복된 불용해성 수지가 도전성 금속 분말의 수축을 지연시킬 수 있기 때문에, 도전성 금속에 크랙 또는 융기가 거의 발생하지 않고, 세라믹에 크랙이 거의 발생하지 않는다. 게다가, 불용해성 수지가 소성 단계에서 분해되어 소실되기 때문에, 솔더링(soldering) 특성 및 도금 특성이 충분하게 유지될 수 있다.
다음으로, 본 발명의 도전성 페이스트가 충전된 비아홀을 포함하는 모놀리식 세라믹 기판의 제조 방법에 관하여 설명한다.
우선, 그린 세라믹 시트를 형성하기 위하여, BaO-Al2O3-SiO2계 유리 복합 재료 등의 세라믹 분말을 준비하고, 폴리비닐 부티럴(polyvinyl butyral) 등의 유기 바인더와 톨루엔(toluene) 등의 유기 용제를 상기한 분말에 첨가한 후에, 혼합하여 원료 슬러리(raw slurry)를 준비한다. 닥터 블레이드법을 이용하여 얻어진 원료 슬러리를 시트 형상으로 성형한다. 그런 다음, 그린 세라믹 시트에 드릴 또는 펀치(punch)로 비아홀을 형성하고, 스크린 인쇄법(screen printing method) 등의 방법으로 본 발명에 따른 도전성 페이스트로 비아홀을 충전한다. 그리고, 이 그린 세라믹 시트의 표면에 회로 형성용의 도전성 페이스트를 스크린 인쇄법 등의 방법으로 인쇄하여 전극 및 회로를 형성한다. 그런 다음, 인쇄된 그린 세라믹 시트를 복수매 적층하고 서로 압착시킨 후에 소정의 기판 크기로 절단한다. 이렇게 얻어진 적층체는 도 3에 도시된 바와 같이, 복수개의 그린 세라믹 시트 3이 적층된 형상으로서, 각각의 그린 세라믹 시트 3의 표면에 형성된 전극 및 회로 4가 비아홀 5에 통해서 서로 접속된다. 각각의 층에 형성된 전극 및 회로 4는 이후의 소성 단계에서 소결되는 비아홀 5 내의 도전성 금속을 통해서 서로 전기적으로 접속된다. 이러한 소성은 예를 들어, 질소 분위기의 약 1000℃에서 1시간 내지 2시간의 조건으로 실시될 수 있다.
더욱이, 소정의 기판 크기로 상술한 시트를 절단할 필요는 없다. 또, 세라믹 재료, 유기 바인더 및 유기 용제 등은 상술한 것 이외에 공지된 것을 이용할 수 있다. 게다가, 세라믹 기판의 구조도 소정의 목적에 따라서 선택할 수 있다.
이러한 제조 방법에 의해서 제조된 모놀리식 세라믹 기판은, 도전성 금속의 크랙이나 융기가 거의 발생하지 않고, 세라믹의 크랙도 거의 발생하지 않는다. 즉, 비아홀에서의 구조적인 결함이 거의 발생하지 않기 때문에, 충분한 도전성을 보장하고 높은 신뢰성을 갖게 한다. 또한, 수성 단계에서 불용해성 수지가 분해되어 없어지기 때문에, 충분한 솔더링 특성 및 도금 특성이 유지된다.
본 발명을 하기의 특정 실시예를 참조하여 상세하게 설명한다.
(1) 도전성 페이스트의 제조
도전성 금속 분말로서 입자 크기 3㎛의 구리 분말 80중량부와, 불용해성 수지로서 결정성 셀룰로오스 분말 5중량부를 준비한 후에, 볼밀을 이용하여 구리 분말의 입자 표면에 결정성 셀룰로오스 분말이 피복되도록 건식혼합을 실시하였다. 얻어진 분말 100중량부에 에틸 셀룰로오스 수지를 테르피네올계 용제에 용해한 유기 매체 15중량부를 배합하고, 3개의 롤밀로 혼합하여, 본 발명에 속하는 도전성 페이스트를 얻었다.
(2) 모놀리식 세라믹 기판의 제조
세라믹 재료로서 BaO-Al2O3-SiO2계 유리 복합 재료의 분말을 준비하고, 이 분말에 유기 바인더로서의 폴리비닐 부티럴 및 유기 용제로서의 톨루엔을 첨가한 후에, 이것들을 혼합하여 원료 슬러리를 제조하였다. 얻어진 원료 슬러리를 닥터 블레이드법에 의해 시트 형상으로 성형하여 그린 세라믹 시트를 형성하였다. 얻어진 그린 세라믹 시트에 펀치를 이용하여 비아홀을 형성하고, 이 비아홀에 상술한 (1)의 과정에서 제조된 본 발명에 속하는 도전성 페이스트를 스크린 인쇄법으로 충전하였다. 잠시 건조시킨 후에, 그린 세라믹 시트의 표면에 회로 형성용의 도전성 페이스트를 스크린 인쇄법을 이용하여 인쇄하여 전극 및 회로를 형성하였다. 인쇄된 그린 세라믹 시트의 복수매를 적층하고 압착시킨 후에, 소정의 기판 크기로 절단하였다. 그런 다음, 질소 분위기하의 약 1000℃에서 약 1시간 내지 2시간 소성시켜서 모놀리식 세라믹 기판을 제조하였다.
또한, 얻어진 모놀리식 세라믹 기판을 소정의 용제로 탈수하여 표면의 유분 또는 산화막을 제거하고, Pd 용액을 이용하여 활성화 처리를 실시한 후에 무전해 Ni도금을 실시하였다.
비교 실시예
(1) 도전성 페이스트의 제조
결정성 셀룰로오스 분말을 구리 분말에 피복하는 조작을 실시하지 않은 것 이외에는 본 발명의 실시예와 동일한 조작에 의해 제조된 본 발명에 속하지 않는 비교 예로서의 도전성 페이스트를 얻었다.
(2) 모놀리식 세라믹 기판의 제조
상술한 비교 실시예 (1)에서 제조한 본 발명에 속하지 않는 도전성 페이스트를 이용한 것 이외에는 본 발명의 실시예와 동일한 조작에 의해 제조된 모놀리식 세라믹 기판을 얻었다.
평가
실시예 및 비교 실시예에서 얻어진 모놀리식 세라믹 기판을 절단하고, 이 절단면을 실체현미경(stereoscopic microscope)으로 관찰하여 모놀리식 세라믹 기판에 형성된 비아홀 내의 도전성 금속의 크랙과 융기 및 세라믹의 크랙을 조사하였다. 그 결과를 표 1에 나타낸다.
또한, 실시예 및 비교 실시예에서 얻어진 모놀리식 세라믹 기판의 비아홀 내의 도전성 금속 표면에 형성된 Ni도금막의 표면을 주사형 전사현미경으로 관찰하여 도금 특성을 조사하였다. 또, 비아홀 내의 도전성 금속 표면에 솔더링을 실시하여 솔더 접합성을 조사하였다. 그 결과도 표 1에 나타낸다.
표 1
도전성 페이스트 평가 결과
구리 분말(중량부) 결정성 셀룰로오스(중량부) 유기 매체(중량부) 크랙 융기 세라믹의 크랙 도금 특성 솔더 접합성
실시예 80 5 15 없음 없음 없음 양호 양호
비교 실시예 80 0 20 있음 없음 없음 양호 양호
표 1에 나타낸 바와 같이, 결정성 셀룰로오스 분말을 구리 분말에 피복하지 않은 비교 실시예에서는, 비아홀 내의 도전성 금속에 크랙이 관찰되었다. 이에 반하여, 결정성 셀룰로오스 분말을 구리 분말에 피복한 실시예에서는, 비아홀 내의 도전성 금속에 크랙 또는 융기가 관찰되지 않았고, 또한 세라믹의 크랙도 관찰되지 않았으며, 게다가 솔더 접합성 및 도금 특성을 충분하게 유지하고 있었다.
이상과 같이, 본 발명의 비아홀용의 도전성 페이스트는 비아홀 내의 충전성을 향상시킬 수 있고, 모놀리식 세라믹 기판 제조의 소성 단계에서 피복된 불용해성 수지에 의해서 도전성 금속 분말의 수축을 지연시킬 수 있기 때문에, 도전성 금속의 크랙 또는 융기가 발생하기 어렵고, 또한 세라믹의 크랙이 발생하기 어렵다. 게다가, 불용해성 수지가 소성 단계에서 분해되어 없어지기 때문에, 얻어진 모놀리식 세라믹 기판의 솔더 접합성 및 도금 특성이 충분하게 유지될 수 있다.
또한, 본 발명의 비아홀용 도전성 페이스트에 있어서, 도전성 금속 분말으로서 구리 분말을 이용하면, 비저항이 작고 마이그레이션도 발생하기 어려우며, 게다가 가격도 싸기 때문에, 경제성이 우수하고 또한 보다 신뢰성이 높은 모놀리식 세라믹 기판을 얻을 수 있다.
또한, 본 발명의 비아홀용 도전성 페이스트에 있어서, 불용해성 수지로서 결정성 셀룰로오스를 이용하면, 소성시의 분해성이 우수하기 때문에, 도통 저항의 열화도 작다.
게다가, 본 발명의 비아홀용 도전성 페이스트를 이용한 모놀리식 세라믹 기판의 제조 방법에 의하면, 소성 공정에 있어서, 도전성 금속에 크랙 또는 융기가 발생하기 어렵고, 세라믹의 크랙이 발생하기 어렵기 때문에, 얻어진 모놀리식 세라믹 기판은 비아홀에서의 구조적 결함이 거의 없는 우수한 도전성을 확보할 수 있고, 높은 신뢰성을 얻을 수 있다. 또한, 도전성 페이스트 내의 불용해성 수지는 소성 단계에서 분해하여 없어지기 때문에, 얻어진 모놀리식 세라믹 기판의 솔더 접합성 및 도금 특성을 우수하게 유지할 수 있다.
이상에서, 본 발명을 특정 실시예들을 참조하여 설명하였지만, 본 발명의 기술적 요지를 벗어나지 않는 다양한 형태들이 첨부한 특허청구범위 내에서 가능하다. 그러므로, 본 발명의 범위는 특허청구범위에 의해서만 제한된다.

Claims (15)

  1. 소정의 용제를 포함하는 유기 매체(organic vehicle) 및 상기 유기 매체의 용제 내에서 용해되지 않는 불용해성 수지로 코팅된 도전성 금속 분말을 포함하는 비아홀(via-hole)용의 도전성 페이스트(electrically conductive paste).
  2. 제1항에 있어서, 상기 도전성 금속 분말은 구리(copper) 분말임을 특징으로 하는 비아홀용의 도전성 페이스트.
  3. 제2항에 있어서, 상기 불용해성 수지는 결정성 셀룰로오스(crystalline sellulose)임을 특징으로 하는 비아홀용의 도전성 페이스트.
  4. 제1항에 있어서, 상기 불용해성 수지는 결정성 셀룰로오스임을 특징으로 하는 비아홀용의 도전성 페이스트.
  5. 세라믹 기판;
    상기 세라믹 기판의 비아홀(via-hole); 및
    상기 비아홀 내의 도전성 페이스트를 포함하는 모놀리식 세라믹 기판으로서,
    상기 도전성 페이스트는 소정의 용제를 포함하는 유기 매체(vehicle) 및 상기 유기 매체의 용제 내에서 용해되지 않는 불용해성 수지로 코팅된 도전성 금속 분말을 포함하는 것을 특징으로 하는 모놀리식 세라믹 기판.
  6. 제5항에 있어서, 상기 세라믹 기판은 적층 구조임을 특징으로 하는 모놀리식 세라믹 기판.
  7. 제6항에 있어서, 상기 도전성 금속 분말은 구리 분말임을 특징으로 하는 모놀리식 세라믹 기판.
  8. 제7항에 있어서, 상기 불용해성 수지는 결정성 셀룰로오스임(crystalline sellulose)을 특징으로 하는 모놀리식 세라믹 기판.
  9. 제6항에 있어서, 상기 불용해성 수지는 결정성 셀룰로오스임을 특징으로 하는 모놀리식 세라믹 기판.
  10. 제5항에 있어서, 상기 도전성 금속 분말은 구리 분말임을 특징으로 하는 모놀리식 세라믹 기판.
  11. 제10항에 있어서, 상기 불용해성 수지는 결정성 셀룰로오스임을 특징으로 하는 모놀리식 세라믹 기판.
  12. 모놀리식 세라믹 기판의 제조방법으로서,
    비아홀(via-hole)을 구비한 그린 세라믹 시트(green ceramic sheet)를 준비하는 단계;
    소정의 용제를 포함하는 유기 매체(organic vehicle) 및 상기 유기 매체의 용제 내에서 용해되지 않는 불용해성 수지로 코팅된 도전성 금속 분말을 포함하는 도전성 페이스트로 상기 비아홀들을 충전하는 단계;
    상기 도전성 페이스트로 충전되어 있는 비아홀들을 구비한 복수개의 상기 그린 세라믹 시트를 적층하여 소정의 적층체를 형성하는 단계; 및
    상기 적층체를 소성하는 단계;
    를 포함하는 모놀리식 세라믹 기판의 제조방법.
  13. 제12항에 있어서, 상기 방법에서 상기 도전성 금속 분말은 구리 분말임을 특징으로 하는 모놀리식 세라믹 기판의 제조방법.
  14. 제13항에 있어서, 상기 방법에서 상기 불용해성 수지는 결정성 셀룰로오스(crystalline sellulose)임을 특징으로 하는 모놀리식 세라믹 기판의 제조방법.
  15. 제12항에 있어서, 상기 방법에서 상기 불용해성 수지는 결정성 셀룰로오스임을 특징으로 하는 모놀리식 세라믹 기판의 제조방법.
KR1019980039382A 1997-09-26 1998-09-23 비아홀용 도전성 페이스트 및 이것을 이용한 모놀리식 세라믹기판의 제조방법 KR100286091B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP26122997A JP3422233B2 (ja) 1997-09-26 1997-09-26 バイアホール用導電性ペースト、およびそれを用いた積層セラミック基板の製造方法
JP9-261229 1997-09-26

Publications (2)

Publication Number Publication Date
KR19990030059A true KR19990030059A (ko) 1999-04-26
KR100286091B1 KR100286091B1 (ko) 2001-04-16

Family

ID=17358944

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980039382A KR100286091B1 (ko) 1997-09-26 1998-09-23 비아홀용 도전성 페이스트 및 이것을 이용한 모놀리식 세라믹기판의 제조방법

Country Status (5)

Country Link
US (1) US6335077B1 (ko)
EP (1) EP0905775B1 (ko)
JP (1) JP3422233B2 (ko)
KR (1) KR100286091B1 (ko)
DE (1) DE69835191D1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100393592B1 (ko) * 2001-07-05 2003-08-02 엘지전자 주식회사 도전성 페이스트 및 이를 이용한 집적 회로 장치

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495069B1 (en) * 1998-01-30 2002-12-17 Peratech Limited Of A Company Of Great Britain And Northern Ireland Polymer composition
US6506448B1 (en) * 1999-06-01 2003-01-14 Fry's Metals, Inc. Method of protective coating BGA solder alloy spheres
JP2002232204A (ja) * 2001-02-05 2002-08-16 Ngk Insulators Ltd 電子部品及びその製造方法
US6730857B2 (en) * 2001-03-13 2004-05-04 International Business Machines Corporation Structure having laser ablated features and method of fabricating
GB0113905D0 (en) 2001-06-07 2001-08-01 Peratech Ltd Analytical device
US6916670B2 (en) * 2003-02-04 2005-07-12 International Business Machines Corporation Electronic package repair process
JP2005197659A (ja) * 2003-12-08 2005-07-21 Sony Corp 光学装置及び画像生成装置
KR101046006B1 (ko) * 2008-10-23 2011-07-01 삼성전기주식회사 무수축 다층 세라믹 기판의 제조방법
JP2011088756A (ja) * 2009-10-20 2011-05-06 Murata Mfg Co Ltd 低温焼結セラミック材料、低温焼結セラミック焼結体および多層セラミック基板
US20140097002A1 (en) 2012-10-05 2014-04-10 Tyco Electronics Amp Gmbh Electrical components and methods and systems of manufacturing electrical components
US9758858B2 (en) 2012-10-05 2017-09-12 Tyco Electronics Corporation Methods of manufacturing a coated structure on a substrate
US9892816B2 (en) 2013-06-27 2018-02-13 Heraeus Precious Metals North America Conshohocken Llc Platinum containing conductive paste
KR20150134728A (ko) * 2014-05-22 2015-12-02 주식회사 동진쎄미켐 전도성 조성물

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4776978A (en) * 1984-04-26 1988-10-11 International Business Machines Corporation Method of controlling the sintering of metal particles
US4885038A (en) * 1986-05-01 1989-12-05 International Business Machines Corporation Method of making multilayered ceramic structures having an internal distribution of copper-based conductors
JPH0615680B2 (ja) * 1987-10-20 1994-03-02 三井金属鉱業株式会社 導電塗料用銅粉およびその製造法
JPH02276104A (ja) * 1989-01-30 1990-11-13 Kawasaki Steel Corp セラミックス基板用導電性ペーストの製造方法
JPH03281783A (ja) * 1990-03-29 1991-12-12 Vacuum Metallurgical Co Ltd 金属薄膜の形成方法
CA2055065A1 (en) * 1990-11-13 1992-05-14 David Hitz Scheiber Organic vehicle for electronic composition
US5336444A (en) * 1992-05-29 1994-08-09 International Business Machines Corporation Ceramic via composition, multilayer ceramic circuit containing same, and process for using same
JPH06139814A (ja) * 1992-10-26 1994-05-20 Hitachi Ltd 導体ペースト
DE69417684T2 (de) * 1993-10-29 1999-09-09 Matsushita Electric Ind Co Ltd Leitfähige Pastenzusammensetzung zum Füllen von Kontaktlöchern, Leiterplatte unter Anwendung dieser leifähigen Paste und Verfahren zur Herstellung
US5492653A (en) * 1994-11-07 1996-02-20 Heraeus Incorporated Aqueous silver composition
JPH10172345A (ja) * 1996-12-04 1998-06-26 Murata Mfg Co Ltd 導電ペースト及びそれを用いたセラミック基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100393592B1 (ko) * 2001-07-05 2003-08-02 엘지전자 주식회사 도전성 페이스트 및 이를 이용한 집적 회로 장치

Also Published As

Publication number Publication date
EP0905775A2 (en) 1999-03-31
EP0905775A3 (en) 1999-10-13
JPH11102614A (ja) 1999-04-13
EP0905775B1 (en) 2006-07-12
JP3422233B2 (ja) 2003-06-30
KR100286091B1 (ko) 2001-04-16
US6335077B1 (en) 2002-01-01
DE69835191D1 (de) 2006-08-24

Similar Documents

Publication Publication Date Title
KR100525176B1 (ko) 세라믹 전자부품 및 그 제조방법
KR100796892B1 (ko) 후막 전도체 조성물 및 ｌｔｃｃ 회로 및 장치에서의 그의용도
KR100286091B1 (ko) 비아홀용 도전성 페이스트 및 이것을 이용한 모놀리식 세라믹기판의 제조방법
JP2001135138A (ja) 導体ペースト
CN101371624A (zh) 导体浆料、多层陶瓷基板以及多层陶瓷基板的制造方法
KR100443664B1 (ko) 전기-전도성 페이스트 및 이를 이용한 다층 세라믹전자부품 제조방법
JPH11274717A (ja) 導電ペーストおよびそれを用いたセラミック基板の製造方法
EP0272129B1 (en) Method for production of ceramic circuit board
JP3882500B2 (ja) 厚膜絶縁組成物およびそれを用いたセラミック電子部品、ならびに電子装置
JP3467872B2 (ja) 多層セラミック基板の製造方法
US5985461A (en) Electroconductive paste, and method for producing ceramic substrate using it
KR20010112845A (ko) 금속입자 함유 조성물, 도전 페이스트 및 그 제조방법
JP3121822B2 (ja) 導体ペーストおよび配線基板
JP2012186269A (ja) セラミック多層基板
KR100800509B1 (ko) 도전성 페이스트 및 다층 세라믹 기판
JP3150932B2 (ja) セラミック多層回路基板用導電ペースト
JP4562282B2 (ja) セラミック回路基板の製法
EP2520139A1 (en) Mixed-metal system conductors for use in low-temperature co-fired ceramic circuits and devices
JP2000011759A (ja) 導体組成物
JPH09245522A (ja) 導電ペースト及びセラミック基板
JPS63132497A (ja) ムライト配線基板の製造方法
JPH0645762A (ja) 多層セラミック基板とその製造方法
JPH10200227A (ja) 低温焼成セラミック基板のビアホール導体の製造方法及びビアホール用導体ペースト
JP2001135137A (ja) グリーンシート用導体ぺーストおよびセラミック多層配線基板
JPH1027520A (ja) 導体ペーストとアルミナ多層基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101222

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee