KR19990019498A - 반도체 소자 - Google Patents
반도체 소자 Download PDFInfo
- Publication number
- KR19990019498A KR19990019498A KR1019970042881A KR19970042881A KR19990019498A KR 19990019498 A KR19990019498 A KR 19990019498A KR 1019970042881 A KR1019970042881 A KR 1019970042881A KR 19970042881 A KR19970042881 A KR 19970042881A KR 19990019498 A KR19990019498 A KR 19990019498A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- gate lines
- active region
- gate line
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000009751 slip forming Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
- H10D18/60—Gate-turn-off devices
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
하나의 활성영역에 게이트라인을 교차하여 형성하므로써 여러개의 트랜지스터로 동작시킬 수 있고, 또한 채널폭도 확장하여 전류량도 증가시키기 위한 반도체 소자에 관한 것으로, 이와 같은 목적을 달성하기 위한 반도체 소자는 하나의 활성영역, 상기 활성영역을 복수개로 2개 이상의 영역으로 등분되도록 상기 활성영역상에 교차 형성된 복수개의 게이트 라인, 상기 게이트 라인을 사이에 두고 등분된 활성영역에 번갈아 형성된 소오스와 드레인으로 구성되는 것을 특징으로 한다.
Description
본 발명은 반도체소자에 대한 것으로 특히, 게이트를 교차시켜서 하나의 활성영역에 여러개의 트랜지스터가 있는 것과 같은 효과를 얻을 수 있는 반도체소자에 대한 것이다.
첨부 도면을 참조하여 종래 반도체 소자에 대하여 설명하면 다음과 같다.
도 1a는 종래 반도체 소자의 평면도를 나타낸 도면이고, 도 1b는 도 1a의 회로 구성도를 나타낸 도면이다.
종래 반도체 소자는 도 1a와 도 1b에 도시한 바와 같이 하나의 활성영역(1)을 가로지르도록 한방향으로 하나의 게이트 라인(2)이 있고, 상기 게이트 라인(2)의 양측의 활성영역(1)에 각각 소오스와 드레인이 형성되어 있고, 상기 소오스와 드레인에 복수개의 콘택(3)이 형성되어 있다. 이와 같은 구조는 하나의 트랜지스터만을 구성한다. 그리고 채널폭(Channel Width)도 게이트 라인(2)의 길이인 'a'만큼으로 한정적이다.
상기와 같은 종래 반도체 소자는 다음과 같은 문제가 있다.
하나의 활성영역에 한 방향으로 단지 하나의 트랜지스터만을 형성하므로 활성영역을 효율적으로 이용하여 소자의 집적도를 높이기가 어렵다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히 하나의 활성영역에 게이트라인을 교차하여 형성하므로써 여러개의 트랜지스터로 동작시킬 수 있고, 또한 채널폭도 확장하여 전류량도 증가시킬 수 있는 반도체 소자를 제공하는 데 그 목적이 있다.
도 1a는 종래 반도체 소자의 평면도를 나타낸 도면
도 1b는 도 1a의 회로 구성도를 나타낸 도면
도 2a는 본 발명 제 1 실시예의 반도체 소자의 평면도를 나타낸 도면
도 2b는 도 2a의 회로 구성도를 나타낸 도면
도 3a는 본 발명 제 2 실시예의 반도체 소자의 평면도를 나타낸 도면
도 3b는 도 3a의 회로 구성도를 나타낸 도면
도 4는 본 발명 제 3 실시예의 반도체 소자의 평면도를 나타낸 도면
도 5는 본 발명 제 4 실시예의 반도체 소자의 평면도를 나타낸 도면
* 도면의 주요부분에 대한 부호의 설명
11: 활성영역 12: 제 1 게이트 라인
13: 게 2 게이트 라인 14: 콘택
15: 제 3 게이트 라인 16: 제 4 게이트 라인
17: 제 5 게이트 라인 18: 제 6 게이트 라인
19: 제 7 게이트 라인 20: 제 8 게이트 라인
21: 제 9 게이트 라인 22: 제 10 게이트 라인
23: 제 11 게이트 라인 24: 제 12 게이트 라인
상기와 같은 목적을 달성하기 위한 본 발명 반도체 소자는 하나의 활성영역, 상기 활성영역을 복수개로 2개 이상의 영역으로 등분되도록 상기 활성영역상에 교차 형성된 복수개의 게이트 라인, 상기 게이트 라인을 사이에 두고 등분된 활성영역에 번갈아 형성된 소오스와 드레인으로 구성되는 것을 특징으로 한다.
첨부 도면을 참조하여 본 발명 반도체 소자를 설명하면 다음과 같다.
도 2a는 본 발명 제 1 실시예의 반도체 소자의 평면도를 나타낸 도면이고, 도 2b는 도 2a의 회로 구성도를 나타낸 도면이고, 도 3a는 본 발명 제 2 실시예의 반도체 소자의 평면도를 나타낸 도면이고, 도 3b는 도 3a의 회로 구성도를 나타낸 도면이다. 그리고 도 4는 본 발명 제 3 실시예의 반도체 소자의 평면도를 나타낸 도면이고, 도 5는 본 발명 제 4 실시예의 반도체 소자의 평면도를 나타낸 도면이다.
본 발명 제 1 실시예에 따른 반도체 소자는 도 2a와 도 2b에 도시한 바와 같이 하나의 활성영역(11)에 제 1, 제 2 게이트라인(12,13)이 수직교차하여 십자모양으로 형성되었다. 그리고 수직교차하는 제 1, 제 2 게이트 라인(12,13) 양측 활성영역(11)에는 소오스와 드레인이 형성되었고, 상기 소오스와 드레인에 각각 콘택(14)이 형성되었다. 이때 제 1, 제 2 게이트 라인(12,13)을 사이에 두고 형성된 각각의 소오스와 드레인은 4개의 트랜지스터를 이루고 있다.
그리고 각 제 1, 제 2 게이트 라인(12,13)을 게이트전극으로 하는 하나의 트랜지스터의 채널폭(Channel width)은 도 2a에 도시한 바와 같이 a+b-2L 만큼의 길이를 갖으며 각각 4개의 트랜지스터의 전류는 각각 드레인에서 소오스로 패스(도면에 접선의 화살표로 도시되었다.)된다.
이어서 본 발명 제 2 실시예에 따른 반도체 소자는 도 3a와 도 3b에 도시한 바와 같이 하나의 활성영역(11)에 세로방향으로 제 3, 제 4 게이트 라인(15,16)이 평행하게 일정한 간격으로 형성되어 있고, 또한 상기 제 3, 제 4 게이트 라인(15,16)과 수직교차하는 제 5 게이트 라인(17)에 의하여 활성영역(11)이 이등분되어 있다.
이와 같이 제 3, 제 4, 제 5 게이트 라인(15,16,17)으로 등분된 활성영역(11)에는 각각 소오스와 드레인이 번갈아서 하나씩 형성되어 있다. 이에따라서 각각의 제 3, 제 4, 제 5 게이트 라인(15,16,17)을 사이에 둔 소오스와 드레인으로 부터 7개의 트랜지스터가 구성된다. 그리고 상기 각각의 소오스와 드레인에 각각 콘택(14)이 형성되어 있다.
그리고 본 발명 제 3 실시예에 따른 반도체 소자는 도 4에 도시한 바와 같이 하나의 활성영역(11)에 제 6, 제 7 게이트 라인(18,19)이 수직으로 평행하게 일정한 간격을 갖고 형성되어 있고, 또한 상기 제 6, 제 7 게이트 라인(18,19)과 직교하도록 제 8, 제 9 게이트 라인(18,19)이 각각 평행하게 일정한 간격을 갖고 형성되어 있다. 전체적으로 활성영역(11)이 9개의 영역으로 나뉘어져 있고, 등분된 영역은 번갈아서 소오스와 드레인을 이루고 있다. 이때 소오스와 드레인은 이웃하는 영역에 연속으로 형성되지 않는다. 그리고 각 소오스와 드레인에 형성된 각각의 콘택(14)을 통해서 트랜지스터가 연결되어서, 사실상 12개의 트랜지스터를 이루고 있다.
그리고 도 5에 도시한 바와 같이 본 발명 제 4 실시예의 반도체 소자에 대하여 설명하면 다음과 같다.
본 발명 제 4 실시예의 반도체 소자는 다각형의 활성영역에 형성되는 트랜지스터를 나타낸 것이다. 그 한예로써 정육각형 모양의 활성영역(11)을 수직이등분하도록 제 10 게이트 라인(22)이 형성되어 있고, 상기 제 10 게이트 라인(22)과 활성영역(11)의 중앙에서 교차하여 X형으로 제 11, 12 게이트 라인(23,24)이 형성되어 6등분되어 있다. 그리고 6등분된 각 영역에 소오스와 드레인이 교차하여 형성되어 있다. 그리고 이와 같은 구조를 이루므로써 6개의 트랜지스터를 동작시킬 수 있다.
상기와 같은 본 발명 반도체 소자는 다음과 같은 효과가 있다.
소오스와 드레인과 접하고 있는 게이트 라인이 교차되어 형성되었으므로 채널폭(Channel Width)을 더 넓게하여 전류량을 증대시킬 수 있다.
하나의 활성영역에 게이트 라인은 교차하여 형성하므로 적은 수의 게이트 라인으로도 더 많은수의 트랜지스터가 구성되도록 할 수 있다.
Claims (11)
- 하나의 활성영역,상기 활성영역을 복수개로 2개 이상의 영역으로 등분되도록 상기 활성영역상에 교차 형성된 복수개의 게이트 라인,상기 게이트 라인을 사이에 두고 등분된 활성영역에 번갈아 형성된 소오스와 드레인으로 구성됨을 특징으로 하는 반도체 소자.
- 제 1 항에 있어서, 상기 소오스와 드레인은 이웃하는 영역에 연속으로 형성되지 않는 것을 특징으로 하는 반도체 소자.
- 제 1 항에 있어서, 상기 게이트 라인은 제 1, 제 2 게이트 라인이 십자형으로 직교되도록 형성되는 것을 포함함을 특징으로 하는 반도체 소자.
- 제 3 항에 있어서, 상기 십자형의 두개의 게이트 라인으로 형성된 반도체 소자는 4개의 트랜지스터를 구성함을 특징으로 하는 반도체 소자.
- 제 1 항에 있어서, 상기 하나의 활성영역상에 형성된 상기 게이트 라인은 평행하게 일정한 간격을 갖고 형성되는 제3, 제 4 게이트 라인과 상기 제 3, 제 4 게이트 라인과 직교하며 수평으로 상기 활성영역을 이등분하도록 형성된 제 5 게이트 라인으로 형성되는 것을 더 포함함을 특징으로 하는 반도체 소자.
- 제 5 항에 있어서, 상기 하나의 활성영역상에 상기 제 3, 제 4, 제 5 게이트 라인이 교차하여 형성된 반도체 소자는 7개의 트랜지스터를 구성함을 특징으로 하는 반도체 소자.
- 제 1 항에 있어서, 상기 하나의 활성영역상에 형성된 상기 게이트 라인은 평행하게 일정한 간격을 갖고 형성되는 제 6, 제 7 게이트 라인과 상기 제 6, 제 7 게이트 라인과 직교하도록 평행하게 일정한 간격으로 형성된 제 8, 제 9 게이트 라인으로 형성되는 것을 포함함을 특징으로 하는 반도체 소자.
- 제 7 항에 있어서, 상기 하나의 활성영역에 형성된 제 6, 제 7, 제 8 게이트 라인으로 형성된 반도체 소자는 12개의 트랜지스터를 구성함을 특징으로 하는 반도체 소자.
- 제 1 항에 있어서, 상기 활성영역은 다각형으로 형성된 것을 포함함을 특징으로 하는 반도체 소자.
- 제 1 항과 제 9 항에 있어서, 상기 다각형의 활성영역에 형성되는 게이트 라인은 활성영역을 수직이등분하는 제 10 게이트 라인과 상기 활성영역의 중앙에서 상기 제 10 게이트 라인과 교차하도록 X자형으로 형성된 제 11 게이트 라인과 제 12 게이트 라인으로 형성되는 것을 포함함을 특징으로 하는 반도체 소자.
- 제 10 항에 있어서, 상기 다각형의 활성영역에 형성된 제 10, 제 11, 제 12 게이트 라인으로 형성된 반도체 소자는 6개의 트랜지스터를 구성함을 특징으로 하는 반도체 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970042881A KR19990019498A (ko) | 1997-08-29 | 1997-08-29 | 반도체 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970042881A KR19990019498A (ko) | 1997-08-29 | 1997-08-29 | 반도체 소자 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990019498A true KR19990019498A (ko) | 1999-03-15 |
Family
ID=66037419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970042881A Ceased KR19990019498A (ko) | 1997-08-29 | 1997-08-29 | 반도체 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990019498A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7816687B2 (en) | 2004-11-17 | 2010-10-19 | Samsung Mobile Display Co., Ltd. | Driving transistor and organic light emitting diode display having the same |
-
1997
- 1997-08-29 KR KR1019970042881A patent/KR19990019498A/ko not_active Ceased
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7816687B2 (en) | 2004-11-17 | 2010-10-19 | Samsung Mobile Display Co., Ltd. | Driving transistor and organic light emitting diode display having the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900008648B1 (ko) | 반도체집적회로장치 | |
| KR840005920A (ko) | 반도체 집적회로 장치 | |
| KR950007093A (ko) | 게이트 밀도를 증가시키기 위한 일련의 기판 탭 및 확장부를 갖는 대칭형 다층금속 로직 어래이 | |
| KR900003839B1 (ko) | 절연게이트 전계효과 트랜지스터 | |
| KR940012634A (ko) | 반도체 메모리 장치 | |
| JPH05218362A (ja) | ゲートアレイのベーシックセル | |
| KR950025987A (ko) | 반도체장치 및 그 제조방법 | |
| KR950015830A (ko) | 트랜지스터 및 수직형 트랜지스터 | |
| KR100808605B1 (ko) | 주변회로지역의 반도체 소자 | |
| US5136356A (en) | Semiconductor device | |
| JPH01207976A (ja) | 半導体装置 | |
| KR930010083B1 (ko) | 스탠다드셀방식의 반도체 집적회로 | |
| JPS62276852A (ja) | 半導体集積回路装置 | |
| KR19990019498A (ko) | 반도체 소자 | |
| KR100225944B1 (ko) | 가변 드레인 전류형 트랜지스터를 갖는 반도체 장치 | |
| KR910021032A (ko) | 바이씨모스 로직 어레이 | |
| JPH03278579A (ja) | 半導体装置 | |
| KR100520190B1 (ko) | 메모리 셀 어레이 | |
| JP2978504B2 (ja) | Ｍｏｓトランジスタ | |
| JP2800244B2 (ja) | ゲートアレイの基本セル | |
| KR920005391A (ko) | 바이폴라 트랜지스터 · 절연 게이트형 트랜지스터 혼재 반도체장치 | |
| KR970018577A (ko) | 오픈 비트선 반도체소자 | |
| JPH03206667A (ja) | Ｍｏｓトランジスタ | |
| JPH04130667A (ja) | 半導体素子 | |
| KR100537274B1 (ko) | 반도체 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19970829 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19970829 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20000131 Patent event code: PE09021S01D |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 20000530 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 20000131 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |