KR19990005494A - 반도체 장치의 층간 절연막 형성방법 - Google Patents

반도체 장치의 층간 절연막 형성방법 Download PDF

Info

Publication number
KR19990005494A
KR19990005494A KR1019970029692A KR19970029692A KR19990005494A KR 19990005494 A KR19990005494 A KR 19990005494A KR 1019970029692 A KR1019970029692 A KR 1019970029692A KR 19970029692 A KR19970029692 A KR 19970029692A KR 19990005494 A KR19990005494 A KR 19990005494A
Authority
KR
South Korea
Prior art keywords
film
bpsg
semiconductor device
interlayer insulating
insulating film
Prior art date
Application number
KR1019970029692A
Other languages
English (en)
Other versions
KR100256232B1 (ko
Inventor
양기홍
오세준
홍상기
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970029692A priority Critical patent/KR100256232B1/ko
Publication of KR19990005494A publication Critical patent/KR19990005494A/ko
Application granted granted Critical
Publication of KR100256232B1 publication Critical patent/KR100256232B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 반도체 제조 분야에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 반도체 장치의 층간 절연막으로 사용되는 BPSG(BoroPhospho Silicate Glass)막이 후속 공정시 손상되는 것을 방지하며, BPSG막 내의 붕소 또는 인이 후속 공정시 주위의 전도막 특히, 폴리실리콘막으로 확산되는 것을 방지하는 반도체 장치의 층간 절연막 형성방법을 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은 BPSG막 플로우 공정 이후 N2가스 분위기에서 BPSG막 상부의 일부를 질화함으로써 후속 공정시 BPSG막의 손상 및 BPSG막 내의 불순물이 주위의 전도막으로 확산되는 것을 방지함.
4. 발명의 중요한 용도
반도체 장치 제조에 이용됨.

Description

반도체 장치의 층간 절연막 형성방법
본 발명은 반도체 제조 분야에 관한 것으로, 특히 반도체 장치 제조시 층간 절연막을 형성하는 방법에 관한 것이다.
반도체 장치의 고집적화가 진행됨에 따라 반도체 장치의 다층화 또한 가속화되고 있다. 층간의 전기적 절연을 위하여 수 많은 층간 절연막 공정을 진행하고 있다.
종래 기술에 의한 반도체 장치의 층간 절연막 형성은 주로 BPSG(BoroPhospho Silicate Glass)막을 사용하여 이루어져 왔는데, BPSG막은 증착후 고온의 플로우(flow) 공정을 통하여 비교적 우수한 평탄화를 이룰 수 있으나, 후속 고온 열공정시 BPSG막 내의 붕소(B) 및 인(P)이 주위의 도전층으로 확산되어 반도체 장치의 동작 특성을 저하시키는 문제점이 있다. 특히, BPSG막 내의 붕소(B) 및 인(P)이 게이트 전극 또는 전하저장 전극 등의 폴리실리콘막 내로 침입하게 될 경우, 전극의 도핑 농도를 변화시켜 동작 특성을 크게 저하시키게 된다.
특히, 희생 산화막을 사용하는 전하저장 전극 형성 공정을 진행하는 경우, 전하저장 전극 하부의 BPSG막이 희생 산화막 제거 공정시 손상을 입게 되는 문제점이 있었다.
이러한 문제점들을 도 1에 도시하였다.
도면부호 10은 실리콘 기판, 11은 게이트 전극, 12는 BPSG막, 13은 플라즈마 산화막, 14는 전도막 패턴을 각각 나타낸 것으로, BPSG막(12) 내의 붕소 또는 인이 후속 열공정시에 게이트 전극(11) 및 전도막 패턴(14)으로 침투(화살표)하는 문제점과, 전도막 패턴(14) 형성을 위한 식각시 플라즈마 산화막(13) 및 BPSG막(12)의 일부가 손상(A 부분)되는 문제점을 도시하였다.
본 발명은 반도체 장치의 층간 절연막으로 사용되는 BPSG막이 후속 공정시 손상되는 것을 방지하는 반도체 장치의 층간 절연막 형성방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 반도체 장치의 층간 절연막으로 사용되는 BPSG막 내의 붕소 또는 인이 후속 공정시 주위의 전도막 특히, 폴리실리콘막으로 확산되는 것을 방지하는 반도체 장치의 층간 절연막 형성방법을 제공하는데 그 목적이 있다.
도 1은 종래 기술에 따른 반도체 장치의 층간 절연막 형성 공정 후의 단면도.
도 2A 내지 도 2C는 본 발명의 일실시예에 따른 반도체 장치의 층간 절연막 형성 공정 단면도.
도면의 주요 부분에 대한 부호의 설명
20 : 실리콘 기판
21 : 게이트 전극
22 : BPSG막
23 : 산화질화막
상기 목적을 달성하기 위하여 본 발명은 소정의 하부층이 형성된 반도체 기판 상에 BPSG막을 형성하는 단계; 상기 BPSG막을 플로우시키는 단계; 적어도 N2가스를 포함하는 분위기에서 상기 BPSG막 상부의 일부를 질화하여 산화질화막을 형성하는 단계를 포함하여 이루어진다.
이하, 첨부된 도면 도 2A 내지 도 2C를 참조하여 본 발명의 일실시예를 상술한다.
우선, 도 2A는 소정의 하부층 공정을 마친 실리콘 기판(20) 상부에 소정 두께의 BPSG막(22)을 증착한 직후의 상태를 나타낸 것이다. 도면 부호 21은 게이트 전극을 나타낸 것이다. 여기서, BPSG막(22) 증착 전에 화학기상증착(CVD) 산화막을 증착할 수도 있다.
다음으로, 도 2B는 600 내지 1000℃의 온도 범위에서 플로우시킨 상태를 나타낸 것이다.
이어서, 도 2C는 600 내지 1000℃의 온도 범위에서 N2가스를 주 반응 가스로 하여 저압화학증착 방식을 사용하여 BPSG막(22) 상부의 일부를 질화하여 산화질화막(SixNyOz, 23)을 형성한다. 이때, 형성되는 산화질화막(23)의 두께는 10 내지 1000Å 정도로 하며 O2가스, SiH4가스를 더 첨가하여 형성할 수도 있다.
산화질화막(23)은 막질이 비교적 밀(密)하기 때문에 후속 공정에서 쉽게 식각되지 않으므로 BPSG막(22)의 손상을 방지할 수 있으며, 후속 열공정시 BPSG막(22) 내의 전도성 불순물이 주위의 전도막, 특히 폴리실리콘막으로 확산되는 것을 방지하는 역할을 한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서와 같이 본 발명은 BPSG막의 플로우 공정을 진행한 후에 N2가스 분위기에서 BPSG막 상부의 일부를 질화하여 산화질화막을 형성함으로써, 후속 공정시 BPSG막이 손상 받는 것을 방지하며, BPSG막 내의 불순물이 주위의 전도막으로 화산되는 것을 방지함으로써 반도체 장치의 신뢰도 및 동작 특성을 향상시키는 효과가 있다.

Claims (4)

  1. 소정의 하부층이 형성된 반도체 기판 상에 BPSG막을 형성하는 단계; 상기 BPSG막을 플로우시키는 단계; 적어도 N2가스를 포함하는 분위기에서 상기 BPSG막 상부의 일부를 질화하여 산화질화막(SixNyOz)을 형성하는 단계를 포함하여 이루어진 반도체 장치의 층간 절연막 형성방법.
  2. 제 1 항에 있어서, 상기 산화질화막을 형성하는 단계를 600 내지 1000℃ 온도 범위에서 수행하는 반도체 장치의 층간 절연막 형성방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 산화질화막이 10 내지 1000Å 두께로 형성되는 반도체 장치의 층간 절연막 형성방법.
  4. 제 1 항 또는 제 2 항에 있어서, 상기 산화질화막이 저압 화학기상증착 방식을 사용하여 형성되는 반도체 장치의 층간 절연막 형성방법.
KR1019970029692A 1997-06-30 1997-06-30 반도체소자의층간절연막형성방법 KR100256232B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970029692A KR100256232B1 (ko) 1997-06-30 1997-06-30 반도체소자의층간절연막형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970029692A KR100256232B1 (ko) 1997-06-30 1997-06-30 반도체소자의층간절연막형성방법

Publications (2)

Publication Number Publication Date
KR19990005494A true KR19990005494A (ko) 1999-01-25
KR100256232B1 KR100256232B1 (ko) 2000-05-15

Family

ID=19512647

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970029692A KR100256232B1 (ko) 1997-06-30 1997-06-30 반도체소자의층간절연막형성방법

Country Status (1)

Country Link
KR (1) KR100256232B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0135706B1 (ko) * 1994-06-17 1998-04-24 김주용 반도체 소자의 비.피.에스.지 막 제조방법
KR100262400B1 (ko) * 1995-11-20 2000-09-01 김영환 반도체 소자의 평탄화방법

Also Published As

Publication number Publication date
KR100256232B1 (ko) 2000-05-15

Similar Documents

Publication Publication Date Title
US5409743A (en) PECVD process for forming BPSG with low flow temperature
JPH10199881A (ja) 半導体装置の製造方法
KR20040076697A (ko) 고밀도 플라즈마 화학기상증착 공정
KR100361209B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100596775B1 (ko) 반도체 소자의 제조방법
KR19990055186A (ko) 강유전체 커패시터의 확산장벽막 형성 방법
KR100361536B1 (ko) 반도체소자의층간절연막형성방법
KR100256232B1 (ko) 반도체소자의층간절연막형성방법
KR100531467B1 (ko) 반도체 소자의 층간절연막 형성 방법
KR100357224B1 (ko) 컨택 플러그 제조 방법
JPH11150179A (ja) 溝分離型半導体装置の製造方法
KR0119965B1 (ko) 반도체 소자의 산화막 형성방법
KR0172777B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR970007968B1 (ko) 반도체 소자의 층간 절연막 형성방법
KR0125782B1 (ko) 금속배선형성을 위한 평탄화방법
KR0172283B1 (ko) 반도체 소자의 금속배선 형성방법
KR100504550B1 (ko) 반도체 소자의 제조방법
KR100257749B1 (ko) 반도체 소자의 보호막 형성 방법
KR100470185B1 (ko) 반도체소자의층간절연막형성방법
KR20000027388A (ko) 반도체 소자의 비피에스지 층간절연막 형성 방법
KR100220947B1 (ko) 반도체 소자의 금속 배선 형성방법
KR20000043050A (ko) 반도체 소자의 층간 절연막 형성 방법
KR100399929B1 (ko) 반도체소자의층간절연막형성방법
KR19990056330A (ko) 반도체 소자의 갭 필링 방법
KR100380980B1 (ko) 텅스텐 게이트 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090121

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee