KR19980703455A - 금속 착물 형성용 수용액, 주석-은 합금 도금욕 및 당해 도금욕을 사용하는 도금물의 제조방법 - Google Patents

금속 착물 형성용 수용액, 주석-은 합금 도금욕 및 당해 도금욕을 사용하는 도금물의 제조방법 Download PDF

Info

Publication number
KR19980703455A
KR19980703455A KR1019970706859A KR19970706859A KR19980703455A KR 19980703455 A KR19980703455 A KR 19980703455A KR 1019970706859 A KR1019970706859 A KR 1019970706859A KR 19970706859 A KR19970706859 A KR 19970706859A KR 19980703455 A KR19980703455 A KR 19980703455A
Authority
KR
South Korea
Prior art keywords
tin
silver
compound
pyrophosphate
acid
Prior art date
Application number
KR1019970706859A
Other languages
English (en)
Other versions
KR100268967B1 (ko
Inventor
스스무 아라이
도루 와타나베
미쓰토시 히가시
Original Assignee
요시무라 고로
나가노켄
모기 쥰이치
신코덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요시무라 고로, 나가노켄, 모기 쥰이치, 신코덴키고교가부시키가이샤 filed Critical 요시무라 고로
Publication of KR19980703455A publication Critical patent/KR19980703455A/ko
Application granted granted Critical
Publication of KR100268967B1 publication Critical patent/KR100268967B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/60—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of tin
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/64—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of silver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder

Abstract

본 발명의 주석-은 합금 도금욕은 적어도 주석 화합물, 은 화합물 및 이들의 착화제로서 피로인산 화합물과 요오드 화합물을 기본 조성으로서 함유함을 특징으로 한다. 인체에 유해한 시안 화합물을 전혀 사용하지 않고 높은 전류 효율로 임의 조성의 주석-은 합금 피막을 수득할 수 있다. 또한 당해 도금욕은 공기 교반에도 견디고 대단히 안정적인 동시에 당해 도금욕에서 도금한 주석-은 합금 피막의 외관, 밀착성 및 땜납 웨팅성은 양호하며 납을 함유하지 않는 땜납 합금으로서 우위성이 있다.

Description

금속 착물 형성용 수용액, 주석-은 합금 도금욕 및 당해 도금욕을 사용하는 도금물의 제조방법
금속을 착물로 하는 기술은 도금이나 분석 등의 분야에서 항상 필요한 기술이다. 따라서 종래부터 시안 화합물, 암모니아, 유기산 등이 착화제로서 사용되고 있다. 그러나 모든 금속에 대해 효과적인 착화제는 아니며 또한 착화제로서 우수한 시안 화합물은 인체에 대한 유해성이나 배수 처리상의 문제가 있다. 따라서 인체에 무해하며 보다 많은 금속에 대해 효과적인 착물 형성물의 제공이 요구되고 있다.
한편 납으로 인한 지하수의 오염이 문제로 되고 있으며 납 함유 제품에 대한 규제가 강화되는 시기에 종래부터 납땜에 사용되고 있는 주석-납 땜납을 무연 땜납으로 변경하는 움직임이 강해지고 있다. 이러한 상황에서 도금에 의한 주석-납 땜납 피막도 납을 함유하지 않는 땜납으로 변경하는 것이 필요해지고 있다.
주석-은 합금은 주석-납 대체 땜납 합금으로서 유망시 되고 있으며 최근에 마쓰시타덴키산교에서도 주석-은계 솔더 페이스트의 실용화를 발표했다(닛켄산교신붕 헤이세이 8년 2월 1일). 따라서 도금에 의한 주석-은 납땜 피막의 형성 기술이 과제로 되고 있다. 또한 주석-은 합금은 내황화성이 있는 합금으로서 은 대체 재료로서 용도가 있다.
그러나 은과 주석의 석출 전위는 표준 산화환원 전위에서 900mV 이상 떨어져 있으므로 종래의 주석-은 합금 도금 피막의 제조에서 은과 주석이 공석출하도록 시안화칼륨 등의 시안 화합물을 함유하는 도금욕을 사용한다. 따라서 작업안전상 또는 배수 처리상 등이 많은 문제점이 있으며 시안 화합물을 함유하지 않는 주석-은 합금 도금욕의 개발이 요구되고 있다.
본 발명은 시안 화합물을 함유하지 않는 금속 착물 형성용 수용성, 주석-은 합금 조성을 임의로 변경할 수 있는 주석-은 합금 도금욕 및 당해 도금욕을 사용하는 도금물의 제조방법을 제공하는 것을 목적으로 한다.
[발명의 상세한 설명]
상기한 목적을 달성하기 위해 본 발명의 금속 착물 형성용 수용액은 적어도 피로인산 화합물과 요오드 화합물을 기본 조성으로서 함유하는 것을 특징으로 한다. 주석-은 합금 도금욕은 적어도 주석 화합물, 은 화합물 및 이들의 착화제로서 피로인산 화합물과 요오드 화합물을 기본 조성으로 하여 함유함을 특징으로 한다.
상기한 피로인산 화합물로서 피로인산칼륨, 피로인산나트륨 등의 피로인산염 및/또는 피로인산을 함유할 수 있다.
또한 상기한 요오드 화합물로서 요오드화칼륨, 요오드화나트륨 등의 요오드화물, 아요오드산칼륨, 아요오드산나트륨 등의 아요오드산염 및/또는 요오드를 함유할 수 있다.
또한 본 발명에 따른 주석-은 합금 도금욕에서 적어도 주석 화합물, 은 화합물 및 이 등의 착화제로서 피로인산 화합물과 요오드 화합물을 기본 조성으로서 함유함을 특징으로 한다.
상기한 주석 화합물로서 염화주석, 황산주석, 피로인산주석, 요오드화주석, 주석산, 주석산칼륨, 아세트산주석, 메탈설폰산주석, 알칸올설폰산주석, 페놀설폰산주석 등의 무기산 또는 유기산 주석을 함유시킬 수 있다.
또한 상기한 은 화합물로서 요오드화은, 염화은, 질산은, 황산은, 피로인산은, 요오드산은, 아세트산은, 메탄설폰산은, 알칸올설폰산은, 페놀설폰산은 등의 무기산 또는 유기산을 함유시킬 수 있다.
피로인산 화합물과 요오드 화합물의 첨가량은 주석과 은이 착이온으로서 존재하는데 필요한 양을 첨가할 수 있다.
또한 본 발명에 따른 도금물의 제조방법에서 피도금물 위에 주석 화합물, 은 화합물 및 이들의 착화제로서 피로인산 화합물과 요오드 화합물을 기본 조성으로서 함유하는 주석-은 합금 도금액을 사용하여 전기분해 도금을 실시하고 주석-은 합금 도금 부분을 형성하는 공정을 포함함을 특징으로 한다.
또한 본 발명에 따른 도금물의 제조방법에서 피도금물 위에 수지막을 형성하는 공정, 당해 수지막을 소요 패턴에 형성하는 공정 및 당해 패턴의 수지막을 마스크로서 피도금물 위에 주석 화합물, 은 화합물과 이들의 착화제로서 피로인산 화합물, 요오드 화합물을 기본 조성으로서 함유하는 조석-은 합금 도금액을 사용하여 전기 분해 도금을 실시하고 주석-은 합금 도금 부분을 형성하는 공정을 포함함을 특징으로 한다.
상기한 수지막에 감광성 수지막을 사용하고 당해 감광성 수지막을 광 석판인쇄로 소요 패턴에 형성할 수 있다.
피도금물을 반도체 칩으로 하고 형성된 주석-은 합금 도금 부분을 외부 접속용의 범프(단자)로 할 수 있다.
또는 피도금물을 배선 패턴을 갖는 기판으로 하고 형성되는 주석-은 합금 도금 부분을 배선 패턴에 전기적으로 접속하는 외부 접속용의 범프(단자)로 할 수 있다.
이때에 형성되는 주석-은 합금 도금 부분에 열처리를 실시하고 주석-은 합금 도금 부분을 반구상의 범프에 형성하도록 하면 적절하다.
상기한 피로인산 화합물로서 피로인산칼륨, 피로인산나트륨 등의 피로인산염 및/또는 피로인산을 함유할 수 있다.
또한 요오드 화합물로서 요오드화칼륨, 요오드화나트륨 등의 요오드화물, 아요오드산칼륨, 아요오드산나트륨 등의 아요오드산염 및/또는 요오드를 함유할 수 있다.
상기한 주석 화합물로서 염화주석, 황산주석, 피로인산주석, 요오드화주석, 주석산, 주석산칼륨, 아세트산주석, 메틴설폰산주석, 알칸올설폴산주석, 페놀설폰산주석 등의 무기산 또는 유기산 주석을 함유시킬 수 있다.
또한 은 화합물로서 요오드화은, 염화은, 질산은, 황산은, 피로인산은, 요오드산은, 아세트산은, 메탄설폰산은, 알칸올설폰산은, 페놀설폰산은 등의 무기산 또는 유기산을 함유시킬 수 있다.
[발명을 실시하기 위한 최량의 형태]
금속 착물 형성용 수용액에서 피로인산 화합물의 첨가량은 생성시킨 금 속의 피로인산 착이온을 보다 안정화시키기 위해 금속 배위수에 따라 금속에 대해 피로인산 이온을 등몰 또는 2배몰 이상이 되도록 첨가하면 효과적이다.
주석-은 합금 도금욕에서 동일하게 피로인산 화합물의 첨가량은 생성되는 금속의 피로인산 착이온을 보다 안정적으로 하기 위해 금속 배위수에 따라 금속에 대해 피로인산 이온을 첨가한다. 주석에 대해 피로인산 이온은 2배몰 이상 첨가하면 보다 효과적이다.
이들 피로인산 화합물에 피로인산칼륨, 피로인산나트륨 등의 피로인산염이나 피로인산을 단독 또는 병용하여 사용할 수 있다.
금속 착물 형성용 수용액에서 요오드 화합물의 첨가량은 금속이 착이온으로서 안정적으로 존재하는 범위에서 임의로 변경할 수 있으며 생성시키는 금속의 요오드화물 착이온을 보다 안정적으로 하기 위해 요오드 이온(I-)의 농도가 0.5몰/ℓ 이상으로 되도록 첨가한다. 바람직하게는 요오드 이온(I-)으로서 1.5몰/ℓ 이상을 첨가하면 보다 효과적이다.
또한 주석-은 합금 도금욕에서도 동일하게 요오드 화합물의 첨가량은 은이 착이온으로서 안정적으로 존재하는 범위에서 임의로 변경할 수 있으며 생성되는 금속 요오드화물 착이온을 보다 안정적으로 하기 위해 요오드 화합물은 요오드 이온(I-)의 농도가 0.5몰/ℓ 이상으로 되도록 첨가한다. 바람직하게는 요오드 이온(I-)으로서 1.5몰/ℓ 이상을 첨가하면 보다 효과적이다.
이들 요오드 화합물은 요오드화칼륨, 요오드화나트륨 등의 요오드화물, 아요오드산칼륨, 아요오드산나트륨, 아요오드산염, 요오드를 각각 단독 또는 둘 이상 병용하여 사용할 수 있다.
금속 착물 형성용 수용액 및 주석-은 합금 도금욕의 pH는 피로인산, 염산 등의 산이나 수산화칼륨, 수산화나트륨 등의 알칼리를 첨가함으로써 조정할 수 있다. pH가 5 내지 10의 범위로 조정하는 것이 바람직하며 피로인산 화합물이나 요오드 화합물이 변질하거나 분해되지 않는 범위이면 임의로 pH를 조정할 수 있다.
금속 착물 형성용 수용액에서 니켈, 비스무스, 구리, 아연, 주석, 은 등의 금속의 하나 이상을 착물로 형성할 수 있다. 이때에 목적에 따라 다시 글리신, 타르타르산염, 옥살산염, 시트르산염, 아황산염, 티오항산염, 사카린, 부틴디올, 포름알데히드, 폴리에틸렌글리틸, 라우릴황산나트륨, 폴리옥시에틸렌노닐페닐에테르, 다사이클로헥실암모늄나이트라이트 등을 단독 또는 병용하여 첨가할 수 있다.
주석-은 합금 도금욕에서 동일하게 목적에 따라 글리신, 타르타르산염, 옥살산염, 시트르산염, 아황산염, 티오항산염, 사카린, 부틴디올, 포름알데히드, 폴리에틸렌글리콜, 라우릴황산나트륨, 폴리옥시에텔렌노닐페닐에테르, 디사이클로헥실암모늄나이트라이트 등을 단독 또는 병용하여 첨가할 수 있다.
또한 착화제, 광택제, 산화방지제, 계면활성제 등을 첨가할 수 있다. 착화제로서 옥살산염, 아황산염, 티오항산염, 타르타르산염 등을 단독 또는 병용하여 첨가할 수 있다.
광택제로서 펩톤, β-나프톨, 아민알데히드, 포름알데히드, 아세트알데히드, 폴리에틸렌글리콜, 아크릴산, 아크릴산메틸, 산화비스무스, 트리에탄올아민, 2-디에틸아미노에탄올, 살리실산, N,N-디메틸포름아미드, 헥사에틸렌테트라민, 말론산 등을 단독 또는 병용하여 첨가할 수 있다.
또한 특히 주석의 산화방지제로서 L-아스코르브산, 페놀, 하이드로퀴논, 레조르신 등을 단독 또는 병용하여 첨가할 수 있다.
계면활성제로서 라우릴황산나트륨, 폴리옥시에틸렌노닐페닐에테르, 염화벤잘코늄 등을 단독 또는 병용하여 첨가할 수 있다.
주석-은 합금 도금욕에 배합되는 주석 화합물은 특별히 한정하지 않으며 염화주석, 염화주석 2수화물, 황산주석, 피로인산주석, 주석산, 메탄설폰산주석 등의 무기산 또는 유기산 주석을 단독 또는 둘 이상을 병용하여 사용할 수 있다.
또한 주석-은 합금 도금욕에 배합되는 은 화합물은 특별히 한정적이 아니며 요오드화은, 염화은, 질산은, 황산은, 메탄설폰산은 등의 무기산 또는 유기산 주석을 단독 또는 둘 이상을 병용하여 사용할 수 있다.
본 발명의 주석-은 합금 도금욕에 배합되는 은 화합물 및 주석 화합물의 배합비는 임의적일 수 있다. 은 함유량이 많은 합금 피막을 수득하는 경우에 주석 화합물의 배합비를 크게 한다.
그러나 본 발명의 주석-은 합금 도금욕 또는 동일한 조성의 도금욕에서도 전류 밀도 등의 조건에 따라 수득되는 합금 피막의 조성을 변경시킬 수 있으므로 다양한 조성의 주석-은 합금 피막이 수득된다. 동일한 조성이면 전류 밀도가 증대될수록 합금 피막 속의 은 함유량은 적어지는 경향이며 일정 전류밀도 이상에서 합금 피막의 조성은 거의 일정해지는 것을 알 수 있다.
주석-은 합금 도금욕을 사용하여 도금을 실시하는데 통상적인 전기 도금법 중의 하나를 채용할 수 있다. 예를 들면, 직류법 이외에 펄스 도금법이나 전류 반전법을 사용할 수 있다. 도금 조건으로서 예를 들면, 욕 온도 20 내지 80℃ 정도에서 교반하지 않거나 교반하에서 일정 전류 또는 일정 전위에서 도금을 실시하면 양호하다. 양극으로서 예를 들면, 주석, 은, 주석-은 합금, 백금, 백금 도금 티타늄, 카본 등을 사용할 수 있다.
본 발명의 주석-은 합금 도금욕에서 도금을 실시하는 경우, 피도금물은 특별히 한정하지 않으며 전기 도금할 수 있는 것이면 모두 사용할 수 있다.
본 발명은 금속을 착물로 하기 위한 금속 착물 형성용 수용액, 주석-은 합금 도금욕 및 당해 도금욕을 사용하는 도금물의 제조방법에 관한 것이다.
하기에 금속 착물 형성용 수용액의 실시예를 실시예 1 내지 4에서, 또한 주석-은 합금 도금욕 및 도금물의 제조방법의 실시예에 대해 실시예 5 내지 28에서 설명하여 본 발명은 이들 몇가지 예로 한정하지 않으면 상기한 목적의 주된 요지에 첨부하여 금속 착물 형성용 수용액 성분, 주석-은 합금 도금액의 조성 및 도금 조건은 임의로 변경할 수 있다.
[실시예 1]
K4P2O7165g/ℓ
KI166g/ℓ
상기한 금속 착물 형성용 수용액을 조정한다. 이러한 수용액 NiSO4·6H2O53g 및 AgNO32.4g을 첨가한 바, 어느 금속도 착이온으로서 용해되고 황녹색으로 투명한 수용액으로 된다. pH는 9.1이다. 또한 1개월 이상의 방치 시험후에도 외관 변화는 확인되지 않는다.
[실시예 2]
K4P2O7165g/ℓ
KI250g/ℓ
상기한 금속 착물 형성용 수용액을 조정한다. 이러한 수용액 CuSO4·5H2O 12.5g 및 AgI 4.7g을 첨가한 바, 어느 금속도 착이온으로서 용해되고 농청색으로 투명한 수용액으로 된다. pH는 9.2이다. 또한 1개월 이상의 방치 시험후에도 외관 변화는 확인되지 않는다.
[실시예 3]
K4P2O7165g/ℓ
KI330g/ℓ
상기한 금속 착물 형성용 수용액을 조정한다. 이러한 수용액은 무색 투명하며 3개월 이상의 방치 시험후에도 외관 변화는 전혀 확인되지 않는다. pH는 8.9이다. 이러한 수용액에 SnP2O742g, CuP2O7, 0.5g, AgI 1.2g을 첨가한 바, 어느 금속도 착이온으로서 용해되고 엷은 청색으로 투명한 수용액으로 된다. 또한 3개월 이상의 방치 시험후에도 침전 등의 외관 변화는 확인되지 않는다.
[실시예 4]
K4P2O7180g/ℓ
KI350g/ℓ
상기한 금속 착물 형성용 수용액을 조정한다. 이러한 수용액은 무색 투명하며 3개월 이상의 방치 시험후에도 외관 변화는 전혀 확인되지 않는다. pH는 9.0이다. 이러한 수용액에 SnP2O742g, ZnSO4·7H2O 1.5g, AgI 0.5g을 첨가한 바, 어느 금속도 착이온으로서 용해되고 투명한 수용액으로 된다. 또한 3개월 이상의 방치 시험후에도 침전 등의 외관 변화는 확인되지 않는다.
[실시예 5]
SnCl2·2H2O45g/ℓ
K4P2O7200g/ℓ
AgI1.2g/ℓ
KI330g/ℓ
상기한 조성의 주석-은 합금 도금욕을 만든다. 이러한 욕은 무색 투명하고 3개월의 방치 시험후에도 침전 등의 외관 변화는 전혀 확인되지 않는다. 또한 pH는 8.9이다. 이러한 욕을 사용하여 온도 25℃에서 교반하지 않으며 전류 밀도 0.1 내지 1A/dm2의 조건으로 순수 구리 기판에 직류 도금을 실시한다. 각 전류 밀도에서 수득한 주석-은 합금 피막의 은 함유량(중량%), 전류 효율 및 외관을 표 1에 기재한다. 이러한 결과로부터 본 조성의 욕에서 높은 전류 효율로 은 함유량 5 내지 19%의 주석-은 합금 피막이 수득되는 것으로 판단된다.
[표 1]
[실시예 6]
SnCl2·2H2O45g/ℓ
K4P2O7200g/ℓ
AgI4.7g/ℓ
KI330g/ℓ
상기한 조성의 주석-은 합금 도금욕을 만든다. 이러한 욕은 무색 투명하고 3개월의 방치 시험후에도 침전 등의 외관 변화는 전혀 확인되지 않는다. 또한 pH는 8.9이다. 이러한 욕을 사용하여 온도 25℃에서 교반하지 않으며 전류 밀도 0.1 내지 1A/dm2의 조건으로 순수 구리 기판에 직류 도금을 실시한다. 각 전류 밀도에서 수득한 주석-은 합금 피막의 은 함유량(중량%), 전류 효율 및 외관을 표 2에 기재한다. 이러한 결과로부터 본 조성의 욕에서 높은 전류 효율로 은 함유량 20 내지 75%의 주석-은 합금 피막이 수득되는 것으로 판단된다.
[표 2]
[실시예 7]
Sn2P2O774g/ℓ
K4P2O7120g/ℓ
AgI4.7g/ℓ
KI330g/ℓ
상기한 조성의 주석-은 합금 도금욕을 만든다. 이러한 욕은 무색 투명하고 pH는 7.0이고 1개월의 방치 시험후에도 침전 등의 외관 변화는 전혀 확인되지 않는다. 이러한 욕을 사용하여 온도 25℃에서 교반하지 않으며 전류 밀도 0.1 내지 1A/dm2의 조건으로 순수 구리 기판에 직류 도금을 실시한다. 각 전류 밀도에서 수득한 주석-은 합금 피막의 은 함유량(중량%), 전류 효율 및 외관을 표3에 기재한다. 이러한 결과로부터 본 조성의 욕에서 높은 전류 효율로 은 함유량 20 내지 75%의 주석-은 합금 피막이 수득되는 것으로 판단된다.
[표 3]
[실시예 8]
Sn2P2O7103g/ℓ
K4P2O7330g/ℓ
AgI1.2g/ℓ
KI330g/ℓ
상기한 조성의 주석-은 합금 도금욕을 만든다. 이러한 욕은 무색 투명하고 pH는 8.9이고 1개월 이상의 방치 시험후에도 침전 등의 외관 변화는 전혀 확인되지 않는다. 이러한 욕을 사용하여 온도 25℃에서 교반하지 않으며 전류 밀도 0.2 내지 2.2A/dm2의 조건으로 순수 구리 기판에 직류 도금을 실시한다. 각 전류 밀도에서 수득한 주석-은 합금 피막의 은 함유량(중량%), 전류 효율 및 외관을 표 4에 기재한다. 이러한 결과로부터 본 조성의 욕에서 높은 전류 효율로 은 함유량 5 내지 19%의 주석-은 합금 피막이 수득되는 것을 알 수 있다. 특히 땜납 합금으로서 사용하는 주석-은 합금은 은 함유량이 3.5% 전후의 조성으로 합금의 융점 등의 관점에서 바람직하며 당해 욕에서 전류 밀도 0.8 내지 2.2A/dm2의 범위에서 은 함유량이 2 내지 5%의 주석-은 합금 피막이 수득된다.
[표 4]
[실시예 9 내지 13]
하기 표 5의 9 내지 13에 기재된 도금욕을 만든다(각 성분의 첨가량은 모두 g/ℓ), 이들 도금욕은 모두 무색 투명하며 1개월 이상의 방치 시험후에도 외관 변화는 확인되지 않는다.
[표 5]
이들 도금욕을 사용하여 음극에 구리판 및 양극에 백금판을 사용하고 전류 밀도 0.1 내지 2.5A/dm2, 온도 45℃에서 교반하지 않는 조건으로 직류 도금을 실시한다. 각 전류밀도 조건에서 수득하는 합금 도금 피막의 은 함유량(중량%) 및 외관(△:회색 무광택, ○:백색 무광택, ◎:백색 반광택)을 표 6 내지 표 9에 기재한다. 또한 전류 효율은 모두 90% 이상이다.
[표 6]
전류밀도=0.1A/dm2
[표 7]
전류밀도=0.5A/dm2
[표 8]
전류밀도=1.0A/dm2
[표 9]
전류밀도=2.0A/dm2
[실시예 14]
Na4P2O7·10H2O224g/ℓ
SnCl2·2H2O45.2g/ℓ
AgNO30.5g/ℓ
KI250g/ℓ
상기한 조성의 주석-은 합금 도금욕을 만든다. 이러한 욕은 무색 투명하고 또한 pH는 8.2이다. 이러한 욕을 사용하여 온도 60℃에서 교반하지 않으며 전류 밀도 0.1 내지 2.5A/dm2의 조건으로 순수 구리 기판에 직류 도금을 실시한다. 각 전류 밀도에서 수득한 주석-은 합금 피막의 은 함유량(중량%) 및 외관(△:회색 무광택, ○:백색 무광택, ◎:백색 반광택)을 표 10에 기재한다. 이러한 결과로부터 본 도금욕에서 상기 조건으로 은 함유량 1.5 내지 0.2%의 주석-은 합금막이 수득되는 것을 알 수 있다.
[표 10]
[실시예 15]
K4P2O7166g/ℓ
SnCl2·2H2O45.2g/ℓ
Ag2SO40.42g/ℓ
KI250g/ℓ
상기한 조성의 주석-은 합금 도금욕을 만든다. 이러한 욕은 무색 투명하고 또한 pH는 9.0이다. 이러한 욕을 사용하여 온도 80℃에서 교반하지 않으며 전류 밀도 0.5 내지 3.0A/dm2의 조건으로 순수 구리 기판에 직류 도금을 실시한다. 각 전류밀도에서 수득한 주석-은 합금 피막의 은 함유량(중량%) 및 외관(△:회색 무광택, ○:백색 무광택, ◎:백색 반광택)을 표 11에 기재한다. 이러한 결과로부터 본 도금욕에서 상기 조건으로 은 함유량 2.5 내지 4.8%의 주석-은 합금막이 수득되는 것을 알 수 있다.
[표 11]
[실시예 16]
K4P2O7330g/ℓ
Sn2P2O7103g/ℓ
AgI1.2g/ℓ
KI250g/ℓ
라우릴황산나트륨0.5g/ℓ
상기한 조성의 주석-은 합금 도금욕을 만든다. 이러한 욕은 무색 투명하고 또한 pH는 9.2이다. 이러한 욕을 사용하여 온도 80℃에서 교반하지 않으며 전류 밀도 0.5 내지 3.0A/dm2의 조건으로 순수 구리 기판에 직류 도금을 실시한다. 각 전류밀도에서 수득한 주석-은 합금 피막의 은 함유량(중량%) 및 외관(△:회색 무광택, ○:백색 무광택, ◎:백색 반광택) 을 표 12에 기재한다. 이러한 결과로부터 본 도금욕에서 상기 조건으로 은 함유량 1.4 내지 5.2%의 주석-은 합금막이 수득되는 것을 알 수 있다.
[표 12]
[실시예 17]
K4P2O7250g/ℓ
Sn2P2O762g/ℓ
AgI0.7g/ℓ
KI250g/ℓ
살리실산50g/ℓ
상기한 조성의 주석-은 합금 도금욕을 만든다. 이러한 욕은 무색 투명하고 또한 pH는 6.6이다. 이러한 욕을 사용하여 온도 25℃에서 교반하지 않으며 전류밀도 0.1 내지 1.5A/dm2의 조건으로 순수 구리 기판에 직류 도금을 실시한다. 각 전류 밀도에서 수득한 주석-은 합금 피막의 은 함유량(중량%) 및 외관(△:회색 무광택, ○:백색 무광택, ◎:백색 반광택)을 표 13에 기재한다. 이러한 결과로부터 본 도금욕에서 상기 조건으로 백색 반광택의 주석-은 합금막이 수득되는 것을 알 수 있다.
[표 13]
[실시예 18]
K4P2O7250g/ℓ
SnCl2·2H2O68g/ℓ
AgI0.7g/ℓ
KI250g/ℓ
N,N-디메틸포름아미드100g/ℓ
상기한 조성의 주석-은 합금 도금욕을 만든다. 이러한 욕은 무색 투명하고 또한 pH는 8.9이다. 이러한 욕을 사용하여 온도 25℃에서 교반하지 않으며 전류밀도 0.1 내지 1.0A/dm2의 조건으로 순수 구리 기판에 직류 도금을 실시한다. 각 전류 밀도에서 수득한 주석-은 합금 피막의 은 함유량(중량%) 및 외관(△:회색 무광택, ○:백색 무광택, ☆:광택)을 표 14에 기재한다. 이러한 결과로부터 본 도금욕에서 광택이 있는 주석-은 합금막이 수득되는 것을 알 수 있다.
[표 14]
[실시예 19]
실시예 8에 기재된 조성의 도금욕을 사용하여 온도 25℃에서 스터러 교반 조건으로 순수 구리판 위에 직류 도금을 실시한다. 전류밀도, 피막 조성(은 함유량:중량%), 전류 효율 및 외관(○:백색 무광택, ◎:백색 반광택)의 결과를 표 15에 기재한다. 또한 교반을 실시해도 도금욕의 외관 변화는 확인되지 않는다.
[표 15]
[실시예 20]
실시예 8에 기재된 조성의 도금욕에 피로인산을 첨가하고 pH를 8.9 내지 7로 조정한 다음, 온도 25℃에서 교반하지 않고 스터러 교반 조건하에서 순수 구리판 위에 직류 도금을 실시한다. 전류밀도, 피막 조성(은 함유량:중량%), 전류 효율 및 외관(○:백색 무광택, ◎:백색 반광택)의 결과를 표 16에 기재한다. 또한 pH 조정 및 교반에 의한 도금욕의 외관 변화는 확인하지 않는다.
[표 16]
[실시예 21]
실시예 8에 기재된 도금욕을 공기 교반한 결과, 외관 변화는 확인되지 않는다. 또한 실시예 8에 기재된 도금욕을 사용하고 파르셀 시험에 따라 공기 교반조건 및 온도 25℃에서 순수 구리판 위에 직류 도금을 실시한다. 전류밀도, 피막 조성(은 함유량: 중량%) 및 외관(○:백색 무광택, ◎:백색 반광택)을 표 17에 기재한다.
[표 17]
[실시예 22]
실시예 8에 기재된 도금욕을 사용하여 약 80㎛의 두께로 주석-은 합금 피막(은 함유량: 3.3중량%)의 단면을 전자선 마이크로 분석기로 면 분석한다. 그 결과, 수득되는 피막은 두께 방향으로 균일한 조성이다.
[실시예 23]
실시예 8에 기재된 도금욕을 사용하여 25℃에서 교반(스터러 교반, 공기 교반) 조건으로 파르셀 시험에 따라 순수 구리판 위에 전기 석출시킨 주석-은 피막의 밀착성 시험을 JIS H 8504에 기재된 굴곡 시험방법을 사용하여 실시한 결과, 어느 장소에서도 피막의 박리 및 팽윤 등은 확인되지 않는다.
[실시예 24]
주조법을 사용하여 제조한 은 함유량 3.5%의 주석-은 합금봉(센쥬긴조쿠제)과 실시예 8의 도금욕을 사용하여 도금한 주석-은 합금 피막(은 함유량 2 내지 5 중량%)의 융점을 열분석 장치(DSC)를 사용하여 측정한다. 그 결과, 도금한 합금 피막은 모두 주조함으로써 제조한 주석-은 합금(은 3.5중량% 함유)과 동일하게 융점(용해 개시온도) 22/℃이다.
[실시예 25]
실시예 8의 도금욕을 사용하고 하기 조건에서 5×30×0.5mm의 순수 구리판위에 도금을 실시한다. 수득된 주석-은 도금 구리판에 대해 땜납 웨팅 시험기[솔더 체커: (주)레스카 SAT-2000]를 사용하고 주석-은 땜납(3.5중량% 은 함유) 용기에서 온도 250℃로 30% WW로진 또는 시판하는 세정하지 않은 형태의 플럭스 도포 조건에서 땜납 웨팅성 시험을 실시한다. 그 결과, 땜납 탄력 등은 확인되지 않으며 땜납 웨팅성이 양호하다.
음극 전류밀도1.5 내지 2.5A/dm2
욕 온도20℃ 또는 50℃
교반교반하지 않거나 스터러 교반
막 두께약 6㎛
[실시예 26]
실시예 8의 도금욕을 사용하고 5×30×0.5mm의 순수 구리판의 말단으로부터 30mm까지 전체면에 도금을 실시한다. 수득된 주석-은 도금 구리판에 대해 땜납 웨팅 시험기[솔더 체커: (주)레스카 SAT-2000]를 사용하고 주석-은 공결정 땜납(은 함유량: 3.5중량%) 용기, 온도 250℃, 30% WW로진 도포, 침지 깊이 4mm 및 대기중의 조건에서 땜납 웨팅성 시험을 실시한다. 은 함유량 3.0중량%의 주석-은 합금 도금의 두께와 웨팅 시간의 관계를 표 18에 기재하고 또한 주석-은 합금 피막(두께 약 6㎛)의 조성과 웨팅 시간의 관계를 표 19에 기재한다. 웨팅성 시험후의 침지 부분의 외관은 땜납 탄력 등의 모두 확인되지 않으며 광택이 있으며 양호하다.
[표 18]
[표 19]
[실시예 27]
순수 구리판 위에 두께 약 25㎛의 감광성 수지막(내식막)을 형성하고 광 석판인쇄로 내식막에 직경 100㎛의 구멍을 100㎛ 간격으로 종, 횡 50개의 합계 2,500 개를 형성하고 하지의 구리판을 노출시킨다. 이러한 구멍속에 실시예 8에 기재된 도금욕을 사용하여 전류밀도 1.5A/dm2, 교반하지 않고 25℃의 조건에서 주석-은 도금을 약 25㎛의 두께까지 실시한다. 도금후에 내식막을 박리하고 도금물(주석-은 합금 도금부분)을 전자현미경으로 관찰한 결과, 내식막 구멍의 형상에 충실하게 도금물이 형성되어 있다. 또한 이러한 도금물의 조성을 전자선 분석기로 분석한 결과, 도금물은 은 함유량 2.8 중량%의 주석-은 합금으로 되어 있으며 두께 방향에서의 조성의 불균일은 확인되지 않는다.
실시예 8의 도금욕은 pH 8.9이며 이러한 도금욕 속에 내식막을 침지시켜 도금을 실시하는 경우에 있어서 내식막의 박리는 발견되지 않는다.
또한 내식막은 감광성이 아닌 것도 양호하다. 이러한 경우에 내식막을 소요 패턴에 형성하는데 엑시머 레이저 등의 레이저 가공으로 실시할 수 있다.
피도금물로서 반도체 칩을 선택하고 반도체 칩에 상기와 동일하게 하여 주석-은 합금 도금을 실시하고 수소 분위기 중에서 도금물을 용융시킨 바, 반구상의 도금물이 수득된다. 이러한 도금물은 반도체 칩을 필립 칩 접속하는 경우의 외부 접속용의 범프(단자)로서 적절하게 사용할 수 있다.
또한 피도금물로서의 표면에 구리로 이루어진 배선 패턴을 갖는 수지 기판[예:BGA(Ball Grid Alley)용 기판]을 선택하고 배선 패턴 위의 외부 접속용 단자를 형성하는 부위가 노출되도록 내식막을 상기와 동일하게 하여 수지 기판 위에 형성한 다음, 배선 패턴의 노출 부분에 주석-은 도금을 실시하여 외부 접속용의 범프(단자)를 형성한다.
또한 피도금물로서 폴리아미드 필름 위에 금으로 도금함으로써 형성된 배선 패턴의 범프 형성 영역을 대상으로 할 수 있다.
[실시예 28]
순수 구리판 위에 두께 약 25㎛의 감광성 수지막(내식막)을 형성하고 광 석판인쇄로 내식막에 직경 100㎛의 구멍을 100㎛ 간격으로 종, 횡 50개의 합계 2,500개를 형성하고 하지의 구리판을 노출시킨다. 이러한 구멍속에 우선 니켈 도금을 약 5㎛ 실시한 다음, 실시예 8에 기재된 도금욕을 사용하여 전류밀도 2.0A/dm2, 교반하지 않고 25℃에서 전기 통과량 50C/cm2의 조건에서 주석-은 도금을 실시한다. 도금후에 내식막을 박리하고 도금물을 전자현미경으로 관찰한 결과, 도금물은 내식막의 두께 이상으로 성장하고 녹용 형태(내식막 위에 돌출된 부분이 구멍 직경보다 큰 반구상을 이룬다)의 형상으로 되어 있다. 이러한 녹용 형태의 도금물을 수소분위기 중에서 용융시켜 전자현미경으로 외관을 다시 관찰한 결과, 직경 약 100㎛ 및 높이 70㎛의 전체가 거의 반구상을 이루는 형상물이 수득된다. 이러한 반구상의 형상물을 전자선 마이크로 분석기로 단면을 분석한 결과, 이러한 반구상의 형상물속에 은과 주석이 균일하게 분포되어 있으며 은의 함유량은 3중량%이다.
내식막은 감광성이 아닌 것도 양호하다. 이러한 경우에 내식막을 소요 패턴에 형성하는데 엑시머 레이저 등의 레이저 가공으로 실시할 수 있다.
피도금물로서 반도체 칩을 선택하고 반도체 칩에 상기와 동일하게 하여 주석-은 합금 도금을 실시하고 수소 분위기 중에서 도금물을 용융시킨 바, 반구상의 도금물이 수득된다. 이러한 도금물은 반도체 칩을 플립 칩 접속하는 경우의 외부 접속용의 범프(단자)로서 적절하게 사용할 수 있다.
또한 피도금물로서의 표면에 구리로 이루어진 배선 패턴을 갖는 수지 기판[예:BGA(Ball Grid Alley)용 기판]을 선택하고 배선 패턴 위의 외부 접속용 단자를 형성하는 부위가 노출되도록 내식막을 상기와 동일하게 하여 수지 기판 위에 형성한 다음, 배선 패턴의 노출 부분에 주석-은 도금을 실시하여 외부 접속용의 범프(단자)를 형성한다.
또한 피도금물로서 폴리이미드 필름 위에 금으로 도금함으로써 형성된 배선 패턴의 범프 형성 영역을 대상으로 할 수 있다.
[발명의 효과]
상기에 기재된 바와 같이 본 발명의 금속 착물 형성용 수용액은 여러 종류의 금속을 안정적인 착이온으로 할 수 있다. 즉, 본 발명은 서로 악영향을 미치지 않는 동시에 다른 종류의 금속에 대해 효과적인 착화작용을 하는 두 종류의 화합물의 조합을 밝혀내는 점에서 신규성에 있으며 대단히 획기적이다.
한편 본 발명의 주석-은 합금 도금욕은 인체에 유해한 시안 화합물을 전혀 사용하지 않고 높은 전류 효율로 임의의 조성의 주석-은 합금 피막을 수득할 수 있으므로 종래의 시안계 주석-은 도금욕보다 우위성이 있다. 또한 본 도금욕에서 도금한 주석-은 합금 피막의 외간, 밀착성 및 땜납 웨팅성은 양호하며 납을 함유하지 않는 땜납 합금으로서 종래의 주석-납 땜납 도금 합금보다 인체에 무해하며 우위성이 있다.
이러한 주석-은 합금 도금욕을 사용하여 반도체 칩 위 또는 배선 패턴을 갖는 기판 위에서 외부 접속용의 범프를 적절하게 형성할 수 있다.

Claims (21)

  1. 적어도 피로인산 화합물과 요오드 화합물을 기본 조성으로서 함유함을 특징으로 하는 금속 착물 형성용 수용액.
  2. 제1항에 있어서, 피로인산 화합물로서 피로인산염 및/또는 피로인산을 함유함을 특징으로 하는 금속 착물 형성용 수용액.
  3. 제1항 또는 제2항에 있어서, 요오드 화합물로서 요오드화물, 아요오드산염 및/또는 요오드를 함유함을 특징으로 하는 금속 착물 형성용 수용액.
  4. 적어도 주석 화합물, 은 화합물 및 이들의 착화제로서 피로인산 화합물과 요오드의 네가지 화합물을 기본 조성으로서 함유함을 특징으로 하는 주석-은 합금 도금욕.
  5. 제4항에 있어서, 피로인산 화합물로서 피로인산염 및/또는 피로인산을 함유함을 특징으로 하는 주석-은 합금 도금욕.
  6. 제4항 또는 제5항에 있어서, 요오드 화합물로서 요오드화물, 아요오드산염 및/또는 요오드를 함유함을 특징으로 하는 주석-은 합금 도금욕.
  7. 제4항 내지 제6항 중의 어느 한 항에 있어서, 적어도 주석 화합물로서 주석의 무기산 또는 유기산 화합물을 함유하고 또한 은 화합물로서 은의 무기산 또는 유기산 화합물을 함유함을 특징으로 하는 주석-은 합금 도금욕.
  8. 제7항에 있어서, 주석 화합물로서 염화주석, 황산주석, 피로인산주석, 요오드화주석, 주석산, 주석산칼륨, 아세트산주석, 메탄설폰산주석, 알칸올설폰산주석 및 페놀설폰산주석 중에서 선택된 하나 이상의 무기산 또는 유기산 주석을 함유함을 특징으로 하는 주석-은 합금 도금욕.
  9. 제7항에 있어서, 은 화합물로서 요오드화은, 염화은, 질산은, 황산은, 피로인산은, 요오드산은, 아세트산은, 메탄설폰산은, 알칸올설폰산은 및 페놀설폰산은 중에서 선택된 하나 이상의 무기산 도는 유기산 은을 함유함을 특징으로 하는 주석-은 합금 도금욕.
  10. 제4항 내지 제9항 중의 어느 한 항에 있어서, 주석과 은이 착이온으로서 존재하는데 필요한 양의 피로인산 화합물과 요오드 화합물을 함유함을 특징으로 하는 주석-은 합금 도금욕.
  11. 피도금물 위에 주석 화합물, 은 화합물 및 이들의 착화제로서 피로인산 화합물과 요오드 화합물을 기본 조성으로서 함유하는 주석-은 합금 도금액을 사용하여 전기분해 도금을 실시하고 주석-은 합금 도금 부분을 형성함을 특징으로 하는 도금물의 제조방법.
  12. 피도금물 위에 수지막을 형성하는 공정,
    당해 수지막을 소요 패턴에 형성하는 공정 및
    당해 패턴의 수지막을 마스크로서 피도금물 위에 주석 화합물, 은 화합물 및 이들의 착화제로서 피로인산 화합물과 요오드 화합물을 기본 조성으로서 함유하는 주석-은 합금 도금액을 사용하여 전기분해 도금을 실시하고 주석-은 합금 도금 부분을 형성하는 공정을 포함함을 특징으로 하는 도금물의 제조방법.
  13. 제12항에 있어서, 수지막이 감광성 수지막이고, 당해 감광성 수지막을 광 석판인쇄로 소요 패턴에 형성함을 특징으로 하는 도금물의 제조방법.
  14. 제12항 또는 제13항에 있어서, 피도금물이 반도체 칩이고, 형성되는 주석-은 합금 도금 부분이 외부 접속용 단자임을 특징으로 하는 도금물의 제조방법.
  15. 제12항 또는 제13항에 있어서, 피도금물이 배선 패턴을 갖는 기판이며, 형성되는 주석-은 합금 도금 부분이 배선 패턴에 전기적으로 접속하는 외부 접속용 단자임을 특징으로 하는 도금물의 제조방법.
  16. 제11항 내지 제15항 중의 어느 한 항에 있어서, 형성되는 주석-은 합금 도금 부분에 열처리를 실시하는 공정을 포함함을 특징으로 하는 도금물의 제조방법.
  17. 제11항 내지 제16항 중의 어느 한 항에 있어서, 피로인산 화합물로서 피로인산염 및/또는 피로인산을 함유함을 특징으로 하는 도금물의 제조방법.
  18. 제11항 내지 제17항 중의 어느 한 항에 있어서, 요오드 화합물로서 요오드화물, 아요오드산염 및/또는 요오드를 함유함을 특징으로 하는 도금물의 제조방법.
  19. 제11항 내지 제18항 중의 어느 한 항에 있어서, 적어도 주석 화합물로서 주석의 무기산 또는 유기산 화합물을 함유하거나, 은 화합물로서 은의 무기산 또는 유기산 화합물을 함유함을 특징으로 하는 도금 방법.
  20. 제19항에 있어서, 주석 화합물로서 염화주석, 황산주석, 피로인산주석, 요오드화주석, 주석산, 주석산칼륨, 아세트산주석, 메탄설폰산주석, 알칸올설폰산주석 및 페놀설폰산주석 중에서 선택된 하나 이상의 무기산 또는 유기산 주석을 함유함을 특징으로 하는 도금물의 제조방법.
  21. 제19항에 있어서, 은 화합물로서 요오드화은, 염화은, 질산은, 황산은, 피로인산은, 요오드산은, 아세트산은, 메탄설폰산은, 알칸올설폰산은 및 페놀설폰산은 중에서 선택된 하나 이상의 무기산 또는 유기산 은을 함유함을 특징으로 하는 도금물의 제조방법.
KR1019970706859A 1996-01-30 1997-01-30 금속 착물 형성용 수용액, 주석-은 합금도금욕 및 당해도금욕을 사용하는 도금물의 제조방법 KR100268967B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP3749696 1996-01-30
JP96-037496 1996-01-30
JP7524596 1996-03-04
JP96-075245 1996-03-04

Publications (2)

Publication Number Publication Date
KR19980703455A true KR19980703455A (ko) 1998-11-05
KR100268967B1 KR100268967B1 (ko) 2000-10-16

Family

ID=26376623

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970706859A KR100268967B1 (ko) 1996-01-30 1997-01-30 금속 착물 형성용 수용액, 주석-은 합금도금욕 및 당해도금욕을 사용하는 도금물의 제조방법

Country Status (6)

Country Link
US (1) US5902472A (ko)
EP (2) EP0893514B1 (ko)
KR (1) KR100268967B1 (ko)
AU (1) AU1556297A (ko)
DE (1) DE69720435T2 (ko)
WO (1) WO1997028296A1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6264093B1 (en) * 1998-11-02 2001-07-24 Raymond W. Pilukaitis Lead-free solder process for printed wiring boards
US6245208B1 (en) * 1999-04-13 2001-06-12 Governors Of The University Of Alberta Codepositing of gold-tin alloys
JP2001230360A (ja) * 2000-02-18 2001-08-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
DE10014852A1 (de) * 2000-03-24 2001-09-27 Enthone Omi Deutschland Gmbh Verfahren zur Abscheidung einer Silber-Zinn-Legierung
US6638847B1 (en) * 2000-04-19 2003-10-28 Advanced Interconnect Technology Ltd. Method of forming lead-free bump interconnections
DE10025107A1 (de) * 2000-05-20 2001-11-22 Stolberger Metallwerke Gmbh Elektrisch leifähiges Metallband und Steckverbinder
DE10026680C1 (de) * 2000-05-30 2002-02-21 Schloetter Fa Dr Ing Max Elektrolyt und Verfahren zur Abscheidung von Zinn-Silber-Legierungsschichten und Verwendung des Elektrolyten
JP3395772B2 (ja) * 2000-11-20 2003-04-14 松下電器産業株式会社 錫−銀合金めっき皮膜の製造方法及び錫−銀合金めっき皮膜及びそれを備えた電子部品用リードフレーム
US6924044B2 (en) * 2001-08-14 2005-08-02 Snag, Llc Tin-silver coatings
JP4016637B2 (ja) * 2001-10-24 2007-12-05 松下電器産業株式会社 錫−銀合金めっき皮膜を有する電子部品用リードフレーム及びその製造方法
CA2365749A1 (en) * 2001-12-20 2003-06-20 The Governors Of The University Of Alberta An electrodeposition process and a layered composite material produced thereby
US7239747B2 (en) * 2002-01-24 2007-07-03 Chatterbox Systems, Inc. Method and system for locating position in printed texts and delivering multimedia information
US20030188974A1 (en) * 2002-04-03 2003-10-09 Applied Materials, Inc. Homogeneous copper-tin alloy plating for enhancement of electro-migration resistance in interconnects
US7344970B2 (en) 2002-04-11 2008-03-18 Shipley Company, L.L.C. Plating method
US20040118699A1 (en) * 2002-10-02 2004-06-24 Applied Materials, Inc. Homogeneous copper-palladium alloy plating for enhancement of electro-migration resistance in interconnects
US7012333B2 (en) * 2002-12-26 2006-03-14 Ebara Corporation Lead free bump and method of forming the same
CN100402707C (zh) * 2003-06-25 2008-07-16 中国科学院金属研究所 碱性Sn-Ag合金镀液及其电镀方法
US20050085062A1 (en) * 2003-10-15 2005-04-21 Semitool, Inc. Processes and tools for forming lead-free alloy solder precursors
CN1319129C (zh) * 2003-11-28 2007-05-30 悠立半导体股份有限公司 焊锡凸块的形成方法
CN100550506C (zh) * 2005-02-18 2009-10-14 索尼株式会社 电解液和电池
US8177945B2 (en) 2007-01-26 2012-05-15 International Business Machines Corporation Multi-anode system for uniform plating of alloys
TWI460535B (zh) 2007-03-12 2014-11-11 羅門哈斯電子材料有限公司 酚系聚合物及含該酚系聚合物之光阻
US20080308300A1 (en) * 2007-06-18 2008-12-18 Conti Mark A Method of manufacturing electrically conductive strips
EP2103717B1 (de) * 2008-02-29 2010-04-21 ATOTECH Deutschland GmbH Pyrophosphat-basiertes Bad zur Abscheidung von Zinn-Legierungsschichten
TWI605310B (zh) 2009-12-15 2017-11-11 羅門哈斯電子材料有限公司 光阻劑及其使用方法
JP2011186432A (ja) 2009-12-15 2011-09-22 Rohm & Haas Electronic Materials Llc フォトレジストおよびその使用方法
KR101877360B1 (ko) 2009-12-15 2018-07-11 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨 포토레지스트 및 그의 사용방법
EP2472327A1 (en) 2010-12-30 2012-07-04 Rohm and Haas Electronic Materials LLC Photoresists and methods for use thereof
KR101346021B1 (ko) 2011-12-09 2013-12-31 주식회사 엠에스씨 주석-은 합금 도금액의 생성방법 및 그 도금액
DE102011088211A1 (de) * 2011-12-12 2013-06-13 Robert Bosch Gmbh Kontaktelement und Verfahren zu seiner Herstellung
US9604316B2 (en) 2014-09-23 2017-03-28 Globalfoundries Inc. Tin-based solder composition with low void characteristic
CN106757213A (zh) * 2016-11-15 2017-05-31 惠州市力道电子材料有限公司 一种无氰镀银锡合金的电镀液及其电镀方法
US11280014B2 (en) * 2020-06-05 2022-03-22 Macdermid Enthone Inc. Silver/tin electroplating bath and method of using the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU406950A1 (ru) * 1971-09-06 1973-11-21 Способ электролитического осаждения сплава серебро- кобальт
JPS543810B2 (ko) * 1972-06-21 1979-02-27
JPS543142B2 (ko) * 1972-06-16 1979-02-19
US3914161A (en) * 1972-06-16 1975-10-21 Matsushita Electric Ind Co Ltd Electroplating solutions for depositing silver alloys and a method of forming silver alloys by electroplating
US4072605A (en) * 1975-11-28 1978-02-07 Automated Medical Systems, Inc. Method of obtaining a precipitate of metallic ions from solutions containing low concentrations of metal salts
JPS6026691A (ja) * 1983-07-23 1985-02-09 Kumamotoken 銀−スズ合金めつき液
US5225096A (en) * 1989-05-18 1993-07-06 Colgate Palmolive Company Linear viscoelastic aqueous liquid automatic dishwasher detergent composition having improved chlorine stability
US6001289A (en) * 1991-12-04 1999-12-14 Materials Innovation, Inc. Acid assisted cold welding and intermetallic formation

Also Published As

Publication number Publication date
AU1556297A (en) 1997-08-22
EP0893514A2 (en) 1999-01-27
WO1997028296A1 (en) 1997-08-07
EP0893514A3 (en) 1999-07-28
EP0893514B1 (en) 2003-04-02
DE69720435T2 (de) 2004-01-08
KR100268967B1 (ko) 2000-10-16
US5902472A (en) 1999-05-11
DE69720435D1 (de) 2003-05-08
EP0818563A1 (en) 1998-01-14

Similar Documents

Publication Publication Date Title
KR100268967B1 (ko) 금속 착물 형성용 수용액, 주석-은 합금도금욕 및 당해도금욕을 사용하는 도금물의 제조방법
EP1001054B1 (en) Tin-copper alloy electroplating bath and plating process therewith
US6176996B1 (en) Tin alloy plating compositions
US6099713A (en) Tin-silver alloy electroplating bath and tin-silver alloy electroplating process
JP3871013B2 (ja) 錫−銅合金電気めっき浴及びそれを使用するめっき方法
EP0829557B1 (en) Tin-silver alloy plating bath and process for producing plated object using the plating bath
JP4812365B2 (ja) 錫電気めっき液および錫電気めっき方法
KR20070026832A (ko) 주석계 도금 피막 및 그 형성 방법
JP2004339605A (ja) 改良されたスズめっき方法
US7179362B2 (en) Electrolyte and method for depositing tin-copper alloy layers
US6998036B2 (en) Electrolyte and method for depositing tin-silver alloy layers
JP6432667B2 (ja) 錫合金めっき液
JP3632499B2 (ja) 錫−銀系合金電気めっき浴
JP2001200387A (ja) 錫−インジウム合金電気めっき浴
KR102629674B1 (ko) 주석 합금 도금액
JP2004183091A (ja) 錫−銀−銅含有めっき液、電解めっき方法、錫−銀−銅含有めっき被膜、並びにこのめっき被膜を使用したはんだ付け方法
JP3034213B2 (ja) 金属錯体形成用水溶液、錫−銀合金めっき浴およびこのめっき浴を用いためっき物の製造方法
JP2983548B2 (ja) スズービスマス合金の電気めっき法
WO2018142776A1 (ja) 錫合金めっき液
JP3335864B2 (ja) 錫−銀系合金めっき浴およびこのめっき浴を用いためっき物の製造方法
JP2009019226A (ja) 錫−銀−銅−ニッケル含有めっき液及びこれを用いて形成された錫−銀−銅−ニッケル含有めっき被膜
JP2002339095A (ja) スズ−ビスマス−銅合金の析出方法
JPS63161187A (ja) リフロ−半田めつき材の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 17