KR19980071163A - 모터 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속하는 기술분야

모터

2. 발명이 해결하려고 하는 기술적 과제

집적회로에 적합하며, 전력손실이 적고, 원가가 적게 들며, 진동이 적은 모터를 제공함.

3. 발명의 해결방법의 요지

스위칭제어부(310)는 전계효과형 파워트랜지스터(81∼83)의 동작전압을 검출하고, 모터의 이동동작에 동기하여 변화하는 피변조신호 및 검출동작전압에 따라 동작하는 동작제어신호(Vd)를 출력한다. 동작제어신호에 따라 스위칭트랜지스터(61)의 스위칭동작을 제어하고, 전압변환부(52)의 변환직류전압을 가변 제어한다. 전압변환부의 변환직류전압은 파워증폭기(11∼17)에 공급된다. 전계효과형파워부 커런트미러회로에 의해 구성된 파워증폭기는 전압변환부의 변환직류전압으로부터 3상 코일(2∼4)로의 전류로를 원활하게 전환하고, 코일로의 구동전류(I1∼I3)의 맥동을 작게 하고, 모터진동을 저하시킨다. 집적회로내에 형성되는 기생트랜지스터에 의한 오동작을 방지하도록, 스위칭트랜지스터나 파워트랜지스터를 소정의 반도체소자와 함께 집적회로화한다. 전계효과형 파워트랜지스터(81∼87)의 전력손실은 저하되고, 집적회로의 발열은 작다.

4. 발명의 중요한 용도

OA기기나 AV기기의 구동용 모터에 사용됨.

Description

모터

본 발명은 복수개의 트랜지스터에 의해 전자적으로 전류로(電流路)를 전환하는 모터에 관한 것이다.

최근에 OA기기나 AV기기의 구동용 모터로서, 복수개의 트랜지스터에 의해 전자적으로 전류로를 전환하는 모터가 널리 사용되고 있다. 이와 같은 모터의 예로서 PNP형 파워트랜지스터와 NPN형 파워트랜지스터를 이용하여 코일로의 전류로를 전환하는 모터가 개시되어 있다.

도 25는 종래의 모터를 나타내며, 이를 참조하여 그 동작에 대하여 간단히 설명한다. 로우터(rotor)(2011)는 영구자석에 의한 자계부를 가지며, 로우터(2011)의 회전에 따라 동작하는 위치검출기(2041)는 2세트의 3상 전압신호 K1, K2, K3 와 K4, K5, K6 를 발생한다. 제1 분배기(2042)는 전압신호 K1, K2, K3 에 따라 동작하는 3상의 하측 통전제어신호 L1, L2, L3 를 발생하고, 하측의 NPN형 바이폴라 파워트랜지스터(2021, 2022 및 2023)의 통전을 제어한다. 제2 분배기(2043)는 전압신호K4, K5, K6 에 따라 동작하는 3상의 상측 통전제어신호 M1, M2, M3 을 발생하며, 상측의 PNP형 파워트랜지스터(2025, 2026 및 2027)의 통전을 제어한다. 이것에 의해, 코일(2012, 2013 및 2014)에 3상의 구동전압을 공급한다.

그러나, 이 종래의 모터는 다음과 같은 여러 가지 과제가 문제점이 된다.

(1) 전력손실이 크다.

종래의 구성에서는, NPN형 파워트랜지스터(2021, 2022 및 2023) 및 PNP형 파워트랜지스터(2025, 2026 및 2027)는 그 에미터-콜렉터 간의 전압을 아나로그적으로 제어하고, 코일(2012, 2013 및 2014)에 필요한 진폭의 구동전류를 공급한다. 그 때문에, 각 파워트랜지스터의 전압강하가 크고, 이 전압과 파워트랜지스터의 전류의 곱에 의해 큰 전력손실이 발생하였다. 특히, 모터코일로의 구동전류가 크기 때문에 전력손실은 현저하게 커졌다. 그 때문에, 모터의 전력효율은 극히 나쁘다.

(2) 원가가 비싸다.

비용을 싸게 하기 위해서는, 트랜지스터나 저항 및 기타장치류를 1칩의 집적회로(IC)에 조립하는 것이 효과적이다. 그러나, PNP형 파워트랜지스터(2025, 2026 및 2027)를 형성하기 위해서는 큰 칩면적이 필요하게 되어 비용의 증가를 초래하는 큰 요인이 되었다. 또한, 집적회로화한 경우의 기생용량의 영향에 의해, PNP형 파워트랜지스터를 고속 동작시키는 것이 곤란하였다. 그리고, 파워트랜지스터의 전력손실·발열이 크며, 집적회로화가 어렵다. 특히, 모터코일로의 구동전류가 크기 때문에, 파워트랜지스터의 발열에 의해 집적회로의 열파괴를 발생할 위험성이 크다. 또, 열파괴를 방지하기 위하여 방열판을 설치한 경우에는 원가가 크게 증가하였다.

(3) 모터의 진동이 크다.

최근에 DVD-ROM과 같은 광디스크장치나 HDD 와 같은 자기디스크장치에서는 디스크의 고밀도 기록 및/또는 재생에 수반하여 진동이 작은 모터가 요망되고 있다. 그러나, 종래의 구성에서는 파워트랜지스터의 급격한 전환에 따라서 코일에 스파이크(spike)전압이 발생하고, 구동전류의 맥동을 발생하였다. 이에 따라서, 모우터의 발생구동력이 맥동하고, 큰 모터진동을 발생하였다.

이들 과제를 각각 혹은 동시에 해결한 모터가 크게 요망되고 있었다.

도 1은 본 발명의 실시예 1에 있어서의 전체 구성을 나타낸 도.

도 2는 실시예 1에 있어서의 전환신호 발생부(34)의 회로도.

도 3은 실시예 1에 있어서의 제어신호 발생부(30)의 회로도.

도 4는 실시예 1에 있어서의 분배신호 발생부(36)의 회로도.

도 5는 실시예 1에 있어서의 제1 전류증폭부(41, 42, 43)의 회로도.

도 6은 실시예 1에 있어서의 제2 전류증폭부(45, 46, 47)와 고전압출력부(53)의 회로도.

도 7은 실시예 1에 있어서의 스위칭 제어부(51)와 전압변환부(52)의 회로도.

도 8은 실시예 1의 집적회로의 일부단면도.

도 9는 본 발명의 실시예 2에 있어서의 전체 구성을 나타낸 도.

도 10은 실시예 2에 있어서의 스위칭제어부(310)와 전압변환부(52)의 회로도.

도 11은 실시예 2에 있어서의 변조부(300)의 회로도.

도 12는 본 발명의 실시예 3에 있어서의 전체 구성을 나타낸 도.

도 13은 실시예 3에 있어서의 고전압출력부(450)의 회로도.

도 14는 실시예 3에 있어서의 전력스위치부(54)와 전압변환부(52)의 회로도.

도 15는 본 발명의 실시예 4에 있어서의 전체 구성을 나타낸 도.

도 16은 실시예 4에 있어서의 제2 전류증폭부(645, 646, 647)의 회로도.

도 17은 본 발명의 실시예 5에 있어서의 전체 구성을 나타낸 도.

도 18은 본 발명의 실시예 6에 있어서의 전체 구성을 나타낸 도.

도 19는 본 발명의 실시예에서 사용가능한 파워증폭부의 다른 구성을 나타낸 도.

도 20은 본 발명의 실시예에서 사용가능한 파워증폭부의 다른 구성을 나타낸 도.

도 21은 본 발명의 실시예에서 사용가능한 파워증폭부의 다른 구성을 나타낸 도.

도 22는 본 발명의 실시예에서 사용가능한 파워증폭부의 다른 구성을 나타낸 도.

도 23은 본 발명의 실시예에서 사용가능한 전압변환부내의 전류로변환부의 전류로형성회로의 다른 구성을 나타낸 도.

도 24는 본 발명의 실시예에서 사용가능한 전압변환부내의 전류로형성회로의 다른 구성을 나타낸 도.

도 25는 종래의 모터 구성을 나타낸 도이다.

《도면의 주요부분에 대한 부호의 설명》

1: 이동체 2, 3, 4: 코일

11, 12, 13: 제1 파워증폭부

15, 16, 17, 615, 616, 617: 제2 파워증폭기

81, 82, 83: 제1 NMOS형 파워트랜지스터

85, 86, 87: 제2 NMOS형 파워트랜지스터

685, 686, 687: 제2 PMOS형 파워트랜지스터

30: 제어신호 형성부 34: 전환신호 발생부

36: 분배신호 발생부 37: 제1 분배기

38: 제2 분배기 41, 41, 43: 제1 전류증폭부

45, 46, 47, 645, 646, 647: 제2 전류증폭부

50: 직류전원 51, 310: 스위칭제어부

52, 752: 전압변환부

61, 761: NMOS형 스위칭트랜지스터

62, 762: 플라이휠용 다이오드(전류로형성회로)

63, 763: 변환용 인덕터소자 64, 764: 변환용 콘덴서소자

53, 450: 고전압출력부 490, 740, 790: 전압추출기

54: 전력스위치부 72: 전력로트랜지스터

700: 분로스위치기 710: 분로트랜지스터

701: 통전정지기 730: 통전트랜지스터

본 발명의 목적은, 상기의 여러 가지 문제점을 각각 또는 동시에 해결하고, 집적회로화에 적합한 구성의 모터를 제공함에 있다.

본 발명의 모터는: 이동체와; 복수상(相)의 코일과, 직류전압을 공급하는 전압공급수단과; 상기 전압공급수단의 음극출력단자측으로부터 상기 복수상 코일중의 하나로의 전류로를 형성하며 제1 파워트랜지스터를 각각 포함하는 Q개(Q는 2이상의 정수)의 제1 파워증폭수단과; 상기 전압공급수단의 양극출력단자측으로부터 상기 복수상 코일의 전류로를 형성하며 제2 파워트랜지스터를 각각 포함하는 Q개의 제2 파워증폭수단과; 복수상의 전환신호를 발생하는 전환신호 발생수단과; 상기 전환신호 발생수단의 출력신호에 따라 동작하는 상기 Q 개의 제1 파워증폭수단의 통전을 분배제어하는 제1 분배제어수단과; 상기 전환신호 발생수단의 출력신호에 따라 동작하는 상기 Q 개의 제2 파워증폭수단의 통전을 분배 제어하는 제2 분배제어수단을 구비하는 모터에 있어서; 상기 전압공급수단은, 자기에너지를 저장하는 인덕터수단과; 전기에너지를 저장하는 콘덴서수단과; 직류전원의 음극단자측에 전류유출단자측이 접속되고, 전류유입단자측을 상기 인덕터수단의 일단에 접속된 스위칭트랜지스터를 가지며 상기 직류전원으로부터 상기 인덕터수단의 자기에너지를 보충하는 전력공급로를 온·오프로 고주파스위치하는 스위칭수단과, 상기 스위칭트랜지스터의 스위치동작에 상보적(相補的)으로 오프·온 동작하여 상기 인덕터수단으로부터 상기 변환용 콘덴서수단을 포함하는 회로측으로의 전류로를 형성하는 전류로 형성수단을 구비하며, 상기 콘덴서수단의 일단과 상기 직류전원의 일단 사이에 변환된 직류전압을 출력하고, 또한 상기 Q 개의 제1 파워증폭수단과 상기 Q 개의 제2 파워증폭수단에 공급하는 구성으로 하고, 상기 스위칭트랜지스터와, 상기 제1 파워트랜지스터와, 상기 제2 파워트랜지스터 및 적어도 한 개의 반도체소자와 함께 단일 칩의 집적회로내에 형성한 집적회로수단을 더욱 구비하는 것을 특징으로 한다.

이와 같은 구성에 따르면, 제1 파워트랜지스터나 제2 파워트랜지스터의 전력손실이 대폭 감소되며, 또, 전압공급수단의 스위칭트랜지스터의 전력손실도 작다. 그 결과, 모터의 전력효율은 현저하게 향상되었다. 또, 이들 파워소자를 단일 칩에 집적회로화하더라도 그 발열이 매우 작으며, 집적회로의 열파괴는 발생하지 않는다. 또, 상기 구성에 의해, 집적회로화에 따라 형성되는 기생트랜지스터소자의 동작을 방지하였다. 즉, 스위칭트랜지스터가 고주파스위칭동작을 하더라도, 기생트랜지스터에 의한 오동작이 발생하지 않게 하였다. 따라서, 스위칭트랜지스터나 파워트랜지스터등의 파워소자를 소정의 반도체소자와 함께 단일 칩의 집적회로내에 고밀도로 형성할 수 있고, 저렴한 모터를 실현할 수 있다. 예를 들면, 제1 파워증폭수단이나 제2 파워증폭수단의 통전제어단자측으로 아날로그적으로 변화하는 제1 분배전류신호나 제2 분배전류신호를 공급하는 것에 의해 아날로그적으로 변화하는 양방향의 구동전류를 코일에 공급할 수 있고, 구동전류의 맥동을 대폭 저하하였다. 그 결과, 발생구동력의 맥동이 저하되고, 고성능의 모터를 실현할 수 있다.

또한 본 발명의 다른 구성의 모터는:이동체와; 복수상(相)의 코일과, 직류전원의 전력공급로를 고주파로 스위칭트랜지스터를 스위칭함으로써 직류전원의 직류전류를 변환한 변환직류전압을 출력하는 스위칭 트랜지스터를 가지는 전압공급수단과; 상기 전압공급수단의 음극출력단자측으로부터 상기 복수상 코일중의 하나로의 전류로를 형성하며 제1 파워트랜지스터를 각각 포함하는 Q개(Q는 2이상의 정수)의 제1 파워증폭수단과; 상기 전압공급수단의 양극출력단자측으로부터 상기 복수상 코일의 전류로를 형성하며 제2 파워트랜지스터를 각각 포함하는 Q개의 제2 파워증폭수단과; 복수상의 전환신호를 발생하는 전환신호 발생수단과; 상기 전환신호 발생수단의 출력신호에 따라 동작하는 상기 Q 개의 제1 파워증폭수단의 통전을 분배제어하는 제1 분배제어수단과; 상기 전환신호 발생수단의 출력신호에 따라 동작하는 상기 Q 개의 제2 파워증폭수단의 통전을 분배 제어하는 제2 분배제어수단과; 상기 이동체의 이동동작에 동기하여 아나로그적으로 진폭을 변화시키는 피변조신호를 발생하는 변조수단과, 상기 제1 파워트랜지스터 또는 제2 파워트랜지스터의 동작전압을 검출하는 전압 검출수단을 구비하며, 상기 전압 검출수단의 출력신호와 상기 변조수단의 출력신호에 따라서 상기 스위칭트랜지스터의 스위칭동작을 제어하는 스위칭제어수단을 더욱 포함하는 것을 특징으로 한다.

이러한 구성에 따라, 제1 파워트랜지스터나 제2 파워트랜지스터및 스위칭트랜지스터의 전력손실이 대폭 저하되고, 모터의 전력효율은 현격하게 향상되었다. 또, 통전시의 파워트랜지스터의 전압강하가 능동역역내의 작은 값으로 제어하고, 동시에 스위칭트랜지스터의 스위칭동작을 변조수단의 출력신호 및 전압검출수단의 출력신호에 따라 동작하여 제어하였다. 그 결과, 코일의 역기전력파형의 영향에 의한 전압강하의 맥동을 현저하게 감소시킬 수 있고, 각 파워트랜지스터의 전압강하를 항상 필요한 최소한의 값으로 제어할 수 있었다. 따라서, 통전시의 파워트랜지스터에 있어서의 전력손실·발열은 한층 작아졌다.

또, 본 발명의 다른 구성의 모터는, 이동체와, 복수상의 코일과, 직류전압을 공급하는 전압공급수단과, 상기 전압공급수단의 음극출력단자측으로부터 상기 복수상 코일중의 한 개로의 전류로를 형성하고 제1 전계효과형(FET) 파워트랜지스터를 가지는 제1 전계효과형 파워커런트미러회로를 각각 가지는 Q개(Q는 2이상의 정수)의 제1 파워증폭수단과; 상기 전압공급수단의 양극출력단자측으로부터 상기 복수상 코일중의 한 개로의 전류로를 형성하는 제2 전계효과형 파워트랜지스터를 가지는 제2 전계효과형 파워커런트미러회로를 각각 가지는 Q개의 제2 파워증폭수단과; 복수상의 전환신호를 출력하는 전환신호 발생수단과; 상기 전환신호 발생수단의 출력신호에 따라 동작하며 각각 경사를 형성하여 아날로그적으로 변환하는 Q상의 제1 전류신호를 구하고, 상기 Q 상의 전류신호를 상기 Q 개의 제1 파워증폭수단의 통전제어단자측으로 각각 공급하는 제1 분배제어수단과; 상기 전환신호 발생수단의 출력신호에 따라 동작하며 각각 경사를 형성하여 아날로그적으로 변환하는 Q상의 제2 전류신호를 구하고, 상기 Q 상의 제2 전류신호를 상기 Q 개의 제2 파워증폭수단의 통전제어단자측으로 공급하는 제2 분배제어수단을 구비하는 것을 특징으로 한다.

이와 같은 구성에 따라, 제1 전계효과형 파워 커런트미러회로를 가지고 제1 파워증폭수단을 구성하고, 제2 전계효과형파워 커런트미러회로를 가지고 제2 파워증폭수단을 구성하고, 전계효과형 파워트랜지스터를 이용하여 전류증폭동작을 행하였다. 그 결과, 비선형성이며 이득의 편차가 큰 전계효과형 파워트랜지스터를 사용하면서도, 제1 파워증폭수단과, 제2 파워증폭수단의 비선형성 및 전류증폭률의 변동차를 대폭으로 감소하였다. 따라서, 코일로의 구동전류의 변동차가 감소되고, 모터진동은 대폭으로 작아진다. 또, 제 1 분배제어수단 및 제 2 분배제어수단은 경사를 가지며 아날로그적으로 변화하는 제 1 Q 상 전류신호 및 제 2 Q 상 전류신호를 발생하며, 이 제 1Q 상 전류신호 및 제 2 Q상 전류신호를 제 1 파워증폭수단 및 제 2 파워증폭수단의 통전단자측으로 공급함으로써, 제1 파워증폭수단 및 제 2 파워증폭수단의 Q 개의 제1 및 제 2 전계효과형 파워트랜지스터를 사용하여 전류로를 변환하는 동작이, 상기 제 1 분배제어수단 및 제2 분배제어수단의 동작에 의하여 아날로그적으로 행해질 수 있으므로, 전류로의 전환에 따른 코일로의 Q 상 구동전류의 맥동을 저하할 수 있고, 진동이 작은 모터를 실현할 수 있다.

또, 본 발명의 다른 구성의 모터는: 이동체와; 복수상의 코일과; 직류전압을 공급하는 전압공급수단과; 상기 전압공급수단의 음극출력단자측으로부터 상기 코일중의 하나로의 전류로를 형성하며 제1 파워트랜지스터를 각각 포함하는 Q개(Q는 2이상의 정수)의 제1 파워증폭수단과; 상기 전압공급수단의 양극출력단자측으로부터 상기 코일중의 하나로의 전류로를 형성하며 제2 파워트랜지스터를 각각 포함하는 Q개의 제2 파워증폭수단과; 복수상의 전환신호를 발생하는 전환신호 발생수단과; 상기 전환신호 발생수단의 출력신호에 따라 동작하여 상기 Q개의 제1 파워증폭수단으로부터의 전류의 분배를 제어하는 제1 분배제어수단과; 상기 전환신호 발생수단의 출력신호에 따라 동작하여 상기 제2 파워증폭수단으로부터의 전류를 분배 제어하는 제2 분배제어수단과 : 상기 전압공급수단의 양극출력단자측과 상기 복수상의 코일의 공통접속단자측 사이의 전류로를 차단 또는 접속하기 위한 분로(分路)트랜지스터를 포함하는 분로스위치수단과; 상기 전압공급수단의 양극출력단자측과 상기 제2 파워증폭수단사이의 전류로를 접속 또는 차단하기 위한 통전트랜지스터를 포함하는 통전정지수단과; 상기 제2 파워트랜지스터의 전류유출단자측으로부터 전류유입단자측을 향하여 일방향으로 통전 가능한 다이오드수단을 가지는 것을 특징으로 한다.

이와 같은 구성에 의해, 코일에 양방향의 전류를 공급하여 큰 발생력을 구하는 제1 통전모드와, 코일에 일방향의 전류를 공급하여 고속회전을 행하게 하는 제2 통전모드를 적시에 전환하여 동작할 수 있는 모터를 실현하였다. 특히, 제2 파워트랜지스터의 전류유출단자측으로부터 전류유입단자측으로 접속되어 있는 다이오드수단은, 제2 통전모드에 있어서 코일에 발생하는 역기전력에 의해 역류전류를 흐르게 하는데, 통전정지수단의 통전트랜지스터에 의해 역류를 방지하고, 정상적인 동작을 하게 한다. 또, 예를 들면 제1 파워트랜지스터나 제2 파워트랜지스터나 분로트랜지스터나 통전트랜지스터를 집적회로화한 경우, 집적회로내에 형성되는 많은 기생소자(다이오드수단을 포함함)에 의한 오동작을 방지하고, 상기 제1 통전모드와 제2 통전모드를 안정되게 동작시키는 구성을 한다. 또, 예를 들면, 제1 파워증폭수단이나 제2 파워증폭수단의 통전제어단자측으로 원활하게 변화되는 제1 분배전류신호나 제2 분배전류신호를 공급하는 것에 의해, 원활하게 변화되는 양방향 또는 일방향의 구동전류를 코일에 공급할 수 있으므로, 구동전류의 맥동을 대폭적으로 감소할 수 있다. 그 결과, 발생구동력의 맥동이 적은 고성능의 모터를 실현할 수 있다.

또, 본 발명의 다른 구성의 모터는: 이동체와; 복수상의 코일과; 직류전압을 공급하는 전압공급수단과; 상기 전압공급수단의 음극출력단자측으로부터 상기 복수상 코일중의 하나로의 전류로를 형성하며 제1 NMOS형 파워트랜지스터를 각각 포함하는 Q개(Q는 2이상의 정수)의 제1 파워증폭수단과; 상기 전압공급수단의 양극출력단자측으로부터 상기 복수상 코일중의 하나로의 전류로를 형성하며 제2 PMOS형 파워트랜지스터를 각각 포함하는 Q개의 제2 파워증폭수단과; 복수상의 전환신호를 발생하는 전환신호 발생수단과; 상기 전환신호 발생수단의 출력신호에 따라 동작하여 상기 Q 개의 제1 파워증폭수단으로부터의 전류의 분배를 제어하기 위한 제1 분배제어수단과; 상기 전환신호 발생수단의 출력신호에 따라 동작하는 상기 Q 개의 제2 파워증폭수단으로부터의 전류의 분배를 제어하는 제2 분배제어수단과; 상기 전압공급수단의 직류전원이 오프되었을 때에 상기 전압공급수단의 직류전원의 양극단자측으로부터 상기 Q 개의 제2 파워증폭수단의 전류유입단자측으로의 전력로를 접속하고, 상기 직류전원의 양극단자측과 상기 Q 개의 제2 파워증폭수단의 전류유입단자측사이의 전력로를 차단하는 PMOS형 전력스위치 트랜지스터를 가지는 전력스위치수단과; 상기 직류전원이 오프되었을 때에, 상기 복수상 코일의 복수상 역기전력을 정류함으로써 얻어진 정류직류전압을 출력하기 위한 전압출력수단을 포함하여 구성되는 것을 특징으로 한다.

이와 같은 구성에 의해, 정류직류전압을 출력할 수 있고 고압 출력부가 없이 작동할 수 있는 모터가 실현될 수 있다. 모터의 정류직류전압은, 직류전원이 오프되었을 때, 장비내에서 비상작동을 수행하는 데 사용된다. 그러한 비상시에는, 고압출력부의 무전원상태가 모터의 정류직류전압에 의하여 공급된 전압을 감소하므로, 고전압 출력부를 가지지 않는 모터를 만드는 것이 바람직하다. 또, 고압출력부를 제거함으로써 부품점수의 증가(특히, 콘덴서)를 없게 하였다. 그 때문에, 집적회로화에 의해 저가의 모터를 실현할 수 있었다.

이들 및 그 이외의 구성이나 동작에 대해서는 실시예의 설명에서 상세히 설명한다.

(실시예)

이하, 본 발명의 실시예에 대하여 도면을 참조하여 상세하게 설명한다.

실시예 1

도 1 내지 도 8에 본 발명의 실시예 1의 모터를 도시하였다.

도 1에 구성을 나타내었다. 이동체(1)는, 예를 들면, 영구자석의 발생자속에 의해 복수극의 자계자속을 발생하는 자계부를 설치한 로우터(rotor)이다. 다른 실시예에 있어서, 복수개의 영구자석이 채택될 수도 있다. 3상코일(2, 3, 4)은 전기적으로 120도의 각으로 상호간에 분리되도록 배열되며 고정체인 스테이터(stator)에 배치된다. 3상코일(2, 3, 4)는 3상의 구동전류 I1, I2, I3 에 의해 3상자속을 발생하고, 이동체(1)의 자계부와의 상호작용에 의해 구동력을 발생하고, 이동체(1)에 구동력을 준다.

전압변환부(52)는 약 200kHz정도의 고주파스위칭동작을 행하는 NMOS-FET 스위칭트랜지스터(61)를 가진다. 여기서, NMOS-FET 스위칭트랜지스터는 N채널MOS구조의 FET 스위칭트랜지스터이다(FET: field effect transistor, MOS: metal oxide semiconductor). NMOS-FET 스위칭트랜지스터(61)는 그 전류유출단자측을 직류전원(50)의 음극단자측(-)에 접속되고, 그 전류유출단자측과 변환용 인덕터소자(63)의 일단이 접속되고, 직류전원(50)의 양극단자측(+)으로부터 변환용 인덕터소자(63)로의 자기에너지를 보충하는 전력공급로를 고주파스위칭(온-오프동작)하고 있다. 변환용 인덕터소자(63)의 일단에 접속된 플라이휠용 다이오드(62)는 NMOS-FET 스위칭트랜지스터(61)의 고주파스위칭 온-오프동작에 상보적으로 오프-온 동작을 하고, 변환용 인덕터소자(63)로부터 변환용 콘덴서소자(64)로의 전류로형성회로를 구성하고 있다.

이러한 구성에 의해, 플라이휠용 다이오드(62)는 NMOS-FET 스위칭트랜지스터(61)가 오프시에 변환용 인덕터소자(63)를 통하여 변환용콘덴서소자(64)를 포함하는 회로측에 전류를 공급하는 전류로를 형성한다. 즉, NMOS-FET 스위칭트랜지스터(61)가 온일 때에는 직류전원(50)의 양극단자측으로부터 변환용 인덕터소자(63)를 통하는 전력공급로가 형성되고, 변환용 인덕터소자(63)의 자기에너지를 보충한다(변환용 인덕터소자(63)의 자기에너지를 증가시킴). NMOS-FET 스위칭트랜지스터(61)가 오프로 변하면, 변환용 인덕터소자(63)의 단자전압이 커지고, 플라이휠용 다이오드(62)를 도통상태로 바꾸고, 변환용 인덕터소자(63)로부터 변환용콘덴서소자(64)를 포함하는 회로측으로의 전류로형성회로가 동작한다(변환용 인덕터소자(63)의 자기에너지를 감소시킴). 이에 따라서, 변환용 콘덴서소자(64)의 일단과 직류전원(50)의 일단 사이에 변환직류전압 Vcc-Vg 을 출력한다.

변환용콘덴서소자(64)는 전압변환부(52)의 양극출력단자측(P)과 음극출력단자측(M) 사이에 접속되고, 변환용 인덕터소자(63)를 통하여 공급되는 전류·전압을 평활화하는 필터회로를 구성한다. 이것에 의해, NMOS-FET 스위칭트랜지스터(61)를 고주파 PWM(펄스폭변조)동작하는 것에 의해, 전압변환부(52)의 음극출력단자측의 전위 Vg 를 가변제어한다. 그 결과, 직류전원(50)으로부터 공급되는 직류전압(Vcc)를 전력공급원으로서, 전압변환부(52)의 양극출력단자측과 음극출력단자측 사이에 변환직류전압값 Vcc-Vg 을 산출한다. 여기서, 직류전원(50)의 음극단자를 어스전위(0V)로 한다. 또, 전류전원(50)과 전압변환부(52)에 의해 소요의 직류전압을 공급하는 전압공급블록을 형성한다.

아울러, NMOS-FET 스위칭트랜지스터(61)는, 예를 들어 이중확산 MOS구조의 N채널전계효과형 트랜지스터에 의해 구성되고, 그 전류유출단자측으로부터 전류유입단자측으로 기생소자로서 형성된 스위칭다이오드(61d)를 역접속하여 가지며, 등가회로적으로 접속되어 있다(이와 같은 기생스위칭다이오드(61d)를 형성하지 않도록 집적회로화하여도 됨).

전압변환부(52)의 음극출력단자측에는 3개의 제1 파워증폭부(11, 12, 13)의 전류유출단자측이 공통 접속되어 있다. 제1 파워증폭부(11)는 제1 NMOS-FET 파워트랜지스터(81)를 가지며, 통전제어단자측으로 입력된 제1 전류증폭부(41)의 출력전류 F1 를 증폭하여 출력한다. 여기서, NMOS-FET 파워트랜지스터란 N채널 MOS구조의 전계효과형 파워트랜지스터이다. 제1 NMOS-FET 파워트랜지스터(81)와 NMOS-FET 트랜지스터(91)는, 제1 NMOS-FET파워 커런트미러회로를 구성한다. 여기서, NMOS-FET파워 커런트미러회로란 N채널 MOS구조의 전계효과형 파워트랜지스터를 이용한 전계효과형 파워커런트미러회로이다. NMOS-FET 파워트랜지스터(81)의 셀사이즈를 NMOS-FET 트랜지스터(91)의 셀사이즈의 100배로 하고, 능동영역에서 동작하고 있을 때 100배의 전류증폭률을 구한다. 또한, 제1 NMOS-FET 파워트랜지스터(81)는 이중확산 N채널MOS구조의 전계효과형 트랜지스터에 의해 구성되고, 그 전류유출단자측으로부터 전류유입단자측으로 기생소자로서 형성된 제1 파워다이오드(81d)를 역접속하여 가지며, 등가회로적으로 접속되어 있다.

마찬가지로, 제1 파워증폭부(12)는 제1 NMOS-FET 파워트랜지스터(82)를 가지며, 통전제어단자측에 입력된 제1 전류증폭부(42)의 출력전류(F2)를 소정 증폭하여 출력한다. 제1 NMOS-FET 파워트랜지스터(82)와 NMOS-FET 트랜지스터(92)는 제1 NMOS-FET파워 커런트미러회로를 구성하고, NMOS-FET 파워트랜지스터(82)의 셀사이즈를 NMOS-FET 트랜지스터(92)의 셀사이즈의 100배로 한다. 또한, 제1 NMOS-FET 파워트랜지스터(82)는 이중확산 N채널MOS구조의 전계효과형 트랜지스터에 의해 구성되고, 그 전류유출단자측으로부터 전류유입단자측으로 기생소자로서 형성된 제1 파워다이오드(82d)를 역접속하여 가지며, 등가회로적으로 접속되어 있다.

마찬가지로, 제1 파워증폭부(13)는 제1 NMOS-FET 파워트랜지스터(83)를 가지며, 통전제어단자측에 입력된 제1 전류증폭부(43)의 출력전류(F3)를 증폭하여 출력한다. 제1 NMOS-FET 파워트랜지스터(83)와 NMOS-FET 트랜지스터(93)는 제1 NMOS-FET 파워커런트미러회로를 구성하고, NMOS-FET 파워트랜지스터(83)의 셀사이즈를 NMOS-FET 트랜지스터(93)의 셀사이즈의 100배로 한다. 또한, 제1 NMOS-FET 파워트랜지스터(83)는 이중확산 N채널MOS구조의 전계효과형 트랜지스터에 의해 구성되고, 그 전류유출단자측으로부터 전류유입단자측으로 기생소자로서 형성된 제1 파워다이오드(83d)를 역접속하여 가지며, 등가회로적으로 접속되어 있다.

제1 NMOS-FET 파워트랜지스터(81, 82, 83)의 전류유출단자측은 전압변환부(52)의 음극출력단자측으로 공통 접속되고, 각 전류유입단자측은 코일(2, 3, 4)의 각 전력공급단자에 접속되어 있다. 이에 따라서, 제1 파워증폭부(11, 12, 13)는 각각 각 통전제어단자측으로 입력전류를 증폭한 전류를 코일(2, 3, 4)의 각 전력공급단자로 출력하고, 각각 코일(2, 3, 4)로의 구동전류 I1, I2, I3 의 음극측 전류를 공급한다.

전압변환부(52)의 양극출력단자측에는 3개의 제2 파워증폭부(15, 16, 17)의 전류유입단자측이 공통 접속되어 있다. 제2 파워증폭부(15)는 제2 NMOS-FET 파워트랜지스터(85)를 가지며, 통전제어단자측에 입력된 제2 전류증폭부(45)의 출력전류H1 를 증폭하여 출력한다. 제2 NMOS-FET 파워트랜지스터(85)와 NMOS-FET 트랜지스터(95)는 제2 NMOS-FET 파워커런트미러회로를 구성한다. NMOS-FET 파워트랜지스터(85)의 셀사이즈를 NMOS-FET 트랜지스터(95)의 셀사이즈의 100배로 하고, 능동영역에서 동작할 때는 101배의 전류등폭률을 구한다. 또한, 제2 NMOS-FET 파워트랜지스터(85)는 이중확산 N채널MOS구조의 전계효과형 트랜지스터에 의해 구성되고, 그 전류유출단자측으로부터 전류유입단자측으로 기생소자로서 형성된 제2 파워다이오드(85d)를 역접속하여 가지며, 등가회로적으로 접속되어 있다.

마찬가지로, 제2 파워증폭부(16)는 제2 NMOS-FET 파워트랜지스터(86)를 가지며, 통전제어단자측에 입력된 제2 전류증폭부(46)의 출력전류 H2 를 증폭하여 출력한다. 제2 NMOS-FET 파워트랜지스터(86)와 NMOS-FET 트랜지스터(96)는 제2 NMOS-FET파워 커런트미러회로를 구성하고, NMOS-FET 파워트랜지스터(86)의 셀사이즈를 NMOS-FET 트랜지스터(96)의 셀사이즈의 100배로 한다. 또한, 제2 NMOS-FET 파워트랜지스터(86)는 이중확산 N채널MOS구조의 전계효과형 트랜지스터에 의해 구성되고, 그 전류유출단자측으로부터 전류유입단자측으로 기생소자로서 형성된 제2 파워다이오드(86d)를 역접속하여 가지며, 등가회로적으로 접속되어 있다.

마찬가지로, 제2 파워증폭부(17)는 제1 NMOS-FET 파워트랜지스터(87)를 가지며, 통전제어단자측에 입력된 제2 전류증폭부(47)의 출력전류 H3 를 폭하여 출력한다. 제2 NMOS-FET 파워트랜지스터(87)와 NMOS-FET 트랜지스터(97)는 제2 NMOS-FET파워 커런트미러회로를 구성하고, NMOS-FET 파워트랜지스터(87)의 셀사이즈를 NMOS-FET 트랜지스터(97)의 셀사이즈의 100배로 한다. 또한, 제2 NMOS-FET 파워트랜지스터(87)는 이중확산 N채널MOS구조의 전계효과형 트랜지스터에 의해 구성되고, 그 전류유출단자측으로부터 전류유입단자측으로 기생소자로서 형성된 제2 파워다이오드(87d)를 역접속하여 가지며, 등가회로적으로 접속되어 있다.

제2 NMOS-FET 파워트랜지스터(85, 86, 87)의 전류유입단자측은 저항(31)을 통하여 전압변환부(52)의 양극출력단자측에 공통 접속되고, 각 전류유출단자측을 코일(2, 3, 4)의 각 전력공급단자에 접속되어 있다. 이것에 의해, 제2 파워증폭부(15, 16, 17)는 각각 각 통전제어단자측으로의 입력전류를 증폭한 전류를 코일(2, 3, 4)의 각 전력공급단자에 출력하고, 각각 코일(2, 3, 4)로의 구동전류 I1, I2, I3 의 양극측 전류를 공급한다.

제어신호 형성부(30)는 전류검출용의 저항(31)과 레벨변환회로(32)로 이루어진 전류검출블록 및 비교블록(33)에 의해 구성된다. 구동전류 I1, I2, I3 의 양극측전류의 합성치에 상당하는 코일로의 합성공급전류 Iv 는 전류검출용 저항(31)의 전압강하로서 검출된다. 레벨변환회로(32)는 합성공급전류 Iv 에 따라 동작되는 전류검출신호 Bv 를 출력한다. 비교블록(33)는 지령신호 Ac 와 전류검출신호 Bv 를 비교하고, 양자의 차에 따른 제1 제어전류신호 C1 와 제2 제어전류신호 C2 를 출력한다.

도 3에 제어신호 형성부(30)의 구체적인 구성을 나타내었다. 레벨변환회로(32)는 전압-전류변환회로(151)와 저항(152)을 포함하여 구성된다. 전압-전류변환회로(151)는 합성공급전류 Iv 에 의한 전류검출용 저항(31)의 전압강하에 비례한 전류를 출력하고, 그 출력전류는 저항(152)에 흐르고, 직류전원(50)의 음극단자측(-)을 기준으로 하는 전류검출신호 Bv 를 출력한다.

비교블록(33)의 차동증폭부(161)는 지령신호 Ac 와 전류검출신호 Bv 의 차전압에 응답하여 출력전압 Cg 을 발생한다. 트랜지스터(171, 172)와 저항(173, 174)은 출력전압 Cg 에 비례한 2개의 전류신호를 발생한다. 트랜지스터(171)의 콜렉터전류는 트랜지스터(181, 182)의 커런트미러회로를 통하여, 제1 제어전류신호 C1 로서 출력된다. 트랜지스터(172)의 콜렉터전류는 제2 제어전류신호 C2 로서 출력된다. 여기서, 트랜지스터(171, 172)와 저항(173, 174)을 소정 설계값으로 하고, 제2 제어전류신호(C2)를 제1 제어전류신호(C1)의 2배의 값으로 한다. 아울러, 콘덴서(162)는 차동증폭부(161)에 있어서 로우패스필터를 형성한다.

도 1의 전환신호 발생부(34)는 3상 코일에 3상 전류를 흐르게 하기 위하여, 아날로그적으로 변환되는 3상 전환전류신호(D1, D2, D3)를 출력한다. 도 2에 전환신호 발생부(34)의 구체적인 구성을 나타낸다. 이 예에서는, 전환신호 발생부(34)는 위치검출블록(100)과 전환신호블록(101)에 의해 구성된다.

위치검출블록(100)는 이동체(1)의 발생자속을 검지하는 자전(磁電)변환소자(예를 들면 홀소자)로 된 위치검출소자(111, 112)를 포함하여 구성된다. 위치검출소자(111, 112)는 전기적으로 120도의 각도로 상호간에 분리되어 있으며, 이동체(1)의 이동에 따라서 아날로그적으로 정현파형상으로 변화되는 위치신호 Ja1 과 Jb1 및 Ja2 과 Jb2 를 출력한다. 여기서, Ja1 과 Ja2는 역상의 관계이며(전기적으로 180도의 위상차), Jb1과 Jb2도 역상의 관계이다. 또한, 역상의 신호는 상(相)의 수로 셀 수 없다. 위치신호 Ja2와 Jb2는 저항(113, 114)에 의해 합성되고 3상째의 위치신호 Jc1 를 발생하고, 위치신호 Ja1와 Jb1는 저항(115, 116)에 의해 합성되어 3상째의 위치신호 Jc2를 발생한다. 이것에 의해, 위치검출블록(100)는 전기적으로 120도의 위상차를 가지는 3상의 위치신호 Ja1, Jb1, Jc1 및 Ja2, Jb2, Jc2 를 발생한다.

전환신호블록(101)은는 3상의 위치신호에 따라 동작하여 아날로그적으로 변화하는 정현파형상의 전환전류신호 D1, D2, D3 를 발생한다. 트랜지스터(122)와 (123)는 1상째의 위치신호 Ja1와 Ja2의 차전압에 따라 동작하여 정전류원(121)의 전류를 콜렉터측으로 분류한다. 트랜지스터(123)의 콜렉터전류는 트랜지스터(124, 125)의 커런트미러회로에 의해 2배로 증폭되고, 트랜지스터(125)의 콜렉터로부터 출력된다. 트랜지스터(125)의 콜렉터전류는 정전류원(126)의 전류값과 비교되고, 양자의 차전류가 1상째의 전환전류신호 D1 로서 출력된다. 따라서, 전환전류신호D1는 위치신호 Ja1에 따라 동작하여 아날로그적으로 변화되고, 전기각으로 180도 구간은 전류가 유출되고(양극성의 전류), 다음의 180도 구간은 전류가 유입된다(음극성의 전류).

마찬가지로, 전환전류신호 D2 는 위치신호 Jb1 에 따라 원활하게 변화하고, 전기각으로 180도 구간은 전류가 유출되고(양극성의 전류), 다음의 180도 구간은 전류가 유입된다(음극성의 전류).

마찬가지로, 전환전류신호(D3)는 위치신호(Jc1)에 따라 원활하게 변화되고, 전기각으로 180도 구간은 전류가 유출되고(양극성의 전류), 다음의 180도 구간은 전류가 유입된다(음극성의 전류). 이에 따라, 전환전류신호 D1, D2, D3 는 정현파상의 3상 전류신호가 된다.

도 1의 분배신호 발생부(36)는 제1 분배기(37)와 제2 분배기(38)를 포함하여 구성되어 있다. 제1 분배기(37)는 전환신호 발생부(34)의 3상 전환전류신호 D1, D2, D3 에 따라 제어신호 형성부(30)의 제1 제어전류신호 C1 를 분배하고, 원활하게 변화되는 3상의 제1 분배전류신호 E1, E2, E3 를 발생한다. 제2 분배기(38)는 전환신호 발생부(34)의 3상 전환전류신호 D1, D2, D3 에 따라 제어신호 형성부(30)의 제2 제어전류신호 C2 를 분배하고, 원활하게 변화되는 3상의 제2 분배전류신호G1, G2, G3 를 발생한다.

도 4에 분배신호 발생부(36)의 구체적인 구성을 나타낸다. 제1 분배기(37)는 3개의 제1 입력트랜지스터(201, 202, 203)와 3개의 제1 분배트랜지스터(205, 206, 207)에 의해 구성되어 있다. 각각의 제1 입력트랜지스터(201, 202, 203)의 통전제어단자와 전류경로단자쌍의 신호입력단자는, 전환신호 발생부(34)의 3상의 전환전류신호 D1, D2, D3 가 각각 공급되는 전류유입유출단자측에 접속되어 있다. 제1 입력트랜지스터(201, 202, 203)의 전류경로단자쌍의 신호출력단은 공통 접속되어 있다. 제1 분배트랜지스터(205, 206, 207)의 전류신호입력단자측은 공통 접속되고, 공통접속단자측에 제어신호 형성부(30)의 제1 제어전류신호 C1 가 입력된다. 제1 분배트랜지스터(205, 206, 207)는 각각의 통전제어단자측을 3상의 전환전류신호D1, D2, D3 가 각각 공급되는 전류유입유출단자측에 접속되어 있다. 이것에 의해, 3개의 제1 분배트랜지스터(205, 206, 207)는 그 전류신호 출력단자측으로부터 3상의 제1 분배전류신호 E1, E2, E3 를 출력한다.

또, 제1 입력트랜지스터(201, 202, 203)와 제1 분배트랜지스터(205, 206, 207)는 같은 형의 트랜지스터를 사용한다. 여기서는, 제1 입력트랜지스터(201, 202, 203)와 제1 분배트랜지스터(205, 206, 207)에 PNP형 바이폴라트랜지스터를 사용한다. 제1 입력트랜지스터(201, 202, 203)의 통전제어단자는 베이스단자, 전류경로단자쌍의 신호입력단자는 콜렉터단자, 전류경로단자쌍의 신호출력단자는 에미터단자로 한다. 제1 분배트랜지스터(205, 206, 207)의 통전제어단자는 베이스단자, 전류신호 입력단자는 에미터단자, 전류신호출력단자는 콜렉터단자로 한다.

제2 분배기(38)는 3개의 제2 입력트랜지스터(211, 212, 213)와 3개이 제2 분배트랜지스터(215, 216, 217)에 의해 구성되어 있다. 각각의 제2 입력트랜지스터(211, 212, 213)의 통전제어단자와 전류경로단자쌍의 신호입력단자는 전환신호 발생부(34)의 3상의 전환전류신호 D1, D2, D3 가 각각 공급되는 전류유입유출단자측에 접속되어 있다. 제2 입력트랜지스터(211, 212, 213)의 전류경로단자쌍의 신호출력단자는 공통 접속되어 있다. 제2 분배트랜지스터(215, 216, 217)의 전류신호입력단자측은 공통 접속되고, 공통접속단자측에 제어신호 형성부(30)의 제2 제어전류신호 C2 가 입력된다. 제2 분배트랜지스터(215, 216, 217)는 각각의 통전제어단자측을 3상의 전환전류신호 D1, D2, D3 가 각각 공급되는 전류유입유출단자측에 접속되어 있다. 이에 따라서, 3개의 제2 분배트랜지스터(215, 216, 217)는 그 전류신호출력단자측으로부터 3상의 제2 분배전류신호 G1, G2, G3 를 출력한다.

또, 제2 입력트랜지스터(211, 212, 213)와 제2 분배트랜지스터(215, 216, 217)는 같은 형의 트랜지스터를 사용한다. 게다가, 제1 입력트랜지스터(201, 202, 203)의 트랜지스터의 형을 제2 입력트랜지스터(211, 212, 213)의 트랜지스터형과는 극성이 다르게 한다. 여기서는, 제2 입력트랜지스터(211, 212, 213)와 제2 분배트랜지스터(215, 216, 217)에 NPN형 바이폴라트랜지스터를 사용한다. 제2 입력트랜지스터(211, 212, 213)의 통전제어단자는 베이스단자, 전류경로단자쌍의 신호입력단자는 콜렉터단자, 전류경로당자쌍의 신호출력단자는 에미터단자로 한다. 제2 분배트랜지스터(215, 216, 217)의 통전제어단자는 베이스단자, 전류신호입력단자는 에미터단자, 전류신호출력단자는 콜렉터단자로 한다.

또한, 기준전압원(220) 및 트랜지스터(221, 222)는 소정 전압공급부를 구성하고, 제1 입력트랜지스터(201, 202, 203)의 공통접속단에 제1 직류전압을 공급하고, 제2 입력트랜지스터(211, 212, 213)의 공통 접속단에 제2 직류전압을 공급한다.

이에 따라서, 전환전류신호 D1 가 음극측전류일 때에는 제1 입력트랜지스터(201)에 전류를 통전하고, 제2 입력트랜지스터(211)에는 전류가 흐르지 않는다. 또, 전환전류신호 D1 가 양극측 전류일 때에는 제2 입력트랜지스터(211)에 전류를 통전하고, 제1 입력트랜지스터(201)에는 전류가 흐르지 않는다. 즉, 전환전류신호D1 의 극성에 따라서 제1 입력트랜지스터(201)와 제2 입력트랜지스터(211)에 상보적으로 원활한 전류를 공급하고, 제1 입력트랜지스터(201)와 제2 입력트랜지스터(211)에 동시에 전류가 흐르는 일은 없다.

마찬가지로, 전환전류신호 D2 가 음극측전류일 때에 제1 입력트랜지스터(202)에 전류를 통전하고, 양극측전류일 때에는 제2 입력트랜지스터(212)에 전류를 통전한다. 마찬가지로, 전환전류신호 D3 가 음극측전류일 때에 제1 입력트랜지스터(203)에 전류를 통전하고, 양극측전류일 때에 제2 입력트랜지스터(213)에 전류를 통전한다.

제1 분배기(37)의 제1 분배트랜지스터(205, 206, 207)는 제1 입력트랜지스터(201, 202, 203)에 흐르는 3상 전류에 따라 동작하여, 제1 제어전류신호 C1 를 각각의 전류신호출력단자측에 분배하고, 3상의 제1 분배전류신호 E1, E2, E3 를 발생한다. 따라서, 3상의 제1 분배전류신호 E1, E2, E3 는 3상의 전환전류신호 D1, D2, D3 의 음극측전류에 따라서 원활하게 변화되고, 분배전류신호 E1, E2, E3 의 합성치는 제1 제어전류신호 C1 와 같아진다.

마찬가지로, 제2 분배기(38)의 제2 분배트랜지스터(215, 216, 217)는 제2 입력트랜지스터(211, 212, 213)에 흐르는 3상 전류에 따라 동작하여, 제2 제어전류신호(C2)를 각각의 전류신호출력단자측에 분배하고, 3상의 제2 분배전류신호 G1, G2, G3 를 발생한다. 따라서, 3상의 제2 분배전류신호 G1, G2, G3 는 3상의 전환전류신호 D1, D2, D3 의 양극측전류에 따라서 원활하게 변화되고, 분배전류신호 G1, G2, G3 의 합성치는 제2 제어전류신호 C2 와 같아진다.

제1 분배전류신호 E1, E2, E3 는 120도의 위상차를 가지며, 제2 분배전류신호 G1, G2, G3 는 120도의 위상차를 가진다. 제1 분배전류신호 E1 와 제2 분배전류신호 G1 는 180도의 위상차를 가지면서 상보적으로 원활하게 변화되고, E1 와 G1는 반드시 한쪽이 제로가 된다. 마찬가지로, 제1 분배전류신호 E2 와 제2 분배전류신호 G2 는 180도의 위상차를 가지면서 상보적으로 원활하게 변화되고, E2와 G2는 반드시 한쪽이 제로가 된다. 또한, 제1 분배전류신호 E3와 제2 분배전류신호 E3는 180도의 위상차를 가지면서 상보적으로 원활하게 변화되고, E3와 G3 는 반드시 한쪽이 제로가 된다.

도 1의 제1 분배기(37)의 제1 분배전류신호 E1, E2, E3 는 각각 제1 전류증폭부 41, 42, 43 에 입력된다. 제1 전류증폭부 41, 42, 43 는 각각 제1 분배전류신호 E1, E2, E3 를 소정 배로 전류 증폭하여 제1 증폭전류신호 F1, F2, F3 를 발생하고, 제1 파워증폭부(11, 12, 13) 의 각 통전제어단자측에 공급한다. 제1 파워증폭부 11, 12, 13 는 3상의 제1 증폭전류신호 F1, F2, F3 를 각각 전류 증폭하고, 각 전류유입단자측으로부터 코일(2, 3, 4)에 구동전류 I1, I2, I3 의 음극측전류를 공급한다.

도 5에 제1 전류증폭부(41, 42, 43)의 구체적인 구성을 나타낸다. 제1 전류증폭부(41)는 트랜지스터(231, 232)에 의한 전단의 커런트미러회로와 트랜지스터(233, 234)와 저항(235, 236)에 의한 후단의 커런트미러회로를 가지며, 전단과 후단의 커런트미러회로를 종속 접속한 제1 증폭부커런트미러회로에 의해 구성되어 있다. 트랜지스터 (231)과 (232)의 에미터의 면적비를 1로 하고, 전단의 커런트미러회로의 전류증폭률을 1로 한다. 트랜지스터 (233)와 (234)의 에미터면적비를 50배, 저항 (236)과 (235)의 저항비를 50배로 하여 후단의 커런트미러회로의 전류증폭률을 50배로 한다. 그 결과, 제1 전류증폭부(41)의 제1 증폭부 커런트미러회로는 전류증폭률로 50배의 증폭을 행한다. 마찬가지로, 제1 전류증폭부(42)는 트랜지스터(241, 242, 243, 244)와 저항(245, 246)에 의한 제1 증폭부 커런트미러회로에 의해 구성되고, 전류증폭률로 50배의 증폭을 행한다.

마찬가지로, 제1 전류증폭부(43)는 트랜지스터(251, 252, 253, 254)와 저항(255, 256)에 의한 제1 증폭부 커런트미러회로에 의해 구성되고, 전류증폭률로 50배의 증폭을 행한다. 이에 따라서, 제1 전류증폭부(41, 42, 43)는 3상의 제1 분배전류신호 E1, E2, E3 를 50배 증폭한 3상의 제1 증폭전류신호(F1, F2, F3)를 발생하고, 제1 파워증폭부(11, 12, 13)의 제1 파워 커런트미러회로의 각 통전제어단자측에 공급한다.

도 1의 제2 분배기(38)의 제2 분배전류신호 G1, G2, G3 는 각각 제2 전류증폭부(45, 46, 47)에 입력된다. 제2 전류증폭부(45, 46, 47)는 각각 제2 분배전류신호 G1, G2, G3 를 소정 배로 전류 증폭한 제2 증폭전류신호 H1, H2, H3 를 발생한다. 고전압출력부(53)는 고주파 펄스신호에 따라 동작하여 승압용 콘던서에 충전·축적시키고, 직류전원(50)의 양극단자측 전위 Vcc 보다도 높은 고전위점 전위 Vu를 발생한다. 제2 전류증폭부(45, 46, 47)는 제2 증폭전류신호 H1, H2, H3 를 고전압출력부(53)의 고전위점 Vu 으로부터 제2 파워증폭부(15, 16, 17)의 각 통전제어단자측에 공급한다. 제2 파워증폭부(15, 16, 17)는 3상의 제2 증폭전류신호 H1, H2, H3 를 각각 전류 증폭하고, 각 전류유출단자측으로부터 코일(2, 3, 4)에 구동전류(I1, I2, I3)의 양극측 전류를 공급한다.

도 6에 제2 전류증폭부(45, 46, 47)와 고전압출력부(53)의 구체적인 구성을 나타낸다. 고전압출력부(53)는 100kHz정도의 고주파펄스신호 Pa 를 출력하는 펄스발생회로(421)와, 제1 승압용 콘덴서(411)와, 제2 승압용 콘덴서(412)와 다이오드(425∼428)로 된 제1 전압제한회로와, 다이오드(429)로 이루어진 제2 전압제한회로를 포함하여 구성되어 있다. 펄스발생회로(421)의 펄스신호 Pa 에 따라 동작하여 인버터회로(422)가 디지탈적으로 변화된다.

인버터회로(422)가 L(예를 들면, 직류전원(50)의 음극단자측전위)일 때에는 다이오드(423)를 통하여 제1 승압용 콘덴서(411)가 충전된다.

인버터회로(422)가 H(예를 들면, 직류전원(50)의 양극단자측 전위)로 변하면, 제1 승압용 콘덴서(411)에 축적된 전하는 다이오드(424)를 통하여 제2 승압용 콘덴서(412)로 이동하고, 제2 승압용 콘덴서(412)를 충전·축적한다. 그 결과, 제2 승압용 콘덴서(412)의 단자에는 전압변환부(52)의 양극출력단자측 전위보다도 고전위가 되는 고전위점 전위 Vu 가 출력된다. 고전위점 전위 Vu 는 제2 전류증폭부(45, 46, 47)에 접속되어 있다.

또, 제2 승압용 콘덴서(412)의 충전을 계속하면, 고전위점의 전압 Vu 이 매우 높아지고, 집적회로화된 트랜지스터나 다이오드의 내압 파괴를 일으킬 우려가 있다. 그래서, 고전위점 전압 Vu 이 소정값 이하가 되지 않도록 다이오드(425∼428)에 의한 제1 전압제한회로로 제한하였다. 또한, 내압파괴의 우려가 없다면, 제1 전압제한회로를 없게 하여도 된다.

또, 제2 증폭전류신호 H1, H2, H3 는 제2 승압용 콘덴서(412)의 전하를 방전시키도록 작용한다. 모터 기동시 등과 같은 대전류동작이 장시간 계속되면, 제2 승압용 콘덴서(412)의 충전·축적전하가 부족하고, 고전압출력부(53)의 출력전압점의 전위 Vu 가 현저하게 저하되는 경우도 있다. 그 때문에, 회로동작이 일시적으로 불안정하게 되며, 기동동작이 저해될 우려가 있다. 그래서, 다이오드(429)에 의한 제2 전압제한회로를 설치하여 고전압출력부(53)의 고전위점 전위 Vu 가 대폭적으로 작아지지 않게 제한하였다.

아울러, 전류레벨이 작은 통상의 제어상태에서는 제2 전압제한회로는 동작하지 않는다. 또한, 전위 Vu 의 변동이 작을 경우에는 제2 전압제한회로를 없애도 된다.

제2 전류증폭부(45)는 트랜지스터(261, 262)와 저항(263, 264)에 따른 제2 증폭부 커런트미러회로에 의해 구성되어 있다. 트랜지스터(261, 262)의 에미터 면적비를 50배, 저항(264, 263)의 저항비를 50배로 하여 전류증폭률을 50배로 한다. 그 결과, 제2 전류증폭부(45)의 제2 증폭부 커런트미러회로는 전류증폭률로 50배의 증폭을 행한다. 마찬가지로, 제2 전류증폭부(46)는 트랜지스터(271, 272)와 저항(273, 274)에 의한 제2 증폭부 커런트미러회로에 의해 구성되고, 전류증폭률로 50배의 증폭을 행한다.

마찬가지로, 제2 전류증폭부(47)는 트랜지스터(281, 282)와 저항(283, 284)에 의한 제2 증폭부 커런트미러회로에 의해 구성되고, 전류증폭률로 50배의 증폭을 행한다. 이것에 의해, 제2 전류증폭부(45, 46, 47)는 3상의 제2 분배전류신호 G1, G2, G3 를 각각 50배의 증폭된 3상의 제2 증폭전류신호 H1, H2, H3 를 발생하고, 고전압출력부(53)의 고전위점 Vu 으로부터 제2 파워증폭부(15, 16, 17)의 제2 파워 커런트미러회로의 각 통전제어단자측으로 공급한다.

도 1의 스위칭제어부(51)는 제1 파워증폭부(11, 12, 13)의 전류유입단자측과 전류유출단자측 사이의 3상의 동작전압을 검출하고, 최소한 동작전압치에 따른 동작제어신호 Vd 를 출력한다. 전압변환부(52)는 PWM부(65)에 있어서 스위칭제어부(51)의 동작제어신호(Vd)에 따라 동작하는 펄스폭을 가지는 소정의 고주파의 PWM신호 Sw (펄스폭변조신호)를 발생하고, NMOS-FET 스위칭트랜지스터(61)를 고주파 스위칭동작시킨다[NMOS-FET 스위칭트랜지스터(61)이 항상 온상태가 되는 경우도 포함함].

즉, 스위칭제어부(51)의 동작제어신호 Vd 에 따라 동작하여 전압변환부(52)의 NMOS-FET 스위칭트랜지스터(61)의 PWM스위칭동작이 제어된다. 전압변환부(52)는 직류전원(50)의 직류전압 Vcc 을 전력공급원으로서, NMOS-FET 스위칭트랜지스터(61)의 PWM스위칭동작에 따른 변환직류전압 Vcc-Vg 을 발생한다.

도 7에 스위칭제어부(51)와 전압변환부(52)의 구체적인 구성을 나타낸다. 스위칭제어부(51)는 동작전위검출부(285)와 기준측전위부(286)와 전위비교부(287)에 의해 구성되어 있다. 동작전위검출부(285)는 제1 파워증폭부(11, 12, 13)의 제1 NMOS-FET 파워트랜지스터(81, 82, 83)의 전류유입단자측에 발생하는 3상의 전위Va, Vb, Vc 에서 최소의 전위값을 다이오드(292, 293, 294)와 정전류원(291)에 의해 검출되고, 검출전압신호 Wa 를 발생한다.

기준측 전위부(286)는 제1 파워증폭부(11, 12, 13)의 공통접속단자측의 전위Vg 를 다이오드(297)와 정전류원(295)과 저항(296)에 의해 검출하고, 공통접속단자측 전위 Vg 보다도 높은 기준측 전압신호 Wb 를 저항(296)의 단자에 발생한다.

전위비교블록(287)는 검출전압신호 Wa 와 기준측전압신호 Wb 를 차동증폭부(298)에 의해 비교한다. 차동증폭부(298)는 그 차전압을 증폭하여 동작제어신호 Vc를 출력한다. 이것에 의해, 3개의 제1 파워증폭부의 전류유입단자측과 전류유출단자측 간의 통전시의 동작전압에 따라 동작하는 동작제어신호 Vd 를 얻을 수 있다. 또한, 콘덴서(299)는 차동증폭부(298)에 있어서 로우패스필터를 형성한다.

전압변환부(52)의 PWM부(65)는 삼각파발생회로(301)와 비교기(302)를 포함하여 구성되어 있다. 비교기(302)는 삼각파발생회로(301)의 200kHz의 삼각파신호(Vh)와 스위칭제어부(51)의 동작제어신호(Vd)를 비교하고, 동작제어신호 Vd 에 따라 동작하는 PWM전압신호 Sw 를 발생한다. PWM신호 Sw 는 NMOS-FET 스위칭트랜지스터(61)의 통전제어단자측에 공급되고, PWM신호(Sw)에 따라 동작하여 NMOS-FET 스위칭트랜지스터(61)는 온·오프 동작을 한다.

NMOS-FET 스위칭트랜지스터(61)는 직류전원(50)의 양극단자측으로부터 변환용 인덕터소자(63)로의 자기에너지를 보충하는 전력공급로를 고주파 스위칭한다. 전류로 형성회로를 구성하는 플라이휠용 다이오드(62)는 NMOS-FET 스위칭트랜지스터(61)의 고주파스위칭동작에 상보적으로오프·온-온 동작을 하고, 변환용 인덕터소자(63)에서 변환용 콘덴서소자(64)로의 전류로를 형성한다.

NMOS-FET 스위칭트랜지스터(61)의 고주파 스위칭에 따른 변환용 인덕터소자(63)의 자기에너지의 증가·감소에 따라서 변환용 콘덴서소자(64)의 일단과 직류전원(50)의 일단 사이에 변환직류전압 Vcc-Vg 을 출력한다.

이와 같이, 직류전원(50)의 직류전압을 전력공급원으로 하여, NMOS-FET 스위칭트랜지스터(61)는 동작제어신호 Vd 에 따라서 고주파 PWM동작(펄스폭 변조동작)을 하고, 전압변환부(52)의 음극출력단자측의 전위 Vg 를 가변 제어하고, 전압변환부(52)의 양극출력단자측과 음극출력단자측 간에 변환직류전압값 Vcc-Vg 을 출력한다.

변환직류전압 Vcc-Vg 은 병렬 접속된 제1 파워증폭부(11, 12, 13)와 병렬접속된 제2 파워증폭부(15, 16, 17)에 공급된다. 이에 따라, 제1 파워증폭부(11, 12, 13)의 통전시의 동작전압은 소정의 작은 값으로 제어된다. 또한, NMOS-FET 스위칭트랜지스터(61)를 항상 온상태 혹은오프·온상태로 동작시키는 경우도 있고, 전압변환부(52)의 전압가변범위는 매우 넓다.

도 1의 제1 파워증폭부(11, 12, 13)의 제1 파워트랜지스터(81, 82, 83)와 제2 파워증폭부(15, 16, 17)의 제2 파워트랜지스터(85, 86, 87)와 전압변환부(52)의 스위칭트랜지스터(61)는, 제어신호 형성부(30)나 전환신호 발생부(34)나 분배신호 발생부(36)나 제1 전류증폭부(41, 42, 43)나 제2 전류증폭부(45, 46, 47)나 스위칭제어부(51)나 전압변환부(52)나 고전압출력부(53)의 소요 트랜지스터나 저항등과 함께 단일한 실리콘기판상에 접합 분리되어 집적회로화되어 있다.

도 8에 집적회로 프로세스의 일예를 나타낸다. P형 실리콘기판상에 소요의 N+층이나 N-층이나 P+층이나 P-층등을 확산시켜서 각종 트랜지스터를 형성한다. 번호 (191)은 이중확산 N 채널 MOS 구조의 FET 전계효과트랜지스터의 예이며, 제1 NMOS-FET 파워트랜지스터나 제2 NMOS-FET 파워트랜지스터나 NMOS-FET 스위칭트랜지스터로서 사용한다.

번호 (192)는 NPN형 바이폴라트랜지스터의 예로, 신호증폭트랜지스터로서 사용한다. 번호 (193)은 PNP형 바이폴라트랜지스터의 예로, 신호증폭트랜지스터로서 사용한다.

번호 (194)는 P채널 및 N채널의 CMOS-FET 전계효과트랜지스터의 예로, 논리신호처리에 사용한다. 또, 각 트랜지스터 사이에는 어스전위(0V)에 접속된 실리콘기판과 같은 전위가 되는 P층에 의해 접합 분리된다.

접합 분리된 집적회로는 유전분리된 집적회로와 비교하여, 저가의 제조프로세스를 이용하여 작은 1칩 기판상에 다수의 파워용 트랜지스터소자나 신호용 트랜지스터를 고밀도로 집적화할 수 있다. 즉, 저렴하게 집적회로화할 수 있다. 또한, 구체적인 마스크배치는 설계사항으로, 그 상세한 설명은 생략한다.

다음으로, 도 1의 모터의 전체적인 동작에 대하여 간단히 설명한다. 전환신호 발생부(34)는 원활하게 변화하는 3상의 전환전류신호 D1, D2, D3 를 발생하고, 분배신호 발생부(36)에 공급한다. 제1 분배기(37)는 제어신호 형성부(30)의 제1 제어전류신호 C1 를 3상의 전환전류신호 D1, D2, D3 에 따라 동작하여 분배하고, 3상의 제1 분배전류신호 E1, E2, E3 를 출력한다.

제1 전류증폭부(41, 42, 43)는 각각 제1 분배전류신호 E1, E2, E3 를 소정의 배로 전류 증폭한 제1 증폭전류신호 F1, F2, F3 를 출력하고, 제1 파워증폭부(11, 12, 13)의 각 통전제어단자측에 공급한다. 제1 파워증폭부(11, 12, 13)의 제1 NMOS-FET 파워트랜지스터(81, 82, 83)는 각각 제1 증폭전류신호 F1, F2, F3 를 전류 증폭하고, 3상의 코일(2, 3, 4)에 구동전류 I1, I2, I3 의 음극측전류를 공급한다.

또한, 제어신호 형성부(30)와 제1 분배기(37)와 제1 전류증폭부(41, 42, 43)는 제1 분배제어블록을 형성하고, 전환신호 발생부(34)의 출력신호 D1, D2, D3에 따라 동작하여 제1 파워증폭부(11, 12, 13)의 통전을 분배 제어한다.

한편, 제2 분배기(38)는 제어신호 형성부(30)의 제2 제어전류신호(C2)를 3상의 전환전류신호 D1, D2, D3 에 따라 동작하여 분배하고, 3상의 제2 분배전류신호G1, G2, G3 를 출력한다. 제2 전류증폭부(45, 46, 47)는 각각 제2 분배전류신호G1, G2, G3 를 소정의 배로 전류 증폭한 제2 증폭전류신호 H1, H2, H3 를 출력하고, 제2 파워증폭부(15, 16, 17)의 각 통전제어단자측에 공급한다.

제2 파워증폭부(15, 16, 17)의 제2 NMOS-FET 파워트랜지스터(85, 86, 87)는 각각 제2 증폭전류신호 H1, H2, H3 를 전류 증폭하고, 3상의 코일(2, 3, 4)에 구동전류 I1, I2, I3 의 양극측전류를 공급한다. 그리고, 제어신호 형성부(30)와 제2 분배기(38)와 제2 전류증폭부(45, 46, 47)는 제2 분배제어블록을 형성하고, 전환신호 발생부(34)의 출력신호 D1, D2, D3 에 따라 동작하여 제2 파워증폭부(15, 16, 17)의 통전을 분배 제어한다.

제어신호 형성부(30)의 전류검출용 저항(31)은 구동전류(I1, I2, I3)의 양극측전류의 합성치인 합성공급전류 Iv 를 검출하고, 레벨변환회로(32)를 통하여 합성공급전류 Iv 에 따른 전류검출신호 Bv 를 발생한다. 비교블록(33)는 지령신호 Ac와 전류검출신호 Bv를 비교하고, 그 비교결과에 따른 제1 제어전류신호 C1와 제2 제어전류신호 C2를 출력한다.

제1 제어전류신호 C1와 제2 제어전류신호 C2는 비례하여 변화되고, C2 의 절대값을 C1 의 절대값의 2배로 하였다. 그 결과, 제1 분배제어블록[제어신호 형성부(30), 제1 분배기(37), 제1 전류증폭부(41, 42, 43)]과 제1 파워증폭부(11, 12, 13)에 의해 합성공급전류(Iv)를 지령신호(Ac)에 따라 동작하는 소정 값으로 하는 귀환루프가 구성되고, 코일(2, 3, 4)로의 공급전류가 제어된다.

또한, 제2 분배제어블록[제어신호 형성부(30), 제2 분배기(38), 제2 전류증폭부(45, 46, 47)]과 제2 파워증폭부(15, 16, 17)는, 제2 파워증폭부(15, 16, 17)의 제2 NMOS-FET 파워트랜지스터(85, 86, 87)를 부분적으로 포화 동작시키면서, 원활하게 변화하는 구동전류(I1, I2, I3)의 양극측 전류를 코일(2, 3, 4)로 공급한다.

제1 분배제어블록과 제1 파워증폭부의 합성전달이득[제어신호 형성부(30), 제1 분배기(37), 제1 전류증폭부(41, 42, 43), 제1 파워증폭부(11, 12, 13)의 포워드이득]에 비하여, 제2 분배제어블록과 제2 전류증폭부의 합성전달이득[제어신호 형성부(30), 제2 분배기(38), 제2 전류증폭부(45, 46, 47)와 제2 파워증폭부(15, 16, 17)의 포워드이득]을 크게 하고, 전체의 회로동작의 안정화를 꾀하고 있다.

즉, 제2 파워증폭부의 제2 NMOS-FET 파워트랜지스터를 부분적으로 확실하게 저항전압강하로 포화 동작시켜서, 제1 파워증폭부의 제1 NMOS-FET 파워트랜지스터에 의해 코일로의 공급전류를 제어하는 것을 가능하게 하였다. 여기서, MOS-FET 트랜지스터에 있어서의 저전압강하의 포화동작이란, 전류유입단자측과 전류유출단자측의 전압강하가 저항성 전압의 강하에 의한 비능동영역 또는 저항성영역에 있어서의 동작을 의미한다. 즉, 저항성영역에서의 트랜지스터의 전압강하는 트랜지스터를 통하는 전류에 비례 또는 거의 비례하여 변한다.

제2 NMOS-FET 파워트랜지스터는, 전류로의 전환기간에 있어서 능동영역내에서 전류증폭작용을 하여 원활하게 전류값을 변화시키는데, 전환후의 기간에 있어서 저항성영역, 또는 비저항성영역내의 저항동작을 행한다.

또, 제1 NMOS-FET 파워트랜지스터(81, 82, 83)는 능동영역내에서 동작하여 합성공급전류의 제어를 행하고, 그 전환기간에 있어서도 전류제어를 하면서 아날로그적으로 전류값을 변화시킨다.

동일 상의 제1 분배전류신호 E1 와 제2 분배전류신호 G1 는 180도의 위상차를 가지고 상보적으로 흐른다. 따라서, 제1 파워증폭부 (11)와 제2 파워증폭부(15)는 상보적으로 동작하고, 원활하게 연속적으로 변화하는 양방향의 구동전류(I1)가 코일(2)로 공급된다.

마찬가지로, 제1 분배전류신호 E2 와 제2 분배전류신호 G2 가 180도의 위상차를 가지고 상보적으로 흐르고, 제1 파워증폭부(12)와 제2 파워증폭부(16)는 상보적으로 동작하고, 아날로그적으로 연속적으로 변화하는 양방향의 구동전류 I2가 코일(3)에 공급된다.

마찬가지로, 제1 분배전류신호 E3와 제2 분배전류신호 G3가 180도의 위상차를 가지고 상보적으로 흐르고, 제1 파워증폭부(13)와 제2 파워증폭부(17)는 상보적으로 동작하고, 원활하게 연속적으로 변화하는 양방향의 구동전류 I3가 코일(4)에 공급된다.

이와 같이, 동일 상의 제1 파워증폭부와 제2 파워증폭부가 동시에 통전상태가 되는 일이 없기 때문에, 전압변환부(52)의 양극출력단자측과 음극출력단자측 사이의 단락전류가 발생하지 않는다. 그 결과, 파워트랜지스터의 과잉 발열이나 과전류에 의한 파괴가 생기지 않게 되고, 집적회로의 과전류파괴나 이상현상은 발생하지 않는다.

또, 아날로그적으로 변화되는 연속적인 구동전류 I1, I2, I3 가 코일(2, 3, 4)에 공급되므로, 코일(2, 3, 4)에 있어서의 스파이크전압이 발생하지 않으며, 기생소자인 제1 파워다이오드(81d, 82d, 83d)나 제2 파워다이오드(85d, 86d, 87d)를 통한 이상전류가 흐르는 일도 없다. 따라서, 모터의 발생구동력의 맥동은 현저하게 작아진다.

스위칭제어부(51)는 통전시의 제1 파워증폭부(11, 12, 13)의 3상의 동작전압 내에서 최소 동작전압을 검출하고, 동작제어신호 Vd를 출력한다. 전압변환부(52)는 동작제어신호 Vd에 따라 동작하여 NMOS-FET 스위칭트랜지스터(61)를 고주파 스위칭동작시키고, 양극출력단자측과 음극출력단자측 간의 변환직류전압 Vcc-Vg을 가변 제어한다. 이에 따라서, 스위칭제어부(51)와 전압변환부(52)에 의해 제1 파워증폭부(11, 12, 13)의 검출동작전압을 소정의 작은 값으로 제어하는 제어루프가 형성된다. 그 결과, 제1 파워증폭부(11, 12, 13)에 있어서의 전력손실·발열은 작아진다.

또, 전압변환부(52)는 NMOS-FET 스위칭트랜지스터(61)에 의해 변환용 인덕터소자(63)로의 전력공급로를 스위칭시켜서 전압 변환하므로, 전압변환부(52)에 있어서의 전력 손실은 작다. 특히, PWM신호 Sw에 의해 NMOS-FET 스위칭트랜지스터(61)을 완전히 온-오프 동작시키므로, NMOS-FET 스위칭트랜지스터(61)의 발열은 극히 작다.

본 실시예에서는 집적회로화에 최적인 모터구성으로 되어 있다. 우선, 파워소자로서 MOS-FET 스위칭트랜지스터와 MOS-FET 파워트랜지스터를 사용하여 구성하므로, 작은 칩상에 집적회로화하는 것이 가능하다. 특히, 최근의 검토에 의해 MOS-FET 파워소자를 저가로 동일 칩상에 집적회로화하여 실현할 수 있는 목표가 세워져 왔다.

또, 제어신호 형성부(30)나 전환신호 발생부(34)나 분배신호 발생부(36)나 제1 전류증폭부(41, 42, 43)나 전류증폭기(45, 46, 47)나 스위칭제어부(51)나 전압변환부(52)나 고전압출력부(53)의 소요 트랜지스터나 다이오드나 저항등의 반도체소자를, 상기의 MOS-FET 파워트랜지스터 및 MOS-FET 스위칭트랜지스터나 동일한 칩상에 접합 분리하여 집적회로화하고 있다.

접합분리된 집적회로는, 유전분리된 집적회로와 비교하여 작은 칩기판상에 고밀도로 집적화할 수 있다. 그 결과, 저렴하게 실현할 수 있다. 또한, 제1 NMOS-FET 파워트랜지스터나 제2 NMOS-FET 파워트랜지스터로서 이중확산 MOS 구조의 전계효과형 트랜지스터를 사용하고, 작은 칩사이즈로 집적화한다.

이중확산 MOS구조의 전계효과형 트랜지스터를 사용한 경우에는, 전류유출단자측으로부터 전류유입단자측으로 기생파워다이오드가 형성된다. 그러나, 전류로의 전환을 원활하게 행하고 있기 때문에, 기생파워다이오드의 동작을 방지하고, 구동전류의 맥동을 작게 한다.

또, 본 실시예에서는 접합분리부분에 형성되는 기생트랜지스터소자의 동작을 방지하고, 집적회로화에 적합한 구성으로 한다. 도 8에 나타낸 바와 같이, 접합 분리기술을 이용한 집적회로는 고밀도집적에 적합한 저가의 IC를 실현할 수 있다. 그러나, 직류전원의 음극단자측(어스전위)에 접속된 접합분리부분을 베이스단자로 하는 다수의 기생트랜지스터소자가 형성되는 결점이 있다.

통상적으로, 이들 기생트랜지스터가 동작하지 않도록 역바이어스되어 있다. 그러나, 집적된 트랜지스터의 단자전위가 어스전위보다도 다이오드의 순방향전압만큼 낮아지면 기생트랜지스터가 동작하고, 집적된 다른 트랜지스터로부터 전류를 빼내는 현상이 발생한다. 모터와 같이, 인덕턴스작용을 가지는 코일이나 변환용 인덕터소자에 대전류를 공급하는 용도에서는, 기생트랜지스터가 동작하면 집적된 트랜지스터의 작용을 현저하게 방해하여 정상적인 회로동작을 할 수 없게 된다.

본 실시에의 NMOS-FET 스위칭트랜지스터(61)는 그 전류유출단자측을 직류전원(50)의 음극단자측에 접속하고, 그 전류유입단자측와 변환용 인덕터소자(63)의 일단이 접속되고, 직류전원(50)의 양극단자측으로부터 변환용 인덕터소자(63)으로의 자기 에너지를 보충하는 전력공급로를 고주파스위칭한다. 전류로 형성회로인 플라이휠용 다이오드(62)는 변환용 인덕터소자(63)의 일단과 직류전원(50)의 양극단자측 사이에 접속되고, NMOS-FET 스위칭트랜지스터(61)의 고주파스위칭동작에 상보적으로 온-오프동작하고, 변환용 인덕터소자(63)로부터 변환용 콘덴서소자(64)로의 전류로를 형성한다.

변환용 콘덴서소자(64)의 일단과 직류전원(50)의 일단 사이의 변환직류전위 Vcc-Vg 를 출력하고, 병렬적으로 접속된 3개의 제1 파워증폭부(11, 12, 13)와 병렬적으로 접속된 제2 파워증폭부(15, 16, 17)에 변환직류전압을 공급한다. 이에 따라서, NMOS-FET 스위칭트랜지스터(61)와 플라이휠용 다이오드(62)는 각 단자의 전위가 직류전원(50)의 음극단자측 전위이하로 되지 않는다. 따라서, NMOS-FET 스위칭트랜지스터(61)이 고주파스위칭을 하더라도 기생트랜지스터가 동작하지 않는다.

또, 제1 NMOS-FET 파워트랜지스터나 제2 NMOS-FET 파워트랜지스터는 전류로를 원활하게 전환하기 때문에, 그들 각 단자의 전위도 직류전원(50)의 음극단자측 전위이하로 되지 않는다. 따라서, 제1 파워트랜지스터나 제2 파워트랜지스터에 의한 전류로의 전환을 행하더라도 기생트랜지스터가 동작하지는 않는다. 그 결과, 스위칭트랜지스터나 플라이휠용 다이오드나 제1 파워트랜지스터나 제2 파워트랜지스터를 다른 트랜지스터와 함께 1칩의 집적회로화하여도 집적회로내의 기생트랜지스터의 동작을 완전히 방지할 수 있다.

또, 본 실시예에서는 각 파워소자에 있어서의 발열을 극히 작게 하고, 집적회로화에 적합한 구성으로 한다. 제2 파워증폭부(15, 16, 17)의 제2 NMOS-FET 파워트랜지스터(85, 86, 87)는 대부분의 통전시에 낮은 저항성 전압강하동작을 하므로, 제2 파워증폭부에 있어서의 전력손실은 매우 작다. 제1 파워증폭부(11, 12, 13)의 통전시의 동작전압은, 스위칭제어부(51)와 전압변환부(52)에 의해 소정의 작은 전압값으로 제어된다. 이것에 의해, 제1 NMOS-FET 파워트랜지스터(81, 82, 83)의 동작전압의 평균값은 능동영역내의 작은 값으로 제어할 수 있고, 그 전력손실은 매우 작아진다.

전압변환부(52)는 NMOS-FET 스위칭트랜지스터(61)를 200kHz정도로 고주파 PWM동작을 시켜서 전압변환을 하므로, 전압변환에 수반되는 전력손실도 매우 작다.

또한, NMOS-FET 스위칭트랜지스터(61)는 그 통전제어단자(게이트단자)에 주어지는 전압신호(Sw)의 전압스윙에 의해 PWM동작을 하기 때문에, 통전제어단자측으로의 전류공급은 극히 작으며, 전력손실은 거의 발생하지 않는다. 따라서, 제1 파워증폭부나 제2 파워증폭부나 전압변환부에 있어서의 전력손실·발열이 매우 적으며, 파워트랜지스터나 스위칭트랜지스터를 1칩에 집적회로화할 수 있게 된다. 또한, 발열판등의 발열대책은 불필요하게 된다.

본 실시예에서는, 제2 파워증폭부를 저동작전압의 포화동작을 하게 하고, 제1 파워증폭부의 동작전압에 따라 동작하여 전압변환부(52)의 NMOS-FET 스위칭트랜지스터(61)를 PWM동작을 하게 하였지만, 이와 같은 구성에 한정되는 것은 아니다.

예를 들어, 제1 파워증폭부를 저동작전압의 포화동작을 하게 하고, 제2 파워증폭부의 동작전압을 스위칭제어부에 의해 검출하고, 제2 NMOS-FET 파워트랜지스터의 동작전압에 따라서 전압변환부의 NMOS-FET 스위칭트랜지스터를 PWM동작하게 하여도 된다. 이 때, 제2 분배제어블록과 제2 파워증폭부의 합성전달이득에 비하여, 제1 분배제어블록과 제1 파워증폭부의 합성전달이득을 크게 하고, 제1 파워증폭부의 제1 NMOS-FET 파워트랜지스터는 대부분의 통전기에 매우 낮은 저항성 전압강하로 포화된다.

스위칭제어부와, 제 2 분배기와 제2 전류증폭부와 제2 파워증폭부에 의해, 합성공급전류(Iv)를 지령신호(Ac)에 따른 소정 값으로 하는 귀환루프를 구성하고, 코일로의 공급전류를 제어한다.

스위칭제어부는 제2 파워증폭부의 3상의 동작전압 내에서 최소 동작전압을 검출하고, 스위칭제어부의 출력신호(Vd)에 따라서 전압변환부의 NMOS-FET 스위칭트랜지스터의 PWM동작을 제어한다. 이에 따라서, 제2 파워증폭부의 통전시의 동작전압은 소정의 작은 값으로 제어된다. 그 결과, 포화동작을 하는 제1 파워증폭부에 있어서의 발열은 작고, 소정의 작은 동작전압이 되는 제1 파워증폭부에 있어서의 발열은 작으며, 또한 PWM동작을 하는 전압변환부의 NMOS-FET 스위칭트랜지스터의 발열도 작다.

또, 본 실시예에서는 제어신호 형성부(30)는: 합성공급전류(Iv)에 따라 동작하는 전류검출신호 Bv 를 구하는 전류검출블록[저항(31)과 레벨변환회로(32)]과;, 전류검출신호 Bv 와 지령신호 Ac 를 비교하여 비교결과에 따른 제1 제어전류신호C1와 제2 제어전류신호 C2를 출력하는 비교블록(33)를 포함하여 구성한다.

제1 제어전류신호(C1)에 따라 동작하는 제1 분배전류신호 E1, E2, E3 를 이용하여 제1 파워증폭부(11, 12, 13)의 통전을 제어하고, 제2 제어전류신호(C2)에 따라 동작하는 제2 분배전류신호 G1, G2, G3 를 이용하여 제2 파워증폭부(15, 16, 17)의 통전을 제어한다.

이에 따라, 지령신호 Ac 에 따른 정확한 구동전류를 코일(2, 3, 4)에 공급할 수 있다. 이 때, 전류로의 전환은 아나로그적으로 원활하게 행하므로, 구동전류I1, I2, I3 는 아날로그적으로 변화되고, 전류로의 전환에 수반되는 구동전류의 맥동이나 구동력의 맥동은 극히 작아진다.

또, 본 실시예에서는 제1 파워증폭부를 전계효과형 트랜지스터에 의한 제1 전계효과형파워 커런트미러회로로 구성하고, 제2 파워증폭부를 전계효과형 트랜지스터에 의한 제2 전계효과형파워 커런트미러회로로 구성하였다. 일반적으로 전계효과형 트랜지스터는 비선형의 전압증폭특성을 가지며, 아나로그적인 파워증폭에는 적합하지 않지만, 전계효과형파워 커런트미러회로를 형성하는 것에 의해 인덕턴스작용을 가지는 코일로의 안정된 전류공급을 실현하였다. 전계효과형 파워트랜지스터가 집적되었을 때, 전계효과형 파워커런트미러회로의 전류증폭률의 변화는 현저하게 감쇠되었다.

또, 제1 파워증폭부와 제1 분배제어블록의 합성전달이득의 차가 작아지고, 제2 파워증폭부와 제2 분배제어블록의 합성전달이득의 차가 작아지기 때문에, 제어신호 형성부(30)의 제1 제어전류신호 C1와 제2 제어전류신호 C2를 비례하여 변화시키는 것에 의해, 제1 MOS-FET 파워트랜지스터 또는 제2 MOS-FET 파워트랜지스터의 일측을 확실하게 저동작전압의 포화동작을 하게 하고, 제1 MOS-FET 파워트랜지스터 또는 제2 MOS-FET 파워트랜지스터의 타측에 의해 코일로의 합성공급전류(Iv)를 지령신호(Ac)에 따라 동작하여 고정도로 제어할 수 있는 구성을 실현하였다.

그리고, 전류제어를 행하는 제1 MOS-FET 파워트랜지스터 또는 제2 MOS-FET 파워트랜지스터의 동작전압에 따라 동작하여 전압변환부의 MOS-FET 스위칭트랜지스터의 스위칭동작을 제어함으로써, 전류제어를 행하는 MOS-FET 파워트랜지스터의 동작전압을 능동영역의 소정 값으로 고정도로 제어할 수 있게 하였다. 특히, 전계효과형파워 커런트미러회로의 전류증폭률의 변동차의 현저한 감소로 인해 전류제어동작이나 동작전압 제어동작이 안정화된다.

또한, 본 실시예에서는 분배신호 발생부(36)를 고안하고, 동일 상의 제1 분배전류신호와 제2 분배전류신호가 180도의 위상차를 가지며, 상보적으로 아날로그적으로 전환되도록 변화시키고, 동시에 제1 분배전류신호와 제2 분배전류신호의 일측은 반드시 제로로 한다. 이것에 의해, 동일 상의 제1 파워증폭부와 제2 파워증폭부가 동시에 통전상태가 되는 일이 발생하지 않는다. 그 결과, 단락전류가 발생하지 않기 때문에, 파워트랜지스터의 전류파괴나 열파괴는 발생하지 않는다.

아날로그적으로 변화되는 제1 분배전류신호 E1, E2, E3 를 전류 증폭하여 제1 파워증폭부의 통전을 제어하고, 아날로그적으로 변화되는 제2 분배전류신호 G1, G2, G3를 전류 증폭하여 제2 파워증폭부의 통전을 제어하였다. 이것에 의해, 제1 파워증폭부와 제2 파워증폭부에 의한 코일로의 구동전류는 아날로그적으로 연속적으로 변환된다. 그 결과, 아날로그적으로 변화되는 3상의 구동전류를 3상 코일에 공급할 수 있으므로, 구동력의 맥동은 현저하게 작아진다.

아울러, 본 실시예에서는 제1 파워증폭부(11, 12, 13)와 제2 파워증폭부(15, 16, 17)와 제어신호 형성부(30)와 전환신호 발생부(34)와 분배신호 발생부(36)[제1 분배기(37)와 제2 분배기(38)]와 제1 전류증폭부(41, 42, 43)와 제2 전류증폭부(45, 46, 47)와 스위칭제어부(51)와 전압변환부(52)와 고전압출력부(53)에 의해, 3상의 부하(코일2, 3, 4)로의 구동전류를 공급하는 구동회로를 형성하였다.

또, 직류전원(50)과 전압변환부(52)는, 전압변환부(52)의 양극출력단자측과 음극출력단자측 사이에 소요 변환직류전압 Vcc-Vg 을 공급하는 전압공급회로를 형성한다.

또, 제1 분배전류신호 E1, E2, E3 는 시간적으로 경사를 형성하며 전환되며, 제2 분배전류신호 G1, G2, G3 는 시간적으로 경사를 형성하며 전환되면 된다. 이것에 의해, 구동전류(I1, I2, I3)도 시간적으로 경사를 형성하며 아날로그적으로 전류로를 전환하게 된다.

구동전류의 극성이 변화될 때 연속적으로 전류값을 변화시키는 것이 바람직하지만, 동일 상의 제1 분배전류신호와 제2 분배전류신호가 동시에 제로가 되는 기간이 있으며, 그 상의 구동전류를 제로로 하는 시간이 존재하여도 상관없다.

제1 파워증폭부(11, 12, 13)나 제2 파워증폭부(15, 16, 17) 각각을 대신하여, 도 19에 나타낸 구성의 파워증폭부(1000)을 사용하여도 된다.

파워증폭부(1000)는 NMOS-FET 트랜지스터(1010), NMOS-FET 트랜지스터(1011) 및 저항(1012)을 가지는 NMOS-FET 파워전류미러회로를 포함하여 구성된다. 파워증폭부(1000)의 전류증폭율은 통전제어단자측으로의 입력전류가 비교적 작을 때 거의 일정치이며, 입력전류가 커질 때 크게 된다. NMOS-FET 파워트랜지스터(1010)는 집적회로내에 집적하기 위하여 이중확산 N 채널 MOS 구조를 가지는 FET 트랜지스터로 될 수 있으며, 기생파워다이오드(1010d)는 트랜지스터의 전류출력단자측으로부터 전류입력단자측으로 역접속되어 있다.

도23에서 나타낸 NMOS-FET 동기정류트랜지스터(1400)를 가지는 전류로 형성회로는 정류플라이휠다이오드(62)에 의하여 사용될 수 있다. NMOS-FET 동기정류트랜지스터(1400)는 PWM 블록(65)이 신호에 의하여 제어될 수 있어서, 스위칭트랜지스터(61)의 고주파 스위칭 온-오프동작과 상보적으로 동기적인 스위칭오프·온-온 동작을 수행할 수 있다. NMOS-FET 트랜지스터(1400)는 IC 내에 집적되도록 이중확산 N채널 MOS 구조를 가지는 FET 트랜지스터일 수 있다. 동기정류 트랜지스터(1400)의 전류입력 및 출력단자측의 사이에 형성된 기생다이오드(1400d)는 플라이휠다이오드의 역할을 수행할 수 있다.

또, 예를 들어 도 24에 도시한 구성의 PMOS-FET 동기정류트랜지스터(1500)를 사용하고, PWM부(65)로부터의 신호에 의해 스위칭트랜지스터(61)의 온-오프 스위칭동작과 상보적으로 동기정류트랜지스터(1500)을오프·온-온 스위칭동작을 하게 하는 것이 가능하다. 동기정류트랜지스터(1500)는 이중확산 P채널MOS구조의 전계효과형 파워트랜지스터에 의해 구성되고, 동기정류트랜지스터(1500)의 전류입력출력단자 사이에 역접속된 기생다이오드(1500d)에 의해 플라이휠용 다이오드의 효과를 얻을 수도 있다. 또한, 동기정류트랜지스터 (1400)이나 (1500)을 집적회로화하는 것도 용이하다.

실시예 2

도 9 내지 도 11은 본 발명의 실시예 2의 모터를 나타낸다.

도 9에 전체 구성을 도시하였다. 본 실시예 2에서는, 스위칭제어부(310)에 변조블록(300)을 설치하고, 전압변환부(52)의 변환직류전압을 검출동작전압과 피변조신호에 따라 제어하게 하였다. 그 밖의 구성에 있어서, 상술한 실시예 1과 동일한 것에는 동일한 번호를 사용하고, 상세한 설명은 생략한다.

도 9의 스위칭제어부(310)는, 제1 파워증폭기의 검출동작전압과 후술하는 피변조전류신호 Pm 에 따라 동작하는 동작제어신호 Vd를 출력한다. 전압변환부(52)는 동작제어신호(Vd)에 따라서 NMOS형 스위칭트랜지스터(61)를 고주파 스위칭동작을 하게 한다. 전압변환부(52)는 직류전원(50)의 직류전압 Vcc 을 전력공급원으로 하여, NMOS형 스위칭트랜지스터(61)의 PWM스위칭동작에 따른 변환직류전압 Vcc-Vg 을 발생한다.

도 10에 스위칭제어부(310)와 전압변환부(52)의 구체적인 구성을 나타낸다. 스위칭제어부(310)는, 동작전위검출블록(285)와 기준측 전위블록(286)와 전위비교블록(287)와 변조블록(300)에 의해 구성되어 있다. 동작전위검출블록(285)는 제1 파워증폭기(11, 12, 13)의 제1 NMOS형 파워트랜지스터(81, 82, 83)의 전류유입단자측에 발생하는 3상의 전위 Va, Vb, Vc 에서 최소의 전위값을 다이오드(292, 293, 294)와 정전류원(291)에 의해 검출하고, 검출전압신호 Wa 를 발생한다.

기준측전위블록(286)은 제1 파워증폭기(11, 12, 13)의 공통접속단자측의 전위 Vg 를 다이오드(297)와 정전류원(295)과 저항(296)에 의해 검출하고, 공통접속단자측 전위 Vg 보다도 높은 기준측전압신호 Wb 를 저항(296)의 단자에 출력한다. 변조블록(300)의 피변조전류신호 Pm 는 기준측전위블록(286)의 저항(296)에 공급되고, 기준측전압신호 Wb 는 변조블록(300)의 피변조전류신호 Pm 에 따라 변화된다.

전위비교블록(287)는 검출전압신호 Wa와 기준측전압신호 Wb 를 차동증폭회로(298)에 의해 비교한다. 차동증폭회로(298)는 그 차전압을 증폭하여 동작제어신호Vd를 출력한다. 이에 따라, 제1 파워증폭기의 검출동작전압과 피변조전류신호 Pm에 따른 동작제어신호 Vd를 얻을 수 있다. 또한, 콘덴서(299)는 차동증폭회로(298)에 있어서 로우패스필터를 형성한다.

전압변환부(52)의 PWM부(65)는 삼각파발생회로(301)와 비교기(302)를 포함하여 구성되어 있다. 비교기(302)는 삼각파발생회로(301)의 200kHz의 삼각파신호 Vh와 스위칭제어부(51)의 동작제어신호 Vd를 비교하고, 동작제어신호 Vd에 따른 PWM전압신호 Sw를 발생한다.

PWM신호 Sw는 NMOS형 스위칭트랜지스터(61)의 통전제어단자측에 공급되고, PWM신호 Sw에 따라서 NMOS형 스위칭트랜지스터(61)는 온-오프 동작한다. NMOS형 스위칭트랜지스터(61)는 그 전류유출단자측을 직류전원(50)의 음극단자측에 접속하고, 그 접속유입단자측과 변환용 인덕터소자(63)의 일단이 접속되고, 직류전원(50)의 양극단자측으로부터 변환용 인덕터소자(63)로의 자기에너지를 보충하는 전력공급로를 고주파 스위칭한다.

플라이휠용 다이오드(62)는 변환용 인덕터소자(63)의 일단과 직류전원(50)의 양극단자측 사이에 접속되고, NMOS형 스위칭트랜지스터(61)의 고주파 스위칭동작에 상보적으로오프·온-온 동작하고, 변환용 인덕터소자(63)로부터 변환용 콘덴서소자(64)로의 전류로를 형성한다.

NMOS형 스위칭트랜지스터(61)가 고주파스위칭에 수반되는 변환용 인덕터소자(63)의 자기에너지의 증가 Ehsms감소에 의해, 변환용 콘덴서소자(64)의 일단과 직류전원(50)의 일단 사이에 변환직류전압 Vcc-Vg을 출력한다.

도 11에 변조블록(300)의 구체적인 구성을 나타낸다. 변조블록(300)는: 이동체(1)의 회전이동에 동기하여 변화하는 변조신호(R1, R2, R3)를 구하는 변조신호발생회로(391)와; 전압변환부(52)의 변환직류전압에 비례한 변환전류신호 Lm를 구하는 변환신호발생회로(392)와; 변조신호 R1, R2, R3 에 따라서 변환전류신호 Lm를 변조한 피변조전류신호 Pm를 구하는 전류변조회로(393)를 포함하여 구성되어 있다.

변조신호발생회로(391)의 트랜지스터(321, 322)는, 전환신호발생부(34)의 위치검출신호 Ja1, Ja2 에 따라 동작하여, 정전류원(317)의 전류를 콜렉터측에 분배한다. 트랜지스터(321, 322)의 콜렉터전류는 트랜지스터(324, 325)의 커런트미러회로에 의해 비교된다. 양자의 차전류의 절대값은 트랜지스터(325, 326, 327, 328, 329, 330)에 의한 절대값회로를 통하여 출력되고, 저항(361)에 전압신호 R1를 발생한다. 즉, 전압신호 R1는 위치검출신호 Ja1의 절대값에 대응된다.

마찬가지로, 트랜지스터(331∼340), 정전류원(318), 저항(362)은 위치검출신호 Jb1의 절대값에 대응된 전압신호 R2를 저항(362)의 단자에 발생한다. 또한, 트랜지스터(341∼350), 정전류원(319), 저항(363)은 위치검출신호 Jc1의 절대값에 대응된 전압신호 R3를 저항(363)의 단자에 발생한다. 즉, 전압신호 R1, R2, R3는 3상의 위치검출신호 Ja1, Jb1, Jc1에 따라 동작하는 3상의 절대값신호가 된다.

변환신호발생회로(392)의 전압전류변환회로(389)는, 전압변환부(52)의 양극출력단자측(P)과 음극출력단자측(M) 사이의 변환직류전압에 비례 혹은 거의 비례하는 변환전류신호 Lm 를 출력한다. 전류변조회로(393)의 트랜지스터(371, 372, 373, 374)와 다이오드(375, 376)는 3상의 절대값 전압신호 R1, R2, R3 와 소정 전압[여기서는, 저항(361, 362, 363)의 공통접속단자의 전압]을 비교하고, 비교결과에 따라서 변환전류신호 Lm를 트랜지스터(371, 372, 373, 374)의 콜렉터측에 분류한다.

트랜지스터(371, 372, 373)의 콜렉터는 공통 접속되고, 그 합성전류와 트랜지스터(374)의 콜렉터전류가 트랜지스터(377, 378)의 커런트미러회로에 의해 비교되며, 그 차전류가 트랜지스터(379, 380)의 커런트미러회로를 통하여 피변조전류신호 Pm로서 출력된다.

이것에 의해, 피변조전류신호 Pm는 이동체의 회전이동동작에 동기하여 진폭을 아나로그적으로 변화시킨다. 특히, 트랜지스터(371, 372, 373, 374)와 다이오드(375, 376)의 구성에 의해 3상의 절대값 전압신호 R1, R2, R3의 최소값과 전압전류변환회로(389)의 변환전류신호 Lm의 승산결과에 따라서 피변조전류신호 Pm는 변화된다.

3상의 절대값 전압신호 R1, R2, R3의 최소값은 위치검출신호의 일주기의 변화에 대하여 6회 변화되는 고주파신호이다. 따라서, 피변조전류신호 Pm는 변환전류신호 Lm에 비례한 피크진폭을 가지며, 위치검출신호의 일주기(전기각 360도)당 6회, 아나로그적으로 변화되는 고주파신호가 된다. 이 회수는 제1 파워트랜지스터와 제2 파워트랜지스터에 의한 코일(2, 3, 4)로의 전류로의 전환 회수에 대응된다.

도 9의 전압변환부(52)는 NMOS형 스위칭트랜지스터(61)를 고주파 PWM동작을 하게 하고, 양극출력단자측과 음극출력단자측 사이의 변환직류전압 Vcc-Vg을 가변 제어한다. 스위칭제어부(310)는 통전시의 제1 NMOS형 파워트랜지스터((81, 82, 83)의 3상의 동작전압 내에서 최소 동작전압을 검출하고, 스위칭제어부(310)의 출력신호 Vd에 따라 동작하여 전압변환부(52)의 음극출력단자측 전위 Vg가 가변 제어된다.

이에 따라서, 스위칭제어부(310)와 전압변환부(52)에 의해, 제1 파워증폭기의 검출동작전압을 소정의 작은 값으로 제어하는 제어루프가 형성되어 있다. 그 결과, 제1 파워증폭기(11, 12, 13)의 제1 NMOS형 파워트랜지스터에 있어서의 전력손실 또는 발열은 작아진다. 또, PWM동작을 하는 NMOS형 스위칭트랜지스터(61)와 변환용 인덕터소자(63)를 이용하여 전압 변환하므로, 전압변환부(52)에 있어서의 전력손실은 작다. 특히, PWM신호 Sw에 의해 NMOS형 스위칭트랜지스터(61)를 완전히 온·오프 동작시키므로, 스위칭트랜지스터(61)의 발열도 극히 작아진다.

이 때, 스위칭제어부(310)는 변조블록(300)를 포함하여 구성되고, 변조블록(300)에 의해 이동체(1)에 동기한 피변조전류신호 Pm를 발생한다. 스위칭제어부(310)는 제1 파워트랜지스터(81, 82, 83)의 동작전압을 검출하고, 검출동작전압과 피변조전류신호 Pm를 연산 합성하고, 이들 양자에 따른 동작제어신호 Vd를 출력한다. 제1 파워트랜지스터(81, 82, 83)의 검출동작전압은, 코일(2, 3, 4)로의 전류로의 전환에 수반하여 변화되는 리플(ripple)전압분을 포함한다.

제2 파워트랜지스터(85, 86, 87)를 저동작전압의 포화동작을 시키고, 제1 파워트랜지스터(81, 82, 83)에 의해 코일로의 합성공급전류를 제어하는 구성의 모터에서는, 제1 파워트랜지스터(81, 82, 83)의 동작전압이 이동체(1)의 회전이동에 동기하여 변화되는 리플전압분을 포함하며, 리플전압분의 변화회수는 전류로의 전환회수에 일치하는 것을 알 수 있다.

그래서, 변조블록(300)에 의해 이동체(1)의 회전이동에 동기하여 진폭이 아나로그적으로 변화되는 피변조전류신호 Pm를 발생하고, 제1 파워트랜지스터(81, 82, 83)의 검출동작전압에 포함되는 리플전압분을 보상하도록 하였다. 이것에 의해, 동작제어신호(Vd)에 리플전압분의 영향이 나타나지 않게 할 수 있기 때문에, 제1 파워트랜지스터의 동작전압의 제어정도가 향상되며, 그 평균전압을 작게 할 수 있다. 그 결과, 제1 파워트랜지스터의 전력손실·발열은 더 작아진다.

기타의 구성 및 작용은 상술한 실시예1 에서와 같으므로, 상세한 설명은 생략한다.

본 실시예에서는, 파워소자의 전력손실·발열을 더 작게 한다.

특히, 스위칭제어부(310)가 변조블록(300)를 포함하여 구성되고, 피변조전류신호 Pm와 검출동작전압의 양자에 따른 동작제어신호 Vd에 의해 전압변환부(52)의 스위칭트랜지스터(61)의 스위칭동작을 제어하였다. 이에 따라서, 제1 NMOS형 파워트랜지스터(81, 82, 83)의 동작전압의 평균값은 능동영역내의 극히 작은 값으로 제어할 수 있으며, 그 전력손실은 대폭 작아진다.

또, 변조블록(300)의 피변조전류신호 Pm의 크기를 전압변환부(52)의 변환직류전압에 비례하여 변화시키고 있으므로, 회전이동속도의 변화나 합성공급전류의 변화가 발생하더라도 검출동작전압에 포함되는 리플전압분을 확실하게 보상하고, 제2 파워트랜지스터의 동작전압은 소요의 작은 값으로 유지된다.

어떤 경우에, 변조블록(300)의 전압전류 변환회로(389)를 정전류원으로 치환하고, 전류신호 Lm를 소정 값의 전류로 하여도 된다.

또한, 스위칭제어부(310)의 변조블록(300)에 의한 전력손실의 감소효과는, 파워트랜지스터나 스위칭트랜지스터에 바이폴라트랜지스터를 사용하여도 얻을 수 있다.

이와 같이, 파워소자에 있어서의 발열이 작기 때문에, 집적회로화에 최적의 모터 구성이 된다.

따라서, 제어발생기(30), 전환신호발생부(34), 분배신호 발생부(36), 제1 전류증폭기(41, 42, 43), 제2 전류증폭기(45, 46, 47), 스위칭제어부(310), 전압변환부(52), 고전압출력부(53)의 소용 트랜지스터나 다이오드나 저항을 파워트랜지스터나 스위칭트랜지스터와 동일한 칩상에 집적회로화하는 것이 용이하게 된다.

또, 전술한 본 실시예의 전환신호발생부(34)는 자전변환소자를 사용한 위치검출블록(100)를 포함하여 구성하였다. 그러나, 그와 같은 소자를 이용하지 않고, 예를 들면 코일(2, 3, 4)에 발생한 역기전력을 이용하여 3상의 전환신호를 발생하여도 된다. 이 때, 역기전력의 제로크로스 시점을 타이밍신호로서 이용하고, 이동체(1)의 이동동작에 동기하여 변화되는 변조블록의 피변조전류신호 Pm를 구할 수 있다.

실시예 3

도 12 내지 도 14에 본 발명의 실시예 3의 모터를 나타낸다.

도 12에 전체 구성을 나타낸다. 직류전원(50)의오프·온시에 전력로 스위치기(54)를오프·온상태로 하고, 전압추출기(490)의 단자(Xf)에 코일(2, 3, 4)의 역기전력의 정류직류전압을 추출하게 하였다. 또, 다른 구성의 고전압 출력기(450)를 이용하였다.

그 밖의 구성에 있어서, 상술한 실시예 2 또는 실시예 2와 동일한 것에는 동일한 번호를 사용하고, 상세한 설명은 생략한다.

도 12의 고전압출력부(450)는 승압용 인덕터와 승압용 콘덴서를 포함하여 구성되고, 직류전원(50)의 양극당자전위(Vcc)보다도 높은 고전위점 전위(Vu)를 발생하고, 제2 전류증폭기(45, 46, 47)에 공급한다.

도 13에 고전압출력부(450)의 구체적인 구성을 나타낸다. 고전압출력부(450)는: 100kHz 정도의 고주파 펄스신호 Pa를 출력하는 펄스발생회로(461)와; 승압용 인덕터(451)와; 승압용 콘덴서(452)와; 다이오드(475∼478)로 된 제1 전압제한회로와; 다이오드(479)로 이루어진 제2 전압제한회로를 포함하여 구성된다.

펄스발생회로(461)의 펄스신호(Pa)에 따라서 인버터회로(462)가 디지털적으로 변화된다. 펄스신호 Pa가 L일 때에는 트랜지스터(464)가 온상태가 되며, 트랜지스터(464)를 통하여 승압용 인덕터(451)에 전류가 흐르고, 승압용 인덕터(451)에 자기에너지를 충전한다.

펄스신호 Pa가 H로 변하면 트랜지스터(464)가오프·온상태로 되고, 승압용 인덕터(451)에 축적된 자기에너지에 의해 다이오드(471)를 통하여 승압용 콘덴서(452)에 전류를 흐르게 하는 충전로가 형성되고, 승압용 콘덴서(452)를 충전하여 전하를 축적한다. 그 결과, 승압용 콘덴서(452)의 단자에는 직류전원(50)의 양극단자 전위 Vcc보다도 고전위가 되는 고전위점 전위 Vu가 출력된다.

또, 승압용 콘덴서(452)로의 충전을 계속하며, 고전위점의 전압 Vu이 매우 높아지고, 집적회로화된 트랜지스터나 다이오드의 내압파괴를 일으킨다. 다이오드(475∼478)에 의한 제1 전압제한회로는 고전위점 전압 Vu이 소정 값이하가 되지 않도록 제한하고, 내압파괴를 방지한다. 또, 다이오드(479)에 의한 제2 전압제한회로는 고전압출력부(450)의 고전위점 전압 Vu이 직류전원(50)의 양극단자측 전위 Vcc보다 대폭적으로 작아지지 않도록 제한하였다. 이에 따라서, 모터의 기동시 등의 대전류 공급시에도 고전위점 전위 Vu가 과도하게 작아지지 않기 때문에 집적회로동작이 안정화된다.

또한, 제1 전압제한회로나 제2 전압제한회로는 필요하지 않으면 접속하지 않아도 되며, 이들 회로는 생략될 수도 있다.

도 12의 직류전원(50)은 예를 들면 직류전압원(70)과 스위치회로(71)에 의해 구성된다. 직류전원(50)이 온상태일 때에는 스위치회로(71)는 Ta단자측으로 접속되고, 직류전압원(70)의 직류전압을 양극단자측과 음극단자측 사이에 출력한다. 직류전원(50)이오프·온되었을 때는 스위치회로(71)는 Tb단자측에 접속되고, 등가적으로 직류전원(50)의 양극단자측과 음극단자측은 단락상태가 된다. 직류전원(50)은 통상적으로 온상태에 있지만, 전원의 오프시, 긴급시 혹은 이상시에는 오프한다.

도 12의 전원스위치부(54)는, 직류전원(50)의 출력전압에 따라 동작하여 턴온 또는 턴오프하는 PMOS-FET 파워스위치 트랜지스터(72)를 포함하여 구성된다. 직류전원(50)이 소정의 출력전압을 공급할 경우에 PMOS-FET 파워스위치트랜지스터(72)는 온상태가 되며, 직류전원부(50)의 양극단자측으로부터 제 2 파워증폭부(15, 16, 17)의 전류유입측으로 향하는 전력공급로를 접속하게 된다.

직류전원(50)이 턴오프되면(소정의 출력전압보다 많은 전압 또는 0) PMOS-FET 파워 스위치 트랜지스터(72)는 턴오프되고, 직류전원(50)의 양극단자측과 제 2 파워증폭부(15, 16, 17)의 전류유입단자측 사이의 전류공급로를 차단한다.

PMOS-FET 파워스위치 트랜지스터(72)는 그 전류유입단자측을 직류전원(50)의 양극단자측에 접속하고, 그 전류유출단자측을 전압변환부(52)의 양극출력단자측에 접속되어 있다. PMOS-FET 파워스위치 트랜지스터(72)의 동작은 스위치제어부(73)에 의해 전환되며, 직류전원(50)의 출력전압에 따라 동작하여 온-오프가 전환된다.

도 14에 전원스위치부(54)의 구체적인 구성을 나타낸다. 스위치제어부(73)는 NMOS형 트랜지스터(311)와 저항(312)에 의해 구성되어 있다. 직류전원(50)의 스위치회로(71)가 Ta측에 있고, 직류전원(50)이 소정의 전압을 출력하는 경우에는 NMOS형 트랜지스터(311)가 온상태가 되며, PMOS-FET 파워스위치 트랜지스터(72)는 온상태가 된다.

직류전원(50)의 스위치회로(71)가 Tb측으로 변하고, 직류전원(50)이 오프된 경우에는 NMOS형 트랜지스터(311)가 오프되고, PMOS-FET 파워스위치 트랜지스터(72)도 오프된다. 여기서는, PMOS-FET 파워스위치 트랜지스터(72)는 역접속된 이중확산 P채널MOS구조의 전계효과형 트랜지스터에 의해 구성되어 있다. 즉, 드레인단자를 전류유입단자측으로 하고, 소오스단자를 전류유출단자측으로 하고, 기생소자로서 형성된 스위치다이오드(72d)가 전류유입단자측으로부터 전류유출단자측으로 등가회로적으로 접속되어 있다.

PMOS-FET 파워스위치 트랜지스터(72)가 턴온상태일 때에는 스위치다이오드(72d)의 양단이 단락된다. PMOS-FET 파워스위치 트랜지스터(72)가 턴오프상태일 때에는 스위치다이오드(72d)가 트랜지스터의 전류유출단자측으로부터 전류유입단자측으로의 역류를 방지하기 위한 보호다이오드로서 작동한다. 그러나, 스위치다이오드(72d)가 존재하지 않아도 동작상에는 문제가 없다.

도 12의 전압추출부(490)는: 출력측을 공통 접속한 제1 추출다이오드(491)와 제2 추출다이오드(492)를 포함하여 구성되어 있다. 제1 추출다이오드(491)의 입력측은 제2 파워증폭기의 제2 NMOS-FET 파워트랜지스터의 공통접속단자측에 접속되어 있다. 제2 추출다이오드(492)의 입력측은 직류전원(50)의 양극단자측에 접속된다.

전압추출부(490)의 양극측의 출력단자(Xf)는 제1 추출다이오드(491)와 제2 추출다이오드(492)의 공통접속단자측이다. 이것에 의해, 제2 NMOS-FET 파워트랜지스터의 공통접속단자측에 발생하는 직류전압을 직류전원(50)의 출력직류전압 Vcc 과 비교하고, 양자 내에서 큰 쪽의 전압값에 따라 동작하는 직류전압을 전압추출부(490)의 출력단자(Xf)에 추출한다.

통상, 직류전원(50)은 온상태이고, 전압추출부(490)의 출력단자(Xf)에는 직류전원(50)의 직류전압(Vcc)에 따른 직류전압이 출력된다. 그러나, 긴급시에 직류전원(50)이 오프되었을 때에는 출력전압(Vcc)이 제로가 되고, 전원스위치부(54)의 PMOS-FET 파워스위치 트랜지스터(72)는 오프된다.

직류전원(50)이 오프상태가 되면, 제어발생기(30)의 제1 제어전류신호(C1)나 제2 제어전류신호(C2)가 제로가 되고, 제1 분배기(37)의 제1 분배전류신호나 제2 분배기(38)의 제2 분배전류신호가 제로가 된다. 그 결과, 제1 파워증폭기(11, 12, 13)의 제1 NMOS-FET 파워트랜지스터(81, 82, 83)의 통전이 정지되고, 제2 파워증폭기(15, 16, 17)의 제2 PMOS-FET 파워트랜지스터(85, 86, 87)의 통전이 정지된다.

이 때, 이동체(1)의 회전이동동작에 의해 코일(2, 3, 4)에는 3상의 역기전력이 발생한다. 제1 파워다이오드(81d, 82d, 83d)와 제2 파워다이오드(85d, 86d, 87d)와 스위칭다이오드(61d)는 코일(2, 3, 4)에 발생하는 역기전력을 정류하고, 제2 파워증폭기의 공통접속단자측에 정류직류전압을 출력한다.

전원스위치부(54)의 파워스위치 트랜지스터(72)가 오프상태이기 때문에, 전압추출부(490)는 제1 추출다이오드(491)를 통하여, 정류직류전압은 출력단자(Xf)에 출력된다. 즉, 전압추출부(490)는 직류전원(50)이 오프되었을 때, 코일에 발생하는 3상의 역기전력을 파워다이오드에 의해 정류한 정류직류전압을 출력단자(Xf)에 추출한다. 이 전압추출부(490)의 출력전압을 이용하여 긴급시의 각종 대피처리를 행하는 것이 가능하다.

그 이외의 구성 및 동작은, 상술한 실시예 1 또는 실시예 2와 같으며, 상세한 설명은 생략한다.

본 실시예에서는, 직류전원(50)이 오프되었을 때, 코일에 발생하는 3상의 역기전력을 제1 파워다이오드나 제2 파워다이오드를 통하여 정류한 정류직류전압을, 전압추출부(490)의 단자(Xf)로 추출한다. 이 전압추출부(490)의 출력전압을 이용하여 긴급시의 각종 대피처리를 행하는 것이 가능하다.

예를 들어, 본 실시예의 모터를 하드디스크장치의 스핀들모터에 사용한 경우에는 직류전원(50)의 오프시에, 이 전압추출부(490)의 전력전압을 사용하여 전기적으로 마이크로 컴퓨터의 메모리내용의 보존을 하거나 기계적으로 재생헤드의 대피이동을 행하는 것이 가능하게 된다.

그리고, 직류전원(50)이 오프되었을 때, 제어발생기(30)의 제1 제어전류신호 C1를 소정 값으로 하면, 이동체(1)의 회전이동에 따라 제1 파워증폭기(11, 12, 13)의 제1 NMOS-FET 파워트랜지스터(81, 82, 83)를 순차 온상태로 할 수 있다.

또, 제2 제어전류신호 C2를 제로로 하면, 제2 파워증폭기(15, 16, 17)의 제2 NMOS-FET 파워트랜지스터(85, 86, 87)는 모두 오프상태로 할 수 있다. 또, 전압변환부(52)의 PWM신호(Sw)를 고전압으로 하면 NMOS-FET 스위칭트랜지스터(61)를 온상태로 하는 것이 가능하다.

이에 따라, 코일의 3상의 역기전력의 음극측전압은 파워트랜지스터나 스위칭트랜지스터를 활성동작시켜서 정류하고, 양극측전압은 제2 파워다이오드(85d, 86d, 87d)에 의해 정류시킬 수 있다. 또, 전압추출부(490)는 다이오드 대신 스위치동작을 하는 MOS형 전계효과트랜지스터를 이용하여 구성하여도 된다.

아울러, 본 실시예에서도 상술한 실시예와 같은 여러 가지 이점을 얻을 수 있다.

실시예 4

도 15와 도 16에 본 발명의 실시예 4의 모터를 나타낸다.

도 15에 전체 구성을 나타낸다. 본 실시예 4에서는, 제2 파워증폭부(615, 616, 617)에 제2 PMOS-FET 파워트랜지스터(685, 686, 687)를 사용하고, 고전압출력부를 제거한 것이다. 이에 따라서, 제2 전류증폭부(645, 646, 647)를 변경하였다. 그 밖의 구성에 있어서, 상술한 실시예 3 또는 실시예 2 또는 실시예 1과 동일한 것에는 동일한 번호를 사용하며, 그 상세한 설명은 생략한다.

도 15의 전압변환부(52)의 양극출력단자측에는 전류검출용의 저항(31)을 통하여, 3개의 제2 파워증폭부(615, 616, 617)의 전류유입단자측이 공통 접속되어 있다. 제2 파워증폭부(615)는 제2 PMOS-FET 파워트랜지스터(685)와 PMOS-FET 트랜지스터(695)에 의한 제2 FET 파워커런트미러회로에 의해 구성되고, 통전제어단자측에 입력된 제2 전류증폭부(645)의 출력전류 H1 를 소정 증폭하여 출력한다.

여기서, PMOS-FET 트랜지스터란 P채널 MOS구조의 전계효과형 트랜지스터를 의미한다. 제2 PMOS-FET 파워트랜지스터(685)의 셀사이즈를 PMOS-FET 트랜지스터(695)의 셀사이즈의 100배로 하여 능동영역에서 동작할 때 100배의 전류증폭률을 구한다. 또, 제2 PMOS-FET 파워트랜지스터(685)는 이중확산 P채널 MOS구조의 전계효과형 트랜지스터에 의해 구성되고, 그 전류유출단자측으로부터 전류유입단자측으로 기생소자로서 형성된 제2 파워다이오드(685d)가 등가회로적으로 역접속되어 있다.

마찬가지로, 제2 파워증폭부(616)는 제2 PMOS-FET 파워트랜지스터(686)와 PMOS-FET 트랜지스터(696)에 의한 제2 FET 파워 커런트미러회로에 의해 구성되고, 통전제어단자측에 입력된 제2 전류증폭부(646)의 출력전류(H2)를 소정 증폭하여 출력한다(셀사이즈는 100배). 제2 PMOS-FET 파워트랜지스터(686)는 이중확산 P채널MOS구조의 전계효과형 트랜지스터에 의해 구성되고, 그 전류유출단자측으로부터 전류유입단자측으로 기생소자로서 형성된 제2 파워다이오드(686d)가 등가회로적으로 역접속되어 있다.

마찬가지로, 제2 파워증폭부(617)는 제2 PMOS-FET 파워트랜지스터(687)와 PMOS-FET 트랜지스터(697)에 의한 제2 FET 파워 커런트미러회로에 의해 구성되고, 통전제어단자측에 입력된 제2 전류증폭부(647)의 출력전류(H3)를 소정 증폭하여 출력한다(셀사이즈는 100배). 제2 PMOS-FET 파워트랜지스터(687)는 이중확산 P채널MOS구조의 전계효과형 트랜지스터에 의해 구성되고, 그 전류유출단자측으로부터 전류유입단자측으로 기생소자로서 형성된 제2 파워다이오드(687d)가 등가회로적으로 역접속된다.

제2 PMOS-FET 파워트랜지스터(685, 686, 687)의 각 전류유입단자측은 저항(31)을 통하여 전압변환부(52)의 양극출력단자측에 공통 접속되고, 각 전류유출단자측을 코일(2, 3, 4)의 각 전력공급단자에 접속된다. 이에 따라서, 제2 파워증폭부(615, 616, 617)는 각각 각 통전제어단자측으로의 입력전류를 증폭한 전류를 코일(2, 3, 4)의 각 전력공급단자에 출력하고, 각각 코일(2, 3, 4)로의 구동전류(I1, I2, I3)의 양극측전류를 공급한다.

도 15의 제2 분배기(38)의 제2 분배전류신호 G1, G2, G3 는 각각 제2 전류증폭부(645, 646, 647)에 입력된다. 제2 전류증폭부(645, 646, 647)는 각각 제2 분배전류신호 G1, G2, G3 를 소정 배로 전류 증폭하여 제2 증폭전류신호 H1, H2, H3 를 발생하고, 제2 파워증폭부(615, 616, 617)의 각 통전제어단자측에 공급한다. 제2 파워증폭부(615, 616, 617)는 3상의 제2 증폭전류신호 H1, H2, H3 를 각각 전류 증폭하고, 각 전류유출단자측으로부터 코일(2, 3, 4)로 구동전류 I1, I2, I3 의 양극측전류를 공급한다.

도 16에 제2 전류증폭부(645, 646, 647)의 구체적인 구성을 나타낸다. 제2 전류증폭부(645)는 트랜지스터(651, 652)에 의한 전단의 커런트미러회로와 트랜지스터(653, 654)와 저항(655, 656)에 의한 후단의 커런트미러회로를 가지며, 전단과 후단의 커런트미러회로를 종속접속하는 제2 증폭부 커런트미러회로에 의해 구성되어 있다. 트랜지스터(651, 652)의 에미터면적비를 1 로 하고, 전단의 커런트미러회로의 전류증폭률을 1 로 한다.

트랜지스터(653, 654)의 에미터 면적비를 50배, 저항(656, 655)의 저항비를 50배로 하여, 후단의 커런트미러회로의 전류증폭률을 50배로 한다. 그 결과, 제2 전류증폭부(645)의 제2 증폭부 커런트미러회로는 전류증폭률로 50배의 증폭을 행한다. 마찬가지로, 제2 전류증폭부(646)는 트랜지스터(661, 662, 663, 664)와 저항(665, 666)에 의한 제2 증폭부 커런트미러회로에 의해 구성되고, 전류증폭률로 50배의 증폭을 행한다.

마찬가지로, 제2 전류증폭부(647)는 트랜지스터(671, 672, 673, 674)와 저항(675, 676)에 의한 제2 증폭부 커런트미러회로에 의해 구성되고, 전류증폭률로 50배의 증폭을 행한다. 이에 따라서, 제2 전류증폭부(645, 646, 647)는 3상의 제2 분배전류신호(G1, G2, G3)를 각각 50배 증폭한 3상의 제2 증폭전류신호(H1, H2, H3)를 발생하고, 제2 파워증폭부(615, 616, 617)의 제2 파워부 커런트미러회로의 각 통전제어단자측에 공급한다.

또, 제2 전류증폭부(645, 646, 647)의 제2 증폭부 커런트미러회로는 출력용의 NPN형 트랜지스터(654, 664, 674)의 전류유출단자측을 직류전원(50)의 음극단자측에 접속되고, 이 출력용 트랜지스터(654, 664, 674)를 통하여 각각 제2 파워증폭부(615, 616, 617)에 전류를 공급한다. 이에 따라, 제2 파워증폭부(615, 616, 617)의 제2 PMOS-FET 파워트랜지스터(685, 686, 687)를 충분히 통전제어하게 한다.

다음으로, 도 15의 모터의 전체적인 동작에 대하여, 간단히 설명한다. 전환신호발생부(34)는 원활하게 변화돠는 3상의 전환전류신호 D1, D2, D3 를 분배신호 발생부(36)에 공급한다. 제1 분배기(37)는 제어발생기(30)의 제1 제어전류신호(C1)를 3상의 전환전류신호 D1, D2, D3 에 따라 분배하고, 원활하게 변화하는 3상의 제1 분배전류신호 E1, E2, E3를 출력한다.

제1 전류증폭부(41, 42, 43)는 각각 제1 분배전류신호 E1, E2, E3를 소정 배로 전류 증폭한 제1 증폭전류신호 F1, F2, F3를 출력하고, 제1 파워증폭부(11, 12, 13)의 각 통전제어단자측에 공급한다. 제1 파워증폭부(11, 12, 13)의 제1 FET 파워 커런트미러회로는 각각 제1 증폭전류신호 F1, F2, F3를 전류 증폭하고, 3상의 코일(2, 3, 4)에 구동전류 I1, I2, I3 의 음극측전류를 공급한다.

제2 분배기(38)는 제어발생기(30)의 제2 제어전류신호 C2를 3상의 전환전류신호 D1, D2, D3에 따라 분배하고, 원활하게 변화되는 3상의 제2 분배전류신호 G1, G2, G3를 출력한다. 제2 전류증폭부(645, 646, 647)는 각각 제2 분배전류신호 G1, G2, G3를 소정 배로 전류증폭한 제2 증폭전류신호 H1, H2, H3를 출력하고, 제2 파워증폭부(615, 616, 617)의 각 통전제어단자측에 공급한다.

제2 파워증폭부(615, 616, 617)의 제2 전계효과형 파워부 커런트미러회로는, 각각 제2 증폭전류신호 H1, H2, H3 를 전류 증폭하고, 3상의 코일(2, 3, 4)에 구동전류 I1, I2, I3 의 양극측전류를 공급한다.

제어발생기(30)의 전류검출용 저항(31)은 구동전류(I1, I2, I3)의 양극측전류의 합성값인 합성공급전류 Iv 를 검출하고, 레벨변환회로(32)를 통하여 합성공급전류 Iv에 따른 전류검출신호 Bv를 발생한다. 비교증폭부(33)는 지령신호 Ac와 전류검출신호 Bv를 비교하고, 그 비교결과에 따른 제1 제어전류신호 C1와 제2 제어전류신호 C2를 출력한다.

제1 제어전류신호 C1는 제2 제어전류신호 C2와 비례하여 변화된다. 제1 분배제어블럭[제어발생기(30)와 제1 분배기(37)와 제1 전류증폭부(41, 42, 43)]과 제1 파워증폭부(11, 12, 13)에 의해, 합성공급전류(Iv)를 지령신호(Ac)에 따른 소정 값으로 하는 귀환루프가 구성되고, 코일(2, 3, 4)로의 공급전류가 제어된다.

또, 제2 분배제어블럭[제어발생기(30)와 제2 분배기(38)와 제2 전류증폭부(645, 646, 647)]과 제2 파워증폭부(615, 616, 617)는 제2 파워증폭부(615, 616, 617)의 제2 PMOS-FET 파워트랜지스터(685, 686, 687)를 부분적으로 저동작전압의 포화동작(저항성의 전압강하동작)시키면서, 아날로그적으로 변환되는 구동전류(I1, I2, I3)의 음극측전류를 코일(2, 3, 4)에 공급한다. 이 때, 제1 분배제어블럭과 제1 파워증폭부의 합성전달이득에 비하여 제2 분배제어블럭과 제2 파워증폭부의 합성전달이득을 크게 하고, 전체의 회로동작의 안정화를 도모할 수 있다.

즉, 제2 파워증폭부의 제2 PMOS-FET 파워트랜지스터를 부분적으로 확실하게 저동작전압의 포화동작을 하게 하여, 제1 파워증폭부내의 제1 NMOS-FET 파워트랜지스터에 의해 코일로의 공급전류를 제어할 수 있게 한다. 여기서, PMOS-FET 트랜지스터에 있어서의 저동작전압의 포화동작이란, 비능동영역 또는 저항성영역(차단영역이 아님)에서의 저항성의 전압강하의 동작을 의미한다.

즉, 제2 PMOS-FET 파워트랜지스터는 전류로의 전환기간에 있어서 능동영역내에서 전류증폭작용을 하여 아날로그적으로 전류값을 변화시키는데, 전환후의 기간에 있어서 저항성영역에서의 저항성의 전압강하 동작을 행한다. 한편, 제1 NMOS-FET 파워트랜지스터는 능동영역내에서 동작하여 합성공급전류의 제어를 행하고, 전류로의 전환기간에 있어서도 전류제어를 하면서 아날로그적으로 전류값을 변화시킨다.

동일 상의 제1 분배전류신호(E1)와 제2 분배전류신호(G1)는 180도의 위상차로 상보적으로 흐르기 때문에, 제1 파워증폭부(11)와 제2 파워증폭부(615)는 상보적으로 동작한다. 따라서, 아날로그적으로 연속적으로 변화되는 양방향의 구동전류(I1)가 코일(2)에 공급된다.

마찬가지로, 제1 분배전류신호(E2)와 제2 분배전류신호(G2)가 180도의 위상차로 상보적으로 흐르기 때문에, 제1 파워증폭부(12)와 제2 파워증폭부(616)는 상보적으로 동작한다. 따라서, 아날로그적으로 연속적으로 변화되는 양방향의 구동전류(I2)가 코일(3)에 공급된다.

또한, 제1 분배전류신호(E3)와 제2 분배전류신호(G3)가 180도의 위상차로 상보적으로 흐르기 때문에, 제1 파워증폭부(13)와 제2 파워증폭부(617)는 상보적으로 동작한다. 따라서, 아날로그적으로 연속적으로 변화되는 양방향의 구동전류(I3)가 코일(4)에 공급된다.

이와 같이, 동일 상의 제1 파워증폭부와 제2 파워증폭부가 동시에 통전상태가 되는 일은 없기 때문에, 제1 NMOS-FET 파워트랜지스터나 제2 PMOS-FET 파워트랜지스터 사이의 단락전류가 발생하지 않는다. 또, 아날로그적으로 변화되는 연속적인 구동전류(I1, I2, I3)가 코일(2, 3, 4)에 공급되므로, 코일(2, 3, 4)에서의 스파이크전압이 발생되지 않고, 기생소자인 제1 파워다이오드(81d, 82d, 83d)나 제2 파워다이오드(685d, 686d, 687d)를 통한 이상전류가 흐르지 않는다. 따라서, 모터의 발생구동력의 맥동은 현저하게 감소된다.

전압변환부(52)는 NMOS-FET 스위칭트랜지스터(61)를 고주파 PWM동작을 시키고, 양극출력단자측과 음극출력단자측 간의 변환직류전압 Vcc-Vg 을 가변 제어한다. 스위칭제어부(310)는 제1 파워증폭부의 3상의 동작전압 내에서 최소 동작전압을 검출하고, 검출동작전압과 변조블록(300)의 피변조전류신호 Pm 에 따른 동작제어신호 Vd를 출력한다.

스위칭제어부(310)의 출력신호 Vd 에 따라 NMOS-FET 스위칭트랜지스터(61)의 스위칭동작이 제어되고, 전압변환부(52)의 변환직류전압 Vcc-Vg 을 가변 제어한다. 이에 따라서, 제1 파워증폭부의 제1 NMOS-FET 파워트랜지스터의 통전시의 동작전압은 소정의 작은 값으로 제어된다.

스위칭제어부(310)는 변조블록(300)를 포함하여 구성되고, 변조블록(300)에 의해 이동체(1)에 동기한 피변조전류신호 Pm를 발생한다. 스위칭제어부(310)는 제1 파워트랜지스터(81, 82, 83)의 동작전압을 검출하고, 검출동작전압과 피변조전류신호(Pm)를 연산 합성하고, 양자에 따라 동작하는 동작제어신호 Vd를 출력한다. 이에 따라서, 동작제어신호 Vd에 검출동작전압의 리플전압분의 악영향이 나타나지 않게 하고, 제1 파워트랜지스터의 동작전압의 제한정도를 향상시키고, 그 평균전압을 작게 한다. 그 결과, 제1 파워트랜지스터의 전력손실·발열을 작게 할 수 있었다.

또, 긴급시에 직류전원(50)이 오프되었을 때, 코일(2, 3, 4)에 발생하는 3상의 역기전력을 제1 파워다이오드(81d, 82d, 83d)나 제2 파워다이오드(685d, 686d, 687d)를 통하여 정류한 정류직류전압을, 전압추출부(490)의 단자(Xf)에 출력한다. 이 전압추출부(490)의 출력전압을 이용하여 긴급시의 각종 대피처리를 행한다.

본 실시예에서는, 접합 분리하여 집적회로화에 최적의 모터 구성으로 이루어져 있다. 우선, 파워소자의 발열을 작게 하고, 파워트랜지스터나 스위칭트랜지스터를 집적회로화한 경우의 열파괴를 방지하였다. 또, 제1 파워트랜지스터나 제2 파워트랜지스터로서 이중확산 MOS구조의 전계효과형 트랜지스터를 사용하고, 칩사이즈를 작게 하였다. 또, 파워트랜지스터의 전류유출단자측으로부터 전류유입단자측으로 형성된 기생다이오드를 파워다이오드로서 사용하고, 파워다이오드를 위한 칩면적을 실질적으로 제로로 한다.

또, 제2 파워증폭부나 전원스위치부에, 제2 PMOS-FET 파워트랜지스터나 PMOS-FET 파워스위치 트랜지스터를 사용하고, 이들의 파워소자를 동작시키기 위한 다른 전원을 불필요하게 하였다(고전압출력부를 없앰). 이것에 의해, 직류전원(50)이나 전압변환부(52) 이외의 다른 전원이 필요하지 않게 되고, 전체 구성은 현격히 감소화된다.

또, 직류전원의 음극단자측에 전류유출단자측을 접속한 NMOS-FET 스위칭트랜지스터를 PWM동작시키고, NMOS-FET 스위칭트랜지스터와 변환용 인덕터소자에 의해 변환직류전압을 구한다. 이에 따라, NMOS-FET 스위칭트랜지스터의 전류유입단자측 및 전류유출단자측의 전위가 직류전원(50)의 음극단자측 전위(어스전위) 이하로 되지는 않는다. 그 결과, 접합분리부분을 어스단자로 하는 기생트랜지스터소자의 동작을 방지할 수 있고, 전체의 회로동작이 안정화되었다.

또한, 본 실시예에서는 제2 파워증폭부를 저동작전압의 포화동작을 하게 하고, 제1 파워증폭부의 동작전압에 따라서 전압변환부의 스위칭트랜지스터를 PWM동작을 시키게 하였다. 그러나, 이 관계를 역으로 하여, 제1 파워증폭부를 저동작전압의 포화동작을 하게 하고, 제2 파워증폭부의 동작전압을 스위칭제어부에 의해 검출하고, 제2 파워트랜지스터의 동작전압에 따라서 전압변환부의 스위칭트랜지스터를 PWM동작시켜도 된다.

또, 본 실시예에서는 제어발생기에 의해 전류검출신호(Bv)와 지령신호(Ac)를 비교하고, 비교결과에 따른 제1 제어전류신호(C1)와 제2 제어전류신호(C2)를 출력한다. 제1 제어전류신호(C1)에 따라 동작하는 제1 분배전류신호(E1, E2, E3)를 이용하여 제1 파워증폭부(11, 12, 13)의 제1 파워부 커런트미러회로의 통전을 제어하고, 제2 제어전류신호(C2)에 따라 동작하는 제2 분배전류신호(G1, G2, G3)를 이용하여 제2 파워증폭부(15, 16, 17)의 제2 파워부 커런트미러회로의 통전을 제어한다.

이에 따라서, 지령신호(Ac)에 따른 정확한 구동전류를 코일(2, 3, 4)에 공급할 수 있다. 이 때, 전류로의 전환은 아나로그적으로 원활하게 행하므로, 구동전류(I1, I2, I3)는 아날로그적으로 변화되고, 전류로의 전환에 수반되는 구동전류의 맥동이나 구동력의 맥동은 극히 작아진다.

또, 본 실시예에서는 제1 파워증폭부(11, 12, 13)를 제1 NMOS-FET 파워트랜지스터에 의한 제1 FET 파워 커런트미러회로에 의하여 구성되고, 전류증폭률의 변동차를 작게 한다. 제2 파워증폭부(615, 616, 617)를 제2 PMOS-FET 파워트랜지스터에 의한 제2 FET 파워 커런트미러회로에 의해 구성하며, 전류증폭률의 변동차를 작게 한다.

통상적으로, NMOS-FET 파워트랜지스터와 PMOS-FET 파워트랜지스터는 크게 다른 비선형전압 증폭특성을 가진다. 그러나, 본 실시예에서는 NMOS-FET 파워부 커런트미러회로의 전류증폭률의 변동차는 현격히 작아지고, PMOS-FET 파워 커런트미러회로의 전류증폭률의 변동차는 현저하게 작아진다. 또한, NMOS-FET 파워 커런트미러회로와 PMOS-FET 파워 커런트미러회로의 전류증폭률의 변동차도 현저하게 작게 할 수 있다. 따라서, 아날로그적으로 변화되는 제1 분배전류신호를 제1 파워증폭부에 공급하는 것에 의해 제1 파워증폭부에 의한 전류로의 전환을 아날로그적으로 할 수 있다.

또, 아날로그적으로 변화되는 제2 분배전류신호를 제2 파워증폭부에 공급하는 것에 의해, 제2 파워증폭부에 의한 전류로의 전환을 아날로그적으로 할 수 있다. 또한, 제1 NMOS-FET 파워트랜지스터 또는 제2 PMOS-FET 파워트랜지스터의 일측을 확실하게 저동작전압의 포화동작(저항성의 전압강하동작)을 하게 하고, 제1 NMOS-FET 파워트랜지스터 또는 제2 PMOS-FET 파워트랜지스터의 타측에 의해 코일로의 합성공급전류(Iv)를 고정밀도로 제어할 수 있다.

전류제어를 행하는 제1 NMOS-FET 파워트랜지스터 또는 제2 PMOS-FET 파워트랜지스터의 동작전압에 따라서 스위칭트랜지스터의 스위칭동작을 제어하고, 전류제어를 방해하지 않고, 전류제어를 행하는 파워트랜지스터의 동작전압을 능동영역의 소정의 작은 값으로 고정도로 제어할 수 있다.

본 실시예에서는, 직류전원(50)이 오프되었을 때, 코일에 발생하는 3상의 역기전력을 제1 파워다이오드나 제2 파워다이오드를 통하여 정류한 정류직류전압을, 전압추출부의 단자(Xf)에 추출한다. 이 전압추출부의 출력전압을 이용하여, 긴급한 직류전원의 오프시에 전기적으로 마이크로 컴퓨터의 메모리내용의 보존을 하거나, 기계적으로 독취헤드의 대피동작을 행하는 것이 가능하게 된다.

또, 본 실시예에 있어서는 상술한 실시예 대신에 다양한 변형이 가능하다. 예를 들면, 제1 파워증폭부(11, 12, 13)의 각각을 대신하여, 도 19에 도시한 구성의 파워증폭부(1000)를 사용하여도 된다. 또, 예를 들면, 도 20에 도시한 구성의 파워증폭부(1100)를 사용하여도 된다.

본 실시예에 있어서, 제2 파워증폭부(615, 616, 617)는 도 15에 도시된 구성에 한하지 않고, 다양한 변형이 가능하다. 예를 들면, 제2 파워증폭부(615, 616, 617)의 각각를 대신하여 도 21에 도시한 구성의 파워증폭부(1200)를 사용하여도 된다. 파워증폭부(1200)는 PMOS-FET 파워트랜지스터(1210)와 PMOS-FET 트랜지스터(1211)와 저항(1012)에 의해 FET 파워 커런트미러회로를 구성한다. 이 전계효과형 파워 커런트미러회로는 통전제어단자측으로의 입력전류가 작은 동안은 소정의 전류증폭률을 가지며, 입력전류가 커지면, 그 전류증폭률이 급격히 커진다.

또, 예를 들어 도 22에 도시한 구성의 파워증폭부(1300)를 사용하여도 된다. 파워증폭부(1300)는 PMOS-FET 파워트랜지스터(1310)와 PMOS-FET 트랜지스터(1311)와 저항(1312)에 의해 전계효과형 파워 커런트미러회로를 구성한다. 이 FET 파워 커런트미러회로는 통전제어단자측으로의 입력전류가 작은 동안은 소정의 전류증폭률을 가지며, 입력전류가 커지면, 그 전류증폭률이 급격하게 커진다. 또한, PMOS-FET 파워트랜지스터(1210)나 PMOS-FET 파워트랜지스터(1310)는 이중확산 P채널MOS구조의 전계효과형 파워트랜지스터에 의해 구성할 수 있고, 집적회로화는 용이하다.

실시예 5

도 17에 본 발명의 실시예 5의 모터를 나타낸다.

도 17에 전체구성을 도시한다. 본 실시예 5에서는 분로스위치부(701)와 통전정지부(702)를 설치하고, 코일(2, 3, 4)에 양방향의 구동전류를 공급하는 제1 통전모드와, 코일(2, 3, 4)에 일방향의 구동전류를 공급하는 제2 통전모드를 적시에 전환하여 공급할 수 있게 하였다. 또, 이에 따라서 전압추출부(740)를 변경하였다. 그 이외의 구성에 있어서, 상술한 실시예 4 또는 실시예 3 또는 실시예 2 또는 실시예 1과 동일한 것에 대해서는 동일한 번호를 사용하고, 그 상세한 설명은 생략한다.

우선, 분로스위치부(700)를 오프하고, 통전정지부(701)를 정지동작시키지 않는 경우(제 1 통전모드)를 설명한다. 즉, 분로스위치부(700)의 제1 스위치부(711)는 오프, 통전정지부(701)의 제2 스위치부(721)와 제3 스위치부(731)는 온상태로 한 경우이다. 제1 스위치부(711)가 오프상태이기 때문에, 분로스위치부(700)의 PMOS-FET 분로트랜지스터(710)는 오프상태가 된다.

PMOS-FET 분로트랜지스터(710)는 이중확산 P채널MOS구조의 전계효과형 트랜지스터에 의해 구성되고, 그 기생소자로서 형성된 다이오드(710d)는 전류유출단자측으로부터 전류유입단자측으로 등가회로적으로 접속되어 있다.

통전정지부(701)의 제2 스위치부(721)가 온상태이기 때문에, 전류공급기(30)의 제2 공급전류신호(C2)는 제2 분배기(38)에 공급된다. 통전정지부(701)의 제3 스위치부(731)가 온상태이기 때문에, PMOS-FET 통전트랜지스터(730)는 온상태가 된다. PMOS-FET 통전트랜지스터(730)는 역접속되고, 그 전류유입단자측(소오스단자)을 저항(31)과 전력로 스위치부(54)를 통하여 직류전원(50)의 양극단자측에 접속되고, 그 전류유출단자측(드레인단자)을 제2 파워증폭부(615, 616, 617)의 공통접속단자측에 접속되어 있다.

PMOS-FET 통전트랜지스터(730)는 이중확산 P채널MOS구조의 전계효과형 트랜지스터에 의해 구성되고, 그 기생소자로서 형성된 다이오드(730d)는 전류유입단자측으로부터 전류유출단자측으로 등가회로적으로 접속되어 있다.

따라서, 스위치부(700)의 제1 스위치부(711)를 오프상태로 하고, 통전정지부(701)의 제2 스위치부(721)와 제3 스위치부(731)를 온상태로 한 경우에는 상술한 실시예 4와 실질적으로 같은 구성이 된다. 따라서, 제1 파워증폭부(11, 12, 13) 및 제2 파워증폭부(615, 616, 617)에 의해, 코일(2, 3, 4)에 양극성 및 음극성의 양방향의 구동전류(I1, I2, I3)를 공급한다(제1 통전모드). 구체적인 구성 및 동작은 상술한 실시예 4와 같으며, 상세한 설명을 생략한다.

다음으로, 분로스위치부(700)를 온상태로 하고, 통전정지부(701)를 정지동작을 시킨 경우(제2 통전모드)를 설명한다. 즉, 분로스위치부(700)의 제1 스위치부(711)를 온상태로 하고, 통전정지부(701)의 제2 스위치부(721)와 제3 스위치부(731)를 오프상태로 한 경우이다. 제1 스위치부(711)가 온상태이기 때문에, 분로스위치부(700)의 PMOS-FET 분로트랜지스터(710)는 온상태가 된다. 따라서, 전압변환부(652)의 양극출력단자측으로부터 전류검출용 저항(31)과 PMOS-FET 분로트랜지스터(710)를 통하여 코일(2, 3, 4)의 공통접속단자측으로의 전류로가 형성된다.

한편, 통전정지부(701)의 제2 스위치부(721)가 오프상태이기 때문에, 전류공급기(30)의 제2 공급전류신호(C2)는 제2 분배기(38)에 공급되지 않는다. 따라서, 제2 분배전류신호(G1, G2, G3) 및 제2 증폭전류신호(H1, H2, H3)는 제로가 된다. 그 결과, 제2 파워증폭부(615, 616, 617)의 제2 PMOS-FET 파워트랜지스터(685, 686, 687)는 모두 오프된다. 게다가, 제3 스위치부(731)가 오프상태이기 때문에, 통전트랜지스터(730)는 오프된다.

이때, 통전트랜지스터(730) 및 그 기생다이오드(730d)는 코일(2, 3, 4)에 발생한 역기전력의 전류로를 차단하고, 불필요한 전류로의 형성을 방지한다. 따라서, 코일(2, 3, 4)로의 전류로는 전압변환부(52)의 양극출력단자측과 음극출력단자측 사이에 병렬적으로 접속되어 있는 제1 파워증폭부(11, 12, 13)의 제1 NMOS-FET 파워트랜지스터(81, 82, 83)에 의해 형성된다. 즉, 코일(2, 3, 4)에 음극성의 일방향의 구동전류(I1, I2, I3)가 공급된다(제2 통전모드). 또한, 분로스위치부(700)의 저항(712)과 통전정지부(701)의 저항(732)은 풀업저항이며, 필요에 따라서 접속하면 된다.

이 제2 통전모드의 전체동작에 대하여 간단히 설명한다. 전류공급기(30)는 전류검출신호(Bv)와 지령신호(Ac)의 비교결과에 따른 제1 공급전류신호(C1)와 제2 공급전류신호(C2)를 출력한다. 제2 공급전류신호(C2)는 통전정지부(701)의 제2 스위치부(721)로 저지되고, 제2 분배기(38)에 공급되지 않는다. 따라서, 제2 파워증폭부(615, 616, 617)는 통전을 모두 정지하고, 코일(2, 3, 4)에 전류를 공급하지 않는다. 한편, 제1 공급전류신호(C1)는 제1 분배기(37)에 공급된다.

제1 분배기(37)는 전환신호발생부(34)의 3상 전환전류신호(D1, D2, D3)에 따라서 제1 공급전류신호(C1)를 분배하고, 아날로그적으로 변화되는 3상의 제1 분배전류신호(E1, E2, E3)를 출력한다. 제1 전류증폭부(41, 42, 43)는 각각 제1 분배전류신호(E1, E2, E3)를 전류 증폭한 제1 증폭전류신호(F1, F2, F3)를 출력하고, 제1 파워증폭부(11, 12, 13)의 통전제어단자측으로 공급한다.

제1 파워증폭부(11, 12, 13)의 제1 파워 커런트미러회로는, 각각 제1 증폭전류신호(F1, F2, F3)를 전류증폭하여 코일(2, 3, 4)에 공급한다. 이와 같이, 제1 분배제어블럭(전류공급기(30)와 제1 분배기(37)와 제1 전류증폭부(41, 42, 43))과 제1 파워증폭부(11, 12, 13)에 의해 귀환루프가 형성되고, 지령신호에 따른 합성공급전류를 공급한다.

스위칭제어부(310)는 제1 파워증폭부(11, 12, 13)의 제1 NMOS-FET 파워트랜지스터(81, 82, 83)의 동작전압을 검출하고, 그 최소동작전압에 따라서 동작제어신호(Vd)를 출력한다.

전압변환부(52)는 동작제어신호(Vd)에 따라서 NMOS-FET 스위칭트랜지스터(61)를 고주파 스위칭동작시킨다. 그 결과, 전압변환부(52)의 변환직류전압(Vcc-Vg)이 가변 제어되고, 제1 파워증폭부의 동작전압을 소정의 작은 값으로 제어한다. 전압변환부(52)의 변환직류전압은, 병렬적으로 접속된 3개의 제1 파워증폭부(11, 12, 13)와 코일(2, 3, 4)과 분로스위치부(700)에 공급되고, 선택된 제1 파워증폭부의 제1 파워트랜지스터에 의해 코일에 일방향의 구동전류를 공급하는 전류로가 형성된다.

전압추출부(740)는 직류전원(50)의 양극단자측전위와 코일의 공통접속단자측 전위를 비교하고, 큰 쪽의 전압을 출력한다. 이에 따라서, 직류전원(50)이 오프상태일 때, 코일에 발생하는 3상의 역기전력의 정류전압신호를 단자(Xf)에 추출한다.

그 밖의 구성 및 동작은 상술한 실시예 4와 동일하며, 상세한 설명을 생략한다.

본 실시예에서는, 코일에 양방향의 구동전류를 공급하는 제1 통전모드와, 코일에 일방향의 구동전류를 공급하는 제2 통전모드를 적시에 전환하여 공급하고, 모터성능을 변경하는 것을 가능하게 하였다. 제1 통전모드 및 제2 통전모드에 있어서, 제1 파워증폭부나 제2 파워증폭부나 스위칭트랜지스터나 분로트랜지스터나 통전트랜지스터등의 파워소자에 있어서의 전력손실·발열은 작다. 따라서, 이들의 파워소자를 필요에 따라서 단일의 실리콘기판상에 접합 분리하여 집적회로화할 수 있다.

또, 코일에 양방향의 구동전류를 공급하는 제1 통전모드에서는 발생력을 크게 할 수 있는 이점이 있다. 코일에 일방향의 구동전류를 공급하는 제2 통전모드에서는 코일에 발생하는 역기전력을 크게 할 수 있으므로, 모터를 고속회전할 수 있는 이점이 있다. 따라서, 발생력이 크게 고속회전이 가능한 모터를 실현할 수 있다.

집적회로화한 제2 파워트랜지스터(685, 686, 687)에 기생소자인 제2 파워다이오드(685d, 686d, 687d)가 역접속한다. 분로트랜지스터(710)를 온상태로 하여 코일(2, 3, 4)에 일방향의 구동전류를 공급할 경우에, 코일에 발생하는 역기전력에 의해 전력공급단자측의 전위가 교류적으로 상승하고, 제2 파워다이오드(685d, 686d, 687d)를 통하여 전류가 역류하려고 한다. 그러나, 본 실시예에서는 통전트랜지스터(730)를 역접속하기 때문에, 통전트랜지스터(730)를 오프상태로 하는 것에 의해 역류전류로를 확실하게 차단할 수 있다.

또한, 통전트랜지스터(730)는 역접속한 PMOS-FET 트랜지스터에 한정되지 않고, 역접속한 NMOS-FET 트랜지스터에 의해서도 구성할 수 있다. 이들 역접속된 전계효과형 트랜지스터는, 전류유입단자측으로부터 전류유출단자측으로 기생다이오드가 형성되고, 통전트랜지스터의 오프시에 기생다이오드도 전류의 역류를 저지한다.

본 실시예에서도 상술한 각 실시예와 같은 다양한 이점을 얻을 수 있다.

또한 본 실시예에서는 제1 파워증폭부(11, 12, 13)와 제2 파워증폭부(615, 616, 617)와 전류공급기(30)와 전환신호발생부(34)와 분배신호 발생부(36)[제1 분배기(37)와 제2 분배기(38)]와 제1 전류증폭부(41, 42, 43)와 제2 전류증폭부(645, 646, 647)와 스위칭제어부(310)와 전압변환부(52)와 분로스위치부(700)와 통전정지부(701)와 전압추출부(740)에 의해 3상의 부하(코일(2, 3, 4))로의 구동전류를 공급하는 구동회로를 형성한다.

코일에 일방향만의 구동전류를 공급하는 구성의 모터도 실현할 수 있다. 예를 들면, 도 17에 있어서, 제2 파워증폭부(615, 616, 617)나 통전정지부(701)나 분로스위치부(700)를 없애고, 코일(2, 3, 4)의 공통접속단자측을 저항(31)을 통하여 전압변환부(52)의 양극출력단자측에 접속된 구성으로 하여도 된다.

또, 고전압출력부를 설치하여 제2 파워트랜지스터(685, 686, 687)나 분로트랜지스터(710)나 통전트랜지스터(730)에 NMOS-FET 트랜지스터를 사용하고, 고전압출력부의 고전위점으로부터 이들 소자의 통전을 제어하는 것도 가능하다.

실시예 6

도 18에 본 발명의 실시예 6의 모터를 나타낸다.

도 18에 전체 구성을 나타낸다. 본 실시예 6에서는 전압변환부(752)로서 예를 들어 고전압출력부(450)와 같은 구성의 전압변환을 행하게 하였다. 그 밖의 구성에 있어서, 상술한 실시예 5 또는 상술한 실시예 4 또는 실시예 3 혹은 실시예 2 또는 실시예 2과 동일한 것에는 동일한 번호를 사용하고, 상세한 설명은 생략한다.

도 18의 전압변환부(752)는 200kHz 정도의 고주파 스위칭동작을 행하는 NMOS-FET 스위칭트랜지스터(761)를 가지고 있다. NMOS-FET 스위칭트랜지스터(761)는 그 전류유출단자측을 직류전원(50)의 음극단자측(-)에 접속되고, 그 전류유입단자측과 변환용 인덕터소자(763)의 일단에 접속되고, 직류전원(50)의 양극단자측(+)으로부터 변환용 인덕터소자(763)로의 자기에너지를 보충하는 전력공급로를 고주파 스위칭(온-오프동작)한다.

변환용 인덕터소자(763)의 일단에 접속된 플라이휠용 다이오드(762)는, NMOS-FET 스위칭트랜지스터(761)의 고주파 스위칭동작에 상보적으로 오프·온 동작하고, 변환용 인덕터소자(763)로부터 변환용 콘덴서소자(764)로의 전류로를 형성한다. 즉, NMOS-FET 스위칭트랜지스터(761)가 온상태일 때는 직류전원(50)의 양극단자로부터 변환용 인덕터소자(763)를 통하는 전력공급로가 형성되고, 변환용 인덕터소자(763)의 자기에너지를 보충한다.

NMOS-FET 스위칭트랜지스터(761)가 오프로 변하면, 변환용 인덕터소자(763)의 단자전압이 커져서 플라이휠용 다이오드(762)를 도통상태로 바꾸고, 변환용 인덕터소자(763)로부터 변환용 콘덴서소자(764)로의 전류로를 형성한다. 이에 따라서, 변환용 콘덴서소자(764)의 일단과 직류전원(50)의 일단 사이에 변환직류전압(Vm)을 출력한다.

변환용 콘덴서소자(764)는 전압변환부(752)의 양극출력단자측(P)과 음극출력단자측(M) 사이에 접속되고, 변환용 인덕터소자(763)를 통하여 공급되는 전류·전압을 평활화하는 필터회로를 구성한다. 이것에 의해, NMOS-FET 스위칭트랜지스터(761)를 고주파 PWM동작(펄스폭 변조동작)하는 것에 의해, 전압변환부(752)의 양극출력단자측의 전위(Vm)를 가변 제어한다. 그 결과, 직류전원(50)으로부터 공급되는 직류전압(Vcc)을 전력공급원으로 하고, 전압변환부(752)의 양극출력단자측과 음극출력단자측 사이에 변환직류전압값(Vm)을 발생한다. 여기서, 직류전원(50)의 음극단자를 어스전위(0V)로 한다.

또한, NMOS-FET 스위칭트랜지스터(761)는 예를 들어 이중확산 MOS구조의 N채널 전계효과형 트랜지스터에 의해 구성되고, 그 전류유출단자측으로부터 전류유입단자측으로 기생소자로서 형성된 스위칭다이오드(761d)를 등가회로적으로 역접속되어 있다.

스위칭제어부(310)는 제1 파워증폭부(11, 12, 13)의 전류유입단자측과 전류유출단자측 사이의 3상의 동작전압을 검출하고, 최소의 동작전압값에 따른 동작제어신호(Vd)를 출력한다. 전압변환부(752)는 PWM부(765)에 있어서 동작제어신호(Vd)에 따른 펄스폭을 가지는 소정의 고주파 PWM신호(Sw)를 만들고, NMOS-FET 스위칭트랜지스터(761)를 고주파 스위칭동작을 하게 한다. 즉, 스위칭제어부(310)의 동작제어신호(Vd)에 따라서 전압변환부(752)의 NMOS-FET 스위칭트랜지스터(761)의 PWM스위칭동작이 제어된다.

전압변환부(752)는 직류전원(50)의 직류전압(Vcc)을 전력공급원으로 하여, NMOS-FET 스위칭트랜지스터(761)의 PWM스위칭동작에 따른 변환직류전압(Vm)을 양극출력단자측과 음극출력단자측 사이에 출력한다. 또한, 전압변환부(752)의 PWM부(765)의 구체적인 구성은, 상술한 도 7에 나타낸 것과 같으며, 상세한 설명을 생략한다.

도 18의 전압추출부(790)는 출력다이오드(791)를 포함한다. 출력다이오드(791)는 입력단자측을 제2 PMOS-FET 파워트랜지스터(685, 686, 687)의 전류유입단자측에 접속하고, 출력단자측을 전압추출부(790)의 출력단자(Xf)에 접속한다.

이에 따라, 직류전원(50)이 오프상태가 되었을 때, 출력다이오드(791)를 통하여 전압추출부(790)는 코일(2, 3, 4)의 역기전력을 정류한 정류직류전압을 출력단자(Xf)에 구한다.

이때, 전압변환부(752)의 플라이휠용 다이오드(762)는 직류전원(50)이 오프상태가 되었을 때, 전압출력부(790)는 파워다이오드에 의하여 코일(2, 3, 4)내에서 발생하는 역기전력에 의해 얻어지는 정류직류를 출력단자(Xf)로 출력한다.

플라이휠다이오드(762)는 직류원(50)의 양극단자측으로 향한 3상코일(2,3,4)로부터 역류를 방지하므로, 플라이휠용 다이오드(762)는 실질적으로 도 12나 도 17에 나타낸 전원 스위치부(54)의 역할도 한다.

그 이외의 구성 및 동작은 상술한 실시예 5와 같으며, 상세한 설명은 생략한다.

본 실시예에서는, 집적회로화에 바람직한 모터구성으로 되어 있다. 우선, 파워소자의 발열을 작게 하고, 파워트랜지스터나 스위칭트랜지스터를 집적회로화한 경우의 열파괴를 방지하였다. 또, 제1 파워트랜지스터나 제2 파워트랜지스터나 스위칭트랜지스터로서 이중확산 MOS구조의 전계효과형 트랜지스터를 사용하고, 칩사이즈를 작게 하였다.

또, 직류전원의 음극단자측에 전류유출단자측을 접속한 NMOS-FET 스위칭트랜지스터를 PWM동작시키고, NMOS-FET 스위칭트랜지스터와 변환용 인덕터소자에 의해 변환직류전압을 구한다. 이에 따라서, NMOS-FET 스위칭트랜지스터의 전류유입단자측 및 전류유출단자측의 전위가 직류전원(50)의 음극단자측전위(어스전위) 이하는 되지 않는다. 그 결과, 접합 분리부분을 베이스단자로 하는 기생트랜지스터소자의 동작을 방지할 수 있고, 전체의 회로동작이 안정되었다.

또, 제2 파워증폭부나 분로스위치부나 통전정지부에 제2 PMOS-FET 파워트랜지스터나 PMOS-FET 분로트랜지스터나 PMOS-FET 통전트랜지스터를 사용하고, 이들 파워소자를 동작시키기 위한 다른 전원을 불필요하게 하였다.

또한, 본 실시예에서는 코일에 양방향의 구동전류를 공급하는 제1 통전모드와 코일에 일방향의 구동전류를 공급하는 제2 통전모드를 적시에 전환하여 공급하고, 모터성능을 변경하는 것을 가능하게 하였다. 이와 같은 전환을 행하여도 제1 파워증폭부나 제2 파워증폭부나 스위칭트랜지스터나 분로트랜지스터나 통전트랜지스터등의 파워소자에 있어서의 전력손실·발열은 작다. 따라서, 이들 파워소자를 필요에 따라서 단일한 실리콘기판상에 집적회로화할 수 있다.

본 실시예에서는, 전압변환부(752)의 변한직류전압(Vm)을 직류전원(50)의 출력전압(Vcc)보다도 크게 하고, 코일(2, 3, 4)로의 공급전압레벨을 크게 하였다. 이에 따라서, 모터의 고속회전을 용이하게 실현할 수 있다. 전압변환부(774)의 플라이휠다이오드(762)는 스위칭 트랜지스터(761)가 오프되었을 때, 변환인덕터(763)로부터 변화용량(764)을 포함하는 회로로 전류로를 형성하도록 요구된다. 예를 들어, 플라이휠 다이오드(762)는 이중확산구조의 FET 트랜지스터로 대체될 수 있으며, 트랜지스터는 스위칭트랜지스트(761)의 온-오프동작과 상보적인 스위칭 오프-온동작을 수행할 수 있다.

도23의 NMOS-FET 동기정류트랜지스터(1400)를 가지는 전류로 형성회로는 플라이휠 다이오드(762)를 대체함으로써 사용될 수 있다. NMOS-FET 동기정류 트랜지스터(1400)는 스위칭 트랜지스터(761)의 고주파 스위칭 온-오프동작과 상보적으로 동기 스위칭 오프-온 동작을 행하도록 PWM 블록(765)의 신호에 의하여 제어될 수 있다. 동기정류 트랜지스터(1400)의 기생저항(1400d)은 플라이휠 다이오드(762)의 역할을 수행할 수 있다.

도24의 PMOS-FET 동기정류트랜지스터(1500)를 가지는 전류로 형성회로도 플라이휠 다이오드(762)를 대체하여 사용될 수 있다. PMOS-FET 동기정류트랜지스터(1500)는 스위칭트랜지스터(761)의 고주파 스위칭 온-오프동작과 상보적으로 동기 스위칭 오프-온 동작을 수행하도록 PWM 블록(765)의 신호에 의하여 제어될 수 있다. 기생저항(1500d)은 플라이휠 다이오드(762)의 역할을 수행할 수 있다.

또한, 플라이휠 다이오드(762)를 대체하는 PMOS-FET 동기정류트랜지스터(1500)는 도17에서 나타낸 PMOS-FET 파워스위치 트랜지스터(72)와 같은 파워스위치 트랜지스터의 역할도 수행할 수 있는데, PMOS-FET 동기정류 트랜지스터(1500)는 직류전원(50)이 턴오프되었을 때 직류전원(50)의 양극단자측으로 향하여 코일(2,3,4)로부터 흐르는 역류를 방지하기 때문이다.

본 실시예에서는, 제어발생기에 의해 전류검출신호(Bv)와 지령신호(Ac)를 비교하고, 비교결과에 따른 제1 제어전류신호(C1)와 제2 제어전류신호(C2)를 출력한다. 제1 제어전류신호(C1)에 따른 제1 분배전류신호(E1, E2, E3)를 이용하여 제1 파워증폭부(11, 12, 13)의 제1 파워 커런트미러회로의 통전을 제어하고, 제2 제어전류신호(C2)에 따른 제2 분배전류신호(G1, G2, G3)를 이용하여 제2 파워증폭부(615, 616, 617)의 제2 파워 커런트미러회로의 통전을 제어한다.

이것에 의해, 지령신호(Ac)에 따른 정확한 구동전류를 코일(2, 3, 4)에 공급할 수 있다. 이때, 전류로의 전환은 아나로그적으로 원활하게 행하므로, 구동전류(11, 12, 13)는 아날로그적으로 변환되고, 전류로의 전환에 수반되는 구동전류의 맥동이나 구동력의 맥동은 극히 작아진다. 또한, 이와 같은 결과는 분로트랜지스터(710)가 오프된 양방향 전류공급의 제1 통전모드뿐 아니라, 분로트랜지스터를 온상태로 한 일방향의 전류공급의 제 2 통전모드에서도 얻을 수 있다.

실시예에 있어서, 직류전원(50) 및 전압변환부(752)는 전압변환부(752)의 양극 및 음극출력단자측 사이로 변환된 직류전압 Vm을 공급하기 위한 전압공급회로를 구성한다.

전압공급회로의 변환된 직류전압 Vm 은 직류전원(50)의 전압보다 클 수 있다.

본 실시예는 상술한 실시예와 같은 다양한 효과를 얻을 수 있다.

상술한 각 실시예의 구체적인 구성에 대해서는, 다양한 변형이 가능하다. 예를 들어, 각 상의 코일은 복수개의 부분코일을 직렬 또는 병렬로 접속하여 구성하여도 된다. 3상의 코일은 스타결선에 한정되지 않고, 델타결선이어도 된다. 또, 일반적으로 다상의 모터를 구성할 수 있다. 그리고, 이동체의 자계부는 도시한 것에 한정되지 않고, 여러 가지 구성이 가능하다. 그 자극수도 2극에 한하지 않으며, 일반적으로 다극 구성이 가능하다. 또한, 이동체는 회전이동에 한하지 않고, 직진이동을 하여도 된다.

도19 내지 도22에서 나타낸 제1 및 제2 파워증폭부의 구성도 다양한 변형이 가능하다. 또한, 도 23 및 도24에서 나타낸 플라이휠 다이오드의 전류로 형성회로의 다양한 변형이 가능하다. 실시예의 회로 또는 장치는 등가기능을 가지는 회로 또는 장치로 대체될 수 있다.

또, 집적회로화에 있어서, 주지의 반도체프로세스에 의한 각종 1칩 집적회로기술을 사용할 수 있다. 예를 들면, 이중확산 MOS형 전계효과트랜지스터나 CMOS형 전계효과트랜지스터나 바이폴라트랜지스터를 단독종류 또는 복수종류 사용할 수 있는 다양한 1칩 집적회로기술이 있다. 이 모두, 집적회로의 서브스트레이트를 직류전원의 음극단자측의 전위(어스전위)에 접속하여 사용하고, 고밀도의 집적회로화가 가능하다. 그리고, 1칩내의 구체적인 트랜지스터배치는 개개의 집적회로 설계에 의해 다르므로, 상세한 설명을 생략한다.

그밖에 본 발명의 주지를 변경하지 않는 한도내에서의 다양한 변형이 가능하며, 본 발명에 포함됨은 물론이다.

본 발명의 모터에서는, 집적회로화에 적합한 파워소자를 사용하고, 1칩의 실리콘기판상에 저가로 집적화하여 실현할 수 있다. 또, 제1 파워증폭부의 파워트랜지스터의 전력손실이 작고, 제2 파워증폭부의 파워트랜지스터의 전력손실이 작으며, 스위칭트랜지스터의 전력손실이 작다. 따라서, 이들 파워소자로부터 발생하는 발열이 극히 작으며, 발열에 따른 열파괴의 우려가 없기 때문에, 이들 파워소자를 용이하게 집적회로화할 수 있다. 또, 제1 파워증폭부와 제2 파워증폭부의 구성에 의해, 아날로그적으로 변화되는 양방향의 구동전류를 각 전력공급단자로부터 코일에 공급하므로, 구동력의 맥동이 극히 작아지고, 아날로그적으로 동작하는 모터를 실현할 수 있다.

Claims (47)

1. 이동체와;

   복수상(相)의 코일과;

   직류전압을 공급하는 전압공급수단과;

   상기 전압공급수단의 음극출력단자측으로부터 상기 복수상 코일중의 하나로의 전류로를 형성하며 제1 파워트랜지스터를 각각 포함하는 Q개(Q는 2이상의 정수)의 제1 파워증폭수단과;

   상기 전압공급수단의 양극출력단자측으로부터 상기 복수상 코일의 전류로를 형성하며 제2 파워트랜지스터를 각각 포함하는 Q개의 제2 파워증폭수단과;

   복수상의 전환신호를 발생하는 전환신호 발생수단과;

   상기 전환신호 발생수단의 출력신호에 따라 동작하는 상기 Q 개의 제1 파워증폭수단의 통전을 분배제어하는 제1 분배제어수단과;

   상기 전환신호 발생수단의 출력신호에 따라 동작하는 상기 Q 개의 제2 파워증폭수단의 통전을 분배 제어하는 제2 분배제어수단을 구비하는 모터에 있어서;

   상기 전압공급수단은, 자기에너지를 저장하는 인덕터수단과, 전기에너지를 저장하는 콘덴서수단과, 직류전원의 음극단자측에 전류유출단자측이 접속되고, 전류유입단자측을 상기 인덕터수단의 일단에 접속된 스위칭트랜지스터를 가지며 상기 직류전원으로부터 상기 인덕터수단의 자기에너지를 보충하는 전력공급로를 온-오프로 고주파스위치하는 스위칭수단및, 상기 스위칭트랜지스터의 스위치동작에 상보적(相補的)으로 오프·온 동작하여 상기 인덕터수단으로부터 상기 변환용 콘덴서수단을 포함하는 회로측으로의 전류로를 형성하는 전류로 형성수단을 구비하며,

   상기 콘덴서수단의 일단과 상기 직류전원의 일단 사이에 변환된 직류전압을 출력하고, 또한 상기 Q 개의 제1 파워증폭수단과 상기 Q 개의 제2 파워증폭수단에 공급하는 구성으로 하고, 상기 스위칭트랜지스터와, 상기 제1 파워트랜지스터와, 상기 제2 파워트랜지스터 및 적어도 한 개의 반도체소자와 함께 단일 칩의 집적회로내에 형성한 집적회로수단을 더욱 구비하는 것을 특징으로 하는 모터.
2. 제 1항에 있어서, 상기 제1 분배제어수단과 상기 제2 분배제어수단은, 상기 제1 파워트랜지스터 또는 상기 제2 파워트랜지스터 중 일측 파워트랜지스터에 의해 상기 복수상코일로의 합성공급전류를 지령신호에 따라 동작하여 제어하고, 상기 제1 파워트랜지스터 또는 상기 제2 파워트랜지스터 중 타측의 파워트랜지스터를 통전기간중 저항성 전압강하에 의하여 각각 포화동작을 하게 하는 것을 특징으로 하는 모터.
3. 제 1항에 있어서, 제1 파워트랜지스터 또는 제2 파워트랜지스터 중 일측 파워트랜지스터의 전압강하에 따라 스위칭트랜지스터의 스위칭동작을 제어하는 것을 특징으로 하는 모터.
4. 제 1항에 있어서, 상기 제1 분배제어수단과 상기 제2 분배제어수단은:

   상기 제1 제어전류신호와 상기 제2 제어전류신호를 출력하는 전류신호발생수단과;

   상기 전환신호 발생수단의 출력신호에 따라 상기 제1 제어전류신호를 분배하고, 원활하게 변화되는 Q상의 제1 분배전류신호를 출력하는 제1 분배수단과,

   상기 제1 분배전류신호를 소정의 전류증폭하여 Q상의 제1 증폭전류신호를 구하고, 상기 Q개의 제1 파워증폭수단의 각 통전제어단자측으로 각 제1 증폭전류신호를 공급하는 Q개의 제1 전류증폭수단과,

   상기 전환신호발생수단의 출력신호에 따라 동작하여 상기 제2 제어전류신호를 분배하고, 원활하게 변화하는 Q상의 제2 분배전류신호를 출력하는 제2 분배수단과,

   상기 제2 분배전류신호를 소정 전류 증폭하여 Q상의 제2 증폭전류신호를 구하고, 상기 Q개의 제2 파워증폭수단의 각 통전제어단자측으로 각 제2 증폭전류신호를 공급하는 Q개의 제2 전류증폭수단을 구비하여 구성되는 것을 특징으로 하는 모터.
5. 제 1항에 있어서, 상기 제1 파워증폭수단의 각각은 상기 제1 파워트랜지스터의 전류입출력단자간에 기생소자로서 역접속된 제1 파워다이오드를 가지며,

   상기 제2 파워증폭수단의 각각은 상기 제2 파워트랜지스터의 전류입출력단자 간에 기생소자로서 역접속된 제2 파워다이오드를 가지며,

   직류전원이 오프되었을 때, 상기 직류전원의 양극단자와 상기 Q 개의 제 2 파워증폭수단의 전류입력단자측사이의 전류로를 차단하는 파워 스위치수단 및,

   상기 직류전원이 오프가 되었을 때, 상기 복수상 코일의 역기전력을 정류한 정류직류전압을 추출하는 전압추출수단을 가지는 것을 특징으로 하는 모터.
6. 제 1항에 있어서, 상기 전압공급수단의 양극출력단자측과 상기 복수상의 코일의 공통접속단자측사이의 전류로를 차단 또는 접속하는 분로스위치수단과,

   상기 Q 개의 제2 파워증폭수단에 의한 상기 복수상 코일로의 전류공급을 정지시키는 통전정지수단을 더욱 구비하는 모터
7. 제 1항에 있어서, 전압공급수단은 변환용 콘덴서수단의 일단과 직류전원의 일단 사이에 출력하는 변환직류전압을 상기 직류전원의 출력전류전압보다도 크게 할 수 있는 구성으로 되는 것을 특징으로 하는 모터.
8. 제 1항에 있어서, 상기 스위칭트랜지스터를 NMOS-FET 스위칭트랜지스터로 하고,

   상기 제1 파워트랜지스터의 각각을 제1 NMOS-FET 파워트랜지스터으로 하고,

   상기 제 1 파워증폭수단은 상기 제1 NMOS-FET 트랜지스터를 가지는 제 1 파워전류미러회로를 포함하고,

   상기 제 2 파워증폭수단은 상기 제 2 NMOS-FET 트랜지스터를 가지는 제 2 파워전류미러 회로를 포함하는 것을 특징으로 하는 모터.
9. 제 1항에 있어서, 상기 스위칭 트랜지스터를 NMOS-FET 스위칭트랜지스터로 하고,

   상기 제1 파워트랜지스터의 각각을 제1 NMOS-FET 파워트랜지스터으로 하고,

   상기 제2 파워트랜지스터의 각각을 제1 PMOS-FET 파워트랜지스터로 하고,

   상기 제 1 파워증폭수단은 상기 제1 NMOS-FET 트랜지스터를 가지는 제 1 파워전류미러회로를 포함하고,

   상기 제 2 파워증폭수단은 상기 제 2 PMOS-FET 트랜지스터를 가지는 제 2 파워전류미러 회로를 포함하는 것을 특징으로 하는 모터.
10. 이동체와;

    복수상(相)의 코일과,

    직류전원의 전력공급로를 고주파로 스위칭트랜지스터로 스위칭함으로써 직류전원의 직류전류를 변환한 변환직류전압을 출력하는 스위칭 트랜지스터를 가지는 전압공급수단과;

    상기 전압공급수단의 음극출력단자측으로부터 상기 복수상 코일중의 하나로의 전류로를 형성하며 제1 파워트랜지스터를 각각 포함하는 Q개(Q는 2이상의 정수)의 제1 파워증폭수단과;

    상기 전압공급수단의 양극출력단자측으로부터 상기 복수상 코일의 전류로를 형성하며 제2 파워트랜지스터를 각각 포함하는 Q개의 제2 파워증폭수단과;

    복수상의 전환신호를 발생하는 전환신호 발생수단과;

    상기 전환신호 발생수단의 출력신호에 따라 동작하는 상기 Q 개의 제1 파워증폭수단의 통전을 분배제어하는 제1 분배제어수단과;

    상기 전환신호 발생수단의 출력신호에 따라 동작하는 상기 Q 개의 제2 파워증폭수단의 통전을 분배 제어하는 제2 분배제어수단과;

    상기 이동체의 이동동작에 동기하여 아나로그적으로 진폭을 변화시키는 피변조신호를 발생하는 변조수단과, 상기 제1 파워트랜지스터 또는 제2 파워트랜지스터의 전압강하를 검출하는 전압 검출수단을 구비하며, 상기 전압 검출수단의 출력신호와 상기 변조수단의 출력신호에 따라서 상기 스위칭트랜지스터의 스위칭동작을 제어하는 스위칭제어수단을 더욱 포함하는 것을 특징으로 하는 모터
11. 제 10항에 있어서, 상기 변조수단은 이동체의 이동동작에 동기한 변조신호를 구하는 변조신호발생수단과, 전압공급수단의 변환직류전압에 따라 동작하는 변환직류신호를 구하는 변환전류수단과, 상기 변조신호에 의해 상기 변환직류신호를 변조하여 피변조직류신호를 구하는 직류변조수단을 포함하여 구성되는 것을 특징으로 하는 모터.
12. 제 10항에 있어서, 상기 제1 분배제어수단과 상기 제2 분배제어수단은, 상기 제1 파워트랜지스터 또는 상기 제2 파워트랜지스터 중에서 상기 전압검출수단이 동작전압을 검출하는 측의 파워트랜지스터에 의해 상기 복수상코일로의 합성공급전류를 지령신호에 따라 제어하고, 상기 제1 파워트랜지스터 또는 상기 제2 파워트랜지스터 중에서 상기 전압검출수단이 동작전압을 검출하지 않은 측의 파워트랜지스터를 저동작전압의 포화동작을 하게 하는 것을 특징으로 하는 모터.
13. 제 10항에 있어서, 상기 제1 분배제어수단과 상기 제2 분배제어수단은,

    상기 제1 제어전류신호와 상기 제2 제어전류신호를 출력하는 제어발생수단과,

    전환신호발생수단의 출력신호에 따라 상기 제1 제어전류신호를 분배하고, 아날로그적으로 변화하는 Q상의 제1 분배전류신호를 출력하는 제1 분배수단과,

    상기 제1 분배전류신호를 소정의 전류 증폭하여 Q상의 제1 증폭전류신호를 구하고, 상기 Q개의 제1 파워증폭수단의 각 통전제어단자측에 각 제1 증폭전류신호를 공급하는 Q개의 제1 전류증폭수단과,

    상기 전환신호발생수단의 출력신호에 따라 상기 제2 제어전류신호를 분배하고, 아날로그적으로 변화하는 Q상의 제2 분배전류신호를 출력하는 제2 분배수단과, 상기 제2 분배전류신호를 소정의 전류 증폭하여 Q상의 제2 증폭전류신호를 구하고, 상기 Q개의 제2 파워증폭수단의 각 통전제어단자측에 각 제2 증폭전류신호를 공급하는 Q개의 제2 전류증폭수단을 구비하여 구성되는 것을 특징으로 하는 모터.
14. 제 10항에 있어서, 상기 전압공급수단은,

    자기에너지를 저장하는 변환용 인덕터수단과,

    상기 에너지를 저장하는 변환용 콘덴서수단과,

    직류전원의 음극단자측에 전류유출단자측을 접속하고, 전류유입단자측을 상기 변환용 인덕터수단의 일단에 접속된 스위칭트랜지스터를 포함하고, 상기 직류전원으로부터 상기 변환용 인덕터수단의 자기에너지를 보충하는 전력공급로를 고주파온-오프스위칭하는 스위칭수단과,

    상기 스위칭트랜지스터의 온-오프스위칭동작에 상보적으로 오프-온 동작하여 상기 변환용 스위칭수단에서 상기 변환용 콘덴서수단을 포함하는 회로측으로의 전류로를 형성하는 전류로형성수단을 구비하며,

    상기 전압공급수단은 상기 변환용 콘덴서수단의 일단과 상기 직류전원의 일단 사이에 출력된 변환직류전압을 제1 파워증폭수단과 제2 파워증폭수단에 공급하는 구성으로 하는 것을 특징으로 하는 모터.
15. 제 14항에 있어서, 상기 전압공급수단은, 변환용 콘덴서수단의 일단과 직류전원의 일단 사이에 출력되는 변환직류전압을 상기 직류전원의 출력직류전압보다도 크게 할 수 있는 구성으로 하는 것을 특징으로 하는 모터.
16. 제 10항에 있어서, 상기 제1 파워증폭수단의 각각은 상기 제1 파워트랜지스터의 전류입출력단자 간에 기생소자로서 역접속된 제1 파워다이오드를 가지며,

    상기 제2 파워증폭수단은 상기 제2 파워트랜지스터의 전류입출력단자 간에 기생소자로서 역접속된 제2 파워다이오드를 가지며,

    직류전원이 오프로 되었을 때, 상기 직류전원의 양극단자측으로부터 전압공급수단의 양극출력단자측으로의 파워를 차단하는 파워스위치수단과, 상기 직류전원이 오프로 되었을 때에 코일의 역기전력을 정류한 정류직류전압을 추출하는 전압추출수단을 더욱 가지는 것을 특징으로 하는 모터.
17. 제 10항에 있어서, 상기 전압공급수단의 양극출력단자측과 상기 복수상의 코일의 공통접속단자측의 전류로를 차단 또는 접속하는 분로스위치수단과, 상기 Q 개의 제2 파워증폭수단에 의한 상기 복수상 코일로의 전류공급을 정지시키는 통전정지수단을 더욱 구비하는 것을 특징으로 하는 모터.
18. 제 10항에 있어서,

    상기 스위칭트랜지스터를 NMOS-FET 스위칭트랜지스터로 하고,

    상기 제1 파워트랜지스터의 각각을 제1 NMOS-FET 파워트랜지스터로 하고, 상기 제 2 파워트랜지스터의 각각을 제2 NMOS-FET 파워트랜지스터로 하고,

    상기 제 1 파워증폭수단의 각각은 상기 제1 NMOS-FET 트랜지스터를 가지는 제 1 파워전류미러회로를 포함하고,

    상기 제 2 파워증폭수단의 각각은 상기 제 2 NMOS-FET 트랜지스터를 가지는 제 2 파워전류미러 회로를 포함하는 것을 특징으로 하는 모터.
19. 제 10항에 있어서,

    상기 스위칭트랜지스터를 NMOS-FET 스위칭트랜지스터로 하고,

    상기 제1 파워트랜지스터의 각각을 제1 NMOS-FET 파워트랜지스터로 하고, 상기 제2 파워트랜지스터의 각각을 제2 PMOS-FET 파워트랜지스터로 하고,

    상기 제 1 파워증폭수단의 각각은 상기 제1 NMOS-FET 트랜지스터를 가지는 제 1 파워전류미러회로를 포함하고,

    상기 제 2 파워증폭수단의 각각은 상기 제 2 PMOS-FET 트랜지스터를 가지는 제 2 파워전류미러 회로를 포함하는 것을 특징으로 하는 모터.
20. 이동체와,

    복수상의 코일과,

    직류전압을 공급하는 전압공급수단과,

    상기 전압공급수단의 음극출력단자측으로부터 상기 복수상 코일중의 한 개로의 전류로를 형성하고 제1 전계효과형 파워트랜지스터를 가지는 제1 전계효과형 파워커런트미러회로를 각각 가지는 Q개(Q는 2이상의 정수)의 제1 파워증폭수단과,

    상기 전압공급수단의 양극출력단자측으로부터 상기 복수상 코일중의 한 개로의 의 전류로를 형성하는 제2 전계효과형 파워트랜지스터를 가지는 제2 전계효과형 파워커런트미러회로를 각각 가지는 Q개의 제2 파워증폭수단과,

    복수상의 전환신호를 출력하는 전환신호 발생수단과,

    상기 전환신호 발생수단의 출력신호에 따라 동작하며 각각 경사를 형성하여 아날로그적으로 변환하는 Q상의 제1 전류신호를 구하고, 상기 Q 상의 제 1 전류신호를 상기 Q 개의 제1 파워증폭수단의 통전제어단자측으로 각각 공급하는 제1 분배제어수단과;

    상기 전환신호 발생수단의 출력신호에 따라 동작하며 각각 경사를 형성하여 아날로그적으로 변환하는 Q상의 제2 전류신호를 구하고, 상기 Q 상의 제2 전류신호를 상기 Q 개의 제2 파워증폭수단의 통전제어단자측으로 공급하는 제2 분배제어수단을 구비하는 것을 특징으로 하는 모터.
21. 제 20항에 있어서, 상기 제1 분배제어수단과 상기 제2 분배제어수단은, 상기 제1 전계효과형 파워트랜지스터 혹은 상기 제2 전계효과형 파워트랜지스터 중 일측의 전계효과형 파워트랜지스터에 의해 코일로의 합성공급전류를 지령신호에 따라 제어하고, 상기 제1 전계효과형 파워트랜지스터 또는 상기 제2 전계효과형 파워트랜지스터 중 타측의 전계효과형 파워트랜지스터를 저동작전압의 포화동작을 하게 하는 것을 특징으로 하는 모터.
22. 제 20항에 있어서, 상기 전압공급수단은,

    자기에너지를 저장하는 변환용 인덕터수단과,

    전기에너지를 저장하는 변환용 콘덴서수단과,

    직류전원의 음극단자측으로 전류유출단자측을 접속하고, 전류유입단자측을 상기 변환용 인덕터수단의 일단에 접속된 스위칭트랜지스터를 포함하고, 상기 직류전원으로부터 상기 변환용 인덕터수단의 자기에너지를 보충하는 전력공급로를 고주파스위칭하는 스위칭수단과,

    상기 스위칭트랜지스터의 스위칭동작에 상보적으로 오프·온 동작하여 상기 변환용 인덕터수단으로부터 상기 변환용 콘덴서수단을 포함하는 회로측으로의 전류로를 형성하는 전류로형성수단을 가지며,

    상기 전압공급수단은 상기 변환용 콘덴서수단의 일단과 상기 직류전원의 일단 사이에 출력된 변환직류전압을 상기 Q 개의 제1 파워증폭수단과 상기 Q 개의 제2 파워증폭수단으로 공급하는 구성으로 하는 것을 특징으로 하는 모터.
23. 제 22항에 있어서, 전압공급수단은, 변환용 콘덴서수단의 일단과 직류전원의 일단간에 출력되는 변환직류전압을 상기 직류전원의 출력직류전압보다도 크게 할 수 있는 구성으로 하는 것을 특징으로 하는 모터.
24. 제 20항에 있어서, 상기 제1 파워증폭수단의 각각은 상기 제1 전계효과형 파워트랜지스터의 전류입출력단자 사이에 기생소자로서 역접속된 제1 파워다이오드를 가지며,

    상기 제2 파워증폭수단이 각각은 상기 제2 전계효과형 파워트랜지스터의 전류입출력단자 간에 기생소자로서 역접속된 제2 파워다이오드를 가지며,

    직류전원이 오프되었을 때, 직류전원의 양극단자측으로부터 전압공급수단의 양극 출력단자측으로의 파워를 차단하는 파워스위치수단과, 직류전원이 오프되었을 때, 코일의 역기전력을 정류한 정류직류전압을 추출하는 전압추출수단을 더욱 가지는 것을 특징으로 하는 모터.
25. 제 20항에 있어서, 상기 전압공급수단의 양극출력단자측과 상기 복수상의 코일의 공통접속단자측의 전류로를 오프·온하는 분로스위치수단과,

    상기 Q 개의 제2 파워증폭수단에 의한 상기 코일로의 전류공급을 정지시키는 통전정지수단을 구비하는 것을 특징으로 하는 모터.
26. 제 20항에 있어서, 제1 전계효과형 파워트랜지스터를 제1 NMOS-FET 파워트랜지스터로 하고, 제2 전계효과형 파워트랜지스터를 제2 NMOS-FET 파워트랜지스터로 하는 것을 특징으로 하는 모터.
27. 제 20항에 있어서, 제1 전계효과형 파워트랜지스터를 제1 NMOS-FET 파워트랜지스터로 하고, 제2 전계효과형 파워트랜지스터를 제2 PMOS-FET 파워트랜지스터로 하는 것을 특징으로 하는 모터.
28. 제 20 항에 있어서, 상기 제 1 분배제어수단 및 제 2 분배제어수단은,

    상기 전환신호발생수단의 출력신호에 따라 동작하여 상기 제1 제어전류신호를 분배하고, 원활하게 변화되는 Q상의 제1 분배전류신호를 출력하는 제1 분배수단과,

    상기 제1 분배전류신호에 따라 동작하는 제1 증폭전류신호를 상기 Q 개의 제1 파워증폭수단의 각 통전제어단자측에 공급하는 Q개의 제1 전류증폭수단과,

    상기 전환신호발생수단의 출력신호에 따라 동작하여 상기 제2 제어전류신호를 분배하고, 원활하게 변화하는 Q상의 제2 분배전류신호를 출력하는 제2 분배수단과,

    상기 제2 분배전류신호에 따라 동작하는 제2 증폭전류신호를 상기 Q개의 제2 파워증폭수단의 각 통전제어단자측으로 공급하는 Q개의 제2 전류증폭수단을 구비하는 것을 특징으로 하는 모터.
29. 제 28항에 있어서, 제어전류발생수단은, 코일로의 공급전류에 따라 동작하는 전류검출신호를 구하는 전류검출수단과, 상기 전류검출수단의 출력신호와 지령신호를 비교하여, 그 비교결과에 따른 제1 제어전류신호와 제2 제어전류신호를 출력하는 비교증폭수단을 포함하여 구성되는 것을 특징으로 하는 모터.
30. 이동체와;

    복수상의 코일과;

    직류전압을 공급하는 전압공급수단과;

    상기 전압공급수단의 음극출력단자측으로부터 상기 코일중의 하나로의 전류로를 형성하며 제1 파워트랜지스터를 각각 포함하는 Q개(Q는 2이상의 정수)의 제1 파워증폭수단과;

    상기 전압공급수단의 양극출력단자측으로부터 상기 코일중의 하나로의 전류로를 형성하며 제2 파워트랜지스터를 각각 포함하는 Q개의 제2 파워증폭수단과;

    복수상의 전환신호를 발생하는 전환신호 발생수단과;

    상기 전환신호 발생수단의 출력신호에 따라 동작하여 상기 Q개의 제1 파워증폭수단으로부터의 전류의 분배를 제어하는 제1 분배제어수단과;

    상기 전환신호 발생수단의 출력신호에 따라 동작하여 상기 제2 파워증폭수단으로부터의 전류를 분배 제어하는 제2 분배제어수단과;

    상기 전압공급수단의 양극출력단자측과 상기 복수상의 코일의 공통접속단자측 사이의 전류로를 차단 또는 접속하기 위한 분로(分路)트랜지스터를 포함하는 분로스위치수단과;

    상기 전압공급수단의 양극출력단자측과 상기 제2 파워증폭수단사이의 전류로를 접속 또는 차단하기 위한 통전트랜지스터를 포함하는 통전정지수단과;

    상기 제2 파워트랜지스터의 전류유출단자측으로부터 전류유입단자측을 향하여 일방향으로 통전 가능한 다이오드수단을 가지는 것을 특징으로 하는 모터.
31. 제 30항에 있어서, 상기 통전트랜지스터를 역접속된 전계효과형 통전트랜지스터에 의해 형성하고, 상기 전계효과형 통전트랜지스터의 전류유입단자측으로부터 전류유출단자측으로 일방향으로 통전 가능한 기생다이오드소자가 형성되도록 하는 것을 특징으로 하는 모터.
32. 제 30항에 있어서, 상기 제1 분배제어수단과 상기 제2 분배제어수단은, 상기 제1 파워트랜지스터에 의해 코일로의 합성공급전류를 지령신호에 따라 제어하고, 상기 제2 파워트랜지스터를 저동작전압의 포화동작하게 하는 것을 특징으로 하는 모터.
33. 제 30항에 있어서, 상기 제1 분배제어수단과 상기 제2 분배제어수단은,

    상기 제1 제어전류신호와 상기 제2 제어전류신호를 출력하는 제어신호발생수단과,

    전환신호발생수단의 출력신호에 따라 동작하여 상기 제1 제어전류신호를 분배하고, 원활하게 변화하는 Q상의 제1 분배전류신호를 출력하는 제1 분배수단과, 상기 제1 분배전류신호를 소정의 전류증폭하여 Q상의 제1 증폭전류신호를 구하고, 상기 Q개의 제1 파워증폭수단의 각 통전제어단자측으로 각 제1 증폭전류신호를 공급하는 Q개의 제1 전류증폭수단과,

    상기 전환신호발생수단의 출력신호에 따라 동작하여 상기 제2 제어전류신호를 분배하고, 아날로그적으로 변화되는 Q상의 제2 분배전류신호를 출력하는 제2 분배수단과,

    상기 제2 분배전류신호를 소정의 전류증폭하여 Q상의 제2 증폭전류신호를 구하고, 상기 Q개의 제2 파워증폭수단의 각 통전제어단자측으로 각 제2 증폭전류신호를 공급하는 Q개의 제2 전류증폭수단으로 구성되는 것을 특징으로 하는 모터.
34. 제 30항에 있어서, 상기 전압공급수단은,

    자기에너지를 저장하는 변환용 인덕터수단과,

    전기에너지를 저장하는 변환용 콘덴서수단과,

    직류전원의 음극단자측으로 전류유출단자측을 접속하고, 전류유입단자측을 상기 변환용 인덕터수단의 일단에 접속된 스위칭트랜지스터를 포함하며, 상기 직류전원으로부터 상기 변환용 인덕터수단의 자기에너지를 보충하는 전력공급로를 고주파 온-오프스위칭하는 스위칭수단과, 상기 스위칭트랜지스터의 온-오프스위칭동작에 상보적으로 오프-온 동작하여 상기 변환용 인덕터수단으로부터 상기 변환용 콘덴서수단을 포함하는 회로측으로의 전류로를 형성하는 전류로형성수단을 가지며,

    상기 변환용 콘덴서수단의 일단과 상기 직류전원의 일단 사이에 출력되는 변환직류전압을 제1 파워증폭수단과 제2 파워증폭수단으로 공급하는 구성으로 하는 것을 특징으로 하는 모터.
35. 제 34항에 있어서, 제1 파워트랜지스터의 동작전압에 따라 동작하여 스위칭트랜지스터의 스위칭동작을 제어하는 구성으로 하는 것을 특징으로 하는 모터.
36. 제 34항에 있어서, 전압공급수단은 변환용 콘덴서수단의 일단과 직류전원의 일단 사이에 출력되는 변환직류전압을 상기 직류전원의 출력직류전압보다도 크게 할 수 있는 구성으로 하는 것을 특징으로 하는 모터.
37. 제 30항에 있어서, 상기 제1 파워증폭수단의 각각은 상기 제1 파워트랜지스터의 전류입출력단자 사이에 기생소자로서 역접속된 제1 파워다이오드를 가지며,

    상기 제2 파워증폭수단은 제2 파워트랜지스터의 전류입출력단자 사이에 기생소자로서 역접속된 제2 파워다이오드를 가지며,

    직류전원이 오프되었을 때에 직류전원의 양극단자측으로부터 전압공급수단의 양극출력단자측으로의 파워를 차단하는 파워스위치수단과, 직류전원이 오프되었을 때에 코일의 역기전력을 정류한 정류직류전압을 추출하는 전압추출수단을 더욱 가지는 것을 특징으로 하는 모터.
38. 제 30항에 있어서, 상기 제1 파워트랜지스터를 제1 전계효과형 파워트랜지스터로 하고, 상기 제2 파워트랜지스터를 제2 전계효과형 파워트랜지스터로 하고, 분로트랜지스터를 전계효과형 분로트랜지스터로 하고, 통전트랜지스터를 전계효과형 통전트랜지스터로 하는 것을 특징으로 하는 모터.
39. 제 30항에 있어서, 제1 파워트랜지스터와 제2 파워트랜지스터와 분로트랜지스터와 통전트랜지스터를 소요의 반도체소자와 함께 단일칩의 집적회로내에 형성하는 집적회로수단을 가지며,

    상기 다이오드수단은 상기 제2 파워트랜지스터의 전류유출단자측으로부터 전류유출단자측으로 기생소자로서 형성된 기생다이오드소자에 의해 구성되는 것을 특징으로 하는 모터.
40. 이동체와;

    복수상의 코일과;

    직류전압을 공급하는 전압공급수단과;

    상기 전압공급수단의 음극출력단자측으로부터 상기 복수상 코일중의 하나로의 전류로를 형성하며 제1 NMOS형 파워트랜지스터를 각각 포함하는 Q개(Q는 2이상의 정수)의 제1 파워증폭수단과;

    상기 전압공급수단의 양극출력단자측으로부터 상기 복수상 코일중의 하나로의 전류로를 형성하며 제2 PMOS형 파워트랜지스터를 각각 포함하는 Q개의 제2 파워증폭수단과;

    복수상의 전환신호를 발생하는 전환신호 발생수단과;

    상기 전환신호 발생수단의 출력신호에 따라 동작하여 상기 Q 개의 제1 파워증폭수단으로부터의 전류의 분배를 제어하기 위한 제1 분배제어수단과;

    상기 전환신호 발생수단의 출력신호에 따라 동작하는 상기 Q 개의 제2 파워증폭수단으로부터의 전류의 분배를 제어하는 제2 분배제어수단과;

    상기 전압공급수단의 직류전원이 오프되었을 때에 상기 전압공급수단의 직류전원의 양극단자측으로부터 상기 Q 개의 제2 파워증폭수단의 전류유입단자측으로의 전력로를 접속하고, 상기 직류전원의 양극단자측과 상기 Q 개의 제2 파워증폭수단의 전류유입단자측사이의 전력로를 차단하는 PMOS형 전력스위치 트랜지스터를 가지는 전력스위치수단과;

    상기 직류전원이 오프되었을 때에, 상기 복수상 코일의 복수상 역기전력을 정류함으로써 얻어진 정류직류전압을 출력하기 위한 전압출력수단을 포함하여 구성되는 것을 특징으로 하는 모터.
41. 제 40항에 있어서, 제1 분배제어수단과 제2 분배제어수단은, 제1 NMOS-FET 파워트랜지스터 또는 제2 PMOS-FET 파워트랜지스터의 어느 일측의 파워트랜지스터에 의해 코일로의 합성공급전류를 지령신호에 따라 제어하고, 상기 제1 NMOS-FET 파워트랜지스터 또는 상기 제2 PMOS-FET 파워트랜지스터의 타측의 파워트랜지스터를 저동작전압의 포화동작하게 하는 것을 특징으로 하는 모터.
42. 제 40항에 있어서, 상기 전압공급수단은,

    자기에너지를 저장하는 변환용 인덕터수단과,

    전기에너지를 저장하는 변환용 콘덴서수단과,

    직류전원의 음극단자측으로 전류유출단자측을 접속하고, 전류유출단자측을 상기 변환용 인덕터수단의 일단에 접속된 스위칭트랜지스터를 포함하며, 상기 직류전원으로부터 상기 변환용 인덕터수단의 자기에너지를 보충하는 전력공급로를 고주파 온-오프스위칭하는 스위칭수단과, 상기 스위칭트랜지스터의 온-오프스위칭동작에 상보적으로 오프-온 동작하여 상기 변환용 인덕터수단으로부터 상기 변환용 콘덴서수단을 포함하는 회로측으로의 전류로를 형성하는 전류로 형성수단을 가지며,

    상기 변환용 콘덴서수단의 일단과 상기 직류전원의 일단 사이에 출력되는 변환직류전압을 제1 파워증폭수단과 제2 파워증폭수단에 공급하는 구성으로 하는 것을 특징으로 하는 모터.
43. 제 42항에 있어서, 제1 NMOS-FET 파워트랜지스터 또는 제2 PMOS-FET 파워트랜지스터의 어느 일측의 동작전압에 따라 동작하여 스위칭트랜지스터의 스위칭동작을 제어하는 구성으로 하는 것을 특징으로 하는 모터.
44. 제 42항에 있어서, 전압공급수단은 변환용 콘덴서수단의 일단과 직류전원의 일단 사이에 출력하는 변환직류전압을 상기 직류전원의 출력직류전압보다도 크게 할 수 있는 구성으로 한 것을 특징으로 하는 모터.
45. 제 40항에 있어서, 전압공급수단의 양극출력단자측과 상기 복수상의 코일의 공통접속단자측의 전류로를 오프·온하는 분로스위치수단과,

    제2 파워증폭수단에 의한 상기 코일로의 전류공급을 통전 또는 정지시키는 통전정지수단을 구비하는 것을 특징으로 하는 모터.
46. 제 40항에 있어서, 상기 제1 파워증폭수단의 각각은, 제1 NMOS-FET 파워트랜지스터를 이용한 제1 FET 파워 커런트미러회로를 가지며,

    상기 제2 파워증폭수단의 각각은 제2 PMOS-FET 파워트랜지스터를 이용한 제2 FET 파워 커런트미러회로를 가지는 것을 특징으로 하는 모터.
47. 제 40항에 있어서, 파워스위치수단은, 역접속된 PMOS-FET 파워스위치 트랜지스터를 가지며, 상기 PMOS-FET 파워스위치 트랜지스터의 전류유입단자측으로부터 전류유출단자측으로 일방향으로 통전 가능한 기생다이오드소자가 형성되도록 한 것을 특징으로 하는 모터.