JP2000050671A - ディスク装置とモータ - Google Patents

Abstract

(57)【要約】 【課題】 電力消費が少ないモータと、信頼性の高いデ
ィスク装置とを提供すること。 【解決手段】 ディスク装置として、ディスク８１を回
転駆動するモータ部アクチュエータ８２と、モータ部駆
動ブロック９１と、ヘッド部８７の出力信号を信号処理
する情報処理ブロック９３とを設ける。動作切換器９４
の動作切換信号Ｄｈが”Ｌ”の場合に、モータ部駆動ブ
ロック９１をスイッチング動作させ、情報処理ブロック
９３の信号処理動作を停止する。動作切換器９４の動作
切換信号Ｄｈが”Ｈ”の場合に、モータ部駆動ブロック
９１をアナログ動作させ、情報処理ブロック９３の信号
処理動作を実行する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、記録媒体であるデ
ィスクを回転駆動するモータと、前記モータを用いたデ
ィスク装置に関するものである。

【０００２】

【従来の技術】近年、複数個のトランジスタを用いて電
流路を切り換えるモータによりディスクを回転駆動させ
るハードディスク装置（ＨＤＤ）や光ディスク装置やフ
ロッピーディスク装置が広く使用されている。従来、こ
のようなモータでは、ＰＮＰ型パワートランジスタとＮ
ＰＮ型パワートランジスタを用いてコイルへの電流路を
切り換えている。

【０００３】図１３に従来のモータの構成例を示し、そ
の動作について簡単に説明する。ロータ２０１１は永久
磁石による界磁部を有し、ロータ２０１１の回転に応動
して、位置検出器２０４１は２組の３相の電圧信号Ｋ
１，Ｋ２，Ｋ３とＫ４，Ｋ５，Ｋ６を発生する。第１の
分配器２０４２は電圧信号Ｋ１，Ｋ２，Ｋ３に応動した
３相の下側通電制御信号Ｌ１，Ｌ２，Ｌ３を作りだし、
下側のＮＰＮ型パワートランジスタ２０２１，２０２
２，２０２３のベースに供給し、ＮＰＮ型パワートラン
ジスタ２０２１，２０２２，２０２３の通電を制御す
る。第２の分配器２０４３は電圧信号Ｋ４，Ｋ５，Ｋ６
に応動した３相の上側通電制御信号Ｍ１，Ｍ２，Ｍ３を
作りだし、上側のＰＮＰ型パワートランジスタ２０２
５，２０２６，２０２７のベースに供給し、ＰＮＰ型パ
ワートランジスタ２０２５，２０２６，２０２７の通電
を制御する。これにより、３相のコイル２０１２，２０
１３，２０１４への電流路を開閉制御する。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
構成では、下記の各種の課題があった。まず、従来の構
成では、パワートランジスタにおける電力損失が大き
く、モータの電力効率が著しく悪かった。ＮＰＮ型パワ
ートランジスタ２０２１，２０２２，２０２３およびＰ
ＮＰ型パワートランジスタ２０２５，２０２６，２０２
７は、そのエミッタ−コレクタ間の電圧をアナログ的に
制御し、コイル２０１２，２０１３，２０１４に必要な
振幅の駆動電圧を供給している。各パワートランジスタ
の残留電圧が大きく、残留電圧とコイルへの駆動電流の
積によって大きな電力損失・発熱が生じていた。その結
果、モータの電力効率が悪く、ディスク装置の電力消費
は大きかった。

【０００５】また、コストが高く、コストダウンが大き
な問題になっていた。コストダウンのためには、モータ
のトランジスタや抵抗を１チップの集積回路（ＩＣ）に
まとめることが有効であるが、パワートランジスタの発
熱が大きく、集積回路化が難しかった。特に、モータ起
動時の駆動電流が大きいので、発熱も著しく大きくな
り、これらのパワートランジスタを１チップの集積回路
上に形成した場合には、パワートランジスタの発熱によ
る熱破壊を生じ、実用化が困難であった。

【０００６】このような課題を解決するために、パワー
トランジスタをＰＷＭ動作（ＰＷＭ：パルス幅変調）さ
せることが考えられる。しかしながら、パワートランジ
スタをＰＷＭ動作させると、高周波の非常に大きなスイ
ッチングノイズが発生する。このスイッチングノイズは
ヘッドからの再生信号を乱し、ディスク装置の再生信号
の誤り率が格段に大きくする。その結果、ディスク装置
の信頼性を著しく劣化させるので、パワートランジスタ
をＰＷＭ動作させることはできなかった。

【０００７】また、電流路の急峻な切換に伴ってスパイ
ク電圧が発生し、駆動電流の脈動が大きかった。そのた
め、モータ発生力の脈動およびモータ振動・騒音が生
じ、問題になっていた。特に、近年のディスク装置の高
密度記録再生化に伴って、振動・騒音の少ないモータが
要望されてきた。

【０００８】本発明は、このような従来の問題点に鑑み
てなされたものであって、信頼性の高いディスク装置を
実現することと、ディスクなどの回転駆動に適し、低消
費電力で低ノイズのモータを提供することにある。

【０００９】

【課題を解決するための手段】このような課題を解決す
るために、本願の請求項１の発明は、ディスク上に記録
された情報信号を再生するヘッド手段と、前記ヘッド手
段の再生信号に応動した情報出力信号を得る情報処理手
段と、前記ディスクを回転駆動する回転体に取り付けら
れた界磁手段と、前記界磁手段に対して複数相の磁束を
発生する複数相のコイルと、電力供給源となる直流電源
手段と、前記直流電源手段の負極端子側から前記コイル
への電流路を形成する第１のパワートランジスタをそれ
ぞれ含むＱ個（Ｑは２以上の整数）の第１のパワー増幅
手段と、前記直流電源手段の正極端子側から前記コイル
への電流路を形成する第２のパワートランジスタをそれ
ぞれ含むＱ個の第２のパワー増幅手段と、複数相の切換
信号を得る切換作成手段と、前記切換作成手段の出力信
号に応動して前記第１のパワー増幅手段の通電を分配制
御する第１の分配制御手段と、前記切換作成手段の出力
信号に応動して前記第２のパワー増幅手段の通電を分配
制御する第２の分配制御手段と、前記ディスクの回転速
度に応動した指令信号を出力する指令手段と、前記指令
手段の出力信号に応動して前記第１のパワートランジス
タと前記第２のパワートランジスタの少なくとも一方を
高周波スイッチング動作させるスイッチング制御手段
と、前記指令信号の出力信号に応動して前記第１のパワ
ートランジスタと前記第２のパワートランジスタをアナ
ログ的に動作させるアナログ制御手段と、前記スイッチ
ング制御手段と前記アナログ制御手段のいずれか一方を
選択的に動作させ、前記スイッチング制御手段を選択動
作させた場合には前記情報処理手段の情報出力信号を無
効にさせ、前記アナログ制御手段を選択動作させた場合
において前記情報処理手段の情報出力信号を有効にさせ
る動作切換手段と、を具備することを特徴とするもので
ある。

【００１０】本願の請求項２の発明は、請求項１のディ
スク装置において、前記第１の分配制御手段と第２の分
配制御手段は、前記指令手段の出力信号に応動して変化
する第１の供給電流信号と第２の供給電流信号を出力す
る電流供給手段と、前記切換作成手段の出力信号に応動
して前記第１の供給電流信号を１相分もしくは２相分に
分配し、Ｑ相の第１の分配電流信号を出力する第１の分
配手段と、前記第１の分配電流信号を電流増幅してＱ相
の第１の増幅電流信号を得て、Ｑ個の第１のパワー増幅
手段の各通電制御端子側に各増幅電流信号を供給するＱ
個の第１の電流増幅手段と、前記切換作成手段の出力信
号に応動して前記第２の供給電流信号を１相分もしくは
２相分に分配し、Ｑ相の第２の分配電流信号を出力する
第２の分配手段と、前記第２の分配電流信号を電流増幅
してＱ相の第２の増幅電流信号を得て、Ｑ個の第２のパ
ワー増幅手段の各通電制御端子側に各増幅電流信号を供
給するＱ個の第２の電流増幅手段と、を含んで構成され
ることを特徴とするものである。

【００１１】本願の請求項３の発明は、請求項１又は２
のディスク装置において、前記スイッチング制御手段
は、Ｑ個の第１のパワートランジスタだけを高周波スイ
ッチング動作させることを特徴とするものである。

【００１２】本願の請求項４の発明は、請求項１〜３の
いずれか１項のディスク装置において、前記第１のパワ
ー増幅手段は、第１のパワートランジスタを用いた第１
のパワー部カレントミラー回路を含んで構成され、前記
第２のパワー増幅手段は、第２のパワートランジスタを
用いた第２のパワー部カレントミラー回路を含んで構成
されることを特徴とするものである。

【００１３】本願の請求項５の発明は、請求項１〜４の
いずれか１項のディスク装置において、前記第１のパワ
ー増幅手段は、第１のパワートランジスタに並列に逆接
続された第１のパワーダイオードを有し、前記第２のパ
ワー増幅手段は、第２のパワートランジスタに並列に逆
接続された第２のパワーダイオードを有し、前記第１の
パワートランジスタと前記第２のパワートランジスタに
寄生的に内蔵される寄生ダイオードによって前記第１の
パワーダイオードと前記第２のパワーダイオードを形成
したことを特徴とするものである。

【００１４】本願の請求項６の発明は、請求項１〜５の
いずれか１項のディスク装置において、前記動作切換手
段は、前記スイッチング制御手段を選択動作させた場合
には前記情報処理手段の情報処理動作を停止させて情報
出力信号を無効にし、前記アナログ制御手段を選択動作
させた場合において前記情報処理手段の情報処理動作を
実行させて情報出力信号を有効にしたことを特徴とする
ものである。

【００１５】請求項１〜６記載の構成のディスク装置に
よれば、動作切換手段がスイッチング制御手段の動作を
選択したときに、第１のパワートランジスタと第２のパ
ワートランジスタの少なくとも一方が高周波スイッチン
グ動作しているので、パワートランジスタの電力損失は
極めて小さい。すなわち、パワートランジスタの発熱は
非常に小さく、電力消費の少ないディスク装置を実現で
きる。このとき、情報処理手段の情報出力信号を無効に
しているので、パワートランジスタの高周波スイッチン
グ動作による大きなスイッチングノイズが発生しても、
ディスク装置が誤った情報出力信号を出力することは無
い。また、第１の分配制御手段と第２の分配制御手段に
より、コイルへの駆動電流を滑らかに変化させることも
可能であり、モータ部分から発生する騒音・振動は小さ
く、高性能なディスク装置を実現できる。また、動作切
換手段がアナログ制御手段の動作を選択したときに、デ
ィスク装置は安定な回転速度制御をしているので、コイ
ルに供給する駆動電流は十分に小さくなっており、パワ
ートランジスタの電力損失は十分小さい。すなわち、パ
ワートランジスタの発熱は非常に小さい。このとき、第
１のパワートランジスタと第２のパワートランジスタは
アナログ動作しているので、スイッチングノイズは発生
しなくなり、情報処理手段の情報出力信号を有効にして
も、ディスク装置の情報出力信号の誤り率は極めて小さ
くなる。すなわち、情報出力信号の誤り率の少ない高信
頼性のディスク装置を実現できる。また、第１の分配制
御手段と第２の分配制御手段により、コイルへの駆動電
流を滑らかに変化させることも可能であり、モータ部分
から発生する騒音・振動は小さく、高性能なディスク装
置を実現できる。また、パワー増幅手段のパワートラン
ジスタの発熱が著しく小さいので、たとえば、パワート
ランジスタを他の半導体素子と一緒に１チップの集積回
路化しても、集積回路の熱破壊は生じない。従って、低
コストのディスク装置を実現できる。

【００１６】本願の請求項７の発明は、ディスク上に記
録された情報信号を再生するヘッド手段と、前記ヘッド
手段の再生信号を信号処理する情報処理手段と、前記デ
ィスクを回転駆動する回転体に取り付けられた界磁手段
と、固定体に配設され、前記界磁手段に対して複数相の
磁束を発生する複数相のコイルと、電力供給源となる直
流電源手段と、前記直流電源手段の負極端子側から前記
コイルへの電流路を形成する第１のパワートランジスタ
をそれぞれ含むＱ個（Ｑは２以上の整数）の第１のパワ
ー増幅手段と、前記直流電源手段の正極端子側から前記
コイルへの電流路を形成する第２のパワートランジスタ
をそれぞれ含むＱ個の第２のパワー増幅手段と、複数相
の切換信号を得る切換作成手段と、前記切換作成手段の
出力信号に応動したＱ相の第１の分配電流信号を得て、
前記第１の分配電流信号に応動した電流信号を前記第１
のパワー増幅手段の通電制御端子側に供給する第１の分
配制御手段と、前記切換作成手段の出力信号に応動した
Ｑ相の第２の分配電流信号を得て、前記第２の分配電流
信号に応動した電流信号を前記第２のパワー増幅手段の
通電制御端子側に供給する第２の分配制御手段と、前記
ディスクの回転速度に応動した指令信号を出力する指令
手段と、前記直流電源手段の通電電流に応動した電流検
出信号を得る電流検出手段と、前記電流検出手段の出力
信号と前記指令手段の出力信号の比較結果に応動して前
記第１のパワー増幅手段と前記第２のパワー増幅手段の
少なくとも一方の通電制御端子側を高周波スイッチング
動作させるスイッチング制御手段と、前記第１のパワー
増幅手段と前記第２のパワー増幅手段をアナログ的に動
作させ、前記電流検出手段の出力信号と前記指令手段の
出力信号の比較結果に応動して前記第１のパワー増幅手
段と前記第２のパワー増幅手段の少なくとも一方により
前記コイルへの合成供給電流を制御するアナログ制御手
段と、前記スイッチング制御手段と前記アナログ制御手
段のいずれか一方を選択的に動作させ、前記スイッチン
グ制御手段を選択動作させた場合には前記情報処理手段
の信号処理動作を停止させ、前記アナログ制御手段を選
択動作させた場合において前記情報処理手段の信号処理
動作を実行させる動作切換手段と、を具備することを特
徴とするものである。

【００１７】本願の請求項８の発明は、請求項７のディ
スク装置において、前記第１の分配制御手段と第２の分
配制御手段は、前記指令手段の出力信号に応動して変化
する第１の供給電流信号と第２の供給電流信号を出力す
る電流供給手段と、前記切換作成手段の出力信号に応動
して前記第１の供給電流信号を１相分もしくは２相分に
分配し、Ｑ相の第１の分配電流信号を出力する第１の分
配手段と、前記第１の分配電流信号を電流増幅してＱ相
の第１の増幅電流信号を得て、Ｑ個の第１のパワー増幅
手段の各通電制御端子側に各増幅電流信号を供給するＱ
個の第１の電流増幅手段と、前記切換作成手段の出力信
号に応動して前記第２の供給電流信号を１相分もしくは
２相分に分配し、Ｑ相の第２の分配電流信号を出力する
第２の分配手段と、前記第２の分配電流信号を電流増幅
してＱ相の第２の増幅電流信号を得て、Ｑ個の第２のパ
ワー増幅手段の各通電制御端子側に各増幅電流信号を供
給するＱ個の第２の電流増幅手段と、を含んで構成され
ることを特徴とするものである。

【００１８】本願の請求項９の発明は、請求項７又は８
のディスク装置において、前記スイッチング制御手段
は、Ｑ個の第１のパワー増幅手段だけの通電制御端子側
を高周波スイッチング動作させたことを特徴とするもの
である。

【００１９】本願の請求項１０の発明は、請求項７〜９
のいずれか１項のディスク装置において、前記第１のパ
ワー増幅手段は、第１のパワートランジスタを用いた第
１のパワー部カレントミラー回路を含んで構成され、前
記第２のパワー増幅手段は、第２のパワートランジスタ
を用いた第２のパワー部カレントミラー回路を含んで構
成されることを特徴とするものである。

【００２０】また、請求項７〜１０記載の構成のディス
ク装置によれば、動作切換手段がスイッチング制御手段
の動作を選択したときに、情報処理手段の信号処理動作
を停止しているので、情報処理手段の動作電力を低減で
きる。第１のパワー増幅手段と第２のパワー増幅手段の
少なくとも一方がスイッチング動作しているので、第１
のパワートランジスタと第２のパワートランジスタの電
力損失は小さい。すなわち、さらに電力効率の良いディ
スク装置になる。また、情報処理手段の信号処理動作が
停止しているので、パワートランジスタの高周波スイッ
チング動作により大きなスイッチングノイズが発生して
も、ディスク装置が誤った情報出力信号を出力すること
は無い。また、電流検出手段の出力信号と指令手段の出
力信号の比較結果に応動して第１のパワー増幅手段と第
２のパワー増幅手段の少なくとも一方を高周波スイッチ
ング動作させているので、指令信号に応動した正確な駆
動電流をコイルに分配供給できる。その結果、モータ部
分から発生する騒音・振動の小さい高性能なディスク装
置を実現できる。また、動作切換手段がアナログ制御手
段の動作を選択したときに、第１のパワー増幅手段と第
２のパワー増幅手段はアナログ動作しているので、スイ
ッチングノイズの発生はなく、情報処理手段の信号処理
動作を実行させることにより、ディスク装置が正確な情
報出力信号を出力する。すなわち、データ誤りの極めて
少ない高信頼性のディスク装置を実現できる。また、電
流検出手段の出力信号と指令手段の出力信号の比較結果
に応動して第１のパワー増幅手段と第２のパワー増幅手
段の少なくとも一方によりコイルへの合成供給電流を制
御するアナログ制御手段を設けているので、指令信号に
応動した正確な駆動電流をコイルに分配供給できる。そ
の結果、モータ部分から発生する騒音・振動の小さい高
性能なディスク装置を実現できる。

【００２１】本願の請求項１１の発明は、回転体に取り
付けられた界磁手段と、固定体に配設され、前記界磁手
段に対して複数相の磁束を発生する複数相のコイルと、
電力供給源となる直流電源手段と、前記直流電源手段の
負極端子側から前記コイルへの電流路を形成する第１の
パワートランジスタをそれぞれ含むＱ個（Ｑは２以上の
整数）の第１のパワー増幅手段と、前記直流電源手段の
正極端子側から前記コイルへの電流路を形成する第２の
パワートランジスタをそれぞれ含むＱ個の第２のパワー
増幅手段と、複数相の切換信号を得る切換作成手段と、
前記切換作成手段の出力信号に応動したＱ相の第１の分
配電流信号を得て、前記第１の分配電流信号に応動した
電流信号を前記第１のパワー増幅手段の通電制御端子側
に供給する第１の分配制御手段と、前記切換作成手段の
出力信号に応動したＱ相の第２の分配電流信号を得て、
前記第２の分配電流信号に応動した電流信号を前記第２
のパワー増幅手段の通電制御端子側に供給する第２の分
配制御手段と、前記回転体の回転速度に応動した指令信
号を出力する指令手段と、前記直流電源手段の通電電流
に応動した電流検出信号を得る電流検出手段と、前記電
流検出手段の出力信号と前記指令手段の出力信号の比較
結果に応動して前記第１のパワー増幅手段と前記第２の
パワー増幅手段の少なくとも一方の通電制御端子側を高
周波スイッチング動作させるスイッチング制御手段と、
前記第１のパワー増幅手段と前記第２のパワー増幅手段
をアナログ的に動作させ、前記電流検出手段の出力信号
と前記指令手段の出力信号の比較結果に応動して前記第
１のパワー増幅手段と前記第２のパワー増幅手段の少な
くとも一方により前記コイルへの合成供給電流を制御す
るアナログ制御手段と、前記スイッチング制御手段と前
記アナログ制御手段のいずれか一方を選択的に動作させ
る動作切換手段と、を具備することを特徴とするもので
ある。

【００２２】本願の請求項１２の発明は、請求項１１の
モータにおいて、前記第１の分配制御手段と第２の分配
制御手段は、前記指令手段の出力信号に応動して変化す
る第１の供給電流信号と第２の供給電流信号とを出力す
る電流供給手段と、前記切換作成手段の出力信号に応動
して前記第１の供給電流信号を１相分もしくは２相分に
分配し、Ｑ相の第１の分配電流信号を出力する第１の分
配手段と、前記第１の分配電流信号を電流増幅してＱ相
の第１の増幅電流信号を得て、Ｑ個の第１のパワー増幅
手段の各通電制御端子側に各増幅電流信号を供給するＱ
個の第１の電流増幅手段と、前記切換作成手段の出力信
号に応動して前記第２の供給電流信号を１相分もしくは
２相分に分配し、Ｑ相の第２の分配電流信号を出力する
第２の分配手段と、前記第２の分配電流信号を電流増幅
してＱ相の第２の増幅電流信号を得て、Ｑ個の第２のパ
ワー増幅手段の各通電制御端子側に各増幅電流信号を供
給するＱ個の第２の電流増幅手段と、を含んで構成され
ることを特徴とするものである。

【００２３】本願の請求項１３の発明は、請求項１１又
は１２のモータにおいて、前記スイッチング制御手段
は、Ｑ個の第１のパワー増幅手段だけの通電制御端子側
を高周波スイッチング動作させたことを特徴とするもの
である。

【００２４】本願の請求項１４の発明は、請求項１１〜
１３のいずれか１項のモータにおいて、前記第１のパワ
ー増幅手段は、第１のパワートランジスタを用いた第１
のパワー部カレントミラー回路を含んで構成され、前記
第２のパワー増幅手段は、第２のパワートランジスタを
用いた第２のパワー部カレントミラー回路を含んで構成
されたことを特徴とするものである。

【００２５】本願の請求項１５の発明は、請求項１１〜
１４のいずれか１項のモータにおいて、前記第１のパワ
ー増幅手段は、第１のパワートランジスタに並列に逆接
続された第１のパワーダイオードを有し、前記第２のパ
ワー増幅手段は、第２のパワートランジスタに並列に逆
接続された第２のパワーダイオードを有し、前記第１の
パワートランジスタと前記第２のパワートランジスタに
寄生的に内蔵される寄生ダイオードによって前記第１の
パワーダイオードと前記第２のパワーダイオードを形成
したことを特徴とするものである。

【００２６】本願の請求項１６の発明は、請求項１１〜
１５のいずれか１項のモータにおいて、前記第１のパワ
ー増幅手段の第１のパワートランジスタおよび前記第２
のパワー増幅手段の第２のパワートランジスタを、前記
パワー増幅手段以外の半導体素子と同一のチップに形成
したことを特徴とするものである。

【００２７】また、請求項１１〜１６記載の構成のモー
タによれば、動作切換手段がスイッチング制御手段の動
作を選択したときに、第１のパワー増幅手段と第２のパ
ワー増幅手段の少なくとも一方が高周波スイッチング動
作しているので、第１のパワートランジスタと第２のパ
ワートランジスタの電力損失は極めて小さい。すなわ
ち、電力効率の良いモータになる。このとき、電流検出
手段の出力信号と指令手段の出力信号の比較結果に応動
して第１のパワー増幅手段と第２のパワー増幅手段の少
なくとも一方を高周波スイッチング動作させているの
で、指令信号に応動した正確な駆動電流をコイルに分配
供給できる。その結果、騒音・振動の小さい高性能なモ
ータを実現できる。また、動作切換手段がアナログ制御
手段の動作を選択したときに、回転体は定常の回転速度
で安定に回転しているので、コイルに供給する駆動電流
は十分に小さくなっており、第１のパワートランジスタ
と第２のパワートランジスタの電力損失は小さい。この
とき、電流検出手段の出力信号と指令手段の出力信号の
比較結果に応動して第１のパワー増幅手段と第２のパワ
ー増幅手段の少なくとも一方により前記コイルへの合成
供給電流を制御しているので、指令信号に応動した正確
な駆動電流をコイルに分配供給できる。その結果、騒音
・振動の小さい高性能なモータを実現できる。また、パ
ワー増幅手段のパワートランジスタの発熱が著しく小さ
いので、たとえば、パワートランジスタを他の半導体素
子と一緒に１チップの集積回路化しても、集積回路の熱
破壊は生じない。従って、低コストのモータを実現でき
る。

【００２８】これらおよびその他の構成や動作について
は、実施の形態の説明において詳細に説明する。

【００２９】

【発明の実施の形態】以下、本発明の実施の形態におけ
るモータ及びディスク装置について、図面を参照しなが
ら説明する。図２、図３、図４に本発明の実施の形態に
おけるモータの構成図を示す。尚、本実施の形態におけ
るモータとは、回転体（ロータ）と、コイルが配設され
た固定体（ステータ）と、コイルに励磁電流を供給し、
２種類の動作モードで駆動制御信号を生成する駆動回路
とを含むものとする。図１にこのモータを用いたディス
ク装置の全体構成を示す。図１に示すように、ディジタ
ル情報が記録されたディスク８１は、モータ部アクチュ
エータ８２の回転軸８３に取り付けられ、回転軸８３と
共に回転している。ヘッド部８７は、ディスク８１のデ
ィジタル情報を再生するもので、トラッキング部アクチ
ュエータ８５の支承部８６に取り付けられ、支承部８６
の回転移動動作によって位置決めされる。情報処理ブロ
ック９３は、ヘッド部８７からの出力信号に応動した情
報出力信号Ｅｈを出力し、ディスク８１のディジタル情
報を再生する。また、ヘッド部８７の出力信号には、デ
ィスク８１の再生トラック位置の情報も含まれている。
モータ部駆動ブロック９１は、モータ部アクチュエータ
８２に駆動電圧と駆動電流を供給し、ディスク８１の回
転速度を制御している。トラッキング部駆動ブロック９
２は、トラッキング部アクチュエータ８５に駆動電圧と
駆動電流を供給し、ヘッド部８１の再生位置をトラッキ
ング制御している。

【００３０】動作切換器９４は動作切換信号Ｄｈを出力
する。動作切換器９４の動作切換信号Ｄｈが”Ｌ”（低
電位状態）になると、モータ部駆動ブロック９１は駆動
電圧の高周波スイッチング動作を行って、モータ部アク
チュエータ８２に電力を供給する。また、トラッキング
部駆動ブロック９２は駆動電圧の高周波スイッチング動
作を行ってトラッキング部アクチュエータ８５に電力を
供給する。情報処理ブロック９３は、その内部回路の回
路動作を全部もしくは一部を停止させ、ヘッド部８７か
らの出力信号の信号処理動作を停止し、情報出力信号Ｅ
ｈを無効にする。

【００３１】動作切換器９４の動作切換信号Ｄｈが”
Ｈ”（高電位状態）になると、モータ部駆動ブロック９
１は駆動電圧をアナログ的に変化させて、モータ部アク
チュエータ８２に電力を供給する。またトラッキング部
駆動ブロック９２は駆動電圧をアナログ的に変化させて
トラッキング部アクチュエータ８５に電力を供給する。
情報処理ブロック９３は、その内部回路の回路動作を実
行させ、ヘッド部８７からの出力信号の信号再生動作を
実行し、情報出力信号Ｅｈを有効にする。

【００３２】なお、ハードディスク装置やフロッピーデ
ィスク装置においてはヘッド部８７は磁気記録再生ヘッ
ド部分に相当し、光ディスク装置においてはヘッド部８
７はレーザー光再生を行う光ヘッド部分に相当する。

【００３３】図２〜図４にモータ部アクチュエータ８２
とモータ部駆動ブロック９１の具体的な構成を示す。図
４に示す回転体１は、ディスク８１を回転駆動するモー
タ部アクチュエータ８２の一部であり、複数極の界磁磁
束を発生する界磁部が取り付けられたロータである。こ
の界磁部は、たとえば、多極着磁された円環状の永久磁
石によって構成されている。３相コイル２，３，４は、
固定体であるステータ（図示せず）に配設され、回転体
１の界磁部との相対関係に関して、電気的に互いに１２
０度相当ずらされて配置されている。３相コイル２，
３，４は３相の駆動電流Ｉ１，Ｉ２，Ｉ３により３相の
磁束を発生し、回転体１の界磁部との相互作用によって
駆動力を発生し、回転体１およびディスク８１を回転駆
動する。

【００３４】図２に示す直流電源５０は電力供給源であ
り、負極端子側（−）がアース電位にされ、正極端子側
（＋）に所要の直流電圧Ｖｃｃを発生している。直流電
源５０の負極端子側には、電流検出器２１を介して、図
４の３個の第１のパワー増幅器１１，１２，１３の電流
流出端子側が共通接続されている。第１のパワー増幅器
１１は、第１のＮＭＯＳ型パワートランジスタ６１と、
第１のＮＭＯＳ型パワートランジスタ６１に並列に逆接
続された第１のパワーダイオード６１ｄを含んで構成さ
れている。

【００３５】ここで、ＮＭＯＳ型トランジスタはＮチャ
ンネルＭＯＳ構造の電界効果型トランジスタを意味する
（以下同様）。第１のＮＭＯＳ型パワートランジスタ６
１の電流流出端子側は直流電源５０の負極端子側に電流
検出器２１を介して接続され、電流流入端子側はコイル
２の電力供給端子に接続されている。第１のパワーダイ
オード６１ｄの電流流入端子側は第１のＮＭＯＳ型パワ
ートランジスタ６１の電流流出端子側に接続され、電流
流出端子側は第１のＮＭＯＳ型パワートランジスタ６１
の電流流入端子側に接続されている。

【００３６】第１のパワー増幅器１１は、第１のＮＭＯ
Ｓ型パワートランジスタ６１とＮＭＯＳ型トランジスタ
７１により第１のＮＭＯＳ型パワー部カレントミラー回
路を形成し、通電制御端子側への入力電流を増幅して出
力する。ここで、ＮＭＯＳ型パワー部カレントミラー回
路はＮチャンネルＭＯＳ構造の電界効果型トランジスタ
を用いた電界効果型パワー部カレントミラー回路を意味
する（以下同様）。第１のＮＭＯＳ型パワートランジス
タ６１をＮＭＯＳ型トランジスタ７１に対してチップ面
積比で１００倍にし、第１のＮＭＯＳ型パワートランジ
スタ６１が能動領域で動作している場合の第１のパワー
部カレントミラー回路の電流増幅率を１００倍にしてい
る。なお、第１のＮＭＯＳ型パワートランジスタ６１
は、二重拡散型ＮＭＯＳ−ＦＥＴトランジスタ（二重拡
散型ＮチャンネルＭＯＳ構造の電界効果型トランジス
タ）によって構成され、第１のＮＭＯＳ型パワートラン
ジスタ６１の電流流出端子側から電流流入端子側に向け
て等価回路的に逆接続される寄生ダイオード素子を第１
のパワーダイオード６１ｄとして使用している。

【００３７】同様に、第１のパワー増幅器１２は、第１
のＮＭＯＳ型パワートランジスタ６２と、第１のＮＭＯ
Ｓ型パワートランジスタ６２に並列に逆接続された第１
のパワーダイオード６２ｄを含んで構成されている。第
１のＮＭＯＳ型パワートランジスタ６２の電流流出端子
側は直流電源５０の負極端子側に電流検出器２１を介し
て接続され、電流流入端子側はコイル３の電力供給端子
に接続されている。第１のパワーダイオード６２ｄの電
流流入端子側は第１のＮＭＯＳ型パワートランジスタ６
２の電流流出端子側に接続され、電流流出端子側は第１
のＮＭＯＳ型パワートランジスタ６２の電流流入端子側
に接続されている。

【００３８】第１のパワー増幅器１２は、第１のＮＭＯ
Ｓ型パワートランジスタ６２とＮＭＯＳ型トランジスタ
７２により第１のＮＭＯＳ型パワー部カレントミラー回
路を形成し、通電制御端子側への入力電流を増幅して出
力する（チップ面積比は１００倍）。なお、第１のＮＭ
ＯＳ型パワートランジスタ６２は二重拡散型ＮＭＯＳ−
ＦＥＴトランジスタによって構成され、第１のＮＭＯＳ
型パワートランジスタ６２の寄生ダイオード素子を第１
のパワーダイオード６２ｄとして使用している。

【００３９】同様に、第１のパワー増幅器１３は、第１
のＮＭＯＳ型パワートランジスタ６３と、第１のＮＭＯ
Ｓ型パワートランジスタ６３に並列に逆接続された第１
のパワーダイオード６３ｄを含んで構成されている。第
１のＮＭＯＳ型パワートランジスタ６３の電流流出端子
側は直流電源５０の負極端子側に電流検出器２１を介し
て接続され、電流流入端子側はコイル４の電力供給端子
に接続されている。第１のパワーダイオード６３ｄの電
流流入端子側は第１のＮＭＯＳ型パワートランジスタ６
３の電流流出端子側に接続され、電流流出端子側は第１
のＮＭＯＳ型パワートランジスタ６３の電流流入端子側
に接続されている。

【００４０】第１のパワー増幅器１３は、第１のＮＭＯ
Ｓ型パワートランジスタ６３とＮＭＯＳ型トランジスタ
７３により第１のＮＭＯＳ型パワー部カレントミラー回
路を形成し、通電制御端子側への入力電流を増幅して出
力する（チップ面積比は１００倍）。なお、第１のＮＭ
ＯＳ型パワートランジスタ６３は二重拡散型ＮＭＯＳ−
ＦＥＴトランジスタによって構成され、第１のＮＭＯＳ
型パワートランジスタ６３の寄生ダイオード素子を第１
のパワーダイオード６３ｄとして使用している。

【００４１】第１のパワー増幅器１１，１２，１３の各
第１のパワー部カレントミラー回路は、それぞれ各通電
制御端子側への入力電流を増幅して出力する。図２に示
す動作切換器９４の動作切換信号Ｄｈが”Ｌ”の場合に
は、スイッチング制御器２２の制御パルス信号Ｙ１，Ｙ
２，Ｙ３は第１のパワー増幅器１１，１２，１３の通電
制御端子側をオン・オフ制御し、第１のＮＭＯＳ型パワ
ートランジスタ６１，６２，６３をオン・オフの高周波
スイッチング動作させる。これにより、第１のパワー増
幅器１１，１２，１３は、コイル２，３，４の各電力供
給端子への駆動電圧を高周波スイッチングして供給し、
コイル２，３，４への駆動電流Ｉ１，Ｉ２，Ｉ３の負極
側電流を供給する。また、動作切換器９４の動作切換信
号Ｄｈが”Ｈ”の場合には、スイッチング制御器２２の
制御パルス信号Ｙ１，Ｙ２，Ｙ３はオフ（無通電状態）
になり、第１のパワー増幅器１１，１２，１３は通電制
御端子側への入力電流信号をアナログ増幅して出力す
る。これにより、第１のパワー増幅器１１，１２，１３
は、コイル２，３，４の各電力供給端子への駆動電圧を
アナログ的に変化させ、コイル２，３，４への駆動電流
Ｉ１，Ｉ２，Ｉ３の負極側電流をアナログ的に供給す
る。

【００４２】直流電源５０の正極端子側には、図４に示
すように、３個の第２のパワー増幅器１５，１６，１７
の電流流入端子側が共通接続されている。第２のパワー
増幅器１５は、第２のＮＭＯＳ型パワートランジスタ６
５と、第２のＮＭＯＳ型パワートランジスタ６５に並列
に逆接続された第２のパワーダイオード６５ｄを含んで
構成されている。第２のＮＭＯＳ型パワートランジスタ
６５の電流流入端子側は直流電源５０の正極端子側に接
続され、電流流出端子側はコイル２の電力供給端子に接
続されている。第２のパワーダイオード６５ｄの電流流
入端子側は第２のＮＭＯＳ型パワートランジスタ６５の
電流流出端子側に接続され、電流流出端子側は第２のＮ
ＭＯＳ型パワートランジスタ６５の電流流入端子側に接
続されている。

【００４３】第２のパワー増幅器１５は、第２のＮＭＯ
Ｓ型パワートランジスタ６５とＮＭＯＳ型トランジスタ
７５により第２のＮＭＯＳ型パワー部カレントミラー回
路を形成し、通電制御端子側への入力電流を増幅して出
力する。第２のＮＭＯＳ型パワートランジスタ６５をＮ
ＭＯＳ型トランジスタ７５に対してチップ面積比で１０
０倍にし、第２のＮＭＯＳ型パワートランジスタ６５が
能動領域で動作している場合の第２のパワー部カレント
ミラー回路の電流増幅率を１０１倍にしている。なお、
第２のＮＭＯＳ型パワートランジスタ６５は二重拡散型
ＮＭＯＳ−ＦＥＴトランジスタ（二重拡散型Ｎチャンネ
ルＭＯＳ構造の電界効果型トランジスタ）によって構成
され、第２のＮＭＯＳ型パワートランジスタ６５の電流
流出端子側から電流流入端子側に向けて等価回路的に逆
接続される寄生ダイオード素子を第２のパワーダイオー
ド６５ｄとして使用している。

【００４４】同様に、第２のパワー増幅器１６は、第２
のＮＭＯＳ型パワートランジスタ６６と、第２のＮＭＯ
Ｓ型パワートランジスタ６６に並列に逆接続された第２
のパワーダイオード６６ｄを含んで構成されている。第
２のＮＭＯＳ型パワートランジスタ６６の電流流入端子
側は直流電源５０の正極端子側に接続され、電流流出端
子側はコイル３の電力供給端子に接続されている。第２
のパワーダイオード６６ｄの電流流入端子側は第２のＮ
ＭＯＳ型パワートランジスタ６６の電流流出端子側に接
続され、電流流出端子側は第２のＮＭＯＳ型パワートラ
ンジスタ６６の電流流入端子側に接続されている。

【００４５】第２のパワー増幅器１６は、第２のＮＭＯ
Ｓ型パワートランジスタ６６とＮＭＯＳ型トランジスタ
７６により第２のＮＭＯＳ型パワー部カレントミラー回
路を形成し、通電制御端子側への入力電流を増幅して出
力する（チップ面積比は１００倍）。なお、第２のＮＭ
ＯＳ型パワートランジスタ６６は二重拡散型ＮＭＯＳ−
ＦＥＴトランジスタによって構成され、第２のＮＭＯＳ
型パワートランジスタ６６の寄生ダイオード素子を第２
のパワーダイオード６６ｄとして使用している。

【００４６】同様に、第２のパワー増幅器１７は、第２
のＮＭＯＳ型パワートランジスタ６７と、第２のＮＭＯ
Ｓ型パワートランジスタ６７に並列に逆接続された第２
のパワーダイオード６７ｄを含んで構成されている。第
２のＮＭＯＳ型パワートランジスタ６７の電流流入端子
側は直流電源５０の正極端子側に接続され、電流流出端
子側はコイル４の電力供給端子に接続されている。第２
のパワーダイオード６７ｄの電流流入端子側は第２のＮ
ＭＯＳ型パワートランジスタ６７の電流流出端子側に接
続され、電流流出端子側は第２のＮＭＯＳ型パワートラ
ンジスタ６７の電流流入端子側に接続されている。

【００４７】第２のパワー増幅器１７は、第２のＮＭＯ
Ｓ型パワートランジスタ６７とＮＭＯＳ型トランジスタ
７７により第２のＮＭＯＳ型パワー部カレントミラー回
路を形成し、通電制御端子側への入力電流を増幅して出
力する（チップ面積比は１００倍）。なお、第２のＮＭ
ＯＳ型パワートランジスタ６７は二重拡散型ＮＭＯＳ−
ＦＥＴトランジスタによって構成され、第２のＮＭＯＳ
型パワートランジスタ６７の寄生ダイオード素子を第２
のパワーダイオード６７ｄとして使用している。

【００４８】第２のパワー増幅器１５，１６，１７の第
２のパワー部カレントミラー回路は、それぞれ通電制御
端子側への入力電流を増幅して出力し、コイル２，３，
４への駆動電流Ｉ１，Ｉ２，Ｉ３の正極側電流を供給す
る。

【００４９】このように、第１のパワー増幅器１１，１
２，１３は、直流電源５０の負極端子側と正極端子側の
間に並列的に接続され、直流電源５０の負極端子側から
コイル２，３，４への電流路を電子的に切り換えてい
る。同様に、第２のパワー増幅器１５，１６，１７は、
直流電源５０の負極端子側と正極端子側の間に並列的に
接続され、直流電源５０の正極端子側からコイル２，
３，４への電流路を電子的に切り換えている。

【００５０】図２に示す指令器２０は、ディスク８１も
しくは回転体１の回転速度を検出し、回転速度に応動し
た指令信号Ａｄを出力する。指令器２０の指令信号Ａｄ
は、電流供給器３０とスイッチング制御器２２に入力さ
れる。

【００５１】電流供給器３０は、指令信号Ａｄに応動す
る第１の供給電流信号Ｃ１と第２の供給電流信号Ｃ２を
出力する。図６に電流供給器３０の具体的な構成を示
す。電圧比較回路１５０は、指令器２０の指令信号Ａｄ
と電流検出器２１の電流検出信号Ａｇの比較結果に応動
した比較電流信号Ｂｋを出力し、スイッチ回路１５５の
Ｓａ側に供給する。電圧電流変換回路１５１は、指令信
号Ａｄに比例した変換電流信号Ｂｌを出力する。電圧電
流変換回路１５１の変換電流信号Ｂｌと定電流源１５２
の所定電流Ｑｑを加算した加算電流信号Ｂｍを得て、ス
イッチ回路１５５のＳｂ側に供給する。

【００５２】スイッチ回路１５５は、動作切換器９４の
動作切換信号Ｄｈが”Ｌ”のときにはＳｂ側に接続さ
れ、加算電流信号Ｂｍをスイッチ電流信号Ｂｊとして出
力する。スイッチ回路１５５は、動作切換器９４の動作
切換信号Ｄｈが”Ｈ”のときにはＳａ側に接続され、比
較電流信号Ｂｋをスイッチ電流信号Ｂｊとして出力す
る。トランジスタ１７０，１７１，１７２，１７３と抵
抗１７４，１７５，１７６によるカレントミラー回路に
供給され、スイッチ電流信号Ｂｊに比例した２つの電流
信号をトランジスタ１７２，１７３のコレクタ側に作り
だす。

【００５３】トランジスタ１７２のコレクタ電流は、ト
ランジスタ１８１，１８２のカレントミラー回路を介し
て出力され、第１の供給電流信号Ｃ１になる。トランジ
スタ１７３のコレクタ電流は、第２の供給電流信号Ｃ２
として出力される。これにより、動作切換器９４の動作
切換信号Ｄｈが”Ｌ”のときに、第１の供給電流信号Ｃ
１と第２の供給電流信号Ｃ２は、指令信号Ａｄに比例し
た電流信号とバイアス電流の加算電流になる。また、動
作切換器９４の動作切換信号Ｄｈが”Ｈ”のときに、第
１の供給電流信号Ｃ１と第２の供給電流信号Ｃ２は、指
令信号Ａｄと電流検出信号Ａｇの比較結果に応動した電
流信号になる。なお、第１の供給電流信号Ｃ１と第２の
供給電流信号Ｃ２は比例しているが、トランジスタ１７
２，１７３と抵抗１７５，１７６の設定により、第２の
供給電流信号Ｃ２は第１の供給電流信号Ｃ１よりも所定
倍大きくされている（１．１〜２倍程度）。

【００５４】図３に示す切換作成器３４は、３相コイル
に３相電流を流すために、滑らかに変化する３相の切換
電流信号Ｄ１，Ｄ２，Ｄ３を出力する。図５に切換作成
器３４の具体的な構成を示す。この例では、切換作成器
３４は位置検出部１００と切換信号部１０１によって構
成されている。

【００５５】位置検出部１００は、回転体１の発生磁束
を検知する磁電変換素子（例えばホール素子）からなる
位置検出素子１１１，１１２を含んで構成されている。
位置検出素子１１１，１１２は、電気的に１２０゜の位
相差を有し、回転体１の移動に伴って滑らかな正弦波状
に変化する２相の位置検出信号Ｊａ１とＪｂ１、およ
び、Ｊａ２とＪｂ２を出力する。ここで、Ｊａ１とＪａ
２は逆相の関係にあり（電気的に１８０゜の位相差）、
Ｊｂ１とＪｂ２は逆相の関係にある。なお、逆相の信号
は新たな相数に数えない。位置検出信号Ｊａ２とＪｂ２
は抵抗１１３，１１４により合成されて３相目の位置検
出信号Ｊｃ１を作りだし、位置検出信号Ｊａ１とＪｂ１
は抵抗１１５，１１６により合成されて３相目の位置検
出信号Ｊｃ２を作りだす。これにより、位置検出部１０
０は電気的に互いに１２０゜の位相差を有して正弦波状
に変化する３相の位置検出信号Ｊａ１，Ｊｂ１，Ｊｃ１
（およびＪａ２，Ｊｂ２，Ｊｃ２）を得ている。なお、
３個の位置検出素子を使用し、３相の位置検出信号を作
り出すようにしても良い。

【００５６】切換信号部１０１は、３相の位置検出信号
に応動して滑らかに変化する正弦波状の切換電流信号Ｄ
１，Ｄ２，Ｄ３を作りだす。トランジスタ１２２と１２
３は、１相目の位置検出信号Ｊａ１とＪａ２の差電圧に
応動して定電流源１２１の電流をコレクタ側に分流す
る。トランジスタ１２３のコレクタ電流は、トランジス
タ１２４，１２５のカレントミラー回路によって２倍に
増幅され、トランジスタ１２５のコレクタより出力され
る。トランジスタ１２５のコレクタ電流は、定電流源１
２６の電流値と比較され、両者の差電流が１相目の切換
電流信号Ｄ１として出力される。従って、切換電流信号
Ｄ１は、位置検出信号Ｊａ１に応動して滑らかに変化
し、電気角で１８０゜区間は電流が流出し（正極性の電
流）、次の１８０゜区間は電流が流入する（負極性の電
流）。同様に、切換電流信号Ｄ２は、位置検出信号Ｊｂ
１に応動して滑らかに変化し、電気角で１８０゜区間は
電流が流出し（正極性の電流）、次の１８０゜区間は電
流が流入する（負極性の電流）。同様に、切換電流信号
Ｄ３は、位置検出信号Ｊｃ１に応動して滑らかに変化
し、電気角で１８０゜区間は電流が流出し（正極性の電
流）、次の１８０゜区間は電流が流入する（負極性の電
流）。これにより、切換電流信号Ｄ１，Ｄ２，Ｄ３は所
定の位相差を有する正弦波状の３相の電流信号になる。
図１２（ａ）に３相の切換電流信号Ｄ１，Ｄ２，Ｄ３の
波形を示す。なお、図１２の横軸は回転体１の回転移動
位置である。

【００５７】図３の分配作成器３６は、第１の分配器３
７と第２の分配器３８を含んで構成されている。第１の
分配手段に相当する第１の分配器３７は、切換作成器３
４の３相の切換電流信号Ｄ１，Ｄ２，Ｄ３に応動して電
流供給器３０の第１の供給電流信号Ｃ１を分配し、滑ら
かに変化する３相の第１の分配電流信号Ｅ１，Ｅ２，Ｅ
３を作り出す。第２の分配手段に相当する第２の分配器
３８は、切換作成器３４の３相の切換電流信号Ｄ１，Ｄ
２，Ｄ３に応動して電流供給器３０の第２の供給電流信
号Ｃ２を分配し、滑らかに変化する３相の第２の分配電
流信号Ｇ１，Ｇ２，Ｇ３を作り出す。

【００５８】図７に分配作成器３６の具体的な構成を示
す。第１の分配器３７は、３個の第１の入力トランジス
タ２０１，２０２，２０３と３個の第１の分配トランジ
スタ２０５，２０６，２０７によって構成されている。
それぞれの第１の入力トランジスタ２０１，２０２，２
０３の通電制御端子と電流経路端子対の信号入力端子
は、切換作成器３４の３相の切換電流信号Ｄ１，Ｄ２，
Ｄ３がそれぞれ供給される電流流入流出端子側に接続さ
れている。第１の入力トランジスタ２０１，２０２，２
０３の電流経路端子対の信号出力端子は共通接続されて
いる。第１の分配トランジスタ２０５，２０６，２０７
の電流信号入力端子側は共通接続され、共通接続端子側
に電流供給器３０の第１の供給電流信号Ｃ１が入力され
る。第１の分配トランジスタ２０５，２０６，２０７の
通電制御端子側は、３相の切換電流信号Ｄ１，Ｄ２，Ｄ
３がそれぞれ供給される電流流入流出端子側に接続され
ている。これにより、３個の第１の分配トランジスタ２
０５，２０６，２０７は、その電流信号出力端子側から
３相の第１の分配電流信号Ｅ１，Ｅ２，Ｅ３を出力す
る。

【００５９】また、第１の入力トランジスタ２０１，２
０２，２０３と第１の分配トランジスタ２０５，２０
６，２０７は同じ型のトランジスタを使用している。こ
こでは、第１の入力トランジスタ２０１，２０２，２０
３と第１の分配トランジスタ２０５，２０６，２０７に
ＰＮＰ型バイポーラトランジスタを使用している。第１
の入力トランジスタの通電制御端子はベース端子，電流
経路端子対の信号入力端子はコレクタ端子，電流経路端
子対の信号出力端子はエミッタ端子にしている。第１の
分配トランジスタの通電制御端子はベース端子，電流信
号入力端子はエミッタ端子，電流信号出力端子はコレク
タ端子にしている。

【００６０】第２の分配器３８は、３個の第２の入力ト
ランジスタ２１１，２１２，２１３と３個の第２の分配
トランジスタ２１５，２１６，２１７によって構成され
ている。それぞれの第２の入力トランジスタ２１１，２
１２，２１３の通電制御端子と電流経路端子対の信号入
力端子は、切換作成器３４の３相の切換電流信号Ｄ１，
Ｄ２，Ｄ３がそれぞれ供給される電流流入流出端子側に
接続されている。第２の入力トランジスタ２１１，２１
２，２１３の電流経路端子対の信号出力端子は共通接続
されている。第２の分配トランジスタ２１５，２１６，
２１７の電流信号入力端子側は共通接続され、共通接続
端子側に電流供給器３０の第２の供給電流信号Ｃ２が入
力される。第２の分配トランジスタ２１５，２１６，２
１７の通電制御端子側は、３相の切換電流信号Ｄ１，Ｄ
２，Ｄ３がそれぞれ供給される電流流入流出端子側に接
続されている。

【００６１】これにより、３個の第２の分配トランジス
タ２１５，２１６，２１７は、その電流信号出力端子側
から３相の第２の分配電流信号Ｇ１，Ｇ２，Ｇ３を出力
する。また、第２の入力トランジスタ２１１，２１２，
２１３と第２の分配トランジスタ２１５，２１６，２１
７は同じ型のトランジスタを使用している。さらに、第
１の入力トランジスタ２０１，２０２，２０３のトラン
ジスタの型を第２の入力トランジスタ２１１，２１２，
２１３のトランジスタの型とは極性が異なるようにして
いる。ここでは、第２の入力トランジスタ２１１，２１
２，２１３と第２の分配トランジスタ２１５，２１６，
２１７にＮＰＮ型バイポーラトランジスタを使用してい
る。第２の入力トランジスタの通電制御端子はベース端
子，電流経路端子対の信号入力端子はコレクタ端子，電
流経路端子対の信号出力端子はエミッタ端子にしてい
る。第２の分配トランジスタの通電制御端子はベース端
子，電流信号入力端子はエミッタ端子，電流信号出力端
子はコレクタ端子にしている。さらに、基準電圧源２２
０，トランジスタ２２１，２２２は所定電圧供給部を構
成し、第１の入力トランジスタ２０１，２０２，２０３
の共通接続端に第１の直流電圧を供給し、第２の入力ト
ランジスタ２１１，２１２，２１３の共通接続端に第２
の直流電圧を供給している。

【００６２】これにより、切換電流信号Ｄ１が負極側電
流のときには、第１の入力トランジスタ２０１に電流を
通電し、第２の入力トランジスタ２１１には電流が流れ
ない。また、切換電流信号Ｄ１が正極側電流のときに
は、第２の入力トランジスタ２１１に電流を通電し、第
１の入力トランジスタ２０１には電流が流れない。すな
わち、切換電流信号Ｄ１の極性に応じて第１の入力トラ
ンジスタ２０１と第２の入力トランジスタ２１１に相補
的に滑らかな電流を供給し、第１の入力トランジスタ２
０１と第２の入力トランジスタ２１１に同時に電流が流
れることはない。

【００６３】同様に、切換電流信号Ｄ２が負極側電流の
ときに第１の入力トランジスタ２０２に電流を通電し、
正極側電流のときに第２の入力トランジスタ２１２に電
流を通電する。同様に、切換電流信号Ｄ３が負極側電流
のときに第１の入力トランジスタ２０３に電流を通電
し、正極側電流のときに第２の入力トランジスタ２１３
に電流を通電する。

【００６４】第１の分配器３７の第１の分配トランジス
タ２０５，２０６，２０７は、第１の入力トランジスタ
２０１，２０２，２０３に流れる３相電流に応動して、
第１の供給電流信号Ｃ１をそれぞれの電流信号出力端子
側に分配し、３相の第１の分配電流信号Ｅ１，Ｅ２，Ｅ
３を作り出す。従って、３相の第１の分配電流信号Ｅ
１，Ｅ２，Ｅ３は３相の切換電流信号Ｄ１，Ｄ２，Ｄ３
の負極側電流に応動して滑らかに変化し、分配電流信号
Ｅ１，Ｅ２，Ｅ３の合成値は第１の供給電流信号Ｃ１に
等しくなる。図１２（ｂ）に第１の分配電流信号Ｅ１，
Ｅ２，Ｅ３の波形を示す。第１の分配器３７は、第１の
供給電流信号Ｃ１を回転体１の回転移動に伴って１相分
もしくは２相分に交互に分配し、電気的に互いに１２０
゜の位相差を有する３相の第１の分配電流信号Ｅ１，Ｅ
２，Ｅ３を出力する。

【００６５】同様に、第２の分配器３８の第２の分配ト
ランジスタ２１５，２１６，２１７は、第２の入力トラ
ンジスタ２１１，２１２，２１３に流れる３相電流に応
動して、第２の供給電流信号Ｃ２をそれぞれの電流信号
出力端子側に分配し、３相の第２の分配電流信号Ｇ１，
Ｇ２，Ｇ３を作り出す。従って、３相の第２の分配電流
信号Ｇ１，Ｇ２，Ｇ３は３相の切換電流信号Ｄ１，Ｄ
２，Ｄ３の正極側電流に応動して滑らかに変化し、分配
電流信号Ｇ１，Ｇ２，Ｇ３の合成値は第２の供給電流信
号Ｃ２に等しくなる。図１２（ｃ）に第２の分配電流信
号Ｇ１，Ｇ２，Ｇ３の波形を示す。第２の分配器３８
は、第２の供給電流信号Ｃ２を回転体１の回転移動に伴
って１相分もしくは２相分に交互に分配し、電気的に互
いに１２０゜の位相差を有する３相の第２の分配電流信
号Ｇ１，Ｇ２，Ｇ３を出力する。

【００６６】第１の分配電流信号Ｅ１と第２の分配電流
信号Ｇ１は１８０゜の位相差を有し、相補的に滑らかに
変化する（Ｅ１とＧ１は必ず一方が零になる）。同様
に、第１の分配電流信号Ｅ２と第２の分配電流信号Ｇ２
は１８０゜の位相差を有し、相補的に滑らかに変化する
（Ｅ２とＧ２は必ず一方が零になる）。同様に、第１の
分配電流信号Ｅ３と第２の分配電流信号Ｇ３は１８０゜
の位相差を有し、相補的に滑らかに変化する（Ｅ３とＧ
３は必ず一方が零になる）。

【００６７】図３の第１の分配器３７の第１の分配電流
信号Ｅ１，Ｅ２，Ｅ３は、それぞれ第１の電流増幅器４
１，４２，４３に入力される。第１の電流増幅器４１，
４２，４３は、それぞれ第１の分配電流信号Ｅ１，Ｅ
２，Ｅ３を所定倍の電流増幅して第１の増幅電流信号Ｆ
１，Ｆ２，Ｆ３を作りだす。

【００６８】図８に第１の電流増幅手段に相当する第１
の電流増幅器４１，４２，４３の具体的な構成を示す。
第１の電流増幅器４１は、トランジスタ２３１，２３２
による初段のカレントミラー回路と、トランジスタ２３
３，２３４と抵抗２３５，２３６による次段のカレント
ミラー回路を縦続接続した第１の増幅部カレントミラー
回路により構成している。トランジスタ２３１と２３２
のエミッタ面積は等しくされ、初段のカレントミラー回
路の電流増幅率は１倍にされている。また、トランジス
タ２３３と２３４のエミッタ面積比を５０倍、抵抗２３
６と２３５の抵抗比を５０倍にして、次段のカレントミ
ラー回路では５０倍の電流増幅率で所定の増幅を行う。

【００６９】同様に、第１の電流増幅器４２は、トラン
ジスタ２４１，２４２，２４３，２４４と抵抗２４５，
２４６による第１の増幅部カレントミラー回路によって
構成され、５０倍の電流増幅率で所定の増幅を行う。同
様に、第１の電流増幅器４３は、トランジスタ２５１，
２５２，２５３，２５４と抵抗２５５，２５６による第
１の増幅部カレントミラー回路よって構成され、５０倍
の電流増幅率で所定の増幅を行う。これにより、第１の
電流増幅器４１，４２，４３は、３相の第１の分配電流
信号Ｅ１，Ｅ２，Ｅ３をそれぞれ５０倍に増幅し、３相
の第１の増幅電流信号Ｆ１，Ｆ２，Ｆ３を出力する。

【００７０】図３の第２の分配器３８の第２の分配電流
信号Ｇ１，Ｇ２，Ｇ３は、それぞれ第２の電流増幅器４
５，４６，４７に入力される。第２の電流増幅手段に相
当する第２の電流増幅器４５，４６，４７は、それぞれ
第２の分配電流信号Ｇ１，Ｇ２，Ｇ３を所定倍の電流増
幅して第２の増幅電流信号Ｈ１，Ｈ２，Ｈ３を作りだ
し、高電圧出力器５１の高電位点Ｖｕから各第２のパワ
ー増幅器１５，１６，１７に供給する。高電圧出力器５
１は高周波パルス信号に応動して昇圧用コンデンサに充
電・蓄積させることにより、直流電源５０の正極端子側
電位Ｖｃｃよりも高い高電位点電位Ｖｕを作り出す。

【００７１】高電圧出力器５１の高電位点Ｖｕから第２
のパワー増幅器１５，１６，１７の第２のＮＭＯＳ型パ
ワー部カレントミラー回路の各通電制御端子側に第２の
増幅電流信号Ｈ１，Ｈ２，Ｈ３を供給し、第２の電流増
幅器４５，４６，４７の出力用トランジスタの飽和を防
ぎ、第２のＮＭＯＳ型パワートランジスタ６５，６６，
６７をフルオン動作させる。ここに、ＮＭＯＳ型トラン
ジスタのフルオン動作とは、トランジスタの電流流入端
子側と電流流出端子側の間が極めて小さく、抵抗性の電
圧降下を生じている状態を意味する。

【００７２】図９に第２の電流増幅器４５，４６，４７
と高電圧出力器５１の具体的な構成を示す。第２の電流
増幅器４５は、トランジスタ２６１，２６２と抵抗２６
３，２６４による第２の増幅部カレントミラー回路によ
り構成されている。トランジスタ２６１と２６２のエミ
ッタ面積比を５０倍、抵抗２６４と２６３の抵抗比を５
０倍にして、第２の電流増幅器４５は５０倍の電流増幅
率で所定の増幅を行う。

【００７３】同様に、第２の電流増幅器４６は、トラン
ジスタ２７１，２７２と抵抗２７３，２７４による第２
の増幅部カレントミラー回路によって構成され、５０倍
の電流増幅率で増幅を行う。同様に、第２の電流増幅器
４７は、トランジスタ２８１，２８２と抵抗２８３，２
８４による第２の増幅部カレントミラー回路によって構
成され、５０倍の電流増幅率で増幅を行う。これによ
り、第２の電流増幅器４５，４６，４７は、３相の第２
の分配電流信号Ｇ１，Ｇ２，Ｇ３をそれぞれ５０倍に増
幅し、３相の第２の増幅電流信号Ｈ１，Ｈ２，Ｈ３を出
力する。

【００７４】高電圧出力器５１は、１００ｋＨｚ程度の
高周波パルス信号Ｐａを出力するパルス発生回路４２１
と、第１の昇圧用コンデンサ４１１と、第２の昇圧用コ
ンデンサ４１２と、ダイオード４２５〜４２８からなる
第１の電圧制限回路と、ダイオード４２９からなる第２
の電圧制限回路を含んで構成されている。パルス発生回
路４２１のパルス信号Ｐａに応動してインバータ回路４
２２がディジタル的に変化する。インバータ回路４２２
が”Ｌａ”（直流電源５０の負極端子側電位）のときに
ダイオード４２３を介して第１の昇圧用コンデンサ４１
１が充電される。インバータ回路４２２が”Ｈａ”（直
流電源５０の正極端子側電位）に変わると、第１の昇圧
用コンデンサ４１１に蓄積された電荷は、ダイオード４
２４を介して第２の昇圧用コンデンサ４１２に移され、
第２の昇圧用コンデンサ４１２を充電・蓄積する。その
結果、第２の昇圧用コンデンサ４１２の端子には、直流
電源５０の正極端子側電位Ｖｃｃよりも高電位になる高
電位点電位Ｖｕが出力される。高電位点電位Ｖｕは第２
の電流増幅器４５，４６，４７に出力されている。

【００７５】また、第２の昇圧用コンデンサ４１２への
充電を続けると、高電位点の電圧Ｖｕが非常に高くな
り、集積回路化されたトランジスタやダイオードの耐圧
破壊を起こす恐れがある。そこで、ダイオード４２５〜
４２８による第１の電圧制限回路を設け、高電位点電圧
Ｖｕが所定値以上にならないように制限する。耐圧破壊
の恐れが無い場合には、第１の電圧制限回路を無くして
良い。

【００７６】また、第２の増幅電流信号Ｈ１，Ｈ２，Ｈ
３は第２の昇圧用コンデンサ４１２の電荷を放電させる
ように作用する。起動時などの大電流動作が長時間続く
と、第２の昇圧用コンデンサ４１２の放電量が多くな
り、高電圧出力器５１の出力電圧点の電位Ｖｕが著しく
低下する恐れがある。そこで、ダイオード４２９による
第２の電圧制限回路を設けて、高電圧出力器５１の高電
位点電圧Ｖｕが直流電源５０の正極端子側電位Ｖｃｃよ
り大幅に小さくならないように制限する。モータは短時
間に安定な制御状態になり、必要電流値は小さくなる。
従って、第２の電圧制限回路は通常制御時には動作しな
い。なお、電位低下の恐れが無い場合には、第２の電圧
制限回路を無くして良い。

【００７７】図２の電流検出手段に相当する電流検出器
２１は、直流電源５０の供給する通電電流Ｉｇを検出
し、通電電流Ｉｇに応動した電流検出信号Ａｇを出力す
る。スイッチング制御手段に相当するスイッチング制御
器２２は、動作切換器９４の動作切換信号Ｄｈが”Ｌ”
のときには、指令信号Ａｄと電流検出信号Ａｇの比較結
果に直接的に応動して制御パルス信号Ｙ１，Ｙ２，Ｙ３
を生成する。これにより、第１のパワー増幅器１１，１
２，１３の通電制御端子側をオン・オフ動作させ、第１
のＮＭＯＳ型パワートランジスタ６１，６２，６３をオ
ン・オフの高周波スイッチング動作させる。スイッチン
グ制御器２２は、動作切換器９４の動作切換信号Ｄｈ
が”Ｈ”のときには、制御パルス信号Ｙ１，Ｙ２，Ｙ３
をオフ（無通電状態）にする。

【００７８】図１０に電流検出器２１とスイッチング制
御器２２の具体的な構成を示す。電流検出器２１は、直
流電源５０の電流供給路に挿入された電流検出用の抵抗
３１１によって構成され、抵抗３１１に生じる電圧降下
により直流電源５０の通電電流Ｉｇを検出し、電流検出
信号Ａｇを出力する。

【００７９】まず、動作切換器９４の動作切換信号Ｄｈ
が”Ｌ”のときの動作を説明する。トランジスタ３５１
はオフになる。図１０に示すスイッチング制御器２２の
比較回路３３１は、指令信号Ａｄと電流検出信号Ａｇを
比較した比較出力信号Ｃｒを得る。トリガ発生回路３３
２は、１００ｋＨｚ程度の高周波のトリガパルス信号Ｄ
ｐを出力し、状態保持回路３３３を所定時間間隔毎に繰
り返しトリガする。状態保持回路３３３は、トリガパリ
ス信号Ｄｐの立ち上がりエッジにおいてスイッチング制
御信号Ｗを”Ｌｂ”（低電位状態）に変化させ、比較出
力信号Ｃｒの立ち上がりエッジにおいてスイッチング制
御信号Ｗを”Ｈｂ”（高電位状態）に変化させる。スイ
ッチング制御信号Ｗが”Ｌｂ”のときには、制御トラン
ジスタ３４１，３４２，３４３は同時にオフになり、制
御パルス信号Ｙ１，Ｙ２，Ｙ３はオフ（無通電状態）に
なる。このとき、第１のパワー増幅器１１，１２，１３
はそれぞれ第１の増幅電流信号Ｆ１，Ｆ２，Ｆ３を電流
増幅動作し、コイル２，３，４に負極性電流を供給する
電流路を形成する。

【００８０】スイッチング制御信号Ｗが”Ｈｂ”のとき
には、制御トランジスタ３４１，３４２，３４３は同時
にオンになり、制御パルス信号Ｙ１，Ｙ２，Ｙ３はオン
（電流通電状態）になる。このとき、第１のパワー増幅
器１１，１２，１３の通電制御端子側への入力電流が零
になり、第１のＮＭＯＳパワートランジスタ６１，６
２，６３はすべて同時にオフ状態になる。このようにし
て、第１のパワー増幅器１１，１２，１３はスイッチン
グ制御信号Ｗによりオン状態とオフ状態をスイッチング
制御され、コイルへの駆動電流を指令信号Ａｄに応動す
るように制御している。これについて説明する。

【００８１】トリガパルス信号Ｄｐの立ち上がりエッジ
によって状態保持回路３３３のスイッチング制御信号Ｗ
が”Ｌｂ”に変化したときには、第１の分配器３７によ
って選択分配された第１の分配電流信号Ｅ１，Ｅ２，Ｅ
３が零でない相の第１のパワー増幅器のパワー部カレン
トミラー回路が通電状態になる。たとえば、第１の分配
電流信号Ｅ１のみが選択されている場合を考えると、第
１のパワー増幅器１１の第１のＮＭＯＳ型パワートラン
ジスタ６１が通電状態になる。第１のＮＭＯＳ型パワー
トランジスタ６１は、コイル２に駆動電流Ｉ１の負極側
電流を十分に供給するために、フルオン状態になる。こ
こに、ＮＭＯＳ型トランジスタのフルオン状態とは、電
流流入端子側と電流流出端子側が極めて小さな抵抗性の
電圧降下を生じる状態である。

【００８２】コイルのインダクタンス作用によって、コ
イル２の駆動電流Ｉ１の負極側電流値は徐々に増加す
る。従って、直流電源５０の供給する通電電流Ｉｇも増
加し、電流検出器２１の電流検出信号Ａｇは大きくな
る。電流検出信号Ａｇが指令信号Ａｄより大きくなった
瞬間に、比較回路３３１の比較出力信号Ｃｒが立ち上が
りエッジを発生し、状態保持回路３３３のスイッチング
制御信号Ｗは”Ｈｂ”に変化する。スイッチング制御信
号Ｗが”Ｈｂ”になると、第１のパワー増幅器１１，１
２，１３の通電制御端子側がオフになり、第１のＮＭＯ
Ｓ型パワートランジスタ６１，６２，６３はすべて同時
にオフ状態になる。ここに、ＮＭＯＳ型トランジスタの
オフ状態とは、電流流入端子側から電流流出端子側にか
けて電流を流さない状態である。このとき、コイル２の
インダクタンスの作用によってコイル２の電力供給端子
側の駆動電圧をパルス的に急激に大きくし、第２のパワ
ー増幅器１５の第２のパワーダイオード６５ｄを通る電
流路を形成する。

【００８３】その結果、コイル２の駆動電流Ｉ１の負極
側電流値は徐々に小さくなる。少しの時間を経過した後
に、トリガパルス信号Ｄｐの次の立ち上がりエッジが到
来し、上述のスイッチング動作を繰り返す。これによ
り、所定の時間間隔毎に繰り返し発生するトリガパルス
信号Ｄｐ及び指令信号と電流検出信号の比較結果に応動
して、第１のパワー増幅器を高周波スイッチング動作さ
せている。その結果、スイッチング周波数は１００ｋＨ
ｚ程度の高周波になるので、コイルの駆動電流の高周波
リップル分は非常に小さくなる。

【００８４】このようにして、直流電源５０の通電電流
Ｉｇを指令信号Ａｄに応動した値に制御し、コイル２，
３，４への駆動電流を制御する。第１のパワー増幅器の
第１のＮＭＯＳ型パワートランジスタのオン時の通電電
流は、直流電源５０の通電電流Ｉｇを超えることはな
い。従って、指令信号Ａｄに応動した第１の供給電流信
号Ｃ１を分配増幅して第１のパワー増幅器に供給するこ
とにより、第１のパワー増幅器の第１のパワートランジ
スタを確実にオン状態にスイッチング動作させることが
できる。また、第１の供給電流信号Ｃ１を必要最低限な
値にすることにより、第１の増幅電流信号による電力損
失を低減している。

【００８５】さらに、回転体１の回転に伴って第１の分
配電流信号を１相分もしくは２相分に交互に滑らかに分
配しているので、電流路の切換は滑らかになる。たとえ
ば、第１の分配電流信号Ｅ１，Ｅ２に分配している場合
を考える。トリガパルス信号Ｄｐの立ち上がりエッジに
よって状態保持回路３３３のスイッチング制御信号Ｗ
が”Ｌｂ”に変化したときには、第１のパワー増幅器１
１の第１のＮＭＯＳ型パワートランジスタ６１と第１の
パワー増幅器１２の第１のＮＭＯＳ型パワートランジス
タ６２が通電状態になる。

【００８６】第１の分配電流信号Ｅ１に応動して第１の
ＮＭＯＳ型パワートランジスタ６１はフルオン状態もし
くはハーフオン状態になり、コイル２の駆動電流Ｉ１の
負極側電流を供給する電流路を形成する。第１の分配電
流信号Ｅ２に応動して第１のＮＭＯＳ型パワートランジ
スタ６２はフルオン状態もしくはハーフオン状態にな
り、コイル３の駆動電流Ｉ２の負極側電流を供給する電
流路を形成する。第１の分配電流信号Ｅ１，Ｅ２の内で
大きい方が供給されている側の第１のパワー増幅器の第
１のＮＭＯＳ型パワートランジスタはフルオン状態にな
り、小さい方が供給されている方の第１のパワー増幅器
の第１のＮＭＯＳ型パワートランジスタはフルオン状態
もしくはハーフオン状態になる。ここにＮＭＯＳトラン
ジスタのハーフオン状態とは、能動領域において増幅動
作を行っている状態である。このときパワー部カレント
ミラー回路は電流増幅動作を行う。コイル２，３の駆動
電流Ｉ１，Ｉ２の負極側電流の合成値が、直流電源５０
の通電電流Ｉｇになる。コイルのインダクタンス作用に
よって、通電電流Ｉｇは徐々に大きくなる。

【００８７】図１０において、電流検出信号Ａｇが指令
信号Ａｄより大きくなると、比較出力信号Ｃｒが立ち上
がりエッジを発生し、スイッチング制御信号Ｗが”Ｈ
ｂ”に変化する。制御パルス信号Ｙ１，Ｙ２，Ｙ３がオ
ン（電流通電状態）になり、図４の第１のパワー増幅器
１１，１２，１３の通電制御端子側をオフ状態（低電圧
状態）にスイッチングし、第１のＮＭＯＳ型パワートラ
ンジスタ６１，６２，６３はすべて同時にオフ状態にな
る。コイル２のインダクタンス作用によって、コイル２
の電力供給端子側の駆動電圧をパルス的に急激に大きく
し、第２のパワー増幅器１５の第２のパワーダイオード
６５ｄを通る電流路を形成する。コイル３のインダクタ
ンス作用によって、コイル３の電力供給端子側の駆動電
圧をパルス的に急激に大きくし、第２のパワー増幅器１
６の第２のパワーダイオード６６ｄを通る電流路を形成
する。

【００８８】コイル２の駆動電流Ｉ１の負極側電流値及
びコイル３の駆動電流Ｉ２の負極側電流値は徐々に小さ
くなる。少しの時間を経過した後に、トリガパルス信号
Ｄｐの次の立ち上がりエッジが到来し、上述のスイッチ
ング動作を繰り返す。このようにして、第１の分配電流
信号Ｅ１，Ｅ２の変化に伴って、コイル２，３の駆動電
流Ｉ１，Ｉ２の負極側電流値は滑らかにその値を変化さ
せる。その結果、コイル２，３への電流路は滑らかに切
り換わっていく。他の相の電流路の切換も同様である。
なお、第１の供給電流信号Ｃ１を指令信号Ａｄに応動し
た必要最小限の値に小さくしているので、指令信号Ａｄ
が変化した場合にも常に滑らかな電流路の切り換え動作
を行っている。すなわち、モータ起動時の大電流動作時
でも、安定な速度制御時の小電流動作時でも、常に滑ら
かな駆動電流がコイルに供給される。

【００８９】図４の第２のパワー増幅器１５，１６，１
７は、図３の第２の分配器３８によって選択分配された
第２の分配電流信号Ｇ１，Ｇ２，Ｇ３に応動した電流を
常に流している。たとえば、第２の分配電流信号Ｇ２の
みが選択されている場合を考えると、第２のパワー増幅
器１６の第２のＮＭＯＳ型パワートランジスタ６６が通
電状態になる。第２のＮＭＯＳ型パワートランジスタ６
６はコイル３に駆動電流Ｉ２の正極側電流を十分に供給
するために、フルオン状態になる。直流電源５０の通電
電流Ｉｇおよびコイルへの合成供給電流は指令信号Ａｄ
に応動した値に制御されている。従って、指令信号Ａｄ
に応動した第２の供給電流信号Ｃ２を分配増幅して第２
のパワー増幅器に供給することにより、第２のパワー増
幅器の第２のＮＭＯＳ型パワートランジスタを確実にフ
ルオン状態にすることができる。また、指令信号Ａｄに
応動して第２の供給電流信号Ｃ２を必要最低限の値にす
ることにより、第２の増幅電流信号による電力損失を低
減している。

【００９０】さらに、回転体１の移動に伴って第２の分
配電流信号を１相分もしくは２相分に交互に滑らかに分
配しているので、電流路の切換は滑らかになる。たとえ
ば、第２の分配電流信号Ｇ２，Ｇ３に分配している場合
を考える。第２のパワー増幅器１６の第２のＮＭＯＳ型
パワートランジスタ６６と第２のパワー増幅器１７の第
２のＮＭＯＳ型パワートランジスタ６７が通電状態にな
る。第２の分配電流信号Ｇ２に応動して第２のＮＭＯＳ
型パワートランジスタ６６はフルオン状態もしくはハー
フオン状態になり、コイル３の駆動電流Ｉ２の正極側電
流を供給する。第２の分配電流信号Ｇ３に応動して第２
のＮＭＯＳ型パワートランジスタ６７はフルオン状態も
しくはハーフオン状態になり、コイル４の駆動電流Ｉ３
の正極側電流を供給する。

【００９１】第２の分配電流信号Ｇ２，Ｇ３の内で大き
い電流が供給されている第２のパワー増幅器における第
２のＮＭＯＳ型パワートランジスタはフルオン状態にな
り、小さい電流が供給されている第２のパワー増幅器に
おける第２のＮＭＯＳ型パワートランジスタはフルオン
状態もしくはハーフオン状態になる。従って、第２の分
配電流信号Ｇ２，Ｇ３の変化に伴って、コイル３，４の
駆動電流Ｉ２，Ｉ３の正極側電流値は滑らかにその値を
変化させる。その結果、コイル３，４への電流路の切り
換え動作は滑らかになる。他の相の電流路の切換も同様
である。なお、第２の供給電流信号Ｃ２を指令信号Ａｄ
に応動して必要最小限の値に小さくしているので、指令
信号Ａｄが変化した場合にも常に滑らかな電流路の切り
換え動作を行っている。

【００９２】このようにして、動作切換器９４の動作切
換信号Ｄｈが”Ｌ”のときには、第１のパワー増幅器１
１，１２，１３の第１のパワー部カレントミラー回路が
オン・オフの高周波スイッチング動作しながら滑らかに
電流路を切り換え、第２のパワー増幅器１５，１６，１
７の第２のパワー部カレントミラー回路はアナログ的に
動作しながら滑らかに電流路を切り換えている。また、
指令器２０の指令信号Ａｄに応動して直流電源５０の通
電電流Ｉｇ及びコイルへの合成供給電流を制御し、コイ
ル２，３，４への駆動電流を制御している。なお、コイ
ル２，３，４への駆動電圧は高周波スイッチングされた
パルス的な電圧になる。

【００９３】次に、図２の動作切換器９４の動作切換信
号Ｄｈが”Ｈ”のときの動作を説明する。図１０のスイ
ッチング制御器２２のトランジスタ３５１がオンにな
り、制御トランジスタ３４１，３４２，３４３はオフに
なる。その結果、スイッチング制御器２２の制御パルス
信号Ｙ１，Ｙ２，Ｙ３はオフ（無通電状態）になる。ま
た、図６の電流供給器３０のスイッチ回路１５５はＳａ
側に接続され、指令信号Ａｄと電流検出信号Ａｇの比較
結果に応動した第１の供給電流信号Ｃ１と第２の供給電
流信号Ｃ２が出力される。

【００９４】図４の第１のパワー増幅器１１，１２，１
３は、第１の分配器３７によって第１の供給電流信号Ｃ
１を選択分配された第１の分配電流信号Ｅ１，Ｅ２，Ｅ
３に応動した電流をアナログ的に流している。たとえ
ば、第１の分配電流信号Ｅ１のみが選択されている場合
を考えると、第１のパワー増幅器１１の第１のＮＭＯＳ
型パワートランジスタ６１が通電状態になる。第１のパ
ワー増幅器１１の第１のパワー部カレントミラー回路
は、第１の分配電流信号Ｅ１に応動した第１の増幅電流
信号Ｆ１を通電制御端子側に入力され、第１の増幅電流
信号Ｆ１を増幅してコイル２に駆動電流Ｉ１の負極側電
流を供給する。駆動電流Ｉ１の負極側電流は直流電源５
０の通電電流Ｉｇになり、電流検出器２１は通電電流Ｉ
ｇに応動した電流検出信号Ａｇを得る。電流供給器３０
は、指令信号Ａｄと電流検出信号Ａｇを比較し、その比
較結果に応動して第１の供給電流信号Ｃ１をアナログ的
に変化させる。これにより、直流電源５０の通電電流Ｉ
ｇは指令信号Ａｄに応動した値にアナログ的に制御され
る。

【００９５】さらに、回転体１の回転移動に伴って第１
の分配電流信号を１相分もしくは２相分に交互に滑らか
に分配しているので、電流路の切換は滑らかになる。た
とえば、第１の分配電流信号Ｅ１，Ｅ２に分配している
場合を考える。第１のパワー増幅器１１の第１のＮＭＯ
Ｓ型パワートランジスタ６１と第１のパワー増幅器１２
の第１のＮＭＯＳ型パワートランジスタ６２が通電状態
になる。第１のパワー増幅器１１の第１のパワー部カレ
ントミラー回路は、第１の分配電流信号Ｅ１に応動した
第１の増幅電流信号Ｆ１を通電制御端子側に入力され、
第１の増幅電流信号Ｆ１をアナログ的に電流増幅してコ
イル２に駆動電流Ｉ１の負極側電流を供給する。

【００９６】第１のパワー増幅器１２の第１のパワー部
カレントミラー回路は、第１の分配電流信号Ｅ２に応動
した第１の増幅電流信号Ｆ２を通電制御端子側に入力さ
れ、第１の増幅電流信号Ｆ２をアナログ的に電流増幅し
てコイル３に駆動電流Ｉ２の負極側電流を供給する。駆
動電流Ｉ１と駆動電流Ｉ２の合成供給電流は直流電源５
０の通電電流Ｉｇになり、電流検出器２１は通電電流Ｉ
ｇに応動した電流検出信号Ａｇを得る。

【００９７】電流供給器３０は、指令信号Ａｄと電流検
出信号Ａｇを比較し、その比較結果に応動して第１の供
給電流信号Ｃ１を変化させる。これにより、直流電源５
０の通電電流Ｉｇ及びコイルへの合成供給電流は指令信
号Ａｄに応動した値にアナログ的に制御される。従っ
て、第１の分配電流信号Ｅ１，Ｅ２の変化に伴って、コ
イル２，３の駆動電流Ｉ１，Ｉ２の負極側電流値は滑ら
かにその値を変化させる。その結果、コイル２，３への
電流路の切り換え動作は滑らかになる。他の相の電流路
の切換も同様である。

【００９８】第２のパワー増幅器１５，１６，１７は、
第２の分配器３８によって第２の供給電流信号Ｃ２を選
択分配された第２の分配電流信号Ｇ１，Ｇ２，Ｇ３に応
動した電流をアナログ的に流している。たとえば、第２
の分配電流信号Ｇ２のみが選択されている場合を考える
と、第２のパワー増幅器１６の第２のパワー部カレント
ミラー回路は、第２の分配電流信号Ｇ２を増幅した第２
の増幅電流信号Ｈ２が通電制御端子側に入力され、第２
のＮＭＯＳ型パワートランジスタ６６が通電状態にな
る。ここで、第２の供給電流信号Ｃ２は第１の供給電流
信号Ｃ１よりも大きくされているので、第２のＮＭＯＳ
型パワートランジスタ６６はコイル３に駆動電流Ｉ２の
正極側電流を十分に供給するために、フルオン状態にな
る。

【００９９】さらに、回転体１の回転移動に伴って第２
の分配電流信号を１相分もしくは２相分に交互に滑らか
に分配しているので、電流路の切換は滑らかになる。た
とえば、第２の分配電流信号Ｇ２，Ｇ３に分配している
場合を考える。第２のパワー増幅器１６の第２のＮＭＯ
Ｓ型パワートランジスタ６６と第２のパワー増幅器１７
の第２のＮＭＯＳ型パワートランジスタ６７が通電状態
になる。第２のパワー増幅器１６の第２のパワー部カレ
ントミラー回路は、第２の分配電流信号Ｇ２に応動した
第２の増幅電流信号Ｈ２が通電制御端子側に入力され、
第２のＮＭＯＳ型パワートランジスタ６６をフルオン状
態もしくはハーフオン状態にし、コイル３の駆動電流Ｉ
２の正極側電流を供給する。

【０１００】第２のパワー増幅器１７の第２のパワー部
カレントミラー回路は、第２の分配電流信号Ｇ３に応動
した第２の増幅電流信号Ｈ３が通電制御端子側に入力さ
れ、第２のＮＭＯＳ型パワートランジスタ６７をフルオ
ン状態もしくはハーフオン状態にし、コイル４の駆動電
流Ｉ３の正極側電流を供給する。第２の分配電流信号Ｇ
２，Ｇ３の内で大きい方が供給されている側の第２のパ
ワー増幅器の第２のＮＭＯＳ型パワートランジスタはフ
ルオン状態になり、小さい方が供給されている方の第２
のパワー増幅器の第２のＮＭＯＳ型パワートランジスタ
はフルオン状態もしくはハーフオン状態になる。従っ
て、第２の分配電流信号Ｇ２，Ｇ３の変化に伴って、コ
イル３，４の駆動電流Ｉ２，Ｉ３の正極側電流値は滑ら
かにその値を変化させる。その結果、コイル３，４への
電流路の切り換え動作は滑らかになる。他の相の電流路
の切換も同様である。

【０１０１】このようにして、動作切換器９４の動作切
換信号Ｄｈが”Ｈ”のときには、第１のパワー増幅器１
１，１２，１３の第１のパワー部カレントミラー回路が
アナログ的に動作しながら滑らかに電流路を切り換え、
第２のパワー増幅器１５，１６，１７の第２のパワー部
カレントミラー回路はアナログ的に動作しながら滑らか
に電流路を切り換えている。また、指令器２０の指令信
号Ａｄに応動して直流電源５０の通電電流Ｉｇ及びコイ
ルへの合成供給電流を制御し、コイル２，３，４への駆
動電流をアナログ的に制御している。

【０１０２】図４の第１のパワー増幅器１１，１２，１
３の第１のＮＭＯＳ型パワートランジスタ６１，６２，
６３と第２のパワー増幅器１５，１６，１７の第２のＮ
ＭＯＳ型パワートランジスタ６５，６６，６７は、指令
器２０や電流検出器２１やスイッチング制御器２２や電
流供給器３０や切換作成器３４や分配作成器３６や第１
の電流増幅器４１，４２，４３や第２の電流増幅器４
５，４６，４７や高電圧出力器５１や動作切換器９４の
所要のトランジスタや抵抗等の半導体素子と一緒に、単
一のシリコン基板上に接合分離されて集積回路化されて
いる。

【０１０３】図１１に集積回路の構造の一例を示す。Ｐ
型シリコン基板上に所要のＮ⁺ 層やＮ^- 層やＰ⁺ 層やＰ
^- 層等を拡散させて各種のトランジスタを形成してい
る。番号５９１は、二重拡散ＮＭＯＳ型電界効果トラン
ジスタの例であり、第１のＮＭＯＳ型パワートランジス
タや第２のＮＭＯＳ型パワートランジスタとして使用す
る。番号５９２は、ＮＰＮ型バイポーラトランジスタの
例であり、信号増幅トランジスタとして使用する。番号
５９３は、ＰＮＰ型バイポーラトランジスタの例であ
り、信号増幅トランジスタとして使用する。番号５９４
は、ＰチャンネルおよびＮチャンネルのＣＭＯＳ型電界
効果トランジスタの例であり、論理信号処理に使用す
る。また、各トランジスタの間は、アース電位（０Ｖ）
に接続されたシリコン基板と同電位になるＰ層によって
接合分離される。接合分離された集積回路は、誘電分離
された集積回路と比較して、低コストの製造プロセスを
用いて、小さな１チップ基板上に多数のパワー用トラン
ジスタ素子や信号用トランジスタを高密度に集積化でき
る。すなわち、安価に集積回路化できる。なお、具体的
なマスク配置は設計事項であり、詳細な説明を省略す
る。

【０１０４】次に、図１のディスク装置と図２〜図４の
モータの全体的な動作について説明する。まず、動作切
換器９４の動作切換信号が”Ｌ”のときについて、説明
する。モータ部駆動ブロック９１は駆動電圧のスイッチ
ング動作を行ってモータ部アクチュエータ８２のコイル
に駆動電流を供給し、トラッキング部駆動ブロック９２
は駆動電圧のスイッチング動作を行ってトラッキング部
アクチュエータ８５のコイルに駆動電流を供給する。ま
た、情報処理ブロック９３はヘッド部８７からの出力信
号の信号処理動作を停止し、情報出力信号Ｅｈを無効に
する。

【０１０５】モータ部駆動ブロック９１の動作について
説明する。切換作成器３４は、滑らかに変化する３相の
切換電流信号Ｄ１，Ｄ２，Ｄ３を作りだし、分配作成器
３６の第１の分配器３７と第２の分配器３８に供給す
る。電流供給器３０は、指令信号Ａｄに比例もしくは略
比例した第１の供給電流信号Ｃ１と第２の供給電流信号
Ｃ２を出力する。第１の分配器３７は、電流供給器３０
の第１の供給電流信号Ｃ１を３相の切換電流信号Ｄ１，
Ｄ２，Ｄ３に応動して分配し、３相の第１の分配電流信
号Ｅ１，Ｅ２，Ｅ３を出力する。第１の電流増幅器４
１，４２，４３は、それぞれ第１の分配電流信号Ｅ１，
Ｅ２，Ｅ３を所定倍に電流増幅し、第１の増幅電流信号
Ｆ１，Ｆ２，Ｆ３を出力し、第１のパワー増幅器１１，
１２，１３の各通電制御端子側に供給する。

【０１０６】第１のパワー増幅器１１，１２，１３の第
１のパワー部カレントミラー回路の通電制御端子側は、
スイッチング制御器２２のスイッチング制御信号Ｗに応
動した制御パルス信号Ｙ１，Ｙ２，Ｙ３によってオン・
オフの高周波スイッチング動作される。スイッチング制
御信号Ｗが”Ｌｂ”のときには、第１のパワー増幅器１
１，１２，１３はそれぞれ第１の増幅電流信号Ｆ１，Ｆ
２，Ｆ３を電流増幅し、３相のコイル２，３，４に駆動
電流Ｉ１，Ｉ２，Ｉ３の負極側電流を供給する電流路を
形成する。スイッチング制御信号Ｗが”Ｈｂ”のときに
は、第１のパワー増幅器１１，１２，１３の第１のＮＭ
ＯＳ型パワートランジスタ６１，６２，６３はすべてオ
フになる。このとき、３相のコイル２，３，４に駆動電
流Ｉ１，Ｉ２，Ｉ３の負極側電流を供給する電流路は、
第２のパワー増幅器１５，１６，１７の第２のパワーダ
イオード６５ｄ，６６ｄ，６７ｄによって形成される。
その結果、コイルへの駆動電流は連続的に変化し、滑ら
かな駆動電流が供給される。

【０１０７】電流検出器２１は直流電源５０の通電電流
Ｉｇを検出し、通電電流Ｉｇに応動した電流検出信号Ａ
ｇを出力する。スイッチング制御器２２は、指令器２０
の指令信号Ａｄと電流検出器２１の電流検出信号Ａｇの
両者を比較し、その比較結果に直接的に応動してスイッ
チング制御信号Ｗを変化させ、第１のパワー増幅器１
１，１２，１３の第１のＮＭＯＳ型パワートランジスタ
６１，６２，６３および第１のパワー部カレントミラー
回路を同時にオフさせる。その結果、第１の分配電流信
号によって通電状態となる第１のパワー増幅器が高周波
スイッチング動作を行ない、直流電源５０の通電電流Ｉ
ｇおよびコイルへの合成供給電流を指令信号Ａｄに応動
した値にスイッチング制御する。なお、電流供給器３０
と第１の分配器３７と第１の電流増幅器４１，４２，４
３は第１の分配制御ブロックを形成し、第１のパワー増
幅器１１，１２，１３の第１のＮＭＯＳ型パワートラン
ジスタ６１，６２，６３の通電を分配制御している。又
スイッチング周波数が高いので、駆動電流の高周波リッ
プル分は非常に小さくなっている。

【０１０８】一方、第２の分配器３８は、電流供給器３
０の第２の供給電流信号Ｃ２を３相の切換電流信号Ｄ
１，Ｄ２，Ｄ３に応動して分配し、３相の第２の分配電
流信号Ｇ１，Ｇ２，Ｇ３を出力する。第２の電流増幅器
４５，４６，４７は、それぞれ第２の分配電流信号Ｇ
１，Ｇ２，Ｇ３を所定倍に電流増幅し、第２の増幅電流
信号Ｈ１，Ｈ２，Ｈ３を出力し、第２のパワー増幅器１
５，１６，１７の第２のパワー部カレントミラー回路の
各通電制御端子側に供給する。第２のパワー増幅器１
５，１６，１７の第２のＮＭＯＳ型パワートランジスタ
６５，６６，６７は、それぞれ第２の増幅電流信号Ｈ
１，Ｈ２，Ｈ３を電流増幅し、３相のコイル２，３，４
に駆動電流Ｉ１，Ｉ２，Ｉ３の正極側電流を供給する電
流路を滑らかに切り換える。すなわち、電流供給器３０
と第２の分配器３８と第２の電流増幅器４５，４６，４
７は第２の分配制御ブロックを形成し、第２のパワー増
幅器１５，１６，１７の第２のＮＭＯＳ型パワートラン
ジスタ６５，６６，６７の通電分配を制御している。

【０１０９】従って、第１のパワー増幅器１１，１２，
１３によるコイル２，３，４への電流路の切換が滑らか
に行われ、第２のパワー増幅器１５，１６，１７による
コイル２，３，４への電流路の切換が滑らかに行われ、
コイル２，３，４への駆動電流Ｉ１，Ｉ２，Ｉ３は滑ら
かに変化する。また、コイルへの合成供給電流は指令信
号Ａｄに応動して制御されている。その結果、発生駆動
力の脈動が小さくなり、モータ部分の発生する騒音・振
動は著しく小さくなる。更に第１のパワー増幅器がオン
・オフの高周波スイッチング動作しているので、第１の
パワー増幅器及び第２のパワー増幅器の電力損失は著し
く小さくなる。即ちモータの電力効率は極めて良い。

【０１１０】また、第１の分配器３７と第２の分配器３
８の動作によって、同一相の第１の分配電流信号と第２
の分配電流信号は相補的に流れる（同時に流れる事がな
い）ので、第１のパワー増幅器の第１のＮＭＯＳ型パワ
ートランジスタと第２のパワー増幅器の第２のＮＭＯＳ
型パワートランジスタも相補的に動作する。従って、滑
らかに連続的に変化する両方向の駆動電流がコイルに供
給される。その結果、モータの発生駆動力の脈動は大幅
に小さくなり、騒音・振動は小さくなる。また、同一相
の第１のパワートランジスタと第２のパワートランジス
タによる短絡電流は生じない。その結果、パワートラン
ジスタの電流破壊が生じることはない。

【０１１１】次に、図１の動作切換器９４の動作切換信
号Ｄｈが”Ｈ”のときの動作について説明する。モータ
部駆動ブロック９１は駆動電圧をアナログ的に変化させ
てモータ部アクチュエータ８２のコイルに駆動電流を供
給し、トラッキング部駆動ブロック９２は駆動電圧をア
ナログ的に変化させてトラッキング部アクチュエータ８
５のコイルに駆動電流を供給する。このとき、情報処理
ブロック９３はヘッド部８７からの出力信号の信号処理
動作を実行し、情報出力信号Ｅｈを有効にする。

【０１１２】モータ部駆動ブロック９１の動作について
説明する。切換作成器３４は、滑らかに変化する３相の
切換電流信号Ｄ１，Ｄ２，Ｄ３を作りだし、分配作成器
３６の第１の分配器３７と第２の分配器３８に供給す
る。電流供給器３０は、指令信号Ａｄと電流検出信号Ａ
ｇの比較結果に応動した第１の供給電流信号Ｃ１と第２
の供給電流信号Ｃ２を出力する。第１の分配器３７は、
３相の切換電流信号Ｄ１，Ｄ２，Ｄ３に応動して電流供
給器３０の第１の供給電流信号Ｃ１を分配し、３相の第
１の分配電流信号Ｅ１，Ｅ２，Ｅ３を出力する。第１の
電流増幅器４１，４２，４３は、それぞれ第１の分配電
流信号Ｅ１，Ｅ２，Ｅ３を所定倍に電流増幅し、第１の
増幅電流信号Ｆ１，Ｆ２，Ｆ３を出力し、第１のパワー
増幅器１１，１２，１３の各通電制御端子側に供給す
る。第１のパワー増幅器１１，１２，１３の第１のパワ
ー部カレントミラー回路は、第１の増幅電流信号Ｆ１，
Ｆ２，Ｆ３を電流増幅し、３相のコイル２，３，４に駆
動電流Ｉ１，Ｉ２，Ｉ３の負極側電流をアナログ的に供
給する。

【０１１３】電流検出器２１は直流電源５０の通電電流
Ｉｇを検出し、通電電流Ｉｇに応動した電流検出信号Ａ
ｇを出力する。電流供給器３０は、指令器２０の指令信
号Ａｄと電流検出器２１の電流検出信号Ａｇの両者を比
較し、その比較結果に応動した第１の供給電流信号Ｃ１
と第２の供給電流信号Ｃ２を出力する。その結果、第１
の分配電流信号によって通電状態となる第１のパワー増
幅器がアナログ的に動作し、直流電源５０の通電電流Ｉ
ｇおよびコイルへの合成供給電流を指令信号Ａｄに応動
した値にアナログ的に制御する。なお、第１の分配制御
ブロック（電流供給器３０と第１の分配器３７と第１の
電流増幅器４１，４２，４３）は、第１のパワー増幅器
１１，１２，１３の第１のＮＭＯＳ型パワートランジス
タ６１，６２，６３の通電を分配制御している。

【０１１４】一方、第２の分配器３８は、３相の切換電
流信号Ｄ１，Ｄ２，Ｄ３に応動して電流供給器３０の第
２の供給電流信号Ｃ２を分配し、３相の第２の分配電流
信号Ｇ１，Ｇ２，Ｇ３を出力する。第２の電流増幅器４
５，４６，４７は、それぞれ第２の分配電流信号Ｇ１，
Ｇ２，Ｇ３を所定倍に電流増幅し、第２の増幅電流信号
Ｈ１，Ｈ２，Ｈ３を出力し、第２のパワー増幅器１５，
１６，１７の第２のパワー部カレントミラー回路の各通
電制御端子側に供給する。第２のパワー増幅器１５，１
６，１７の第２のＮＭＯＳ型パワートランジスタ６５，
６６，６７は、それぞれ第２の増幅電流信号Ｈ１，Ｈ
２，Ｈ３を電流増幅し、３相のコイル２，３，４に駆動
電流Ｉ１，Ｉ２，Ｉ３の正極側電流をアナログ的に供給
する電流路を滑らかに切り換える。すなわち、第２の分
配制御ブロック（電流供給器３０と第２の分配器３８と
第２の電流増幅器４５，４６，４７）は、第２のパワー
増幅器１５，１６，１７の第２のＮＭＯＳ型パワートラ
ンジスタ６５，６６，６７の通電分配を制御している。

【０１１５】第１の分配器３７の第１の分配電流信号の
滑らかな変化に応動して、第１のパワー増幅器１１，１
２，１３の第１のＮＭＯＳ型パワートランジスタ６１，
６２，６３はアナログ的に動作し、コイル２，３，４へ
の駆動電流Ｉ１，Ｉ２，Ｉ３は滑らかに変化する。ま
た、第２の分配器３８の第２の分配電流信号の滑らかな
変化に応動して、第２のパワー増幅器１５，１６，１７
の第２のＮＭＯＳ型パワートランジスタ６５，６６，６
７はアナログ的に動作し、コイル２，３，４への駆動電
流Ｉ１，Ｉ２，Ｉ３は滑らかに変化する。従って、第１
のパワー増幅器１１，１２，１３と第２のパワー増幅器
１５，１６，１７によるコイル２，３，４への電流路の
切換が滑らかに行われ、３相の駆動電流Ｉ１，Ｉ２，Ｉ
３の脈動が小さくなる。また、コイルへの合成供給電流
は指令信号Ａｄに応動して制御されている。その結果、
発生駆動力の脈動が小さくなり、モータ部分の発生する
騒音・振動は著しく小さくなる。なお、このときの第１
の分配制御ブロックと第２の分配制御ブロックは、第１
のＮＭＯＳ型パワートランジスタ６１，６２，６３と第
２のＮＭＯＳ型パワートランジスタ６５，６６，６７を
アナログ的に動作させるアナログ制御ブロックを形成し
ている。

【０１１６】また、第１の分配器３７と第２の分配器３
８の動作によって、同一相の第１の分配電流信号と第２
の分配電流信号は相補的に流れる（同時に流れる事がな
い）ので、第１のパワー増幅器の第１のＮＭＯＳ型パワ
ートランジスタと第２のパワー増幅器の第２のＮＭＯＳ
型パワートランジスタも相補的に動作する。従って、滑
らかに連続的に変化する両方向の駆動電流がコイルに供
給される。その結果、モータの発生駆動力の脈動は大幅
に小さくなり、騒音・振動は小さくなる。また、同一相
の第１のパワートランジスタと第２のパワートランジス
タによる短絡電流は生じない。その結果、パワートラン
ジスタの電流破壊が生じることはない。

【０１１７】本実施の形態では、信頼性の高い情報再生
を行うディスク装置の消費電力を大幅に削減している。
これについて説明する。ディスク装置は常時ディスク８
１からの情報を再生しているわけではない。そこで、デ
ィスク装置が再生を必要としない場合に、動作切換器９
４の動作切換信号Ｄｈを”Ｌ”にして、モータ部駆動ブ
ロック９１やトラッキング部駆動ブロック９２や情報処
理ブロック９３の動作を選択的に切り換えさせた。すな
わち、モータ部駆動ブロック９１によって駆動電圧をス
イッチングさせてモータ部アクチュエータ８２に電力を
供給し、ディスク８１を所定の回転速度で回転させなが
ら、その消費電力を低減した。

【０１１８】また、トラッキング部駆動ブロック９２に
よって駆動電圧をスイッチングさせてトラッキング部ア
クチュエータ８５に電力を供給し、ヘッド部８７を所定
のトラッキング位置に保つように駆動しながら、その消
費電力を低減した。さらに、情報処理ブロック９３の回
路処理動作を停止させて（電源電圧の供給を停止した場
合も含む）、その消費電力を低減した。このとき、情報
処理ブロック９３の情報出力信号Ｅｈは無効にされてい
る。従って、ディスク装置の待機時の消費電力は大幅に
削減される。また、モータ部駆動ブロック９１やトラッ
キング部駆動ブロック９２のスイッチング動作によって
高電力のスイッチングノイズが発生するけれども、情報
処理ブロック９３が信号処理を停止しているので、情報
出力信号Ｅｈは無効にされ、ディスク装置はスイッチン
グノイズによる誤動作は生じない。

【０１１９】次に、ディスク装置がディスク８１からの
情報再生を行う場合に、動作切換器９４の動作切換信号
Ｄｈを”Ｈ”にして、モータ部駆動ブロック９１やトラ
ッキング部駆動ブロック９２や情報処理ブロック９３の
動作を選択的に切り換える。すなわち、モータ部駆動ブ
ロック９１によってアナログ的な駆動電圧をモータ部ア
クチュエータ８２に供給し、ディスク８１を所定の回転
速度で回転制御する。また、トラッキング部駆動ブロッ
ク９２によってアナログ的な駆動電圧をトラッキング部
アクチュエータ８５に供給し、ヘッド部８７を所定のト
ラッキング位置に制御する。さらに、情報処理ブロック
９３は回路処理動作を実行し、ヘッド部８７の再生信号
Ｃｈに応動した情報出力信号Ｅｈを出力する。このと
き、情報処理ブロック９３の情報出力信号Ｅｈは有効に
されている。従って、モータ部駆動ブロック９１やトラ
ッキング部駆動ブロック９２がアナログ的に動作し、ス
イッチングノイズを発生しないので、情報処理ブロック
９３は正確で信頼性の高い情報出力信号Ｅｈを出力でき
る。

【０１２０】また、本実施の形態のモータ（モータ部ア
クチュエータ８２とモータ部駆動ブロック９２）では、
動作切換器９４の動作切換信号Ｄｈが”Ｌ”のときに、
第１のパワー増幅器の第１のＮＭＯＳ型パワートランジ
スタを高周波スイッチング動作させているので、第１の
パワー増幅器の電力損失は小さい。第２のパワー増幅器
の第２のＮＭＯＳ型パワートランジスタをオン動作させ
ているので、第２のパワー増幅器の電力損失は少ない。
従って、電力効率の良いモータになる。さらに、第１の
供給電流信号Ｃ１と第２の供給電流信号Ｃ２を指令信号
Ａｄに比例もしくは略比例して変化させ、第１のパワー
増幅器や第２のパワー増幅器への入力電流による電力損
失も小さくしている。

【０１２１】また、本実施の形態のモータでは、第１の
供給電流信号Ｃ１を回転体１の回転移動に伴って１相分
もしくは２相分に交互に分配し、立ち上がり傾斜部分お
よび立ち下がり傾斜部分において滑らかに変化する３相
の第１の分配電流信号および３相の第１の増幅電流信号
を作り出し、第１のパワー増幅器の第１のパワー部カレ
ントミラー回路に供給した。これにより、第１のパワー
増幅器１１，１２，１３の第１のＮＭＯＳ型パワートラ
ンジスタ６１，６２，６３は高周波スイッチング動作し
ながら、コイル２，３，４への駆動電流Ｉ１，Ｉ２，Ｉ
３の負極側電流を滑らかに変化させる。また、第２の供
給電流信号Ｃ２を回転体１の回転移動に伴って１相分も
しくは２相分に交互に分配し、立ち上がり傾斜部分およ
び立ち下がり傾斜部分において滑らかに変化する３相の
第２の分配電流信号および３相の第２の増幅電流信号を
作り出し、第２のパワー増幅器の第２のパワー部カレン
トミラー回路に供給した。これにより、第２のパワー増
幅器１５，１６，１７の第２のＮＭＯＳ型パワートラン
ジスタ６５，６６，６７は、コイル２，３，４への駆動
電流Ｉ１，Ｉ２，Ｉ３の正極側電流を滑らかに変化させ
る。その結果、駆動電流の脈動が大幅に小さくなり、モ
ータ部分の騒音・振動は著しく小さくなる。さらに、第
１の供給電流信号Ｃ１と第２の供給電流信号Ｃ２を指令
信号Ａｄに比例もしくは略比例して変化させ、指令信号
Ａｄの変化に伴ってコイルへの供給電流が変化しても、
常に滑らかな電流路の切り換えを実現している。

【０１２２】また、本実施の形態のモータでは、直流電
源５０の通電電流Ｉｇを電流検出器２１にて検出し、指
令信号Ａｄと電流検出器２１の出力信号Ａｇを比較し、
その比較結果に応動して第１のパワー増幅器を高周波ス
イッチング制御する。これにより、指令信号Ａｄに応動
した正確な通電電流Ｉｇ及びコイルへの合成供給電流を
３相のコイル２，３，４に分配供給でき、指令信号Ａｄ
によりモータ発生駆動力を正確に制御できる。また、ト
リガパルス信号Ｄｐの繰り返しタイミングにおいて第１
のパワー増幅器をオン状態にし、指令信号Ａｄと電流検
出器２１の出力信号Ａｇの比較結果に直接的に応動して
第１のパワー増幅器を同時にオフ状態に変えるので、極
めて簡単な構成によって通電電流Ｉｇの制御が実現でき
る。すなわち、回転体１の回転移動に伴って１相分もし
くは２相分の第１のパワー増幅器がオン状態になってい
るが、オフにするときには３相分の第１のパワー増幅器
１１，１２，１３を同時にオフ状態にすればよいので、
構成が簡単である。また、高周波スイッチングのタイミ
ング管理が１個であるから、電流検出器２１による電流
検出動作が安定になる。

【０１２３】本実施の形態では、集積回路化に好適のモ
ータ構成になっている。パワー素子としてパワートラン
ジスタとその寄生素子として形成されるパワーダイオー
ドを使用して構成しているので、製造コストが安く、小
さなチップ上に集積回路化することが可能である。ま
た、指令器２０，電流検出器２１，スイッチング制御器
２２，電流供給器３０，切換作成器３４，分配作成器３
６（第１の分配器３７と第２の分配器３８），３個の第
１の電流増幅器４１，４２，４３，３個の第２の電流増
幅器４５，４６，４７，高電圧出力器５１，動作切換器
９４等の所要の半導体素子（トランジスタや抵抗等）
を、パワートランジスタと同一チップ上に高密度に集積
回路化できる。

【０１２４】また、各パワー素子における発熱を極めて
小さくし、集積回路化に適した構成にしている。動作切
換信号Ｄｈが”Ｌ”のときには、第１のパワートランジ
スタや第２のパワートランジスタはスイッチング動作や
フルオン動作しながら電流路を形成しているので、第１
のパワートランジスタや第２のパワートランジスタや第
１のパワーダイオードや第２のパワーダイオードにおけ
る電力損失・発熱が極めて小さい。また、動作切換信号
Ｄｈが”Ｈ”になるときには、モータは安定な回転速度
制御状態にあり、コイルに供給する駆動電流の大きさは
小さい。そのため、アナログ動作しても第１のパワート
ランジスタや第２のパワートランジスタの電力損失・発
熱は小さい。従って、これらのパワー素子を１チップに
集積回路化しても、熱破壊を起こすことはない。

【０１２５】また、本実施の形態のモータでは、集積回
路の接合分離部分を含んだ寄生トランジスタの動作を防
止している。集積回路の接合分離部分は直流電源の負極
端子側電位（アース電位）に接続される。集積回路に内
蔵されたトランジスタの出力端子電位がアース電位より
もダイオード順方向電圧分低くなると、寄生トランジス
タが動作し、他のトランジスタ素子から電流を抜き取る
現象が生じる。そのため、集積回路動作に支障をきた
し、動作異常が生じてしまう。本実施の形態のモータで
は、第１のＮＭＯＳ型パワートランジスタだけを高周波
スイッチング動作させ、コイルに電流を供給する構成に
した。第１のＮＭＯＳ型パワートランジスタの電流流出
端子側は直流電源の負極端子側に接続されているので、
第１のパワートランジスタの電流流入端子側電位および
電流流出端子側電位はアース電位以下にならない。従っ
て、集積回路の接合分離部分を含めた寄生的なトランジ
スタが動作しない。これは、モータコイルに大電流を供
給するパワー素子を集積回路化する上で、極めて重要な
事項である。これにより、３相のコイルへの電流路を電
子的に滑らかに切り換えるモータ回路を、寄生トランジ
スタ素子の動作を心配することなく１チップのシリコン
基板上に集積回路化することを可能にした。

【０１２６】なお、本実施の形態では、第１のパワー増
幅器１１，１２，１３と第２のパワー増幅器１５，１
６，１７と指令器２０と電流検出器２１とスイッチング
制御器２２と電流供給器３０と切換作成器３４と分配作
成器３６（第１の分配器３７と第２の分配器３８）と第
１の電流増幅器４１，４２，４３と第２の電流増幅器４
５，４６，４７と高電圧出力器５１と動作切換器９４に
よって、３相の負荷（コイル２，３，４）への駆動電流
を供給する駆動回路を形成している。

【０１２７】なお、前述の実施の形態の具体的な構成に
ついては、各種の変形が可能である。たとえば、ディス
ク装置の情報処理ブロック９３とヘッド部８７が記録動
作もしくは再生動作を行う場合に、動作切換器の動作切
換信号Ｄｈを”Ｈ”にし、それ以外の待機時に動作切換
器の動作切換信号Ｄｈを”Ｌ”にしても良い。

【０１２８】また、スイッチング制御器は第１のパワー
増幅器の通電制御端子側をスイッチングしたが、本発明
はそのような場合に限らず、第１のパワー増幅器と第２
のパワー増幅器の両方もしくは第２のパワー増幅器をス
イッチング動作させても良い。

【０１２９】また、モータのコイルは複数個の部分コイ
ルを直列もしくは並列に接続して構成しても良い。コイ
ルの相数は３相に限定されない。回転体の磁極数は２極
に限定されるものではなく、多極にしても良い。

【０１３０】また、切換作成器３４は、２個の位置検出
素子に限定されるものではなく、３個以上の位置検出素
子を使用しても良い。また、位置検出素子を用いること
なく、たとえば、コイル２，３，４に生じる逆起電力を
利用して、切換信号Ｄ１，Ｄ２，Ｄ３を作り出しても良
い。

【０１３１】また、分配作成器の第１の分配器や第２の
分配器の構成は、前述の実施の形態に限定されるもので
はない。駆動電流の極性が変化する時に連続的に電流値
を変化させることが騒音・振動を防ぐ意味で好ましい
が、たとえば、同一相の第１の増幅電流信号と第２の増
幅電流信号が同時に零になる期間があり、その相の駆動
電流を零にする時間が存在してもかまわない。

【０１３２】また、ＮＭＯＳ型パワートランジスタに限
らず、ＰＭＯＳ型パワートランジスタ（ＰチャンネルＭ
ＯＳ構造の電界効果型トランジスタ）を使用したＰＭＯ
Ｓ型パワー部カレントミラー回路（ＰチャンネルＭＯＳ
構造の電界効果型トランジスタを用いた電界効果型カレ
ントミラー回路）を用いて第２のパワー増幅器を構成し
ても良い。

【０１３３】また、パワートランジスタに二重拡散型Ｍ
ＯＳ−ＦＥＴトランジスタを用いて、このＦＥＴトラン
ジスタに逆接続される寄生ダイオードをパワーダイオー
ドとして使用し、構成を簡素にした。パワーダイオード
はパワートランジスタと一緒に集積回路内に形成するこ
とが可能であるが、必要に応じて、集積回路に外付けし
ても良く、本発明に含まれることは言うまでもない。た
とえば、パワートランジスタに並列にショットキー型の
パワーダイオードを逆接続してもよい。

【０１３４】また、第１のパワー増幅器の第１のパワー
部カレントミラー回路や第２のパワー増幅器の第２のパ
ワー部カレントミラー回路や第１の電流増幅器の第１の
増幅部カレントミラー回路や第２の電流増幅器の第２の
増幅部カレントミラー回路は、所定の電流増幅率での線
形な電流増幅動作をさせた方が、脈動の少ない駆動電流
をコイルに供給できるので好ましい。しかし、本発明は
そのような場合に限定されるものではない。たとえば、
抵抗を挿入されたカレントミラー回路で構成したり、複
数段のカレントミラー回路を縦続接続して複合カレント
ミラー回路を構成したり、大電流時に電流増幅率が大き
くなるような非線形な電流増幅をするカレントミラー回
路を使用するようにしても良い。また、リーク吸収用の
回路、通電制御端子側の容量に蓄えられていた電荷を放
電する回路等を設けても良い。

【０１３５】また、制御パルス信号に連動して、第１の
電流増幅器や第２の電流増幅器の入力信号も一緒にオン
・オフさせても良い。

【０１３６】また、分配作成器や電流供給器や切換作成
器や第１の電流増幅器や第２の電流増幅器やスイッチン
グ制御器や指令器におけるトランジスタやダイオード
を、適時、ＦＥＴトランジスタ（電界効果トランジス
タ）を用いて構成するようにしても良い。

【０１３７】なお、集積回路化には、周知の半導体プロ
セスによる１チップ集積回路技術が使用可能であること
は、言うまでもない。たとえば、二重拡散ＭＯＳ型ＦＥ
ＴトランジスタやバイポーラトランジスタやＣＭＯＳト
ランジスタが使用できる１チップ集積回路技術、ＣＭＯ
Ｓトランジスタが使用できる１チップ集積回路技術、バ
イポーラトランジスタが使用できる１チップ集積回路技
術、などがある。接合分離技術に限らず、誘電分離技術
を使用しても良い。１チップ内の具体的なトランジスタ
配置は、個々の集積回路設計によって異なるので、詳細
な説明を省略する。

【０１３８】その他、本発明の主旨を変えずして種々の
変形が可能であり、本発明に含まれることはいうまでも
ない。

【０１３９】

【発明の効果】本発明のモータでは、動作切換器の動作
切換信号に応動してモータ部駆動ブロックや情報処理ブ
ロックの動作を切り換えた。動作切換信号が”Ｌ”の場
合には、モータ部駆動ブロックをスイッチング動作さ
せ、情報処理ブロックの信号処理を停止させることによ
り、モータの消費電力と発生ノイズを大幅に低減できる
効果が得られた。

【０１４０】また本発明のディスク装置では、上記のモ
ータを用いてディスクを駆動するに際し、動作切換信号
が”Ｈ”の場合には、モータ部駆動ブロックをアナログ
的に動作させ、情報処理ブロックの信号処理を実行する
ことにより、ディスクから誤りの少ない信頼性の高い情
報出力信号を得ることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態におけるディスク装置の全
体構成を示すブロック図である。

【図２】本発明の実施の形態におけるモータの構成図
（その１）である。

【図３】本発明の実施の形態におけるモータの構成図
（その２）である。

【図４】本発明の実施の形態におけるモータの構成図
（その３）である。

【図５】本実施の形態における切換作成器３４の回路図
である。

【図６】本実施の形態における電流供給器３０の回路図
である。

【図７】本実施の形態における分配作成器３６（第１の
分配器３７と第２の分配器３８）の回路図である。

【図８】本実施の形態における第１の電流増幅器４１，
４２，４３の回路図である。

【図９】本実施の形態における第２の電流増幅器４５，
４６，４７と高電圧出力器５１の回路図である。

【図１０】本実施の形態におけるスイッチング制御器２
２の回路図である。

【図１１】本実施の形態における集積回路の一例を表す
構造断面図である。

【図１２】本実施の形態における切換電流信号Ｄ１，Ｄ
２，Ｄ３と第１の分配電流信号Ｅ１，Ｅ２，Ｅ３と第２
の分配電流信号Ｇ１，Ｇ２，Ｇ３との波形図である。

【図１３】従来のモータの構成例を示す回路図である。

【符号の説明】

１ 回転体 ２，３，４ コイル １１，１２，１３ 第１のパワー増幅器 １５，１６，１７ 第２のパワー増幅器 ２０ 指令器 ２１ 電流検出器 ２２ スイッチング制御器 ３０ 電流供給器 ３４ 切換作成器 ３６ 分配作成器 ３７ 第１の分配器 ３８ 第２の分配器 ４１，４２，４３ 第１の電流増幅器 ４５，４６，４７ 第２の電流増幅器 ５０ 直流電源 ５１ 高電圧出力器 ６１，６２，６３ 第１のＮＭＯＳ型パワートランジス
タ ６１ｄ，６２ｄ，６３ｄ 第１のパワーダイオード ６５，６６，６７ 第２のＮＭＯＳ型パワートランジス
タ ６５ｄ，６５ｄ，６５ｄ 第２のパワーダイオード ７１，７２，７３ ＮＭＯＳ型トランジスタ ７５，７６，７７ ＮＭＯＳ型トランジスタ ８１ ディスク ８２ モータ部アクチュエータ ８３ 回転軸 ８５ トラッキング部アクチュエータ ８６ 支承部 ８７ ヘッド部 ９１ モータ部駆動ブロック ９２ トラッキング部駆動ブロック ９３ 情報処理ブロック ９４ 動作切換器 １００ 位置検出部 １０１ 切換信号部 １１１，１１２ 位置検出素子 １５０ 電圧比較回路 １５１ 電圧電流変換回路 １５２ 定電流源 １５５ スイッチ回路 ２２０ 基準電圧源 ２２２ 所定電圧供給部 ３１１ 電流検出用の抵抗 ３３１ 比較回路 ３３２ トリガ発生回路 ３５２ 状態保持回路 ４２１ パルス発生回路 ４２２ インバータ回路 ４１１ 第１の昇圧用コンデンサ ４１２ 第２の昇圧用コンデンサ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 深水 新吾 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 上道 秀嗣 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5D109 BA01 BA29 BA40 KA01 5H560 AA04 BB04 BB07 BB12 DA02 DB16 DC12 EA05 EB01 EC04 EC07 EC10 ED07 FF02 FF12 FF23 FF28 FF29 JJ10

Claims (16)

【特許請求の範囲】
1. 【請求項１】 ディスク上に記録された情報信号を再生
   するヘッド手段と、 前記ヘッド手段の再生信号に応動した情報出力信号を得
   る情報処理手段と、 前記ディスクを回転駆動する回転体に取り付けられた界
   磁手段と、 前記界磁手段に対して複数相の磁束を発生する複数相の
   コイルと、 電力供給源となる直流電源手段と、 前記直流電源手段の負極端子側から前記コイルへの電流
   路を形成する第１のパワートランジスタをそれぞれ含む
   Ｑ個（Ｑは２以上の整数）の第１のパワー増幅手段と、 前記直流電源手段の正極端子側から前記コイルへの電流
   路を形成する第２のパワートランジスタをそれぞれ含む
   Ｑ個の第２のパワー増幅手段と、 複数相の切換信号を得る切換作成手段と、 前記切換作成手段の出力信号に応動して前記第１のパワ
   ー増幅手段の通電を分配制御する第１の分配制御手段
   と、 前記切換作成手段の出力信号に応動して前記第２のパワ
   ー増幅手段の通電を分配制御する第２の分配制御手段
   と、 前記ディスクの回転速度に応動した指令信号を出力する
   指令手段と、 前記指令手段の出力信号に応動して前記第１のパワート
   ランジスタと前記第２のパワートランジスタの少なくと
   も一方を高周波スイッチング動作させるスイッチング制
   御手段と、 前記指令信号の出力信号に応動して前記第１のパワート
   ランジスタと前記第２のパワートランジスタをアナログ
   的に動作させるアナログ制御手段と、 前記スイッチング制御手段と前記アナログ制御手段のい
   ずれか一方を選択的に動作させ、前記スイッチング制御
   手段を選択動作させた場合には前記情報処理手段の情報
   出力信号を無効にさせ、前記アナログ制御手段を選択動
   作させた場合において前記情報処理手段の情報出力信号
   を有効にさせる動作切換手段と、を具備することを特徴
   とするディスク装置。
2. 【請求項２】 前記第１の分配制御手段と第２の分配制
   御手段は、 前記指令手段の出力信号に応動して変化する第１の供給
   電流信号と第２の供給電流信号を出力する電流供給手段
   と、 前記切換作成手段の出力信号に応動して前記第１の供給
   電流信号を１相分もしくは２相分に分配し、Ｑ相の第１
   の分配電流信号を出力する第１の分配手段と、 前記第１の分配電流信号を電流増幅してＱ相の第１の増
   幅電流信号を得て、Ｑ個の第１のパワー増幅手段の各通
   電制御端子側に各増幅電流信号を供給するＱ個の第１の
   電流増幅手段と、 前記切換作成手段の出力信号に応動して前記第２の供給
   電流信号を１相分もしくは２相分に分配し、Ｑ相の第２
   の分配電流信号を出力する第２の分配手段と、 前記第２の分配電流信号を電流増幅してＱ相の第２の増
   幅電流信号を得て、Ｑ個の第２のパワー増幅手段の各通
   電制御端子側に各増幅電流信号を供給するＱ個の第２の
   電流増幅手段と、を含んで構成されることを特徴とする
   請求項１記載のディスク装置。
3. 【請求項３】 前記スイッチング制御手段は、Ｑ個の第
   １のパワートランジスタだけを高周波スイッチング動作
   させることを特徴とする請求項１又は２記載のディスク
   装置。
4. 【請求項４】 前記第１のパワー増幅手段は、第１のパ
   ワートランジスタを用いた第１のパワー部カレントミラ
   ー回路を含んで構成され、 前記第２のパワー増幅手段は、第２のパワートランジス
   タを用いた第２のパワー部カレントミラー回路を含んで
   構成されることを特徴とする請求項１〜３のいずれか１
   項記載のディスク装置。
5. 【請求項５】 前記第１のパワー増幅手段は、第１のパ
   ワートランジスタに並列に逆接続された第１のパワーダ
   イオードを有し、 前記第２のパワー増幅手段は、第２のパワートランジス
   タに並列に逆接続された第２のパワーダイオードを有
   し、 前記第１のパワートランジスタと前記第２のパワートラ
   ンジスタに寄生的に内蔵される寄生ダイオードによって
   前記第１のパワーダイオードと前記第２のパワーダイオ
   ードを形成したことを特徴とする請求項１〜４のいずれ
   か１項記載のディスク装置。
6. 【請求項６】 前記動作切換手段は、 前記スイッチング制御手段を選択動作させた場合には前
   記情報処理手段の情報処理動作を停止させて情報出力信
   号を無効にし、前記アナログ制御手段を選択動作させた
   場合において前記情報処理手段の情報処理動作を実行さ
   せて情報出力信号を有効にしたことを特徴とする請求項
   １〜５のいずれか１項記載のディスク装置。
7. 【請求項７】 ディスク上に記録された情報信号を再生
   するヘッド手段と、 前記ヘッド手段の再生信号を信号処理する情報処理手段
   と、 前記ディスクを回転駆動する回転体に取り付けられた界
   磁手段と、 固定体に配設され、前記界磁手段に対して複数相の磁束
   を発生する複数相のコイルと、 電力供給源となる直流電源手段と、 前記直流電源手段の負極端子側から前記コイルへの電流
   路を形成する第１のパワートランジスタをそれぞれ含む
   Ｑ個（Ｑは２以上の整数）の第１のパワー増幅手段と、 前記直流電源手段の正極端子側から前記コイルへの電流
   路を形成する第２のパワートランジスタをそれぞれ含む
   Ｑ個の第２のパワー増幅手段と、 複数相の切換信号を得る切換作成手段と、 前記切換作成手段の出力信号に応動したＱ相の第１の分
   配電流信号を得て、前記第１の分配電流信号に応動した
   電流信号を前記第１のパワー増幅手段の通電制御端子側
   に供給する第１の分配制御手段と、 前記切換作成手段の出力信号に応動したＱ相の第２の分
   配電流信号を得て、前記第２の分配電流信号に応動した
   電流信号を前記第２のパワー増幅手段の通電制御端子側
   に供給する第２の分配制御手段と、 前記ディスクの回転速度に応動した指令信号を出力する
   指令手段と、 前記直流電源手段の通電電流に応動した電流検出信号を
   得る電流検出手段と、 前記電流検出手段の出力信号と前記指令手段の出力信号
   の比較結果に応動して前記第１のパワー増幅手段と前記
   第２のパワー増幅手段の少なくとも一方の通電制御端子
   側を高周波スイッチング動作させるスイッチング制御手
   段と、 前記第１のパワー増幅手段と前記第２のパワー増幅手段
   をアナログ的に動作させ、前記電流検出手段の出力信号
   と前記指令手段の出力信号の比較結果に応動して前記第
   １のパワー増幅手段と前記第２のパワー増幅手段の少な
   くとも一方により前記コイルへの合成供給電流を制御す
   るアナログ制御手段と、 前記スイッチング制御手段と前記アナログ制御手段のい
   ずれか一方を選択的に動作させ、前記スイッチング制御
   手段を選択動作させた場合には前記情報処理手段の信号
   処理動作を停止させ、前記アナログ制御手段を選択動作
   させた場合において前記情報処理手段の信号処理動作を
   実行させる動作切換手段と、を具備することを特徴とす
   るディスク装置。
8. 【請求項８】 前記第１の分配制御手段と第２の分配制
   御手段は、 前記指令手段の出力信号に応動して変化する第１の供給
   電流信号と第２の供給電流信号を出力する電流供給手段
   と、 前記切換作成手段の出力信号に応動して前記第１の供給
   電流信号を１相分もしくは２相分に分配し、Ｑ相の第１
   の分配電流信号を出力する第１の分配手段と、 前記第１の分配電流信号を電流増幅してＱ相の第１の増
   幅電流信号を得て、Ｑ個の第１のパワー増幅手段の各通
   電制御端子側に各増幅電流信号を供給するＱ個の第１の
   電流増幅手段と、 前記切換作成手段の出力信号に応動して前記第２の供給
   電流信号を１相分もしくは２相分に分配し、Ｑ相の第２
   の分配電流信号を出力する第２の分配手段と、 前記第２の分配電流信号を電流増幅してＱ相の第２の増
   幅電流信号を得て、Ｑ個の第２のパワー増幅手段の各通
   電制御端子側に各増幅電流信号を供給するＱ個の第２の
   電流増幅手段と、を含んで構成されることを特徴とする
   請求項７記載のディスク装置。
9. 【請求項９】 前記スイッチング制御手段は、Ｑ個の第
   １のパワー増幅手段だけの通電制御端子側を高周波スイ
   ッチング動作させたことを特徴とする請求項７又は８記
   載のディスク装置。
10. 【請求項１０】 前記第１のパワー増幅手段は、第１の
    パワートランジスタを用いた第１のパワー部カレントミ
    ラー回路を含んで構成され、 前記第２のパワー増幅手段は、第２のパワートランジス
    タを用いた第２のパワー部カレントミラー回路を含んで
    構成されることを特徴とする請求項７〜９のいずれか１
    項記載のディスク装置。
11. 【請求項１１】 回転体に取り付けられた界磁手段と、 固定体に配設され、前記界磁手段に対して複数相の磁束
    を発生する複数相のコイルと、 電力供給源となる直流電源手段と、 前記直流電源手段の負極端子側から前記コイルへの電流
    路を形成する第１のパワートランジスタをそれぞれ含む
    Ｑ個（Ｑは２以上の整数）の第１のパワー増幅手段と、 前記直流電源手段の正極端子側から前記コイルへの電流
    路を形成する第２のパワートランジスタをそれぞれ含む
    Ｑ個の第２のパワー増幅手段と、 複数相の切換信号を得る切換作成手段と、 前記切換作成手段の出力信号に応動したＱ相の第１の分
    配電流信号を得て、前記第１の分配電流信号に応動した
    電流信号を前記第１のパワー増幅手段の通電制御端子側
    に供給する第１の分配制御手段と、 前記切換作成手段の出力信号に応動したＱ相の第２の分
    配電流信号を得て、前記第２の分配電流信号に応動した
    電流信号を前記第２のパワー増幅手段の通電制御端子側
    に供給する第２の分配制御手段と、 前記回転体の回転速度に応動した指令信号を出力する指
    令手段と、 前記直流電源手段の通電電流に応動した電流検出信号を
    得る電流検出手段と、 前記電流検出手段の出力信号と前記指令手段の出力信号
    の比較結果に応動して前記第１のパワー増幅手段と前記
    第２のパワー増幅手段の少なくとも一方の通電制御端子
    側を高周波スイッチング動作させるスイッチング制御手
    段と、 前記第１のパワー増幅手段と前記第２のパワー増幅手段
    をアナログ的に動作させ、前記電流検出手段の出力信号
    と前記指令手段の出力信号の比較結果に応動して前記第
    １のパワー増幅手段と前記第２のパワー増幅手段の少な
    くとも一方により前記コイルへの合成供給電流を制御す
    るアナログ制御手段と、 前記スイッチング制御手段と前記アナログ制御手段のい
    ずれか一方を選択的に動作させる動作切換手段と、を具
    備することを特徴とするモータ。
12. 【請求項１２】 前記第１の分配制御手段と第２の分配
    制御手段は、 前記指令手段の出力信号に応動して変化する第１の供給
    電流信号と第２の供給電流信号とを出力する電流供給手
    段と、 前記切換作成手段の出力信号に応動して前記第１の供給
    電流信号を１相分もしくは２相分に分配し、Ｑ相の第１
    の分配電流信号を出力する第１の分配手段と、 前記第１の分配電流信号を電流増幅してＱ相の第１の増
    幅電流信号を得て、Ｑ個の第１のパワー増幅手段の各通
    電制御端子側に各増幅電流信号を供給するＱ個の第１の
    電流増幅手段と、 前記切換作成手段の出力信号に応動して前記第２の供給
    電流信号を１相分もしくは２相分に分配し、Ｑ相の第２
    の分配電流信号を出力する第２の分配手段と、 前記第２の分配電流信号を電流増幅してＱ相の第２の増
    幅電流信号を得て、Ｑ個の第２のパワー増幅手段の各通
    電制御端子側に各増幅電流信号を供給するＱ個の第２の
    電流増幅手段と、を含んで構成されることを特徴とする
    請求項１１記載のモータ。
13. 【請求項１３】 前記スイッチング制御手段は、Ｑ個の
    第１のパワー増幅手段だけの通電制御端子側を高周波ス
    イッチング動作させたことを特徴とする請求項１１又は
    １２記載のモータ。
14. 【請求項１４】 前記第１のパワー増幅手段は、第１の
    パワートランジスタを用いた第１のパワー部カレントミ
    ラー回路を含んで構成され、 前記第２のパワー増幅手段は、第２のパワートランジス
    タを用いた第２のパワー部カレントミラー回路を含んで
    構成されたことを特徴とする請求項１１〜１３のいずれ
    か１項記載のモータ。
15. 【請求項１５】 前記第１のパワー増幅手段は、第１の
    パワートランジスタに並列に逆接続された第１のパワー
    ダイオードを有し、 前記第２のパワー増幅手段は、第２のパワートランジス
    タに並列に逆接続された第２のパワーダイオードを有
    し、 前記第１のパワートランジスタと前記第２のパワートラ
    ンジスタに寄生的に内蔵される寄生ダイオードによって
    前記第１のパワーダイオードと前記第２のパワーダイオ
    ードを形成したことを特徴とする請求項１１〜１４のい
    ずれか１項記載のモータ。
16. 【請求項１６】 前記第１のパワー増幅手段の第１のパ
    ワートランジスタおよび前記第２のパワー増幅手段の第
    ２のパワートランジスタを、前記パワー増幅手段以外の
    半導体素子と同一のチップに形成したことを特徴とする
    請求項１１〜１５のいずれか１項記載のモータ。