JPH10248289A - モータ - Google Patents

モータ

Info

Publication number
JPH10248289A
JPH10248289A JP9049994A JP4999497A JPH10248289A JP H10248289 A JPH10248289 A JP H10248289A JP 9049994 A JP9049994 A JP 9049994A JP 4999497 A JP4999497 A JP 4999497A JP H10248289 A JPH10248289 A JP H10248289A
Authority
JP
Japan
Prior art keywords
current
power
terminal side
signal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9049994A
Other languages
English (en)
Inventor
Makoto Goto
誠 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP9049994A priority Critical patent/JPH10248289A/ja
Publication of JPH10248289A publication Critical patent/JPH10248289A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Motors That Do Not Use Commutators (AREA)

Abstract

(57)【要約】 【課題】 滑らかに変化する両方向の駆動電流をコイル
に供給する、集積回路化に適した構成のモータを提供す
る。 【解決手段】 複数相のコイルと、ＮＭＯＳ型スイッチ
ングトランジスタを含む電圧変換器５２と、第１，２の
ＮＭＯＳ型パワートランジスタと第１，２のパワーダイ
オードを有して入力電流を増幅する第１，２のパワー増
幅器１１〜１３，１５〜１７と、滑らかに変化する第
１，２の分配電流信号を出力する第１，２の分配器３
７，３８と、第１，２の分配電流信号を電流増幅して第
１，２のパワー増幅器に供給する第１，２の電流増幅器
４１〜４３，４５〜４７と、第１または２のＮＭＯＳ型
パワートランジスタの動作電圧に応動してＮＭＯＳ型ス
イッチングトランジスタのＰＷＭ動作を制御する動作制
御器５１と、直流電源がオフしたときに、第１と２のパ
ワーダイオードを介して直流電圧を取り出す電圧取出器
を含んで構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数相のコイル負
荷に供給する両方向の電流を複数個のトランジスタによ
り電子的に滑らかに切り換えて供給するモータに関する
ものである。
【０００２】
【従来の技術】近年、ＯＡ機器やＡＶ機器の駆動用モー
タとして、複数個のトランジスタにより電子的に電流路
を切り換えるモータが広く使用されている。米国特許
４，４９４，０５３号明細書には、このようなモータの
例として、ＰＮＰ型パワートランジスタとＮＰＮ型パワ
ートランジスタを用いてコイルへの電流路を切り換える
モータが記載されている。
【０００３】図１５に従来のモータを示し、その動作に
ついて簡単に説明する。ロータ２０１１は永久磁石によ
る界磁部を有し、ロータ２０１１の回転に応動して、位
置検出器２０４１は２組の３相の電圧信号Ｋ１，Ｋ２，
Ｋ３とＫ４，Ｋ５，Ｋ６を発生する。第１の分配器２０
４２は電圧信号Ｋ１，Ｋ２，Ｋ３に応動した３相の下側
通電制御信号Ｌ１，Ｌ２，Ｌ３を作りだし、下側のＮＰ
Ｎ型パワートランジスタ２０２１，２０２２，２０２３
のベースに供給し、ＮＰＮ型パワートランジスタ２０２
１，２０２２，２０２３の通電を制御する。第２の分配
器２０４３は電圧信号Ｋ４，Ｋ５，Ｋ６に応動した３相
の上側通電制御信号Ｍ１，Ｍ２，Ｍ３を作りだし、上側
のＰＮＰ型パワートランジスタ２０２５，２０２６，２
０２７のベースに供給し、ＰＮＰ型パワートランジスタ
２０２５，２０２６，２０２７の通電を制御する。これ
により、３相のコイル２０１２，２０１３，２０１４へ
の電流路を開閉制御する。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
従来の構成では、コストが高く、コストダウンが大きな
問題になっていた。コストダウンのためには、モータの
トランジスタや抵抗類を１チップの集積回路（ＩＣ）に
まとめることが有効であるが、ＰＮＰ型パワートランジ
スタを形成するためには大きなチップ面積が必要にな
り、コスト増加を招く大きな要因になっていた。また、
集積回路化した場合の寄生容量の影響が大きく、ＰＮＰ
型パワートランジスタを高速動作させることが難しかっ
た。さらに、ＰＮＰ型パワートランジスタを集積回路化
するためには、製造プロセスにおけるマスク枚数が多く
なり、製造コストがさらに高くなる。
【０００５】また、従来の構成では、パワートランジス
タの発熱が大きく、集積回路化が難しかった。ＮＰＮ型
パワートランジスタ２０２１，２０２２，２０２３およ
びＰＮＰ型パワートランジスタ２０２５，２０２６，２
０２７は、そのエミッタ−コレクタ間の電圧をアナログ
的に制御し、コイル２０１２，２０１３，２０１４に必
要な振幅の駆動電圧を供給している。そのため、各パワ
ートランジスタの残留電圧が大きく、残留電圧とコイル
への駆動電流の積によって大きな電力損失・発熱が生じ
ていた。特に、モータコイルへの駆動電流が大きいの
で、発熱も著しく大きくなっていた。そのため、これら
のパワートランジスタを１チップの集積回路上に形成し
た場合には、パワートランジスタの発熱による熱破壊を
生じ、実用化できなかった。発熱対策のために放熱板を
使用することも考えられるが、それでも十分な放熱性能
が得られないため、これらのパワートランジスタを集積
回路化して使用することは、極めて難しかった。また、
放熱板を設けることは、コスト増加の要因になる。
【０００６】さらに、従来の構成では、通電状態となる
ＮＰＮ型パワートランジスタおよびＰＮＰ型パワートラ
ンジスタを急峻に切り換えることにより、コイル２０１
２，２０１３，２０１４への電流路を切り換えていた。
そのため、電流路の変化時点においてコイルインダクタ
ンスによるスパイク電圧が生じ、駆動電流の脈動の原因
になっていた。これにより、発生駆動力が脈動し、ロー
タ２０１１は円滑に回転することができなかった。
【０００７】本発明の目的は、上記の問題点を解決し、
コイルへの両方向の駆動電流をアナログ的に滑らかに切
り換えて制御する、集積回路化に適した構成のモータを
提供することにある。
【０００８】
【課題を解決するための手段】本発明の構成のモータで
は、固定体上に配設され、移動体に対して複数相の交番
磁束を発生する複数相のコイルと、直流電源の供給する
直流電圧を電力供給源として、高周波スイッチング動作
を行うＮＭＯＳ型スイッチングトランジスタの電流流入
端子側を前記直流電源の正極端子側に接続し、前記ＮＭ
ＯＳ型スイッチングトランジスタの電流流出端子側と前
記直流電源の負極端子側の間にフライホイールダイオー
ドを接続し、前記ＮＭＯＳ型スイッチングトランジスタ
の電流流出端子側と正極出力端子側の間に整流用インダ
クタを含むフィルタ回路を接続し、前記直流電源の負極
端子側を負極出力端子側とし、前記正極出力端子側の電
位を可変することにより前記直流電源の直流電圧値より
も低い直流電圧値を前記正極出力端子側と前記負極出力
端子側の間に作り出す電圧変換手段と、前記電圧変換手
段の負極出力端子側に各電流流出端子側を接続され、各
電流流入端子側を前記コイルの各電力供給端子に接続さ
れた第１のＮＭＯＳ型パワートランジスタ、および、前
記第１のＮＭＯＳ型パワートランジスタの電流流出端子
側から電流流入端子側に向けて接続された第１のパワー
ダイオードをそれぞれ含み、通電制御端子側への入力電
流を増幅して出力するＱ個（Ｑは２以上の整数）の第１
のパワー増幅手段と、前記電圧変換手段の正極出力端子
側に各電流流入端子側を接続され、各電流流出端子側を
前記コイルの各電力供給端子に接続された第２のＮＭＯ
Ｓ型パワートランジスタ、および、前記第２のＮＭＯＳ
型パワートランジスタの電流流出端子側から電流流入端
子側に向けて接続された第２のパワーダイオードをそれ
ぞれ含み、通電制御端子側への入力電流を増幅して出力
するＱ個の第２のパワー増幅手段と、指令信号に応動し
た電流を前記コイルに供給するために、第１の制御電流
信号と第２の制御電流信号を作り出す制御作成手段と、
複数相の切換信号を出力する切換作成手段と、前記切換
作成手段の出力信号に応動して前記第１の制御電流信号
を分配し、滑らかに変化するＱ相の第１の分配電流信号
を出力する第１の分配手段と、前記第１の分配電流信号
を所定の電流増幅してＱ相の第１の増幅電流信号を得
て、前記Ｑ個の第１のパワー増幅手段の各通電制御端子
側に各第１の増幅電流信号を供給するＱ個の第１の電流
増幅手段と、前記切換作成手段の出力信号に応動して前
記第２の制御電流信号を分配し、滑らかに変化するＱ相
の第２の分配電流信号を出力する第２の分配手段と、前
記第２の分配電流信号を所定の電流増幅してＱ相の第２
の増幅電流信号を得て、前記Ｑ個の第２のパワー増幅手
段の各通電制御端子側に各第２の増幅電流信号を供給す
るＱ個の第２の電流増幅手段と、前記第１のＮＭＯＳ型
パワートランジスタもしくは前記第２のＮＭＯＳ型パワ
ートランジスタの動作電圧に応動して前記ＮＭＯＳ型ス
イッチングトランジスタのスイッチング動作を制御し、
前記電圧変換手段の正極出力端子側の電位を可変制御す
る動作制御手段と、前記直流電源がオフした時に、前記
第１のパワーダイオードや前記第２のパワーダイオード
を介して前記コイルに生じている複数相の逆起電力を整
流した直流電圧を出力する電圧取出手段を具備してい
る。
【０００９】また、本発明の他の構成のモータでは、固
定体上に配設され、移動体に対して複数相の交番磁束を
発生する複数相のコイルと、直流電源の供給する直流電
圧を電力供給源として、高周波スイッチング動作を行う
ＮＭＯＳ型スイッチングトランジスタ、および、前記Ｎ
ＭＯＳ型スイッチングトランジスタの電流流出端子側か
ら電流流入端子側に向けて接続されたスイッチングダイ
オードを含み、前記ＮＭＯＳ型スイッチングトランジス
タの電流流入端子側を前記直流電源の正極端子側に接続
し、前記ＮＭＯＳ型スイッチングトランジスタの電流流
出端子側と前記直流電源の負極端子側の間にフライホイ
ールダイオードを接続し、前記ＮＭＯＳ型スイッチング
トランジスタの電流流出端子側と正極出力端子側の間に
整流用インダクタを含むフィルタ回路を接続し、前記直
流電源の負極端子側を負極出力端子側とし、前記正極出
力端子側の電位を可変することにより前記直流電源の直
流電圧値よりも低い直流電圧値を前記正極出力端子側と
前記負極出力端子側の間に作り出す電圧変換手段と、前
記電圧変換手段の負極出力端子側に各電流流出端子側を
接続され、各電流流入端子側を前記コイルの各電力供給
端子に接続された第１のＮＭＯＳ型パワートランジス
タ、および、前記第１のＮＭＯＳ型パワートランジスタ
の電流流出端子側から電流流入端子側に向けて接続され
た第１のパワーダイオードをそれぞれ含み、通電制御端
子側への入力電流を増幅して出力するＱ個（Ｑは２以上
の整数）の第１のパワー増幅手段と、前記電圧変換手段
の正極出力端子側に各電流流入端子側を接続され、各電
流流出端子側を前記コイルの各電力供給端子に接続され
た第２のＮＭＯＳ型パワートランジスタ、および、前記
第２のＮＭＯＳ型パワートランジスタの電流流出端子側
から電流流入端子側に向けて接続された第２のパワーダ
イオードをそれぞれ含み、通電制御端子側への入力電流
を増幅して出力するＱ個の第２のパワー増幅手段と、指
令信号に応動した電流を前記コイルに供給するために、
第１の制御電流信号と第２の制御電流信号を作り出す制
御作成手段と、複数相の切換信号を出力する切換作成手
段と、前記切換作成手段の出力信号に応動して前記第１
の制御電流信号を分配し、滑らかに変化するＱ相の第１
の分配電流信号を出力する第１の分配手段と、前記第１
の分配電流信号を所定の電流増幅してＱ相の第１の増幅
電流信号を得て、前記Ｑ個の第１のパワー増幅手段の各
通電制御端子側に各第１の増幅電流信号を供給するＱ個
の第１の電流増幅手段と、前記切換作成手段の出力信号
に応動して前記第２の制御電流信号を分配し、滑らかに
変化するＱ相の第２の分配電流信号を出力する第２の分
配手段と、前記第２の分配電流信号を所定の電流増幅し
てＱ相の第２の増幅電流信号を得て、前記Ｑ個の第２の
パワー増幅手段の各通電制御端子側に各第２の増幅電流
信号を供給するＱ個の第２の電流増幅手段と、前記第１
のＮＭＯＳ型パワートランジスタもしくは前記第２のＮ
ＭＯＳ型パワートランジスタの動作電圧に応動して前記
ＮＭＯＳ型スイッチングトランジスタのスイッチング動
作を制御し、前記電圧変換手段の正極出力端子側の電位
を可変制御する動作制御手段と、前記直流電源から前記
コイルへ至る電力供給路に直列に接続されたＮＭＯＳ型
スイッチトランジスタを含み、前記直流電源がオフした
時に前記ＮＭＯＳ型スイッチトランジスタをオフにする
スイッチ手段と、前記直流電源がオフした時に、前記第
１のパワーダイオードや前記第２のパワーダイオードを
介して前記コイルに生じている複数相の逆起電力を整流
した直流電圧を出力する電圧取出手段を具備している。
【００１０】このように、ＮＭＯＳ型スイッチングトラ
ンジスタやＮＭＯＳ型パワートランジスタのように集積
回路化に適した製造コストの安いパワー素子を使用して
構成し、１チップのシリコン基板上に低コストに集積化
することを可能にした。また、第１のパワー増幅手段の
ＮＭＯＳ型パワートランジスタの電力損失が小さく、第
２のパワー増幅手段のＮＭＯＳ型パワートランジスタの
電力損失が小さく、さらに、電圧変換に伴うＮＭＯＳ型
スイッチングトランジスタの電力損失が小さい。従っ
て、これらのパワー素子を集積回路化しても、その発熱
が著しく小さく、集積回路の熱破壊は生じない。さら
に、第１のパワー増幅手段の第１のＮＭＯＳ型パワート
ランジスタと第２のパワー増幅手段の第２のＮＭＯＳ型
パワートランジスタにより、滑らかに変化する両方向の
駆動電流を各電力供給端子からコイルに供給しているの
で、脈動の少ない均一な駆動力を発生する高性能なモー
タを実現できる。さらに、直流電源がオフした時にコイ
ルに生じている逆起電力から直流電圧を容易に取出して
おり、オフ時の緊急対策用の電力として利用可能にして
いる。
【００１１】また、本発明の他の構成のモータでは、固
定体上に配設され、移動体に対して複数相の交番磁束を
発生する複数相のコイルと、直流電圧を供給する電圧供
給手段と、前記電圧供給手段の負極出力端子側に各電流
流出端子側を接続され、各電流流入端子側を前記コイル
の各電力供給端子に接続された第１のＭＯＳ型パワート
ランジスタを含んだＭＯＳ型トランジスタによる第１の
パワー部カレントミラー回路をそれぞれ形成し、前記第
１のパワー部カレントミラー回路の通電制御端子側への
入力電流を増幅して出力するＱ個（Ｑは２以上の整数）
の第１のパワー増幅手段と、前記電圧供給手段の正極出
力端子側に各電流流入端子側を接続され、各電流流出端
子側を前記コイルの各電力供給端子に接続された第２の
ＭＯＳ型パワートランジスタを含んだＭＯＳ型パワート
ランジスタによる第２のパワー部カレントミラー回路を
それぞれ形成し、前記第２のパワー部カレントミラー回
路の通電制御端子側への入力電流を増幅して出力するＱ
個の第２のパワー増幅手段と、指令信号に応動した電流
を前記コイルに供給するために、第１の制御電流信号と
第２の制御電流信号を作り出す制御作成手段と、複数相
の切換信号を出力する切換作成手段と、前記切換作成手
段の出力信号に応動して前記第１の制御電流信号を分配
し、滑らかに変化するＱ相の第１の分配電流信号を出力
する第１の分配手段と、前記第１の分配電流信号を所定
の電流増幅してＱ相の第１の増幅電流信号を得て、前記
Ｑ個の第１のパワー増幅手段の各第１のパワー部カレン
トミラー回路の通電制御端子側に各第１の増幅電流信号
を供給するＱ個の第１の電流増幅手段と、前記切換作成
手段の出力信号に応動して前記第２の制御電流信号を分
配し、滑らかに変化するＱ相の第２の分配電流信号を出
力する第２の分配手段と、前記第２の分配電流信号を所
定の電流増幅してＱ相の第２の増幅電流信号を得て、前
記Ｑ個の第２のパワー増幅手段の各第２のパワー部カレ
ントミラー回路の通電制御端子側に各第２の増幅電流信
号を供給するＱ個の第２の電流増幅手段を具備し、前記
制御手段は、前記第１の制御電流信号と前記第２の制御
電流信号を比例させて変化させ、前記第１のＭＯＳ型パ
ワートランジスタもしくは前記第２のＭＯＳ型パワート
ランジスタのいずれか一方により前記コイルへの合成供
給電流を前記指令信号に応動して制御し、前記第１のＭ
ＯＳ型パワートランジスタもしくは前記第２のＭＯＳ型
パワートランジスタの他方を飽和動作させるようにして
いる。
【００１２】また、本発明の他の構成のモータでは、固
定体上に配設され、移動体に対して複数相の交番磁束を
発生する複数相のコイルと、直流電源の供給する直流電
圧を電力供給源として、高周波スイッチング動作を行う
ＭＯＳ型スイッチングトランジスタを含み、前記ＭＯＳ
型スイッチングトランジスタによりスイッチングされた
電圧信号を平滑する整流用インダクタを含むフィルタ回
路を有し、前記直流電源の直流電圧値から変換された変
換直流電圧値を正極出力端子側と負極出力端子側の間に
作り出す電圧変換手段と、前記電圧変換手段の負極出力
端子側に各電流流出端子側を接続され、各電流流入端子
側を前記コイルの各電力供給端子に接続された第１のＭ
ＯＳ型パワートランジスタを含んだＭＯＳ型トランジス
タによる第１のパワー部カレントミラー回路をそれぞれ
形成し、前記第１のパワー部カレントミラー回路の通電
制御端子側への入力電流を増幅して出力するＱ個（Ｑは
２以上の整数）の第１のパワー増幅手段と、前記電圧変
換手段の正極出力端子側に各電流流入端子側を接続さ
れ、各電流流出端子側を前記コイルの各電力供給端子に
接続された第２のＭＯＳ型パワートランジスタを含んだ
ＭＯＳ型トランジスタによる第２のパワー部カレントミ
ラー回路をそれぞれ形成し、前記第２のパワー部カレン
トミラー回路の通電制御端子側への入力電流を増幅して
出力するＱ個の第２のパワー増幅手段と、指令信号に応
動した電流を前記コイルに供給するために、第１の制御
電流信号と第２の制御電流信号を作り出す制御作成手段
と、複数相の切換信号を出力する切換作成手段と、前記
切換作成手段の出力信号に応動して前記第１の制御電流
信号を分配し、滑らかに変化するＱ相の第１の分配電流
信号を出力する第１の分配手段と、前記第１の分配電流
信号を所定の電流増幅してＱ相の第１の増幅電流信号を
得て、前記Ｑ個の第１のパワー増幅手段の各第１のパワ
ー部カレントミラー回路の通電制御端子側に各第１の増
幅電流信号を供給するＱ個の第１の電流増幅手段と、前
記切換作成手段の出力信号に応動して前記第２の制御電
流信号を分配し、滑らかに変化するＱ相の第２の分配電
流信号を出力する第２の分配手段と、前記第２の分配電
流信号を所定の電流増幅してＱ相の第２の増幅電流信号
を得て、前記Ｑ個の第２のパワー増幅手段の各第２のパ
ワー部カレントミラー回路の通電制御端子側に各第２の
増幅電流信号を供給するＱ個の第２の電流増幅手段と、
前記第１のＭＯＳ型パワートランジスタもしくは前記第
２のＭＯＳ型パワートランジスタの一方の動作電圧に応
動して前記ＭＯＳ型スイッチングトランジスタのスイッ
チング動作を制御し、前記電圧変換手段の変換直流電圧
を可変制御する動作制御手段を具備し、前記制御手段
は、前記第１の制御電流信号と前記第２の制御電流信号
を比例させて変化させ、前記第１のＭＯＳ型パワートラ
ンジスタもしくは前記第２のＭＯＳ型パワートランジス
タのうちで前記動作制御手段が動作電圧を検出する側の
パワートランジスタにより前記コイルへの合成供給電流
を前記指令信号に応動して制御し、前記第１のＭＯＳ型
パワートランジスタもしくは前記第２のＭＯＳ型パワー
トランジスタのうちで前記動作制御手段が動作電圧を検
出しない側のパワートランジスタを飽和動作させるよう
にしている。
【００１３】このように、ＭＯＳ型パワートランジスタ
のように集積回路化に適した製造コストの安いパワー素
子を使用して構成し、１チップのシリコン基板上に低コ
ストに集積化することを可能にした。また、第１のパワ
ー増幅手段を第１のＭＯＳ型パワートランジスタを用い
た第１のパワー部カレントミラー回路によって構成し、
第２のパワー増幅手段を第２のＭＯＳ型パワートランジ
スタを用いた第２のパワー部カレントミラー回路によっ
て構成することにより、滑らかに変化する両方向の駆動
電流を各電力供給端子からコイルに供給しているので、
脈動の少ない均一な駆動力を得ることができる。特に、
集積回路化に適した第１のパワー部カレントミラー回路
や第２のパワー部カレントミラー回路を用いて第１のパ
ワー増幅手段や第２のパワー増幅手段を構成し、ＭＯＳ
型トランジスタの有する入力電圧に依存した非線形増幅
利得を線形電流利得に変えているので、Ｑ個の第１のパ
ワー部カレントミラー回路間の電流増幅率のバラツキが
小さく、Ｑ個の第２のパワー部カレントミラー回路間の
電流増幅率のバラツキが小さい。これにより、駆動電流
のバラツキや脈動が著しく小さくなり、脈動の少ない均
一な駆動力を発生する高性能なモータを実現できる。さ
らに、電圧変換手段を使用するならば、第１のパワー増
幅手段のＭＯＳ型パワートランジスタの電力損失が小さ
く、第２のパワー増幅手段のＭＯＳ型パワートランジス
タの電力損失が小さく、電圧変換に伴うＭＯＳ型スイッ
チングトランジスタの電力損失が小さい。従って、これ
らのパワー素子を集積回路化しても、その発熱が著しく
小さく、集積回路の熱破壊は生じない。さらに、電圧変
換を行うＭＯＳ型スイッチングトランジスタは通電制御
端子にスイッチング電圧信号を与えることにより高速ス
イッチング動作が可能であり、スイッチングに伴う電力
損失は極めて小さい。また、スイッチング周波数を容易
に高周波化することができ、整流用インダクタなどの部
品を小型化できる。
【００１４】また、本発明の他の構成のモータでは、固
定体上に配設され、移動体に対して複数相の交番磁束を
発生する複数相のコイルと、直流電圧を供給する電圧供
給手段と、前記電圧供給手段の負極出力端子側に各電流
流出端子側を接続され、各電流流入端子側を前記コイル
の各電力供給端子に接続された第１のパワートランジス
タを含んだ第１のパワー部カレントミラー回路をそれぞ
れ形成し、前記第１のパワー部カレントミラー回路の通
電制御端子側への入力電流を増幅して出力するＱ個（Ｑ
は２以上の整数）の第１のパワー増幅手段と、前記電圧
供給手段の正極出力端子側に各電流流入端子側を接続さ
れ、各電流流出端子側を前記コイルの各電力供給端子に
接続された第２のパワートランジスタを含んだ第２のパ
ワー部カレントミラー回路をそれぞれ形成し、前記第２
のパワー部カレントミラー回路の通電制御端子側への入
力電流を増幅して出力するＱ個の第２のパワー増幅手段
と、指令信号に応動した電流を前記コイルに供給するた
めに、第１の制御電流信号と第２の制御電流信号を作り
出す制御作成手段と、複数相の切換信号を出力する切換
作成手段と、前記切換作成手段の出力信号に応動して前
記第１の制御電流信号を分配し、滑らかに変化するＱ相
の第１の分配電流信号を出力する第１の分配手段と、前
記第１の分配電流信号を所定の電流増幅してＱ相の第１
の増幅電流信号を得て、前記Ｑ個の第１のパワー増幅手
段の各第１のパワー部カレントミラー回路の通電制御端
子側に各第１の増幅電流信号を供給する第１の増幅部カ
レントミラー回路によって構成されたＱ個の第１の電流
増幅手段と、前記切換作成手段の出力信号に応動して前
記第２の制御電流信号を分配し、滑らかに変化するＱ相
の第２の分配電流信号を出力する第２の分配手段と、前
記第２の分配電流信号を所定の電流増幅してＱ相の第２
の増幅電流信号を得て、前記Ｑ個の第２のパワー増幅手
段の各第２のパワー部カレントミラー回路の通電制御端
子側に各第２の増幅電流信号を供給する第２の増幅部カ
レントミラー回路によって構成されたＱ個の第２の電流
増幅手段を具備し、前記制御手段は、前記第１の制御電
流信号と前記第２の制御電流信号を比例させて変化さ
せ、前記第１のパワートランジスタもしくは前記第２の
パワートランジスタのいずれか一方により前記コイルへ
の合成供給電流を前記指令信号に応動して制御し、前記
第１のパワートランジスタもしくは前記第２のパワート
ランジスタの他方を飽和動作させるようにしている。
【００１５】さらに、本発明の他の構成のモータでは、
固定体上に配設され、移動体に対して複数相の交番磁束
を発生する複数相のコイルと、直流電源の供給する直流
電圧を電力供給源として、高周波スイッチング動作を行
うスイッチングトランジスタを含み、前記スイッチング
トランジスタによりスイッチングされた電圧信号を平滑
する整流用インダクタを含むフィルタ回路を有し、前記
直流電源の直流電圧値から変換された変換直流電圧値を
正極出力端子側と負極出力端子側の間に作り出す電圧変
換手段と、前記電圧変換手段の負極出力端子側に各電流
流出端子側を接続され、各電流流入端子側を前記コイル
の各電力供給端子に接続された第１のパワートランジス
タを含んだ第１のパワー部カレントミラー回路をそれぞ
れ形成し、前記第１のパワー部カレントミラー回路の通
電制御端子側への入力電流を増幅して出力するＱ個（Ｑ
は２以上の整数）の第１のパワー増幅手段と、前記電圧
変換手段の正極出力端子側に各電流流入端子側を接続さ
れ、各電流流出端子側を前記コイルの各電力供給端子に
接続された第２のパワートランジスタを含んだ第２のパ
ワー部カレントミラー回路をそれぞれ形成し、前記第２
のパワー部カレントミラー回路の通電制御端子側への入
力電流を増幅して出力するＱ個の第２のパワー増幅手段
と、指令信号に応動した電流を前記コイルに供給するた
めに、第１の制御電流信号と第２の制御電流信号を作り
出す制御作成手段と、複数相の切換信号を出力する切換
作成手段と、前記切換作成手段の出力信号に応動して前
記第１の制御電流信号を分配し、滑らかに変化するＱ相
の第１の分配電流信号を出力する第１の分配手段と、前
記第１の分配電流信号を所定の電流増幅してＱ相の第１
の増幅電流信号を得て、前記Ｑ個の第１のパワー増幅手
段の各第１のパワー部カレントミラー回路の通電制御端
子側に各第１の増幅電流信号を供給する第１の増幅部カ
レントミラー回路によって構成されたＱ個の第１の電流
増幅手段と、前記切換作成手段の出力信号に応動して前
記第２の制御電流信号を分配し、滑らかに変化するＱ相
の第２の分配電流信号を出力する第２の分配手段と、前
記第２の分配電流信号を所定の電流増幅してＱ相の第２
の増幅電流信号を得て、前記Ｑ個の第２のパワー増幅手
段の各第２のパワー部カレントミラー回路の通電制御端
子側に各第２の増幅電流信号を供給する第２の増幅部カ
レントミラー回路によって構成されたＱ個の第２の電流
増幅手段と、前記第１のパワートランジスタもしくは前
記第２のパワートランジスタの一方の動作電圧に応動し
て前記スイッチングトランジスタのスイッチング動作を
制御し、前記電圧変換手段の変換直流電圧を可変制御す
る動作制御手段を具備し、前記制御手段は、前記第１の
制御電流信号と前記第２の制御電流信号を比例させて変
化させ、前記第１のパワートランジスタもしくは前記第
２のパワートランジスタのうちで前記動作制御手段が動
作電圧を検出する側のパワートランジスタにより前記コ
イルへの合成供給電流を前記指令信号に応動して制御
し、前記第１のパワートランジスタもしくは前記第２の
パワートランジスタのうちで前記動作制御手段が動作電
圧を検出しない側のパワートランジスタを飽和動作させ
るようにしている。
【００１６】このように、パワー増幅手段のパワー部カ
レントミラー回路や電流増幅手段の増幅部カレントミラ
ー回路等のように、集積回路化に適した回路構成を取る
ことにより、１チップのシリコン基板上に低コストに安
定なモータ駆動用の回路を集積化することを可能にし
た。これにより、滑らかに変化する両方向の駆動電流を
各電力供給端子からコイルに供給しているので、脈動の
少ない均一な駆動力を得ることができる。特に、集積回
路化に適した第１のパワー部カレントミラー回路や第２
のパワー部カレントミラー回路を用いて第１のパワー増
幅手段や第２のパワー増幅手段を構成しているので、Ｑ
個の第１のパワー部カレントミラー回路間の電流増幅率
のバラツキが小さく、Ｑ個の第２のパワー部カレントミ
ラー回路間の電流増幅率のバラツキが小さい。また、集
積回路化に適した第１の増幅部カレントミラー回路や第
２の増幅部カレントミラー回路を用いて第１の電流増幅
手段や第２の電流増幅手段を構成しているので、Ｑ個の
第１の増幅部カレントミラー回路間の電流増幅率のバラ
ツキが小さく、Ｑ個の第２の増幅部カレントミラー回路
間の電流増幅率のバラツキが小さい。これにより、駆動
電流のバラツキや脈動が著しく小さくなり、脈動の少な
い均一な駆動力を発生する高性能なモータを実現でき
る。さらに、電圧変換手段を使用するならば、第１のパ
ワー増幅手段のパワートランジスタの電力損失が小さ
く、第２のパワー増幅手段のパワートランジスタの電力
損失が小さく、電圧変換に伴うスイッチングトランジス
タの電力損失が小さい。従って、これらのパワー素子を
集積回路化しても、その発熱が著しく小さく、集積回路
の熱破壊は生じない。
【００１７】これらおよびその他の構成や動作について
は、実施の形態の説明において詳細に説明する。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。
【００１９】（実施の形態１）図１から図７に本発明の
実施の形態１のモータを示す。図１に全体構成を示す。
移動体１は、たとえば、永久磁石の発生磁束により複数
極の界磁磁束を発生する界磁部を取り付けられたロータ
である。３相コイル２，３，４は、固定体であるステー
タに配設され、移動体１との相対関係に関して、電気的
に所定角度（電気的に１２０度相当）ずらされて配置さ
れている。３相コイル２，３，４は３相の駆動電流Ｉ
１，Ｉ２，Ｉ３により３相の交番磁束を発生し、移動体
１との相互作用によって駆動力を発生し、移動体１に駆
動力を与える。
【００２０】電力供給源である直流電源５０は、たとえ
ば、直流電圧源７０とスイッチ回路７１によって構成さ
れている。直流電源５０がオンの時には、スイッチ回路
７１はＴａ端子側に接続され、直流電圧源７０の直流電
圧を正極端子側（＋）と負極端子側（−）の間に出力す
る。直流電源５０がオフの時には、スイッチ回路７１は
Ｔｂ端子側に接続され、等価的に直流電源５０の正極端
子側と負極端子側は短絡状態になる。直流電源５０は、
通常オン状態にあるが、電源オフ時，緊急時もしくは異
常時にオフする。
【００２１】電圧変換器５２は、２００ｋＨｚ程度の高
周波スイッチング動作を行うＮＭＯＳ型スイッチングト
ランジスタ６１（ＮチャンネルＭＯＳ構造のＦＥＴトラ
ンジスタ）を有している。ＮＭＯＳ型スイッチングトラ
ンジスタ６１の電流流入端子側は直流電源５０の正極端
子側（＋）に接続され、ＮＭＯＳ型スイッチングトラン
ジスタ６１の電流流出端子側と直流電源５０の負極端子
側（−）の間にフライホイールダイオード６２が接続さ
れ、ＮＭＯＳ型スイッチングトランジスタ６１の電流流
出端子側と電圧変換器５２の正極出力端子側（Ｐ）の間
に整流用インダクタ６３と整流用コンデンサ６４からな
るフィルタ回路が接続されている。整流用コンデンサ６
４は電圧変換器５２の正極出力端子側と負極出力端子側
（Ｍ）の間に接続されている。直流電源５０の負極端子
側を電圧変換器５２の負極出力端子側となし、ＮＭＯＳ
型スイッチングトランジスタ６１を高周波ＰＷＭ動作
（パルス幅変調動作）することにより、正極出力端子側
の電位Ｖｍを可変制御する。これにより、直流電源５０
から供給される直流電圧Ｖｃｃを電力供給源として、直
流電圧Ｖｃｃよりも低い直流電圧値Ｖｍを作り出してい
る。ここで、直流電源５０の負極端子をアース電位（０
Ｖ）としている。また、ＮＭＯＳ型スイッチングトラン
ジスタ６１は、たとえば電流チャネルを形成するボディ
拡散部分をアース電位に接続することにより、電流流出
端子側と電流流入端子側の間に寄生的なダイオードを形
成されないように構成している。
【００２２】電圧変換器５２の負極出力端子側には、３
個の第１のパワー増幅器１１，１２，１３の電流流出端
子側が共通接続されている。第１のパワー増幅器１１は
第１のＮＭＯＳ型パワートランジスタ８１とＮＭＯＳ型
トランジスタ９１による第１のパワー部カレントミラー
回路によって構成され、通電制御端子側に入力された第
１の電流増幅器４１の出力電流Ｆ１を所定の増幅して出
力する。ここでは、ＮＭＯＳ型パワートランジスタ８１
のセルサイズをＮＭＯＳ型トランジスタ９１のセルサイ
ズの１００倍にして、およそ１０１倍の電流増幅率を得
ている。また、第１のＮＭＯＳ型パワートランジスタ８
１は二重拡散ＮチャンネルＭＯＳ−ＦＥＴトランジスタ
によって構成され、その電流流出端子側から電流流入端
子側に向けて、寄生素子として形成される第１のパワー
ダイオード８１ｄが等価回路的に接続されている。同様
に、第１のパワー増幅器１２は第１のＮＭＯＳ型パワー
トランジスタ８２とＮＭＯＳ型トランジスタ９２による
第１のパワー部カレントミラー回路によって構成され、
通電制御端子側に入力された第１の電流増幅器４２の出
力電流Ｆ２を所定の増幅して出力する（１０１倍の電流
増幅率）。第１のＮＭＯＳ型パワートランジスタ８２は
二重拡散ＮチャンネルＭＯＳ−ＦＥＴトランジスタによ
って構成され、その電流流出端子側から電流流入端子側
に向けて、寄生素子として形成される第１のパワーダイ
オード８２ｄが等価回路的に接続されている。同様に、
第１のパワー増幅器１３は第１のＮＭＯＳ型パワートラ
ンジスタ８３とＮＭＯＳ型トランジスタ９３による第１
のパワー部カレントミラー回路によって構成され、通電
制御端子側に入力された第１の電流増幅器４３の出力電
流Ｆ３を所定の増幅して出力する（１０１倍の電流増幅
率）。第１のＮＭＯＳ型パワートランジスタ８３は二重
拡散ＮチャンネルＭＯＳ−ＦＥＴトランジスタによって
構成され、その電流流出端子側から電流流入端子側に向
けて、寄生素子として形成される第１のパワーダイオー
ド８３ｄが等価回路的に接続されている。
【００２３】第１のＮＭＯＳ型パワートランジスタ８
１，８２，８３の各電流流出端子側は電圧変換器５２の
負極出力端子側に共通接続され、各電流流入端子側をコ
イル２，３，４の各電力供給端子に接続されている。こ
れにより、第１のパワー増幅器１１，１２，１３はそれ
ぞれ各通電制御端子側への入力電流を増幅した電流をコ
イル２，３，４の各電力供給端子に出力し、それぞれコ
イル２，３，４への駆動電流Ｉ１，Ｉ２，Ｉ３の負極側
電流を供給している。
【００２４】電圧変換器５２の正極出力端子側には、電
流検出用の抵抗３１を介して、３個の第２のパワー増幅
器１５，１６，１７の電流流入端子側が共通接続されて
いる。第２のパワー増幅器１５は第２のＮＭＯＳ型パワ
ートランジスタ８５とＮＭＯＳ型トランジスタ９５によ
る第２のパワー部カレントミラー回路によって構成さ
れ、通電制御端子側に入力された第２の電流増幅器４５
の出力電流Ｈ１を所定の増幅して出力する。ここでは、
ＮＭＯＳ型パワートランジスタ８５のセルサイズをＮＭ
ＯＳ型トランジスタ９５のセルサイズの１００倍にし
て、およそ１０１倍の電流増幅率を得ている。また、第
２のＮＭＯＳ型パワートランジスタ８５は二重拡散Ｎチ
ャンネルＭＯＳ−ＦＥＴトランジスタによって構成さ
れ、その電流流出端子側から電流流入端子側に向けて、
寄生素子として形成される第２のパワーダイオード８５
ｄが等価回路的に接続されている。同様に、第２のパワ
ー増幅器１６は第２のＮＭＯＳ型パワートランジスタ８
６とＮＭＯＳ型トランジスタ９６による第２のパワー部
カレントミラー回路によって構成され、通電制御端子側
に入力された第２の電流増幅器４６の出力電流Ｈ２を所
定の増幅して出力する（１０１倍の電流増幅率）。第２
のＮＭＯＳ型パワートランジスタ８６は二重拡散Ｎチャ
ンネルＭＯＳ−ＦＥＴトランジスタによって構成され、
その電流流出端子側から電流流入端子側に向けて、寄生
素子として形成される第２のパワーダイオード８６ｄが
等価回路的に接続されている。同様に、第２のパワー増
幅器１７は第２のＮＭＯＳ型パワートランジスタ８７と
ＮＭＯＳ型トランジスタ９７による第２のパワー部カレ
ントミラー回路によって構成され、通電制御端子側に入
力された第２の電流増幅器４７の出力電流Ｈ３を所定の
増幅して出力する（１０１倍の電流増幅率）。第２のＮ
ＭＯＳ型パワートランジスタ８７は二重拡散Ｎチャンネ
ルＭＯＳ−ＦＥＴトランジスタによって構成され、その
電流流出端子側から電流流入端子側に向けて、寄生素子
として形成される第２のパワーダイオード８７ｄが等価
回路的に接続されている。
【００２５】第２のＮＭＯＳ型パワートランジスタ８
５，８６，８７の各電流流入端子側は抵抗３１を介して
電圧変換器５２の正極出力端子側に共通接続され、各電
流流出端子側をコイル２，３，４の各電力供給端子に接
続されている。これにより、第２のパワー増幅器１５，
１６，１７はそれぞれ各通電制御端子側への入力電流を
増幅した電流をコイル２，３，４の各電力供給端子に出
力し、それぞれコイル２，３，４への駆動電流Ｉ１，Ｉ
２，Ｉ３の正極側電流を供給している。
【００２６】制御作成器３０は、電流検出用の抵抗３１
とレベル変換回路３２からなる電流検出部および比較増
幅部３３によって構成されている。駆動電流Ｉ１，Ｉ
２，Ｉ３の正極側電流の合成値に相当するコイルへの合
成供給電流Ｉｖは、電流検出用の抵抗３１の電圧降下と
して検出され、レベル変換回路３２は合成供給電流Ｉｖ
に応動した電流検出信号Ｂｖを出力する。比較増幅部３
３は、指令信号Ａｃと電流検出信号Ｂｖを比較し、両者
の差に応動した第１の制御電流信号Ｃ１と第２の制御電
流信号Ｃ２を出力する。
【００２７】図３に制御作成器３０の具体的な構成を示
す。レベル変換回路３２は、電圧電流変換回路１５１と
抵抗１５２を含んで構成されている。電圧電流変換回路
１５１は合成供給電流Ｉｖによる電流検出用の抵抗３１
の電圧降下に比例した電流を出力し、その出力電流は抵
抗１５２に流れ、直流電源５０の負極端子側（−）を基
準とする電流検出信号Ｂｖを出力する。
【００２８】比較増幅部３３の差動増幅回路１６１は、
指令信号Ａｃと電流検出信号Ｂｖの差電圧を増幅し、出
力電圧Ｃｇを得る。トランジスタ１７１，１７２と抵抗
１７３，１７４は、出力電圧Ｃｇに比例した２つの電流
信号を作りだす。トランジスタ１７１のコレクタ電流
は、トランジスタ１８１，１８２のカレントミラー回路
を介して第１の制御電流信号Ｃ１として出力される。一
方、トランジスタ１７２のコレクタ電流は第２の制御電
流信号Ｃ２として出力される。ここで、トランジスタ１
７１，１７２と抵抗１７３，１７４を所定の設計値にす
ることにより、第１の制御電流信号Ｃ１に対して第２の
制御電流信号Ｃ２を多くなるようにしている（ここで
は、Ｃ２をＣ１の２倍の値にしている）。なお、コンデ
ンサ１６２は差動増幅回路１６１に設けられたローパス
フィルタである。
【００２９】図１の切換作成器３４は、３相コイルに３
相電流を流すために、滑らかに変化する３相の切換電流
信号Ｄ１，Ｄ２，Ｄ３を出力する。図２に切換作成器３
４の具体的な構成を示す。この例では、切換作成器３４
は位置検出部１００と切換信号部１０１によって構成さ
れている。
【００３０】位置検出部１００は、移動体１の発生磁束
を検知する磁電変換素子（例えばホール素子）からなる
位置検出素子１１１，１１２を含んで構成されている。
位置検出素子１１１，１１２は、所定の位相差（電気的
に１２０゜の位相差）を有し、移動体１の移動に伴って
滑らかな正弦波状に変化する２相の位置検出信号Ｊａ１
とＪｂ１、および、Ｊａ２とＪｂ２を出力する。ここ
で、Ｊａ１とＪａ２は逆相の関係にあり（電気的に１８
０゜の位相差）、Ｊｂ１とＪｂ２は逆相の関係にある。
なお、逆相の信号は新たな相数に数えない。位置検出信
号Ｊａ２とＪｂ２は抵抗１１３，１１４により合成され
て３相目の位置検出信号Ｊｃ１を作りだし、位置検出信
号Ｊａ１とＪｂ１は抵抗１１５，１１６により合成され
て３相目の位置検出信号Ｊｃ２を作りだす。これによ
り、位置検出部１００は所定の位相差（電気的に１２０
゜の位相差）を有する３相の位置検出信号Ｊａ１，Ｊｂ
１，Ｊｃ１およびＪａ１，Ｊｂ２，Ｊｃ２を得ている。
【００３１】切換信号部１０１は、３相の位置検出信号
に応動して滑らかに変化する正弦波状の切換電流信号Ｄ
１，Ｄ２，Ｄ３を作りだす。図２において、定電流源１
２１，１２６，１３１，１３６，１４１，１４６は同一
値の定電流を供給する。トランジスタ１２２と１２３
は、１相目の位置検出信号Ｊａ１とＪａ２の差電圧に応
動して定電流源１２１の電流をコレクタ側に分流する。
トランジスタ１２３のコレクタ電流は、トランジスタ１
２４，１２５のカレントミラー回路によって２倍に増幅
され、トランジスタ１２５のコレクタより出力される。
トランジスタ１２５のコレクタ電流は、定電流源１２６
の電流値と比較され、両者の差電流が１相目の切換電流
信号Ｄ１として出力される。従って、切換電流信号Ｄ１
は、位置検出信号Ｊａ１に応動して滑らかに変化し、電
気角で１８０゜区間は電流が流出し（正極性の電流）、
次の１８０゜区間は電流が流入する（負極性の電流）。
同様に、切換電流信号Ｄ２は、位置検出信号Ｊｂ１に応
動して滑らかに変化し、電気角で１８０゜区間は電流が
流出し（正極性の電流）、次の１８０゜区間は電流が流
入する（負極性の電流）。同様に、切換電流信号Ｄ３
は、位置検出信号Ｊｃ１に応動して滑らかに変化し、電
気角で１８０゜区間は電流が流出し（正極性の電流）、
次の１８０゜区間は電流が流入する（負極性の電流）。
これにより、切換電流信号Ｄ１，Ｄ２，Ｄ３は所定の位
相差を有する正弦波状の３相の電流信号になる。
【００３２】図１の分配作成器３６は、第１の分配部３
７と第２の分配部３８を含んで構成されている。第１の
分配部３７は、切換作成器３４の３相の切換電流信号Ｄ
１，Ｄ２，Ｄ３に応動して制御作成器３０の第１の制御
電流信号Ｃ１を分配し、滑らかに変化する３相の第１の
分配電流信号Ｅ１，Ｅ２，Ｅ３を作り出す。第２の分配
部３８は、切換作成器３４の３相の切換電流信号Ｄ１，
Ｄ２，Ｄ３に応動して制御作成器３０の第２の制御電流
信号Ｃ２を分配し、滑らかに変化する３相の第２の分配
電流信号Ｇ１，Ｇ２，Ｇ３を作り出す。
【００３３】図４に分配作成器３６の具体的な構成を示
す。第１の分配部３７は、切換作成器３４の３相の切換
電流信号Ｄ１，Ｄ２，Ｄ３が供給される各電流流入流出
端子側に一端が接続され、他端を共通接続された３個の
第１のダイオード２０１，２０２，２０３と、各電流流
入流出端子側に各通電制御端子側が接続され、共通接続
された電流信号入力端子側に制御作成器３０の第１の制
御電流信号Ｃ１が入力され、電流信号出力端子側から３
相の第１の分配電流信号Ｅ１，Ｅ２，Ｅ３を出力する３
個の第１の分配トランジスタ２０５，２０６，２０７に
よって構成されている。第２の分配部３８は、切換作成
器３４の３相の切換電流信号Ｄ１，Ｄ２，Ｄ３が供給さ
れる各電流流入流出端子側に一端が接続され、他端を共
通接続された３個の第２のダイオード２１１，２１２，
２１３と、各電流流入流出端子側に各通電制御端子側が
接続され、共通接続された電流信号入力端子側に制御作
成器３０の第２の制御電流信号Ｃ２が入力され、電流信
号出力端子側から３相の第２の分配電流信号Ｇ１，Ｇ
２，Ｇ３を出力する３個の第２の分配トランジスタ２１
５，２１６，２１７によって構成されている。基準電圧
源２２０，トランジスタ２２１，２２２は、所定電圧供
給部を構成し、第１のダイオード２０１，２０２，２０
３の共通接続端に第１の直流電圧を供給し、第２のダイ
オード２１１，２１２，２１３の共通接続端に第２の直
流電圧を供給している。これにより、切換電流信号Ｄ１
が負極側電流の時に第１のダイオード２０１に電流を通
電し（第２のダイオード２１１には電流が流れない）、
正極側電流の時に第２のダイオード２１１に電流を通電
する（第１のダイオード２０１には電流が流れない）。
すなわち、切換電流信号Ｄ１の極性に応じて第１のダイ
オード２０１と第２のダイオード２１１に相補的に電流
を供給する。すなわち、第１のダイオード２０１と第２
のダイオード２１１に同時に電流が流れることはなく、
かつ、切換は切れ目なく滑らかに行われる。同様に、切
換電流信号Ｄ２が負極側電流の時に第１のダイオード２
０２に電流を通電し、正極側電流の時に第２のダイオー
ド２１２に電流を通電する。切換電流信号Ｄ３が負極側
電流の時に第１のダイオード２０３に電流を通電し、正
極側電流の時に第２のダイオード２１３に電流を通電す
る。
【００３４】第１の分配部３７の第１の分配トランジス
タ２０５，２０６，２０７は、第１のダイオード２０
１，２０２，２０３に流れる３相電流に応動して、第１
の制御電流信号Ｃ１をそれぞれのコレクタ側に分配し、
３相の第１の分配電流信号Ｅ１，Ｅ２，Ｅ３を作り出
す。従って、３相の第１の分配電流信号Ｅ１，Ｅ２，Ｅ
３は３相の切換電流信号Ｄ１，Ｄ２，Ｄ３の負極側電流
に応動して滑らかに変化し、分配電流信号Ｅ１，Ｅ２，
Ｅ３の合成値は第１の制御電流信号Ｃ１に等しくなる。
同様に、第２の分配部３８の第２の分配トランジスタ２
１５，２１６，２１７は、第２のダイオード２１１，２
１２，２１３に流れる３相電流に応動して、第２の制御
電流信号Ｃ２をそれぞれのコレクタ側に分配し、３相の
第２の分配電流信号Ｇ１，Ｇ２，Ｇ３を作り出す。従っ
て、３相の第２の分配電流信号Ｇ１，Ｇ２，Ｇ３は３相
の切換電流信号Ｄ１，Ｄ２，Ｄ３の正極側電流に応動し
て滑らかに変化し、分配電流信号Ｇ１，Ｇ２，Ｇ３の合
成値は第２の制御電流信号Ｃ２に等しくなる。
【００３５】これにより、分配作成器３６は、３相の切
換電流信号Ｄ１，Ｄ２，Ｄ３に応動して３相の第１の分
配電流信号Ｅ１，Ｅ２，Ｅ３および３相の第２の分配電
流信号Ｇ１，Ｇ２，Ｇ３を作りだす。第１の分配電流信
号Ｅ１，Ｅ２，Ｅ３はそれぞれ電気的に１２０゜の位相
差を有し、第２の分配電流信号Ｇ１，Ｇ２，Ｇ３はそれ
ぞれ電気的に１２０゜の位相差を有している。また、第
１の分配電流信号Ｅ１と第２の分配電流信号Ｇ１は電気
的に１８０゜の位相差を持ちながら相補的に滑らかに変
化する（Ｅ１とＧ１は必ず一方が零になる）。同様に、
第１の分配電流信号Ｅ２と第２の分配電流信号Ｇ２は電
気的に１８０゜の位相差を持ちながら相補的に滑らかに
変化する（Ｅ２とＧ２は必ず一方が零になる）。同様
に、第１の分配電流信号Ｅ３と第２の分配電流信号Ｇ３
は電気的に１８０゜の位相差を持ちながら相補的に滑ら
かに変化する（Ｅ３とＧ３は必ず一方が零になる）。
【００３６】図１の分配作成器３６の第１の分配電流信
号Ｅ１，Ｅ２，Ｅ３は、それぞれ第１の電流増幅器４
１，４２，４３に入力される。第１の電流増幅器４１，
４２，４３は、それぞれ第１の分配電流信号Ｅ１，Ｅ
２，Ｅ３を所定倍の電流増幅して第１の増幅電流信号Ｆ
１，Ｆ２，Ｆ３を作りだし、第１のパワー増幅器１１，
１２，１３の各通電制御端子側に供給する。第１のＮＭ
ＯＳ型パワートランジスタ８１，８２，８３をそれぞれ
含んで構成された第１のパワー増幅器１１，１２，１３
は、３相の第１の増幅電流信号Ｆ１，Ｆ２，Ｆ３をそれ
ぞれ電流増幅し、各電流流入端子側よりコイル２，３，
４に駆動電流Ｉ１，Ｉ２，Ｉ３の負極側電流を供給す
る。第１のＮＭＯＳ型パワートランジスタ８１，８２，
８３の電流流出端子側は共通接続され、電圧変換器５２
の負極出力端子側（Ｍ）に接続されている。
【００３７】図５に第１の電流増幅器４１，４２，４３
の具体的な構成を示す。第１の電流増幅器４１は、トラ
ンジスタ２３３，２３４と抵抗２３５，２３６による第
１の増幅部カレントミラー回路により構成されている。
トランジスタ２３３と２３４のエミッタ面積比を５０
倍、抵抗２３６と２３５の抵抗比を５０倍にして、第１
の増幅部カレントミラー回路は電流増幅率で５１倍の所
定の増幅を行うようにしている。同様に、第１の電流増
幅器４２は、トランジスタ２４３，２４４と抵抗２４
５，２４６による第１の増幅部カレントミラー回路によ
って構成され、電流増幅率で５１倍の所定の増幅を行う
ようにしている。同様に、第１の電流増幅器４３は、ト
ランジスタ２５３，２５４と抵抗２５５，２５６による
第１の増幅部カレントミラー回路によって構成され、電
流増幅率で５１倍の所定の増幅を行うようにしている。
これにより、第１の電流増幅器４１，４２，４３は、３
相の第１の分配電流信号Ｅ１，Ｅ２，Ｅ３をそれぞれ５
１倍の増幅し、３相の第１の増幅電流信号Ｆ１，Ｆ２，
Ｆ３を作りだし、第１のパワー増幅器１１，１２，１３
の第１のパワー部カレントミラー回路の各通電制御端子
側に供給する。
【００３８】図１の分配作成器３６の第２の分配電流信
号Ｇ１，Ｇ２，Ｇ３は、それぞれ第２の電流増幅器４
５，４６，４７に入力される。第２の電流増幅器４５，
４６，４７は、それぞれ第２の分配電流信号Ｇ１，Ｇ
２，Ｇ３を所定倍の電流増幅して第２の増幅電流信号Ｈ
１，Ｈ２，Ｈ３を作りだし、第２のパワー増幅器１５，
１６，１７の各通電制御端子側に供給する。第２のＮＭ
ＯＳ型パワートランジスタ８５，８６，８７をそれぞれ
含んで構成された第２のパワー増幅器１５，１６，１７
は、３相の第２の増幅電流信号Ｈ１，Ｈ２，Ｈ３をそれ
ぞれ電流増幅し、各電流流入端子側よりコイル２，３，
４に駆動電流Ｉ１，Ｉ２，Ｉ３の正極側電流を供給す
る。第２のＮＭＯＳ型パワートランジスタ８５，８６，
８７の電流流入端子側は共通接続され、抵抗３１を介し
て電圧変換器５２の正極出力端子側（Ｐ）に接続されて
いる。
【００３９】図６に第２の電流増幅器４５，４６，４７
の具体的な構成を示す。第２の電流増幅器４５は、トラ
ンジスタ２６１，２６２と抵抗２６３，２６４による第
２の増幅部カレントミラー回路により構成されている。
トランジスタ２６１と２６２のエミッタ面積比を５０
倍、抵抗２６４と２６３の抵抗比を５０倍にして、第２
の電流増幅器４５は電流増幅率で５０倍の所定の増幅を
行うようにしている。同様に、第２の電流増幅器４６
は、トランジスタ２７１，２７２と抵抗２７３，２７４
による第２の増幅部カレントミラー回路によって構成さ
れ、電流増幅率で５０倍の所定の増幅を行うようにして
いる。同様に、第２の電流増幅器４７は、トランジスタ
２８１，２８２と抵抗２８３，２８４による第２の増幅
部カレントミラー回路によって構成され、電流増幅率で
５０倍の所定の増幅を行うようにしている。これによ
り、第２の電流増幅器４５，４６，４７は、３相の第２
の分配電流信号Ｇ１，Ｇ２，Ｇ３をそれぞれ５０倍の増
幅し、３相の第２の増幅電流信号Ｈ１，Ｈ２，Ｈ３を作
りだし、第２のパワー増幅器１５，１６，１７の第２の
パワー部カレントミラー回路の各通電制御端子側に供給
する。また、第２の電流増幅器４５，４６，４７の第２
の増幅部カレントミラー回路は、出力用のＰＮＰ型トラ
ンジスタ２６２，２７２，２８２の電流流入端子側を直
流電源５０の正極端子側に接続され、この出力用トラン
ジスタ２６２，２７２，２８２を介してそれぞれ第２の
パワー増幅器１５，１６，１７に電流を供給している。
これにより、第２の電流増幅器４５，４６，４７におけ
る電圧降下を小さくし、第２のパワー増幅器１５，１
６，１７の第２のＮＭＯＳ型パワートランジスタ８５，
８６，８７を十分に通電制御するようにしている。
【００４０】図１の動作制御器５１は、第１のＮＭＯＳ
型パワートランジスタ８１，８２，８３の電流流入端子
側と電流流出端子側の間の３相の動作電圧を検出し、最
小な動作電圧値に応動した動作検出信号Ｖｄを出力す
る。電圧変換器５２は、ＰＷＭ部６５において動作制御
器５１の動作検出信号Ｖｄに応動したパルス幅を有する
所定の高周波のＰＷＭ信号Ｓｗ（パルス幅変調信号）を
作り、ＮＭＯＳ型スイッチングトランジスタ６１を高周
波スイッチング動作させる（ＮＭＯＳ型スイッチングト
ランジスタ６１が常時オン状態になる場合も含んでい
る）。すなわち、動作制御器５１の動作検出信号Ｖｄに
応動して電圧変換器５２のＮＭＯＳ型スイッチングトラ
ンジスタ６１のＰＷＭスイッチング動作が制御される。
電圧変換器５２は、直流電源５０の直流電圧Ｖｃｃを電
力供給源として、ＮＭＯＳ型スイッチングトランジスタ
６１のＰＷＭスイッチング動作に応動した変換直流電圧
Ｖｍを作り出す。また、高電圧出力器５３は、高周波パ
ルス信号に応動して昇圧用コンデンサに充電・蓄積させ
ることにより、直流電源５０の正極端子側電位Ｖｃｃよ
りも高い高電位点電位Ｖｕを作り出す。高電圧出力器５
３の高電位点電位Ｖｕは電圧変換器５２に供給され、Ｎ
ＭＯＳ型スイッチングトランジスタ６１の通電制御端子
側（ゲート端子）をアース電位から高電位Ｖｕまでスイ
ングさせ、ＮＭＯＳ型スイッチングトランジスタ６１を
完全にオン・オフ動作させるのに使用される。
【００４１】図７に動作制御器５１と電圧変換器５２と
高電圧出力器５３の具体的な構成を示す。高電圧出力器
５３は、１００ｋＨｚ程度の高周波パルス信号Ｐａを出
力するパルス発生回路３２１と、第１の昇圧用コンデン
サ３１１と、第２の昇圧用コンデンサ３１２と、ダイオ
ード３２５〜３２８からなる第１の電圧制限回路を含ん
で構成されている。パルス発生回路３２１のパルス信号
Ｐａに応動してインバータ回路３２２がディジタル的に
変化する。インバータ回路３２２が”Ｌ”（直流電源５
０の負極端子側電位）の時にダイオード３２３を介して
第１の昇圧用コンデンサ３１１が充電される。インバー
タ回路３２２が”Ｈ”（直流電源５０の正極端子側電
位）に変わると、第１の昇圧用コンデンサ３１１に蓄積
された電荷は、ダイオード３２４を介して第２の昇圧用
コンデンサ３１２に移され、第２の昇圧用コンデンサ３
１２を充電・蓄積する。その結果、第２の昇圧用コンデ
ンサ３１２の端子には、直流電源５０の正極端子側電位
Ｖｃｃよりも高電位になる高電位点電位Ｖｕが出力され
る。高電位点電位Ｖｕは電圧変換器５２のＰＷＭ部６５
に供給されている。
【００４２】また、第２の昇圧用コンデンサ３１２の容
量は第１の昇圧用コンデンサ３１１の容量の５倍以上に
されているが、充電を続けると、高電位点の電圧Ｖｕが
非常に高くなり、集積回路化されたトランジスタやダイ
オードの耐圧破壊を起こしてしまうことが分かった。そ
こで、高電位点電圧Ｖｕが所定値以上にならないよう
に、ダイオード３２５〜３２８による第１の電圧制限回
路で制限し、第２の昇圧用コンデンサ３１２への過剰な
電荷の充電を妨げ、不要な電荷を直流電源５０の正極端
子側に流すようにした。
【００４３】図７の動作制御器５１は、第１のＮＭＯＳ
型パワートランジスタ８１，８２，８３の電流流入端子
側に生じる３相の電位Ｖａ，Ｖｂ，Ｖｃで最小の電位値
をダイオード２９２，２９３，２９４と定電流源２９１
によって検出し、検出電圧信号Ｗａを作り出す。一方、
第１のパワー増幅器１１，１２，１３の共通接続端子側
の電位Ｖｆをダイオード２９７と定電流源２９５と抵抗
２９６によって検出し、共通接続端子側電位Ｖｆよりも
所定値高い基準側電圧信号Ｗｂを抵抗２９６の端子に作
り出す。検出電圧信号Ｗａと基準側電圧信号Ｗｂを差動
増幅回路２９８によって比較する。これにより、３個の
第１のＮＭＯＳ型パワートランジスタの電流流入端子側
と電流流出端子側の間の通電時の動作電圧と所定の基準
電圧を比較することになる。差動増幅回路２９８は、そ
の差電圧を増幅して動作検出信号Ｖｄを出力する。な
お、コンデンサ２９９は差動増幅回路２９８においてロ
ーパスフィルタを形成している。
【００４４】電圧変換器５２のＰＷＭ部６５は、三角波
発生回路３０１と比較回路３０２を含んで構成されてい
る。比較回路３０２は、三角波発生回路３０１の三角波
信号Ｖｈと動作制御器５１の動作検出信号Ｖｄを比較
し、動作検出信号Ｖｄに応動したＰＷＭ出力信号を出力
する。ＭＯＳ型トランジスタ３０３は比較回路３０２の
出力信号によりオン・オフ動作し、ＮＭＯＳ型スイッチ
ングトランジスタ６１の通電制御端子側にＰＷＭ信号Ｓ
ｗを作り出す。トランジスタ３０５，３０６のカレント
ミラー回路と定電流源３０４は、ＭＯＳ型トランジスタ
３０３のプルアップ用の電流負荷を供給している。カレ
ントミラー回路の出力用のトランジスタ３０６の電流流
入端子側は、高電圧出力器５３の高電位点Ｖｕに接続さ
れ、定電流源３０４の電流値に対応した電流をＭＯＳ型
トランジスタ３０３に供給する。これにより、ＰＷＭ信
号Ｓｗはアース電位（０Ｖ）から高電位点電位Ｖｕの間
でパルス幅変調動作を行うパルス信号になる。ＰＷＭ部
６５のＰＷＭ信号ＳｗはＮＭＯＳ型スイッチングトラン
ジスタ６１の通電制御端子側に供給され、ＰＷＭ信号Ｓ
ｗに応動してＮＭＯＳ型スイッチングトランジスタ６１
はオン・オフ動作する。ＮＭＯＳ型スイッチングトラン
ジスタ６１は電流流入端子側を直流電源５０の正極端子
側に接続され、その電流流出端子側と直流電源５０の負
極端子側の間にフライホイールダイオード６２が接続さ
れ、ＮＭＯＳ型スイッチングトランジスタ６１の電流流
出端子側と電圧変換器５２の正極出力端子側の間に整流
用インダクタ６３と整流用コンデンサ６４からなるフィ
ルタ回路が接続されている。そのため、ＮＭＯＳ型スイ
ッチングトランジスタ６１を高周波スイッチング動作を
行わせることにより、ＮＭＯＳ型スイッチングトランジ
スタ６１の電流流出端子側に生じるスイッチングされた
電圧信号を整流用インダクタ６３を含むフィルタ回路に
よって整流し、変換直流電圧Ｖｍを可変制御できる。す
なわち、直流電源５０の直流電圧を電力供給源として、
動作検出信号Ｖｄに応動したＮＭＯＳ型スイッチングト
ランジスタ６１のＰＷＭスイッチング動作により、正極
出力端子側と負極出力端子側の間の変換直流電圧Ｖｍを
可変制御し、変換直流電圧Ｖｍを第１のパワー増幅器１
１，１２，１３と第２のパワー増幅器１５，１６，１７
に供給する。これにより、第１のＮＭＯＳ型パワートラ
ンジスタ８１，８２，８３の通電時の動作電圧は、所定
の小さな値に制御される。なお、トランジスタ３０３を
オフにすることにより、ＮＭＯＳ型スイッチングトラン
ジスタ６１を常時オン状態で動作させる場合もあり、電
圧変換器５２の電圧可変範囲はかなり広い。
【００４５】図１の電圧取出器５５は、出力側を共通接
続された第１の取出ダイオード７５と第２の取出ダイオ
ード７６を含んで構成されている。第１の取出ダイオー
ド７５の入力側は、第２のＮＭＯＳ型パワートランジス
タ８５，８６，８７の電流流入端子側（電圧変換器５２
のＮＭＯＳ型スイッチングトランジスタの電流流出端子
側も含む）に接続されている。第２の取出ダイオード７
６の入力側は、直流電源５０の正極端子側に接続されて
いる。電圧取出器５５の正極側の出力端子Ｘｆは第１の
取出ダイオード７５と第２の取出ダイオード７６の共通
接続端子側であり、電圧取出器５５の負極側の出力端子
Ｘｇは第１のＮＭＯＳ型パワートランジスタ８１，８
２，８３の電流流出端子側である。これにより、第２の
ＮＭＯＳ型パワートランジスタの電流流入端子側と第１
のＮＭＯＳ型パワートランジスタの電流流出端子側の間
に生じる端子間直流電圧を直流電源５０の出力直流電圧
Ｖｃｃと比較し、両者の内で大きい方の電圧値に応動し
た直流電圧を電圧取出器５５の出力端子ＸｆとＸｇ間に
取り出している。
【００４６】通常、直流電源５０はオンであり、電圧取
出器５５の出力端子Ｘｆ，Ｘｇ間には直流電源５０の直
流電圧Ｖｃｃに応動した直流電圧が出力されている。し
かし、緊急時に直流電源５０がオフした時には、Ｖｃｃ
が零になり、高電圧出力器５３の出力電位Ｖｕも零にな
り、電圧変換器５２のＮＭＯＳ型スイッチングトランジ
スタ６１もオフになる。このとき、移動体１の動き（た
とえば、モータ回転）によってコイル２，３，４には３
相の逆起電力が生じている。第１のパワーダイオード８
１ｄ，８２ｄ，８３ｄと第２のパワーダイオード８５
ｄ，８６ｄ，８７ｄは、コイル２，３，４に生じている
逆起電力による電圧信号を整流し、第２のＮＭＯＳ型パ
ワートランジスタの電流流入端子側と第１のＮＭＯＳ型
パワートランジスタの電流流出端子側の間に整流直流電
圧を出力する。電圧変換器５２のＮＭＯＳ型スイッチン
グトランジスタ６１がオフであるから、電圧取出器５５
は第１の取出ダイオード７５を介して整流直流電圧を出
力端子Ｘｆ，Ｘｇ間に出力する。すなわち、電圧取出器
５５は、直流電源５０がオフした時に（スイッチ回路７
１がＴａ端子側からＴｂ端子側に切り替わった場合）、
コイル２，３，４に生じている３相の逆起電力を第１の
パワーダイオード８１ｄ，８２ｄ，８３ｄや第２のパワ
ーダイオード８５ｄ，８６ｄ，８７ｄを介して整流した
直流電圧を出力端子Ｘｆ，Ｘｇ間に取り出している。
【００４７】次に、図１のモータの全体的な動作につい
て、簡単に説明する。切換作成器３４は、滑らかに変化
する３相の切換電流信号Ｄ１，Ｄ２，Ｄ３を作りだし、
分配作成器３６に供給する。分配作成器３６の第１の分
配器３７は、制御作成器３０の第１の制御電流信号Ｃ１
を３相の切換電流信号Ｄ１，Ｄ２，Ｄ３に応動して分配
し、３相の第１の分配電流信号Ｅ１，Ｅ２，Ｅ３を出力
する。第１の電流増幅器４１，４２，４３は、それぞれ
第１の分配電流信号Ｅ１，Ｅ２，Ｅ３を所定倍の電流増
幅し、第１の増幅電流信号Ｆ１，Ｆ２，Ｆ３を出力し、
第１のパワー増幅器１１，１２，１３の各通電制御端子
側に供給する。第１のパワー増幅器１１，１２，１３の
第１のＮＭＯＳ型パワートランジスタ８１，８２，８３
は、それぞれ第１の増幅電流信号Ｆ１，Ｆ２，Ｆ３を電
流増幅し、３相のコイル２，３，４に駆動電流Ｉ１，Ｉ
２，Ｉ３の負極側電流を供給する。
【００４８】一方、分配作成器３６の第２の分配器３８
は、制御作成器３０の第２の制御電流信号Ｃ２を３相の
切換電流信号Ｄ１，Ｄ２，Ｄ３に応動して分配し、３相
の第２の分配電流信号Ｇ１，Ｇ２，Ｇ３を出力する。第
２の電流増幅器４５，４６，４７は、それぞれ第２の分
配電流信号Ｇ１，Ｇ２，Ｇ３を所定倍の電流増幅し、第
２の増幅電流信号Ｈ１，Ｈ２，Ｈ３を出力し、第２のパ
ワー増幅器１５，１６，１７の各通電制御端子側に供給
する。第２のパワー増幅器１５，１６，１７の第２のＮ
ＭＯＳ型パワートランジスタ８５，８６，８７は、それ
ぞれ第２の増幅電流信号Ｈ１，Ｈ２，Ｈ３を電流増幅
し、３相のコイル２，３，４に駆動電流Ｉ１，Ｉ２，Ｉ
３の正極側電流を供給する。
【００４９】制御作成器３０の電流検出用の抵抗３１
は、駆動電流Ｉ１，Ｉ２，Ｉ３の正極側電流の合成値で
ある合成供給電流Ｉｖを検出し、レベル変換回路３２を
介して合成供給電流Ｉｖに応動した電流検出信号Ｂｖを
作りだす。比較増幅部３３は、指令信号Ａｃと電流検出
信号Ｂｖを比較し、その比較結果に応動した第１の制御
電流信号Ｃ１と第２の制御電流信号Ｃ２を出力する。第
１の制御電流信号Ｃ１と第２の制御電流信号Ｃ２は比例
して変化する（ここでは、Ｃ２の絶対値はＣ１の絶対値
の２倍の大きさになっている）。その結果、制御作成器
３０と第１の分配器３７と第１の電流増幅器４１，４
２，４３と第１のパワー増幅器１１，１２，１３によっ
て、合成供給電流Ｉｖを指令信号Ａｃに応動した所定値
にする帰還ループが構成され、コイル２，３，４への供
給電流が制御される。また、制御作成器３０と第２の分
配器３８と第２の電流増幅器４５，４６，４７と第２の
パワー増幅器１５，１６，１７は、第２の電流増幅器４
５，４６，４７や第２のパワー増幅器１５，１６，１７
を部分的に飽和動作させながら（正確には第２の電流増
幅器４５，４６，４７の出力トランジスタが飽和動作す
る）、滑らかに変化する駆動電流Ｉ１，Ｉ２，Ｉ３の正
極側電流をコイル２，３，４に供給している。このと
き、電流検出信号Ｂｖからみた第１のパワー増幅器の出
力電流までの伝達利得（比較増幅部３３と第１の分配器
３７と第１の電流増幅器４１，４２，４３と第１のパワ
ー増幅器１１，１２，１３のフォーワード利得）に較べ
て、電流検出信号Ｂｖからみた第２のパワー増幅器の出
力電流までの伝達利得（比較増幅部３３と第２の分配器
３８と第２の電流増幅器４５，４６，４７と第２のパワ
ー増幅器１５，１６，１７のフォーワード利得）を大き
くし、全体の回路動作の安定化をはかっている。すなわ
ち、第２の電流増幅器や第２のパワー増幅器を部分的に
確実に飽和動作させて、第１のパワー増幅器内の第１の
ＮＭＯＳ型パワートランジスタによりコイルへの供給電
流を制御することを可能にした。このとき、第２の電流
増幅器４５，４６，４７と第２のパワー増幅器１５，１
６，１７を低動作電圧にて飽和動作させているので、第
２のパワー増幅器１５，１６，１７の第２のＮＭＯＳ型
パワートランジスタ８５，８６，８７における電力損失
・発熱は小さくなる。
【００５０】対応する相の第１の分配電流信号Ｅ１と第
２の分配電流信号Ｇ１は、１８０゜の位相差をもって相
補的に流れるので、第１の増幅電流信号Ｆ１と第２の増
幅電流信号Ｈ１は相補的な電流になり、第１のパワー増
幅器１１の第１のＮＭＯＳ型パワートランジスタ８１と
第２のパワー増幅器１５の第２のＮＭＯＳ型パワートラ
ンジスタ８５も相補的に動作する。従って、滑らかに連
続的に変化する両方向の駆動電流Ｉ１がコイル２に供給
される。同様に、第１の分配電流信号Ｅ２と第２の分配
電流信号Ｇ２が１８０゜の位相差をもって相補的に流れ
るので、第１の増幅電流信号Ｆ２と第２の増幅電流信号
Ｈ２は相補的な電流になり、第１のパワー増幅器１２の
第１のＮＭＯＳ型パワートランジスタ８２と第２のパワ
ー増幅器１６の第２のＮＭＯＳ型パワートランジスタ８
６も相補的に動作する。従って、滑らかに連続的に変化
する両方向の駆動電流Ｉ２がコイル３に供給される。同
様に、第１の分配電流信号Ｅ３と第２の分配電流信号Ｇ
３が１８０゜の位相差をもって相補的に流れるので、第
１の増幅電流信号Ｆ３と第２の増幅電流信号Ｈ３は相補
的な電流になり、第１のパワー増幅器１３の第１のＮＭ
ＯＳ型パワートランジスタ８３と第２のパワー増幅器１
７の第２のＮＭＯＳ型パワートランジスタ８７も相補的
に動作する。従って、滑らかに連続的に変化する両方向
の駆動電流Ｉ３がコイル４に供給される。このように、
同一相の第１のＮＭＯＳ型パワートランジスタと第２の
ＮＭＯＳ型パワートランジスタが同時に通電状態になる
ことがない。すなわち、第１のＮＭＯＳ型パワートラン
ジスタと第２のＮＭＯＳ型パワートランジスタの間の短
絡電流が発生しない。その結果、パワートランジスタの
過剰な発熱や過電流による破壊が生じなくなり、集積回
路化しても破壊や異常現象は生じない。また、滑らかに
変化する連続的な駆動電流Ｉ１，Ｉ２，Ｉ３がコイル
２，３，４に供給されるので、コイル２，３，４におけ
るスパイク電圧の発生もなく、寄生素子である第１のパ
ワーダイオード８１ｄ，８２ｄ，８３ｄや第２のパワー
ダイオード８５ｄ，８６ｄ，８７ｄを通じた異常電流が
流れることもない。従って、モータの発生駆動力の脈動
は著しく小さくなる。
【００５１】電圧変換器５２は、ＮＭＯＳ型スイッチン
グトランジスタ６１を高周波ＰＷＭ動作させ、正極出力
端子側と負極出力端子側の間の変換直流電圧Ｖｍを可変
制御する。動作制御器５１は通電時の第１のＮＭＯＳ型
パワートランジスタ８１，８２，８３の３相の動作電圧
の内で最小動作電圧を検出し、動作制御器５１の出力信
号Ｖｄに応動して電圧変換器５２の正極出力端子側電位
Ｖｍが可変制御される。これにより、第１のパワー増幅
器１１，１２，１３の第１のＮＭＯＳ型パワートランジ
スタ８１，８２，８３の通電時の動作電圧は所定の小さ
な値に制御される。その結果、第１のパワー増幅器１
１，１２，１３の第１のＮＭＯＳ型パワートランジスタ
における電力損失・発熱は小さくなる。また、ＰＷＭ動
作するＮＭＯＳ型スイッチングトランジスタ６１と整流
用インダクタ６３を用いて電圧変換しているので、電圧
変換器５２における電力損失は小さい。特に、高電圧出
力器５３によって直流電源５０の正極端子側電位Ｖｃｃ
よりも高くなる高電位点Ｖｕを作り、０ＶからＶｕの間
で変化するＰＷＭ信号ＳｗをＮＭＯＳ型スイッチングト
ランジスタ６１の通電制御端子側に加えている。従っ
て、ＮＭＯＳ型スイッチングトランジスタ６１は完全に
オン・オフ動作し、ＮＭＯＳ型スイッチングトランジス
タ６１の発熱も極めて小さくなる。
【００５２】また、緊急時に直流電源５０がオフした時
に、コイル２，３，４に生じている３相の逆起電力を第
１のパワーダイオード８１ｄ，８２ｄ，８３ｄや第２の
パワーダイオード８５ｄ，８６ｄ，８７ｄを介して整流
した直流電圧を、電圧取出器５５の端子ＸｆとＸｇの間
に出力する。この電圧取出器５５の出力電圧を用いて、
緊急時の各種の退避処理を行うことが可能である。
【００５３】本実施の形態では、集積回路化に好適のモ
ータ構成になっている。パワー素子としてＮＭＯＳ型ス
イッチングトランジスタとＮＭＯＳ型パワートランジス
タを使用して構成しているので、製造コストも安く、小
さなチップ上に集積回路化することが可能である。特
に、最近の検討により、ＭＯＳ型パワー素子を低コスト
に同一チップ上に集積回路化して実現できる目処がたっ
てきた。また、制御作成器３０，切換作成器３４，分配
作成器３６，３個の第１の電流増幅器４１，４２，４
３，３個の第２の電流増幅器４５，４６，４７，動作制
御器５１，電圧変換器５２，高電圧出力器５３のトラン
ジスタやダイオードや抵抗を、上記のＮＭＯＳ型パワー
トランジスタと同一のチップ上に集積化することも容易
にできる。
【００５４】また、第１のＮＭＯＳ型パワートランジス
タや第２のＮＭＯＳ型パワートランジスタとして二重拡
散ＮチャンネルＭＯＳ−ＦＥＴトランジスタを使用する
ならば、チップサイズが小さく、集積回路化に向いてい
る。さらに、二重拡散ＮチャンネルＭＯＳ−ＦＥＴトラ
ンジスタを使用した場合には、各ＮＭＯＳ型パワートラ
ンジスタの電流流出端子側から電流流入端子側に向けて
寄生素子であるダイオードが形成され、パワーダイオー
ドとして使用可能である。従って、パワーダイオードの
ためのチップ面積は実質的に零になる。
【００５５】また、各パワー素子における発熱を極めて
小さくし、集積回路化に適した構成にしている。第２の
パワー増幅器１５，１６，１７の第２のＮＭＯＳ型パワ
ートランジスタ８５，８６，８７は、第２の電流増幅器
４５，４６，４７の出力用トランジスタの動作を含めて
考えると、通電時に飽和動作しているので、第２のＮＭ
ＯＳ型パワートランジスタ８５，８６，８７における電
力損失は非常に小さい。また、電流検出用の抵抗３１に
おける電圧降下は、第２のＮＭＯＳ型パワートランジス
タ８５，８６，８７の電力損失をさらに小さくしてい
る。第１のパワー増幅器１１，１２，１３の第１のＮＭ
ＯＳ型パワートランジスタ８１，８２，８３の通電時の
動作電圧は、動作制御器５１と電圧変換器５２によって
所定の小さな電圧値に制御されている。従って、第１の
ＮＭＯＳ型パワートランジスタ８１，８２，８３の電力
損失は非常に小さい。電圧変換器５２は、ＮＭＯＳ型ス
イッチングトランジスタ６１を２００ｋＨｚ程度で高周
波ＰＷＭ動作をさせて電圧変換をしているので、電圧変
換に伴う電力損失も非常に小さい。さらに、ＮＭＯＳ型
スイッチングトランジスタ６１はその通電制御端子（ゲ
ート端子）に与える電圧信号Ｓｗの電圧スイングにより
ＰＷＭ動作をするので、通電制御端子側への電流供給は
極めて少なく、電力損失はほとんど生じない（ＮＰＮ型
トランジスタやＰＮＰ型トランジスタではベース電流に
よる電力損失が生じる）。また、ＮＭＯＳ型スイッチン
グトランジスタ６１の通電制御端子側に加えるＰＷＭ信
号Ｓｗを０ＶからＶｕの間でスイングさせているので、
ＮＭＯＳ型スイッチングトランジスタ６１は完全にオン
・オフ動作する。従って、第１のＮＭＯＳ型パワートラ
ンジスタや第２のＮＭＯＳ型パワートランジスタやＮＭ
ＯＳ型スイッチングトランジスタにおける電力損失・発
熱が極めて小さく、これらを１チップに集積回路化する
ことが可能になる。また、放熱板等の発熱対策は不要に
なる。
【００５６】また、ＮＭＯＳ型スイッチングトランジス
タ６１は、ＮＰＮ型トランジスタやＰＮＰ型トランジス
タに比較して高周波のスイッチング動作が可能であり、
ＰＷＭ周波数を高くすることにより、整流用インダクタ
６３や整流用コンデンサ６４を小形・小容量にすること
が可能である。
【００５７】また、高電圧出力器５３の出力電位Ｖｕが
Ｖｃｃよりも所定値以上大きくならないように制限する
第１の電圧制限回路を設けているので、図１の構成のト
ランジスタやダイオードや抵抗を１チップの集積回路化
した場合に、耐圧破壊が生じなくなる。
【００５８】なお、本実施の形態では、第２のパワー増
幅器１５，１６，１７の第２のＮＭＯＳ型パワートラン
ジスタ８５，８６，８７を低動作電圧の飽和動作させ、
第１のパワー増幅器１１，１２，１３の第１のＮＭＯＳ
型パワートランジスタ８１，８２，８３の動作電圧に応
動して電圧変換器５２のＮＭＯＳ型スイッチングトラン
ジスタ６１をＰＷＭ動作させるようにしたが、このよう
な構成に限定されるものではない。たとえば、第１のパ
ワー増幅器１１，１２，１３の第１のＮＭＯＳ型パワー
トランジスタ８１，８２，８３を低動作電圧の飽和動作
させ、第２のパワー増幅器１５，１６，１７の第２のＮ
ＭＯＳ型パワートランジスタ８５，８６，８７の動作電
圧を動作制御器によって検出し、第２のＮＭＯＳ型パワ
ートランジスタ８５，８６，８７の動作電圧に応動して
電圧変換器のＮＭＯＳ型スイッチングトランジスタをＰ
ＷＭ動作させてもよい。
【００５９】すなわち、電流検出信号Ｂｖからみた第２
のパワー増幅器の出力電流までの伝達利得（比較増幅部
と第２の分配器と第２の電流増幅器と第２のパワー増幅
器のフォーワード利得）に較べて、電流検出信号Ｂｖか
らみた第１のパワー増幅器の出力電流までの伝達利得
（比較増幅部と第１の分配器と第１の電流増幅器と第１
のパワー増幅器のフォーワード利得）を大きくし、第１
のパワー増幅器の第１のＮＭＯＳ型パワートランジスタ
を部分的に飽和動作させる。制御作成器と第２の分配器
と第２の電流増幅器と第２のパワー増幅器によって、合
成供給電流Ｉｖを指令信号Ａｃに応動した所定値にする
帰還ループを構成し、コイルへの供給電流を制御する。
動作制御器は通電時の第２のＮＭＯＳ型パワートランジ
スタの３相の動作電圧の内で最小動作電圧を検出し、動
作制御器の出力信号Ｖｄに応動して電圧変換器のＮＭＯ
Ｓ型スイッチングトランジスタのＰＷＭ動作を制御す
る。これにより、第２のパワー増幅器の第２のＮＭＯＳ
型パワートランジスタの通電時の動作電圧は所定の小さ
な値に制御される。その結果、飽和動作する第１のパワ
ー増幅器の第１のＮＭＯＳ型パワートランジスタにおけ
る発熱は小さく、所定の小さな動作電圧になる第２のパ
ワー増幅器の第２のＮＭＯＳ型パワートランジスタにお
ける発熱は小さく、さらに、ＰＷＭ動作する電圧変換器
のＮＭＯＳ型スイッチングトランジスタの発熱も小さ
い。
【００６０】また、本実施の形態では、制御作成器３０
は合成供給電流Ｉｖに応動した電流検出信号Ｂｖを得る
電流検出部（抵抗３１とレベル変換回路３２）と、電流
検出信号Ｂｖと指令信号Ａｃを比較して比較結果に応動
した第１の制御電流信号Ｃ１と第２の制御電流信号Ｃ２
を出力する比較増幅部３３を含んで構成している。第１
の制御電流信号Ｃ１に応動した第１の分配電流信号Ｅ
１，Ｅ２，Ｅ３を用いて第１のパワー増幅器１１，１
２，１３の第１のＮＭＯＳ型パワートランジスタ８１，
８２，８３の通電を制御し、第２の制御電流信号Ｃ２に
応動した第２の分配電流信号Ｇ１，Ｇ２，Ｇ３を用いて
第２のパワー増幅器１５，１６，１７の第２のＮＭＯＳ
型パワートランジスタ８５，８６，８７の通電を制御す
る。これにより、指令信号Ａｃに応動した正確な駆動電
流をコイル２，３，４に供給することができる。このと
き、電流路の切換はアナログ的に滑らかに行っているの
で、駆動電流Ｉ１，Ｉ２，Ｉ３は滑らかに変化し、電流
路の切り換わりに伴う駆動電流の脈動や駆動力の脈動は
生じない。
【００６１】また、本実施の形態では、第１の電流増幅
器４１，４２，４３を同一形式の第１の増幅部カレント
ミラー回路によって構成し、第２の電流増幅器４５，４
６，４７を同一形式の第２の増幅部カレントミラー回路
によって構成し、第２の増幅部カレントミラー回路の出
力用トランジスタ２６２，２７２，２８２の電流流入端
子側を直流電源５０の正極端子側に接続した。これによ
り、電圧変換器５２の正極出力端子側の電位Ｖｍが変化
してＶｃｃに近づいても、第２の電流増幅器や第２のＮ
ＭＯＳ型パワートランジスタは安定な動作を行い、滑ら
かに変化するアナログ的な駆動電流をコイルに供給でき
る。
【００６２】また、本実施の形態では、各第１のパワー
増幅器１１，１２，１３を第１のＭＯＳ型パワートラン
ジスタを含んだＭＯＳ型トランジスタによる第１のパワ
ー部カレントミラー回路によって構成しているので、第
１のパワー増幅器１１，１２，１３の電流増幅率のバラ
ツキは極めて小さくなる。各第２のパワー増幅器１５，
１６，１７を第２のＭＯＳ型パワートランジスタを含ん
だＭＯＳ型トランジスタによる第２のパワー部カレント
ミラー回路によって構成しているので、第２のパワー増
幅器１５，１６，１７の電流増幅率のバラツキは極めて
小さくなる。従って、電流路の切換を安定に滑らかにす
ることができる。さらに、制御作成器３０の第１の制御
電流信号Ｃ１と第２の制御電流信号Ｃ２を比例して変化
させることにより、第１のＭＯＳ型パワートランジスタ
もしくは第２のＭＯＳ型パワートランジスタの一方を確
実に低動作電圧の飽和動作させ、第１のＭＯＳ型パワー
トランジスタもしくは第２のＭＯＳ型パワートランジス
タの他方によってコイルへの合成供給電流Ｉｖを指令信
号Ａｃに応動して高精度に制御することができる。ま
た、高精度の電流制御を行う第１のＭＯＳ型パワートラ
ンジスタもしくは第２のＭＯＳ型パワートランジスタの
動作電圧に応動してＭＯＳ型スイッチングトランジスタ
のスイッチング動作を制御することにより、電流制御を
乱すことなく、電流制御を行っているＭＯＳ型パワート
ランジスタの動作電圧を活性動作する所定の小さな値に
高精度に制御できる。
【００６３】このように、第１のパワー増幅器を第１の
ＭＯＳ型パワートランジスタを含んだＭＯＳ型トランジ
スタによる第１のパワー部カレントミラー回路によって
構成し、第２のパワー増幅器を第２のＭＯＳ型パワート
ランジスタを含んだＭＯＳ型トランジスタによる第２の
パワー部カレントミラー回路によって構成するならば、
集積回路化に適しており、電流増幅率のバラツキが著し
く少なくなる。その結果、指令信号に応動して合成供給
電流を制御する第１のＭＯＳ型パワートランジスタもし
くは第２のＭＯＳ型パワートランジスタの動作が安定す
る。そのため、合成供給電流を制御するＭＯＳ型パワー
トランジスタの動作電圧に応動してＭＯＳ型スイッチン
グトランジスタの高速なスイッチング動作を制御するこ
とにより、高精度な電圧制御が可能になる。さらに、Ｍ
ＯＳ型パワートランジスタやＭＯＳ型スイッチングトラ
ンジスタにＮチャンネルのＮＭＯＳ型パワートランジス
タやＮＭＯＳ型スイッチングトランジスタを用いるなら
ば、集積化した時のチップサイズを小さくできる利点も
ある。しかし、ＭＯＳ型トランジスタによるパワー部カ
レントミラー回路の構成は、ＰチャンネルのＰＭＯＳ型
パワートランジスタを含んだＰＭＯＳ型トランジスタに
よるカレントミラー回路を用いて構成しても良い。ま
た、ＭＯＳ型スイッチングトランジスタにＰチャンネル
のＰＭＯＳ型スイッチングトランジスタを用いても良
い。
【００６４】このように、ＭＯＳ型パワートランジスタ
を含んだＭＯＳ型トランジスタによる第１のパワー部カ
レントミラー回路や第２のパワー部カレントミラー回路
を使用するならば、ＮＰＮ型バイポーラトランジスタや
ＰＮＰ型バイポーラトランジスタのようなベース電流の
供給が不要であり、ベース電流による誤差が発生しな
い。特に、バイポーラトランジスタのカレントミラー回
路では、トランジスタが飽和動作する場合に、著しく大
きな誤差およびベース電流が発生する。これに対して、
第１のパワー部カレントミラー回路の第１のＭＯＳ型パ
ワートランジスタもしくは第２のパワー部カレントミラ
ー回路の第２のＭＯＳ型パワートランジスタを低動作電
圧の飽和動作をさせた場合であっても、ＭＯＳ型トラン
ジスタのカレントミラー回路では不要な電流消費が発生
しないので、電力損失・発熱が極めて小さい。
【００６５】また、本実施の形態のように、第１の電流
増幅器４１，４２，４３を第１の増幅部カレントミラー
回路によって構成するならば、第１の電流増幅器の電流
増幅率のバラツキは小さくなる。また、第２の電流増幅
器４５，４６，４７を第２の増幅部カレントミラー回路
によって構成するならば、第２の電流増幅器の電流増幅
率のバラツキも小さくなる。従って、集積回路化に適し
た構成になっている。これにより、制御作成器３０の第
１の制御電流信号Ｃ１と第２の制御電流信号Ｃ２を比例
して変化させることにより、第１のＭＯＳ型パワートラ
ンジスタもしくは第２のＭＯＳ型パワートランジスタの
一方を確実に低動作電圧の飽和動作させ、第１のＭＯＳ
型パワートランジスタもしくは第２のＭＯＳ型パワート
ランジスタの他方によってコイルへの合成供給電流Ｉｖ
を指令信号Ａｃに応動して高精度に制御することができ
る。すなわち、合成供給電流の制御動作が極めて安定に
なる。
【００６６】さらに、本実施の形態では、分配作成器３
６を工夫し、切換作成器３４の滑らかに変化する３相の
切換電流信号Ｄ１，Ｄ２，Ｄ３が流入流出する各電流流
入流出端子側に一端が接続され、他端を共通接続された
３個の第１のダイオード回路と、各電流流入流出端子側
に各通電制御端子側が接続され、共通接続された電流信
号入力端子側に第１の制御電流信号Ｃ１が入力され、電
流信号出力端子側から３相の第１の分配電流信号Ｅ１，
Ｅ２，Ｅ３を出力する第１の分配トランジスタ回路と、
各電流流入流出端子側に一端が接続され、他端を共通接
続された３個の第２のダイオード回路と、各電流流入流
出端子側に各通電制御端子側が接続され、共通接続され
た電流信号入力端子側に第２の制御電流信号Ｃ２が入力
され、電流信号出力端子側から３相の第２の分配電流信
号Ｇ１，Ｇ２，Ｇ３を出力する第２の分配トランジスタ
回路を含んで構成するようにしている。これにより、第
１の分配電流信号と第２の分配電流信号が１８０゜の位
相差を有し、相補的に滑らかに切りかわるように変化
し、かつ、同一相の第１の分配電流信号と第２の分配電
流信号の一方は必ず零になる。すなわち、確実に相補的
に動作する。さらに、第１の分配電流信号Ｅ１，Ｅ２，
Ｅ３を電流増幅して第１のパワー増幅器の第１のパワー
トランジスタの通電を制御し、第２の分配電流信号Ｇ
１，Ｇ２，Ｇ３を電流増幅して第２のパワー増幅器の第
２のパワートランジスタの通電を制御しているので、第
１のパワートランジスタと第２のパワートランジスタに
よる電流路の開閉は確実に相補的に行われ、かつ、電流
の値も滑らかに連続的に変化する。これにより、同一相
の第１のパワートランジスタと第２のパワートランジス
タが同時に通電状態になることが生じない。その結果、
直流電源５０の短絡電流が発生しないので、集積回路化
した場合にＩＣ内のパワートランジスタの電流破壊や熱
破壊は生じない。さらに、滑らかに変化する３相の駆動
電流を３相コイルに供給できるので、駆動力の脈動も著
しく小さくなる。
【００６７】また、本実施の形態では、直流電源５０が
オフした時に、コイル２，３，４に生じている３相の逆
起電力を第１のパワーダイオード８１ｄ，８２ｄ，８３
ｄや第２のパワーダイオード８５ｄ，８６ｄ，８７ｄを
介して整流した直流電圧を、電圧取出器５５の端子Ｘｆ
とＸｇの間に取り出している。この電圧取出器５５の出
力電圧を用いて、緊急時の各種の退避処理を行うことが
可能である（たとえば、ハードディスク装置などにおい
て、緊急の直流電源オフ時に、この電圧取出器５５の出
力電圧を使用して、電気的にマイコンのメモリ内容の保
存をしたり、機械的に読みとりヘッドの退避移動を行う
ことが可能になる）。
【００６８】また、ＮＭＯＳ型スイッチングトランジス
タ６１は、たとえば、チャネル形成するｐ形ボディ拡散
部分をアース電位に接続したＮチャンネルＭＯＳ−ＦＥ
Ｔトランジスタによって構成し、その電流流出端子側と
電流流入端子側の間に寄生素子であるダイオードを形成
しないようにした。これにより、直流電源５０がオフし
た場合に、直流電源５０への不要な電流路の形成を防
ぎ、電圧取出器５５の動作の安定化をはかっている。
【００６９】なお、本実施の形態では、第１のパワー増
幅器１１，１２，１３と第２のパワー増幅器１５，１
６，１７と制御作成器３０と切換作成器３４と分配作成
器３６（第１の分配器３７と第２の分配器３８）と第１
の電流増幅器４１，４２，４３と第２の電流増幅器４
５，４６，４７と動作制御器５１と電圧変換器５２と高
電圧出力器５３と電圧取出器５５を含んで、３相の負荷
（コイル２，３，４）への駆動電流を供給する駆動回路
を形成している。
【００７０】また、直流電源５０と電圧変換器５２と動
作制御器５１は、電圧変換器５２の正極出力端子側と負
極出力端子側の間に所要の直流電圧Ｖｍを供給する電圧
供給回路を形成している。
【００７１】なお、前述の本実施の形態の切換作成器３
４は、磁電変換素子を使用した位置検出部１００を含ん
で構成した。しかし、そのような素子を用いることな
く、たとえば、コイル２，３，４に生じる逆起電圧を利
用して切換信号Ｄ１，Ｄ２，Ｄ３を作り出しても良い。
【００７２】また、第１の分配器３７の第１の分配電流
信号Ｅ１，Ｅ２，Ｅ３および第２の分配器３８の第２の
分配電流信号Ｇ１，Ｇ２，Ｇ３は時間的に傾斜を持って
切り換わっていればよい。これにより、駆動電流Ｉ１，
Ｉ２，Ｉ３も時間的に傾斜を持って滑らかに電流路を切
り換えていく。さらに、駆動電流の極性が変化する時に
連続的に電流値を変化させることが好ましいが、同一相
の第１の分配電流信号と第２の分配電流信号が同時に零
になる期間があり、その相の駆動電流を零にする時間が
存在してもかまわない。
【００７３】（実施の形態２）図８から図９に本発明の
実施の形態２のモータの構成を示す。図８に全体構成を
示す。本実施の形態２では、第１のＮＭＯＳ型パワート
ランジスタによる合成供給電流Ｉｖを検出する制御作成
器４００を使用するようにした。また、直流電源５０の
正極端子側電位Ｖｃｃよりも高い高電位点電位Ｖｕを作
り出す高電圧出力器４１０を設け、高電圧出力器４１０
の高電位点電位Ｖｕを電圧変換器５２と第２の電流増幅
器４５，４６，４７に供給するようにした。その他の構
成において、前述の実施の形態１と同様なものには同一
の番号を付し、詳細な説明を省略する。
【００７４】図８の制御作成器４００は電流検出用の抵
抗４０１と比較増幅部３３を含んで構成されている。電
流検出用の抵抗４０１には、第１のパワー増幅器１１，
１２，１３の第１のＮＭＯＳ型パワートランジスタ８
１，８２，８３の共通接続端子側からコイルに供給され
る合成供給電流Ｉｖが流れ、合成供給電流Ｉｖに比例し
た電圧降下が発生する。この電圧降下は電流検出信号Ｂ
ｖとして、比較増幅部３３に入力される。比較増幅部３
３は、電流検出信号Ｂｖと指令信号Ａｃを比較し、比較
結果に応動した第１の制御電流信号Ｃ１と第２の制御電
流信号Ｃ２が出力される。比較増幅部３３の具体的な構
成は、前述の図３に示した構成と同様であり、詳細な説
明を省略する。
【００７５】図８の高電圧出力器４１０は高周波パルス
信号に応動して昇圧用コンデンサに充電・蓄積させるこ
とにより、直流電源５０の正極端子側電位Ｖｃｃよりも
高い高電位点電位Ｖｕを作り出す。高電圧出力器４１０
の高電位点Ｖｕは、電圧変換器５２のＰＷＭ部６５に供
給され、ＮＰＮ型スイッチングトランジスタ６１のＰＷ
Ｍ信号Ｓｗを作り出すための高電位点を与える。また、
高電圧出力器４１０の高電位点Ｖｕは、第２の電流増幅
器４５，４６，４７の電流流入端子側に供給される。第
２の電流増幅器４５，４６，４７は、第２の分配電流信
号Ｇ１，Ｇ２，Ｇ３を所定倍の電流増幅して第２の増幅
電流信号Ｈ１，Ｈ２，Ｈ３を作りだし、高電圧出力器４
１０によって作り出された高電位点Ｖｕから第２のＮＭ
ＯＳ型パワートランジスタ８５，８６，８７を含む第２
のパワー増幅器１５，１６，１７の各通電制御端子側に
第２の増幅電流信号Ｈ１，Ｈ２，Ｈ３を供給する。これ
により、第２の電流増幅器４５，４６，４７の出力用ト
ランジスタの飽和を防ぎ、第２のＮＭＯＳ型パワートラ
ンジスタ８５，８６，８７を部分的に低動作電圧の飽和
動作させる。第２のＮＭＯＳ型パワートランジスタ８
５，８６，８７は、それぞれ第２の増幅電流信号Ｈ１，
Ｈ２，Ｈ３を電流増幅し、各電流流出端子側よりコイル
２，３，４に３相の駆動電流Ｉ１，Ｉ２，Ｉ３の正極側
電流を供給する。これにより、第２のＮＭＯＳ型パワー
トランジスタ８５，８６，８７での電力損失・発熱は極
めて小さくなる。
【００７６】図９に高電圧出力器４１０の具体的な構成
を示す。高電圧出力器４１０は、１００ｋＨｚ程度の高
周波パルス信号Ｐａを出力するパルス発生回路４２１
と、第１の昇圧用コンデンサ４１１と、第２の昇圧用コ
ンデンサ４１２と、ダイオード４２５〜４２８からなる
第１の電圧制限回路と、ダイオード４２９からなる第２
の電圧制限回路を含んで構成されている。パルス発生回
路４２１のパルス信号Ｐａに応動してインバータ回路４
２２がディジタル的に変化する。インバータ回路４２２
が”Ｌ”（直流電源５０の負極端子側電位）の時にダイ
オード４２３を介して第１の昇圧用コンデンサ４１１が
充電される。インバータ回路４２２が”Ｈ”（直流電源
５０の正極端子側電位）に変わると、第１の昇圧用コン
デンサ４１１に蓄積された電荷は、ダイオード４２４を
介して第２の昇圧用コンデンサ４１２に移され、第２の
昇圧用コンデンサ４１２を充電・蓄積する。その結果、
第２の昇圧用コンデンサ４１２の端子には、直流電源５
０の正極端子側電位Ｖｃｃよりも高電位になる高電位点
電位Ｖｕが出力される。高電位点電位Ｖｕは第２の電流
増幅器４５，４６，４７に接続されている。
【００７７】また、第２の昇圧用コンデンサ４１２の容
量は第１の昇圧用コンデンサ４１１の容量の５倍以上に
されているが、充電を続けると、高電位点の電圧Ｖｕが
非常に高くなり、集積回路化されたトランジスタやダイ
オードの耐圧破壊を起こしてしまうことが分かった。そ
こで、高電位点電圧Ｖｕが所定値以上にならないよう
に、ダイオード４２５〜４２８による第１の電圧制限回
路で制限し、第２の昇圧用コンデンサ４１２への過剰な
電荷の充電を妨げ、不要な電荷を直流電源５０の正極端
子側に流すようにした。
【００７８】また、第２の増幅電流信号Ｈ１，Ｈ２，Ｈ
３は第２の昇圧用コンデンサ４１２の電荷を放電させる
ように作用する。起動時などの大電流動作時に第２の増
幅電流信号の値が大きくなり、第２の昇圧用コンデンサ
４１２の充電・蓄積電荷が不足し、高電圧出力器４１０
の出力電圧点の電位Ｖｕが著しく低下する場合もある。
そのため、電圧変換器５２を含めた回路動作が一時的に
不安定になり、起動動作が著しく阻害される恐れがあ
る。そこで、ダイオード４２９による第２の電圧制限回
路を設けて、高電圧出力器４１０の高電位点電圧Ｖｕが
直流電源５０の正極端子側電位Ｖｃｃより大幅に小さく
ならないように制限した。保護用に設けた第２の電圧制
限回路が動作すると、ダイオード４２９を介して第２の
電流増幅器４５，４６，４７に電流を供給するので、高
電圧出力器４１０の出力電圧Ｖｕはダイオード順方向電
圧程度の低下にとどまり、モータは安定に起動して短時
間に安定な制御状態になり、電流レベルはすみやかに小
さくなる。その結果、第２の電圧制限回路は通常制御時
には動作しない。
【００７９】その他の構成及び動作は、前述の実施の形
態１と同様であり、詳細な説明を省略する。
【００８０】本実施の形態では、高電圧出力器４１０に
よって直流電源５０の正極端子側電位Ｖｃｃよりも所定
値高い高電位点Ｖｕを作りだし、第２の電流増幅器４
５，４６，４７を構成するカレントミラー回路の出力用
ＰＮＰ型トランジスタ２６２，２７２，２８２の電流流
入端子側をこの高電位点Ｖｕに接続しているので、第２
のパワー増幅器１５，１６，１７の第２のＮＭＯＳ型パ
ワートランジスタ８５，８６，８７をそれぞれの通電時
点において確実に低動作電圧の飽和状態にできる（オン
電圧を０．１Ｖ程度まで小さくできる）。これにより、
第２のＮＭＯＳ型パワートランジスタ８５，８６，８７
における発熱が小さくなり、集積回路化に適した構成に
なっている。さらに、コイル２，３，４に供給できる駆
動電圧の最大値が大きくなり、電源電圧Ｖｃｃの有効利
用範囲が広くなる。これにより、高速までの回転駆動が
可能になる。特に、直流電源５０の電圧値Ｖｃｃが小さ
いときに、電圧の有効利用範囲が著しく改善され、その
効果が大きい。
【００８１】また、高電圧出力器４１０の出力電位Ｖｕ
がＶｃｃよりも所定値以上大きくならないように制限す
る第１の電圧制限回路を設けているので、図８の構成の
トランジスタやダイオードや抵抗を１チップの集積回路
化した場合に、耐圧破壊が生じなくなる。さらに、高電
圧出力器４１０の出力電位ＶｕがＶｃｃよりも所定値以
上小さくならないように制限する第２の電圧制限回路を
設けているので、モータ起動時などの大電流供給時でも
高電圧出力器４１０の出力電位Ｖｕが直流電源５０の正
極端子側電位Ｖｃｃ近くにとどまり、コイル２，３，４
に十分大きな起動電流が供給できる。これにより、高電
圧出力器４１０内において使用する第１の昇圧用コンデ
ンサや第２の昇圧用コンデンサの容量を小さくすること
も可能である。
【００８２】その他、本実施の形態においても、前述の
実施の形態１で得られた各種の利点がある。
【００８３】また、本実施の形態では、第１のパワー増
幅器１１，１２，１３と第２のパワー増幅器１５，１
６，１７と制御作成器４００と切換作成器３４と分配作
成器３６（第１の分配器３７と第２の分配器３８）と第
１の電流増幅器４１，４２，４３と第２の電流増幅器４
５，４６，４７と動作制御器５１と電圧変換器５２と高
電圧出力器４１０を含んで、３相の負荷（コイル２，
３，４）への駆動電流を供給する駆動回路を形成してい
る。
【００８４】（実施の形態３）図１０と図１１に本発明
の実施の形態３のモータを示す。図１０に全体構成を示
す。本実施の形態３では、前述の実施の形態２の高電圧
出力器の変形例を示す。その他の構成において、前述の
実施の形態１や実施の形態２と同様なものには同一の番
号を付し、詳細な説明を省略する。
【００８５】図１０の高電圧出力器４５０は、昇圧用イ
ンダクタと昇圧用コンデンサを含んで構成され、直流電
源５０の正極端子電位Ｖｃｃよりも高い高電位点電位Ｖ
ｕを作りだし、電圧変換器５２と第２の電流増幅器４
５，４６，４７に供給している。
【００８６】図１１に高電圧出力器４５０の具体的な構
成を示す。高電圧出力器４５０は、１００ｋＨｚ程度の
高周波パルス信号Ｐａを出力するパルス発生回路４６１
と、昇圧用インダクタ４５１と、昇圧用コンデンサ４５
２と、ダイオード４７５〜４７８からなる第１の電圧制
限回路と、ダイオード４７９からなる第２の電圧制限回
路を含んで構成されている。パルス発生回路４６１のパ
ルス信号Ｐａに応動してインバータ回路４６２，４６
５，４６６がディジタル的に変化する。パルス信号Ｐａ
が”Ｌ”の時にトランジスタ４６４と４６８がオンとな
り、トランジスタ４６４，４６８を介して昇圧用インダ
クタ４５１に電流が流れ、昇圧用インダクタ４５１に磁
気エネルギーを充電する。パルス信号Ｐａが”Ｈ”に変
わるとトランジスタ４６４，４６８がオフになり、昇圧
用インダクタ４５１に蓄積された磁気エネルギーによ
り、ダイオード４７０と４７１を介して直流電源５０の
負極端子側から昇圧用インダクタ４５１を通って昇圧用
コンデンサ４５２に電流を流す充電路が形成され、昇圧
用コンデンサ４５２を充電して電荷を蓄積する。その結
果、昇圧用コンデンサ４５２の端子には、直流電源５０
の正極端子側電位Ｖｃｃよりも高電位になる高電位点電
位Ｖｕが出力される。
【００８７】また、昇圧用コンデンサ４５２への充電を
続けると、高電位点の電圧Ｖｕが非常に高くなり、集積
回路化されたトランジスタやダイオードの耐圧破壊を引
き起こす。ダイオード４７５〜４７８による第１の電圧
制限回路は、高電位点電圧Ｖｕが所定値以上にならない
ように制限し、昇圧用コンデンサ４５２への過剰な電荷
を直流電源５０の正極端子側に流す。
【００８８】また、ダイオード４７９による第２の電圧
制限回路は、高電圧出力器４５０の高電位点電圧Ｖｕが
直流電源５０の正極端子側電位Ｖｃｃより大幅に小さく
ならないように制限した。保護用に設けた第２の電圧制
限回路が動作すると、ダイオード４７９を介して第２の
電流増幅器４５，４６，４７に電流を供給するので、高
電圧出力器４５０の出力電圧Ｖｕはダイオード順方向電
圧程度の低下にとどまり、モータは安定に起動して短時
間に安定な制御状態になり、電流レベルはすみやかに小
さくなる。その結果、第２の電圧制限回路は通常制御時
には動作しない。
【００８９】その他の構成及び動作は、前述の実施の形
態１もしくは実施の形態２と同様であり、詳細な説明を
省略する。
【００９０】本実施の形態では、昇圧用インダクタ４５
１に蓄積された磁気エネルギーを利用し、ダイオード４
７０と４７１を介して直流電源５０の負極端子側から昇
圧用インダクタ４５１を通って昇圧用コンデンサ４５２
への充電路を形成させることにより、昇圧用電力の回生
を行っている。通常制御状態において第１の電圧制限回
路が動作する場合が多いが、このような場合であって
も、昇圧用インダクタ４５１の磁気エネルギーは直流電
源５０の正極端子側に回生されるので、高電圧出力器４
５０における無駄な電力損失が著しく少なくなる。これ
により、高電圧出力器４５０の電力損失・発熱が小さく
なり、集積回路化が容易になる。
【００９１】さらに、本実施の形態でも、前述の実施の
形態と同様な各種の利点を得ることができる。
【００９２】また、本実施の形態では、第１のパワー増
幅器１１，１２，１３と第２のパワー増幅器１５，１
６，１７と制御作成器４００と切換作成器３４と分配作
成器３６（第１の分配器３７と第２の分配器３８）と第
１の電流増幅器４１，４２，４３と第２の電流増幅器４
５，４６，４７と動作制御器５１と電圧変換器５２と高
電圧出力器４５０を含んで、３相の負荷（コイル２，
３，４）への駆動電流を供給する駆動回路を形成してい
る。
【００９３】（実施の形態４）図１２に本発明の実施の
形態４のモータを示す。図１２に全体構成を示す。移動
体１は、たとえば、永久磁石の発生磁束により複数極の
界磁磁束を発生する界磁部を取り付けられたロータであ
る。３相コイル２，３，４は、固定体であるステータに
配設され、移動体１との相対関係に関して、電気的に所
定角度（電気的に１２０度相当）ずらされて配置されて
いる。３相コイル２，３，４は３相の駆動電流Ｉ１，Ｉ
２，Ｉ３により３相の交番磁束を発生し、移動体１との
相互作用によって駆動力を発生し、移動体１に駆動力を
与える。
【００９４】電力供給源である直流電源５０は、たとえ
ば、直流電圧源７０とスイッチ回路７１によって構成さ
れている。直流電源５０がオンの時には、スイッチ回路
７１はＴａ端子側に接続され、直流電圧源７０の直流電
圧を正極端子側（＋）と負極端子側（−）の間に出力す
る。直流電源５０がオフの時には、スイッチ回路７１は
Ｔｂ端子側に接続され、等価的に直流電源５０の正極端
子側と負極端子側は短絡状態になる。直流電源５０は、
通常オン状態にあるが、電源オフ時，緊急時もしくは異
常時にオフする。
【００９５】電圧変換器６５２は、２００ｋＨｚ程度の
高周波スイッチング動作を行うＮＭＯＳ型スイッチング
トランジスタ６６１を有している。ＮＭＯＳ型スイッチ
ングトランジスタ６６１は、二重拡散ＮチャンネルＭＯ
Ｓ−ＦＥＴトランジスタにより構成され、その電流流出
端子側から電流流入端子側に向けて、寄生素子として形
成されるスイッチングダイオード６６１ｄが等価回路的
に接続されている。ＮＭＯＳ型スイッチングトランジス
タ６６１の電流流入端子側は直流電源５０の正極端子側
（＋）に接続され、ＮＭＯＳ型スイッチングトランジス
タ６６１の電流流出端子側と直流電源５０の負極端子側
（−）の間にフライホイールダイオード６２が接続さ
れ、ＮＭＯＳ型スイッチングトランジスタ６６１の電流
流出端子側と電圧変換器６５２の正極出力端子側（Ｐ）
の間に整流用インダクタ６３と整流用コンデンサ６４か
らなるフィルタ回路が接続されている。整流用コンデン
サ６４は電圧変換器６５２の正極出力端子側と負極出力
端子側（Ｍ）の間に接続されている。直流電源５０の負
極端子側を電圧変換器６５２の負極出力端子側（Ｍ）と
なし、ＮＭＯＳ型スイッチングトランジスタ６６１を高
周波ＰＷＭ動作（パルス幅変調動作）することにより、
正極出力端子側の電位Ｖｍを可変制御する。これによ
り、直流電源５０から供給される直流電圧Ｖｃｃを電力
供給源として、直流電圧Ｖｃｃよりも低い直流電圧値Ｖ
ｍを作り出している。
【００９６】電圧変換器６５２の負極出力端子側には、
３個の第１のパワー増幅器１１，１２，１３の電流流出
端子側が共通接続されている。第１のパワー増幅器１１
は第１のＮＭＯＳ型パワートランジスタ８１とＮＭＯＳ
型トランジスタ９１による第１のパワー部カレントミラ
ー回路によって構成され、通電制御端子側に入力された
第１の電流増幅器４１の出力電流Ｆ１を所定の増幅して
出力する。ここでは、ＮＭＯＳ型パワートランジスタ８
１のセルサイズをＮＭＯＳ型トランジスタ９１のセルサ
イズの１００倍にして、およそ１０１倍の電流増幅率を
得ている。また、第１のＮＭＯＳ型パワートランジスタ
８１は二重拡散ＮチャンネルＭＯＳ−ＦＥＴトランジス
タによって構成され、その電流流出端子側から電流流入
端子側に向けて、寄生素子として形成される第１のパワ
ーダイオード８１ｄが等価回路的に接続されている。同
様に、第１のパワー増幅器１２は第１のＮＭＯＳ型パワ
ートランジスタ８２とＮＭＯＳ型トランジスタ９２によ
る第１のパワー部カレントミラー回路によって構成さ
れ、通電制御端子側に入力された第１の電流増幅器４２
の出力電流Ｆ２を所定の増幅して出力する（１０１倍の
電流増幅率）。第１のＮＭＯＳ型パワートランジスタ８
２は二重拡散ＮチャンネルＭＯＳ−ＦＥＴトランジスタ
によって構成され、その電流流出端子側から電流流入端
子側に向けて、寄生素子として形成される第１のパワー
ダイオード８２ｄが等価回路的に接続されている。同様
に、第１のパワー増幅器１３は第１のＮＭＯＳ型パワー
トランジスタ８３とＮＭＯＳ型トランジスタ９３による
第１のパワー部カレントミラー回路によって構成され、
通電制御端子側に入力された第１の電流増幅器４３の出
力電流Ｆ３を所定の増幅して出力する（１０１倍の電流
増幅率）。第１のＮＭＯＳ型パワートランジスタ８３は
二重拡散ＮチャンネルＭＯＳ−ＦＥＴトランジスタによ
って構成され、その電流流出端子側から電流流入端子側
に向けて、寄生素子として形成される第１のパワーダイ
オード８３ｄが等価回路的に接続されている。
【００９７】第１のＮＭＯＳ型パワートランジスタ８
１，８２，８３の各電流流出端子側は電圧変換器６５２
の負極出力端子側に共通接続され、各電流流入端子側を
コイル２，３，４の各電力供給端子に接続されている。
これにより、第１のパワー増幅器１１，１２，１３はそ
れぞれ各通電制御端子側への入力電流を増幅した電流を
コイル２，３，４の各電力供給端子に出力し、それぞれ
コイル２，３，４への駆動電流Ｉ１，Ｉ２，Ｉ３の負極
側電流を供給している。
【００９８】電圧変換器６５２の正極出力端子側には、
スイッチ器６７０と電流検出用の抵抗３１を介して、３
個の第２のパワー増幅器１５，１６，１７の電流流入端
子側が共通接続されている。第２のパワー増幅器１５は
第２のＮＭＯＳ型パワートランジスタ８５とＮＭＯＳ型
トランジスタ９５による第２のパワー部カレントミラー
回路によって構成され、通電制御端子側に入力された第
２の電流増幅器４５の出力電流Ｈ１を所定の増幅して出
力する。ここでは、ＮＭＯＳ型パワートランジスタ８５
のセルサイズをＮＭＯＳ型トランジスタ９５のセルサイ
ズの１００倍にして、およそ１０１倍の電流増幅率を得
ている。また、第２のＮＭＯＳ型パワートランジスタ８
５は二重拡散ＮチャンネルＭＯＳ−ＦＥＴトランジスタ
によって構成され、その電流流出端子側から電流流入端
子側に向けて、寄生素子として形成される第２のパワー
ダイオード８５ｄが等価回路的に接続されている。同様
に、第２のパワー増幅器１６は第２のＮＭＯＳ型パワー
トランジスタ８６とＮＭＯＳ型トランジスタ９６による
第２のパワー部カレントミラー回路によって構成され、
通電制御端子側に入力された第２の電流増幅器４６の出
力電流Ｈ２を所定の増幅して出力する（１０１倍の電流
増幅率）。第２のＮＭＯＳ型パワートランジスタ８６は
二重拡散ＮチャンネルＭＯＳ−ＦＥＴトランジスタによ
って構成され、その電流流出端子側から電流流入端子側
に向けて、寄生素子として形成される第２のパワーダイ
オード８６ｄが等価回路的に接続されている。同様に、
第２のパワー増幅器１７は第２のＮＭＯＳ型パワートラ
ンジスタ８７とＮＭＯＳ型トランジスタ９７による第２
のパワー部カレントミラー回路によって構成され、通電
制御端子側に入力された第２の電流増幅器４７の出力電
流Ｈ３を所定の増幅して出力する（１０１倍の電流増幅
率）。第２のＮＭＯＳ型パワートランジスタ８７は二重
拡散ＮチャンネルＭＯＳ−ＦＥＴトランジスタによって
構成され、その電流流出端子側から電流流入端子側に向
けて、寄生素子として形成される第２のパワーダイオー
ド８７ｄが等価回路的に接続されている。
【００９９】第２のＮＭＯＳ型パワートランジスタ８
５，８６，８７の各電流流入端子側は抵抗３１を介して
電圧変換器６５２の正極出力端子側に共通接続され、各
電流流出端子側をコイル２，３，４の各電力供給端子に
接続されている。これにより、第２のパワー増幅器１
５，１６，１７はそれぞれ各通電制御端子側への入力電
流を増幅した電流をコイル２，３，４の各電力供給端子
に出力し、それぞれコイル２，３，４への駆動電流Ｉ
１，Ｉ２，Ｉ３の正極側電流を供給している。
【０１００】スイッチ器６７０はＮＭＯＳ型スイッチト
ランジスタ６７１を含んで構成され、ＮＭＯＳ型スイッ
チトランジスタ６７１の電流流入端子側は電圧変換器６
５２の正極出力端子側に接続され、その電流流出端子側
は抵抗３１を介して第２のＮＭＯＳ型パワートランジス
タ８５，８６，８７の共通接続端子側に接続され、その
通電制御端子側は高電圧出力器５３の高電位点Ｖｕに接
続されている。直流電源５０がオンの時には、高電圧出
力器５３は高電位点Ｖｕを出力しているので、ＮＭＯＳ
型スイッチトランジスタ６７１はオンになる。直流電源
５０がオフになると、高電圧出力器５３は出力電位Ｖｕ
も零になるので、ＮＭＯＳ型スイッチトランジスタ６７
１はオフになる。ここでは、ＮＭＯＳ型スイッチトラン
ジスタ６７１は二重拡散ＮチャンネルＭＯＳ−ＦＥＴト
ランジスタによって構成され、ドレイン端子とソース端
子を逆接続されているので、電流流入端子側から電流流
出端子側に向けて、寄生素子として形成されるスイッチ
ダイオード６７１ｄが等価回路的に接続されている。Ｎ
ＭＯＳ型スイッチトランジスタ６７１がオンの時にはス
イッチダイオード６７１ｄの両端が短絡され、ＮＭＯＳ
型スイッチトランジスタ６７１がオフの時にはスイッチ
ダイオード６７１ｄが逆流素子ダイオードとして働くよ
うにしている。しかし、スイッチダイオード６７１ｄが
存在しなくても、動作上は問題ない。
【０１０１】制御作成器３０は、電流検出用の抵抗３１
とレベル変換回路３２からなる電流検出部および比較増
幅部３３によって構成されている。駆動電流Ｉ１，Ｉ
２，Ｉ３の正極側電流の合成値に相当するコイルへの合
成供給電流Ｉｖは、電流検出用の抵抗３１の電圧降下と
して検出され、レベル変換回路３２は合成供給電流Ｉｖ
に応動した電流検出信号Ｂｖを出力する。比較増幅部３
３は、指令信号Ａｃと電流検出信号Ｂｖを比較し、両者
の差に応動した第１の制御電流信号Ｃ１と第２の制御電
流信号Ｃ２を出力する。制御作成器３０の具体的な構成
は、前述の図３に示したものと同様であり、詳細な説明
を省略する。
【０１０２】切換作成器３４は、３相コイルに３相電流
を流すために、滑らかに変化する３相の切換電流信号Ｄ
１，Ｄ２，Ｄ３を出力する。切換作成器３４の具体的な
構成は、前述の図２に示したものと同様であり、詳細な
説明を省略する（この例では、切換作成器３４は位置検
出部１００と切換信号部１０１によって構成されてい
る）。
【０１０３】分配作成器３６は、第１の分配部３７と第
２の分配部３８を含んで構成されている。第１の分配部
３７は、切換作成器３４の３相の切換電流信号Ｄ１，Ｄ
２，Ｄ３に応動して制御作成器３０の第１の制御電流信
号Ｃ１を分配し、滑らかに変化する３相の第１の分配電
流信号Ｅ１，Ｅ２，Ｅ３を作り出す。第２の分配部３８
は、切換作成器３４の３相の切換電流信号Ｄ１，Ｄ２，
Ｄ３に応動して制御作成器３０の第２の制御電流信号Ｃ
２を分配し、滑らかに変化する３相の第２の分配電流信
号Ｇ１，Ｇ２，Ｇ３を作り出す。分配作成器３６の具体
的な構成は、前述の図４に示したものと同様であり、詳
細な説明を省略する。
【０１０４】分配作成器３６の第１の分配電流信号Ｅ
１，Ｅ２，Ｅ３は、それぞれ第１の電流増幅器４１，４
２，４３に入力される。第１の電流増幅器４１，４２，
４３は、それぞれ第１の分配電流信号Ｅ１，Ｅ２，Ｅ３
を所定倍の電流増幅して第１の増幅電流信号Ｆ１，Ｆ
２，Ｆ３を作りだし、第１のパワー増幅器１１，１２，
１３の各通電制御端子側に供給する。第１のＮＭＯＳ型
パワートランジスタ８１，８２，８３をそれぞれ含んで
構成された第１のパワー増幅器１１，１２，１３は、３
相の第１の増幅電流信号Ｆ１，Ｆ２，Ｆ３をそれぞれ電
流増幅し、各電流流入端子側よりコイル２，３，４に駆
動電流Ｉ１，Ｉ２，Ｉ３の負極側電流を供給する。第１
のＮＭＯＳ型パワートランジスタ８１，８２，８３の電
流流出端子側は共通接続され、電圧変換器６５２の負極
出力端子側（Ｍ）に接続されている。第１の電流増幅器
４１，４２，４３の具体的な構成は、前述の図５に示し
たものと同様であり、詳細な説明を省略する。
【０１０５】分配作成器３６の第２の分配電流信号Ｇ
１，Ｇ２，Ｇ３は、それぞれ第２の電流増幅器４５，４
６，４７に入力される。第２の電流増幅器４５，４６，
４７は、それぞれ第２の分配電流信号Ｇ１，Ｇ２，Ｇ３
を所定倍の電流増幅して第２の増幅電流信号Ｈ１，Ｈ
２，Ｈ３を作りだし、第２のパワー増幅器１５，１６，
１７の各通電制御端子側に供給する。第２のＮＭＯＳ型
パワートランジスタ８５，８６，８７をそれぞれ含んで
構成された第２のパワー増幅器１５，１６，１７は、３
相の第２の増幅電流信号Ｈ１，Ｈ２，Ｈ３をそれぞれ電
流増幅し、各電流流入端子側よりコイル２，３，４に駆
動電流Ｉ１，Ｉ２，Ｉ３の正極側電流を供給する。第２
のＮＭＯＳ型パワートランジスタ８５，８６，８７の電
流流入端子側は共通接続され、スイッチ器６７０と抵抗
３１を介して電圧変換器６５２の正極出力端子側（Ｐ）
に接続されている。第２の電流増幅器４５，４６，４７
の具体的な構成は、前述の図６に示したものと同様であ
り、詳細な説明を省略する。
【０１０６】動作制御器５１は、第１のＮＭＯＳ型パワ
ートランジスタ８１，８２，８３の電流流入端子側と電
流流出端子側の間の３相の動作電圧を検出し、最小な動
作電圧値に応動した動作検出信号Ｖｄを出力する。電圧
変換器６５２は、ＰＷＭ部６５において動作制御器５１
の動作検出信号Ｖｄに応動したパルス幅を有する所定の
高周波のＰＷＭ信号Ｓｗ（パルス幅変調信号）を作り、
ＮＭＯＳ型スイッチングトランジスタ６６１を高周波ス
イッチング動作させる（ＮＭＯＳ型スイッチングトラン
ジスタ６６１が常時オン状態になる場合も含んでい
る）。すなわち、動作制御器５１の動作検出信号Ｖｄに
応動して電圧変換器６５２のＮＭＯＳ型スイッチングト
ランジスタ６６１のＰＷＭスイッチング動作が制御され
る。電圧変換器６５２は、直流電源５０の直流電圧Ｖｃ
ｃを電力供給源として、ＮＭＯＳ型スイッチングトラン
ジスタ６６１のＰＷＭスイッチング動作に応動した変換
直流電圧Ｖｍを作り出す。また、高電圧出力器５３は、
高周波パルス信号に応動して昇圧用コンデンサに充電・
蓄積させることにより、直流電源５０の正極端子側電位
Ｖｃｃよりも高い高電位点電位Ｖｕを作り出す。高電圧
出力器５３の高電位点電位Ｖｕは電圧変換器６５２に供
給され、ＮＭＯＳ型スイッチングトランジスタ６６１の
通電制御端子側（ゲート端子）をアース電位から高電位
Ｖｕまでスイングさせ、ＮＭＯＳ型スイッチングトラン
ジスタ６６１を完全にオン・オフ動作させるのに使用さ
れる。動作制御器５１と電圧変換器６５２と高電圧出力
器５３の具体的な構成は、前述の図７に示したものと同
様であり、詳細な説明を省略する。
【０１０７】電圧取出器５５は、出力側を共通接続され
た第１の取出ダイオード７５と第２の取出ダイオード７
６を含んで構成されている。第１の取出ダイオード７５
の入力側は、第２のＮＭＯＳ型パワートランジスタ８
５，８６，８７の電流流入端子側（スイッチ器６７０の
ＮＭＯＳ型スイッチトランジスタ６７１の電流流出端子
側も含む）に接続されている。第２の取出ダイオード７
６の入力側は、直流電源５０の正極端子側に接続されて
いる。電圧取出器５５の正極側の出力端子Ｘｆは第１の
取出ダイオード７５と第２の取出ダイオード７６の共通
接続端子側であり、電圧取出器５５の負極側の出力端子
Ｘｇは第１のＮＭＯＳ型パワートランジスタ８１，８
２，８３の電流流出端子側である。これにより、第２の
ＮＭＯＳ型パワートランジスタの電流流入端子側と第１
のＮＭＯＳ型パワートランジスタの電流流出端子側の間
に生じる端子間直流電圧を直流電源５０の出力直流電圧
Ｖｃｃと比較し、両者の内で大きい方の電圧値に応動し
た直流電圧を電圧取出器５５の出力端子ＸｆとＸｇ間に
取り出している。
【０１０８】通常、直流電源５０はオンであり、電圧取
出器５５の出力端子Ｘｆ，Ｘｇ間には直流電源５０の直
流電圧Ｖｃｃに応動した直流電圧が出力されている。し
かし、緊急時に直流電源５０がオフした時には、Ｖｃｃ
が零になり、高電圧出力器５３の出力電位Ｖｕも零にな
り、電圧変換器６５２のＮＭＯＳ型スイッチングトラン
ジスタ６６１やスイッチ器６７０のＮＭＯＳ型スイッチ
トランジスタ６７１もオフになる。このとき、移動体１
の動き（たとえば、モータ回転）によってコイル２，
３，４には３相の逆起電力が生じている。第１のパワー
ダイオード８１ｄ，８２ｄ，８３ｄと第２のパワーダイ
オード８５ｄ，８６ｄ，８７ｄは、コイル２，３，４に
生じている逆起電力による電圧信号を整流し、第２のＮ
ＭＯＳ型パワートランジスタの電流流入端子側と第１の
ＮＭＯＳ型パワートランジスタの電流流出端子側の間に
整流直流電圧を出力する。スイッチ器６７０のＮＭＯＳ
型スイッチトランジスタ６７１がオフであるから、電圧
取出器５５は第１の取出ダイオード７５を介して整流直
流電圧を出力端子Ｘｆ，Ｘｇ間に出力する。すなわち、
電圧取出器５５は、直流電源５０がオフした時に（スイ
ッチ回路７１がＴａ端子側からＴｂ端子側に切り替わっ
た場合）、コイル２，３，４に生じている３相の逆起電
力を第１のパワーダイオード８１ｄ，８２ｄ，８３ｄや
第２のパワーダイオード８５ｄ，８６ｄ，８７ｄを介し
て整流した直流電圧を出力端子Ｘｆ，Ｘｇ間に取り出し
ている。
【０１０９】次に、図１２のモータの全体的な動作につ
いて、簡単に説明する。切換作成器３４は、滑らかに変
化する３相の切換電流信号Ｄ１，Ｄ２，Ｄ３を作りだ
し、分配作成器３６に供給する。分配作成器３６の第１
の分配器３７は、制御作成器３０の第１の制御電流信号
Ｃ１を３相の切換電流信号Ｄ１，Ｄ２，Ｄ３に応動して
分配し、３相の第１の分配電流信号Ｅ１，Ｅ２，Ｅ３を
出力する。第１の電流増幅器４１，４２，４３は、それ
ぞれ第１の分配電流信号Ｅ１，Ｅ２，Ｅ３を所定倍の電
流増幅し、第１の増幅電流信号Ｆ１，Ｆ２，Ｆ３を出力
し、第１のパワー増幅器１１，１２，１３の各通電制御
端子側に供給する。第１のパワー増幅器１１，１２，１
３の第１のＮＭＯＳ型パワートランジスタ８１，８２，
８３は、それぞれ第１の増幅電流信号Ｆ１，Ｆ２，Ｆ３
を電流増幅し、３相のコイル２，３，４に駆動電流Ｉ
１，Ｉ２，Ｉ３の負極側電流を供給する。
【０１１０】一方、分配作成器３６の第２の分配器３８
は、制御作成器３０の第２の制御電流信号Ｃ２を３相の
切換電流信号Ｄ１，Ｄ２，Ｄ３に応動して分配し、３相
の第２の分配電流信号Ｇ１，Ｇ２，Ｇ３を出力する。第
２の電流増幅器４５，４６，４７は、それぞれ第２の分
配電流信号Ｇ１，Ｇ２，Ｇ３を所定倍の電流増幅し、第
２の増幅電流信号Ｈ１，Ｈ２，Ｈ３を出力し、第２のパ
ワー増幅器１５，１６，１７の各通電制御端子側に供給
する。第２のパワー増幅器１５，１６，１７の第２のＮ
ＭＯＳ型パワートランジスタ８５，８６，８７は、それ
ぞれ第２の増幅電流信号Ｈ１，Ｈ２，Ｈ３を電流増幅
し、３相のコイル２，３，４に駆動電流Ｉ１，Ｉ２，Ｉ
３の正極側電流を供給する。
【０１１１】制御作成器３０の電流検出用の抵抗３１
は、駆動電流Ｉ１，Ｉ２，Ｉ３の正極側電流の合成値で
ある合成供給電流Ｉｖを検出し、レベル変換回路３２を
介して合成供給電流Ｉｖに応動した電流検出信号Ｂｖを
作りだす。比較増幅部３３は、指令信号Ａｃと電流検出
信号Ｂｖを比較し、その比較結果に応動した第１の制御
電流信号Ｃ１と第２の制御電流信号Ｃ２を出力する。第
１の制御電流信号Ｃ１と第２の制御電流信号Ｃ２は比例
関係にある（ここでは、Ｃ２の絶対値はＣ１の絶対値の
２倍の大きさになっている）。その結果、制御作成器３
０と第１の分配器３７と第１の電流増幅器４１，４２，
４３と第１のパワー増幅器１１，１２，１３によって、
合成供給電流Ｉｖを指令信号Ａｃに応動した所定値にす
る帰還ループが構成され、コイル２，３，４への供給電
流が制御される。また、制御作成器３０と第２の分配器
３８と第２の電流増幅器４５，４６，４７と第２のパワ
ー増幅器１５，１６，１７は、第２の電流増幅器４５，
４６，４７や第２のパワー増幅器１５，１６，１７を部
分的に飽和動作させながら（正確には第２の電流増幅器
４５，４６，４７の出力トランジスタが飽和動作す
る）、滑らかに変化する駆動電流Ｉ１，Ｉ２，Ｉ３の正
極側電流をコイル２，３，４に供給している。このと
き、電流検出信号Ｂｖからみた第１のパワー増幅器の出
力電流までの伝達利得（比較増幅部３３と第１の分配器
３７と第１の電流増幅器４１，４２，４３と第１のパワ
ー増幅器１１，１２，１３のフォーワード利得）に較べ
て、電流検出信号Ｂｖからみた第２のパワー増幅器の出
力電流までの伝達利得（比較増幅部３３と第２の分配器
３８と第２の電流増幅器４５，４６，４７と第２のパワ
ー増幅器１５，１６，１７のフォーワード利得）を大き
くし、全体の回路動作の安定化をはかっている。すなわ
ち、第２の電流増幅器や第２のパワー増幅器を部分的に
確実に飽和動作させて、第１のパワー増幅器内の第１の
ＮＭＯＳ型パワートランジスタによりコイルへの供給電
流を制御することを可能にした。このとき、第２の電流
増幅器４５，４６，４７と第２のパワー増幅器１５，１
６，１７を低動作電圧にて飽和動作させているので、第
２のパワー増幅器１５，１６，１７の第２のＮＭＯＳ型
パワートランジスタ８５，８６，８７における電力損失
・発熱は小さくなる。
【０１１２】対応する相の第１の分配電流信号Ｅ１と第
２の分配電流信号Ｇ１は、１８０゜の位相差をもって相
補的に流れるので、第１の増幅電流信号Ｆ１と第２の増
幅電流信号Ｈ１は相補的な電流になり、第１のパワー増
幅器１１の第１のＮＭＯＳ型パワートランジスタ８１と
第２のパワー増幅器１５の第２のＮＭＯＳ型パワートラ
ンジスタ８５も相補的に動作する。従って、滑らかに連
続的に変化する両方向の駆動電流Ｉ１がコイル２に供給
される。同様に、第１の分配電流信号Ｅ２と第２の分配
電流信号Ｇ２が１８０゜の位相差をもって相補的に流れ
るので、第１の増幅電流信号Ｆ２と第２の増幅電流信号
Ｈ２は相補的な電流になり、第１のパワー増幅器１２の
第１のＮＭＯＳ型パワートランジスタ８２と第２のパワ
ー増幅器１６の第２のＮＭＯＳ型パワートランジスタ８
６も相補的に動作する。従って、滑らかに連続的に変化
する両方向の駆動電流Ｉ２がコイル３に供給される。同
様に、第１の分配電流信号Ｅ３と第２の分配電流信号Ｇ
３が１８０゜の位相差をもって相補的に流れるので、第
１の増幅電流信号Ｆ３と第２の増幅電流信号Ｈ３は相補
的な電流になり、第１のパワー増幅器１３の第１のＮＭ
ＯＳ型パワートランジスタ８３と第２のパワー増幅器１
７の第２のＮＭＯＳ型パワートランジスタ８７も相補的
に動作する。従って、滑らかに連続的に変化する両方向
の駆動電流Ｉ３がコイル４に供給される。このように、
同一相の第１のＮＭＯＳ型パワートランジスタと第２の
ＮＭＯＳ型パワートランジスタが同時に通電状態になる
ことがない。すなわち、第１のＮＭＯＳ型パワートラン
ジスタと第２のＮＭＯＳ型パワートランジスタの間の短
絡電流が発生しない。その結果、パワートランジスタの
過剰な発熱や過電流による破壊が生じなくなり、集積回
路化しても破壊や異常現象は生じない。また、滑らかに
変化する連続的な駆動電流Ｉ１，Ｉ２，Ｉ３がコイル
２，３，４に供給されるので、コイル２，３，４におけ
るスパイク電圧の発生もなく、寄生素子である第１のパ
ワーダイオード８１ｄ，８２ｄ，８３ｄや第２のパワー
ダイオード８５ｄ，８６ｄ，８７ｄを通じた異常電流が
流れることもない。従って、モータの発生駆動力の脈動
は著しく小さくなる。
【０１１３】電圧変換器６５２は、ＮＭＯＳ型スイッチ
ングトランジスタ６６１を高周波ＰＷＭ動作させ、正極
出力端子側と負極出力端子側の間の変換直流電圧Ｖｍを
可変制御する。動作制御器５１は通電時の第１のＮＭＯ
Ｓ型パワートランジスタ８１，８２，８３の３相の動作
電圧の内で最小動作電圧を検出し、動作制御器５１の出
力信号Ｖｄに応動して電圧変換器６５２の正極出力端子
側電位Ｖｍが可変制御される。これにより、第１のパワ
ー増幅器１１，１２，１３の第１のＮＭＯＳ型パワート
ランジスタ８１，８２，８３の通電時の動作電圧は所定
の小さな値に制御される。その結果、第１のパワー増幅
器１１，１２，１３の第１のＮＭＯＳ型パワートランジ
スタにおける電力損失・発熱は小さくなる。また、ＰＷ
Ｍ動作するＮＭＯＳ型スイッチングトランジスタ６６１
と整流用インダクタ６３を用いて電圧変換しているの
で、電圧変換器６５２における電力損失は小さい。特
に、高電圧出力器５３によって直流電源５０の正極端子
側電位Ｖｃｃよりも高くなる高電位点Ｖｕを作り、０Ｖ
からＶｕの間で変化するＰＷＭ信号ＳｗをＮＭＯＳ型ス
イッチングトランジスタ６６１の通電制御端子側に加え
ている。従って、ＮＭＯＳ型スイッチングトランジスタ
６６１は完全にオン・オフ動作し、ＮＭＯＳ型スイッチ
ングトランジスタ６６１の発熱も極めて小さくなる。
【０１１４】また、緊急時に直流電源５０がオフした時
に、スイッチ器６７０のＮＭＯＳ型スイッチトランジス
タ６７１がオフになるから、コイル２，３，４に生じて
いる３相の逆起電力を第１のパワーダイオード８１ｄ，
８２ｄ，８３ｄや第２のパワーダイオード８５ｄ，８６
ｄ，８７ｄを介して整流した直流電圧を、電圧取出器５
５の端子ＸｆとＸｇの間に出力する。この電圧取出器５
５の出力電圧を用いて、緊急時の各種の退避処理を行う
ことが可能である。
【０１１５】本実施の形態では、集積回路化に好適のモ
ータ構成になっている。パワー素子としてＮＭＯＳ型ス
イッチングトランジスタとＮＭＯＳ型パワートランジス
タとＮＭＯＳ型スイッチトランジスタを使用して構成し
ているので、製造コストも安く、小さなチップ上に集積
回路化することが可能である。特に、最近の検討によ
り、ＮＭＯＳ型スイッチングトランジスタとＮＭＯＳ型
パワートランジスタとＮＭＯＳ型スイッチトランジスタ
を低コストに同一チップ上に集積回路化して実現できる
目処がたってきた。また、制御作成器３０，切換作成器
３４，分配作成器３６，３個の第１の電流増幅器４１，
４２，４３，３個の第２の電流増幅器４５，４６，４
７，動作制御器５１，電圧変換器６５２，高電圧出力器
５３のトランジスタやダイオードや抵抗を、上記のＮＭ
ＯＳ型パワートランジスタと同一のチップ上に集積化す
ることも容易にできる。
【０１１６】また、第１のＮＭＯＳ型パワートランジス
タや第２のＮＭＯＳ型パワートランジスタとして二重拡
散ＮチャンネルＭＯＳ−ＦＥＴトランジスタを使用する
ならば、チップサイズが小さく、集積回路化に向いてい
る。さらに、二重拡散ＮチャンネルＭＯＳ−ＦＥＴトラ
ンジスタを使用した場合には、各ＮＭＯＳ型パワートラ
ンジスタの電流流出端子側から電流流入端子側に向けて
寄生素子であるダイオードが形成され、パワーダイオー
ドとして使用可能である。従って、パワーダイオードの
ためのチップ面積は実質的に零になる。また、ＮＭＯＳ
型スイッチングトランジスタやＮＭＯＳ型スイッチトラ
ンジスタを二重拡散ＮチャンネルＭＯＳ−ＦＥＴトラン
ジスタによって構成した場合に、寄生素子としてスイッ
チングダイオードやスイッチダイオードが形成される
が、これらの寄生ダイオードが不都合を生じることはな
い。
【０１１７】また、各パワー素子における発熱を極めて
小さくし、集積回路化に適した構成にしている。第２の
パワー増幅器１５，１６，１７の第２のＮＭＯＳ型パワ
ートランジスタ８５，８６，８７は、第２の電流増幅器
４５，４６，４７の出力用トランジスタの動作を含めて
考えると、通電時に飽和動作しているので、第２のＮＭ
ＯＳ型パワートランジスタ８５，８６，８７における電
力損失は非常に小さい。また、電流検出用の抵抗３１に
おける電圧降下は、第２のＮＭＯＳ型パワートランジス
タ８５，８６，８７の電力損失をさらに小さくしてい
る。第１のパワー増幅器１１，１２，１３の第１のＮＭ
ＯＳ型パワートランジスタ８１，８２，８３の通電時の
動作電圧は、動作制御器５１と電圧変換器６５２によっ
て所定の小さな電圧値に制御されている。従って、第１
のＮＭＯＳ型パワートランジスタ８１，８２，８３の電
力損失は非常に小さい。電圧変換器６５２は、ＮＭＯＳ
型スイッチングトランジスタ６６１を２００ｋＨｚ程度
で高周波ＰＷＭ動作をさせて電圧変換をしているので、
電圧変換に伴う電力損失も非常に小さい。さらに、ＮＭ
ＯＳ型スイッチングトランジスタ６６１はその通電制御
端子（ゲート端子）の電圧信号Ｓｗの電圧スイングによ
りＰＷＭ動作をするので、通電制御端子側への電流供給
は極めて少なく、電力損失はほとんど生じない（ＮＰＮ
型トランジスタやＰＮＰ型トランジスタではベース電流
による電力損失が生じる）。また、ＮＭＯＳ型スイッチ
ングトランジスタ６６１の通電制御端子側に加えるＰＷ
Ｍ信号Ｓｗを０ＶからＶｕの間でスイングさせているの
で、ＮＭＯＳ型スイッチングトランジスタ６６１は完全
にオン・オフ動作する。従って、第１のＮＭＯＳ型パワ
ートランジスタや第２のＮＭＯＳ型パワートランジスタ
やＮＭＯＳ型スイッチングトランジスタにおける電力損
失・発熱が極めて小さく、これらを１チップに集積回路
化することが可能になる。また、放熱板等の発熱対策は
不要になる。
【０１１８】また、ＮＭＯＳ型スイッチングトランジス
タ６６１は、ＮＰＮ型トランジスタやＰＮＰ型トランジ
スタに比較して高周波のスイッチング動作が可能であ
り、ＰＷＭ周波数を高くすることにより、整流用インダ
クタ６３や整流用コンデンサ６４を小形・小容量にする
ことが可能である。
【０１１９】また、高電圧出力器５３の出力電位Ｖｕが
Ｖｃｃよりも所定値以上大きくならないように制限する
第１の電圧制限回路を設けているので、図１の構成のト
ランジスタやダイオードや抵抗を１チップの集積回路化
した場合に、耐圧破壊が生じなくなる。
【０１２０】なお、本実施の形態では、第２のパワー増
幅器１５，１６，１７の第２のＮＭＯＳ型パワートラン
ジスタ８５，８６，８７を低動作電圧の飽和動作させ、
第１のパワー増幅器１１，１２，１３の第１のＮＭＯＳ
型パワートランジスタ８１，８２，８３の動作電圧に応
動して電圧変換器６５２のＮＭＯＳ型スイッチングトラ
ンジスタ６６１をＰＷＭ動作させるようにしたが、この
ような構成に限定されるものではない。たとえば、第１
のパワー増幅器１１，１２，１３の第１のＮＭＯＳ型パ
ワートランジスタ８１，８２，８３を低動作電圧の飽和
動作させ、第２のパワー増幅器１５，１６，１７の第２
のＮＭＯＳ型パワートランジスタ８５，８６，８７の動
作電圧を動作制御器によって検出し、第２のＮＭＯＳ型
パワートランジスタ８５，８６，８７の動作電圧に応動
して電圧変換器のＮＭＯＳ型スイッチングトランジスタ
をＰＷＭ動作させてもよい。
【０１２１】すなわち、電流検出信号Ｂｖからみた第２
のパワー増幅器の出力電流までの伝達利得（比較増幅部
と第２の分配器と第２の電流増幅器と第２のパワー増幅
器のフォーワード利得）に較べて、電流検出信号Ｂｖか
らみた第１のパワー増幅器の出力電流までの伝達利得
（比較増幅部と第１の分配器と第１の電流増幅器と第１
のパワー増幅器のフォーワード利得）を大きくし、第１
のパワー増幅器の第１のＮＭＯＳ型パワートランジスタ
を部分的に飽和動作させる。制御作成器と第２の分配器
と第２の電流増幅器と第２のパワー増幅器によって、合
成供給電流Ｉｖを指令信号Ａｃに応動した所定値にする
帰還ループを構成し、コイルへの供給電流を制御する。
動作制御器は通電時の第２のＮＭＯＳ型パワートランジ
スタの３相の動作電圧の内で最小動作電圧を検出し、動
作制御器の出力信号Ｖｄに応動して電圧変換器のＮＭＯ
Ｓ型スイッチングトランジスタのＰＷＭ動作を制御す
る。これにより、第２のパワー増幅器の第２のＮＭＯＳ
型パワートランジスタの通電時の動作電圧は所定の小さ
な値に制御される。その結果、飽和動作する第１のパワ
ー増幅器の第１のＮＭＯＳ型パワートランジスタにおけ
る発熱は小さく、所定の小さな動作電圧になる第２のパ
ワー増幅器の第２のＮＭＯＳ型パワートランジスタにお
ける発熱は小さく、さらに、ＰＷＭ動作する電圧変換器
のＮＭＯＳ型スイッチングトランジスタの発熱も小さ
い。
【０１２２】また、本実施の形態では、制御作成器３０
は合成供給電流Ｉｖに応動した電流検出信号Ｂｖを得る
電流検出部（抵抗３１とレベル変換回路３２）と、電流
検出信号Ｂｖと指令信号Ａｃを比較して比較結果に応動
した第１の制御電流信号Ｃ１と第２の制御電流信号Ｃ２
を出力する比較増幅部３３を含んで構成している。第１
の制御電流信号Ｃ１に応動した第１の分配電流信号Ｅ
１，Ｅ２，Ｅ３を用いて第１のパワー増幅器１１，１
２，１３の第１のＮＭＯＳ型パワートランジスタ８１，
８２，８３の通電を制御し、第２の制御電流信号Ｃ２に
応動した第２の分配電流信号Ｇ１，Ｇ２，Ｇ３を用いて
第２のパワー増幅器１５，１６，１７の第２のＮＭＯＳ
型パワートランジスタ８５，８６，８７の通電を制御す
る。これにより、指令信号Ａｃに応動した正確な駆動電
流をコイル２，３，４に供給することができる。このと
き、電流路の切換はアナログ的に滑らかに行っているの
で、駆動電流Ｉ１，Ｉ２，Ｉ３は滑らかに変化し、電流
路の切り換わりに伴う駆動電流の脈動や駆動力の脈動は
生じない。
【０１２３】また、本実施の形態では、第１の電流増幅
器４１，４２，４３を同一形式の第１の増幅部カレント
ミラー回路によって構成し、第２の電流増幅器４５，４
６，４７を同一形式の第２の増幅部カレントミラー回路
によって構成し、第２の増幅部カレントミラー回路の出
力用トランジスタ２６２，２７２，２８２の電流流入端
子側を直流電源５０の正極端子側に接続した。これによ
り、電圧変換器６５２の正極出力端子側の電位Ｖｍが変
化してＶｃｃに近づいても、第２の電流増幅器や第２の
ＮＭＯＳ型パワートランジスタは安定な動作を行い、滑
らかに変化するアナログ的な駆動電流をコイルに供給で
きる。
【０１２４】また、本実施の形態では、各第１のパワー
増幅器１１，１２，１３を第１のＭＯＳ型パワートラン
ジスタを含んだＭＯＳ型トランジスタによる第１のパワ
ー部カレントミラー回路によって構成しているので、第
１のパワー増幅器１１，１２，１３の電流増幅率のバラ
ツキは極めて小さくなる。各第２のパワー増幅器１５，
１６，１７を第２のＭＯＳ型パワートランジスタを含ん
だＭＯＳ型トランジスタによる第２のパワー部カレント
ミラー回路によって構成しているので、第２のパワー増
幅器１５，１６，１７の電流増幅率のバラツキは極めて
小さくなる。従って、電流路の切換を安定に滑らかにす
ることができる。さらに、制御作成器３０の第１の制御
電流信号Ｃ１と第２の制御電流信号Ｃ２を比例して変化
させることにより、第１のＭＯＳ型パワートランジスタ
もしくは第２のＭＯＳ型パワートランジスタの一方を確
実に低動作電圧の飽和動作させ、第１のＭＯＳ型パワー
トランジスタもしくは第２のＭＯＳ型パワートランジス
タの他方によってコイルへの合成供給電流Ｉｖを指令信
号Ａｃに応動して高精度に制御することができる。ま
た、高精度の電流制御を行う第１のＭＯＳ型パワートラ
ンジスタもしくは第２のＭＯＳ型パワートランジスタの
動作電圧に応動してＭＯＳ型スイッチングトランジスタ
のスイッチング動作を制御することにより、電流制御を
乱すことなく、電流制御を行っているＭＯＳ型パワート
ランジスタの動作電圧を活性動作する所定の小さな値に
高精度に制御できる。
【０１２５】このように、第１のパワー増幅器を第１の
ＭＯＳ型パワートランジスタを含んだＭＯＳ型トランジ
スタによる第１のパワー部カレントミラー回路によって
構成し、第２のパワー増幅器を第２のＭＯＳ型パワート
ランジスタを含んだＭＯＳ型トランジスタによる第２の
パワー部カレントミラー回路によって構成するならば、
集積回路化に適しており、電流増幅率のバラツキが著し
く少なくなる。その結果、指令信号に応動して合成供給
電流を制御する第１のＭＯＳ型パワートランジスタもし
くは第２のＭＯＳ型パワートランジスタの動作が安定す
る。そのため、合成供給電流を制御するＭＯＳ型パワー
トランジスタの動作電圧に応動してＭＯＳ型スイッチン
グトランジスタの高速なスイッチング動作を制御するこ
とにより、高精度な電圧制御が可能になる。さらに、Ｍ
ＯＳ型パワートランジスタやＭＯＳ型スイッチングトラ
ンジスタにＮチャンネルのＮＭＯＳ型パワートランジス
タやＮＭＯＳ型スイッチングトランジスタを用いるなら
ば、集積化した時のチップサイズを小さくできる利点も
ある。しかし、ＭＯＳ型トランジスタによるパワー部カ
レントミラー回路の構成は、ＰチャンネルのＰＭＯＳ型
パワートランジスタを含んだＰＭＯＳ型トランジスタに
よるカレントミラー回路を用いて構成しても良い。ま
た、ＭＯＳ型スイッチングトランジスタにＰチャンネル
のＰＭＯＳ型スイッチングトランジスタを用いても良
い。
【０１２６】このように、ＭＯＳ型パワートランジスタ
を含んだＭＯＳ型トランジスタによる第１のパワー部カ
レントミラー回路や第２のパワー部カレントミラー回路
を使用するならば、ＮＰＮ型バイポーラトランジスタや
ＰＮＰ型バイポーラトランジスタのようなベース電流の
供給が不要であり、ベース電流による誤差が発生しな
い。特に、バイポーラトランジスタのカレントミラー回
路では、トランジスタが飽和動作する場合に、著しく大
きな誤差およびベース電流が発生する。これに対して、
第１のパワー部カレントミラー回路の第１のＭＯＳ型パ
ワートランジスタもしくは第２のパワー部カレントミラ
ー回路の第２のＭＯＳ型パワートランジスタを低動作電
圧の飽和動作をさせた場合であっても、ＭＯＳ型トラン
ジスタのカレントミラー回路では不要な電流消費が発生
しないので、電力損失・発熱が極めて小さい。
【０１２７】また、本実施の形態のように、第１の電流
増幅器４１，４２，４３を第１の増幅部カレントミラー
回路によって構成するならば、第１の電流増幅器の電流
増幅率のバラツキは小さくなる。また、第２の電流増幅
器４５，４６，４７を第２の増幅部カレントミラー回路
によって構成するならば、第２の電流増幅器の電流増幅
率のバラツキも小さくなる。従って、集積回路化に適し
た構成になっている。これにより、制御作成器３０の第
１の制御電流信号Ｃ１と第２の制御電流信号Ｃ２を比例
して変化させることにより、第１のＭＯＳ型パワートラ
ンジスタもしくは第２のＭＯＳ型パワートランジスタの
一方を確実に低動作電圧の飽和動作させ、第１のＭＯＳ
型パワートランジスタもしくは第２のＭＯＳ型パワート
ランジスタの他方によってコイルへの合成供給電流Ｉｖ
を指令信号Ａｃに応動して高精度に制御することができ
る。すなわち、合成供給電流の制御動作が極めて安定に
なる。
【０１２８】さらに、本実施の形態では、分配作成器３
６を工夫し、切換作成器３４の滑らかに変化する３相の
切換電流信号Ｄ１，Ｄ２，Ｄ３が流入流出する各電流流
入流出端子側に一端が接続され、他端を共通接続された
３個の第１のダイオード回路と、各電流流入流出端子側
に各通電制御端子側が接続され、共通接続された電流信
号入力端子側に第１の制御電流信号Ｃ１が入力され、電
流信号出力端子側から３相の第１の分配電流信号Ｅ１，
Ｅ２，Ｅ３を出力する第１の分配トランジスタ回路と、
各電流流入流出端子側に一端が接続され、他端を共通接
続された３個の第２のダイオード回路と、各電流流入流
出端子側に各通電制御端子側が接続され、共通接続され
た電流信号入力端子側に第２の制御電流信号Ｃ２が入力
され、電流信号出力端子側から３相の第２の分配電流信
号Ｇ１，Ｇ２，Ｇ３を出力する第２の分配トランジスタ
回路を含んで構成するようにしている。これにより、第
１の分配電流信号と第２の分配電流信号が１８０゜の位
相差を有し、相補的に滑らかに切りかわるように変化
し、かつ、同一相の第１の分配電流信号と第２の分配電
流信号の一方は必ず零になる。すなわち、確実に相補的
に動作する。さらに、第１の分配電流信号Ｅ１，Ｅ２，
Ｅ３を電流増幅して第１のパワー増幅器の第１のパワー
トランジスタの通電を制御し、第２の分配電流信号Ｇ
１，Ｇ２，Ｇ３を電流増幅して第２のパワー増幅器の第
２のパワートランジスタの通電を制御しているので、第
１のパワートランジスタと第２のパワートランジスタに
よる電流路の開閉は確実に相補的に行われ、かつ、電流
の値も滑らかに連続的に変化する。これにより、同一相
の第１のパワートランジスタと第２のパワートランジス
タが同時に通電状態になることが生じない。その結果、
直流電源５０の短絡電流が発生しないので、集積回路化
した場合にＩＣ内のパワートランジスタの電流破壊や熱
破壊は生じない。さらに、滑らかに変化する３相の駆動
電流を３相コイルに供給できるので、駆動力の脈動も著
しく小さくなる。
【０１２９】また、本実施の形態では、直流電源５０が
オフした時に、コイル２，３，４に生じている３相の逆
起電力を第１のパワーダイオード８１ｄ，８２ｄ，８３
ｄや第２のパワーダイオード８５ｄ，８６ｄ，８７ｄを
介して整流した直流電圧を、電圧取出器５５の端子Ｘｆ
とＸｇの間に取り出している。このとき、スイッチ器６
７０がＮＭＯＳ型スイッチトランジスタ６７１をオフに
して、直流電源５０への不要な電流路の形成を防ぎ、電
圧取出器５５の動作の安定化をはかっている。この電圧
取出器５５の出力電圧を用いて、緊急時の各種の退避処
理を行うことが可能である（たとえば、ハードディスク
装置などにおいて、電気的にマイコンのメモリ内容を保
存したり、機械的に読みとりヘッドの退避移動を行うこ
とが可能である）。
【０１３０】なお、本実施の形態では、第１のパワー増
幅器１１，１２，１３と第２のパワー増幅器１５，１
６，１７と制御作成器３０と切換作成器３４と分配作成
器３６（第１の分配器３７と第２の分配器３８）と第１
の電流増幅器４１，４２，４３と第２の電流増幅器４
５，４６，４７と動作制御器５１と電圧変換器６５２と
高電圧出力器５３と電圧取出器５５とスイッチ器６７０
を含んで、３相の負荷（コイル２，３，４）への駆動電
流を供給する駆動回路を形成している。
【０１３１】また、直流電源５０と電圧変換器６５２と
動作制御器５１は、電圧変換器６５２の正極出力端子側
と負極出力端子側の間に所要の直流電圧Ｖｍを供給する
電圧供給回路を形成している。
【０１３２】なお、前述の本実施の形態の切換作成器３
４は、磁電変換素子を使用した位置検出部１００を含ん
で構成した。しかし、そのような素子を用いることな
く、たとえば、コイル２，３，４に生じる逆起電圧を利
用して切換信号Ｄ１，Ｄ２，Ｄ３を作り出しても良い。
【０１３３】また、電圧取出器５５はダイオードの代わ
りにスイッチ動作をするＭＯＳ型のＦＥＴトランジスタ
を用いて構成しても良い。
【０１３４】また、第１の分配器３７の第１の分配電流
信号Ｅ１，Ｅ２，Ｅ３および第２の分配器３８の第２の
分配電流信号Ｇ１，Ｇ２，Ｇ３は時間的に傾斜を持って
切り換わっていればよい。これにより、駆動電流Ｉ１，
Ｉ２，Ｉ３も時間的に傾斜を持って滑らかに電流路を切
り換えていく。さらに、駆動電流の極性が変化する時に
連続的に電流値を変化させることが好ましいが、同一相
の第１の分配電流信号と第２の分配電流信号が同時に零
になる期間があり、その相の駆動電流を零にする時間が
存在してもかまわない。
【０１３５】（実施の形態５）図１３に本発明の実施の
形態２のモータの構成を示す。図１３に全体構成を示
す。本実施の形態５では、第１のＮＭＯＳ型パワートラ
ンジスタによる合成供給電流Ｉｖを検出する制御作成器
４００を使用するようにした。また、直流電源５０の正
極端子側電位Ｖｃｃよりも高い高電位点電位Ｖｕを作り
出す高電圧出力器４１０を設け、高電圧出力器４１０の
高電位点電位Ｖｕを電圧変換器６５２と第２の電流増幅
器４５，４６，４７とスイッチ器７００に供給するよう
にした。さらに、スイッチ器７００は直流電源５０と電
圧変換器６５２の間に設けるようにした。その他の構成
において、前述の実施の形態４と同様なものには同一の
番号を付し、詳細な説明を省略する。
【０１３６】図１３の制御作成器４００は電流検出用の
抵抗４０１と比較増幅部３３を含んで構成されている。
電流検出用の抵抗４０１には、第１のパワー増幅器１
１，１２，１３の第１のＮＭＯＳ型パワートランジスタ
８１，８２，８３の共通接続端子側からコイルに供給さ
れる合成供給電流Ｉｖが流れ、合成供給電流Ｉｖに比例
した電圧降下が発生する。この電圧降下は電流検出信号
Ｂｖとして、比較増幅部３３に入力される。比較増幅部
３３は、電流検出信号Ｂｖと指令信号Ａｃを比較し、比
較結果に応動した第１の制御電流信号Ｃ１と第２の制御
電流信号Ｃ２が出力される。比較増幅部３３の具体的な
構成は、前述の図３に示した構成と同様であり、詳細な
説明を省略する。
【０１３７】図１３の高電圧出力器４１０は高周波パル
ス信号に応動して昇圧用コンデンサに充電・蓄積させる
ことにより、直流電源５０の正極端子側電位Ｖｃｃより
も高い高電位点電位Ｖｕを作り出す。高電圧出力器４１
０の高電位点Ｖｕは、電圧変換器６５２のＰＷＭ部６５
に供給され、ＮＭＯＳ型スイッチングトランジスタ６６
１のＰＷＭ信号Ｓｗを作り出すための高電位点を与え
る。また、高電圧出力器４１０の高電位点Ｖｕは、第２
の電流増幅器４５，４６，４７の電流流入端子側に供給
される。第２の電流増幅器４５，４６，４７は、第２の
分配電流信号Ｇ１，Ｇ２，Ｇ３を所定倍の電流増幅して
第２の増幅電流信号Ｈ１，Ｈ２，Ｈ３を作りだし、高電
圧出力器４１０によって作り出された高電位点Ｖｕから
第２のＮＭＯＳ型パワートランジスタ８５，８６，８７
を含む第２のパワー増幅器１５，１６，１７の各通電制
御端子側に第２の増幅電流信号Ｈ１，Ｈ２，Ｈ３を供給
する。これにより、第２の電流増幅器４５，４６，４７
の出力用トランジスタの飽和を防ぎ、第２のＮＭＯＳ型
パワートランジスタ８５，８６，８７を部分的に低動作
電圧の飽和動作させる。第２のＮＭＯＳ型パワートラン
ジスタ８５，８６，８７は、それぞれ第２の増幅電流信
号Ｈ１，Ｈ２，Ｈ３を電流増幅し、各電流流出端子側よ
りコイル２，３，４に３相の駆動電流Ｉ１，Ｉ２，Ｉ３
の正極側電流を供給する。これにより、第２のＮＭＯＳ
型パワートランジスタ８５，８６，８７での電力損失・
発熱は極めて小さくなる。高電圧出力器４１０の具体的
な構成は、前述の図９に示したものと同様であり、詳細
な説明は省略する。
【０１３８】スイッチ器７００は、直流電源５０からコ
イル２，３，４への電力供給路に直列に接続されたＮＭ
ＯＳ型スイッチトランジスタ７０１を含んで構成されて
いる。ＮＭＯＳ型スイッチトランジスタ７０１は、その
電流流入端子側を直流電源５０の正極端子側に接続さ
れ、その電流流出端子側を電圧変換器６５２のＮＭＯＳ
型スイッチングトランジスタ６６１の電流流入端子側に
接続され、その通電制御端子側を高電圧出力器４１０の
高電位点Ｖｕに接続されている。直流電源５０がオンの
時には、ＮＭＯＳ型スイッチトランジスタ７０１はオン
になり、電流流入端子側から電流流出端子側の間を短絡
し、直流電源５０からコイルへの電力供給を行わせる。
直流電源５０がオフになると、高電圧出力器４１０の高
電位点Ｖｕもアース電位になるからＮＭＯＳ型スイッチ
トランジスタ７０１はオフになり、電流流入端子側から
電流流出端子側の間を開放する。これにより、第１のパ
ワーダイオード８１ｄ，８２ｄ，８３ｄと第２のパワー
ダイオード８５ｄ，８６ｄ，８７ｄを介してコイル２，
３，４に生じている逆起電力を整流した直流電圧を作り
出し、電圧取出器５５のダイオード７５を介して出力さ
れる。なお、ＮＭＯＳ型スイッチトランジスタ７０１は
逆接続された二重拡散ＮチャンネルＭＯＳ−ＦＥＴトラ
ンジスタによって構成され、寄生素子として形成される
スイッチダイオード７０１ｄをその電流流入端子側から
電流流出端子側に向けて等価回路的に接続される。しか
し、ＮＭＯＳ型スイッチトランジスタ７０１が逆接続さ
れているので、スイッチダイオード７０１ｄは上述の各
種の動作に対して悪影響をしない。
【０１３９】その他の構成及び動作は、前述の実施の形
態４と同様であり、詳細な説明を省略する。
【０１４０】本実施の形態では、高電圧出力器４１０に
よって直流電源５０の正極端子側電位Ｖｃｃよりも所定
値高い高電位点Ｖｕを作りだし、第２の電流増幅器４
５，４６，４７を構成するカレントミラー回路の出力用
ＰＮＰ型トランジスタ２６２，２７２，２８２の電流流
入端子側をこの高電位点Ｖｕに接続しているので、第２
のパワー増幅器１５，１６，１７の第２のＮＭＯＳ型パ
ワートランジスタ８５，８６，８７をそれぞれの通電時
点において確実に低動作電圧の飽和状態にできる（オン
電圧を０．１Ｖ程度まで小さくできる）。これにより、
第２のＮＭＯＳ型パワートランジスタ８５，８６，８７
における発熱が小さくなり、集積回路化に適した構成に
なっている。さらに、コイル２，３，４に供給できる駆
動電圧の最大値が大きくなり、電源電圧Ｖｃｃの有効利
用範囲が広くなる。これにより、高速までの回転駆動が
可能になる。特に、直流電源５０の電圧値Ｖｃｃが小さ
いときに、電圧の有効利用範囲が著しく改善され、その
効果が大きい。
【０１４１】また、高電圧出力器４１０の出力電位Ｖｕ
がＶｃｃよりも所定値以上大きくならないように制限す
る第１の電圧制限回路を設けているので、図１３の構成
のトランジスタやダイオードや抵抗を１チップの集積回
路化した場合に、耐圧破壊が生じなくなる。さらに、高
電圧出力器４１０の出力電位ＶｕがＶｃｃよりも所定値
以上小さくならないように制限する第２の電圧制限回路
を設けているので、モータ起動時などの大電流供給時で
も高電圧出力器４１０の出力電位Ｖｕが直流電源５０の
正極端子側電位Ｖｃｃ近くにとどまり、コイル２，３，
４に十分大きな起動電流が供給できる。これにより、高
電圧出力器４１０内において使用する第１の昇圧用コン
デンサや第２の昇圧用コンデンサの容量を小さくするこ
とも可能である。
【０１４２】その他、本実施の形態においても、前述の
実施の形態４で得られた各種の利点がある。
【０１４３】また、本実施の形態では、第１のパワー増
幅器１１，１２，１３と第２のパワー増幅器１５，１
６，１７と制御作成器４００と切換作成器３４と分配作
成器３６（第１の分配器３７と第２の分配器３８）と第
１の電流増幅器４１，４２，４３と第２の電流増幅器４
５，４６，４７と動作制御器５１と電圧変換器６５２と
高電圧出力器４１０とスイッチ器７００を含んで、３相
の負荷（コイル２，３，４）への駆動電流を供給する駆
動回路を形成している。
【０１４４】（実施の形態６）図１４に本発明の実施の
形態６のモータを示す。図１４に全体構成を示す。本実
施の形態４では、前述の実施の形態５の高電圧出力器の
変形例を示す。その他の構成において、前述の実施の形
態４や実施の形態５と同様なものには同一の番号を付
し、詳細な説明を省略する。
【０１４５】図１４の高電圧出力器４５０は、昇圧用イ
ンダクタと昇圧用コンデンサを含んで構成され、直流電
源５０の正極端子電位Ｖｃｃよりも高い高電位点電位Ｖ
ｕを作りだし、電圧変換器６５２と第２の電流増幅器４
５，４６，４７とスイッチ器７００に供給している。高
電圧出力器４５０の具体的な構成は、前述の図１１に示
したものと同様であり、詳細な説明は省略する。
【０１４６】その他の構成及び動作は、前述の実施の形
態４もしくは実施の形態５と同様であり、詳細な説明を
省略する。
【０１４７】本実施の形態では、昇圧用インダクタ４５
１に蓄積された磁気エネルギーを利用し、ダイオード４
７０と４７１を介して直流電源５０の負極端子側から昇
圧用インダクタ４５１を通って昇圧用コンデンサ４５２
への充電路を形成させることにより、昇圧用電力の回生
を行っている。通常制御状態において第１の電圧制限回
路が動作する場合が多いが、このような場合であって
も、昇圧用インダクタ４５１の磁気エネルギーは直流電
源５０の正極端子側に回生されるので、高電圧出力器４
５０における無駄な電力損失が著しく少なくなる。これ
により、高電圧出力器４５０の電力損失・発熱が小さく
なり、集積回路化が容易になる。
【０１４８】さらに、本実施の形態でも、前述の実施の
形態と同様な各種の利点を得ることができる。
【０１４９】また、本実施の形態では、第１のパワー増
幅器１１，１２，１３と第２のパワー増幅器１５，１
６，１７と制御作成器４００と切換作成器３４と分配作
成器３６（第１の分配器３７と第２の分配器３８）と第
１の電流増幅器４１，４２，４３と第２の電流増幅器４
５，４６，４７と動作制御器５１と電圧変換器６５２と
高電圧出力器４５０とスイッチ器７００を含んで、３相
の負荷（コイル２，３，４）への駆動電流を供給する駆
動回路を形成している。
【０１５０】なお、前述の各実施の形態の具体的な構成
については、各種の変形が可能である。たとえば、各相
のコイルは複数個のコイルを直列もしくは並列に接続し
て構成しても良い。３相コイルはスター結線に限らず、
デルタ結線であってもよい。また、３相に限らず、一般
に、多相のモータが構成できる。
【０１５１】また、移動体は回転移動に限らず、直進移
動しても良い。移動体の磁極数も２極に限定されるもの
ではない。切換作成器の構成は、２個の位置検出素子を
用いるものに限定されない。
【０１５２】さらに、第１のパワー増幅器の第１のパワ
ー部カレントミラー回路や第２のパワー増幅器の第２の
パワー部カレントミラー回路や第１の電流増幅器の第１
の増幅部カレントミラー回路や第２の電流増幅器の第２
のカレントミラー回路は、線形電流増幅動作をさせた方
が脈動の少ない駆動電流をコイルに供給でき好ましい
が、そのような場合に限定されるものではない。たとえ
ば、抵抗を挿入されたカレントミラー回路で構成した
り、複数段のカレントミラー回路を縦続接続して複合カ
レントミラー回路を構成したり、非線形電流増幅するカ
レントミラー回路を使用するようにしても良い。また、
カレントミラー回路のリーク吸収用の回路、通電制御端
子側の容量に蓄積された電荷を放電する回路、等を設け
ても良い。
【０１５３】また、分配作成器や制御作成器や切換作成
器や第１の電流増幅器や第２の電流増幅器や動作制御器
や電圧変換器や高電圧出力器におけるトランジスタやダ
イオードを、適時、ＦＥＴトランジスタ（電界効果トラ
ンジスタ）を用いて構成するようにしても良い。
【０１５４】また、切換作成器は磁電変換素子を使用し
た位置検出部を含んで構成したが、そのような場合に限
らず、たとえば、コイルに生じる逆起電圧を利用して切
換信号を作り出しても良い。
【０１５５】また、第１の分配器の第１の分配電流信号
もしくは第２の分配器の第２の分配電流信号は時間的に
傾斜を持って切り換わっていればよく、その構成は前述
の実施の形態に限定されない。たとえば、同一相の第１
の分配電流信号と第２の分配電流信号が同時に零になる
期間があり、その相の駆動電流を零にする時間が存在し
てもかまわない。
【０１５６】さらに、第１のパワー増幅器の第１のＮＭ
ＯＳ型パワートランジスタもしくは第２のパワー増幅器
の第２のＮＭＯＳ型パワートランジスタの内、いずれか
一方を低動作電圧の飽和動作させることにより発熱を極
めて小さくした。しかし、本発明はそのような場合に限
定されない。
【０１５７】また、電圧取出器はダイオードの代わりに
スイッチ動作をするトランジスタを用いても良い。
【０１５８】その他、本発明の主旨を変えずして種々の
変形が可能であり、本発明に含まれることはいうまでも
ない。
【０１５９】
【発明の効果】本発明のモータでは、集積回路化に適し
たパワー素子として使用し、１チップのシリコン基板上
に低コストに集積化して実現できる。また、第１のパワ
ー増幅器のパワートランジスタの電力損失が小さく、第
２のパワー増幅器のパワートランジスタの電力損失が小
さく、さらに、電圧変換に伴うスイッチングトランジス
タの電力損失が小さい。従って、これらのパワー素子か
ら発生する発熱が極めて小さく、発熱による熱破壊の恐
れがないので、これらのパワー素子を容易に集積回路化
できる。また、第１のパワー増幅器と第２のパワー増幅
器により、滑らかに変化する両方向の駆動電流を各電力
供給端子からコイルに供給しているので、駆動力の脈動
が極めて少なくなり、滑らかに動作するモータを実現で
きる。また、直流電源がオフした緊急時には、コイルに
生じている逆起電力を整流して取り出し、緊急時の直流
電圧源として利用することが可能である。
【図面の簡単な説明】
【図１】本発明の実施の形態１における全体構成を示す
図
【図２】実施の形態１における切換作成器３４の回路図
【図３】実施の形態１における制御作成器３０の回路図
【図４】実施の形態１における分配作成器３６の回路図
【図５】実施の形態１における第１の電流増幅器４１，
４２，４３の回路図
【図６】実施の形態１における第２の電流増幅器４５，
４６，４７の回路図
【図７】実施の形態１における動作制御器５１と電圧変
換器５２と高電圧出力器５３の回路図
【図８】本発明の実施の形態２における全体構成を示す
図
【図９】実施の形態２における高電圧出力器４１０の回
路図
【図１０】本発明の実施の形態３における全体構成を示
す図
【図１１】実施の形態３における高電圧出力器４５０の
回路図
【図１２】本発明の実施の形態４における全体構成を示
す図
【図１３】本発明の実施の形態５における全体構成を示
す図
【図１４】本発明の実施の形態６における全体構成を示
す図
【図１５】従来のモータの構成を示す図
【符号の説明】
１ 移動体 ２，３，４ コイル １１，１２，１３ 第１のパワー増幅器 １５，１６，１７ 第２のパワー増幅器 ８１，８２，８３ 第１のＮＭＯＳ型パワートランジス
タ ８１ｄ，８２ｄ，８３ｄ 第１のパワーダイオード ８５，８６，８７ 第２のＮＭＯＳ型パワートランジス
タ ８５ｄ，８６ｄ，８７ｄ 第２のパワーダイオード ３０，４００ 制御作成器 ３４ 切換作成器 ３６ 分配作成器 ３７ 第１の分配部 ３８ 第２の分配部 ４１，４２，４３ 第１の電流増幅器 ４５，４６，４７ 第２の電流増幅器 ５０ 直流電源 ５１ 動作制御器 ５２，６５２ 電圧変換器 ６１，６６１ ＮＭＯＳ型スイッチングトランジスタ ６２ フライホイールダイオード ６３ 整流用インダクタ ５３，４１０，４５０ 高電圧出力器 ６７０，７００ スイッチ器 ６７１，７０１ ＮＭＯＳ型スイッチトランジスタ

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】固定体上に配設され、移動体に対して複数
    相の交番磁束を発生する複数相のコイルと、直流電源の
    供給する直流電圧を電力供給源として、高周波スイッチ
    ング動作を行うＮＭＯＳ型スイッチングトランジスタの
    電流流入端子側を前記直流電源の正極端子側に接続し、
    前記ＮＭＯＳ型スイッチングトランジスタの電流流出端
    子側と前記直流電源の負極端子側の間にフライホイール
    ダイオードを接続し、前記ＮＭＯＳ型スイッチングトラ
    ンジスタの電流流出端子側と正極出力端子側の間に整流
    用インダクタを含むフィルタ回路を接続し、前記直流電
    源の負極端子側を負極出力端子側とし、前記正極出力端
    子側の電位を可変することにより前記直流電源の直流電
    圧値よりも低い直流電圧値を前記正極出力端子側と前記
    負極出力端子側の間に作り出す電圧変換手段と、前記電
    圧変換手段の負極出力端子側に各電流流出端子側を接続
    され、各電流流入端子側を前記コイルの各電力供給端子
    に接続された第１のＮＭＯＳ型パワートランジスタ、お
    よび、前記第１のＮＭＯＳ型パワートランジスタの電流
    流出端子側から電流流入端子側に向けて接続された第１
    のパワーダイオードをそれぞれ含み、通電制御端子側へ
    の入力電流を増幅して出力するＱ個（Ｑは２以上の整
    数）の第１のパワー増幅手段と、前記電圧変換手段の正
    極出力端子側に各電流流入端子側を接続され、各電流流
    出端子側を前記コイルの各電力供給端子に接続された第
    ２のＮＭＯＳ型パワートランジスタ、および、前記第２
    のＮＭＯＳ型パワートランジスタの電流流出端子側から
    電流流入端子側に向けて接続された第２のパワーダイオ
    ードをそれぞれ含み、通電制御端子側への入力電流を増
    幅して出力するＱ個の第２のパワー増幅手段と、指令信
    号に応動した電流を前記コイルに供給するために、第１
    の制御電流信号と第２の制御電流信号を作り出す制御作
    成手段と、複数相の切換信号を出力する切換作成手段
    と、前記切換作成手段の出力信号に応動して前記第１の
    制御電流信号を分配し、滑らかに変化するＱ相の第１の
    分配電流信号を出力する第１の分配手段と、前記第１の
    分配電流信号を所定の電流増幅してＱ相の第１の増幅電
    流信号を得て、前記Ｑ個の第１のパワー増幅手段の各通
    電制御端子側に各第１の増幅電流信号を供給するＱ個の
    第１の電流増幅手段と、前記切換作成手段の出力信号に
    応動して前記第２の制御電流信号を分配し、滑らかに変
    化するＱ相の第２の分配電流信号を出力する第２の分配
    手段と、前記第２の分配電流信号を所定の電流増幅して
    Ｑ相の第２の増幅電流信号を得て、前記Ｑ個の第２のパ
    ワー増幅手段の各通電制御端子側に各第２の増幅電流信
    号を供給するＱ個の第２の電流増幅手段と、前記第１の
    ＮＭＯＳ型パワートランジスタもしくは前記第２のＮＭ
    ＯＳ型パワートランジスタの動作電圧に応動して前記Ｎ
    ＭＯＳ型スイッチングトランジスタのスイッチング動作
    を制御し、前記電圧変換手段の正極出力端子側の電位を
    可変制御する動作制御手段と、前記直流電源がオフした
    時に、前記第１のパワーダイオードや前記第２のパワー
    ダイオードを介して前記コイルに生じている複数相の逆
    起電力を整流した直流電圧を出力する電圧取出手段を具
    備するモータ。
  2. 【請求項２】Ｑ個の第１の電流増幅手段はそれぞれ所定
    倍の電流増幅を行う同一形式の第１の増幅部カレントミ
    ラー回路によって構成され、Ｑ個の第２の電流増幅手段
    はそれぞれ所定倍の電流増幅を行う同一形式の第２の増
    幅部カレントミラー回路によって構成された請求項１に
    記載のモータ。
  3. 【請求項３】制御作成手段は、コイルへの合成供給電流
    に応動した電流検出信号を得る電流検出手段と、前記電
    流検出手段の出力信号と指令信号を比較して、該比較結
    果に応動した第１の制御電流信号と第２の制御電流信号
    を出力する比較増幅手段を含んで構成された請求項１ま
    たは請求項２のいずれかに記載のモータ。
  4. 【請求項４】第１の分配手段および第２の分配手段は、
    切換作成手段のＱ相の切換電流信号の各電流流入流出端
    子側に一端が接続され、他端を共通接続されたＱ個の第
    １のダイオード手段と、前記各電流流入流出端子側に各
    通電制御端子側が接続され、共通接続された電流信号入
    力端子側に前記第１の制御電流信号が入力され、電流信
    号出力端子側からＱ相の第１の分配電流信号を出力する
    Ｑ個の第１の分配トランジスタ手段と、前記切換作成手
    段の各電流流入流出端子側に一端が接続され、他端を共
    通接続されたＱ個の第２のダイオード手段と、前記各電
    流流入流出端子側に各通電制御端子側が接続され、共通
    接続された電流信号入力端子側に前記第２の制御電流信
    号が入力され、電流信号出力端子側からＱ相の第２の分
    配電流信号を出力するＱ個の第２の分配トランジスタ手
    段とを含んで構成された請求項１から請求項３のいずれ
    かに記載のモータ。
  5. 【請求項５】少なくともＮＭＯＳ型スイッチングトラン
    ジスタとＱ個の第１のＮＭＯＳ型パワートランジスタと
    Ｑ個の第２のＮＭＯＳ型パワートランジスタを同一チッ
    プ上に形成した集積回路手段を含み、前記第１のＮＭＯ
    Ｓ型パワートランジスタの寄生素子として第１のパワー
    ダイオードを形成し、前記第２のＮＭＯＳ型パワートラ
    ンジスタの寄生素子として第２のパワーダイオードを形
    成した請求項１から請求項４のいずれかに記載のモー
    タ。
  6. 【請求項６】固定体上に配設され、移動体に対して複数
    相の交番磁束を発生する複数相のコイルと、直流電源の
    供給する直流電圧を電力供給源として、高周波スイッチ
    ング動作を行うＮＭＯＳ型スイッチングトランジスタの
    電流流入端子側を前記直流電源の正極端子側に接続し、
    前記ＮＭＯＳ型スイッチングトランジスタの電流流出端
    子側と前記直流電源の負極正極端子側の間にフライホイ
    ールダイオードを接続し、前記ＮＭＯＳ型スイッチング
    トランジスタの電流流出端子側と正極出力端子側の間に
    整流用インダクタを含むフィルタ回路を接続し、前記直
    流電源の負極端子側を負極出力端子側とし、前記正極出
    力端子側の電位を可変することにより前記直流電源の直
    流電圧値よりも低い直流電圧値を前記正極出力端子側と
    前記負極出力端子側の間に作り出す電圧変換手段と、前
    記電圧変換手段の負極出力端子側に各電流流出端子側を
    接続され、各電流流入端子側を前記コイルの各電力供給
    端子に接続された第１のＮＭＯＳ型パワートランジス
    タ、および、前記第１のＮＭＯＳ型パワートランジスタ
    の電流流出端子側から電流流入端子側に向けて接続され
    た第１のパワーダイオードをそれぞれ含み、通電制御端
    子側への入力電流を増幅して出力するＱ個（Ｑは２以上
    の整数）の第１のパワー増幅手段と、前記電圧変換手段
    の正極出力端子側に各電流流入端子側を接続され、各電
    流流出端子側を前記コイルの各電力供給端子に接続され
    た第２のＮＭＯＳ型パワートランジスタ、および、前記
    第２のＮＭＯＳ型パワートランジスタの電流流出端子側
    から電流流入端子側に向けて接続された第２のパワーダ
    イオードをそれぞれ含み、通電制御端子側への入力電流
    を増幅して出力するＱ個の第２のパワー増幅手段と、高
    周波パルス信号に応動して昇圧用コンデンサに充電・蓄
    積させ、前記直流電源の正極端子側電位よりも高電位点
    になる直流電圧を出力する高電圧出力手段と、指令信号
    に応動した電流を前記コイルに供給するために、第１の
    制御電流信号と第２の制御電流信号を作り出す制御作成
    手段と、複数相の切換信号を出力する切換作成手段と、
    前記切換作成手段の出力信号に応動して前記第１の制御
    電流信号を分配し、滑らかに変化するＱ相の第１の分配
    電流信号を出力する第１の分配手段と、前記第１の分配
    電流信号を所定の電流増幅してＱ相の第１の増幅電流信
    号を得て、前記Ｑ個の第１のパワー増幅手段の各通電制
    御端子側に各第１の増幅電流信号を供給するＱ個の第１
    の電流増幅手段と、前記切換作成手段の出力信号に応動
    して前記第２の制御電流信号を分配し、滑らかに変化す
    るＱ相の第２の分配電流信号を出力する第２の分配手段
    と、前記第２の分配電流信号を所定の電流増幅してＱ相
    の第２の増幅電流信号を得て、前記高電圧出力手段の高
    電位点から前記Ｑ個の第２のパワー増幅手段の各通電制
    御端子側に各第２の増幅電流信号を供給するＱ個の第２
    の電流増幅手段と、前記第１のＮＭＯＳ型パワートラン
    ジスタもしくは前記第２のＮＭＯＳ型パワートランジス
    タの動作電圧に応動して前記ＮＭＯＳ型スイッチングト
    ランジスタのスイッチング動作を制御し、前記電圧変換
    手段の正極出力端子側の電位を可変制御する動作制御手
    段と、前記直流電源がオフした時に、前記第１のパワー
    ダイオードや前記第２のパワーダイオードを介して前記
    コイルに生じている複数相の逆起電力を整流した直流電
    圧を出力する電圧取出手段を具備するモータ。
  7. 【請求項７】高電圧出力手段は、高周波パルス信号に応
    動して所定期間充電される第１の昇圧用コンデンサと、
    前記第１の昇圧用コンデンサの充電電荷を移送・蓄積す
    る第２の昇圧用コンデンサと、前記第２の昇圧用コンデ
    ンサの端子に発生する高電位点の電位が直流電源の正極
    端子側電位より所定値以上に大きくならないように制限
    する第１の電圧制限手段を有する請求項６に記載のモー
    タ。
  8. 【請求項８】Ｑ個の第１の電流増幅手段はそれぞれ所定
    倍の電流増幅を行う同一形式の第１の増幅部カレントミ
    ラー回路によって構成され、Ｑ個の第２の電流増幅手段
    はそれぞれ所定倍の電流増幅を行う同一形式の第２の増
    幅部カレントミラー回路によって構成され、前記第２の
    電流増幅手段を構成する前記第２の増幅部カレントミラ
    ー回路の出力用トランジスタの電流流入端子側を前記高
    電圧出力手段の高電位点に接続した請求項６または請求
    項７のいずれかに記載のモータ。
  9. 【請求項９】固定体上に配設され、移動体に対して複数
    相の交番磁束を発生する複数相のコイルと、直流電源の
    供給する直流電圧を電力供給源として、高周波スイッチ
    ング動作を行うＮＭＯＳ型スイッチングトランジスタの
    電流流入端子側を前記直流電源の正極端子側に接続し、
    前記ＮＭＯＳ型スイッチングトランジスタの電流流出端
    子側と前記直流電源の負極端子側の間にフライホイール
    ダイオードを接続し、前記ＮＭＯＳ型スイッチングトラ
    ンジスタの電流流出端子側と正極出力端子側の間に整流
    用インダクタを含むフィルタ回路を接続し、前記直流電
    源の負極端子側を負極出力端子側とし、前記正極出力端
    子側の電位を可変することにより前記直流電源の直流電
    圧値よりも低い直流電圧値を前記正極出力端子側と前記
    負極出力端子側の間に作り出す電圧変換手段と、前記電
    圧変換手段の負極出力端子側に各電流流出端子側を接続
    され、各電流流入端子側を前記コイルの各電力供給端子
    に接続された第１のＮＭＯＳ型パワートランジスタ、お
    よび、前記第１のＮＭＯＳ型パワートランジスタの電流
    流出端子側から電流流入端子側に向けて接続された第１
    のパワーダイオードをそれぞれ含み、通電制御端子側へ
    の入力電流を増幅して出力するＱ個（Ｑは２以上の整
    数）の第１のパワー増幅手段と、前記電圧変換手段の正
    極出力端子側に各電流流入端子側を接続され、各電流流
    出端子側を前記コイルの各電力供給端子に接続された第
    ２のＮＭＯＳ型パワートランジスタ、および、前記第２
    のＮＭＯＳ型パワートランジスタの電流流出端子側から
    電流流入端子側に向けて接続された第２のパワーダイオ
    ードをそれぞれ含み、通電制御端子側への入力電流を増
    幅して出力するＱ個の第２のパワー増幅手段と、高周波
    パルス信号に応動して昇圧用インダクタにエネルギーを
    充電・蓄積させた後に昇圧用コンデンサに放電させ、前
    記昇圧用コンデンサの端子に前記直流電源の正極端子側
    電位よりも高電位点になる直流電圧を出力する高電圧出
    力手段と、指令信号に応動した電流を前記コイルに供給
    するために、第１の制御電流信号と第２の制御電流信号
    を作り出す制御作成手段と、複数相の切換信号を出力す
    る切換作成手段と、前記切換作成手段の出力信号に応動
    して前記第１の制御電流信号を分配し、滑らかに変化す
    るＱ相の第１の分配電流信号を出力する第１の分配手段
    と、前記第１の分配電流信号を所定の電流増幅してＱ相
    の第１の増幅電流信号を得て、前記Ｑ個の第１のパワー
    増幅手段の各通電制御端子側に各第１の増幅電流信号を
    供給するＱ個の第１の電流増幅手段と、前記切換作成手
    段の出力信号に応動して前記第２の制御電流信号を分配
    し、滑らかに変化するＱ相の第２の分配電流信号を出力
    する第２の分配手段と、前記第２の分配電流信号を所定
    の電流増幅してＱ相の第２の増幅電流信号を得て、前記
    高電圧出力手段の高電位点から前記Ｑ個の第２のパワー
    増幅手段の各通電制御端子側に各第２の増幅電流信号を
    供給するＱ個の第２の電流増幅手段と、前記第１のＮＭ
    ＯＳ型パワートランジスタもしくは前記第２のＮＭＯＳ
    型パワートランジスタの動作電圧に応動して前記ＮＭＯ
    Ｓ型スイッチングトランジスタのスイッチング動作を制
    御し、前記電圧変換手段の正極出力端子側の電位を可変
    制御する動作制御手段と、前記直流電源がオフした時
    に、前記第１のパワーダイオードや前記第２のパワーダ
    イオードを介して前記コイルに生じている複数相の逆起
    電力を整流した直流電圧を出力する電圧取出手段を具備
    するモータ。
  10. 【請求項１０】高電圧出力手段は、高周波パルス信号に
    応動して所定期間エネルギーを充電される昇圧用インダ
    クタと、前記昇圧用インダクタのエネルギーを放電させ
    て移送・蓄積する昇圧用コンデンサと、前記昇圧用コン
    デンサの端子に発生する高電位点の電位が直流電源の正
    極端子側電位より所定値以上に大きくならないように制
    限する第１の電圧制限手段を有する請求項９に記載のモ
    ータ。
  11. 【請求項１１】高電圧出力手段は、高周波パルス信号に
    応動して所定期間エネルギーを充電される昇圧用インダ
    クタと、前記昇圧用インダクタのエネルギーを放電させ
    て移送・蓄積する昇圧用コンデンサと、前記昇圧用コン
    デンサの充電路として直流電源の負極端子側から前記昇
    圧用インダクタを通して充電電流を流す充電路形成手段
    を有する請求項９または請求項１０のいずれかに記載の
    モータ。
  12. 【請求項１２】Ｑ個の第１の電流増幅手段はそれぞれ所
    定倍の電流増幅を行う同一形式の第１の増幅部カレント
    ミラー回路によって構成され、Ｑ個の第２の電流増幅手
    段はそれぞれ所定倍の電流増幅を行う同一形式の第２の
    増幅部カレントミラー回路によって構成され、前記第２
    の電流増幅手段を構成する前記第２の増幅部カレントミ
    ラー回路の出力用トランジスタの電流流入端子側を前記
    高電圧出力手段の高電位点に接続した請求項９から請求
    項１１のいずれかに記載のモータ。
  13. 【請求項１３】固定体上に配設され、移動体に対して複
    数相の交番磁束を発生する複数相のコイルと、直流電源
    の供給する直流電圧を電力供給源として、高周波スイッ
    チング動作を行うＮＭＯＳ型スイッチングトランジスタ
    の電流流入端子側を前記直流電源の正極端子側に接続
    し、前記ＮＭＯＳ型スイッチングトランジスタの電流流
    出端子側と前記直流電源の負極端子側の間にフライホイ
    ールダイオードを接続し、前記ＮＭＯＳ型スイッチング
    トランジスタの電流流出端子側と正極出力端子側の間に
    整流用インダクタを含むフィルタ回路を接続し、前記直
    流電源の負極端子側を負極出力端子側とし、前記正極出
    力端子側の電位を可変することにより前記直流電源の直
    流電圧値よりも低い直流電圧値を前記正極出力端子側と
    前記負極出力端子側の間に作り出す電圧変換手段と、前
    記電圧変換手段の負極出力端子側に各電流流出端子側を
    接続され、各電流流入端子側を前記コイルの各電力供給
    端子に接続された第１のＮＭＯＳ型パワートランジス
    タ、および、前記第１のＮＭＯＳ型パワートランジスタ
    の寄生素子として存在し、前記第１のＮＭＯＳ型パワー
    トランジスタの電流流出端子側から電流流入端子側に向
    けて接続された第１のパワーダイオードをそれぞれ含
    み、通電制御端子側への入力電流を増幅して出力するＱ
    個（Ｑは２以上の整数）の第１のパワー増幅手段と、前
    記電圧変換手段の正極出力端子側に各電流流入端子側を
    接続され、各電流流出端子側を前記コイルの各電力供給
    端子に接続された第２のＮＭＯＳ型パワートランジス
    タ、および、前記第１のＮＭＯＳ型パワートランジスタ
    の寄生素子として存在し、前記第２のＮＭＯＳ型パワー
    トランジスタの電流流出端子側から電流流入端子側に向
    けて接続された第２のパワーダイオードをそれぞれ含
    み、通電制御端子側への入力電流を増幅して出力するＱ
    個の第２のパワー増幅手段と、指令信号に応動した電流
    を前記コイルに供給するために、第１の制御電流信号と
    第２の制御電流信号を作り出す制御作成手段と、複数相
    の切換信号を出力する切換作成手段と、前記切換作成手
    段の出力信号に応動して前記第１の制御電流信号を分配
    し、滑らかに変化するＱ相の第１の分配電流信号を出力
    する第１の分配手段と、前記第１の分配電流信号を所定
    の電流増幅してＱ相の第１の増幅電流信号を得て、前記
    Ｑ個の第１のパワー増幅手段の各通電制御端子側に各第
    １の増幅電流信号を供給するＱ個の第１の電流増幅手段
    と、前記切換作成手段の出力信号に応動して前記第２の
    制御電流信号を分配し、滑らかに変化するＱ相の第２の
    分配電流信号を出力する第２の分配手段と、前記第２の
    分配電流信号を所定の電流増幅してＱ相の第２の増幅電
    流信号を得て、前記Ｑ個の第２のパワー増幅手段の各通
    電制御端子側に各第２の増幅電流信号を供給するＱ個の
    第２の電流増幅手段と、前記第１のＮＭＯＳ型パワート
    ランジスタもしくは前記第２のＮＭＯＳ型パワートラン
    ジスタの動作電圧に応動して前記ＮＭＯＳ型スイッチン
    グトランジスタのスイッチング動作を制御し、前記電圧
    変換手段の正極出力端子側の電位を可変制御する動作制
    御手段と、前記直流電源がオフした時に、前記第１のパ
    ワーダイオードや前記第２のパワーダイオードを介して
    前記コイルに生じている複数相の逆起電力を整流した直
    流電圧を出力する電圧取出手段を具備するモータ。
  14. 【請求項１４】固定体上に配設され、移動体に対して複
    数相の交番磁束を発生する複数相のコイルと、直流電源
    の供給する直流電圧を電力供給源として、高周波スイッ
    チング動作を行うＮＭＯＳ型スイッチングトランジス
    タ、および、前記ＮＭＯＳ型スイッチングトランジスタ
    の電流流出端子側から電流流入端子側に向けて接続され
    たスイッチングダイオードを含み、前記ＮＭＯＳ型スイ
    ッチングトランジスタの電流流入端子側を前記直流電源
    の正極端子側に接続し、前記ＮＭＯＳ型スイッチングト
    ランジスタの電流流出端子側と前記直流電源の負極端子
    側の間にフライホイールダイオードを接続し、前記ＮＭ
    ＯＳ型スイッチングトランジスタの電流流出端子側と正
    極出力端子側の間に整流用インダクタを含むフィルタ回
    路を接続し、前記直流電源の負極端子側を負極出力端子
    側とし、前記正極出力端子側の電位を可変することによ
    り前記直流電源の直流電圧値よりも低い直流電圧値を前
    記正極出力端子側と前記負極出力端子側の間に作り出す
    電圧変換手段と、前記電圧変換手段の負極出力端子側に
    各電流流出端子側を接続され、各電流流入端子側を前記
    コイルの各電力供給端子に接続された第１のＮＭＯＳ型
    パワートランジスタ、および、前記第１のＮＭＯＳ型パ
    ワートランジスタの電流流出端子側から電流流入端子側
    に向けて接続された第１のパワーダイオードをそれぞれ
    含み、通電制御端子側への入力電流を増幅して出力する
    Ｑ個（Ｑは２以上の整数）の第１のパワー増幅手段と、
    前記電圧変換手段の正極出力端子側に各電流流入端子側
    を接続され、各電流流出端子側を前記コイルの各電力供
    給端子に接続された第２のＮＭＯＳ型パワートランジス
    タ、および、前記第２のＮＭＯＳ型パワートランジスタ
    の電流流出端子側から電流流入端子側に向けて接続され
    た第２のパワーダイオードをそれぞれ含み、通電制御端
    子側への入力電流を増幅して出力するＱ個の第２のパワ
    ー増幅手段と、指令信号に応動した電流を前記コイルに
    供給するために、第１の制御電流信号と第２の制御電流
    信号を作り出す制御作成手段と、複数相の切換信号を出
    力する切換作成手段と、前記切換作成手段の出力信号に
    応動して前記第１の制御電流信号を分配し、滑らかに変
    化するＱ相の第１の分配電流信号を出力する第１の分配
    手段と、前記第１の分配電流信号を所定の電流増幅して
    Ｑ相の第１の増幅電流信号を得て、前記Ｑ個の第１のパ
    ワー増幅手段の各通電制御端子側に各第１の増幅電流信
    号を供給するＱ個の第１の電流増幅手段と、前記切換作
    成手段の出力信号に応動して前記第２の制御電流信号を
    分配し、滑らかに変化するＱ相の第２の分配電流信号を
    出力する第２の分配手段と、前記第２の分配電流信号を
    所定の電流増幅してＱ相の第２の増幅電流信号を得て、
    前記Ｑ個の第２のパワー増幅手段の各通電制御端子側に
    各第２の増幅電流信号を供給するＱ個の第２の電流増幅
    手段と、前記第１のＮＭＯＳ型パワートランジスタもし
    くは前記第２のＮＭＯＳ型パワートランジスタの動作電
    圧に応動して前記ＮＭＯＳ型スイッチングトランジスタ
    のスイッチング動作を制御し、前記電圧変換手段の正極
    出力端子側の電位を可変制御する動作制御手段と、前記
    直流電源から前記コイルへ至る電力供給路に直列に接続
    されたＮＭＯＳ型スイッチトランジスタを含み、前記直
    流電源がオフした時に前記ＮＭＯＳ型スイッチトランジ
    スタをオフにするスイッチ手段と、前記直流電源がオフ
    した時に、前記第１のパワーダイオードや前記第２のパ
    ワーダイオードを介して前記コイルに生じている複数相
    の逆起電力を整流した直流電圧を出力する電圧取出手段
    を具備するモータ。
  15. 【請求項１５】固定体上に配設され、移動体に対して複
    数相の交番磁束を発生する複数相のコイルと、直流電圧
    を供給する電圧供給手段と、前記電圧供給手段の負極出
    力端子側に各電流流出端子側を接続され、各電流流入端
    子側を前記コイルの各電力供給端子に接続された第１の
    ＮＭＯＳ型パワートランジスタ、および、前記第１のＮ
    ＭＯＳ型パワートランジスタの電流流出端子側から電流
    流入端子側に向けて接続された第１のパワーダイオード
    をそれぞれ含み、前記第１のＮＭＯＳ型パワートランジ
    スタを用いたカレントミラー回路をそれぞれ形成し、通
    電制御端子側への入力電流を増幅して出力するＱ個（Ｑ
    は２以上の整数）の第１のパワー増幅手段と、前記電圧
    供給手段の正極出力端子側に各電流流入端子側を接続さ
    れ、各電流流出端子側を前記コイルの各電力供給端子に
    接続された第２のＮＭＯＳ型パワートランジスタ、およ
    び、前記第２のＮＭＯＳ型パワートランジスタの電流流
    出端子側から電流流入端子側に向けて接続された第２の
    パワーダイオードをそれぞれ含み、前記第２のＮＭＯＳ
    型パワートランジスタを用いたカレントミラー回路をそ
    れぞれ形成し、通電制御端子側への入力電流を増幅して
    出力するＱ個の第２のパワー増幅手段と、指令信号に応
    動した電流を前記コイルに供給するために、第１の制御
    電流信号と第２の制御電流信号を作り出す制御作成手段
    と、複数相の切換信号を出力する切換作成手段と、前記
    切換作成手段の出力信号に応動して前記第１の制御電流
    信号を分配し、滑らかに変化するＱ相の第１の分配電流
    信号を出力する第１の分配手段と、前記第１の分配電流
    信号を所定の電流増幅してＱ相の第１の増幅電流信号を
    得て、前記Ｑ個の第１のパワー増幅手段の各通電制御端
    子側に各第１の増幅電流信号を供給するＱ個の第１の電
    流増幅手段と、前記切換作成手段の出力信号に応動して
    前記第２の制御電流信号を分配し、滑らかに変化するＱ
    相の第２の分配電流信号を出力する第２の分配手段と、
    前記第２の分配電流信号を所定の電流増幅してＱ相の第
    ２の増幅電流信号を得て、前記Ｑ個の第２のパワー増幅
    手段の各通電制御端子側に各第２の増幅電流信号を供給
    するＱ個の第２の電流増幅手段と、前記コイルへの電力
    供給路に直列に接続されたＮＭＯＳ型スイッチトランジ
    スタを含み、前記電圧供給手段の電圧供給動作がオフし
    た時に前記ＮＭＯＳ型スイッチトランジスタをオフにす
    るスイッチ手段と、前記電圧供給手段の電圧供給動作が
    オフした時に、前記第１のパワーダイオードや前記第２
    のパワーダイオードを介して前記コイルに生じている複
    数相の逆起電力を整流した直流電圧を出力する電圧取出
    手段を具備するモータ。
  16. 【請求項１６】固定体上に配設され、移動体に対して複
    数相の交番磁束を発生する複数相のコイルと、直流電源
    の供給する直流電圧を電力供給源として、高周波スイッ
    チング動作を行うスイッチングトランジスタを含み、前
    記スイッチングトランジスタによりスイッチングされた
    電圧信号を平滑する整流用インダクタを含むフィルタ回
    路を有し、前記直流電源の直流電圧値から変換された変
    換直流電圧値を正極出力端子側と負極出力端子側の間に
    作り出す電圧変換手段と、前記電圧変換手段の負極出力
    端子側に各電流流出端子側を接続され、各電流流入端子
    側を前記コイルの各電力供給端子に接続された第１のパ
    ワートランジスタを含み、通電制御端子側への入力電流
    を増幅して出力するＱ個（Ｑは２以上の整数）の第１の
    パワー増幅手段と、前記電圧変換手段の正極出力端子側
    に各電流流入端子側を接続され、各電流流出端子側を前
    記コイルの各電力供給端子に接続された第２のパワート
    ランジスタを含み、通電制御端子側への入力電流を増幅
    して出力するＱ個の第２のパワー増幅手段と、指令信号
    に応動した電流を前記コイルに供給するために、第１の
    制御電流信号と第２の制御電流信号を作り出す制御作成
    手段と、複数相の切換信号を出力する切換作成手段と、
    前記切換作成手段の出力信号に応動して前記第１の制御
    電流信号を分配し、滑らかに変化するＱ相の第１の分配
    電流信号を出力する第１の分配手段と、前記第１の分配
    電流信号を所定の電流増幅してＱ相の第１の増幅電流信
    号を得て、前記Ｑ個の第１のパワー増幅手段の各通電制
    御端子側に各第１の増幅電流信号を供給するＱ個の第１
    の電流増幅手段と、前記切換作成手段の出力信号に応動
    して前記第２の制御電流信号を分配し、滑らかに変化す
    るＱ相の第２の分配電流信号を出力する第２の分配手段
    と、前記第２の分配電流信号を所定の電流増幅してＱ相
    の第２の増幅電流信号を得て、前記Ｑ個の第２のパワー
    増幅手段の各通電制御端子側に各第２の増幅電流信号を
    供給するＱ個の第２の電流増幅手段と、前記第１のパワ
    ートランジスタもしくは前記第２のパワートランジスタ
    の一方の動作電圧に応動して前記スイッチングトランジ
    スタのスイッチング動作を制御し、前記電圧変換手段の
    変換直流電圧を可変制御する動作制御手段と、前記第２
    のパワートランジスタの電流流入端子側と前記第１のパ
    ワートランジスタの電流流出端子側の間に生じる端子間
    直流電圧を前記直流電源の出力直流電圧と比較し、大き
    い方の電圧値に応動した直流電圧を取り出す電圧取出手
    段を具備するモータ。
  17. 【請求項１７】直流電源の供給する直流電圧を電力供給
    源として、高周波スイッチング動作を行うＮＭＯＳ型ス
    イッチングトランジスタの電流流入端子側を前記直流電
    源の正極端子側に接続し、前記ＮＭＯＳ型スイッチング
    トランジスタの電流流出端子側と前記直流電源の負極端
    子側の間にフライホイールダイオードを接続し、前記Ｎ
    ＭＯＳ型スイッチングトランジスタの電流流出端子側と
    正極出力端子側の間に整流用インダクタを含むフィルタ
    回路を接続し、前記直流電源の負極端子側を負極出力端
    子側とし、前記正極出力端子側の電位を可変することに
    より前記直流電源の直流電圧値よりも低い直流電圧値を
    前記正極出力端子側と前記負極出力端子側の間に作り出
    す電圧変換手段と、前記電圧変換手段の負極出力端子側
    に各電流流出端子側を接続され、各電流流入端子側を複
    数相の負荷への各電力供給端子に接続された第１のＮＭ
    ＯＳ型パワートランジスタ、および、前記第１のＮＭＯ
    Ｓ型パワートランジスタの電流流出端子側から電流流入
    端子側に向けて接続された第１のパワーダイオードをそ
    れぞれ含み、通電制御端子側への入力電流を増幅して出
    力するＱ個（Ｑは２以上の整数）の第１のパワー増幅手
    段と、前記電圧変換手段の正極出力端子側に各電流流入
    端子側を接続され、各電流流出端子側を前記複数相の負
    荷への各電力供給端子に接続された第２のＮＭＯＳ型パ
    ワートランジスタ、および、前記第２のＮＭＯＳ型パワ
    ートランジスタの電流流出端子側から電流流入端子側に
    向けて接続された第２のパワーダイオードをそれぞれ含
    み、通電制御端子側への入力電流を増幅して出力するＱ
    個の第２のパワー増幅手段と、指令信号に応動した電流
    を前記負荷に供給するために、第１の制御電流信号と第
    ２の制御電流信号を作り出す制御作成手段と、複数相の
    切換信号を出力する切換作成手段と、前記切換作成手段
    の出力信号に応動して前記第１の制御電流信号を分配
    し、滑らかに変化するＱ相の第１の分配電流信号を出力
    する第１の分配手段と、前記第１の分配電流信号を所定
    の電流増幅してＱ相の第１の増幅電流信号を得て、前記
    Ｑ個の第１のパワー増幅手段の各通電制御端子側に各第
    １の増幅電流信号を供給するＱ個の第１の電流増幅手段
    と、前記切換作成手段の出力信号に応動して前記第２の
    制御電流信号を分配し、滑らかに変化するＱ相の第２の
    分配電流信号を出力する第２の分配手段と、前記第２の
    分配電流信号を所定の電流増幅してＱ相の第２の増幅電
    流信号を得て、前記Ｑ個の第２のパワー増幅手段の各通
    電制御端子側に各第２の増幅電流信号を供給するＱ個の
    第２の電流増幅手段と、前記第１のＮＭＯＳ型パワート
    ランジスタもしくは前記第２のＮＭＯＳ型パワートラン
    ジスタの動作電圧に応動して前記ＮＭＯＳ型スイッチン
    グトランジスタのスイッチング動作を制御し、前記電圧
    変換手段の正極出力端子側の電位を可変制御する動作制
    御手段と、前記直流電源がオフした時に、前記第１のパ
    ワーダイオードや前記第２のパワーダイオードを介して
    前記負荷に生じている複数相の電圧信号を整流した直流
    電圧を出力する電圧取出手段を具備する駆動回路を含ん
    で構成されたモータ。
  18. 【請求項１８】直流電源の供給する直流電圧を電力供給
    源として、高周波スイッチング動作を行うＮＭＯＳ型ス
    イッチングトランジスタ、および、前記ＮＭＯＳ型スイ
    ッチングトランジスタの電流流出端子側から電流流入端
    子側に向けて接続されたスイッチングダイオードを含
    み、前記ＮＭＯＳ型スイッチングトランジスタの電流流
    入端子側を前記直流電源の正極端子側に接続し、前記Ｎ
    ＭＯＳ型スイッチングトランジスタの電流流出端子側と
    前記直流電源の負極端子側の間にフライホイールダイオ
    ードを接続し、前記ＮＭＯＳ型スイッチングトランジス
    タの電流流出端子側と正極出力端子側の間に整流用イン
    ダクタを含むフィルタ回路を接続し、前記直流電源の負
    極端子側を負極出力端子側とし、前記正極出力端子側の
    電位を可変することにより前記直流電源の直流電圧値よ
    りも低い直流電圧値を前記正極出力端子側と前記負極出
    力端子側の間に作り出す電圧変換手段と、前記電圧変換
    手段の負極出力端子側に各電流流出端子側を接続され、
    各電流流入端子側を複数相の負荷への各電力供給端子に
    接続された第１のＮＭＯＳ型パワートランジスタ、およ
    び、前記第１のＮＭＯＳ型パワートランジスタの電流流
    出端子側から電流流入端子側に向けて接続された第１の
    パワーダイオードをそれぞれ含み、通電制御端子側への
    入力電流を増幅して出力するＱ個（Ｑは２以上の整数）
    の第１のパワー増幅手段と、前記電圧変換手段の正極出
    力端子側に各電流流入端子側を接続され、各電流流出端
    子側を前記複数相の負荷への各電力供給端子に接続され
    た第２のＮＭＯＳ型パワートランジスタ、および、前記
    第２のＮＭＯＳ型パワートランジスタの電流流出端子側
    から電流流入端子側に向けて接続された第２のパワーダ
    イオードをそれぞれ含み、通電制御端子側への入力電流
    を増幅して出力するＱ個の第２のパワー増幅手段と、指
    令信号に応動した電流を前記負荷に供給するために、第
    １の制御電流信号と第２の制御電流信号を作り出す制御
    作成手段と、複数相の切換信号を出力する切換作成手段
    と、前記切換作成手段の出力信号に応動して前記第１の
    制御電流信号を分配し、滑らかに変化するＱ相の第１の
    分配電流信号を出力する第１の分配手段と、前記第１の
    分配電流信号を所定の電流増幅してＱ相の第１の増幅電
    流信号を得て、前記Ｑ個の第１のパワー増幅手段の各通
    電制御端子側に各第１の増幅電流信号を供給するＱ個の
    第１の電流増幅手段と、前記切換作成手段の出力信号に
    応動して前記第２の制御電流信号を分配し、滑らかに変
    化するＱ相の第２の分配電流信号を出力する第２の分配
    手段と、前記第２の分配電流信号を所定の電流増幅して
    Ｑ相の第２の増幅電流信号を得て、前記Ｑ個の第２のパ
    ワー増幅手段の各通電制御端子側に各第２の増幅電流信
    号を供給するＱ個の第２の電流増幅手段と、前記第１の
    ＮＭＯＳ型パワートランジスタもしくは前記第２のＮＭ
    ＯＳ型パワートランジスタの動作電圧に応動して前記Ｎ
    ＭＯＳ型スイッチングトランジスタのスイッチング動作
    を制御し、前記電圧変換手段の正極出力端子側の電位を
    可変制御する動作制御手段と、前記直流電源から前記負
    荷へ至る電力供給路に直列に接続されたＮＭＯＳ型スイ
    ッチトランジスタを含み、前記直流電源がオフした時に
    前記ＮＭＯＳ型スイッチトランジスタをオフにするスイ
    ッチ手段と、前記直流電源がオフした時に、前記第１の
    パワーダイオードや前記第２のパワーダイオードを介し
    て前記負荷に生じている複数相の電圧信号を整流した直
    流電圧を出力する電圧取出手段を具備する駆動回路を含
    んで構成されたモータ。
  19. 【請求項１９】直流電圧を供給する電圧供給手段と、前
    記電圧供給手段の負極出力端子側に各電流流出端子側を
    接続され、各電流流入端子側を複数相の負荷への各電力
    供給端子に接続された第１のＮＭＯＳ型パワートランジ
    スタ、および、前記第１のＮＭＯＳ型パワートランジス
    タの電流流出端子側から電流流入端子側に向けて接続さ
    れた第１のパワーダイオードをそれぞれ含み、通電制御
    端子側への入力電流を増幅して出力するＱ個（Ｑは２以
    上の整数）の第１のパワー増幅手段と、前記電圧供給手
    段の正極出力端子側に各電流流入端子側を接続され、各
    電流流出端子側を前記複数相の負荷への各電力供給端子
    に接続された第２のＮＭＯＳ型パワートランジスタ、お
    よび、前記第２のＮＭＯＳ型パワートランジスタの電流
    流出端子側から電流流入端子側に向けて接続された第２
    のパワーダイオードをそれぞれ含み、通電制御端子側へ
    の入力電流を増幅して出力するＱ個の第２のパワー増幅
    手段と、指令信号に応動した電流を前記負荷に供給する
    ために、第１の制御電流信号と第２の制御電流信号を作
    り出す制御作成手段と、複数相の切換信号を出力する切
    換作成手段と、前記切換作成手段の出力信号に応動して
    前記第１の制御電流信号を分配し、滑らかに変化するＱ
    相の第１の分配電流信号を出力する第１の分配手段と、
    前記第１の分配電流信号を所定の電流増幅してＱ相の第
    １の増幅電流信号を得て、前記Ｑ個の第１のパワー増幅
    手段の各通電制御端子側に各第１の増幅電流信号を供給
    するＱ個の第１の電流増幅手段と、前記切換作成手段の
    出力信号に応動して前記第２の制御電流信号を分配し、
    滑らかに変化するＱ相の第２の分配電流信号を出力する
    第２の分配手段と、前記第２の分配電流信号を所定の電
    流増幅してＱ相の第２の増幅電流信号を得て、前記Ｑ個
    の第２のパワー増幅手段の各通電制御端子側に各第２の
    増幅電流信号を供給するＱ個の第２の電流増幅手段と、
    前記負荷への電力供給路に直列に接続されたＮＭＯＳ型
    スイッチトランジスタを含み、前記電圧供給手段の電圧
    供給動作がオフした時に前記ＮＭＯＳ型スイッチトラン
    ジスタをオフにするスイッチ手段と、前記電圧供給手段
    の電圧供給動作がオフした時に、前記第１のパワーダイ
    オードや前記第２のパワーダイオードを介して前記負荷
    に生じている複数相の電圧信号を整流した直流電圧を出
    力する電圧取出手段を具備する駆動回路を含んで構成さ
    れたモータ。
  20. 【請求項２０】固定体上に配設され、移動体に対して複
    数相の交番磁束を発生する複数相のコイルと、直流電圧
    を供給する電圧供給手段と、前記電圧供給手段の負極出
    力端子側に各電流流出端子側を接続され、各電流流入端
    子側を前記コイルの各電力供給端子に接続された第１の
    ＭＯＳ型パワートランジスタを含んだＭＯＳ型トランジ
    スタによる第１のパワー部カレントミラー回路をそれぞ
    れ形成し、前記第１のパワー部カレントミラー回路の通
    電制御端子側への入力電流を増幅して出力するＱ個（Ｑ
    は２以上の整数）の第１のパワー増幅手段と、前記電圧
    供給手段の正極出力端子側に各電流流入端子側を接続さ
    れ、各電流流出端子側を前記コイルの各電力供給端子に
    接続された第２のＭＯＳ型パワートランジスタを含んだ
    ＭＯＳ型トランジスタによる第２のパワー部カレントミ
    ラー回路をそれぞれ形成し、前記第２のパワー部カレン
    トミラー回路の通電制御端子側への入力電流を増幅して
    出力するＱ個の第２のパワー増幅手段と、指令信号に応
    動した電流を前記コイルに供給するために、第１の制御
    電流信号と第２の制御電流信号を作り出す制御作成手段
    と、複数相の切換信号を出力する切換作成手段と、前記
    切換作成手段の出力信号に応動して前記第１の制御電流
    信号を分配し、滑らかに変化するＱ相の第１の分配電流
    信号を出力する第１の分配手段と、前記第１の分配電流
    信号を所定の電流増幅してＱ相の第１の増幅電流信号を
    得て、前記Ｑ個の第１のパワー増幅手段の各第１のパワ
    ー部カレントミラー回路の通電制御端子側に各第１の増
    幅電流信号を供給するＱ個の第１の電流増幅手段と、前
    記切換作成手段の出力信号に応動して前記第２の制御電
    流信号を分配し、滑らかに変化するＱ相の第２の分配電
    流信号を出力する第２の分配手段と、前記第２の分配電
    流信号を所定の電流増幅してＱ相の第２の増幅電流信号
    を得て、前記Ｑ個の第２のパワー増幅手段の各第２のパ
    ワー部カレントミラー回路の通電制御端子側に各第２の
    増幅電流信号を供給するＱ個の第２の電流増幅手段を具
    備し、前記制御手段は、前記第１の制御電流信号と前記
    第２の制御電流信号を比例させて変化させ、前記第１の
    ＭＯＳ型パワートランジスタもしくは前記第２のＭＯＳ
    型パワートランジスタのいずれか一方により前記コイル
    への合成供給電流を前記指令信号に応動して制御し、前
    記第１のＭＯＳ型パワートランジスタもしくは前記第２
    のＭＯＳ型パワートランジスタの他方を飽和動作させた
    モータ。
  21. 【請求項２１】固定体上に配設され、移動体に対して複
    数相の交番磁束を発生する複数相のコイルと、直流電源
    の供給する直流電圧を電力供給源として、高周波スイッ
    チング動作を行うＭＯＳ型スイッチングトランジスタを
    含み、前記ＭＯＳ型スイッチングトランジスタによりス
    イッチングされた電圧信号を平滑する整流用インダクタ
    を含むフィルタ回路を有し、前記直流電源の直流電圧値
    から変換された変換直流電圧値を正極出力端子側と負極
    出力端子側の間に作り出す電圧変換手段と、前記電圧変
    換手段の負極出力端子側に各電流流出端子側を接続さ
    れ、各電流流入端子側を前記コイルの各電力供給端子に
    接続された第１のＭＯＳ型パワートランジスタを含んだ
    ＭＯＳ型トランジスタによる第１のパワー部カレントミ
    ラー回路をそれぞれ形成し、前記第１のパワー部カレン
    トミラー回路の通電制御端子側への入力電流を増幅して
    出力するＱ個（Ｑは２以上の整数）の第１のパワー増幅
    手段と、前記電圧変換手段の正極出力端子側に各電流流
    入端子側を接続され、各電流流出端子側を前記コイルの
    各電力供給端子に接続された第２のＭＯＳ型パワートラ
    ンジスタを含んだＭＯＳ型トランジスタによる第２のパ
    ワー部カレントミラー回路をそれぞれ形成し、前記第２
    のパワー部カレントミラー回路の通電制御端子側への入
    力電流を増幅して出力するＱ個の第２のパワー増幅手段
    と、指令信号に応動した電流を前記コイルに供給するた
    めに、第１の制御電流信号と第２の制御電流信号を作り
    出す制御作成手段と、複数相の切換信号を出力する切換
    作成手段と、前記切換作成手段の出力信号に応動して前
    記第１の制御電流信号を分配し、滑らかに変化するＱ相
    の第１の分配電流信号を出力する第１の分配手段と、前
    記第１の分配電流信号を所定の電流増幅してＱ相の第１
    の増幅電流信号を得て、前記Ｑ個の第１のパワー増幅手
    段の各第１のパワー部カレントミラー回路の通電制御端
    子側に各第１の増幅電流信号を供給するＱ個の第１の電
    流増幅手段と、前記切換作成手段の出力信号に応動して
    前記第２の制御電流信号を分配し、滑らかに変化するＱ
    相の第２の分配電流信号を出力する第２の分配手段と、
    前記第２の分配電流信号を所定の電流増幅してＱ相の第
    ２の増幅電流信号を得て、前記Ｑ個の第２のパワー増幅
    手段の各第２のパワー部カレントミラー回路の通電制御
    端子側に各第２の増幅電流信号を供給するＱ個の第２の
    電流増幅手段と、前記第１のＭＯＳ型パワートランジス
    タもしくは前記第２のＭＯＳ型パワートランジスタの一
    方の動作電圧に応動して前記ＭＯＳ型スイッチングトラ
    ンジスタのスイッチング動作を制御し、前記電圧変換手
    段の変換直流電圧を可変制御する動作制御手段を具備
    し、前記制御手段は、前記第１の制御電流信号と前記第
    ２の制御電流信号を比例させて変化させ、前記第１のＭ
    ＯＳ型パワートランジスタもしくは前記第２のＭＯＳ型
    パワートランジスタのうちで前記動作制御手段が動作電
    圧を検出する側のパワートランジスタにより前記コイル
    への合成供給電流を前記指令信号に応動して制御し、前
    記第１のＭＯＳ型パワートランジスタもしくは前記第２
    のＭＯＳ型パワートランジスタのうちで前記動作制御手
    段が動作電圧を検出しない側のパワートランジスタを飽
    和動作させたモータ。
  22. 【請求項２２】固定体上に配設され、移動体に対して複
    数相の交番磁束を発生する複数相のコイルと、直流電圧
    を供給する電圧供給手段と、前記電圧供給手段の負極出
    力端子側に各電流流出端子側を接続され、各電流流入端
    子側を前記コイルの各電力供給端子に接続された第１の
    パワートランジスタを含んだ第１のパワー部カレントミ
    ラー回路をそれぞれ形成し、前記第１のパワー部カレン
    トミラー回路の通電制御端子側への入力電流を増幅して
    出力するＱ個（Ｑは２以上の整数）の第１のパワー増幅
    手段と、前記電圧供給手段の正極出力端子側に各電流流
    入端子側を接続され、各電流流出端子側を前記コイルの
    各電力供給端子に接続された第２のパワートランジスタ
    を含んだ第２のパワー部カレントミラー回路をそれぞれ
    形成し、前記第２のパワー部カレントミラー回路の通電
    制御端子側への入力電流を増幅して出力するＱ個の第２
    のパワー増幅手段と、指令信号に応動した電流を前記コ
    イルに供給するために、第１の制御電流信号と第２の制
    御電流信号を作り出す制御作成手段と、複数相の切換信
    号を出力する切換作成手段と、前記切換作成手段の出力
    信号に応動して前記第１の制御電流信号を分配し、滑ら
    かに変化するＱ相の第１の分配電流信号を出力する第１
    の分配手段と、前記第１の分配電流信号を所定の電流増
    幅してＱ相の第１の増幅電流信号を得て、前記Ｑ個の第
    １のパワー増幅手段の各第１のパワー部カレントミラー
    回路の通電制御端子側に各第１の増幅電流信号を供給す
    る第１の増幅部カレントミラー回路によって構成された
    Ｑ個の第１の電流増幅手段と、前記切換作成手段の出力
    信号に応動して前記第２の制御電流信号を分配し、滑ら
    かに変化するＱ相の第２の分配電流信号を出力する第２
    の分配手段と、前記第２の分配電流信号を所定の電流増
    幅してＱ相の第２の増幅電流信号を得て、前記Ｑ個の第
    ２のパワー増幅手段の各第２のパワー部カレントミラー
    回路の通電制御端子側に各第２の増幅電流信号を供給す
    る第２の増幅部カレントミラー回路によって構成された
    Ｑ個の第２の電流増幅手段を具備し、前記制御手段は、
    前記第１の制御電流信号と前記第２の制御電流信号を比
    例させて変化させ、前記第１のパワートランジスタもし
    くは前記第２のパワートランジスタのいずれか一方によ
    り前記コイルへの合成供給電流を前記指令信号に応動し
    て制御し、前記第１のパワートランジスタもしくは前記
    第２のパワートランジスタの他方を飽和動作させたモー
    タ。
  23. 【請求項２３】固定体上に配設され、移動体に対して複
    数相の交番磁束を発生する複数相のコイルと、直流電源
    の供給する直流電圧を電力供給源として、高周波スイッ
    チング動作を行うスイッチングトランジスタを含み、前
    記スイッチングトランジスタによりスイッチングされた
    電圧信号を平滑する整流用インダクタを含むフィルタ回
    路を有し、前記直流電源の直流電圧値から変換された変
    換直流電圧値を正極出力端子側と負極出力端子側の間に
    作り出す電圧変換手段と、前記電圧変換手段の負極出力
    端子側に各電流流出端子側を接続され、各電流流入端子
    側を前記コイルの各電力供給端子に接続された第１のパ
    ワートランジスタを含んだ第１のパワー部カレントミラ
    ー回路をそれぞれ形成し、前記第１のパワー部カレント
    ミラー回路の通電制御端子側への入力電流を増幅して出
    力するＱ個（Ｑは２以上の整数）の第１のパワー増幅手
    段と、前記電圧変換手段の正極出力端子側に各電流流入
    端子側を接続され、各電流流出端子側を前記コイルの各
    電力供給端子に接続された第２のパワートランジスタを
    含んだ第２のパワー部カレントミラー回路をそれぞれ形
    成し、前記第２のパワー部カレントミラー回路の通電制
    御端子側への入力電流を増幅して出力するＱ個の第２の
    パワー増幅手段と、指令信号に応動した電流を前記コイ
    ルに供給するために、第１の制御電流信号と第２の制御
    電流信号を作り出す制御作成手段と、複数相の切換信号
    を出力する切換作成手段と、前記切換作成手段の出力信
    号に応動して前記第１の制御電流信号を分配し、滑らか
    に変化するＱ相の第１の分配電流信号を出力する第１の
    分配手段と、前記第１の分配電流信号を所定の電流増幅
    してＱ相の第１の増幅電流信号を得て、前記Ｑ個の第１
    のパワー増幅手段の各第１のパワー部カレントミラー回
    路の通電制御端子側に各第１の増幅電流信号を供給する
    第１の増幅部カレントミラー回路によって構成されたＱ
    個の第１の電流増幅手段と、前記切換作成手段の出力信
    号に応動して前記第２の制御電流信号を分配し、滑らか
    に変化するＱ相の第２の分配電流信号を出力する第２の
    分配手段と、前記第２の分配電流信号を所定の電流増幅
    してＱ相の第２の増幅電流信号を得て、前記Ｑ個の第２
    のパワー増幅手段の各第２のパワー部カレントミラー回
    路の通電制御端子側に各第２の増幅電流信号を供給する
    第２の増幅部カレントミラー回路によって構成されたＱ
    個の第２の電流増幅手段と、前記第１のパワートランジ
    スタもしくは前記第２のパワートランジスタの一方の動
    作電圧に応動して前記スイッチングトランジスタのスイ
    ッチング動作を制御し、前記電圧変換手段の変換直流電
    圧を可変制御する動作制御手段を具備し、前記制御手段
    は、前記第１の制御電流信号と前記第２の制御電流信号
    を比例させて変化させ、前記第１のパワートランジスタ
    もしくは前記第２のパワートランジスタのうちで前記動
    作制御手段が動作電圧を検出する側のパワートランジス
    タにより前記コイルへの合成供給電流を前記指令信号に
    応動して制御し、前記第１のパワートランジスタもしく
    は前記第２のパワートランジスタのうちで前記動作制御
    手段が動作電圧を検出しない側のパワートランジスタを
    飽和動作させたモータ。
JP9049994A 1997-03-05 1997-03-05 モータ Pending JPH10248289A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9049994A JPH10248289A (ja) 1997-03-05 1997-03-05 モータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9049994A JPH10248289A (ja) 1997-03-05 1997-03-05 モータ

Publications (1)

Publication Number Publication Date
JPH10248289A true JPH10248289A (ja) 1998-09-14

Family

ID=12846573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9049994A Pending JPH10248289A (ja) 1997-03-05 1997-03-05 モータ

Country Status (1)

Country Link
JP (1) JPH10248289A (ja)

Similar Documents

Publication Publication Date Title
EP3195458B1 (en) Motor driver and a method of operating thereof
JP4674942B2 (ja) ブラシレスモータ用駆動制御装置
US5982118A (en) Motor with electronic distributing configuration
US6172474B1 (en) Motor with electronic distributing configuration
KR100292181B1 (ko) 모터
JPH10248289A (ja) モータ
KR100296556B1 (ko) 3상 비엘디시 모터의 구동 회로
JPH10229689A (ja) モータ
US6255789B1 (en) Motor
JPH10304692A (ja) モータ
JPH10285976A (ja) モータ
JPH10201282A (ja) ブラシレスモータ
JP3352032B2 (ja) モータ
JPH11146678A (ja) モータ
JP3813061B2 (ja) モータ
JP3441435B2 (ja) モータ
JPH11318094A (ja) モータ
WO1996005650A1 (fr) Systeme d'attaque de moteur
JP2000228889A (ja) モータ
JPH11164583A (ja) モータ
JPH036750B2 (ja)
JP2000149394A (ja) モータをもつディスク装置、およびモータ
JPS58198181A (ja) 直流モ−タ
TW202211612A (zh) 馬達控制器
JP2000050671A (ja) ディスク装置とモータ