DE69838358T2 - Elektronisch kommutierter Motor - Google Patents

Elektronisch kommutierter Motor Download PDF

Info

Publication number
DE69838358T2
DE69838358T2 DE69838358T DE69838358T DE69838358T2 DE 69838358 T2 DE69838358 T2 DE 69838358T2 DE 69838358 T DE69838358 T DE 69838358T DE 69838358 T DE69838358 T DE 69838358T DE 69838358 T2 DE69838358 T2 DE 69838358T2
Authority
DE
Germany
Prior art keywords
current
power
voltage
transistor
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69838358T
Other languages
English (en)
Other versions
DE69838358D1 (de
Inventor
Makoto Nishinomiya City Gotou
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of DE69838358D1 publication Critical patent/DE69838358D1/de
Application granted granted Critical
Publication of DE69838358T2 publication Critical patent/DE69838358T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
    • H02P6/10—Arrangements for controlling torque ripple, e.g. providing reduced torque ripple
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/20—Driving; Starting; Stopping; Control thereof
    • G11B19/2009—Turntables, hubs and motors for disk drives; Mounting of motors in the drive
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/20—Driving; Starting; Stopping; Control thereof
    • G11B19/28—Speed controlling, regulating, or indicating
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53875—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0012—Control circuits using digital or numerical techniques

Description

  • Hintergrund der Erfindung
  • Die Erfindung betrifft einen Motor, in dem ein Strompfad elektronisch durch mehrere Transistoren geändert wird.
  • In jüngster Zeit werden Motoren, in denen ein Strompfad elektronisch durch mehrere Transistoren geändert wird, häufig als Antriebsmotoren für optische Audiogeräte oder für audiovisuelle Geräte eingesetzt. In einem Beispiel für einen solchen Motor gemäß dem Stand der Technik wird der Strompfad zu den Wicklungen elektronisch durch Verwendung von PNP- und NPN-Leistungstransistoren geändert.
  • 25 zeigt den Motor gemäß dem Stand der Technik. Der Betrieb desselben soll kurz erläutert werden. Der Rotor 2011 hat ein Feldteil, das durch Dauermagnete bestimmt ist. Der Positionserfassungsblock 2041 erzeugt in Abhängigkeit von der Drehung des Rotors 2011 zwei Paare von dreiphasigen Spannungssignalen K1, K2, K3 und K4, K5 und K6. Der erste Verteilerblock 2042 erzeugt in Abhängigkeit von den Spannungssignalen K1, K2 und K3 die dreiphasigen Leitungssteuersignale L1, L2 und L3 zum Durchlasssteuerung der bipolaren unteren NPN-Leistungstransistoren 2021, 2022 und 2023. Der zweite Verteilerblock 2043 erzeugt in Abhängigkeit von den Spannungssignalen K4, K5 und K6 die dreiphasigen Leitungssteuersignale M1, M2 und M3 zum Steuern der oberen PNP-Leistungstransistoren 2025, 2026 und 2027. Gemäß dieser Konfiguration werden den Wicklungen 2012, 2013 und 2014 dreiphasige Antriebsspannungen zugeführt. Der Motor gemäß dem Stand der Technik weißt jedoch folgende Probleme auf:
  • (1) Hohe Verlustleistung
  • In der Konfiguration gemäß dem Stand der Technik werden die Emitter-Kollektor Spannungen der NPN-Leistungstransistoren 2021, 2022 und 2023 und der PNP-Leistungstransistoren 2025, 2026 und 2027 analog gesteuert, so dass der Antriebsstom für die Wicklungen 2012, 2013 und 2014 mit der erforderlichen Amplitude zugeführt wird. Demzufolge ist der Spannungsabfall über jedem Leistungstransistor hoch, wobei eine hohe Verlustleistung als Produkt der Spannung und des Stroms des Leistungstransistors entsteht. Die Antriebsströme der Motorwicklungen sind besonders groß, so dass auch der Leistungsverlust sehr hoch ist. Demzufolge hat der Motor einen sehr geringen Wirkungsgrad.
  • (2) Hohe Fertigungskosten
  • Um die Fertigungskosten zu reduzieren erweist es sich als effektiv, Transistoren, Widerstände und andere Bauelemente in einem einzigen Chip einer integrierten Schaltung (IC) zusammenzufassen. Zum Anordnen der PNP-Leistungstransistoren 2025, 2026 und 2027 ist jedoch eine große Chipfläche erforderlich, die als großer Faktor zur Erhöhung der Fertigungskosten beiträgt. Aufgrund der Wirkung der parasitären Kapazität, die infolge der Integration gebildet wird, ist es schwierig, die PNP-Leistungstransistoren hochfrequent zu betreiben. Hinzu kommt, dass die Leistungstransistoren viel Strom verbrauchen und eine große Wärmemenge erzeugen, daher ist es schwierig, die Leistungstransistoren in einem Chip zu integrieren.
  • Die Antriebsströme der Motorwicklungen sind besonders groß, so dass ein hohes Risiko besteht, dass die durch die Leistungstransistoren erzeugte Wärme das Auftreten eines thermischen Zusammenbruchs der integrierten Schaltung verursacht. Indem eine Wärmeableitplatte an die integrierte Schaltung angebracht wird, um das Auftreten des thermischen Durchbruchs zu verhindern, werden die Fertigungskosten erheblich erhöht.
  • (3) Starke Motorschwingung
  • Für die neuesten optischen Speichermedien, wie DVD-ROM oder Magnetspeichergeräte, wie Festplatte (Hard Disk Drive), besteht ein Bedarf an einem schwingungsarmen Motor, um die Aufnahme und/oder Wiedergabe der HDD (High Density Disk) möglich zu machen. In der Konfiguration gemäß dem Stand der Technik führt das schnelle Schalten des Leistungstransistors jedoch zu einer in der Wicklung entstehenden Spannungsspitze, wodurch der Antriebsstrom zum Pulsieren gebracht wird. Infolgedessen wird die erzeugte Kraft des Motors zum Pulsieren gebracht, wodurch starke Motorschwingungen die Folge sind.
  • Ein solcher wie in dem Oberbegriff des Anspruchs 1 definierter Motor ist aus der EP-A-663 718 bekannt.
  • Es wird eifrig danach gestrebt, einen Motor zu entwickeln, in dem alle derartigen Probleme überwunden werden.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, die oben erläuterten verschiedenen Probleme im Einzelnen oder insgesamt zu lösen und einen Motor bereitzustellen, der zur Kombination mit einer integrierten Schaltung geeignet ist.
  • Dieses Ziel wird durch die Merkmale des Anspruchs 1 erreicht. Vorteilhafte Weiterentwicklungen der Erfindung sind in den Unteransprüchen definiert.
  • Kurze Beschreibung der Erfindung
  • Gemäß der vorliegenden Erfindung ist jede erste Leistungsverstärkungseinrichtung durch eine erste Leistungs-FET-Stromspiegelschaltung unter Verwendung eines ersten FET-Leistungstransistors konfiguriert, wobei jede zweite Leistungsverstärkungseinrichtung durch eine zweite Leistungs-FET-Stromspiegelschaltung unter Verwendung eines zweiten FET-Leistungstransistors konfiguriert ist. In Folge dessen können die Nichtlinearität und Schwankungen der Stromverstärkungsfaktoren der ersten und zweiten Leistungsverstärkungseinrichtungen erheblich verringert werden, auch wenn nichtlineare FET-Leistungstransistoren mit starken Verstärkungsschwankungen eingesetzt werden. Aus diesem Grund können Schwankungen der Antriebsströme zu den Wicklungen verringert werden, wodurch Motorschwingungen signifikant reduziert werden. Außerdem erzeugen die erste Verteilungssteuereinrichtung und die zweite Verteilungssteuereinrichtung die ersten Q-Phasenstromsignale und die zweiten Q-Phasenstromsignale, wobei sich jedes Stromsignal zumindest hinsichtlich eines Anstiegs und eines Abfalls in analoger Weise ändert, und wobei sie die ersten Q-Phasenstromsignale und die zweiten Q-Phasenstromsignale für die Leitungsanschlüsse der ersten Leistungsverstärkungseinrichtung beziehungsweise der zweiten Leistungsverstärkungseinrichtung bereitstellen. Aus diesem Grund kann der Betrieb zum Ändern der Strompfade durch Verwenden der Q-Anteile der ersten FET-Leistungstransistoren der ersten Leistungsverstärkungseinrichtung sowie der Q-Anteile der zweiten FET-Leistungstransistoren der zweiten Leistungsverstärkungseinrichtung durch den oben erläuterten Betrieb der ersten Verteilungssteuereinrichtung und der zweiten Verteilungssteuereinrichtung in analoger Weise durchgeführt werden, so dass das Pulsieren der bidirektionalen Q-Phasenantriebsströme aufgrund der Änderung der Strompfade zu den Wicklungen beträchtlich verringert werden kann. Demzufolge ist ein Motor mit reduzierter Schwingung realisierbar.
  • Des Weiteren ist ein Motor realisierbar, der eine gleichgerichtete Gleichspannung ausgeben kann und der ohne Hochspannungsausgangseinrichtung auskommt. Die gleichgerichtete Gleichspannung des Motors wird zur Bereitstellung des Notbetriebs in Geräten verwendet, wenn die Gleichspannungsquelle ausgeschaltet ist. Für einen derartigen Notfall sollte der Motor vorzugsweise ohne Hochspannungsausgangseinrichtung gefertigt sein, da die Verlustleistung der Hochspannungsausgangseinrichtung die durch die gleichgerichtete Gleichspannung des Motors gelieferte Leistung verringert. Außerdem weist der Motor den Vorteil auf, dass auf einige Bauteile (insbesondere Kapazitäten) verzichtet werden kann, indem die Hochspannungsausgangseinrichtung weggelassen wird, wodurch die Kosten des Motors sinken.
  • Diese und andere Konfigurationen und Betriebe sollen im Detail in der Beschreibung der Ausführungsformen dargelegt werden.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine Darstellung, die die Konfiguration der Ausführungsform 1 der Erfindung zeigt.
  • 2 ist ein Schaltbild der Änderungssignalerzeugungseinrichtung 34 der Ausführungsform 1.
  • 3 ist ein Schaltbild der Steuersignalerzeugungseinrichtung 30 der Ausführungsform 1.
  • 4 ist ein Schaltbild der Verteilungssignalerzeugungseinrichtung 36 der Ausführungsform 1.
  • 5 ist ein Schaltbild der ersten Stromverstärkungseinrichtungen 41, 42 und 43 der Ausführungsform 1.
  • 6 ist ein Schaltbild der zweiten Stromverstärkungseinrichtungen 45, 46 und 47 und der Hochspannungsausgangseinrichtung 53 der Ausführungsform 1.
  • 7 ist ein Schaltbild der Schaltsteuereinrichtung 51 und der Spannungswandlungseinrichtung 52 der Ausführungsform 1.
  • 8 ist eine Schnittdarstellung, die einen Teil der integrierten Schaltung der Ausführungsform 1 darstellt.
  • 9 ist eine Darstellung, die die Konfiguration der Ausführungsform 2 der Erfindung zeigt.
  • 10 ist ein Schaltbild der Schaltsteuereinrichtung 310 und der Spannungswandlungseinrichtung 52 der Ausführungsform 2.
  • 11 ist ein Schaltbild der Modulationseinrichtung 300 der Ausführungsform 2.
  • 12 ist eine Darstellung, die die Konfiguration der Ausführungsform 3 der Erfindung zeigt.
  • 13 ist ein Schaltbild der Hochspannungsausgangseinrichtung 450 der Ausführungsform 3.
  • 14 ist ein Schaltbild der Leistungsschalteinrichtung 54 und der Spannungswandlungseinrichtung 52 der Ausführungsform 3.
  • 15 ist eine Darstellung, die die Konfiguration der Ausführungsform 4 der Erfindung zeigt.
  • 16 ist ein Schaltbild der zweiten Stromverstärkungseinrichtungen 645, 646 und 647 der Ausführungsform 4.
  • 17 ist eine Darstellung, die die Konfiguration der Ausführungsform 5 der Erfindung zeigt.
  • 18 ist eine Darstellung, die die Konfiguration der Ausführungsform 6 der Erfindung zeigt.
  • 19 ist ein Schaltplan einer weiteren Konfiguration der Leistungsverstärkungseinrichtung, die in den Ausführungsformen der Erfindung verwendet werden kann.
  • 20 ist ein Schaltbild einer weiteren Konfiguration der Leistungsverstärkungseinrichtung, die in den Ausführungsformen der Erfindung verwendet werden kann.
  • 21 ist ein Schaltbild einer weiteren Konfiguration der Leistungsverstärkungseinrichtung, die in den Ausführungsformen der Erfindung verwendet werden kann.
  • 22 ist ein Schaltbild einer weiteren Konfiguration der Leistungsverstärkungseinrichtung, die in den Ausführungsformen der Erfindung verwendet werden kann.
  • 23 ist ein Schaltbild einer weiteren Konfiguration der Strompfadausbildungsschaltung in der Spannungswandlungseinrichtung, die in den Ausführungsformen der Erfindung verwendet werden kann.
  • 24 ist ein Schaltbild einer weiteren Konfiguration der Strompfadausbildungsschaltung in der Spannungswandlungseinrichtung, die in den Ausführungsformen der Erfindung verwendet werden kann.
  • 25 ist eine Darstellung, die die Konfiguration eines Motors gemäß dem Stand der Technik zeigt.
  • Detaillierte Beschreibung der Erfindung
  • Ausführungsform 1
  • 1 bis 8 zeigen einen Motor der Ausführungsform 1 der Erfindung.
  • Die Konfiguration ist in der 1 gezeigt. Der bewegliche Körper 1 ist beispielsweise ein Rotor, an dem ein Feldteil untergebracht ist, das durch einen Dauermagnet mehrpolige Magnetflüsse bereitstellt. In einer weiteren Ausführungsform können mehrere Dauermagnete eingesetzt werden. Die dreiphasigen Wicklungen 2, 3 und 4 sind auf einem Stator oder auf einem feststehenden Körper angebracht und so angeordnet, dass sie bei einem Winkel von 120 Grad elektrisch voneinander isoliert sind. In den dreiphasigen Wicklungen 2, 3 und 4 werden durch die dreiphasigen Antriebsströme I1, I2 und I3 dreiphasige Flüsse erzeugt, wobei sie mit dem Feldteil des beweglichen Körpers 1 derart zusammenwirken, dass eine Antriebskraft erzeugt wird, wodurch der beweglich Körper 1 in Drehung versetzt wird.
  • Die Spannungswandlungseinrichtung 52 umfasst einen NMOS-FET-Schalttransistor 61, der ein hochfrequentes Schalten mit ungefähr 200 kHz ausführt. Der NMOS-FET-Schalttransistor ist ein FET-Schalttransistor mit N-Kanal-MOS-Struktur (FET: Feldeffekttransistor, MOS: Metalloxid-Halbleiter). In dem NMOS-FET Schalttransistor 61 ist der Stromausgangsanschluss mit dem negativen Anschluss (–) der Gleichspannungsquelle 50 verbunden, wobei der Stromeingangsanschluss mit einem Ende der Wandlerinduktivität 63 verbunden ist. Der Transistor führt ein hochfrequentes Schalten (An/Aus-Schaltvorgänge) auf dem Stromzufuhrpfad aus, durch dass die magnetische Energie der Wandlerinduktivität 63 von dem positiven Anschluss (+) der Gleichspannungsquelle 50 zu der Wandlerinduktivität 63 übertragen wird. Die Freilaufdiode 62, die mit einem Ende der Wandlerinduktivität 63 verbunden ist, führt An/Aus-Schaltvorgänge komplementär zu den hochfrequenten An/Aus-Schaltvorgängen des NMOS-FET-Schalttransistors 61 durch, so dass die Strompfadausbildungsschaltung gebildet wird, durch die die Wandlerinduktivität 63 mit der den Wandlerkondensator 64 umfassenden Schaltung verbunden ist.
  • Gemäß dieser Konfiguration bildet die Freilaufdiode 62 einen Strompfad, über den Strom durch den Wandlerkondensator 64 der Schaltung, umfassend die Wandlerinduktivität 63, zugeführt wird, wenn der NMOS-FET Schalt transistor 61 ausgeschaltet ist. Wenn der NMOS-FET Schalttransistor 61 angeschaltet ist, wird der Stromzufuhrpfad gebildet, der sich von dem positiven Anschluss der Gleichspannungsquelle 50 erstreckt und der durch die Wandlerinduktivität 63 verläuft. Aus diesem Grund wird die magnetische Energie zu der Wandlerinduktivität 63 übertragen (die magnetische Energie der Wandlerinduktivität 63 wird erhöht). Wenn der NMOS-FET Schalttransistor 61 ausgeschaltet ist, wird die Ausgangsspannung der Wandlerinduktivität 63 schnell erhöht, wobei die Freilaufdiode 62 sich im leitenden Zustand befindet. Demzufolge arbeitet die Strompfadausbildungsschaltung, umfassend die Freilaufdiode 62, derart, dass sie den Strom der den Wandlerkondensator 64 umfassenden Schaltung zuführt (die magnetische Energie der Wandlerinduktivität 63 wird verringert). In Folge dessen wird die umgeformte Gleichspannung (Vcc-Vg) zwischen einem Ende des Wandlerkondensators 64 und dem positiven Anschluss der Gleichspannungsquelle 50 ausgegeben.
  • Der Wandlerkondensator 64 ist zwischen dem positiven Ausgangsanschluss (P) und dem negativen Ausgangsanschluss (M) der Spannungswandlungseinrichtung 52 verbunden, so dass eine Filterschaltung gebildet wird, die den Strom und die Spannung glättet, die über die Wandlerinduktivität 63 bereitgestellt werden. Aus diesem Grund wird das Potential Vg des negativen Ausgangsanschlusses (M) der Spannungswandlungseinrichtung 52 variabel gesteuert, indem der NMOS-FET-Schalttransistor 61 einer hochfrequenten PWM (Pulsweitenmodulation) unterzogen wird. In Folge dessen wird zwischen den positiven und den negativen Ausgangsanschlüssen der Span nungswandlungseinrichtung 52 unter Verwendung der Gleichspannung die umgeformte Gleichspannung (Vcc-Vg) erzeugt, die von der Gleichspannungsquelle 50 als Stromquelle bereitgestellt wird. Der negative Anschluss der Gleichspannungsquelle 50 wird als das Erdpotential (0V) festgelegt. Die Gleichspannungsquelle 50 und die Spannungswandlungseinrichtung 52 bilden den Spannungsversorgungsblock, der die erforderliche Gleichspannung bereitstellt.
  • Der NMOS-FET-Schalttransistor 61 ist beispielsweise durch einen FET-Transistor mit doppelt diffundierter N-Kanal-MOS-Struktur konfiguriert, umfassend die als parasitäres Bauelement ausgebildete Schaltdiode 61d, die in Sperrrichtung in einer Ersatzschaltung oder in Richtung von dem Stromausgangsanschluss des Transistors zu dem Stromeingangsanschluss verbunden ist (der NMOS-FET Schalttransistor 61 kann alternativ in der integrierten Schaltung enthalten sein, so dass die parasitäre Schaltdiode 61d nicht gebildet wird).
  • Die Stromausgangsanschlüsse der drei ersten Leistungsverstärkungseinrichtungen 11, 12 und 13 sind gemeinsam mit dem negativen Ausgangsanschluss der Spannungswandlungseinrichtung 52 verbunden. Die den ersten NMOS-FET-Leistungstransistor 81 umfassende erste Leistungsverstärkungseinrichtung 11 verstärkt den Ausgangsstrom F1 der ersten Stromverstärkungseinrichtung 41, der an den Leitungssteueranschluss ausgegeben wird und gibt den verstärkten Strom aus. Der NMOS-FET-Leistungstransistor ist ein FET-Leistungstransistor mit N-Kanal-MOS-Struktur. Der erste NMOS-FET-Leistungstransistor 81 und der NMOS-FET-Transistor 91 bilden die erste NMOS-FET-Leistungsstromspiegelschaltung. Die NMOS-FET-Leistungsstromspiegelschaltung ist eine Stromspiegelschaltung unter Verwendung des FET-Leistungstransistors mit N-Kanal-MOS-Struktur. Da die Zellgröße des NMOS-FET-Leistungstransistors 81 um das Hundertfache größer ist als die Zellgröße des NMOS-FET-Transistors 91, kann die in dem aktiven Betriebsbereich arbeitende NMOS-FET-Leistungsstromspiegelschaltung den Eingansstrom um das Hundertfache verstärken. Der erste NMOS-FET-Leistungstransistor 81 ist durch einen FET-Transistor mit doppelt diffundierter N-Kanal-MOS-Struktur konfiguriert und umfasst die als parasitäres Bauelement ausgebildete erste Leistungsdiode 81d, die in Sperrrichtung in einer Ersatzschaltung oder in Richtung von dem Stromausgangsanschluss des Transistors zu dem Stromeingangsanschluss geschaltet ist.
  • In ähnlicher Weise verstärkt die den ersten NMOS-FET-Leistungstransistor 82 umfassende erste Leistungsverstärkungseinrichtung 12 den Ausgangstrom F2 der ersten Stromverstärkungseinrichtung 42, der an den Leitungssteueranschluss ausgegeben wird und gibt den verstärkten Strom aus. Der erste NMOS-FET-Leistungstransistor 82 und der NMOS-FET-Transistor 92 bilden die erste NMOS-FET-Leistungsstromspiegelschaltung. Die Zellgröße des NMOS-FET-Transistors 82 ist so bemessen, dass sie um das Hundertfache größer ist als die Zellgröße des NMOS-FET-Transistors 92. Der erste NMOS-FET-Leistungstransistor 82 ist durch einen FET-Transistor mit doppelt diffundierter N-Kanal-MOS-Struktur konfiguriert, umfassend die als parasitäres Bauelement ausge bildete erste Leistungsdiode 82d, die in Sperrrichtung in einer Ersatzschaltung oder in Richtung von dem Stromausgangsanschluss des Transistors zu dem Stromeingangsanschluss geschaltet ist.
  • Ferner verstärkt die den ersten NMOS-FET-Leistungstransistor 83 umfassende erste Leistungsverstärkungseinrichtung 13 den Ausgangsstrom F3 der ersten Stromverstärkungseinrichtung 43, der an den Leitungssteueranschluss ausgegeben wird und gibt den verstärkten Strom aus. Der erste NMOS-FET-Leistungstransistor 83 und der NMOS-FET-Transistor 93 bilden die erste N-MOS-FET-Leistungsstromspiegelschaltung. Die Zellgröße des NMOS-FET Transistors 93 ist so bemessen, dass sie um das Hundertfache größer ist als die Zellgröße des NMOS-FET-Transistors 93. Der erste NMOS-FET-Leistungstransistor 83 ist durch einen FET-Transistor mit doppelt diffundierter N-Kanal-MOS-Struktur konfiguriert, umfassend die als parasitäres Bauelement ausgebildete erste Leistungsdiode 83d, die in Sperrrichtung in einer Ersatzschaltung oder in Richtung von dem Stromausgangsanschluss des Transistors zu der Stromeingangsanschluss geschaltet ist.
  • Die Stromausgangsanschlüsse der ersten NMOS-FET-Leistungstransistoren 81, 82 und 83 sind gemeinsam mit dem negativen Ausgangsanschluss der Spannungswandlungseinrichtung 52 verbunden, wobei die Stromeingangsanschlüsse der Transistoren mit den Strombereitstellungsanschlüssen der Wicklungen 2, 3 beziehungsweise 4 verbunden sind. Gemäß dieser Konfiguration führen die ersten Leistungsverstärkungseinrichtungen 11, 12 und 13 den Leistungsverstärkungsanschlüssen der Wicklungen 2, 3 und 4 Ströme zu, indem sie die Eingangsströme zu den Leitungssteueranschlüssen verstärken, so dass sie den Wicklungen 2, 3 beziehungsweise 4 die negativen Stromanteile der Antriebsströme I1, I2 und I3 zuführen. Die Stromeingangsanschlüsse der drei zweiten Leistungsverstärkungseinrichtungen 15, 16 und 17 sind gemeinsam mit dem positiven Ausgangsanschluss der Spannungswandlungseinrichtung 52 verbunden. Die den zweiten NMOS-FET-Leistungstransistor 85 umfassende zweite Leistungsverstärkungseinrichtung 15 verstärkt den Ausgangsstrom H1 der zweiten Stromverstärkungseinrichtung 45, der an den Leitungssteueranschluss ausgegeben wird und gibt den verstärkten Strom aus. Der zweite NMOS-FET-Leistungstransistor 85 und der NMOS-FET-Transistor 95 bilden die zweite NMOS-FET-Leistungsstromspiegelschaltung. Da die Zellgröße des NMOS-FET-Leistungstransistors 85 so bemessen ist, dass sie um das Hundertfache größer ist als die Zellgröße des NMOS-FET-Transistors 95, kann die in dem aktiven Betriebsbereich arbeitende NMOS-FET-Leistungsstromspiegelschaltung den Eingangsstrom um das Hundertfache verstärken. Der zweite NMOS-FET-Leistungstransistor 85 ist durch einen FET-Transistor mit doppelt diffundierter N-Kanal-MOS-Struktur konfiguriert, umfassend die als parasitäres Bauelement ausgebildete zweite Leistungsdiode 85d, die in Sperrrichtung in einer Ersatzschaltung oder in Richtung von dem Stromausgangsanschluss des Transistors zu dem Stromeingangsanschluss geschaltet ist.
  • In ähnlicher Weise verstärkt die den zweiten NMOS-FET-Transistor 86 umfassende erste Leistungsverstärkungseinrichtung 16 den Ausgangsstrom H2 der zweiten Stromverstärkungseinrichtung 46, der an den Leitungssteueranschluss ausgegeben wird und gibt den verstärkten Strom aus. Der zweite NMOS-FET-Leistungstransistor 86 und der NMOS-FET-Transistor 96 bilden die zweite NMOS-FET-Leistungsstromspiegelschaltung. Die Zellgröße des NMOS-FET-Leistungstransistors 86 ist so bemessen, dass sie um das Hundertfache größer ist als die Zellgröße des NMOS-FET-Transistors 96. Der zweite NMOS-FET-Leistungstransistor 86 ist durch einen FET-Transistor mit doppelt diffundierter N-Kanal-MOS-Struktur konfiguriert, umfassend die als parasitäres Bauelement ausgebildete zweite Leistungsdiode 86d, die in Sperrrichtung in einer Ersatzschaltung oder in Richtung von dem Stromausgangsanschluss des Transistors zu dem Stromeingangsanschluss geschaltet ist.
  • Außerdem verstärkt die den zweiten NMOS-FET-Leistungstransistor 87 umfassende zweite Leistungsverstärkungseinrichtung 17 den Ausgangsstrom H3 der zweiten Stromverstärkungseinrichtung 47, der an den Leitungssteueranschluss ausgegeben wird und gibt den verstärkten Strom aus. Der zweite NMOS-FET-Leistungstransistor 87 und der NMOS-FET-Transistor 97 bilden die zweite NMOS-FET-Leistungsstromspiegelschaltung. Die Zellgröße des NMOS-FET-Leistungstransistors 87 ist so bemessen, dass sie um das Hundertfache größer ist als die Zellgröße des NMOS-FET-Transistors 97. Der zweite NMOS-FET-Leistungstransistor 87 ist durch einen FET-Transistor mit doppelt diffundierter N-Kanal-MOS-Struktur konfiguriert, umfassend die als parasitäres Bauelement ausgebildete zweite Leistungsdiode 87d, die in Sperrrichtung in einer Ersatzschaltung oder in Richtung von dem Stromausgangsanschluss des Transistors zu dem Stromeingangsanschluss geschaltet ist.
  • Die Stromeingangsanschlüsse der zweiten NMOS-FET-Leistungstransistoren 85, 86 und 87 sind über den Widerstand 31 gemeinsam mit dem positiven Ausgangsanschluss der Spannungswandlungseinrichtung 52 verbunden, wobei die Stromausgangsanschlüsse der Transistoren mit den Stromzufuhranschlüssen der Wicklungen 2, 3 beziehungsweise 4 verbunden sind. Gemäß dieser Konfiguration führen die zweiten Leistungsverstärkungseinrichtungen 15, 16 und 17 der Leitungssteueranschlüsse der Wicklungen 2, 3 und 4 Ströme zu, die durch Verstärken der Eingangsströme zu den Leitungssteueranschlüssen gewonnen werden, so dass die positiven Stromanteile der Antriebsströme I1, I2 und I3 den Wicklungen 2, 3 beziehungsweise 4 zugeführt werden.
  • Die Stromsignalerzeugungseinrichtung, wie beispielsweise die Steuersignalerzeugungseinrichtung 30, ist durch einen Stromdetektierblock konfiguriert, der den Stromdetektierwiderstand 31 und die Schwellwertschaltung 32 sowie den Vergleichsblock 33 umfasst. Der zusammengesetzte Versorgungsstrom Iv zu den Wicklungen, der dem zusammengesetzten Wert der positiven Stromanteile der Antriebsströme I2, I3 und I4 entspricht, wird über den Stromdetektierwiderstand 31 als Spannungsabfall detektiert. Die Schwellwertschaltung 32 gibt das Stromdetektiersignal Bv in Abhängigkeit von dem zusammengesetzten Versorgungsstrom Iv aus. Der Vergleichsblock 33 vergleicht das Befehlssignal Ac mit dem Stromdetektiersignal Bv und gibt die ersten und zweiten Steuerstromsignale C1 und C2 in Abhängigkeit von der Differenz zwischen den Signalen aus. Das Befehlssignal Ac wird durch den Geschwindigkeitsregler gewonnen, der beispielsweise die Geschwindigkeit des beweglichen Körpers 1 mit einer gewünschten Geschwindigkeit vergleicht.
  • 3 zeigt insbesondere die Konfiguration der Steuersignalerzeugungseinrichtung 30. Die Schwellwertschaltung 32 umfasst die Spannung/Strom-Wandlerschaltung 151 und den Widerstand 152. Die Spannung/Strom-Wandlerschaltung 151 gibt den Strom aus, der aufgrund des zusammengesetzten Versorgungsstroms Iv proportional zu dem Spannungsabfall des Stromdetektierwiderstands 31 ist. Der Ausgangsstrom fließt durch den Widerstand 152, wobei das Stromdetektiersignal Bv an den negativen Anschluss (–) der Gleichspannungsquelle 50 ausgegeben wird.
  • Der Differenzverstärker 161 des Vergleichsblocks 33 erzeugt die Ausgangsspannung Cg in Abhängigkeit von der Differenzspannung zwischen dem Befehlssignal Ac und dem Stromdetektiersignal Bv. Die Transistoren 171 und 172 und die Widerstände 173 und 174 erzeugen zwei Stromsignale, die proportional zu der Ausgangspannung Cg sind. Der Kollektorstrom des Transistors 171 wird als das erste Steuerstromsignal C1 über die Stromspiegelschaltung, umfassend die Transistoren 181 und 182, ausgegeben. Der Kollektorstrom des Transistors 172 wird als das zweite Steuerstromsignal C2 ausgegeben. Die Tran sistoren 171 und 172 und die Widerstände 173 und 174 sind so ausgelegt, dass sie vorgegebene Werte aufweisen, so dass der Wert des zweiten Steuerstromsignals C2 doppelt so groß ist wie der Wert des ersten Steuerstromsignals C1. Die Kapazität 162 bildet in dem Differenzverstärker 161 einen Tiefpass-Filter.
  • Die Änderungssignalerzeugungseinrichtung 34 der 1 gibt die in analoger Weise alternierenden dreiphasigen Wechselstromsignale D1, D2 und D3 aus, um die dreiphasigen Ströme dazu zu veranlassen, durch die dreiphasigen Wicklungen zu fließen. 2 zeigt insbesondere die Konfiguration der Änderungssignalerzeugungseinrichtung 34. In diesem Beispiel ist die Änderungssignalerzeugungseinrichtung 34 durch den Positionserfassungsblock 100 und durch den Änderungssignalblock 101 konfiguriert.
  • Der Positionserfassungsblock 100 weist die Positionserfassungselemente 111 und 112 auf, die als magnetoelektrische Wandlerelemente (zum Beispiel Hall-Elemente) ausgebildet sind, um die erzeugten Flüsse des beweglichen Körpers 1 zu detektieren. Die Positionserfassungselemente 111 und 112 sind bei einem Winkel von 120 Grad elektrisch voneinander isoliert und geben die Positionssignale Ja1 und Jb1, sowie Ja2 und Jb2 aus, die mit der Bewegung des beweglichen Körpers 1 sinusförmig schwingen. Die Signale Ja1 und Ja2 stehen in einem gegenphasigen Verhältnis zueinander (sie sind bei einem Winkel von 180 Grad elektrisch voneinander isoliert), wobei die Signale Jb1 und Jb2 ebenfalls in einem gegenphasigen Verhältnis zueinander stehen. Die im ge genphasigen Verhältnis zueinander stehenden Signale werden beim Zählen der Anzahl der Phasen nicht berücksichtigt. Die Positionssignale Ja2 und Jb2 werden zur Erzeugung des Positionssignals Jc1 der dritten Phase durch die Widerstände 113 und 114 zusammengeführt, wobei die Positionssignale Ja1 und Ja2 zur Erzeugung des Positionssignals Jc2 der dritten Phase durch die Widerstände 115 und 116 zusammengeführt werden. Gemäß dieser Konfiguration werden in dem Positionserfassungsblock 100 die dreiphasigen Positionssignale Ja1, Jb1 und Jc1 (Ja2, Jb2 und Jc2) gewonnen, die bei einem Winkel von 120 Grad elektrisch voneinander isoliert sind.
  • Der Änderungssignalblock 101 erzeugt sinusförmige Wechselstromsignale D1, D2 und D3, die in Abhängigkeit von den dreiphasigen Positionssignalen in analoger Weise alternieren. Die Transistoren 122 und 123 teilen den Strom der Konstantromquelle 121 in Abhängigkeit von der Spannungsdifferenz zwischen den Positionssignalen Ja1 und Ja2 der ersten Phase auf die Kollektorseiten auf. Der Kollektorstrom des Transistors 123 wird um einen Verstärkungsfaktor von 2 durch die Stromspiegelschaltung, umfassend die Transistoren 124 und 125, verstärkt und anschließend von dem Kollektor des Transistors 125 ausgegeben. Der Kollektorstrom des Transistors 125 wird mit dem Strom der Konstantstromquelle 126 verglichen, wobei die Differenz zwischen den Strömen als das Wechselstromsignal D1 der ersten Phase ausgegeben wird. Aus diesem Grund schwankt das Wechselstromsignal D1 in analoger Weise in Abhängigkeit von dem Positionssignal Ja1 und fließt während des Zeitbereichs, der einem elektrischen Winkel von 180 Grad entspricht (der Strom mit po sitiver Polarität), und in dem darauf folgenden Zeitbereich, der einem elektrischen Winkel von 180 Grad entspricht (der Strom mit negativer Polarität).
  • In ähnlicher Weise schwankt das Wechselstromsignal D2 in analoger Weise in Abhängigkeit von dem Positionssignal Jb1 und fließt in dem Zeitbereich, der einem elektrischen Winkel von 180 Grad entspricht (der Strom mit positiver Polarität), und in dem darauf folgenden Zeitbereich, der einem elektrischen Winkel von 180 Grad entspricht (der Strom mit negativer Polarität). Außerdem schwankt das Wechselstromsignal D3 in analoger Weise in Abhängigkeit von dem Positionssignal Jc1 und fließt in dem Zeitbereich, der einem elektrischen Winkel von 180 Grad entspricht (der Strom mit positiver Polarität), und in dem darauf folgenden Zeitbereich, der einem elektrischen Winkel von 180 Grad entspricht (der Strom mit negativer Polarität). In Folge dessen bilden die Wechselstromsignale D1, D2 und D3 sinusförmige Wechselstromsignale.
  • Die Verteilungssignalerzeugungseinrichtung 36 der 1 umfasst die ersten und zweiten Verteiler 37 und 38. Der erste Verteiler 37 verteilt das erste Steuerstromsignal C1 der Steuersignalerzeugungseinrichtung 30 in Abhängigkeit von den dreiphasigen Wechselstromsignalen D1, D2 und D3 der Änderungssignalerzeugungseinrichtung 34 zur Erzeugung der dreiphasigen in analoger Weise alternierenden ersten verteilten Stromsignale E1, E2 und E3. Der zweite Verteiler 38 verteilt das zweite Steuerstromsignal C2 der Steuersignalerzeugungseinrichtung 30 in Abhängigkeit von den dreiphasigen Wechselstromsigna len D1, D2 und D3 der Änderungssignalerzeugungseinrichtung 34 zur Erzeugung der in analoger Weise alternierenden zweiten dreiphasigen verteilten Stromsignale G1, G2 und G3.
  • 4 zeigt insbesondere die Konfiguration der Verteilungssignalerzeugungseinrichtung 36. Der erste Verteiler 37 ist durch die drei ersten Eingangstransistoren 201, 202 und 203 und durch die drei ersten Verteilertransistoren 205, 206 und 207 konfiguriert. Die Leitungssteueranschlüsse und die Signaleingangsanschlüsse von einem Anschlusspaar der Strompfade der ersten Eingangstransistoren 201, 202 und 203 sind mit den Stromeingangs- und -ausganganschlüssen verbunden, denen jeweils die dreiphasigen Wechselstromsignale D1, D2 und D3 von der Änderungssignalerzeugungseinrichtung 34 zugeführt werden. Die Signalausgangsanschlüsse von einem Anschlusspaar des Strompfads der ersten Eingangstransistoren 201, 202 und 203 sind miteinander verbunden, wobei das erste Steuerstromsignal C1 der Steuersignalerzeugungseinrichtung 30 den miteinander verbundenen Anschlüssen zugeführt wird. Die Leitungssteueranschlüsse der ersten Verteilertransistoren 205, 206 und 207 sind mit den Stromeingangs- und -ausgangsanschlüssen verbunden, denen jeweils die dreiphasigen Wechselstromsignale D1, D2 und D3 zugeführt werden. Gemäß dieser Konfiguration geben die drei ersten Verteilertransistoren 205, 206 und 207 die dreiphasigen ersten verteilten Stromsignale E1, E2 und E3 jeweils von den Stromsignalausgangsanschlüssen aus.
  • Baugleiche Transistoren werden als die ersten Transistoren 201, 202 und 203 und als die ersten Verteilertransistoren 205, 206 und 207 eingesetzt. In dieser Ausführungsform werden PNP-Bipolartransistoren als die ersten Eingangstransistoren 202, 202 und 203 und als die ersten Verteilertransistoren 205, 206 und 207 eingesetzt. In den ersten Eingangstransistoren 201, 202 und 203 sind die Leitungssteueranschlüsse die Basisanschlüsse, wobei die Signaleingangsanschlüsse von einem Anschlusspaar des Strompfads die Kollektoranschlüsse sind, und wobei die Signalausgangsanschlüsse vom einem Anschlusspaar des Strompfads die Emitteranschlüsse sind. In den ersten Verteilertransistoren 205, 206 und 207 sind die Leitungssteueranschlüsse die Basisanschlüsse, wobei die Stromsignaleingangsanschlüsse die Emitteranschlüsse sind, und wobei die Stromsignalsausgangsanschlüsse die Kollektoranschlüsse sind.
  • Der zweite Verteiler 38 ist durch die drei zweiten Eingangstransistoren 211, 212 und 213 und durch die drei zweiten Verteilertransistoren 215, 216 und 217 konfiguriert. Die Leitungssteueranschlüsse und die Signaleingangsanschlüsse von einem Anschlusspaar des Strompfads der zweiten Eingangstransistoren 211, 212 und 213 sind mit den Stromeingangs- und -ausgangsanschlüssen verbunden, denen die dreiphasigen Wechselstromsignale D1, D2 und D3 von der Änderungssignalerzeugungseinrichtung 34 zugeführt werden. Die Signalausgangsanschlüsse von einem Anschlusspaar des Strompfads der zweiten Eingangstransistoren 211, 212 und 213 sind miteinander verbunden. Die Stromsignaleingangsanschlüsse der zweiten Verteilertransistoren 215, 216 und 217 sind miteinander verbunden, wobei das zweite Steuerstromsignal C2 der Steuersignalerzeugungseinrichtung 30 an die miteinander verbundenen Anschlüsse ausgegeben wird. Die Leitungssteueranschlüsse der zweiten Verteilertransistoren 215, 216 und 217 sind mit den Stromeingangs- und -ausgangsanschlüssen verbunden, denen jeweils die dreiphasigen Wechselstromsignale D1, D2 und D3 zugeführt werden. Gemäß dieser Konfiguration geben die drei zweiten Verteilertransistoren 215, 216 und 217 die dreiphasigen zweiten verteilten Stromsignale G1, G2 und G3 jeweils von den Stromsignalausgangsanschlüssen aus.
  • Baugleiche Transistoren werden als die zweiten Eingangstransistoren 211, 212 und 213 und als die zweiten Verteilertransistoren 215, 216 und 217 eingesetzt. Die Eingangstransistor-Typen 201, 202 und 203 unterscheiden sich in ihrer Polarität von der Polarität der zweiten Eingangstransistor-Typen 211, 212 und 213. In dieser Ausführungsform werden NPN-Bipolartransistoren als die zweiten Eingangstransistoren 211, 212 und 213 und als die zweiten Verteilertransistoren 215, 216 und 217 eingesetzt. In den zweiten Eingangstransistoren 211, 212 und 213 sind die Leitungssteueranschlüsse die Basisanschlüsse, wobei die Signaleingangsanschlüsse von einem Anschlusspaar des Strompfads die Kollektoranschlüsse sind, und wobei die Signalausgangsanschlüsse von einem Anschlusspaar des Strompfads die Emitteranschlüsse sind. In den zweiten Verteilertransistoren 215, 216 und 217 sind die Leitungssteueranschlüsse die Basisanschlüsse, wobei die Stromsignaleingangsanschlüsse die Emitteranschlüsse sind, und wobei die Stromsignalausgangsanschlüsse die Kollektoranschlüsse sind.
  • Die Referenzspannungsquelle 220 und die Transistoren 221 und 222 bilden die voreingestellte Spannungsversorgungseinrichtung. Die erste vorgegebene Gleichspannung wird den gemeinsamen verbundenen Enden der ersten Eingangstransistoren 201, 202 und 203 zugeführt, wobei die zweite vorgegebene Gleichspannung den gemeinsamen verbundenen Enden der zweiten Eingangstransistoren 211, 212 und 213 zugeführt wird.
  • Gemäß dieser Konfiguration fließt Strom durch den ersten Eingangstransistor 201, während kein Strom durch den zweiten Eingangstransistor 211 fließt, wenn das Wechselstromsignal D1 ein negativer Strom ist. Wenn das Wechselstromsignal D1 ein positiver Strom ist, fließt Strom durch den zweiten Eingangstransistor 211, während durch den ersten Eingangstransistor 201 kein Strom fließt. Mit anderen Worten wird den ersten und zweiten Eingangstransistoren 201 und 211 ein geglätteter Strom in komplementärer Weise in Abhängigkeit von der Polarität des Wechselstromsignals D1 zugeführt, mit dem Ergebnis, dass die ersten und zweiten Eingangstransistoren 201 und 211 nicht gleichzeitig mit Strom versorgt werden.
  • In ähnlicher Weise fließt Strom durch den ersten Eingangstransistor 202, wenn das Wechselstromsignal D2 ein negativer Strom ist, wobei Strom durch den zweiten Eingangstransistor 212 fließt, wenn das Wechselstromsignal ein positiver Strom ist. Ferner fließt Strom durch den ersten Eingangstransistor 203, wenn das Wechselstromsignal D3 ein negativer Strom ist, wobei Strom durch den zweiten Eingangstransistor 213 fließt, wenn das Wechselstromsignal ein positiver Strom ist.
  • Die ersten Verteilertransistoren 205, 206 und 207 des ersten Verteilers 37 verteilen das erste Steuerstromsignal C1 an die entsprechenden Stromsignalausgangsanschlüsse in Abhängigkeit von den dreiphasigen Strömen, die durch die ersten Eingangstransistoren 201, 202 und 203 fließen, wodurch die dreiphasigen ersten verteilten Stromsignale E1, E2 und E3 erzeugt werden. Aus diesem Grund alternieren die dreiphasigen ersten verteilten Stromsignale E1, E2 und E3 in analoger Weise in Abhängigkeit von den negativen Stromanteilen der dreiphasigen Wechselstromsignale D1, D2 und D3, wobei der zusammengesetzte Wert der verteilten Stromsignale E1, E2 und E3 dem ersten Steuerstromsignal C1 entspricht.
  • In ähnlicher Weise verteilen die zweiten Verteilertransistoren 215, 216 und 217 des zweiten Verteilers 38 das zweite Steuerstromsignal C2 an die entsprechenden Stromsignalausgangsanschlüsse in Abhängigkeit von den dreiphasigen Strömen, die durch die zweiten Eingangstransistoren 211, 212 und 213 fließen, wodurch die dreiphasigen zweiten verteilten Stromsignale G1, G2 und G3 erzeugt werden. Demzufolge alternieren die dreiphasigen zweiten verteilten Stromsignale G1, G2 und G3 in analoger Weise in Abhängigkeit von den positiven Stromanteilen der dreiphasigen Wechselstromsignale D1, D2 und D3, wobei der zusammengesetzte Wert der verteilten Stromsignale G1, G2 und G3 dem zweiten Steuerstromsignal C2 entspricht.
  • Die ersten verteilten Stromsignale E1, E2 und E3 sind 120 Grad phasenverschoben, wobei die zweiten verteilten Stromsignale G1, G2 und G3 120 Grad phasenverschoben sind. Die ersten und zweiten Stromsignale E1 und G1 alternieren in analoger Weise komplementär, wobei sie 180 Grad gegeneinander phasenverschoben sind, und wobei immer eines der Signale E1 oder G1 immer null ist. In ähnlicher Weise alternieren die ersten und zweiten Stromsignale E2 und G2 in analoger Weise komplementär, wobei sie 180 Grad phasenverschoben voneinander sind, und wobei das Signal E2 oder das Signal G2 immer null beträgt. Ferner alternieren die ersten und zweiten Stromsignale E3 und G3 in analoger Weise komplementär, wobei sie 180 Grad phasenverschoben voneinander sind, und wobei das Signal E3 oder das Signal G3 immer null beträgt.
  • Die ersten verteilten Stromsignale E1, E2 und E3 des ersten Verteilers 37 der 1 werden an die ersten Stromverstärkungseinrichtungen 41, 42 beziehungsweise 43 ausgegeben. Die ersten Stromverstärkungseinrichtungen 41, 42 und 43 verstärken die ersten verteilten Stromsignale E1, E2 und E3 um einen vorgegebenen Faktor zum Erzeugen der ersten verstärkten Stromsignale F1, F2 beziehungsweise F3. Die ersten Stromverstärkungseinrichtungen 41, 42 und 43 führen die ersten verstärkten Stromsignale F1, F2 und F3 den Leitungssteueranschlüssen der ersten Leistungsverstärkungseinrichtungen 11, 12 und 13 zu. Die ersten Leistungsverstärkungseinrichtungen 11, 12 und 13 verstärken die dreiphasigen ersten verstärkten Stromsignale F1, F2 und F3 und führen die negativen Stromanteile der Antriebsströme I1, I2 und I3 den Wicklungen 2, 3 beziehungsweise 4 zu.
  • 5 zeigt insbesondere die Konfiguration der ersten Stromverstärkungseinrichtungen 41, 42 und 43. Die erste Stromverstärkungseinrichtung 41 ist durch die erste Verstärkungseinrichtungs-Stromspiegelschaltung konfiguriert, die in der vorgeschalteten Stufe eine Stromspiegelschaltung aufweist, umfassend die Transistoren 231 und 232, und die in der nachgeschalteten Stufe eine Stromspiegelschaltung aufweist, umfassend die Transistoren 233 und 234 und die Widerstände 235 und 236, und in der die vorgeschalteten und nachgeschalteten Stromspiegelschaltungen zueinander kaskadiert sind. Das Emitterflächenverhältnis der Transistoren 231 und 232 ist mit einem Faktor von 1 bemessen, so dass die vorgeschaltete Stromspiegelschaltung mit einem Stromverstärkungsfaktor von 1 bemessen ist. Das Emitterflächenverhältnis der Transistoren 233 und 234 ist mit einem Faktor von 50 bemessen, wobei der Widerstandsfaktor der Widerstände 236 und 235 mit 50 bemessen ist, so dass die nachgeschaltete Stromspiegelschaltung mit einem Stromverstärkungsfaktor von 50 bemessen ist. Demzufolge führt die erste Verstärkungseinrichtungs-Stromspiegelschaltung der ersten Stromverstärkungseinrichtung 41 die Verstärkung um einen Stromverstärkungsfaktor von 50 durch.
  • In ähnlicher Weise ist die erste Stromverstärkungseinrichtung 42 durch die erste verstärkende Stromspiegelschaltung, umfassend die Transistoren 241, 242, 243 und 244 und die Widerstände 245 und 246, konfiguriert und führt die Verstärkung um einen Stromverstärkungsfaktor von 50 durch.
  • Außerdem ist die erste Stromverstärkungseinrichtung 43 durch die erste Verstärkungseinrichtungs-Stromspiegelschaltung, umfassend die Transistoren 251, 252, 253 und 254 und die Widerstände 255 und 256, konfiguriert und weist eine Verstärkung um einen Stromverstärkungsfaktor von 50 auf. Gemäß dieser Konfiguration erzeugen die ersten Stromverstärkungseinrichtungen 41, 42 und 43 die dreiphasigen ersten verstärkten Stromsignale F1, F2 und F3, die durch Verstärken der dreiphasigen ersten verstärkten Stromsignale E1, E2 und E3 um einen Faktor von 50 gewonnen werden, und stellen die erzeugten Signale für die Leitungssteueranschlüsse der ersten Leistungsstromspiegelschaltungen der ersten Leistungsverstärkungseinrichtungen 11, 12 und 13 bereit.
  • Die zweiten verteilten Stromsignale G1, G2 und G3 des zweiten Verteilers 38 der 1 werden an die zweiten Stromverstärkungseinrichtungen 45, 46 beziehungsweise 47 ausgegeben. Die zweiten Stromverstärkungseinrichtungen 45, 46 und 47 erzeugen die zweiten verstärkten Stromsignale H1, H2 und H3, die durch Verstärken des Stroms der zweiten verteilten Stromsignale G1, G2 und G3 um einen vorgegebenen Faktor gewonnen werden. In der Hochspannungsausgangseinrichtung 53 wird die Aufwärtswandlerkapazität in Abhängigkeit eines hochfrequenten Impulssignals Lade- und Speichervorgängen ausgesetzt, so dass das Hochspannungspotential Vu erzeugt wird, das größer ist als das positive Anschlusspotential Vcc der Gleichspannungsquelle 50.
  • Die zweiten Stromverstärkungseinrichtungen 45, 46 und 47 führen die zweiten verstärkten Stromsignale H1, H2 und H3 von dem Hochspannungspotential Vu der Hochspannungsausgangseinrichtung 53 den Leitungssteueranschlüssen der zweiten Leistungsverstärkungseinrichtungen 15, 16 und 17 zu. Die zweiten Leistungsverstärkungseinrichtungen 15, 16 und 17 verstärken den Strom der dreiphasigen zweiten verstärkten Stromsignale H1, H2 und H3 und führen die positiven Stromanteile der Antriebsströme 11, 12 und 13 von den Stromausgangsanschlüssen den Wicklungen 2, 3 beziehungsweise 4 zu.
  • 6 zeigt insbesondere die Konfiguration der zweiten Stromverstärkungseinrichtungen 45, 46 und 47 und der Hochspannungsausgangseinrichtung 53. Die Hochspannungsausgangseinrichtung 53 umfasst Folgendes: eine Impulserzeugungsschaltung 421, die das Hochfrequenzimpulssignal Pa von ungefähr 100 kHz ausgibt; eine erste Aufwärtswandlerkapazität 411; eine zweite Aufwärtswandlerkapazität 412; eine erste Spannungsbegrenzungsschaltung, umfassend die Dioden 425 bis 428; und eine zweite Spannungsbegrenzungsschaltung, umfassend die Diode 429. Der Zustand des Inverters 422 wird in digitaler Weise in Abhängigkeit von dem Impulssignal Pa der Impulserzeugungsschaltung 421 geändert.
  • Wenn der Inverter 422 „L" ist (low ist oder beispielsweise das negative Anschlusspotential der Gleichspan nungsquelle 50 aufweist), wird die erste Aufwärtswandlerkapazität 411 über die Diode 423 aufgeladen.
  • Wenn der Inverter 422 zu „H" geändert wird (high wird oder beispielsweise das positive Anschlusspotential der Gleichspannungsquelle 50 aufweist), werden die in der ersten Aufwärtswandlerkapazität 411 gespeicherten elektrischen Ladungen über die Diode 424 an die zweite Aufwärtswandlerkapazität 412 übertragen, so dass die Aufwärtswandlerkapazität 412 aufgeladen wird. In Folge dessen wird das Hochspannungspotential Vu, das höher als das positive Anschlusspotential der Spannungswandlungseinrichtung 52 ist, von dem Anschluss der zweiten Aufwärtswandlerkapazität 412 ausgegeben. Das Hochspannungspotential Vu ist mit den zweiten Stromverstärkungseinrichtungen 45, 46 und 47 verbunden.
  • Wenn die zweite Aufwärtswandlerkapazität 412 weiterhin aufgeladen wird, wird die Spannung Vu des Hochspannungspotentials auf ein sehr hohes Niveau angehoben, wodurch ein Spannungsdurchbruch der integrierten Transistoren oder Dioden auftreten kann. Um zu verhindern, dass das Hochspannungspotential Vu auf ein Niveau angehoben wird, das gleich oder höher als das vorgegebene Niveau ist, ist die Spannung durch die erste Spannungsbegrenzungsschaltung, umfassend die Dioden 425 bis 428, begrenzt. In dem Fall, wenn kein Risiko für einen Spannungsdurchbruch besteht, kann auf die erste Spannungsbegrenzungsschaltung verzichtet werden.
  • Die zweiten verstärkten Stromsignale H1, H2 und H3 arbeiten derart, dass sie die zweite Aufwärtswandlerkapa zität 412 entladen. Wenn der Hochstrombetrieb über einen längeren Zeitraum durchgeführt wird, wie es beispielsweise beim Starten des Motors der Fall ist, kann die gespeicherte Ladungsmenge der zweiten Aufwärtswandlerkapazität 412 nicht ausreichend sein, wobei das Hochspannungspotential Vu der Hochspannungsausgangseinrichtung 53 auf ein sehr niedriges Niveau abfallen kann. Daher können die Schaltvorgänge vorübergehend instabil sein und der Startvorgang kann beeinträchtigt werden. Um dies zu verhindern, ist die zweite Spannungsbegrenzungsschaltung, umfassend die Diode 429, vorgesehen, um das Hochspannungspotential Vu der Hochspannungsausgangseinrichtung 53 so zu begrenzen, dass die Spannung nicht signifikant abfällt.
  • In dem gewöhnlichen Steuerzustand, während dem Stromniveau niedrig ist, wird die zweite Spannungsbegrenzungsschaltung nicht betrieben. In dem Fall, wenn das Potential Vu in nur geringfügiger Weise schwankt, kann auf die zweite Spannungsbegrenzungsschaltung verzichtet werden.
  • Die zweite Stromverstärkungseinrichtung 45 ist durch die zweite Verstärkungseinrichtungs-Stromspiegelschaltung, umfassend die Transistoren 261 und 262 und die Widerstände 263 und 264, konfiguriert. Das Emitterflächenverhältnis der Transistoren 261 und 262 ist mit einem Faktor von 50 bemessen, wobei der Widerstandfaktor der Widerstände 264 und 263 mit 50 bemessen ist, so dass ein Stromverstärkungsfaktor von 50 erzielt wird. Demzufolge führt die zweite Verstärkungseinrichtungs-Stromspiegelschaltung der zweiten Strom verstärkungseinrichtung 45 die Verstärkung um einen Stromverstärkungsfaktor von 50 durch. In ähnlicher Weise ist die zweite Stromverstärkungseinrichtung 46 durch die zweite verstärkende Stromspiegelschaltung, umfassend die Transistoren 271 und 272 und die Widerstände 273 und 274, konfiguriert, wobei sie die Verstärkung um einen Stromverstärkungsfaktor von 50 durchführt.
  • Außerdem ist die zweite Stromverstärkungseinrichtung 47 durch die zweite Verstärkungseinrichtungs-Stromspiegelschaltung, umfassend die Transistoren 281 und 282 und die Widerstände 283 und 284, konfiguriert und führt die Verstärkung um einen Stromverstärkungsfaktor von 50 aus. Gemäß dieser Konfiguration erzeugen die zweiten Stromverstärkungseinrichtungen 45, 46 und 47 die dreiphasigen zweiten verstärkten Stromsignale H1, H2 und H3, die durch Verstärken der dreiphasigen zweiten verteilten Stromsignale G1, G2 und G3 um einen Faktor von 50 gewonnen werden, und stellen die erzeugten Signale des Hochspannungspotentials Vu der Hochspannungsausgangseinrichtung 53 für die Leitungssteueranschlüsse der zweiten Leistungsstromspiegelschaltungen der zweiten Leistungsverstärkungseinrichtungen 15, 16 und 17 bereit.
  • Die Schaltsteuereinrichtung 51 der 1 detektiert die Spannungsabfälle der drei Phasen zwischen den Stromeingangsanschlüssen und den Stromausgangsanschlüssen der ersten Leistungsverstärkungseinrichtungen 11, 12 und 13 und gibt das Schaltsteuersignal Vd in Abhängigkeit von dem minimalsten Spannungsabfall aus. In der Spannungswandlungseinrichtung 52 erzeugt die PWM- Einrichtung 65 das vorgegebene hochfrequente PWM-Signal Sw (Pulsweitenmodulationssignal), das eine Pulsweite aufweist, die mit dem Schaltsteuersignal Vd der Schaltungssteuereinrichtung 51 korrespondiert, wodurch der NMOS-FET-Schalttransistor 61 dazu veranlasst wird, hochfrequente Schaltvorgänge auszuführen (einschließlich in dem Fall, wenn der NMOS-FET-Schalttransistor 61 immer im angeschalteten Zustand ist).
  • Die PWM-Schaltvorgänge des NMOS-FET-Schalttransistors 61 der Spannungswandlungseinrichtung 52 wird insbesondere in Abhängigkeit von dem Schaltsteuersignal Vd der Schaltsteuereinrichtung 51 gesteuert. Die Spannungswandlungseinrichtung 52 verwendet die Gleichspannung Vcc der Gleichspannungsquelle 50 als Stromquelle, und erzeugt die umgewandelte Gleichspannung (Vcc-Vg) in Abhängigkeit von den PWM-Schaltvorgängen des NMOS-FET-Schalttransistors 61.
  • In der 7 ist insbesondere die Konfiguration der Schaltsteuereinrichtung 51 und der Spannungswandlungseinrichtung 52 gezeigt. Die Schaltsteuereinrichtung 51 ist durch den Spannungspotentialdetektierblock 285, den Referenzpotentialblock 286, den Potentialblock 286 und durch den Potentialvergleichsblock 287 konfiguriert. Der Spannungspotentialdetektierblock 285 detektiert den minimalsten Potentialwert unter den dreiphasigen Potentialen Va, Vb und Vc, die in den Stromeingangsanschlüssen der ersten NMOS-FET-Leistungstransistoren 81, 82 und 83 unter Verwendung der Dioden 292, 293 und 294 und der Konstantstromquelle 291 erzeugt werden, wodurch das Spannungsdetektiersignal Wa erzeugt wird.
  • Der Referenzpotentialblock 286 detektiert die Spannung Vg des gemeinsamen verbundenen Anschlusses oder der Stromausgangsanschlüsse der ersten Leistungsverstärkungseinrichtungen 11, 12 und 13 unter Verwendung der Diode 297, der Konstantstromquelle 295 und des Widerstands 296, und erzeugt das Referenzspannungssignal Wb, das größer ist als das Potential Vg der gemeinsamen verbundenen Anschlüsse, an einem Anschluss des Widerstands 296.
  • In dem Potentialvergleichsblock 286 vergleicht der Differenzverstärker 298 das Spannungsdetektiersignal Wa mit dem Referenzspannungssignal Wb. Der Differenzverstärker 298 verstärkt die Referenzspannung zum Ausgeben des Schaltsteuersignals Vd. Demzufolge ist es möglich, das Schaltsteuersignal Vd in Abhängigkeit von dem Spannungsabfall im aktiven Zeitraum über die Stromeingangsanschlüsse und über die Stromausgangsanschlüsse der drei ersten Stromverstärkungseinrichtungen zu gewinnen. Die Kapazität 299 bildet durch die Differenzverstärker 298 einen Tiefpassfilter.
  • Die PWM-Einrichtung 65 der Spannungswandlungseinrichtung 52 umfasst die Dreiecksignalerzeugungsschaltung 301 und den Komparator 302. Die Dreiecksignalerzeugungsschaltung 301 erzeugt das Dreiecksignal Vh von 200 KHz. Der Komparator 302 vergleicht das Dreiecksignal Vh der Dreiecksignalerzeugungsschaltung 301 mit dem Schaltsteuersignal Vd der Schaltsteuereinrichtung 51 und erzeugt das PWM-Spannungssignal Sw in Abhängigkeit von dem Schaltsteuersignal Vd. Das PWM-Spannungssignal Sw wird für den Leitungssteueranschluss des NMOS-FET-Schalttransistors 61 bereitgestellt. Der NMOS-FET-Schalttransistor 61 führt An/Aus-Schaltvorgänge in Abhängigkeit von dem PWM-Spannungssignal Sw durch.
  • Der NMOS-FET-Schalttransistor 61 setzt den Stromzufuhrpfad, durch den die magnetische Energie der Wandlerinduktivität 63 von dem positiven Anschluss der Gleichspannungsquelle 50 zugeführt wird, einem hochfrequenten Schalten aus. Die Freilaufdiode 62, die die Strompfadausbildungsschaltung bildet, führt An/Aus-Schaltvorgänge komplementär zu den hochfrequenten An/Aus-Schaltvorgängen des NMOS-FET-Schalttransistors 61 durch und bildet den Strompfad von der Wandlerinduktivität 63 zu der Schaltung, umfassend den Wandlerkondensator 64.
  • Der Anstieg oder Abfall der magnetischen Energie der Wandlerinduktivität 63 aufgrund des hochfrequenten Schaltens des NMOS-FET-Schalttransistors 61 führt dazu, dass die umgeformte Gleichspannung (Vcc-Vg) zwischen einem Ende des Wandlerkondensators 64 und dem Ende der Gleichspannungsquelle 50 ausgegeben wird.
  • In dieser Weise führt der NMOS-FET-Schalttransistor 61 die hochfrequente PWM (Pulsweitenmodulation) in Abhängigkeit von dem Schaltsteuersignal Vd der Schaltsteuereinrichtung 51 durch. Die Spannung Vg des negativen Ausgangsanschlusses der Spannungswandlungseinrichtung 52 wird durch die PWM gesteuert, wobei die umgeformte Gleichspannung (Vcc-Vg) zwischen den positiven und den negativen Ausgangsanschlüssen der Spannungswandlungs einrichtung 52 zwischen einem Ende des Wandlerkondensators 64 und dem positiven Anschluss der Gleichspannungsquelle 50 ausgegeben wird.
  • Die umgeformte Gleichspannung (Vcc-Vg) wird für die ersten parallel verbundenen Stromverstärkungseinrichtungen 11, 12 und 13 und für die zweiten parallel verbundenen Stromverstärkungseinrichtungen 15, 16 und 17 bereit gestellt. Gemäß dieser Konfiguration kann der minimalste Spannungsabfall unter den Spannungsabfällen der ersten Stromverstärkungseinrichtungen 11, 12 und 13 auf einen vorgegebenen Wert gesteuert werden.
  • Die ersten Leistungstransistoren 81, 82 und 83 der ersten Stromverstärkungseinrichtungen 11, 12 und 13, die zweiten Leistungstransistoren 85, 86 und 87 der zweiten Leistungsverstärkungseinrichtungen 15, 16 und 17 und der Schalttransistor 61 der Spannungswandlungseinrichtung 52, gezeigt in 1, sind auf einem einzigen isolierten Siliziumsubstrat zusammen mit den erforderlich Transistoren, Widerständen und dergleichen, der Steuersignalerzeugungseinrichtung 30, der Änderungssignalerzeugungseinrichtung 34, der Verteilungssignalerzeugungseinrichtung 36, den ersten Stromsverstärkungseinrichtungen 41, 42 und 43, den zweiten Stromverstärkungseinrichtungen 45, 46 und 47, der Schaltsteuereinrichtung 51, der Spannungswandlungseinrichtung 52 und der Hochspannungsausgangseinrichtung 53 integriert, wobei sie durch Sperrschichten gegeneinander isoliert sind.
  • 8 zeigt ein Beispiel für ein Integrationsverfahren. Die verschiedenen Transistoren werden dadurch gebildet, dass die erforderlichen N(+)-, N(–)-, P(+)- und P(–)-Schichten in ein P-Siliziumsubstrat eindiffundiert werden. Das Bezugszeichen 191 bezieht sich auf ein Beispiel für einen FET-Transistor mit doppelt diffundierter N-Kanal-MOS-Struktur, der als erster NMOS-FET-Leistungstransistor, als zweiter NMOS-FET-Leistungstransistor und als NMOS-FET-Schalttransistor einsetzbar ist. Das Bezugszeichen 192 bezieht sich auf ein Beispiel für einen NPN-Bipolartransistor, der als Signalverstärkungstransistor einsetzbar ist. Das Bezugszeichen 193 bezieht sich auf ein Beispiel für einen PNP-Bipolartransistor, der als Signalverstärkungstransistor einsetzbar ist.
  • Das Bezugszeichen 194 bezieht sich auf ein Beispiel für einen P-Kanal und N-Kanal-NMOS-FET-Transistor, der zum Verarbeiten eines Logiksignals verwendet werden kann. Die Transistoren sind durch P-Sperrschichten gegeneinander isoliert, die dasselbe Potential aufweisen wie das mit dem Erdpotential (0V) verbundene Siliziumsubstrat.
  • Im Vergleich zu einer dielektrisch isolierten integrierten Schaltung in einer durch Sperrschichten isolierten integrierten Schaltung, können mehrere Leistungstransistoren und Signaltransistoren mit hoher Dichte auf einem kleinen Ein-Chip-Substrat integriert werden. Mit anderen Worten kann eine durch Sperrschichten isolierte integrierte Schaltung kostengünstig gefertigt werden. Da ein bestimmtes Maskenlayout eine Frage der Ausgestaltung ist, wird auf eine detaillierte Beschreibung des Layouts verzichtet.
  • Nachfolgend soll der Betrieb des Motors der 1 kurz dargelegt werden. Die Änderungssignalerzeugungseinrichtung 34 erzeugt die in analoger Weise alternierenden dreiphasigen Wechselstromsignale D1, D2 und D3 und stellt die Signale für die Verteilungssignalerzeugungseinrichtung 36 bereit. Der erste Verteiler 37 verteilt das erste Steuerstromsignal C1 der Steuersignalerzeugungseinrichtung 30 in Abhängigkeit von den dreiphasigen Wechselstromsignalen D1, D2 und D3 und gibt die dreiphasigen ersten verteilten Stromssignale E1, E2 und E3 aus.
  • Die ersten Stromverstärkungseinrichtungen 41, 42 und 43 geben die ersten verstärkten Stromsignale F1, F2 und F3 aus, die durch Verstärken des Stroms der ersten verteilten Stromssignale E1, E2 und E3 um einen vorgegebenen Faktor gewonnen werden, und stellen die Signale für die Leitungssteueranschlüsse der ersten Stromverstärkungseinrichtungen 11, 12 beziehungsweise 13 bereit. Die ersten NMOS-FET-Leistungstransistoren 81, 82 und 83 der ersten Leistungsverstärkungseinrichtungen 11, 12 und 13 verstärken den Strom der ersten verstärkten Stromsignale F1, F2 und F3 und führen die negativen Stromanteile der Antriebsströme I1, I2 und I3 den dreiphasigen Wicklungen 2, 3 beziehungsweise 4 zu.
  • Die Steuersignalerzeugungseinrichtung 30, der erste Verteiler 37 und die ersten Stromverstärkungseinrichtungen 41, 42 und 43 bilden den ersten Verteilungssteu erblock zum Steuern der Stromverteilung der ersten Leistungsverstärkungseinrichtungen 11, 12 und 13 in Abhängigkeit von den Ausgangssignalen D1, D2 und D3 der Änderungssignalerzeugungseinrichtung 34.
  • Dahingegen verteilt der zweite Verteiler 38 das zweite Steuerstromsignal C2 der Steuersignalerzeugungseinrichtung 30 in Abhängigkeit von den dreiphasigen Wechselstromsignalen D1, D2 und D3 und gibt die dreiphasigen zweiten verteilten Stromsignale G1, G2 und G3 aus. Die zweiten Stromverstärkungseinrichtungen 45, 46 und 47 geben die zweiten verstärkten Stromsignale H1, H2 und H3 aus, die durch Verstärken des Stroms der zweiten verteilten Stromssignale G1, G2 und G3 um einen vorgegebenen Faktor gewonnen werden, und stellen die Signale für die Leitungssteueranschlüsse der zweiten Leistungsverstärkungseinrichtungen 15, 15 beziehungsweise 17 bereit.
  • Die zweiten NMOS-FET-Leistungstransistoren 85, 86 und 87 der zweiten Leistungsverstärkungseinrichtungen 15, 16 und 17 verstärken den Strom der zweiten verstärkten Stromssignale H1, H2 und H3 und führen die positiven Stromanteile der Antriebsströme I1, I2 und I3 den Wicklungen 2, 3 beziehungsweise 4 zu. Die Steuersignalerzeugungseinrichtung 30, der zweite Verteiler 38 und die zweiten Stromverstärkungseinrichtungen 45, 46 und 47 bilden den zweiten Verteilungssteuerblock zum Steuern der Stromverteilung der zweiten Leistungsverstärkungseinrichtungen 15, 16 und 17 in Abhängigkeit von den Ausgangssignalen D1, D2 und D3 der Änderungssignalerzeugungseinrichtung 34.
  • Der Stromdetektierwiderstand 31 der Steuersignalerzeugungseinrichtung 30 detektiert den zusammengesetzten Versorgungsstrom Iv, der ein zusammengesetzter Wert der positiven Stromanteile der Antriebsströme I1, I2 und I3 ist, und erzeugt das Stromdetektiersignal Bv in Abhängigkeit von dem zusammengesetzten Versorgungsstrom Iv mittels der Schwellwertschaltung 32. Der Vergleichsblock 33 vergleicht das Befehlssignal Ac mit dem Stromdetektiersignal Bv und gibt die ersten und zweiten Steuerstromsignale C1 und C2 in Abhängigkeit von dem Vergleichsergebnis aus.
  • Die ersten und zweiten Steuerstromsignale C1 und C2 ändern sich proportional, wobei der absolute Wert von C2 doppelt so groß ist wie der Wert von C1. Demzufolge bilden der erste Verteilungssteuerblock (die Steuersignalerzeugungseinrichtung 30, der erste Verteiler 37 und die ersten Leistungsverstärkungseinrichtungen 41, 42 und 43) und die ersten Stromverstärkungseinrichtungen 11, 12 und 13 einen Regelkreis zum Einstellen des zusammengesetzten Versorgungsstroms Iv auf einen Wert, der mit dem Steuersignal Ac korrespondiert, wobei die den Wicklungen 2, 3 und 4 zugeführten Ströme gesteuert werden.
  • Der zweite Verteilungssteuerblock (die Steuersignalerzeugungseinrichtung 30, der zweite Verteiler 38 und die zweiten Stromverstärkungseinrichtungen 45, 46 und 47) und die zweiten Leistungsverstärkungseinrichtungen 15, 16 und 17 führen die positiven Stromanteile der in analoger Weise alternierenden Antriebsströme I1, I2 und I3 den Wicklungen 2, 3 und 4 zu, während sie die zweiten NMOS-FET-Leistungstransistoren 85, 86 und 87 der zweiten Leistungsverstärkungseinrichtungen 15, 16 und 17 zum Teil sättigen.
  • Im Vergleich zu der zusammengesetzten Vorwärtsverstärkung des ersten Verteilungssteuerblocks und der ersten Leistungsverstärkungseinrichtungen (die Vorwärtsverstärkung der Steuersignalerzeugungseinrichtung 30, des ersten Verteilers 37, der ersten Stromverstärkungseinrichtungen 41, 42 und 43 und der ersten Leistungsverstärkungseinrichtungen 11, 12 und 13), ist die zusammengesetzte Vorwärtsverstärkung des zweiten Verteilungssteuerblocks und der zweiten Leistungsverstärkungseinrichtungen (die Vorwärtsverstärkung der Steuersignalerzeugungseinrichtung 30, des zweiten Verteilers 38, der zweiten Stromverstärkungseinrichtungen 45, 46 und 47 und der zweiten Leistungsverstärkungseinrichtungen 15, 16 und 17) größer, so dass der Motorbetrieb stabilisiert wird.
  • Mit anderen Worten ist jeder der zweiten NMOS-FET-Leistungstransistor der zweiten Leistungsverstärkungseinrichtungen für die meiste Zeit während der aktivierten Periode durch einem Widerstandsspannungsabfall zuverlässig gesättigt, so dass die den Wicklungen zugeführten Ströme durch die ersten NMOS-FET-Leistungstransistoren der ersten Leistungsverstärkungseinrichtungen steuerbar sind. Eine Sättigung mit einem geringen Spannungsabfall in einem Transistor bedeutet, ein Widerstandsbetrieb in einem nicht aktiven Betriebsbereich oder in einem Widerstandsbetriebsbereich, in dem der Spannungsabfall zwischen dem Stromeingangsanschluss und dem Stromausgangsanschluss des Transistors ein Widerstandsspannungsabfall ist. Mit anderen Worten ändert sich der Spannungsabfall des Transistors im Widerstandsbetriebsbereich proportional oder nahezu proportional zu dem durch den Transistor fließenden Strom.
  • In jedem der zweiten NMOS-FET-Leistungstransistoren wird die Stromverstärkung in dem aktiven Betriebsbereich für einige Zeit während der Änderungsperiode des Strompfads durchgeführt, so dass der Stromwert in analoger Weise geändert wird. In der Periode nach der Änderung wird der Widerstandsbetrieb jedoch in dem nicht aktiven Betriebsbereich oder in dem Widerstandsbetriebsbereich durchgeführt.
  • Die ersten NMOS-FET-Leistungstransistoren 81, 82 und 83 arbeiten im aktiven Betriebsbereich zum Steuern der zusammengesetzten Versorgungsspannung und verändern auch während der Änderungsperiode beim Durchführen der Stromsteuerung in analoger Weise die Stromwerte.
  • Die ersten und zweiten gleichphasigen Stromsignale E1 und G1 fließen komplementär mit einer Phasendifferenz von 180 Grad. Aus diesem Grund arbeiten die ersten und zweiten Leistungsverstärkungseinrichtungen 11 und 15 komplementär, wobei der in analoger Weise kontinuierlich alternierende bidirektionale Antriebsstrom I1 der Wicklung 2 zugeführt wird.
  • In ähnlicher Weise fließen die ersten und zweiten Stromsignale E2 und G2 komplementär mit einer Phasen differenz von 180 Grad. Die ersten und zweiten Leistungsverstärkungseinrichtungen 12 und 16 arbeiten komplementär, wobei der in analoger Weise kontinuierlich alternierende bidirektionale Antriebsstrom I2 der Wicklung 3 zugeführt wird
  • Außerdem fließen die ersten und zweiten Stromssignale E3 und G3 komplementär mit einer Phasendifferenz von 180 Grad. Die ersten und zweiten Leistungsverstärkungseinrichtungen 13 und 17 arbeiten komplementär, wobei der in analoger Weise kontinuierlich alternierende bidirektionale Antriebsstrom I3 der Wicklung 4 zugeführt wird.
  • In dieser Weise befinden sich die gleichphasigen ersten und zweiten Leistungsverstärkungseinrichtungen nicht gleichzeitig im leitenden Zustand. Aus diesem Grund fließt zwischen den positiven und negativen Ausgangsanschlüssen der Spannungswandlungseinrichtung 52 kein Kurzschlussstrom. Demzufolge kommt es in der integrierten Schaltung zu keinem Überstromdurchbruch oder unvorhersehbaren Phänomenen.
  • Da die in analoger Weise alternierenden kontinuierlichen Antriebsströme I1, I2 und I3 den Wicklungen 2, 3 und 4 zugeführt werden, entsteht in den Wicklungen 2, 3 und 4 keine Spannungsspitze, wodurch durch die ersten Leistungsdioden 81d, 82d und 83d und durch die als parasitäre Bauelemente ausgebildeten Leistungsdioden 85d, 86d und 87d kein rückwärtsgerichteter Störstrom fließt. Aus diesem Grund wird ein Pulsieren der erzeugten Motorkraft auf ein sehr niedriges Niveau reduziert.
  • Die Schaltsteuereinrichtung 51 detektiert den minimalsten Spannungsabfall unter den dreiphasigen Spannungsabfällen der ersten Leistungsverstärkungseinrichtungen 11, 12 und 13 im leitenden Zustand und gibt das Schaltsteuersignal Vd aus. Die Spannungswandlungseinrichtung 52 veranlasst den NMOS-FET-Schalttransistor 61 ein hochfrequentes Schalten in Abhängigkeit von dem Schaltsteuersignal Vd durchzuführen, wodurch die umgewandelte Gleichspannung (Vcc-Vg) zwischen den positiven und den negativen Ausgangsanschlüssen variabel gesteuert wird.
  • Gemäß dieser Konfiguration bilden die Schaltsteuereinrichtung 51 und die Spannungswandlungseinrichtung 52 einen Regelkreis, die den minimalsten Spannungsabfall unter den ersten Leistungsverstärkungseinrichtungen 11, 12 und 13 auf einen kleinen Wert steuert. Demzufolge werden die Verlustleistung und die Wärmeerzeugung in den ersten Leistungsverstärkungseinrichtungen 11, 12 und 13 auf ein geringes Niveau reduziert.
  • In der Spannungswandlungseinrichtung 52 wird der Stromzufuhrpfad zu der Wandlerinduktivität 63 durch den NMOS-FET-Schalttransistor 61 geschaltet, so dass die Spannungswandlung durchgeführt wird. In Folge dessen ist die Verlustleistung in der Spannungswandlungseinrichtung 52 gering. Da der NMOS-FET-Schalttransistor 61 die An/Aus-Schaltvorgänge vollständig in Abhängigkeit von dem PWM-Spannungssignal Sw durchführt, ist die Wärmeerzeugung des NMOS-FET-Schalttransistors 61 besonders gering.
  • Wie oben dargelegt, weist diese Ausführungsform eine zur Integration geeignete Motorkonfiguration auf. Da diese Konfiguration unter Verwendung von MOS-FET-Schalttransistoren und MOS-FET-Leistungstransistoren als Leistungsschaltgeräte realisiert ist, sind diese Einrichtungen auf einem kleinen Chip integrierbar. Als Ergebnis jüngster Untersuchungen wird insbesondere danach gestrebt, die MOS-FET-Leistungsgeräte durch Integration auf einem Chip kostengünstig zu realisieren.
  • Die erforderlichen Halbleiterbauelemente, wie die Transistoren und Dioden der Steuersignalerzeugungseinrichtung 30, die Verteilersignalerzeugungseinrichtung 34, die ersten Stromverstärkungseinrichtungen 41, 42 und 43, die zweiten Stromverstärkungseinrichtungen 45, 46 und 47, die Schaltsteuereinrichtung 51, die Spannungswandlungseinrichtung 52 und die Hochspannungsausgangseinrichtung 53, sind auf einem einzigen Chip zusammen mit den oben genannten MOS-FET-Leistungstransistoren und mit den MOS-FET-Schalttransistoren integriert, indem sie durch Sperrschichten gegeneinander isoliert sind.
  • Im Vergleich zu der dielektrisch isolierten integrierten Schaltung, kann die Integration in einer durch Sperrschichten isolierten integrierten Schaltung mit hoher Dichte auf einem kleinen Chipsubstrat durchgeführt werden, mit dem Ergebnis, dass eine solche integrierte Schaltung kostengünstig realisierbar ist. Die FET-Transistoren mit doppelt diffundierter MOS-Struktur werden als erste und zweite MOS-FET- Leistungstransistoren eingesetzt und in einem kleinen Chip integriert.
  • Wenn FET-Transistoren mit doppelt diffundierter MOS-Struktur verwendet werden, werden in Richtung vom Stromausgangsanschluss zum Stromeingangsanschluss parasitäre Leistungsdioden ausgebildet. Da der Betrieb zum Andern der Strompfade in analoger Weise durchgeführt wird, wird der Betrieb der parasitären Leistungsdioden jedoch verhindert, wobei das Pulsieren der Antriebsströme reduziert wird.
  • Diese Ausführungsform weist eine Konfiguration auf, in der der Betrieb der parasitären Transistoreinrichtungen, die in den durch Sperrschichten gegeneinander isolierten Abschnitten gebildet sind und die zur Integration geeignet sind, verhindert wird. Wie in der 8 gezeigt, ist durch die integrierte Schaltung unter Verwendung der Sperrschicht-Isolationsmethode eine integrierte Schaltung realisierbar, die für eine Integration mit hoher Dichte geeignet ist und die kostengünstig gefertigt werden kann. Eine solche integrierte Schaltung hat jedoch den Nachteil, dass mehrere parasitäre Transistoreinrichtungen gebildet werden, in denen die durch Sperrschichten gegeneinander isolierten Abschnitte, die mit dem negativen Anschluss (Erdpotential) der Gleichspannungsquelle verbunden sind, als Basisanschlüsse verwendet werden.
  • Diese parasitären Transistoren sind üblicherweise in Sperrrichtung vorgespannt, so dass sie nicht im Betrieb sind. Wenn das Anschlusspotential des integrierten Transistors durch den Vorwärtsspannungsabfall der Diode niedriger wird als das Erdpotential, tritt jedoch das Phänomen auf, dass die parasitären Transistoren so in Betrieb gesetzt werden, dass sie die Ströme von anderen integrierten Transistoren aufnehmen. In einem Motor, in dem den Wicklungen und der Wandlerinduktivität, umfassend Induktivitäten, Ströme zugeführt werden, wenn die parasitären Transistoren in Betrieb sind, wird der Betrieb der integrierten Transistoren in hohem Maße beeinträchtigt, so dass der Motor nicht normal betrieben werden kann.
  • In dem NMOS-FET-Schalttransistor 61 dieser Ausführungsform ist der Stromausgangsanschluss mit dem negativen Anschluss der Gleichspannungsquelle 50 verbunden. Aus diesem Grund ist der Stromeingangsanschluss des Transistors mit einem Ende der Wandlerinduktivität 63 verbunden, wobei der Stromzufuhrpfad, durch den die magnetische Energie der Wandlerinduktivität 63 von dem positiven Anschluss der Gleichspannungsquelle 50 zugeführt wird, einem hochfrequenten Schalten ausgesetzt wird. Die Freilaufdiode 62, die die Strompfadausbildungsschaltung bildet, ist zwischen dem einen Ende der Wandlerinduktivität 63 und dem positiven Anschluss der Gleichspannungsquelle 50 verbunden. Die Freilaufdiode 62 führt An/Aus-Schaltvorgänge komplementär zu den hochfrequenten An/Aus-Schaltvorgängen des NMOS-FET-Schalttransistors 61 durch und bildet den Strompfad von der Wandlerinduktivität 63 zu der den Wandlerkondensator 64 umfassenden Schaltung.
  • Das umgewandelte Gleichspannungspotential (Vcc-Vg) wird zwischen einem Ende des Wandlerkondensators 64 und dem Ende der Gleichspannungsquelle 50 gewonnen. Die umgeformte Gleichspannung wird für die parallel verbundenen zweiten Leistungsverstärkungseinrichtungen 15, 16 und 17 und für die parallel verbundenen ersten Leistungsverstärkungseinrichtungen 11, 12 und 13 bereit gestellt. Gemäß dieser Konfiguration sind die Potentiale der Anschlüsse des NMOS-FET-Schalttransistors und der Freilaufdiode 62 nicht geringer als das Potential des negativen Anschlusses der Gleichspannungsquelle 50. Die parasitären Transistoren arbeiten selbst dann nicht, wenn der NMOS-FET-Schalttransistor 61 hochfrequentes Schalten durchführt.
  • Da die ersten und zweiten NMOS-FET-Leistungstransistoren die Strompfade in analoger Weise ändern, sind auch die Potentiale der Anschlüsse der Transistoren nicht geringer als das Potential des negativen Anschlusses der Gleichspannungsquelle 50. Die parasitären Transistoren arbeiten selbst dann nicht, wenn die ersten und zweiten Leistungstransistoren die Änderung der Strompfade durchführen. Aus diesem Grund kann selbst dann, wenn der Schalttransistor, die Freilaufdiode und die ersten und zweiten Leistungstransistoren zusammen mit anderen Transistoren in einem Chip integriert sind, vollständig verhindert werden, dass die parasitären Transistoren in der integrierten Schaltung arbeiten.
  • In dieser Ausführungsform erzeugen die Leistungsgeräte eine sehr geringe Wärmemenge und weisen eine zur Integ ration geeignete Konfiguration auf. Da jeder zweite NMOS-FET-Leistungstransistor 85, 86 und 87 der zweiten Leistungsverstärkungseinrichtungen 15, 16 und 17 für die meiste Zeit während der aktivierten Periode mit einem geringen Widerstandsspannungsabfall gesättigt wird, ist die Verlustleistung der zweiten Leistungsverstärkungseinrichtungen sehr gering. Da der Spannungsabfall jedes ersten NMOS-FET-Leistungstransistors 81, 82 und 83 der ersten Leistungsverstärkungseinrichtungen 11, 12 und 13 für die meiste Zeit während der aktivierten Periode durch die Schaltsteuereinrichtung 51 und die Spannungswandlungseinrichtung 52 auf einen kleinen Wert gesteuert wird, ist die Verlustleistung der Transistoren sehr gering.
  • Da die Spannungswandlungseinrichtung 52 die Spannungumswandlung dadurch durchführt, dass sie den NMOS-FET-Schalttransistors 61 dazu veranlasst, die hochfrequente PWM bei ungefähr 200 kHz durchzuführen, ist die Verlustleistung aufgrund der Spannungswandlung sehr gering.
  • Aus diesem Grund ist die Verlustleistung und die Wärmeerzeugung in den ersten und zweiten Leistungsverstärkungseinrichtungen und in der Spannungswandlungseinrichtung sehr gering, wobei die Leistungstransistoren und die Schalttransistoren in einem Chip integrierbar sind. Des Weiteren sind keine Maßnahmen gegen die Wärmeerzeugung, wie Wärmeableitplatte, erforderlich.
  • In dieser Ausführungsform werden die zweiten Leistungsverstärkungseinrichtungen bei einer geringen Betriebs spannung gesättigt, wobei der NMOS-FET-Schalttransistor 61 der Spannungswandlungseinrichtung 52 führt die PWM in Abhängigkeit von den Spannungsabfällen der ersten Leistungsverstärkungseinrichtungen durch. Die Erfindung ist jedoch nicht auf diese Konfiguration beschränkt.
  • Die ersten Leistungsverstärkungseinrichtungen können beispielsweise bei einer geringen Betriebsspannung gesättigt werden, wobei die Spannungsabfälle der zweiten Leistungsverstärkungseinrichtungen durch die Schaltsteuereinrichtung detektierbar sind, und wobei der NMOS-FET-Schalttransistor der Spannungswandlungseinrichtung die PWM in Abhängigkeit von den Spannungsabfällen der zweiten NMOS-FET-Leistungstransistoren durchführen kann. Im Vergleich zu der zusammengesetzten Vorwärtsverstärkung des zweiten Verteilungssteuerblocks und der zweiten Leistungsverstärkungseinrichtungen, wird die zusammengesetzte Vorwärtsverstärkung des ersten Verteilungssteuerblocks und der ersten Leistungsverstärkungseinrichtungen in diesem Fall erhöht, wobei die ersten NMOS-FET-Leistungstransistoren der ersten Leistungsverstärkungseinrichtungen in der aktivierten Periode jeweils bei einem sehr geringen Widerstandsspannungsabfall gesättigt werden.
  • Die Schaltsteuereinrichtung, der zweite Verteiler, die zweiten Stromverstärkungseinrichtungen und die zweiten Leistungsverstärkungseinrichtungen bilden einen Regelkreis zum Einstellen des zusammengesetzten Versorgungsstroms Iv auf einen Wert, der mit dem Befehlssignal Ac korrespondiert, wodurch die den Wicklungen zugeführten Ströme gesteuert werden.
  • Die Schaltsteuereinrichtung detektiert den minimalsten Spannungsabfall unter den dreiphasigen Spannungsabfällen der zweiten Leistungsverstärkungseinrichtungen, wobei die PWM des NMOS-FET-Schalttransistors der Spannungswandlungseinrichtung in Abhängigkeit von dem Schaltsteuersignal Vd der Schaltsteuereinrichtung gesteuert wird, wodurch die Spannungsabfälle der zweiten Leistungsverstärkungseinrichtungen während der Aktivierung auf kleine Werte gesteuert werden. In Folge dessen erzeugen die ersten Leistungsverstärkungseinrichtungen, die zweiten Leistungsverstärkungseinrichtungen und der NMOS-FET-Schalttransistor der Spannungswandlungseinrichtung eine geringe Wärmemenge.
  • In dieser Ausführungsform umfasst die Steuersignalerzeugungseinrichtung 30 Folgendes: den Stromdetektierblock (den Widerstand 31 und die Schwellwertschaltung 32), der das Stromdetektiersignal Bv in Abhängigkeit von dem zusammengesetzten Versorgungsstrom Iv detektiert; und den Vergleichsblock 33, der das Stromdetektiersignal Bv mit dem Befehlssignal Ac vergleicht, und der die ersten und zweiten Steuerstromsignale C1 und C2 in Abhängigkeit von dem Vergleichsergebnis ausgibt.
  • Die Leitfähigkeit der ersten Leistungsverstärkungseinrichtungen 11, 12 und 13 wird unter Verwendung der ersten verteilten Stromsignale E1, E2 und E3 in Abhängigkeit von dem ersten Stromsteuersignal C1 gesteuert, wobei die Leitfähigkeit der zweiten Leistungsverstärkungseinrichtungen 15, 16 und 17 unter Verwendung der zweiten verteilten Stromsignale G1, G2 und G3 in Abhän gigkeit von dem zweiten Steuerstromsignal C2 gesteuert wird.
  • Gemäß dieser Konfiguration ist es möglich, den Wicklungen 2, 3 und 4 Zufuhrströme in Abhängigkeit von dem Befehlssignal Ac zuzuführen. Der Betrieb zum Ändern der Strompfade wird in analoger Weise gleichmäßig durchgeführt, so dass die Antriebsströme I1, I2 und I3 in analoger Weise alternieren, so dass das Pulsieren der Antriebsströme und das Pulsieren der Antriebskraft aufgrund der Änderung der Strompfade auf ein sehr geringes Niveau reduziert wird.
  • In dieser Ausführungsform sind die ersten Leistungsverstärkungseinrichtungen durch die ersten FET-Stromspiegelschaltungen unter Verwendung der FET-Transistoren konfiguriert, wobei die zweiten Leistungsverstärkungseinrichtungen durch die zweiten FET-Stromspiegelschaltungen unter Verwendung der FET-Transistoren konfiguriert sind. Die FET-Transistoren weisen üblicherweise nichtlineare Spannungsverstärkungscharakteristiken auf und sind zur analogen Leistungsverstärkung ungeeignet. Die Änderung der Stromverstärkungsfaktoren zwischen den ersten Leistungsverstärkungseinrichtungen und den zweiten Leistungsverstärkungseinrichtungen wird jedoch durch Bilden der FET-Leistungsstromspiegelschaltungen verringert. Wenn die FET-Leistungstransistoren integriert werden, können Schwankungen der Stromverstärkungsfaktoren der FET-Leistungsstromspiegelschaltungen erheblich reduziert werden.
  • Außerdem werden Schwankungen der zusammengesetzten Vorwärtsverstärkung in den ersten Leistungsverstärkungseinrichtungen und des ersten Verteilungssteuerblocks reduziert, wobei Schwankungen der zweiten Leistungsverstärkungseinrichtungen und des zweiten Verteilungssteuerblocks verringert werden. Wenn sich die ersten und zweiten Steuerstromsignale C1 und C2 der Steuersignalerzeugungseinrichtung 30 in proportionaler Weise ändern, wird folglich eine Konfiguration realisiert, in der einer der ersten und der zweiten MOS-Leistungstransistoren zuverlässig dazu veranlasst wird, für die meiste Zeit während des aktiven Zeitraums mit einer niedrigen Widerstandsbetriebsspannung gesättigt zu werden, wobei der zusammengesetzte Versorgungsstrom Iv zu den Wicklungen durch den anderen der ersten und der zweiten MOS-Leistungstransistoren in Abhängigkeit von dem Befehlssignal Ac genau steuerbar ist. Mit anderen Worten wird der Betrieb zum Steuern des zusammengesetzten Versorgungsstroms weitestgehend stabilisiert.
  • Die Schaltvorgänge des NMOS-FET-Schalttransistors der Spannungswandlungseinrichtung werden in Abhängigkeit von dem Spannungsabfall von entweder den ersten oder den zweiten MOS-FET-Leistungstransistoren gesteuert, die die Stromsteuerung durchführen, wobei ermöglicht wird, dass der Spannungsabfall des MOS-FET-Leistungstransistors, der die Stromsteuerung durchführt, im aktiven Betriebsbereich genau auf einen vorgegebenen Wert steuerbar ist. Schwankungen der Stromverstärkungsfaktoren der FET-Leistungsstromspiegelschaltungen sind besonders gering, so dass der Stromsteuerbetrieb und der Spannungsabfallsteuerbetrieb gleichzeitig stabilisiert werden.
  • In dieser Ausführungsform ist die Verteilungssignalerzeugungseinrichtung 36 so konfiguriert, dass die ersten und zweiten verteilten gleichphasigen Stromsignale eine Phasendifferenz von 180 Grad aufweisen, wobei sie so geändert werden, dass sie in analoger Weise komplementär geändert werden, so dass zumindest eines der ersten und der zweiten verteilten Stromsignale mit Sicherheit null beträgt. Gemäß dieser Konfiguration befinden sich die ersten und die zweiten gleichphasigen Leistungsverstärkungseinrichtungen nicht gleichzeitig im leitenden Zustand. In Folge dessen fließt kein Kurzschlussstrom so dass kein Stromdurchbruch und kein Wärmedurchbruch der Leistungstransistoren auftreten.
  • Der erste Verteilungssteuerblock stellt die Stromsignale in Abhängigkeit von den in analoger Weise alternierenden ersten verteilten Stromsignalen E1, E2 und E3 für die Leitungssteueranschlüsse der ersten Leistungsverstärkungseinrichtungen bereit, wobei der zweite Verteilungssteuerblock Stromsignale in Abhängigkeit von den in analoger Weise alternierenden zweiten verteilten Stromsignalen G1, G2 und G3 für die Leitungssteueranschlüsse der zweiten Leistungsverstärkungseinrichtungen bereitstellt. Aus diesem Grund werden die Antriebsströme zu den Wicklungen aufgrund der ersten und zweiten Leistungsverstärkungseinrichtungen in analoger Weise kontinuierlich geändert. Folglich können die in analoger Weise alternierenden dreiphasigen Antriebsströme den dreiphasigen Wicklungen zugeführt werden, wobei das Pulsieren der erzeugten Kraft auf ein sehr geringes Niveau gehalten wird.
  • In dieser Ausführungsform bilden die ersten Leistungsverstärkungseinrichtungen 11, 12 und 13, die zweiten Leistungsverstärkungseinrichtungen 15, 16 und 17, die Steuersignalerzeugungseinrichtung 30, die Änderungssignalerzeugungseinrichtung 34, die Verteilungssignalerzeugungseinrichtung 36 (die ersten und die zweiten Verteiler 37 und 38), die ersten Stromverstärkungseinrichtungen 41, 42 und 43, die zweiten Stromverstärkungseinrichtungen 45, 46 und 47, die Schaltsteuereinrichtung 51, die Spannungswandlungseinrichtung 52 und die Hochspannungsausgangseinrichtung 53 eine Treiberschaltung zum Zuführen der Antriebsströme zu den dreiphasigen Lasten (den Wicklungen 2, 3 und 4).
  • Die Gleichspannungsquelle 50 und die Spannungswandlungseinrichtung 52 bilden die Spannungsbereitstellungsschaltung zum Bereitstellen der umgeformten Gleichspannung (Vcc-Vg) zwischen den positiven und den negativen Ausgangsanschlüssen der Spannungswandlungseinrichtung 52.
  • Diese Konfigurationen sind entsprechend modifizierbar. Die Änderungssignalerzeugungseinrichtung 34 dieser Ausführungsform umfasst den Positionserfassungsblock 100 unter Verwendung von magnetoelektrischen Wandlerelementen. Alternativ können die dreiphasigen Änderungssignale durch Detektieren der Gegeninduktion, die in den Wicklungen 2, 3 und 4 erzeugt werden, ohne Verwendung solcher Elemente erzeugt werden.
  • Die ersten verteilten Stromsignale E1, E2 und E3 können unter Bildung eines vorübergehenden Anstiegs geändert werden, und die zweiten verteilten Stromsignale G1, G2 und G3 können unter Bildung eines vorübergehenden Anstiegs geändert werden. Gemäß dieser Konfiguration ändern auch die Antriebsströme I1, I2 und I3 den Strompfad in analoger Weise unter Bildung eines vorübergehenden Anstiegs.
  • Der Stromwert wird vorzugsweise kontinuierlich geändert, wenn die Polarität des Antriebsstroms geändert wird. Alternativ kann eine Periode vorgesehen sein, in der die ersten und zweiten gleichphasigen verteilten Stromsignale gleichzeitig null betragen, oder es kann eine Periode vorgesehen sein, in der der Antriebsstrom der Phase null beträgt.
  • Die Leistungsverstärkungseinrichtung 1000, gezeigt in 19, kann als Ersatz für jede erste Leistungsverstärkungseinrichtung 11, 12 und 13 oder jede zweite Leistungsverstärkungseinrichtung 15, 16 und 17 eingesetzt werden. Die Leistungsverstärkungseinrichtung 1000 umfasst die NMOS-FET-Leistungsstromspiegelschaltung, umfassend den NMOS-FET-Leistungstransistor 1010, den NMOS-FET-Transistor 1011 und den Widerstand 1012. Der Stromverstärkungsfaktor der Leistungsverstärkungseinrichtung 1000 ist ein nahezu konstanter Wert, wenn der Eingangsstrom zu dem Leistungssteueranschluss relativ klein ist, wobei er dann größer wird, wenn der Eingangsstrom größer wird. Der NMOS-FET-Leistungstransistor 1010 kann ein FET-Transistor mit doppelt diffundierter N-Kanal-MOS-Struktur sein, um in eine integrierte Schaltung eingebaut zu werden, wobei die parasitäre Leistungsdiode 1010d in Sperrrichtung von dem Stromausgangsanschluss des Transistors zu dem Stromeingangsanschluss geschaltet ist.
  • In 20 ist eine weitere Leistungsverstärkungseinrichtung 1100 gezeigt, die als Ersatz für jede erste Leistungsverstärkungseinrichtung 11, 12 und 13 oder für jede zweite Leistungsverstärkungseinrichtung 15, 16 und 17 einsetzbar ist. Die Leistungsverstärkungseinrichtung 1100 umfasst eine NMOS-FET-Leistungsstromspiegelschaltung, umfassend den NMOS-FET-Leistungstransistor 1110, den NMOS-FET-Transistor 1111 und den Widerstand 1112. Der Stromverstärkungsfaktor der Leistungsverstärkungseinrichtung 1100 ist ein nahezu konstanter Wert, wenn der Eingangsstrom zu dem Leitungssteueranschluss relativ klein ist, der dann größer wird, wenn der Eingangsstrom größer wird. Der NMOS-FET-Leistungstransistor 1110 kann ein FET-Transistor mit doppelt diffundierter N-Kanal-MOS-Struktur sein, um in eine integrierte Schaltung eingebaut zu werden, wobei die parasitäre Leistungsdiode 1110d in Sperrrichtung von der Stromausgangsanschluss des Transistors zu der Stromeingangsanschluss geschaltet ist.
  • Demzufolge kann der Eingangsstrom zu der Leistungsverstärkungseinrichtung 1000 oder 1100 während der Anlaufzeit des Motors erheblich verkleinert werden, wenn die Antriebsströme zu den Wicklungen groß werden. Die Strompfadausbildungsschaltung, umfassend den NMOS-FET-Synchrongleichrichtertransistor 1400, gezeigt in
  • 23, kann als Ersatz für die Freilaufdiode 62 eingesetzt werden. Der NMOS-FET-Synchrongleichrichtertransistor 1400 ist durch ein Signal des PWM-Blocks 65 steuerbar, so dass die synchronisierten An/Aus-Schaltvorgänge komplementär zu dem hochfrequenten An/Aus-Schaltvorgängen des Schalttransistors 61 durchgeführt werden. Der NMOS-FET-Transistor 1400 kann ein FET-Transistor mit doppelt diffundierter N-Kanal-MOS-Struktur sein, um in eine integrierte Schaltung eingebaut zu werden. Die parasitäre Diode 1400d, die zwischen den Stromeingangs- und -ausgangsanschlüssen des Synchrongleichrichtertransistors 1400 gebildet wird, kann die Rolle der Freilaufdiode übernehmen.
  • Eine weitere Strompfadausbildungsschaltung, umfassend den PMOS-FET-Synchrongleichrichtertransistor 1500, gezeigt in 24, ist als Ersatz für die Freilaufdiode 62 einsetzbar. Der PMOS-FET-Synchrongleichrichtertransistor 1500 ist durch ein Signal des PWM-Blocks 65 steuerbar, so dass die synchronisierten An/Aus-Schaltvorgänge komplementär zu dem hochfrequenten An/Aus-Schaltvorgängen des Schalttransistors 61 durchgeführt werden. Der PMOS-FET-Synchrongleichrichtertransistor 1500 kann ein FET-Transistor mit doppelt diffundierter P-Kanal-MOS-Struktur sein, um in eine integriere Schaltung eingebaut zu werden. Die parasitäre Diode 1500d, die zwischen den Stromeingangs- und -ausgangsanschlüssen des Synchrongleichrichtertransistors 1500 gebildet wird, kann die Rolle der Freilaufdiode übernehmen.
  • Ausführungsform 2
  • 9 bis 11 zeigen den Motor der Ausführungsform 2 der Erfindung.
  • In 9 ist die Konfiguration gezeigt. In der Ausführungsform 2 ist der Modulationsblock 300 in der Schaltsteuereinrichtung 310 vorgesehen, wobei die umgewandelte Gleichspannung der Spannungswandlungseinrichtung 52 in Abhängigkeit von dem Spannungsdetektiersignal und von dem modulierten Signal gesteuert wird. In der anderen Konfiguration sind die Komponenten, die denen der oben dargelegten Ausführungsform 1 ähneln, mit den gleichen Bezugszeichen versehen, so dass auf eine detaillierte Beschreibung verzichtet werden kann.
  • Die Schaltsteuereinrichtung 310 der 9 gibt das Schaltsteuersignal Vd in Abhängigkeit von dem Spannungsdetektiersignal der ersten Leistungsverstärkungseinrichtungen und von dem modulierten Stromsignal Pm aus, das nachfolgend erläutert werden soll. Die Spannungswandlungseinrichtung 52 veranlasst den NMOS-FET-Schalttransistor 61 dazu, hochfrequentes Schalten in Abhängigkeit von dem Schaltsteuersignal Vd durchzuführen. Die Spannungswandlungseinrichtung 52 erzeugt die umgewandelte Gleichspannung (Vcc-Vg) in Abhängigkeit von den PWM-Schaltvorgängen des NMOS-FET-Schalttransistors 61 unter Verwendung der Gleichspannung Vcc der Gleichspannungsquelle 50 als Stromquelle.
  • 10 zeigt insbesondere die Konfiguration der Schaltsteuereinrichtung 310 und der Spannungswandlungs einrichtung 52. Die Schaltsteuereinrichtung 310 ist durch den Spannungspotentialdetektierblock 285, den Referenzpotentialblock 286, den Potentialvergleichsblock 287 und den Modulationsblock 300 konfiguriert. Der Spannungspotentialdetektierblock 285 detektiert unter Verwendung der Dioden 292, 293 und 294 und der Konstantstromquelle 291 den minimalsten Potentialwert unter den dreiphasigen Potentialen Va, Vb und Vc, die in den Stromeingangsanschlüssen der ersten NMOS-FET-Leistungstransistoren 81, 82 und 83 der ersten Leistungsverstärkungseinrichtungen 11, 12 und 13 erzeugt werden, wobei das Spannungsdetektiersignal Wa erzeugt wird.
  • Der Referenzpotentialblock 286 detektiert das Potential Vg des gemeinsamen verbundenen Anschlusses oder der Stromausgangsanschlüsse der ersten Leistungsverstärkungseinrichtungen 11, 12 und 13 unter Verwendung der Diode 297, der Konstantstromquelle 295 und des Widerstands 296, und erzeugt das Referenzspannungssignal Wb, das größer ist als das Potential Vg des gemeinsamen verbundenen Anschlusses an einem Anschluss des Widerstands 296. Das modulierte Stromsignal Pm des Modulationsblocks 300 wird dem Widerstand 296 des Referenzpotentialblocks 286 zugeführt, wobei das Referenzspannungssignal Wb außerdem in Abhängigkeit von dem modulierten Stromsignal Pm des Modulationsblocks 300 geändert wird.
  • In dem Potentialvergleichsblock 287 vergleicht der Differenzverstärker 298 das Spannungsdetektiersignal Wa mit dem Referenzspannungssignal Wb. Der Differenzver stärker 298 verstärkt die Differenzspannung, so dass das Schaltsteuersignal Vd ausgegeben wird. Folglich ist es möglich, das Schaltsteuersignal Vd in Abhängigkeit von dem Spannungsdetektiersignal der ersten Leistungsverstärkungseinrichtungen und dem modulierten Stromssignal Pm zu gewinnen. Der Kondensator 299 bildet durch den Differenzverstärker 298 einen Tiefpassfilter.
  • Die PWM-Einrichtung 65 der Spannungswandlungseinrichtung 52 umfasst die Dreiecksignalerzeugungsschaltung 301 und den Komparator 302. Der Komparator 302 vergleicht das Dreiecksignal Vh der Dreiecksignalerzeugungsschaltung 301 mit dem Schaltsteuersignal Vd der Schaltsteuereinrichtung 51 und erzeugt das PWM-Spannungssignal Sw in Abhängigkeit von dem Schaltsteuersignal Vd.
  • Das PWM-Spannungssignal Sw wird für den Leitungssteueranschluss des NMOS-FET-Schalttransistors 61 bereitgestellt. Der NMOS-FET-Schalttransistor 61 führt die An/Aus-Schaltvorgänge in Abhängigkeit von dem PWM-Spannungssignal Sw durch. Der Stromausgangsanschluss des NMOS-FET-Schalttransistors 61 ist mit dem negativen Anschluss der Gleichspannungsquelle 50 verbunden, wobei der Stromeingangsanschluss mit einem Ende der Wandlerinduktivität 63 verbunden ist. Der NMOS-FET-Schalttransistor 61 setzt den Stromzufuhrpfad, durch den die magnetische Energie der Wandlerinduktivität 63 von dem positiven Anschluss der Gleichspannungsquelle 50 zugeführt wird, einem hochfrequenten Schalten aus. Die Freilaufdiode 62 ist zwischen dem einen Ende der Wandlerinduktivität 63 und dem positiven Anschluss der Gleichspannungsquelle 50 verbunden und führt die An/Aus-Schaltvorgänge komplementär zu den hochfrequenten An/Aus-Schaltvorgängen des NMOS-FET-Schalttransistors 61 aus, und bildet den Strompfad von der Wandlerinduktivität 63 zu der Schaltung, umfassend den Wandlerkondensator 64, aus.
  • Der Anstieg oder Abfall der magnetischen Energie der Wandlerspule 63 aufgrund des hochfrequenten Schaltens des NMOS-FET-Schalttransistors 61 führt dazu, dass die umgeformte Gleichspannung (Vcc-Vg) zwischen einem Ende des Wandlerkondensators 64 und dem Ende der Gleichspannungsquelle 50 ausgegeben wird.
  • 11 zeigt insbesondere die Konfiguration des Modulationsblocks 300. Der Modulationsblock 300 umfasst Folgendes: die Modulationssignalerzeugungsschaltung 391, die die Modulationssignale R1, R2 und R3 empfängt, die sich im Takt mit der Drehbewegung des beweglichen Körpers 1 verändern; die Änderungssignalerzeugungsschaltung 392, die das umgewandelte Stromsignal Lm empfängt, das proportional zu der umgewandelte Gleichspannung der Spannungswandlungseinrichtung 52 ist; und die Strommodulationsschaltung 393, die das modulierte Stromsignal Pm durch Modulieren des umgewandelten Stromsignals Lm in Abhängigkeit von den Modulationssignalen R1, R2 und R3 erzeugt.
  • Die Transistoren 321 und 322 der Modulationssignalerzeugungsschaltung 391 verteilen den Strom der Konstantstromquelle 317 in Abhängigkeit von den Positionssignalen Ja1 und Ja2 der Änderungssignalerzeugungseinrich tung 34 an die Kollektorseiten. Die Kollektorströme der Transistoren 321 und 322 werden durch die Stromspiegelschaltung, umfassend die Transistoren 324 und 325, miteinander verglichen. Der Gesamtwert der Differenzen der Kollektorströme wird über die Absolutwertschaltung, umfassend die Transistoren 325, 326, 327, 328, 329 und 330, ausgegeben, wobei das Spannungssignal R1 an dem Widerstand 361 erzeugt wird. Mit anderen Worten entspricht das Spannungssignal R1 dem Gesamtwert des Positionssignals Ja1.
  • In ähnlicher Weise erzeugen die Transistoren 331 bis 340, die Konstantstromquelle 318 und der Widerstand 362 an einem Anschluss des Widerstands 362 das Spannungssignal R2, das dem absoluten Wert des Positionssignals Jb1 entspricht. Außerdem erzeugen die Transistoren 341 bis 350 die Konstantstromquelle 319 und der Widerstand 363 an einem Anschluss des Widerstands 362 das Spannungssignal R3, das dem absoluten Wert des Positionssignals Jc1 entspricht. Mit anderen Worten sind die Spannungssignale R1, R2 und R3 dreiphasige absolute Signale in Abhängigkeit von den dreiphasigen Positionssignalen Ja1, Jb1 und Jc1.
  • Die Spannung/Strom-Wandlerschaltung 389 der Umwandlungssignalerzeugungsschaltung 392 gibt das umgewandelte Stromsignal Lm aus, das proportional oder näherungsweise proportional zu der umgeformten Gleichspannung zwischen dem positiven Ausgangsanschluss (P) und dem negativen Ausgangsanschluss (M) der Spannungswandlungseinrichtung 52 ist. Die Transistoren 371, 372, 373 und 374 und die Dioden 375 und 376 der Strommodulations schaltung 393 vergleichen die dreiphasigen absoluten Spannungssignale R1, R2 und R3 mit der vorgegebenen Spannung (in dieser Ausführungsform der Spannung des gemeinsamen verbundenen Anschlusses der Widerstände 361, 362 und 363) und teilen das umgewandelte Stromsignal Lm in Abhängigkeit von dem Vergleichsergebnis auf die Kollektoren der Transistoren 371, 372, 373 und 374 auf.
  • Die Kollektoren der Transistoren 371, 372 und 373 sind gemeinsam miteinander verbunden. Der zusammengesetzte Kollektorstrom wird mit dem Kollektorstrom des Transistors 374 durch die Stromspiegelschaltung, umfassend die Transistoren 377 und 378, verglichen. Der Differenzstrom wird als das modulierte Stromsignal Pm über die Stromspiegelschaltung, umfassend die Transistoren 379 und 380, ausgegeben.
  • Gemäß dieser Konfiguration ändert sich die Amplitude des modulierten Stromsignals Pm in analoger Weise synchron mit der Drehbewegung des beweglichen Körpers 1. Das modulierte Stromsignal Pm ändert sich insbesondere aufgrund der Konfiguration der Transistoren 371, 372, 373 und 374 und der Dioden 375 und 376 in Abhängigkeit von der Vervielfachung des Minimalwerts der dreiphasigen Absolutwerte der Spannungssignale R1, R2 und R3 und aufgrund des umgewandelten Stromssignal Lm der Spannung/Strom-Wandlerschaltung 389.
  • Der Minimalwert der dreiphasigen Absolutwerte der Spannungssignale R1, R2 und R3 ist ein Oberschwingung, das in jeder Periode des Positionssignals 6 Schwankungen aufweist. Aus diesem Grund ist das modulierte Stromsignal eine Oberschwingung, die eine Spitzenamplitude aufweist, die proportional zu dem umgewandelten Stromsignal Lm ist, und die in jeder Periode der Positionssignale (bei einem elektrischen Winkel von 360 Grad) in analoger Weise 6 Schwankungen aufweist. Die Anzahl der Änderungen entspricht der Anzahl der Änderungen der Strompfade zu den Wicklungen 2, 3 und 4 durch die ersten und zweiten Leistungstransistoren.
  • Die Spannungswandlungseinrichtung 52 der 9 veranlasst, dass der NMOS-FET-Schalttransistor 61 die hochfrequente PWM durchführt, wobei die umgeformte Gleichspannung (Vcc-Vg) zwischen den positiven und den negativen Ausgangsanschlüssen variabel gesteuert wird. Die Schaltsteuereinrichtung 310 detektiert den minimalsten Spannungsabfall unter den dreiphasigen Spannungsabfällen der ersten NMOS-FET-Leistungstransistoren 81, 82 und 83 in der aktivierten Periode, wobei das Potential Vg des negativen Ausgangsanschlusses der Spannungswandlungseinrichtung 52 in Abhängigkeit von dem Ausgangssignal Vd der Schaltsteuereinrichtung 310 variabel gesteuert wird.
  • Gemäß dieser Konfiguration bilden die Schaltsteuereinrichtung 310 und die Spannungswandlungseinrichtung 52 einen Regelkreis, die den minimalsten Spannungsabfall unter den ersten Leistungsverstärkungseinrichtungen auf einen kleinen Wert steuert. Folglich werden die Verlustleistung und die Wärmeerzeugung in den ersten Leistungsverstärkungseinrichtungen 11, 12 und 13 auf ein niedriges Niveau abgesenkt.
  • Außerdem umfasst die Schaltsteuereinrichtung 310 den Modulationsblock 300, so dass die Verlustleistung weiterhin reduziert wird. Das mit dem beweglichen Körper 1 getaktete modulierte Stromsignal Pm wird durch den Modulationsblock 300 erzeugt. Das Schaltsteuersignal Vd der Schaltsteuereinrichtung 310 verändert sich nicht nur in Abhängigkeit von dem minimalsten Spannungsabfall der ersten Leistungstransistoren 81, 82 und 83, sondern auch von dem modulierten Stromsignal Pm. Der minimalste Spannungsabfall der ersten Leistungstransistoren 81, 82 und 83 umfasst Brummspannungskomponenten, die sich aufgrund der Änderungen der Strompfade zu den Wicklungen 2, 3 und 4 ändern.
  • Es stellte sich heraus, dass der minimalste Spannungsabfall der ersten Leistungstransistoren 81, 82 und 83 in dem Motor mit der Konfiguration, in der die zweiten Leistungstransistoren 85, 86 und 87 in der aktivierten Periode im Widerstandsbetriebsbereich gesättigt werden, und in dem der zusammengesetzte Versorgungsstrom zu den Wicklungen durch die ersten Leistungstransistoren 81, 82 und 83 gesteuert wird, Brummspannungskomponenten umfasst, die sich synchron mit der Drehbewegung des beweglichen Körpers 1 ändern, wobei die Anzahl der Änderungen der Brummspannungskomponenten der Anzahl der Änderungen der Strompfade entspricht.
  • Aus diesem Grund wird durch den Modulationsblock 300 das modulierte Stromsignal Pm erzeugt, das eine Amplitude aufweist, die sich synchron mit der Drehbewegung des beweglichen Körpers 1 ändert, und das die Wirkung der Brummspannungskomponenten kompensieren kann. Demzufolge wird die Steuergenauigkeit der Spannungsabfälle der ersten Leistungstransistoren verbessert, wodurch die durchschnittliche Anzahl der Spannungsabfälle deutlich verringert werden kann. In Folge dessen werden die Verlustleistung und die Wärmeerzeugung der ersten Leistungstransistoren weiterhin reduziert.
  • Die weitere Konfiguration und der Betrieb ähneln denen der oben erläuterten Ausführungsform 1, so dass auf eine detaillierte Beschreibung verzichtet werden kann.
  • In dieser Ausführungsform werden die Verlustleistung und die Wärmeerzeugung der Leistungsgeräte weiterhin reduziert.
  • Die Schaltsteuereinrichtung 310 umfasst insbesondere den Modulationsblock 300, wobei die Schaltvorgänge des Schalttransistors 61 der Spannungswandlungseinrichtung 52 durch das Schaltsteuersignal Vd in Abhängigkeit von dem modulierten Stromsignal Pm sowie dem Spannungsdetektiersignalen gesteuert werden. Gemäß dieser Konfiguration ist die Durchschnittszahl der Spannungsabfälle der ersten NMOS-FET-Leistungstransistoren 81, 82 und 83 im aktiven Betriebsbereich auf einen kleinen Wert steuerbar, wobei die Verlustleistung der Transistoren sehr gering ist.
  • Die Amplitude des modulierten Stromsignals Pm des Modulationsblocks 300 ändert sich proportional zu der umgewandelten Gleichspannung der Spannungswandlungseinrichtung 52. Selbst dann, wenn sich die Geschwindigkeit der Drehbewegung ändert oder wenn sich der zusammengesetzte Versorgungsstrom ändert, können die in den Spannungsdetektiersignalen enthaltenen Brummspannungskomponenten mit Sicherheit kompensiert werden, wobei die Spannungsabfälle der zweiten Leistungstransistoren mit einem erforderlichen kleinen Wert aufrechterhalten werden können.
  • In einigen Fällen kann die Spannung/Strom-Wandlerschaltung 389 des Modulationsblocks 300 durch eine Konstantstromquelle ersetzt werden, wobei das Stromsignal Lm ein Strom mit einem vorgegebenen Wert sein kann.
  • Die Wirkung der Verringerung der Verlustleistung durch den Modulationsblock 300 der Schaltsteuereinrichtung 310 ist außerdem durch Verwenden von Bipolartransistoren als Leistungstransistoren und Schalttransistoren erzielbar.
  • Wie oben erläutert, erzeugen die Leistungsgeräte eine geringe Wärmemenge. Folglich wird eine Motorkonfiguration erzielt, die für eine Integration geeignet ist.
  • In Folge dessen sind die erforderlichen Transistoren, Dioden und Widerstände der Steuersignalerzeugungseinrichtung 30, die Änderungssignalerzeugungseinrichtung 34, die Verteilungssignalerzeugungseinrichtung 36, die ersten Stromverstärkungseinrichtungen 41, 42 und 43, die zweiten Stromverstärkungseinrichtungen 45, 46 und 47, die Schaltsteuereinrichtung 310, die Spannungswandlungseinrichtung 52 und die Hochspannungsausgangsein richtung 53 auf einfache Weise auf einem einzigen Chip zusammen mit den Leistungstransistoren und den Schalttransistoren integrierbar.
  • Die oben genannte Änderungssignalerzeugungseinrichtung 34 der oben dargelegten Ausführungsform umfasst den Positionserfassungsblock 100 unter Verwendung von magnetoelektrischen Wandlerelementen. Alternativ sind die dreiphasigen Änderungssignale zum Beispiel durch Verwenden von in den Wicklungen 2, 3 und 4 erzeugte Gegeninduktion ohne Verwendung solcher Elemente fertigbar. In dieser Alternative kann der Zeitpunkt des Nulldurchgangs der Gegeninduktion als Taktsignal verwendet werden, wobei das modulierte Stromsignal Pm des Modulationsblocks, das sich getaktet mit der Bewegung des beweglichen Körpers 1 ändert, gewonnen werden kann.
  • Ausführungsform 3
  • 12 bis 14 zeigen einen Motor der Ausführungsform 3 der Erfindung.
  • In 12 ist die Konfiguration gezeigt. Wenn die Gleichspannungsquelle 50 in der Ausführungsform 3 ausgeschaltet ist, wird die Leistungsschalteinrichtung 54 ausgeschaltet, wobei die gleichgerichtete Gleichspannung der Gegeninduktion der Wicklungen 2, 3 und 4 am Anschluss Xf der Spannungsausgangseinrichtung 490 ausgegeben wird. Es wird eine Hochspannungsausgangseinrichtung 450 mit einer anderen Konfiguration verwendet.
  • In der weiteren Konfiguration sind die Komponenten, die denen der oben dargelegten Ausführungsform 2 ähneln, mit den gleichen Bezugszeichen versehen, so dass auf eine detaillierte Beschreibung verzichtet werden kann.
  • Die Hochspannungsausgangseinrichtung 450 der 12 umfasst eine Aufwärtswandlerinduktivität und eine Aufwärtswandlerkapazität und erzeugt das hochfrequente Hochspannungspotential Vu, das größer ist als das positive Anschlusspotential Vcc der Gleichspannungsquelle 50, und stellt das Potential für die zweiten Stromverstärkungseinrichtungen 45, 46 und 47 bereit.
  • 13 zeigt insbesondere die Konfiguration der Hochspannungsausgangseinrichtung 450. Die Hochspannungsausgangseinrichtung 450 umfasst Folgendes: eine Impulserzeugungsschaltung 461 zur Ausgabe des hochfrequenten Impulssignals Pa von ungefähr 100 kHz; eine Aufwärtswandlerinduktivität 451; eine Aufwärtswandlerkapazität 452; eine erste Spannungsbegrenzungsschaltung, umfassend die Dioden 475 bis 478; und eine zweite Spannungsbegrenzungsschaltung, umfassend die Diode 479.
  • Der Zustand der Induktivität 462 wird auf digitale Weise in Abhängigkeit von dem Impulssignal Pa der Impulserzeugungsschaltung 461 verändert. Wenn das Impulssignal Pa „L" ist, wird der Transistor 464 eingeschaltet, wobei Strom über den Transistor 464 in die Aufwärtswandlerinduktivität 451 fließt, und wodurch die Aufwärtswandlerinduktivität 451 mit magnetischer Energie aufgeladen wird.
  • Wenn das Impulssignal Pa zu „H" geändert wird, wird der Transistor 464 ausgeschaltet, wobei ein Ladepfad gebildet wird, durch den ein durch die in der Aufwärtswandlerinduktivität 451 gespeicherte magnetische Energie erzeugter Strom über die Diode 471 in die Aufwärtswandlerkapazität fließ, und wodurch die Aufwärtswandlerkapazität 452 geladen wird, so dass Ladungen darin gespeichert werden. Folglich wird das Hochspannungspotential Vu, das größer als das Potential Vcc der Gleichspannungsquelle 52 des positiven Anschlusses ist, von dem Anschluss der Aufwärtswandlerkapazität 452 ausgegeben.
  • Wenn die Aufwärtswandlerkapazität 452 weiter aufgeladen wird, wird die Spannung Vu des Hochspannungspotentials auf ein sehr hohes Niveau angehoben, wodurch es zu einem Spannungsdurchbruch der integrierten Transistoren oder der Dioden kommen kann. Die erste Spannungsbegrenzungsschaltung, umfassend die Dioden 475 bis 478, begrenzt das Hochspannungspotential Vu, so dass sie sich nicht auf oder über einen vorgegebenen Wert erhöht, wodurch das Auftreten eines Spannungsdurchbruchs verhindert werden kann. Die zweite Spannungsbegrenzungsschaltung, umfassend die Diode 479, begrenzt das Hochspannungspotential Vu der Hochspannungsausgangseinrichtung 450, so dass es nicht auf ein Niveau absinkt, das niedriger ist als das Potential Vcc des positiven Anschlusses der Gleichspannungsquelle 50. Gemäß dieser Konfiguration wird das Hochspannungspotential Vu selbst dann nicht erheblich abgesenkt, wenn in einer Periode ein großer Strom zugeführt wird, wie es zum Beispiel beim Starten des Motors der Fall ist, wodurch der Betrieb der integrierten Schaltung stabilisiert wird.
  • In dem Fall, wenn die ersten und zweiten Spannungsbegrenzungsschaltungen nicht erforderlich sind, kann auf die Schaltungen verzichtet werden.
  • Die Gleichspannungsquelle 50 der 12 ist beispielsweise durch die Gleichspannungsquelle 70 und den Schaltkreis 71 konfiguriert. Wenn die Gleichspannungsquelle 50 angeschaltet ist, ist der Schaltkreis 71 mit einer Seite des Anschlusses Ta verbunden, wobei die Gleichspannung der Gleichspannungsquelle 70 zwischen dem positiven Anschluss (+) und dem negativen Anschluss (–) ausgegeben wird. Wenn die Gleichspannungsquelle 50 ausgeschaltet ist, wird der Schaltkreis 71, der mit der Seite des Anschlusses Tb und der mit dem positiven und dem negativen Anschluss der Gleichspannungsquelle 50 verbunden ist, in analoger Weise kurzgeschlossen. Die Gleichspannungsquelle 50 ist normalerweise im angeschalteten Zustand. Im ausgeschalteten Zustand, bei Stromausfall, in einem Notfall oder bei unvorhersehbaren Vorkommnissen ist die Gleichspannungsquelle jedoch ausgeschaltet.
  • Die Leistungsschalteinrichtung 54 der 12 umfasst den PMOS-FET-Leistungsschalttransistor 72, der in Abhängigkeit von der Ausgangsspannung der Gleichspannungsquelle 50 an- und ausgeschaltet wird. Wenn die Gleichspannungsquelle 50 die voreingestellte Ausgangsspannung zuführt, wird der PMOS-FET-Leistungsschalttransistor 72 angeschaltet, so dass der Stromzufuhrpfad von dem positiven Anschluss der Gleichspannungsquelle 50 hin zu dem Stromeingangsseiten der zweiten Leistungsverstärkungseinrichtungen 15, 16 und 17 verbunden werden kann.
  • Wenn die Gleichspannungsquelle 50 ausgeschaltet ist (null beträgt oder eine Spannung hat, die wesentlich geringer ist als die voreingestellte Ausgangsspannung), wird der PMOS-FET-Leistungsschalttransistor 72 ausgeschaltet, so dass der Stromzufuhrpfad zwischen dem positiven Anschluss der Gleichspannungsquelle 50 und den Stromeingangsanschlüssen der zweiten Leistungsverstärkungseinrichtungen 15, 16 und 17 unterbrochen wird.
  • Der Stromeingangsanschluss des PMOS-FET-Leistungsschalttransistors 72 ist mit dem positiven Anschluss der Gleichspannungsquelle 50 verbunden, wobei der Stromausgangsanschluss mit dem positiven Anschluss der Spannungswandlungseinrichtung 52 verbunden ist. Der Betrieb des PMOS-FET-Leistungsschalttransistors 72 wird durch den Schaltregler 73 überbrückt, wobei die an- und ausgeschalteten Zustände in Abhängigkeit von der Ausgangsspannung der Gleichspannungsquelle 50 überbrückt werden.
  • 14 zeigt insbesondere die Konfiguration der Leistungsschalteinrichtung 54. Der Schaltregler 73 ist durch den NMOS-FET-Transistor 311 und durch den Widerstand 312 konfiguriert. Wenn der Schaltkreis 71 der Gleichspannungsquelle 50 mit der Seite des Anschlusses Ta und mit der Gleichspannungsquelle 50 verbunden ist, gibt er eine vorgegebene Spannung aus, wobei der NMOS- FET-Transistor 311 eingeschaltet wird, und wobei der PMOS-FET-Leistungsschalttransistor 72 eingeschaltet wird.
  • Wenn die Verbindung des Schaltkreises 71 der Gleichspannungsquelle 50 zu dem Anschluss Tb verlegt wird und wenn die Gleichspannungsquelle 50 ausgeschaltet wird, wird der NMOS-FET-Transistor 311 und auch der PMOS-FET-Leistungsschalttransistor 72 ausgeschaltet. In dieser Ausführungsform ist der PMOS-FET-Leistungsschalttransistor 72 durch einen in umgekehrter Richtung betriebenen FET-Transistor mit doppelt diffundierter P-Kanal-MOS-Struktur konfiguriert. Der Drain-Anschluss wird insbesondere als Stromeingangsanschluss verwendet, während der Source-Anschluss als Stromausgangsanschluss verwendet wird, und wobei die als parasitäres Bauelement ausgebildete Schaltdiode 72d in Sperrrichtung in einer Ersatzschaltung oder in Richtung von dem Stromeingangsanschluss des Transistors zu dem Stromausgangsanschluss geschaltet ist.
  • Wenn der PMOS-FET-Leistungsschalttransistor 72 angeschaltet ist, werden die Enden der Schaltdiode 72d kurzgeschlossen. Wenn der PMOS-FET-Leistungsschalttransistor 72 ausgeschaltet ist, dient die Schaltdiode 72d als Schutzdiode, um zu verhindern, dass ein rückwärtiger Strom von dem Stromausgangsanschluss des Transistors zu dem Stromeingangsanschluss fließt. Der Betrieb ist selbst dann problemlos, wenn die Schaltdiode 72d weggelassen wird.
  • Die Spannungsausgangseinrichtung 490 der 12 umfasst die ersten und zweiten Ausgangsdioden 491 und 492, die an ihren Ausgangsseiten gemeinsam miteinander verbunden sind. Die Eingangsseite der ersten Ausgangsdiode 491 ist mit dem gemeinsamen verbundenen Anschluss der zweiten NMOS-FET-Leistungstransistoren 85, 86 und 87 der zweiten Leistungsverstärkungseinrichtungen 15, 16 und 17 verbunden. Die Eingangsseite der zweiten Ausgangsdiode 492 ist mit dem positiven Anschluss der Gleichspannungsquelle 50 verbunden.
  • Der Ausgangsanschluss Xf des positiven Anschlusses der Spannungsausgangseinrichtung 490 ist der gemeinsame verbundene Anschluss der ersten und der zweiten Ausgangsdiode 491 und 492. Gemäß dieser Konfiguration wird die an dem gemeinsamen verbundenen Anschluss der zweiten NMOS-FET-Leistungstransistoren erzeugte Gleichspannung mit der Ausgangsgleichspannung Vcc der Gleichspannungsquelle 50 verglichen. Die Gleichspannung wird in Abhängigkeit von dem größeren Wert der zwei Spannungswerte an dem Ausgangsanschluss Xf der Spannungsausgangseinrichtung 490 ausgegeben.
  • Die Gleichspannungsquelle 50 ist üblicherweise angeschaltet, wobei die Gleichspannung in Abhängigkeit von der Gleichspannung Vcc der Gleichspannungsquelle 50 am Ausgangsanschluss Xf der Spannungsausgangseinrichtung 490 ausgegeben wird. Wenn die Gleichspannungsquelle 50 in einem Notfall ausgeschaltet wird, wird die Ausgangsspannung Vcc zu null, wobei der PMOS-FET-Leistungsschalttransistor 72 der Leistungsschalteinrichtung 54 ausgeschaltet wird.
  • Wenn die Gleichspannungsquelle 50 ausgeschaltet ist, wird das Befehlssignal Ac auf null gesetzt, so dass die ersten und zweiten Steuerstromsignale C1 und C2 der Steuersignalerzeugungseinrichtung 30 auf null gesetzt werden. In dieser Weise werden die ersten verteilten Stromsignale des ersten Verteilers 37 und die zweiten verteilten Stromsignale des zweiten Verteilers 38 auf null gesetzt. In Folge dessen wird die Leitung der ersten NMOS-FET-Leistungstransistoren 81, 82 und 83 der ersten Leistungsverstärkungseinrichtungen 11, 12 und 13 und die Leistung der zweiten NMOS-FET-Leistungstransistoren 85, 86 und 87 der zweiten Leistungsverstärkungseinrichtungen 15, 16 und 17 unterbrochen.
  • Zu diesem Zeitpunkt entstehen in den Wicklungen 2, 3 und 4 durch die Drehbewegung des beweglichen Körpers 1 eine dreiphasige Gegeninduktion. Die ersten Leistungsdioden 81d, 82d und 83d, die zweiten Leistungsdioden 85d, 86d und 87d und die Schaltdiode 61d richten die in den Wicklungen 2, 3 und 4 erzeugte Gegeninduktion gleich und geben an den gemeinsamen verbundenen Anschluss der zweiten Leistungsverstärkungseinrichtungen die gleichgerichtete Gleichspannung aus.
  • Wenn der Leistungsschaltransistor 72 der Leistungsschalteinrichtung 54 angeschaltet ist, wird die gleichgerichtete Gleichspannung über die erste Ausgangsdiode 491 der Spannungsausgangseinrichtung 490 an den Ausgangsanschluss Xf ausgegeben. Mit anderen Worten gibt die Spannungsausgangseinrichtung 490 die gleichgerichtete Gleichspannung, die durch Gleichrichten der Gegen induktion gewonnen wird, die durch die Leistungsdioden in den Wicklungen erzeugt werden, an den Ausgangsanschluss Xf aus, wenn die Gleichspannungsquelle 50 ausgeschaltet ist. Es ist möglich, in einem Notfall verschiedene Ausschaltvorgänge durchzuführen, indem die Ausgangsspannung der Spannungsausgangseinrichtung 490 verwendet wird.
  • Die andere Konfiguration und der entsprechende Betrieb ähneln denen der oben dargelegten Ausführungsformen 1 und 2, so dass auf eine detaillierte Beschreibung verzichtet werden kann.
  • Wenn die Gleichspannungsquelle 50 in dieser Ausführungsform ausgeschaltet ist, wird die gleichgerichtete Gleichspannung, die durch Gleichrichten der Gegeninduktion gewonnen wird, die durch die ersten und zweiten Leistungsdioden in den Wicklungen 2, 3 und 4 erzeugt werden, an den Ausgangsanschluss Xf der Spannungsausgangseinrichtung 490 ausgegeben. Es ist möglich, in einem Notfall verschiedene Ausschaltvorgänge unter Verwendung der Ausgangsspannung der Spannungsausgangseinrichtung 490 durchzuführen.
  • Es wird beispielsweise der Fall berücksichtigt, wenn der Motor dieser Ausführungsform als Spindelmotor eines HD-Laufwerks verwendet wird. Wenn die Gleichspannungsquelle 50 ausgeschaltet ist, können die RAM-Inhalte elektrisch gespeichert werden, oder der Abspielkopf wird unter Verwendung der Ausgangsspannung der Spannungsausgangseinrichtung 490 mechanisch zurückgesetzt.
  • Ferner kann das erste Steuerstromsignal C1 der Steuersignalerzeugungseinrichtung 30 auf einen vorgegebenen Wert gesetzt werden, wenn die Gleichspannungsquelle 50 ausgeschaltet ist. In diesem Fall werden die ersten NMOS-FET-Leistungstransistoren 81, 82 und 83 der ersten Leistungsverstärkungseinrichtungen 11, 12 und 13 in sequentieller Weise entsprechend der Drehbewegung des beweglichen Körpers 1 eingeschaltet.
  • Wenn das zweite Steuerstromsignal C2 null beträgt, können die zweiten NMOS-FET-Leistungstransistoren 85, 86 und 87 der zweiten Leistungsverstärkungseinrichtungen 15, 16 und 17 ausgeschaltet werden. Wenn das PWM-Spannungssignal Sw der Spannungswandlungseinrichtung 52 einen hohen Spannungspegel annimmt, kann der NMOS-FET-Leistungstransistor 61 eingeschaltet werden.
  • Gemäß dieser Konfiguration können die negativen Spannungsanteile der dreiphasigen Gegeninduktion der Wicklungen durch Aktivieren der Leistungstransistoren und des Schalttransistors gleichgerichtet werden, wobei die positiven Spannungsanteile durch die zweiten Leistungsdioden 85d, 86d und 87d gleichgerichtet werden können. Ferner ist die Spannungsausgangseinrichtung 490 als Ersatz für die Dioden 491 und 492 unter Verwendung von MOS-FET-Transistoren, die die Schaltvorgänge übernehmen, konfigurierbar.
  • In dem Fall, wenn das zweite Steuerstromsignal C2 zu einem vorgegebenen Wert wird, der größer als null ist, können die positiven Spannungsanteile der dreiphasigen Gegeninduktion ferner außerdem durch Aktivieren der zweiten Leistungstransistoren gleichgerichtet werden.
  • In dieser Ausführungsform können ebenfalls die verschiedenen Vorteile der vorangehend genannten Ausführungsformen erreicht werden.
  • Ausführungsform 4
  • 15 und 16 zeigen einen Motor der Ausführungsform 4 der Erfindung.
  • Die Konfiguration ist in der 15 gezeigt. In der vierten Ausführungsform werden die zweiten PMOS-FET-Leistungstransistoren 685, 686 und 687 in den zweiten Leistungsverstärkungseinrichtungen 615, 616 und 617 eingesetzt, wobei die Hochspannungsausgangseinrichtung weggelassen wird. Um diesem Umstand gerecht zu werden, sind die zweiten Stromverstärkungseinrichtungen 645, 646 und 647 modifiziert. In der anderen Konfiguration sind die Komponenten, die denen der oben dargelegten Ausführungsformen 3, 2 oder 1 ähneln, mit den gleichen Bezugszeichen versehen, so dass auf eine detaillierte Beschreibung verzichtet werden kann.
  • Die Stromeingangsanschlüsse der drei zweiten Stromverstärkungseinrichtungen 615, 616 und 617 sind über den Stromdetektierwiderstand 31 gemeinsam mit dem positiven Ausgangsanschluss der Spannungswandlungseinrichtung 52 der 15 verbunden. Die zweite Stromverstärkungseinrichtung 615 ist durch die zweite FET-Leistungsstromspiegelschaltung, umfassend den zweiten PMOS-FET-Leistungstransistor 685 und den PMOS-FET-Transistor 695, konfiguriert und verstärkt das Ausgangsstromsignal H1 der zweiten Stromverstärkungseinrichtung 645, das dem Leitungssteueranschluss mit zugeführt wird, in einem vorgegebenen Verhältnis und gibt das verstärkte Signal aus.
  • Der PMOS-FET-Transistor bedeutet einen FET-Transistor mit P-Kanal-MOS-Struktur. Ein Verstärkungsfaktor von 100 wird durch Einstellen der Zellgröße des zweiten PMOS-FET-Leistungstransistors 685 im aktiven Betriebsbereich erzielt, so dass er um das Hundertfache größer ist als der Faktor des PMOS-FET-Transistor 695. Der zweite PMOS-FET-Leistungstransistor 685 ist durch einen FET-Transistor mit doppelt diffundierter P-Kanal-MOS-Struktur konfiguriert. Die zweite als parasitäres Bauelement ausgebildete Leistungsdiode 685d ist in Sperrrichtung in einer Ersatzschaltung oder in Richtung von dem Stromausgangsanschluss des Transistors zu dem Stromeingangsanschluss verbunden.
  • In ähnlicher Weise ist die zweite Leistungsverstärkungseinrichtung 616 durch die zweite FET-Leistungsstromspiegelschaltung, umfassend den zweiten PMOS-FET-Leistungstransistor 686 und den PMOS-FET-Transistor 696, konfiguriert und verstärkt das Ausgangsstromsignal H2 der zweiten Stromverstärkungseinrichtung 646, das dem Leitungssteueranschluss zugeführt und mit einem vorgegebenen Verhältnis verstärkt wird, und gibt das verstärkte Signal aus (die Zellgröße ist um das Hundertfache größer). Der zweite PMOS-FET-Leistungstransistor 686 ist durch einen FET-Transistor mit doppelt diffundierter P-Kanal-MOS-Struktur konfiguriert. Die als parasitäres Bauelement ausgebildete zweite Leistungsdiode 686d ist in Sperrrichtung in einer Ersatzschaltung oder in Richtung von dem Stromausgangsanschluss des Transistors zu dem Stromeingangsanschluss verbunden.
  • Ferner ist die zweite Leistungsverstärkungseinrichtung 617 durch die zweite FET-Leistungsstromspiegelschaltung, umfassend den zweiten PMOS-FET-Leistungstransistor 687 und den PMOS-FET-Transistor 697, konfiguriert und verstärkt das Ausgangsstromsignal H3 der zweiten Stromverstärkungseinrichtung 647, das mit einem vorgegebenen Faktor an den Leitungsteueranschluss ausgegeben wird, und gibt das verstärkte Signal aus (die Zellgröße ist um das Hundertfache größer). Der zweite PMOS-FET-Leistungstransistor 687 ist durch einen FET-Transistor mit doppelt diffundierter P-Kanal-MOS-Struktur konfiguriert. Die als parasitäres Bauelement ausgebildete zweite Leistungsdiode 687d ist in Sperrrichtung in einer Ersatzschaltung oder in Richtung von dem Stromausgangsanschluss des Transistors zu dem Stromeingangsanschluss verbunden.
  • Die Stromeingangsanschlüsse der zweiten PMOS-FET-Leistungstransistoren 685, 686 und 687 sind über den Widerstand 31 gemeinsam mit dem positiven Ausgangsanschluss der Spannungswandlungseinrichtung 52 verbunden, während die Stromausgangsanschlüsse mit den Stromzufuhranschlüssen der Wicklungen 2, 3 und 4 verbunden sind. Gemäß dieser Konfiguration führen die zweiten Leistungsverstärkungseinrichtungen 615, 616 und 617 die Ströme, die durch Verstärken der Eingangsströme gewonnen werden, den Leitungsteueranschlüssen und den Stromzufuhranschlüssen der Wicklungen 2, 3 und 4 zu, so dass die positiven Stromanteile der Antriebsströme I1, I2 und I3 den Wicklungen 2, 3 und 4 zugeführt werden.
  • Die zweiten verteilten Stromsignale G1, G2 und G3 des zweiten Verteilers 38 der 15 werden an die zweiten Stromverstärkungseinrichtungen 645, 646 und 647 ausgegeben. Die zweiten Stromverstärkungseinrichtungen 645, 646 und 647 erzeugen die zweiten verstärkten Stromsignale H1, H2 und H3, die durch Verstärken des Stroms der zweiten verteilten Stromsignale G1, G2 und G3 um einen vorgegebenen Faktor gewonnen werden, und führen die verstärkten Stromsignale den Leitungssteueranschlüssen der zweiten Leistungsverstärkungseinrichtungen 615, 616 beziehungsweise 617 zu. Die zweiten Stromverstärkungseinrichtungen 615, 616 und 617 verstärken den Strom der dreiphasigen zweiten verstärkten Stromsignale H1, H2 und H3 und führen die positiven Stromanteile der Antriebsströme I1, I2 und I3 von den Stromausgangsanschlüssen den Wicklungen 2, 3 beziehungsweise 4 zu.
  • 16 zeigt insbesondere die Konfiguration der zweiten Stromverstärkungseinrichtungen 645, 646 und 647. Die zweite Stromverstärkungseinrichtung 645 ist durch die zweite Verstärkungseinrichtungs-Stromspiegelschaltung konfiguriert, die eine vorgeschaltete Stromspiegelschaltung, umfassend die Transistoren 651 und 652, und die eine nachgeschaltete Stromspiegelschaltung, umfassend die Transistoren 653 und 654 sowie die Widerstände 655 und 656, aufweist, wobei die vorgeschaltete und nachgeschaltete Stromspiegelschaltungen miteinander kaskadiert sind. Das Verhältnis der Emitterflächen der Transistoren 651 und 652 ist mit 1 gewählt, so dass der Stromverstärkungsfaktor der vorgeschalteten Stromspiegelschaltung mit 1 gewählt ist.
  • Das Verhältnis der Emitterflächen der Transistoren 653 und 654 ist mit 50 gewählt, wobei der Faktor der Widerstände 656 und 655 mit 50 gewählt ist, so dass der Stromverstärkungsfaktor der nachgeschalteten Stromspiegelschaltung mit 50 gewählt ist. Aus diesem Grund führt die zweite Verstärkungseinrichtungs-Stromspiegelschaltung der zweiten Stromverstärkungseinrichtung 645 die Verstärkung um einen Stromverstärkungsfaktor von 50 aus. In ähnlicher Weise ist die zweite Stromverstärkungseinrichtung 646 durch die zweite Verstärkungseinrichtungs-Stromspiegelschaltung, die die Transistoren 661, 662, 663 und 664 sowie die Widerstände 665 und 666 umfasst, konfiguriert und weist einen Stromverstärkungsfaktor von 50 auf.
  • Des weiteren ist die zweite Stromverstärkungseinrichtung 647 durch die zweite Verstärkungseinrichtungs-Stromspiegelschaltung, umfassend die Transistoren 671, 672, 673 und 674 und die Widerstände 675 und 676, konfiguriert und führt die Verstärkung um einen Stromverstärkungsfaktor von 50 aus.
  • Gemäß dieser Konfiguration erzeugen die zweiten Stromverstärkungseinrichtungen 645, 646 und 647 die dreiphasigen zweiten verstärkten Stromsignale H1, H2 und H3, die durch Verstärken der dreiphasigen zweiten verteilten Stromsignale G1, G2 und G3 um einen Faktor von 50 gewonnen werden, und stellen die erzeugten Signale für die Leitungssteueranschlüsse der zweiten Leistungsstromspiegelschaltungen der zweiten Leistungsverstärkungseinrichtungen 615, 616 und 617 bereit.
  • In jeder der zweiten Stromverstärkungseinrichtungen 645, 646 und 647 ist jeder Stromausgangsanschluss der NPN-Ausgangstransistoren 654, 664 und 674 mit dem negativen Anschluss der Gleichspannungsquelle 50 verbunden, wobei Strom über die Ausgangstransistoren 645, 664 und 674 allen zweiten Leistungsverstärkungseinrichtungen 615, 616 und 617 zugeführt wird. Gemäß dieser Konfiguration wird die Leitfähigkeit der PMOS-FET-Leistungstransistoren 685, 686 und 687 der zweiten Leistungsverstärkungseinrichtungen 615, 616 und 617 in angemessener Weise gesteuert.
  • Nachfolgend soll der Betrieb des Motors der 15 erläutert werden. Die Änderungssignalerzeugungseinrichtung 34 stellt die in analoger Weise alternierenden dreiphasigen Wechselstromsignale D1, D2 und D3 für die Verteilungssignalerzeugungseinrichtung 36 bereit. Der erste Verteiler 37 verteilt das erste Steuerstromsignal C1 der Steuersignalerzeugungseinrichtung in Abhängigkeit von den dreiphasigen Wechselstromssignalen D1, D2 und D3, und gibt die in analoger Weise alternierenden dreiphasigen ersten verteilten Stromsignale E1, E2 und E3 aus.
  • Die ersten Stromverstärkungseinrichtungen 41, 42 und 43 geben die ersten verstärkten Stromsignale F1, F2 und F3 aus, die durch Verstärken des Stroms der ersten verteilten Stromsignale E1, E2 und E3 um einen vorgegebenen Faktor gewonnen werden, und stellen die Signale für die Leitungssteueranschlüsse der ersten Leistungsverstärkungseinrichtungen 11, 12 beziehungsweise 13 bereit. Die ersten FET-Leistungsstromspiegelschaltungen der ersten Leistungsverstärkungseinrichtungen 11, 12 und 13 verstärken den Strom der ersten verstärkten Stromsignale F1, F2 und F3 und führen die negativen Stromanteile der Antriebsströme I1, I2 und I3 den dreiphasigen Wicklungen 2, 3 beziehungsweise 4 zu.
  • Der zweite Verteiler 38 verteilt das zweite Steuerstromsignal C2 der Steuersignalerzeugungseinrichtung 30 in Abhängigkeit von den dreiphasigen Wechselstromsignalen D1, D2 und D3, und gibt die in analoger Weise alternierenden dreiphasigen zweiten verteilten Stromsignale G1, G2 und G3 aus. Die zweiten Stromverstärkungseinrichtungen 645, 646 und 647 geben die zweiten verstärkten Stromsignale H1, H2 und H3 aus, die durch Verstärken des Stroms der zweiten verteilten Stromsignale G1, G2 und G3 um einen vorgegebenen Faktor gewonnen werden, und stellen die Signale für die Leitungssteueranschlüsse der zweiten Leistungsverstärkungseinrichtungen 615, 616 beziehungsweise 617 bereit.
  • Die zweiten FET-Leistungsstromspiegelschaltungen der zweiten Leistungsverstärkungseinrichtungen 615, 616 und 617 verstärken den Strom der zweiten verstärkten Stromsignale H1, H2 und H3 und führen die positiven Stroman teile der Antriebsströme I1, I2 und I3 den dreiphasigen Wicklungen 2, 3 beziehungsweise 4 zu.
  • Der Stromdetektierwiderstand 31 der Steuersignalerzeugungseinrichtung 30 detektiert den zusammengesetzten Versorgungsstrom Iv, der ein zusammengesetzter Wert der positiven Stromanteile der Antriebsströme I1, I2 und I3 ist, und erzeugt mittels der Schwellwertschaltung 32 das Stromdetektiersignal Bv in Abhängigkeit von dem zusammengesetzten Versorgungsstrom Iv. Der Vergleichsblock 33 vergleicht das Befehlssignal Ac mit dem Stromdetektiersignal Bv und gibt die ersten und zweiten Steuerstromsignale C1 und C2 in Abhängigkeit von dem Vergleichsergebnis aus.
  • Die ersten und zweiten Steuerstromsignale C1 und C2 ändern sich in proportionaler Weise. Der erste Verteilungssteuerblock (die Steuersignalerzeugungseinrichtung 30, der erste Verteiler 37 und die ersten Stromverstärkungseinrichtungen 41, 42 und 43) und die ersten Leistungsverstärkungseinrichtungen 11, 12 und 13 bilden einen Regelkreis zum Einstellen des zusammengesetzten Versorgungsstroms Iv auf einen vorgegebenen Wert in Abhängigkeit von dem Befehlssignal Ac, wodurch die den Wicklungen 2, 3 und 4 zugeführten Ströme gesteuert werden.
  • Der zweite Verteilungssteuerblock (die Steuersignalerzeugungseinrichtung 30, der zweite Verteiler 38 und die zweiten Stromverstärkungseinrichtungen 645, 646 und 647) und die zweiten Leistungsverstärkungseinrichtungen 615, 616 und 617 führen die negativen Stromanteile der in analoger Weise alternierenden Antriebsströme I1, I2 und I3 den Wicklungen 2, 3 und 4 zu, wobei sie den Betrieb der zweiten PMOS-FET-Leistungstransistoren 685, 686 und 687, die in dem Widerstandsbetriebsbereich für die meiste Zeit während der aktivierten Periode jeweils einen sehr geringen Widerstandsspannungsabfall aufweisen, im Sättigungsbereich durchführen. Im Vergleich zu der zusammengesetzten Vorwärtsverstärkung des ersten Verteilungssteuerblocks unter den ersten Leistungsversstärkungseinrichtungen, wird die zusammengesetzte Vorwärtsverstärkung des zweiten Verteilungssteuerblocks und der zweiten Leistungsverstärkungseinrichtungen erhöht, so dass der Motorbetrieb stabilisiert wird.
  • Mit anderen Worten wird jeder der zweiten PMOS-FET-Leistungstransistor der zweiten Leistungsverstärkungseinrichtungen für die meiste Zeit während der aktivierten Periode in dem Widerstandsbetriebsbereich mit Sicherheit mit einem geringen Widerstandsspannungsabfall gesättigt, so dass die den Wicklungen zugeführten Ströme durch die ersten NMOS-FET-Leistungstransistoren der ersten Leistungsverstärkungseinrichtungen steuerbar sind. Eine Sättigung mit einem geringen Spannungsabfall in dem PMOS-FET-Transistor bedeutet einen Widerstandsbetrieb in dem nicht aktiven Betriebsbereich oder in einem Betriebsbereich, in dem der Spannungsabfall zwischen den Stromeingangs- und -ausgangsanschlüssen des Transistors ein Widerstandsspannungsabfall ist.
  • In jedem der zweiten PMOS-FET-Leistungstransistoren wird die Stromverstärkung im aktiven Betriebsbereich für einige Zeit während der Änderungsperiode des Strom pfads durchgeführt, und somit wird der Stromwert in analoger Weise geändert. Während der Periode nach der Änderung wird der Widerstandsbetrieb in dem Widerstandsbetriebsbereich durchgeführt. Die ersten NMOS-FET-Leistungstransistoren arbeiten in dem aktiven Betriebsbereich zum Steuern des zusammengesetzten Versorgungsstroms und außerdem auch während der Änderungsperiode der Strompfade, wobei sich die Stromwerte während der Durchführung der Stromsteuerung in analoger Weise ändern.
  • Die ersten und zweiten gleichphasigen Stromsignale E1 und G1 fließen komplementär mit einer Phasendifferenz von 180 Grad. Daher arbeiten die ersten und zweiten Leistungsverstärkungseinrichtungen 11 und 615 komplementär, wobei der in analoger Weise kontinuierlich alternierende bidirektionale Antriebsstrom I1 der Wicklung 2 zugeführt wird.
  • In ähnlicher Weise fließen die ersten und zweiten Stromsignale E2 und G2 komplementär mit einer Phasendifferenz von 180 Grad. Die ersten und zweiten Leistungsverstärkungseinrichtungen 12 und 616 arbeiten komplementär, wobei der in analoger Weise kontinuierlich alternierende bidirektionale Antriebsstrom I3 der Wicklung 3 zugeführt wird.
  • Außerdem fließen die ersten und zweiten Stromsignale E3 und G3 in komplementärer Weise mit einer Phasendifferenz von 180 Grad. Die ersten und zweiten Leistungsverstärkungseinrichtungen 13 und 617 arbeiten in komplementärer Weise, wobei der in analoger Weise kontinuier lich alternierende bidirektionale Antriebsstrom I3 der Wicklung 4 zugeführt wird.
  • Auf diese Weise befinden sich die ersten und zweiten gleichphasigen Leistungsverstärkungseinrichtungen nicht gleichzeitig im leitenden Zustand. Demzufolge fließt zwischen dem ersten NMOS-FET-Leistungstransistor und dem zweiten PMOS-FET-Leistungstransistor kein Kurzschlussstrom. Da die in analoger Weise kontinuierlich alternierenden Abtriebsströme I1, I2 und I3 den Wicklungen 2, 3 und 4 zugeführt werden, entsteht in den Wicklungen 2, 3 und 4 keine Spannungsspitzen, wodurch durch die ersten Leistungsdioden 81d, 82d und 83d und in den als parasitären Bauelementen ausgebildeten zweiten Leistungsdioden 685d, 686d und 687d keine rückwärtsgerichteten Störstrome fließen. Folglich wird das Pulsieren der erzeugten Kraft des Motors auf ein sehr geringes Niveau reduziert.
  • Die Spannungswandlungseinrichtung 52 veranlasst den NMOS-FET-Schalttransistor 61 dazu, die hochfrequente PWM durchzuführen, wobei die umgewandelte Gleichspannung (Vcc-Vg) zwischen den positiven und den negativen Ausgangsanschlüssen variabel gesteuert wird. Die Schaltsteuereinrichtung 310 detektiert den minimalsten Spannungsabfall unter den dreiphasigen Spannungsabfällen der ersten Leistungsverstärkungseinrichtungen und gibt das Schaltsteuersignal Vd in Abhängigkeit von den detektierten Spannungssignalen und dem modulierten Stromsignal Pm des Modulationsblocks 300 aus.
  • Die Schaltvorgänge des NMOS-FET-Schalttransistors 61 werden in Abhängigkeit des Ausgangssignals Vd der Schaltsteuereinrichtung 310 gesteuert, wobei die umgeformte Gleichspannung (Vcc-Vg) der Spannungswandlungseinrichtung 52 variabel gesteuert wird. Gemäß dieser Konfiguration werden die Spannungsabfälle der ersten NMOS-FET-Leistungstransistoren der ersten Leistungsverstärkungseinrichtungen in der aktivierten Periode auf einen kleinen Wert gesteuert.
  • Die Schaltsteuereinrichtung 310 umfasst den Modulationsblock 300. Das mit dem beweglichen Körper 1 getaktete modulierte Stromsignal Pm wird durch den Modulationsblock 300 erzeugt. Die Schaltsteuereinrichtung 310 detektiert die Spannungsabfälle der ersten Leistungstransistoren 81, 82 und 83 und setzt die detektierten Spannungssignale und das modulierte Stromsignal Pm rechnerisch zusammen und gibt das Schaltsteuersignal Vd in Abhängigkeit von beiden Signalen aus. Folglich kann das Auftreten einer nachteiligen Wirkung in dem Schaltsteuersignal Vd aufgrund der Brummspannungskomponenten der detektierten Spannungssignale verhindert werden. Demzufolge wird die Steuergenauigkeit der Spannungsabfälle der ersten Leistungstransistoren verbessert, wobei die durchschnittliche Anzahl der Spannungsabfälle verringert werden kann. Folglich kann die Verlustleistung und die Wärmeerzeugung der ersten Leistungstransistoren weiterhin reduziert werden.
  • Wenn die Gleichspannungsquelle 50 in einem Notfall ausgeschaltet wird, wird die gleichgerichtete Gleichspannung, die durch Gleichrichten der dreiphasigen Gegenin duktion gewonnen wird, die in den Wicklungen 2, 3 und 4 durch die ersten Leistungsdioden 81d, 82d und 83d oder die zweiten Leistungsdioden 685d, 686d und 687d erzeugt werden, an den Anschluss Xf der Spannungsausgangseinrichtung 490 ausgegeben. In einem Notfall werden unter Verwendung der Ausgangsspannung der Spannungsausgangseinrichtung 490 verschiedene Ausschaltvorgänge durchgeführt.
  • In dieser Ausführungsform wird eine Motorkonfiguration erzielt, die für eine integrierte Schaltung geeignet ist. Zunächst wird die Wärmeerzeugung der Leistungsgeräte verringert, so dass ein thermischer Zusammenbruch verhindert wird, der beim Integrieren der Leistungstransistoren und der Schalttransistoren auftreten kann. Die FET-Transistoren mit doppelt diffundierter MOS-Struktur werden als die ersten und zweiten Leistungstransistoren eingesetzt, wodurch die Chipgröße verkleinert wird. Außerdem werden parasitäre Dioden als Leistungsdioden verwendet, die in Richtung von den Stromausgangsanschlüssen des Leistungstransistors zu den Stromeingangsanschlüssen gebildet werden, wobei die Chipfläche für die Leistungsdioden im Wesentlichen null beträgt.
  • Da die zweiten PMOS-FET-Leistungstransistoren und die PMOS-FET-Schalttransistoren in den zweiten Leistungsverstärkungseinrichtungen und in der Leistungsschalteinrichtung eingesetzt werden, ist keine zusätzliche Stromquelle für den Betrieb dieser Leistungsgeräte erforderlich (die Hochspannungsausgangseinrichtung wird weggelassen). Gemäß dieser Konfiguration ist neben der Gleichspannungsquelle 50 und der Spannungswandlungseinrichtung 52 keine zusätzliche Stromquelle erforderlich, wodurch die Konfiguration des Motors wesentlich vereinfacht wird.
  • Gemäß dieser Konfiguration werden die Potentiale der Stromeingangs- und -ausgangsanschlüsse des NMOS-FET-Schalttransistors auf kein geringeres Niveau herabgesetzt als das Potential des negativen Anschlusses (das Erdpotential) der Gleichspannungsquelle 50. Demzufolge kann verhindert werden, das parasitäre Transistoren, in denen die durch Sperrschichten gegeneinander isolierten Abschnitte als Basisanschlüsse dienen, arbeiten, wodurch der Betrieb der integrierten Schaltung stabilisiert wird.
  • In dieser Ausführungsform werden die zweiten Leistungsverstärkungseinrichtungen bei einem geringen Widerstandsspannungsabfall gesättigt, wobei der Schaltransistor der Spannungswandlungseinrichtung dazu veranlasst wird, den PWM-Betrieb in Abhängigkeit von den Spannungsabfällen der ersten Leistungsverstärkungseinrichtungen durchzuführen. Die Verhältnisse können umgekehrt sein, so dass die ersten Leistungsverstärkungseinrichtungen bei einem niedrigen Widerstandsspannungsabfall gesättigt werden, wobei die Spannungsabfälle der zweiten Leistungsverstärkungseinrichtungen durch die Schaltsteuereinrichtung detektiert werden, und wobei der Schalttransistor der Spannungswandlungseinrichtung dazu veranlasst wird, den PWM-Betrieb in Abhängigkeit von den Spannungsabfällen der zweiten Leistungstransistoren durchzuführen.
  • In dieser Ausführungsform vergleicht die Steuersignalerzeugungseinrichtung das Befehlssignal Ac mit dem Stromdetektiersignal Bv und gibt die ersten und zweiten Steuerstromsignale C1 und C2 in Abhängigkeit von dem Vergleichsergebnis aus. Die Leitung der ersten Leistungsstromspieglschaltungen der ersten Leistungsverstärkungseinrichtungen 11, 12 und 13 wird unter Verwendung der ersten verteilten Stromsignale E1, E2 und E3 in Abhängigkeit von dem ersten Steuerstromsignal C1 gesteuert, während die Leitfähigkeit der zweiten Leistungsstromspiegelschaltungen der zweiten Leistungsverstärkungseinrichtungen 15, 16 und 17 unter Verwendung der zweiten verteilten Stromsignale G1, G2 und G3 in Abhängigkeit von dem zweiten Steuerstromsignal C2 gesteuert wird.
  • Gemäß dieser Konfiguration ist es möglich, exakte Antriebsströme in Abhängigkeit von dem Befehlssignal Ac den Wicklungen 2, 3 und 4 zuzuführen. Zu diesen Zeitpunkt wird der Betrieb zum Ändern des Strompfads in analoger Weise gleichmäßig durchgeführt, wobei die Antriebsströme I1, I2 und I3 in analoger Weise alternieren, so dass das Pulsieren der Antriebsströme und das Pulsieren der Antriebskraft aufgrund der Änderung der Strompfade auf ein sehr geringes Niveau abgesenkt werden kann.
  • In dieser Ausführungsform sind die ersten Leistungsverstärkungseinrichtungen 11, 12 und 13 durch die ersten FET-Leistungsstromspiegelschaltungen unter Verwendung der ersten NMOS-FET-Leistungstransistoren konfiguriert, wodurch Schwankungen der Stromverstärkungsfaktoren reduziert werden. Die zweiten Leistungsverstärkungseinrichtungen 615, 616 und 617 sind durch die zweiten FET-Leistungsstromspiegelschaltungen unter Verwendung der zweiten PMOS-FET-Leistungstransistoren konfiguriert, wodurch Schwankungen der Stromverstärkungsfaktoren reduziert werden.
  • Üblicherweise weisen der NMOS-FET-Leistungstransistor und der PMOS-FET-Leistungstransistor stark voneinander abweichende nichtlineare Spannungsverstärkungscharakteristiken auf. In dieser Ausführungsform können Schwankungen der Stromverstärkungsfaktoren zwischen den NMOS-FET-Leistungsstromspiegelschaltungen und den PMOS-FET-Leistungsstromspiegelschaltungen jedoch signifikant reduziert werden. Daher ermöglicht die Bereitstellung der in analoger Weise alternierenden ersten verteilten Stromsignale für die ersten Leistungsverstärkungseinrichtungen, dass die Änderung der Strompfade durch die ersten Leistungsverstärkungseinrichtungen in analoger Weise durchgeführt wird.
  • Ferner ermöglicht die Bereitstellung der in analoger Weise alternierenden zweiten verteilten Stromsignale für die zweiten Leistungsverstärkungseinrichtungen, dass die Änderung der Strompfade durch die zweiten Leistungsverstärkungseinrichtungen in analoger Weise durchgeführt wird. Obwohl einer der zweiten PMOS-FET-Leistungstransistoren oder der ersten NMOS-FET-Leistungstransistor mit Sicherheit mit einer geringen Betriebsspannung in der aktivierten Periode gesättigt wird, kann der zusammengesetzte Versorgungsstrom Iv ge nau durch den anderen ersten NMOS-FET-Leistungstransistor und durch den zweiten PMOS-FET-Leistungstransistor gesteuert werden.
  • Die Schaltvorgänge des Schalttransistors werden in Abhängigkeit von dem Spannungsabfall des ersten NMOS-FET-Leistungstransistors oder des zweiten PMOS-FET-Leistungstransistor gesteuert, der die Stromsteuerung durchführt, wobei der Spannungsabfall des Leistungstransistors, der die Stromsteuerung durchführt, ohne Unterbrechen der Stromsteuerung genau auf einen kleinen Wert steuerbar ist.
  • Wenn die Gleichspannungsquelle 50 in dieser Ausführungsform ausgeschaltet wird, wird die gleichgerichtete Gleichspannung, die durch Gleichrichten der dreiphasigen Gegeninduktion, die in den Wicklungen durch die ersten oder zweiten Leistungsdioden erzeugt wird, gewonnen wird, an den Anschluss Xf der Spannungsausgangseinrichtung 490 ausgegeben. Wenn die Gleichspannungsquelle in einem Notfall ausgeschaltet wird, können die RAM-Inhalte elektrisch gespeichert werden, oder der Abspielkopf kann unter Verwendung der gleichgerichteten Gleichspannung der Spannungsausgangseinrichtung 490 mechanisch zurückgesetzt werden.
  • In dieser Ausführungsform können außerdem dieselben verschiedenen Vorteile wie die der oben genannten Ausführungsformen erzielt werden.
  • Die Leistungsverstärkungseinrichtung der 19 oder die Leistungsverstärkungseinrichtung 1100 der 20, können als Ersatz für jede erste Leistungsverstärkungseinrichtung 11, 12 und 13 eingesetzt werden.
  • Die in der 21 gezeigte Leistungsverstärkungseinrichtung 1200 kann als Ersatz für jede zweite Leistungsverstärkungseinrichtung 615, 616 und 617 verwendet werden. Die Leistungsverstärkungseinrichtung 1200 umfasst Folgendes: eine PMOS-FET-Leistungsstromspiegelschaltung, umfassend den PMOS-FET-Leistungstransistor 1210, den PMOS-FET-Transistor 1211 und den Widerstand 1212. Der Stromverstärkungsfaktor der Leistungsverstärkungseinrichtung 1200 ist ein nahezu konstanter Wert, wenn der Eingangsstrom zu der Leitungssteueranschluss relativ klein ist, wobei er dann größer wird, wenn der Eingangsstrom größer wird. Der PMOS-FET-Leistungstransistor 1210 kann ein FET-Transistor mit doppelt diffundierter P-Kanal-MOS-Struktur sein, um in eine integrierte Schaltung eingebaut zu werden, wobei die parasitäre Leistungsdiode 1210d in Sperrrichtung von dem Stromausgangsanschluss des Leistungstransistors zu dem Stromeingangsanschluss geschaltet ist.
  • Die Leistungsverstärkungseinrichtung 1300, gezeigt in 22, kann als Ersatz für jede zweite Leistungsverstärkungseinrichtung 615, 616 und 617 eingesetzt werden. Die Leistungsverstärkungseinrichtung 1300 umfasst Folgendes: eine PMOS-FET-Leistungsstromspiegelschaltung, umfassend den PMOS-FET-Leistungstransistor 1310, den PMOS-FET-Transistor 1311 und den Widerstand 1312. Der Stromverstärkungsfaktor der Leistungsverstärkungseinrichtung 1300 ist ein nahe zu konstanter Wert, wenn der Eingangsstrom zu dem Leitungssteueranschluss relativ klein ist, wobei er dann größer wird, wenn der Eingangsstrom größer wird. Der PMOS-FET-Leistungstransistor 1310 kann ein FET-Transistor mit doppelt diffundierter P-Kanal-MOS-Struktur sein, um in eine integrierte Schaltung eingebaut zu werden, wobei die parasitäre Leistungsdiode 1310d in Sperrrichtung von dem Stromausgangsanschluss des Leistungstransistors zu dem Stromeingangsanschluss geschaltet ist.
  • Ausführungsform 5
  • 17 zeigt den Motor gemäß der Ausführungsform 5 der Erfindung.
  • Die Konfiguration ist in der 17 gezeigt. In der fünften Ausführungsform sind eine Bypass-Schalteinrichtung 701 und eine Abschalteinrichtung 702 vorgesehen, wobei eine Stromversorgung durch die adäquate Änderung eines ersten Aktivierungsbetrieb bereitgestellt wird, wobei bidirektionale Antriebströme den Wicklungen 2, 3 und 4 zugeführt werden, und wobei eine Stromversorgung durch einen zweiten Aktivierungsbetrieb bereitgestellt wird, wobei unidirektionale Antriebsströme den Wicklungen 2, 3 und 4 zugeführt werden. Um diesem Umstand gerecht zu werden, ist die Spannungsausgangseinrichtung 740 modifiziert. Gemäß der anderen Konfiguration sind die Komponenten, die denen der oben erläuterten Ausführungsformen 4, 3, 2 oder 1 ähneln, mit gleichen Bezugszeichen versehen, so dass auf eine detaillierte Beschreibung verzichtet werden kann.
  • Zunächst soll der Fall, wenn die Bypass-Schalteinrichtung 700 ausgeschaltet ist (der erste Aktivierungsbetrieb) und wenn die Abschalteinrichtung 701 den Abschaltvorgang nicht durchführt, erläutert werden. In dem ersten Aktivierungsbetrieb ist das erste Schaltelement 711 der Bypass-Schalteinrichtung 700 ausgeschaltet, während die zweiten und die dritten Schaltelemente 721 und 731 der Abschalteinrichtung 701 angeschaltet sind. Wenn das erste Schaltelement 711 ausgeschaltet ist, ist der PMOS-FET-Bypass-Transistor 710 der Bypass-Schalteinrichtung 700 ausgeschaltet.
  • Der PMOS-FET-Bypass-Transistor 710 ist durch einen FET-Transistor mit doppelt diffundierter P-Kanal-MOS-Struktur konfiguriert. Die als parasitäres Bauelement ausgebildete Diode 710d ist in Sperrrichtung in einer Ersatzschaltung oder in Richtung von dem Stromausgangsanschluss des Transistors zu dem Stromeingangsanschluss verbunden. Wenn das zweite Schaltelement 721 der Abschalteinrichtung 701 angeschaltet ist, wird das zweite Steuerstromsignal C2 der Steuersignalerzeugungseinrichtung 30 für den zweiten Verteiler 38 bereitgestellt.
  • Wenn das dritte Schaltelement 731 der Abschalteinrichtung 701 angeschaltet ist, wird der PMOS-FET-Abschalttransistor 730 angeschaltet. Der PMOS-FET-Abschalttransistor 730 ist in Sperrrichtung verbunden. Der Stromeingangsanschluss des Transistors ist über den Widerstand 31 und über die Stromschalteinrichtung 54 mit dem positiven Anschluss der Gleichspannungsquelle 50 verbunden, wobei der Stromausgangsanschluss mit dem gemeinsamen verbundenen Anschluss oder mit den Stromeingangsanschlüssen der zweiten Leistungsverstärkungseinrichtungen 615, 616 und 617 verbunden ist.
  • Der PMOS-FET-Abschalttransistor 730 ist als FET-Transistor mit doppelt diffundierter P-Kanal-MOS-Struktur konfiguriert. Die als parasitäres Bauelement ausgebildete Sperrdiode 730d ist in einer Ersatzschaltung oder in Richtung von dem Stromeingangsanschluss des Transistors zu dem Stromausgangsanschluss verbunden.
  • In dem Fall, wenn das erste Schaltelement 711 der Bypass-Schalteinrichtung 700 ausgeschaltet ist, und wenn die zweiten und dritten Schaltelemente 721 und 731 der Abschalteinrichtung 701 angeschaltet sind, ist die Konfiguration dieser Ausführungsform im Wesentlichen identisch mit der Konfiguration der oben dargelegten Ausführungsform 4. Demzufolge werden die positiven und die negativen oder die bidirektionalen Antriebsströme I1, I2 und I3 durch die ersten Leistungsverstärkungseinrichtungen 11, 12 und 13 und durch die zweiten Leistungsverstärkungseinrichtungen 615, 616 und 617 den Wicklungen 2, 3 und 4 zugeführt, wodurch der erste Aktivierungsbetrieb durchgeführt wird. Die spezielle Konfiguration und der Betrieb der Ausführungsform sind identisch mit denen der oben dargelegten Ausführungsform 4, so dass auf eine detaillierte Beschreibung verzichtet werden kann.
  • Nunmehr soll der Fall erläutert werden (der zweite Aktivierungsbetrieb), wenn die Bypass-Schalteinrichtung 700 angeschaltet ist, und wenn die Abschalteinrichtung 701 den Abschaltvorgang durchführt. In dem zweiten Aktivierungsbetrieb ist das erste Schaltelement 711 der Bypass-Schalteinrichtung 700 angeschaltet, wobei die zweiten und dritten Schaltelemente 721 und 731 der Abschalteinrichtung 701 ausgeschaltet sind. Wenn das zweite Schaltelement 711 angeschaltet ist, wird der PMOS-FET-Bypass-Transistor 710 der Bypass-Schalteinrichtung 700 angeschaltet. Aus diesem Grund bildet der PMOS-FET-Bypass-Transistor 710 einen Strompfad, der sich von dem positiven Ausgangsanschluss der Stromumwandlungseinrichtung 52 über den Stromdetektierwiderstand 31 zu dem gemeinsamen Anschluss der Wicklungen 2, 3 und 4 erstreckt.
  • Wenn das zweite Schaltelement 721 der Abschalteinrichtung 701 ausgeschaltet ist, wird das zweite Steuerstromsignal C2 der Steuersignalerzeugungseinrichtung nicht für den zweiten Verteiler 38 bereitgestellt. Demnach sind die zweiten verteilten Stromsignale G1, G2 und G3 und die zweiten verstärkten Stromsignale H1, H2 und H3 null. Folglich sind alle zweiten PMOS-FET-Leistungstransistoren 685, 686 und 687 der zweiten Leistungsverstärkungseinrichtungen 615, 616 und 617 ausgeschaltet. Wenn das dritte Schaltelement 731 ausgeschaltet ist, wird der Abschalttransistor 730 ausgeschaltet.
  • Zu diesem Zeitpunkt sperren der Abschalttransistor 730 und die parasitäre Diode 730d des Transistors den Strompfad für die Gegeninduktion, die in den Wicklungen 2, 3 und 4 erzeugt wird, wodurch die Bildung eines ü berflüssigen Strompfads verhindert wird. Demzufolge werden die Strompfade zu den Wicklungen 2, 3 und 4 durch die ersten NMOS-FET-Leistungstransistoren 81, 82 und 83 der ersten Leistungsverstärkungseinrichtungen 11, 12 und 13 gebildet, die zwischen den positiven und den negativen Ausgangsanschlüssen der Spannungswandlungseinrichtung 52 parallel verbunden sind. Mit anderen Worten werden die negativen oder die unidirektionalen Antriebsströme I1, I2 und I3 den Wicklungen 2, 3 und 4 zugeführt, wodurch der zweite Aktivierungsbetrieb ausgeführt ist. Der Widerstand 712 der Bypass-Schalteinrichtung 700 und der Widerstand 732 der Abschalteinrichtung 701 sind Pullup-Widerstände, auf die gegebenenfalls verzichtet werden kann.
  • Der Betrieb des zweiten Aktivierungsbetriebs soll nachfolgend erläutert werden. Die Steuersignalerzeugungseinrichtung 30 gibt die ersten und die zweiten Steuerstromsignale C1 und C2 in Abhängigkeit von dem Vergleichsergebnis zwischen dem Stromdetektiersignal Bv und dem Befehlssignal Ac aus. Das zweite Steuerstromsignal C2 wird durch das zweite Schaltelement 721 der Abschalteinrichtung 701 blockiert, so dass es nicht an den zweiten Verteiler 38 weitergeleitet wird. Demzufolge unterbrechen alle zweiten Leistungsverstärkungseinrichtungen 615, 616 und 617 die Aktivierung und führen den Wicklungen 2, 3 und 4 keinen Strom zu. Dahingegen wird das erste Steuerstromsignal C1 für den ersten Verteiler 37 bereitgestellt.
  • Der erste Verteiler 37 verteilt das erste Steuerstromsignal C1 in Abhängigkeit von den dreiphasigen alter nierenden Wechselstromsignalen D1, D2 und D3 der Änderungssignalerzeugungseinrichtung 34 und gibt die in analoger Weise alternierenden dreiphasigen ersten verteilten Stromsignale E1, E2 und E3 aus. Die ersten Stromverstärkungseinrichtungen 41, 42 und 43 geben die ersten verstärkten Stromsignale F1, F2 und F3 aus, die durch Verstärken des Stroms der ersten verteilten Stromsignale E1, E2 und E3 gewonnen werden, wobei sie die verstärkten Stromssignale den Leitungssteueranschlüsse der ersten Leistungsverstärkungseinrichtungen 11, 12 beziehungsweise 13 zuführen.
  • Die ersten Leistungsstromspiegelschaltungen der ersten Leistungsverstärkungseinrichtungen 11, 12 und 13 verstärken den Strom der ersten verstärkten Stromsignale F1, F2 und F3 und führen die unidirektionalen Antriebsströme I1, I2 und I3 den Wicklungen 2, 3 beziehungsweise 4 zu. Auf diese Weise wird durch den ersten Verteilungssteuerblock (die Steuersignalerzeugungseinrichtung 30, der erste Verteiler 37 und die ersten Stromverstärkungseinrichtungen 41, 42 und 43) und die ersten Leistungsverstärkungseinrichtungen 11, 12 und 13 ein Regelkreis gebildet, und der zusammengesetzte Versorgungsstrom wird in Abhängigkeit von dem Befehlssignal bereitgestellt wird.
  • Die Schaltsteuereinrichtung 310 detektiert die Spannungsabfälle der ersten NMOS-FET-Leistungstransistoren 81, 82 und 83 der ersten Leistungsverstärkungseinrichtungen 11, 12 und 13, und gibt das Schaltsteuersignal Vd in Abhängigkeit von dem minimalsten Spannungsabfall aus.
  • Die Spannungswandlungseinrichtung 52 veranlasst, dass der NMOS-FET-Schalttransistor 61 hochfrequente An/Aus-Schaltvorgänge in Abhängigkeit von dem Schaltsteuersignal Vd durchführt. Demzufolge wird die umgeformte Gleichspannung (Vcc-Vg) der Spannungswandlungseinrichtung 52 variabel gesteuert, wobei der minimalste Spannungsabfall unter den ersten Leistungsverstärkungseinrichtungen auf einen kleinen Wert gesteuert wird. Die umgewandelte Gleichspannung der Spannungswandlungseinrichtung 52 wird den drei ersten Leistungsverstärkungseinrichtungen 11, 12 und 13 zugeführt, die mit den Wicklungen 2, 3 und 4 und mit der Bypass-Schalteinrichtung 700 parallel verbunden sind. Der Strompfad zur Zufuhr des unidirektionalen Antriebsstroms zu der Wicklung wird durch den ersten Leistungstransistor der gewählten ersten Leistungsverstärkungseinrichtung gebildet.
  • Die Spannungsausgangseinrichtung 740 vergleicht das Potential des positiven Anschlusses der Gleichspannungsquelle 50 mit dem Potential der gemeinsamen Anschüsse der Wicklungen und gibt die jeweils höhere Spannung aus. Gemäß dieser Konfiguration wird das gleichgerichtete Spannungssignal der Gegeninduktion, die in den Wicklungen erzeugt werden, dann an den Anschluss Xf ausgegeben, wenn die Gleichspannungsquelle 50 ausgeschaltet ist.
  • Die andere Konfiguration und der Betrieb ähneln denen der oben dargelegten Ausführungsform 4, so dass auf eine detaillierte Beschreibung verzichtet werden kann.
  • In dieser Ausführungsform wird eine Stromversorgung gewährleistet, bei der im ersten Aktivierungsbetrieb entsprechende bidirektionalen Antriebsströme den Wicklungen zugeführt werden, und bei der im zweiten Aktivierungsbetrieb entsprechende unidirektionale Antriebsströme den Wicklungen zugeführt werden, wodurch es möglich ist, die Motorleistung zu beeinflussen. In den ersten und zweiten Aktivierungsbetrieben befinden sich die Verlustleistung und die Wärmeerzeugung der Leistungsgeräte, wie der ersten und zweiten Leistungsverstärkungseinrichtungen, der Schalttransistoren, der Bypass-Transistoren und der Abschalttransistoren, auf einem niedrigen Niveau. Aus diesem Grund sind diese Leistungsgeräte als integrierte Schaltung auf einem einzigen Siliziumsubstrat integrierbar, indem sie durch Sperrschichten gegeneinander isoliert sind.
  • In dem ersten Aktivierungsbetrieb, bei dem bidirektionale Antriebsströme den Wicklungen zugeführt werden, ist es vorteilhaft, dass die erzeugte Kraft höher sein kann. In dem zweiten Aktivierungsbetrieb, bei dem unidirektionale Antriebsströme den Wicklungen zugeführt werden, kann der Betrag der Gegeninduktion in den Wicklungen groß sein, so dass es vorteilhaft ist, dass der Motor sich mit einer höheren Geschwindigkeit dreht. Demzufolge ist es möglich, einen Motor zu realisieren, der eine starke Kraft erzeugen kann und der sich bei einer hohen Geschwindigkeit dreht.
  • Die als parasitäres Bauelemente ausgebildeten zweiten Leistungsdioden 685d, 686d und 687d sind mit den zwei ten Leistungstransistoren 685, 686 und 687 in Sperrrichtung verbunden. Wenn der Bypass-Transistor 710 angeschaltet ist und wenn die unidirektionalen Antriebsströme den Wicklungen 2, 3 und 4 zugeführt werden, wird das Potential der Stromzufuhranschlüsse der Wicklungen 2, 3 und 4 durch die Gegeninduktion, die in den Wicklungen erzeugt werden, alternierend erhöht, wobei die Gegeninduktion den rückwärts gerichteten Störstrom dazu veranlassen, über die zweiten Leistungsdioden 685d, 686d und 687d zu fließen. In dieser Ausführungsform ist der Abschalttransistor 730 jedoch in Sperrrichtung angeschlossen, so dass der Störstrompfad mit Sicherheit unterbrochen wird, wenn der Abschaltransistor 730 ausgeschaltet ist.
  • Der Abschalttransistor 730 ist nicht auf einen in Sperrrichtung angeschlossenen PMOS-FET-Transistor beschränkt und ist ebenso durch einen in Sperrrichtung angeschlossenen NMOS-FET-Transistor konfigurierbar. In einem solchen in Sperrrichtung verbundenen FET-Transistor ist die parasitäre Diode in Richtung von dem Stromeingangsanschluss zu dem Stromausgangsanschluss ausgerichtet. Wenn der Abschalttransistor ausgeschaltet ist, wird der rückwärtsgerichtete Störstromfluss zusätzlich durch die Wirkung der parasitären Diode unterbrochen.
  • Mit dieser Ausführungsform sind dieselben Vorteile erzielbar wie die der oben dargelegten Ausführungsformen.
  • In dieser Ausführungsform bilden die ersten Leistungsverstärkungseinrichtungen 11, 12 und 13, die zweiten Leistungsverstärkungseinrichtungen 615, 616 und 617, die Steuersignalerzeugungseinrichtung 30, die Änderungssignalerzeugungseinrichtung 34, die Verteilersignalerzeugungseinrichtung 36 (die ersten und zweiten Verteiler 37 und 38), die ersten Stromverstärkungseinrichtungen 41, 42 und 43, die zweiten Stromverstärkungseinrichtungen 645, 646 und 647, die Schaltsteuereinrichtung 310, die Spannungswandlungseinrichtung 52, die Bypass-Schalteinrichtung 700, die Abschalteinrichtung 701 und die Spannungsausgangseinrichtung 740 eine Treiberschaltung zur Versorgung dreiphasigen Lasten (die Wicklungen 2, 3 und 4) mit einem Antriebsstrom.
  • Alternativ ist ein Motor realisierbar, in dem den Wicklungen ausschließlich unidirektionale Antriebsströme zugeführt werden. Somit kann beispielsweise eine Konfiguration gebildet sein, in der die zweiten Leistungsverstärkungseinrichtungen 615, 616 und 617, die Abschalteinrichtung 701 und die Bypass-Schalteinrichtung 700 weggelassen werden, wobei der gemeinsame Anschluss der Wicklungen 2, 3 und 4 über den Widerstand 31 mit dem positiven Ausgangsanschluss der Spannungswandlungseinrichtung 52 verbunden ist.
  • Die Hochspannungsausgangseinrichtung kann vorgesehen sein, wobei NMOS-FET-Transistoren als die zweiten Leistungstransistoren 685, 686 und 687, als Bypass-Transistor 710 und als Abschalttransistor 730 verwendet werden können. Die Leitfähigkeit dieser Geräte ist von der Spitzenhochspannung der Hochspannungsausgangseinrichtung steuerbar.
  • Ausführungsform 6
  • 18 zeigt einen Motor der Ausführungsform 6 der Erfindung.
  • In der 18 ist die Konfiguration gezeigt. In der Ausführungsform 6 führt die Spannungswandlungseinrichtung 752, die beispielsweise als Hochspannungsausgangseinrichtung 450 konfiguriert ist, die Spannungswandlung durch. In der anderen Konfiguration sind die Komponenten, die denen der oben dargelegten Ausführungsformen 5, 4, 3, 2 oder 1 ähneln, mit den gleichen Bezugszeichen versehen, so dass auf eine detaillierte Beschreibung verzichtet werden kann.
  • Die Spannungswandlungseinrichtung 752 der 18 weist den NMOS-FET-Schalttransistor 761 auf, der die hochfrequenten Schaltvorgänge bei ungefähr 200 kHz durchführt. In dem NMOS-FET-Schalttransistor 761 ist der Stromausgangsanschluss mit dem negativen Anschluss (–) der Gleichspannungsquelle 50 verbunden, wobei der Stromeingangsanschluss mit einem Anschluss der Wandlerinduktivität 763 verbunden ist. Der Transistor führt ein hochfrequentes Schalten (An/Aus-Schaltvorgänge) auf einem Stromzufuhrpfad durch, über den die magnetische Energie der Wandlerinduktivität 763 durch den positive Anschluss (+) der Gleichspannungsquelle 50 zu der Wandlerinduktivität 763 zugeführt wird.
  • Die mit einem Anschluss der Wandlerinduktivität 763 verbundene Freilaufdiode 762 führt An/Aus-Schaltvorgänge komplementär zu den hochfrequenten An/Aus-Schaltvorgängen des NMOS-FET-Schalttransistors 761 durch, so dass der Strompfad gebildet wird, über den die Wandlerinduktivität 763 mit einer den Wandlerkondensator 764 umfassenden Schaltung verbunden ist. Wenn der NMOS-FET-Schalttransistor 761 angeschaltet ist, wird der Stromzufuhrpfad gebildet, der sich von dem positiven Anschluss der Gleichspannungsquelle 50 erstreckt und der durch die Wandlerinduktivität 763 verläuft, wobei magnetische Energie zu der Wandlerinduktivität 763 zugeführt wird.
  • Wenn der NMOS-FET-Schalttransistor 761 ausgeschaltet ist, wird die Anschlussspannung der Wandlerinduktivität 763 schnell erhöht, wobei die Freilaufdiode 762 so verändert wird, dass sie sich im leitenden Zustand befindet, und wobei der Strompfad von der Wandlerinduktivität 763 zu der den Wandlerkondensator 764 umfassenden Schaltung ausgebildet wird. Folglich wird die umgeformte Gleichspannung Vm zwischen einem Ende des Wandlerkondensators 764 und dem negativen Anschluss der Gleichspannungsquelle 50 ausgegeben.
  • Der Wandlerkondensator 764 ist zwischen dem positiven Ausgangsanschluss (P) und dem negativen Ausgangsanschluss (M) der Spannungswandlungseinrichtung 752 angeschlossen, so dass eine Filterschaltung gebildet wird, die den Strom und die Spannung glättet, die über die Wandlerinduktivität 763 zugeführt werden. Aus diesem Grund wird das Potential Vm des positiven Ausgangsanschlusses der Spannungswandlungseinrichtung 752 dadurch variabel gesteuert, dass der NMOS-FET-Schalttransistor 761 der hochfrequenten PWM ausgesetzt wird. Demzufolge wird die umgewandelte Gleichspannung Vm zwischen den positiven und den negativen Ausgangsanschlüssen der Spannungswandlungseinrichtung 752 gebildet, wenn die Gleichspannung Vcc, die von der Gleichspannungsquelle 50 bereitgesellt wird, als Spannungsquelle verwendet wird. Der negative Anschluss der Gleichspannungsquelle 50 wird als das Erdpotential (0V) festgelegt.
  • Der NMOS-FET-Schalttransistor 761 ist beispielsweise durch einen FET-Transistor mit doppelt diffundierter N-Kanal-MOS-Struktur konfiguriert. Die als parasitäres Bauelement ausgebildete Schaltdiode 761d ist in Sperrrichtung in einer Ersatzschaltung oder in Richtung von dem Stromausgangsanschluss des Transistors zu dem Stromeingangsanschluss verbunden.
  • Die Schaltsteuereinrichtung 310 detektiert die dreiphasigen Spannungsabfälle zwischen den Stromeingangs- und -ausgangsanschlüssen der ersten Leistungsverstärkungseinrichtungen 11, 12 und 13 und gibt das Schaltsteuersignal Vd in Abhängigkeit von dem minimalsten Spannungsabfall aus. Die PWM-Einrichtung 765 erzeugt in der Spannungswandlungseinrichtung 752 das hochfrequente PWM-Signal Sw, das eine Impulsbreite aufweist, die dem Schaltsteuersignal Vd entspricht, wodurch der NMOS-FET-Schalttransistor 761 dazu veranlasst wird, hochfrequente Schaltvorgänge durchzuführen. Mit anderen Worten wird der PWM-Schaltbetrieb des NMOS-FET-Schalttransistors 761 der Spannungswandlungseinrichtung 752 in Abhängigkeit von dem Schaltsteuersignal Vd der Schaltsteuereinrichtung 310 gesteuert.
  • Die Spannungswandlungseinrichtung 752 erzeugt die umgeformte Gleichspannung Vm in Abhängigkeit von den PWM-Schaltvorgängen des NMOS-FET-Schalttransistors 761 unter Verwendung der Gleichspannung Vcc der Gleichspannungsquelle 50 als Spannungsquelle. Die besondere Konfiguration der PWM-Einrichtung 765 der Spannungswandlungseinrichtung 752 ähnelt der oben erläuterten in der 7 gezeigten Einrichtung, so dass auf eine detailliert Beschreibung verzichtet werden kann.
  • Die Spannungsausgangseinrichtung 790 der 18 umfasst die Ausgangsdiode 791. Die Eingangsseite der Ausgangsdiode 791 ist mit dem gemeinsamen verbundenen Anschluss oder mit den Stromeingangsanschlüssen der zweiten PMOS-FET-Leistungstransistoren 685, 686 und 687 verbunden.
  • Der Ausgangsanschluss Xf des positiven Anschlusses der Spannungsausgangseinrichtung 790 ist die Ausgangseite der Ausgangsdiode 791.
  • Gemäß dieser Konfiguration wird die gleichgerichtete Gleichspannung über die Ausgangsdiode 791 der Spannungsausgangseinrichtung 790 an den Ausgangsanschluss Xf ausgegeben. Mit anderen Worten gibt die Spannungsausgangseinrichtung 790 die gleichgerichtete Gleichspannung, die durch Gleichrichten der Gegeninduktion, die in den Wicklungen 2, 3 und 4 durch die Leistungsdioden erzeugt werden, gewonnen wird an den Ausgangsanschluss Xf aus, wenn die Gleichspannungsquelle 50 ausgeschaltet ist.
  • Da die Freilaufdiode 762 verhindert, dass ein rückwärtsgerichteter Störstrom von den dreiphasigen Wicklungen 2, 3 und 4 zu dem positiven Anschluss der Gleichspannungsquelle 50 fließt, übernimmt die Freilaufdiode 762 die Rolle des Schalteinrichtung, wie beispielsweise die Rolle der in der 12 oder in der 17 gezeigten Stromschalteinrichtung 54.
  • Es ist möglich, in einem Notfall verschiedene Abschaltvorgänge durchzuführen, wenn die Gleichspannungsquelle 50 ausgeschaltet ist, indem die gleichgerichtete Gleichspannung der Spannungsausgangseinrichtung 790 verwendet wird.
  • Die weitere Konfiguration und der Betrieb ähneln denen der oben dargelegten Ausführungsform 5, so dass auf eine detaillierte Beschreibung verzichtet werden kann.
  • In dieser Ausführungsform wird eine Motorkonfiguration erzielt, die für die Integration geeignet ist. Zunächst wird die Wärmeerzeugung der Leistungsgeräte reduziert, so dass das eventuelle Auftreten eines Wärmedurchbruchs, wenn die Leistungstransistoren und die Schalttransistoren integriert sind, verhindert wird. FET-Transistoren mit doppelt diffundierter MOS-Struktur werden als die ersten und zweiten Leistungstransistoren und als Schalttransistor verwendet, wodurch die Chipgröße verkleinert wird.
  • Der NMOS-FET-Schalttransistor, in dem der Stromausgangsanschluss mit dem negativen Anschluss der Gleichspannungsquelle verbunden ist, führt die PWM durch, wo bei die umgewandelte Gleichspannung durch den NMOS-FET-Schalttransistor und die Wandlerinduktivität gewonnen wird. Gemäß dieser Konfiguration werden die Potentiale der Stromeingangs- und -ausgangsanschlüsse des NMOS-FET-Schalttransistors nicht auf ein geringeres Niveau herabgesetzt als das Potential des negativen Anschlusses (das Erdpotential) der Gleichspannungsquelle 50. Demzufolge kann ein Betrieb der parasitären Transistorgeräte verhindert werden, indem die durch Sperrschichten gegeneinander isolierten Bereiche als Basisauschlüsse verwendet werden, wobei der Motorbetrieb stabilisiert wird.
  • Indem die zweiten PMOS-FET-Leistungstransistoren, der PMOS-FET-Bypass-Transistor und der PMOS-FET-Abschalttransistor in den zweiten Leistungsverstärkungseinrichtungen verwendet werden, ist neben der Bypass-Schalteinrichtung und der Abschalteinrichtung keine zusätzliche Energiequelle zum Betrieb dieser Leistungsgeräte erforderlich.
  • In dieser Ausführungsform wird eine Stromversorgung dadurch ausgeführt, dass in einem ersten Aktivierungsbetrieb entsprechende bidirektionale Antriebsströme den Wicklungen zugeführt werden, und dass in einem zweiten Aktivierungsbetrieb entsprechende unidirektionale Antriebsströme den Wicklungen zugeführt werden, wodurch es möglich ist, die Motorleistung zu verändern. Obwohl solche Umschaltungen durchgeführt werden, ist das Niveau der Verlustleistung und der Wärmeerzeugung in den Leistungsgeräten, wie die ersten und zweiten Leistungsverstärkungseinrichtungen, der Schaltransistoren, der Bypass-Transistoren und der Abschalttransistoren, gering. Aus diesem Grund sind diese Leistungsgeräte auf einem einzigen Siliziumsubstrat in einer integrierten Schaltung integrierbar, indem sie durch Sperrschichten gegeneinander isoliert sind.
  • In dieser Ausführungsform ist es möglich, die umgeformte Gleichspannung Vm der Spannungswandlungseinrichtung 752 größer zu bemessen als die Ausgangsspannung Vcc der Gleichspannungsquelle 50, wobei die Spannungshöhe, die den Wicklungen 2, 3 und 4 zugeführt wird, beträchtlich gesteigert werden kann. Gemäß dieser Konfiguration kann die Motordrehung mit hoher Geschwindigkeit auf einfache Weise realisiert werden. Die Freilaufdiode 762 der Spannungswandlungseinrichtung 752 ist dazu erforderlich, den Strompfad von der Wandlerinduktivität 763 zu der Schaltung, umfassend den Umwandlungskondensator 764, auszubilden, wenn der Schaltransitstor 761 ausgeschaltet ist. So kann die Freilaufdiode 762 beispielsweise durch einen FET-Transistor mit doppelt diffundierter Struktur ersetzt werden, wobei der Transistor die An/Aus-Schaltvorgänge komplementär zu den An/Aus-Schaltvorgängen des Schalttransistors 761 durchführen kann.
  • Die Strompfadausbildungsschaltung mit dem NMOS-FET-Synchrongleichrichtertransistor 1400 der 23 kann als Ersatz für die Freilaufdiode 762 eingesetzt werden. Der NMOS-FET-Synchrongleichrichtertransistor 1400 ist durch ein Signal des PWM-Blocks 765 steuerbar, so dass die synchronisierten An/Aus-Schaltvorgänge komplementär zu den hochfrequenten An/Aus-Schaltvorgängen des Schalttransistors 761 durchgeführt werden. Die parasitäre Diode 1400d des Synchrongleichrichtertransistors 1400 kann die Rolle der Freilaufdiode 762 übernehmen.
  • Die Strompfadausbildungsschaltung, umfassend den PMOS-FET-Synchrongleichrichtertransistor 1500 der 24, kann als Ersatz für die Freilaufdiode 762 eingesetzt werden. Der PMOS-FET-Synchrongleichrichtertransistor 1500 ist durch ein Signal des PWM-Blocks 765 steuerbar, so dass die synchronisierten An/Aus-Schaltvorgänge komplementär zu den hochfrequenten An/Aus-Schaltvorgängen des Schalttransistors 761 durchgeführt werden. Die parasitäre Diode 1500d kann die Rolle der Freilaufdiode 762 übernehmen.
  • Außerdem übernimmt der PMOS-FET-Synchrongleichrichtertransistor 1500 als Ersatz für die Freilaufdiode 762 die Rolle des Leistungsschalttransistors, wie beispielsweise des in der 17 gezeigten PMOS-FET-Leistungsschalttransistor 72, da der PMOS-FET-Synchrongleichrichtertransistor 1500 verhindert, dass ein rückwärtsgerichteter Störstrom von den Wicklungen 2, 3 und 4 in Richtung des positiven Anschlusses der Gleichspannungsquelle 50 zurückfließt, wenn die Gleichspannungsquelle 50 ausgeschaltet ist.
  • In dieser Ausführungsform vergleicht die Steuersignalerzeugungseinrichtung des Befehlssignal Ac mit dem Stromdetektiersignal Bv und gibt die ersten und zweiten Steuerstromsignale C1 und C2 in Abhängigkeit von dem Vergleichsergebnis aus. Der Betrieb der ersten Leistungsstromspiegelschaltung der ersten Leistungsverstärkungseinrichtungen 11, 12 und 13 wird durch Verwendung der ersten verteilten Stromsignale E1, E2 und E3 in Abhängigkeit von dem ersten Steuerstromsignal C1 gesteuert, wobei der Betrieb der zweiten Leistungsstromspiegelschaltung der zweiten Leistungsverstärkungseinrichtungen 615, 616 und 617 unter Verwendung der zweiten verteilten Stromssignale G1, G2 und G3 in Abhängigkeit des zweiten Steuerstromsignals C2 gesteuert wird.
  • Gemäß dieser Konfiguration ist es möglich, genaue Antriebsströme in Abhängigkeit von dem Befehlssignal Ac den Wicklungen 2, 3 und 4 zuzuführen. Zu diesem Zeitpunkt wird der Betrieb zum Ändern der Strompfade in analoger Weise gleichmäßig durchgeführt, so dass die Antriebsströme I1, I2 und I3 in analoger Weise alternieren, so dass das Pulsieren der Antriebsströme und das Pulsieren der Antriebskräfte aufgrund der Änderung der Strompfade auf ein sehr geringes Niveau reduziert werden kann. Diese Wirkung kann nicht nur in dem ersten Aktivierungsbetrieb der bidirektionalen Stromzufuhr erzielt werden, wenn der Bypass-Transistor 710 ausgeschaltet ist, sondern auch in dem zweiten Aktivierungsbetrieb der unidirektionalen Stromversorgung, wenn der Bypass-Transistor 710 angeschaltet ist.
  • In dieser Ausführungsform bilden die Gleichspannungsquelle 50 und die Spannungswandlungseinrichtung 752 eine Spannungsbereitstellungsschaltung zum Bereitstellen der umgewandelte Gleichspannung Vm zwischen den positiven und den negativen Ausgangsanschlüssen der Spannungswandlungseinrichtung 752.
  • Die umgewandelte Gleichspannung Vm der Spannungsbereitstellungsschaltung kann größer sein als die Spannung der Gleichspannungsquelle 50.
  • Mit dieser Ausführungsform können ebenfalls die verschiedenen Vorteile der oben dargelegten Ausführungsformen erzielt werden.
  • Die spezielle Konfiguration der oben dargelegten Ausführungsformen ist auf unterschiedliche Weisen modifizierbar. So kann beispielsweise die Wicklung jeder Phase durch mehrere in Reihe oder parallel verbundene Teilwicklungen konfiguriert sein. Die Schaltung der dreiphasigen Wicklungen beschränkt sich nicht auf eine Sternschaltung, vielmehr können die Wicklungen durch eine Dreiecksschaltung konfiguriert sein. Üblicherweise wird ein Mehrphasenmotor konfiguriert. Das Feldteil des beweglichen Körpers ist nicht auf das dargestellte Bauteil beschränkt, sondern auf verschiedene Weisen konfigurierbar. Die Anzahl der Pole ist nicht auf zwei beschränkt, und eine mehrpolige Konfiguration kann möglich sein. Üblicherweise sind in den Ausführungsformen verschiedene Konfigurationen des Feldteils anwendbar, bei denen die Flüsse zu den Wicklungen in Abhängigkeit der Bewegung des beweglichen Körpers variieren. Die Bewegung des beweglichen Körpers ist nicht auf eine Drehbewegung beschränkt, so dass der bewegliche Körper auch eine lineare Bewegung durchführen kann.
  • Die Schaltsteuereinrichtung ist nicht auf die oben dargelegten Konfigurationen beschränkt, wobei auf die Schaltsteuereinrichtung und/oder die Spannungswand lungseinrichtung verzichtet werden kann, wenn die Verlustleistung der ersten und zweiten Leistungstransistoren dies zulassen.
  • Die ersten und zweiten Leistungsverstärkungseinrichtungen sind auf viele verschiedene Weisen konfigurierbar, wobei einige davon in der 19 bis 22 dargestellt sind. Die Strompfadausbildungsschaltung der Freilaufdiode ist ebenfalls auf viele verschiedene Weisen modifizierbar, wobei einige davon in der 23 und in der 24 dargestellt sind. Eine in den Ausführungsformen enthalten Schaltung oder eine Vorrichtung ist durch eine Schaltung oder eine Vorrichtung, die eine äquivalente Funktion erfüllt, ersetzbar.
  • Bei der Integration können verschiedene Ein-Chip-Integrationsverfahren basierend auf bekannten Halbleiterverfahren angewendet werden. Solche Methoden umfassen ein Ein-Chip-Integrationsverfahren, bei dem ein FET-Leistungstransistor mit doppelt diffundierter MOS-Struktur einsetzbar ist, sowie ein Ein-Chip-Integrationsverfahren, bei dem ein CMOS-FET-Leistungstransistor einsetzbar ist, sowie ein Ein-Chip-Integrationsverfahren, in dem ein bipolarer Leistungstransistor verwendet werden kann. Die spezifische Auslegung des Transistors in einem Chip ist vom entsprechenden Aufbau der integrierten Schaltung abhängig, so dass auf eine detaillierte Beschreibung verzichtet werden kann.

Claims (8)

  1. Motor, umfassend: einen beweglicher Körper (1) mit einem Feldteil; Q-Phasenwicklungen (2, 3, 4), wobei Q eine ganze Zahl größer oder gleich 3 ist; eine Spannungsbereitstellungseinrichtung (50, 52) zum Bereitstellen einer Gleichspannung zwischen zwei Ausgangsanschlüssen einer Gleichspannungsstromquelle (50); Q erste Leistungsverstärkungseinrichtungen (11, 12, 13), von denen jede einen ersten Leistungstransistor zur Ausbildung eines Strompfads zwischen einer Ausgangsanschlussseite der Spannungsliefereinrichtung und einer der Q-Phasenwicklungen umfasst; Q zweite Leistungsverstärkungseinrichtungen (15, 16, 17), von denen jede einen zweiten Leistungstransistor zur Ausbildung eines Strompfads zwischen der anderen Ausgangsanschlussseite der Spannungsbereitstellungseinrichtung und einer der Q-Phasenwicklungen umfasst; eine Änderungssignalerzeugungseinrichtung (34) zur Erzeugung mehrphasiger Änderungssignale; eine erste Verteilungssteuereinrichtung (30, 37, 41, 42, 43) zum Steuern der Q ersten Leistungsverstärkungseinrichtungen in Abhängigkeit von Ausgangssignalen der Änderungssignalerzeugungseinrichtung; und eine zweite Verteilungssteuereinrichtung (30, 38, 45, 46, 47) zum Steuern der Q zweiten Leistungsverstärkungseinrichtungen in Abhängigkeit von Ausgangssignalen der Änderungssignalerzeugungseinrichtung; dadurch gekennzeichnet, dass jede der Q ersten Leistungsverstärkungseinrichtungen einen FET-Leistungstransistor (81; 82; 83) als ersten Leistungstransistor hat und eine in Sperrrichtung verbundene erste Leistungsdiode (81d; 82d; 83d) als Störeinrichtung zwischen den Stromeingangs- und -ausgangsanschlüssen des ersten FET-Leistungstransistors umfasst, jede der Q zweiten Leistungsverstärkungseinrichtungen einen zweiten FET-Leistungstransistor (85; 86; 87) als zweiten Leistungstransistor hat und eine in Sperrrichtung verbundene zweite Leistungsdiode (85d; 86d; 87d) als Störeinrichtung zwischen den Stromeingangs- und -ausgangsanschlüssen des zweiten FET-Leistungstransistors umfasst, und der Motor des Weiteren umfasst: eine Leistungsschaltereinrichtung (54), die einen FET-Leistungsschalttransistor (72) umfasst, um eine Stromzufuhr von der Gleichspannungsstromquelle (50) der Spannungsbereitstellungseinrichtung zu den Q ersten Leistungsverstärkungseinrichtungen und den Q zweiten Leistungsverstärkungseinrichtungen dadurch durchzuführen, dass der FET-Leistungsschalttransistor angeschaltet wird, wenn die Gleichspannungsstromquelle angeschaltet ist, und um eine Stromzufuhr zu der Gleichspannungsstromquelle von den Q ersten Leistungsverstärkungseinrichtungen und den Q zweiten Leistungsverstärkungseinrichtungen dadurch zu unterbrechen, dass der FET-Leistungsschalttransistor ausgeschaltet wird, wenn die Gleichspannungsstromquelle ausgeschaltet ist; und eine Spannungsausgabeeinrichtung (490, 81, 82, 83, 85, 86, 87, 81d, 82d, 83d, 85d, 86d, 87d) zum Ausgeben einer gleichgerichteten Gleichspannung, die durch Gleichrichten elektromotorischer Kräfte der Q-Phasenwicklungen durch die ersten und zweiten Leistungsdioden und/oder die ersten und zweiten FET-Lei stungstransistoren gewonnen wird, wenn die Gleichspannungsstromquelle ausgeschaltet ist.
  2. Motor nach Anspruch 1, wobei die erste Verteilungssteuereinrichtung (30, 37, 41, 42, 43) und die zweite Verteilungsteuereinrichtung (30, 38, 45, 46, 47) umfassen: eine Stromsignalerzeugungseinrichtung (30) zum Erzeugen eines ersten Stromsignals und eines zweiten Stromsignals, eine erste Verteilungseinrichtung (37) zum Verteilen des ersten Stromsignals in Abhängigkeit von Ausgangssignalen der Änderungssignalerzeugungseinrichtung und zum Ausgeben von den Q-Phasen zugeordneten, leicht schwankenden ersten verteilten Stromsignalen, Q erste Stromverstärkungseinrichtungen (41, 42, 43) zum Bereitstellen erster verstärkter Stromsignale in Abhängigkeit von den ersten verteilten Stromsignalen jeweils für Leitungssteueranschlussseiten der Q ersten Leistungsverstärkungseinrichtungen, eine zweite Verteilungseinrichtung (38) zum Verteilen des zweiten Stromsignals in Abhängigkeit von Ausgangssignalen der Änderungssignalerzeugungseinrichtung und zum Ausgeben von den Q-Phasen zugeordneten leicht schwankenden zweiten verteilten Stromsignalen, und Q zweite Stromverstärkungseinrichtungen (45, 46, 47) zum Bereitstellen von zweiten verstärkten Stromsignalen in Abhängigkeit von den zweiten verteilten Stromsignalen jeweils für Leitungssteueranschlussseiten der Q zweiten Leistungsverstärkungseinrichtungen.
  3. Motor nach Anspruch 2, wobei die Stromsignalerzeugungseinrichtung (30) umfasst: eine Stromdetektiereinrichtung (31, 32) zum Erhalten eines Stromdetektiersignals in Abhängigkeit von einem Zufuhrstrom zu den Q-Phasenwicklungen, und eine Vergleichseinrichtung (33) zum Vergleichen eines Ausgangssignals der Stromdetektiereinrichtung mit einem Steuersignal und zum Ausgeben des ersten Stromsignals und des zweiten Stromsignals in Abhängigkeit von dem Ergebnis dieses Vergleichs.
  4. Motor nach Anspruch 1, wobei jeder der ersten FET-Leistungstransistoren (81; 82; 83) ein erster NMOS-FET-Leistungstransistor ist und jeder der zweiten FET-Leistungstransistoren (85; 86; 87) ein zweiter NMOS-FET-Leistungstransistor ist.
  5. Motor nach Anspruch 1, wobei die Spannungsbereitstellungseinrichtung (50, 52) umfasst: eine Induktivitätseinrichtung (63) zum Speichern magnetischer Energie, eine Kondensatoreinrichtung (64) zum Speichern elektrischer Energie; eine Schalteinrichtung (61, 65) mit einem Schalttransistor (61), von dem eine Stromausgangsanschlussseite mit einer negativen Anschlussseite einer Gleichspannungsstromquelle (50) verbunden ist und von dem eine Stromeingangsanschlussseite mit einem Ende der Induktionseinrichtung verbunden ist und die ein hochfrequentes An- und Ausschalten des Stromzufuhrpfades durchführt, um magnetische Energie von einer Gleichspannungsstromquelle zu der Induktionseinrichtung nachzuführen, und eine Strompfadbildungseinrichtung (62), die einen Strompfad von der Induktionseinrichtung zu einer die Kondensatoreinrichtung umfassenden Schaltung durch komplementäre Aus/An-Schaltvorgänge ausbildet, die mit An/Aus-Schaltvorgängen des Schalttransistors korrespondieren, und die Spannungsbereitstellungseinrichtung ausgelegt ist, um eine umgepolte Gleichspannung zwischen einem Ende der Kondensatoreinrichtung und einem Ende der Gleichspannungsstromquelle auszugeben und die umgepolte Gleichspannung den Q ersten Leistungsverstärkungseinrichtungen und den Q zweiten Leistungsverstärkungseinrichtungen bereitzustellen.
  6. Motor nach Anspruch 1, wobei die erste Verteilungssteuereinrichtung (30, 37, 41, 42, 43) erste Q-Phasenstromsignale, die sich alle zumindest hinsichtlich eines Anstiegs und eines Abfalls in analoger Weise ändern, in Abhängigkeit von Ausgangssignalen der Änderungssignalerzeugungseinrichtung erzeugt, und wobei die ersten Q-Phasenstromsignale jeweils Leitungssteueranschlussseiten der Q ersten Leistungsverstärkungseinrichtungen bereitgestellt werden, und die zweite Verteilungssteuereinrichtung (30, 38, 45, 46, 47) zweite Q-Phasenstromsignale, die sich alle zumindest hinsichtlich eines Anstiegs und Abfalls in analoger Weise ändern, in Abhängigkeit von Ausgangssignalen der Änderungssignalerzeugungseinrichtung erzeugt, und wobei die zweiten Q-Phasenstromsignale jeweils Leitungssteueranschlussseiten der Q zweiten Leistungsverstärkungseinrichtungen bereitgestellt werden.
  7. Motor nach Anspruch 6, wobei die erste Verteilungssteuereinrichtung und die zweite Verteilungssteuereinrichtung einen zusammengesetzten Zufuhrstrom den Q-Phasenwicklungen in Abhängigkeit von einem Steuersignal mittels entweder der ersten FET-Leistungstransistoren oder der zweiten FET-Leistungstransistoren steuern und die zweiten FET-Leistungstransistoren oder die ersten FET-Leistungstransistoren veranlassen, in gesättigter Weise jeweils mit einem Widerstandsspannungsabfall in einer aktivierten Periode zu arbeiten.
  8. Motor nach Anspruch 1, wobei jede der Q ersten Leistungsverstärkungseinrichtungen (11, 12, 13) eine erste FET-Leistungsstromspiegelungsschaltung (81, 91; 82, 92, 83, 93) umfasst, die den ersten FET-Leistungstransistor aufweist, um den Strompfad der negativen Ausgangsanschlussseite der Spannungsbereitstellungseinrichtung zu einer der Q-Phasenwicklungen zu bilden, und jede der Q zweiten Leistungsverstärkungseinrichtungen (15, 16, 17) eine zweite FET-Leistungsstromspiegelungsschaltung (85, 95; 86, 96; 87, 97) umfasst, die den zweiten FET-Leistungstransistor aufweist, um den Strompfad von der positiven Ausgangsanschlussseite der Spannungsbereitstellungseinrichtung zu einer der Q-Phasenwicklungen zu bilden.
DE69838358T 1997-02-07 1998-02-06 Elektronisch kommutierter Motor Expired - Fee Related DE69838358T2 (de)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2491797 1997-02-07
JP2491797 1997-02-07
JP12534197 1997-05-15
JP12534197 1997-05-15
JP24067197 1997-09-05
JP24067197 1997-09-05

Publications (2)

Publication Number Publication Date
DE69838358D1 DE69838358D1 (de) 2007-10-18
DE69838358T2 true DE69838358T2 (de) 2008-06-05

Family

ID=27284832

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69838358T Expired - Fee Related DE69838358T2 (de) 1997-02-07 1998-02-06 Elektronisch kommutierter Motor

Country Status (5)

Country Link
US (1) US5959418A (de)
EP (2) EP0858152B1 (de)
KR (1) KR100292181B1 (de)
CN (1) CN1071062C (de)
DE (1) DE69838358T2 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1605458A3 (de) * 1998-09-02 2007-05-30 Matsushita Electric Industrial Co., Ltd. Motor insbesondere für Plattenlaufwerk
US6255789B1 (en) * 1999-02-04 2001-07-03 Matsushita Electric Industrial Co., Ltd. Motor
US6958877B2 (en) * 2001-12-28 2005-10-25 Matsushita Electric Industrial Co., Ltd. Brushless motor and disk drive apparatus
US20080172026A1 (en) 2006-10-17 2008-07-17 Blomquist Michael L Insulin pump having a suspension bolus
JP4180357B2 (ja) * 2002-11-25 2008-11-12 株式会社ルネサステクノロジ 磁気ディスク記憶システム
JP2004222400A (ja) * 2003-01-14 2004-08-05 Mitsumi Electric Co Ltd 電流制御回路、及び、モータ駆動回路
US6933188B1 (en) * 2004-06-01 2005-08-23 Chartered Semiconductor Manufacturing Ltd. Use of a selective hard mask for the integration of double diffused drain MOS devices in deep sub-micron fabrication technologies
DE102006056852A1 (de) * 2006-12-01 2008-06-05 Robert Bosch Gmbh Detektorschaltung
CN101436810B (zh) * 2008-12-01 2011-04-20 卢义生 一种永磁交流电动机
JP5835917B2 (ja) * 2011-03-22 2015-12-24 ローム株式会社 モータ駆動回路、方法およびそれを用いた冷却装置、電子機器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1169919A (en) * 1979-02-22 1984-06-26 Makoto Gotou Control system for a dc motor
JPS56123791A (en) * 1980-02-29 1981-09-29 Sony Corp Driving circuit for brushless motor
US4494053A (en) * 1981-11-27 1985-01-15 Matsushita Electric Industrial Co., Ltd. Winding voltage balancing circuit for brushless DC motor
JPS59122395A (ja) * 1982-12-27 1984-07-14 Sony Corp ブラシレスモ−タの駆動装置
US4535276A (en) * 1983-01-12 1985-08-13 Matsushita Electric Industrial Co., Ltd. Output circuit and brushless motor using the same
JPS62221876A (ja) * 1986-03-19 1987-09-29 Toshiba Corp 振幅変調形インバ−タ装置
US4855652A (en) * 1987-01-28 1989-08-08 Hitachi, Ltd. Speed control apparatus for a brushless direct current motor
JP2633984B2 (ja) * 1990-10-12 1997-07-23 株式会社三協精機製作所 ブラシレスモータの駆動回路
US5182499A (en) * 1990-10-25 1993-01-26 Matsushita Electric Industrial Co., Ltd. Sensorless brushless motor
JPH06165576A (ja) * 1992-11-27 1994-06-10 Internatl Business Mach Corp <Ibm> ブラシレスモータの駆動回路
JPH0746877A (ja) * 1993-08-02 1995-02-14 Sony Corp ブラシレスモータの駆動回路
US5616994A (en) * 1994-01-12 1997-04-01 Mitsubishi Denki Kabushiki Kaisha Drive circuit for brushless motor
JP3385617B2 (ja) * 1995-01-27 2003-03-10 株式会社安川電機 回転位置検出器付き永久磁石形同期電動機の起動方法および電動機制御装置
US5561380A (en) * 1995-05-08 1996-10-01 Chrysler Corporation Fault detection system for electric automobile traction system having floating ground

Also Published As

Publication number Publication date
DE69838358D1 (de) 2007-10-18
KR100292181B1 (ko) 2001-06-01
US5959418A (en) 1999-09-28
KR19980071163A (ko) 1998-10-26
CN1201290A (zh) 1998-12-09
EP0858152A2 (de) 1998-08-12
EP0858152A3 (de) 1998-11-04
EP0858152B1 (de) 2007-09-05
EP1659682A1 (de) 2006-05-24
CN1071062C (zh) 2001-09-12

Similar Documents

Publication Publication Date Title
DE102008032876B4 (de) Verfahren, Schaltungsanordnung und Brückenschaltung
DE60215902T2 (de) Antriebsgerät, Steuerverfahren und Programmspeichermedium für das Antriebsgerät, und Apparatur zur Erzeugung von Energie
DE3327761C2 (de)
EP1783910B1 (de) Schaltungsanordnung und ein Verfahren zur galvanisch getrennten Ansteuerung eines Halbleiterschalters
DE3824681A1 (de) Einphasiger wechselstrom-induktionsmotor
DE10155182A1 (de) Verfahren und Vorrichtung zur Leistungsumwandlung elektrischer Energie
DE2631469C2 (de) Rotierende Erregeranordnung für eine Synchronmaschine
EP1538736A2 (de) Antriebssystem
DE69838358T2 (de) Elektronisch kommutierter Motor
DE19838296B4 (de) Elektrisches Spannungsversorgungssystem
DE102007035890A1 (de) System zum Glätten einer Ausgangsspannung eines Leistungsgenerators
DE69825214T2 (de) Elektronisch kommutierter Motor
DE4406546B4 (de) Treiberschaltung eines schaltbaren Reluktanzmotors
DE2807833A1 (de) Buerstenloses tachometer
WO2018019944A1 (de) Antriebsumrichter für geschaltete reluktanzmaschine
DE2010385C3 (de) Schaltungsanordnung für einen kommutatorlosen Gleichstrommotor
EP0903007B1 (de) Anordnung mit einem elektronisch kommutierten motor
DE102019005190A1 (de) Eine vorrichtung und ein verfahren zum begrenzen des einschaltstroms eines einphaseneingangs in einem stromversorgungssystem
EP1427095B1 (de) Elektronisch kommutierter Elektromotor
DE2263242A1 (de) Kollektorloser gleichstrommotor
EP0190240B1 (de) Kollektorloser gleichstrommotor
DD146227A5 (de) Schaltung fuer einen buerstenlosen gleichstrommotor
DE2332887A1 (de) Einrichtung zur schnellen und verlustleistungsarmen ansteuerung der basisemitter-strecken von transistoren
DE10353741A1 (de) Bremseinrichtung für einen Elektromotor
DE19755127A1 (de) Tiefsetzsteller für Wechselspannungen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PANASONIC CORP., KADOMA, OSAKA, JP

8339 Ceased/non-payment of the annual fee