KR19980055721A - 반도체 소자의 보호막 형성 방법 - Google Patents
반도체 소자의 보호막 형성 방법 Download PDFInfo
- Publication number
- KR19980055721A KR19980055721A KR1019960074957A KR19960074957A KR19980055721A KR 19980055721 A KR19980055721 A KR 19980055721A KR 1019960074957 A KR1019960074957 A KR 1019960074957A KR 19960074957 A KR19960074957 A KR 19960074957A KR 19980055721 A KR19980055721 A KR 19980055721A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- sog
- protective film
- semiconductor device
- silicon oxide
- Prior art date
Links
- 230000001681 protective effect Effects 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 28
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000001035 drying Methods 0.000 claims description 4
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 claims description 4
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims description 2
- -1 methyl siloxane Chemical class 0.000 claims 2
- 230000003071 parasitic effect Effects 0.000 abstract description 20
- 150000004767 nitrides Chemical class 0.000 abstract description 7
- 230000006866 deterioration Effects 0.000 abstract description 5
- 230000005540 biological transmission Effects 0.000 abstract 1
- 230000003111 delayed effect Effects 0.000 abstract 1
- 238000002161 passivation Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 70
- 210000000009 suboesophageal ganglion Anatomy 0.000 description 33
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 239000010410 layer Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000008595 infiltration Effects 0.000 description 2
- 238000001764 infiltration Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 210000000813 small intestine Anatomy 0.000 description 2
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 229910052728 basic metal Inorganic materials 0.000 description 1
- 150000003818 basic metals Chemical class 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- WCYWZMWISLQXQU-UHFFFAOYSA-N methyl Chemical class [CH3] WCYWZMWISLQXQU-UHFFFAOYSA-N 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 150000004760 silicates Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02137—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising alkyl silsesquioxane, e.g. MSQ
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자 제조 방법에 관한 것으로, 종래의 보호막은 유전 상수가 큰 산화막과 질화막의 적층 구조에 따른 최종 금속 배선 간의 기생 정전 용량의 증가로 인하여 입력 신호에 대한 출력 신호의 지연 전달과 상호 간섭에 의하여 소자의 특성 열화 및 수율의 감소가 발생하는 문제점을 해결하기 위한 본 발명은 저유전 SOG막을 적용하여 기존 보호막의 기생 정전 용량에 의한 문제점을 해결하였으며, 동시에 SOG의 우수한 표면 피복성과 갭-필(GAP-FILL) 특성을 이용하여 기존 보호막보다 신뢰성이 개선된 반도체 소자의 보호막 형성 방법이 제시된다.
Description
본 발명은 반도체 소자 제조 방밥에 관한 것으로, 특히 저유전 SOG를 이용한 보호막 형성 방법에 관한 것이다.
종래의 반도체 소자의 보호막 형성 방법은 플라즈마 증착법에 의한 실리콘 산화막 및 질화막의 적층 구조의 보호막으로 외부 변화에 대한 반도체 소자의 보호를 꼬하고 있다. 그러나, 기존의 실리콘 산화막(k=4.2) 및 질화막(k=6∼8)의 경우는 높은 유전 상수를 갖고 있으므로 최종 금속 배선간의 선폭 및 간격이 1㎛ 이하가 될 경우 배선간의 기생 정전 용량이 급격하게 증가하게 되어 상호 신호 간섭 및 신호 지연 정달 특성을 유발하므로 소자의 동작 특성이 저하된다. 이러한 배선간의 기생 정전 용량에 의한 소자 특성의 열화는 고속 동작 소자일수록 극심하게 나타나고 있다. 또한, 기존의 보호막으로 사용되고 있는 실리콘 산화막 및 질화막은 금속 배선의 높이와 배선 간격에 의한 종횡비에 따른 표면 피복성 불량으로 인하여 금속 배선의 하단부에 취약 부위가 생성되고 이 부분에 의한 신뢰성 저하가 큰 문제점으로 나타나고 있다.
따라서 본 발명은 고유전 상수의 보호막에 의한 기생 정전 용량을 감소하고, 금속 배선 하단부의 보호막 피복 불량으로 인한 신뢰성 취약 부위를 획기적으로 개선할 수 있는 보호막 형성 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명의 제 1 실시예는 반도체 기판 상부의 선택된 영역에 금속 배선을 형성하는 단계와, 상기 금속 배선을 포함한 전체 구조 상부에 실리콘 산화막을 증착하는 단계와, 상기 실리콘 산화막 상부에 SOG막을 도포하여 경화시킨 후 실리콘 산화막을 적층하는 단계로 이루어진 것을 특징으로 하는 한다.
또한, 상술한 목적을 달성하기 위한 본 발명의 제 2 실시예는 반도체 기판 상부의 선택된 영역에 금속 배선을 형성하는 단계와, 상기 금속 배선을 포함한 전체 구조 상부에 실리콘 산화막을 증착하는 단계와, 상기 실리콘 산화막 상부에 SOG막을 도포하여 경화시킨 후 상기 SOG막의 선택된 영역 혹은 SOG막 및 실리콘 산화막을 건식식각한 뒤 실리콘 산화막을 적층하는 단계로 이루어진 것을 특징으로 한다.
도 1a 및 도 1b는 최종 금속 배선 공정시 완료된 소장의 단면도 및 그에 따른 등가 기생 정전 용량을 도시한 도면.
도 2a 및 도 2b는 종래의 보호막 형성 방법을 설명하기 위해 도시한 소자의 단면도 및 그에 따른 기생 용량을 도시한 도면.
도 3a 내지 도 3c는 본 발명의 제 1 및 제 2 실시 예에 따른 보호막 형성 방법을 설명하기 위해 도시한 소자의 단면도와 그에 따른 정전 용량을 도시한 도면.
도 4 는 SOG막으로 사용되는 물질들의 화학 구조식을 도시한 표.
도 5 는 본 발명에 따른 보호막 형성 방법과 종래의 보호막 형성 방법의 수율 특성을 비교하기 위해 도시한 그래프.
*도면의 주요 부분에 대한 부호의 설명*
11, 21, 31 : 반도체 기판21, 22, 32 : 금속 배선
23, 33 : 실리콘 산화막24, 35 : 실리콘 질화막
34 : 저유전 SOG막
본 발명에서는 기존의 보호막이 갖고 있는 고유전 상수의 보호막에 의한 기생 정전 용량 감소를 위하여 저유전 SOG를 실리콘 산화막 위에 도포함으로써 최종 금속 배선 간의 기생 정전 용량 감소의 획득으로 소자 상호 간섭 현상을 현저히 감소시켰으며, 금속 배선 하단부의 보호막 피복 불량으로 인한 신뢰성 취약 부위를 SOG를 이용한 배선간 공간을 충진과 동시에 평탄화로 취약 부위를 제거하여 기존 공정보다 획기적으로 개선된 보호막 특성을 확보하였다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1a 및 도 1b 는 최종 금속 배선 공정이 완료된 소자의 단면도 및 그에 따른 등가 기생 정전 용량을 도시한 것이다. 도시된 바와 같이 반도체 기판(11) 상부의 선택된 영역에 금속 배선(12)이 형성되며, 이때의 기생 정전 용량은 유전 상수가 1인 공기로 충진되어 있다고 생각할 수 있으므로 이상적인 기생 정전 용량이라 할 수 있다.
도 2a 및 도 2b는 종래의 방법으로 보호막이 형성된 소자의 단면도 및 그에 따른 각 성분의 기생 정전용량을 도시한 것이다. 도시된 바와 같이 도 1 에 도시되어 설명된 기본적인 금속 배선(22) 상부에 실리콘 산화막(23) 및 실리콘 질화막(24)이 형성된다. 도 2b에 도시된 바와 같이 금속 배선 공정간에 작용되는 기생 정전 용량은 금속 배선 표면적과 유전 상수의 곱을 금속 배선의 거리로 나눈 값에 의하여 결정된다. 따라서, 금속 배선 간의 기생 정전 용량은 유전 상수가 4.3인 산화막(23)과 유전 상수가 8인 질화막(24)의 높은 유전 상수로 인하여 큰 기생 정전 용량이 발생하여 배선간의 상호 간섭 효과를 발생시킨다. 특히 구동 전압이 인가되는 회로 부근의 주변 회로가 큰 영향을 받고 있었다. 또한 도 2a에 도시된 바와 같이 금속 배선(22)의 하부에는 보호막의 두께 감소에 따른 신뢰성 취약 부분이 발생하게 되어 보호막으로서 가져야 할 특성이 약화된다. 이는 금속 배선의 두께와 배선 간격에 의한 종횡비에 민감하기 때문에 종횡비가 커질수록 피복성 불량 특성을 더욱 증폭하기 때문이다.
도 3a 내지 도 3c는 본 발명에 따른 보호막 형성 방법을 설명하기 위해 도시한 소자의 단면도 및 그에 따른 기생 정전 용량을 도시한 것이다. 도 3a 에 도시된 바와 같이 금속 배선(32)위에 얇은 실리콘 산화막(33)을 증착한다. 산화막(33) 상부에 저유전 SOG막(34)을 도포하여 경화시키고 다시 그 위에 실리콘 질화막(35)을 적층시킨다. 이렇게 함으로써 종래의 방법보다 소자의 특성을 개선하였다. 금속 배선(32)간에 SOG의 유동성을 이용하여 회전 도포 및 경화를 통하여 빈 공간이 없으면서 평탄화된 중간 보호막을 형성할 수 있다. 도 3b에 도시된 바와 같이 본 발명에 따른 기생 정전 용량은 유전 상수가 3인 저유전 SOG막과 유전 상수가 4.3인 절연막으로 인해 종래보다 더욱 개선된 것을 알 수 있다.
도포된 SOG는 SOG 자체내의 유기 용제의 휘발을 위하여 건조 공정(BAKE PROCESS)을 90∼400℃ 영역에서 단일 온도 혹은 다양한 온도에서 실시하며, 유기 용제 및 SOG의 특성에 따라 그 건조 분위기를 변화시켜 주면서 실시한다. 건조된 SOG는 도포된 박막내의 화학 결합의 안정화를 위하여 400∼500℃ 온도 영역에서 경화 공정을 실시한다. 또한 선택 사항으로써 후속 공정 진행에 의한 SOG의 흡습 현상을 방지하며 안정성을 제고하기 위하여 SOG막위에 실리콘 산화막 공정을 진행하므로써 공정 안정성을 확보할 수 있다.
최종 보호막으로써 실리콘 산화막을 사용하였으며, 평탄화 특성이 우수한 하부 중간 절연층위에 증착되는 특성으로 인하여 전면에 걸쳐 균일하게 증착되며, 도 1에 도시된 바와 같은 심한 수직 방향 단차 부위가 SOG의 유동성에 의하여 해소됨에 따라 실리콘 질화막 취약 부분이 없어지게 된다. 따라서, 외부 압력 및 수분 침투 등의 외부 압력 및 수분 침투 등의 외부 환경 변화에 따른 소자 보호 능력이 증대되는 효과를 획득할 수 있다.
도 3c는 도 3a의 적용에 의한 경우 일부 필요에 의하여 건식식각을 실시한 소자의 단면도이다. 이는 도 4 의 특성 개선의 연장으로서, 특히 외부 수분 등의 유입에 의한 SOG층의 신뢰성 저하 등을 확보하기 위한 공정의 개선 효과를 얻을 수 있다. 이때의 기생 정전 용량의 등가 회로 또한 도 3b와 같이 나타나게 된다.
도 4 는 SOG막으로 사용되는 물질들의 화학 구조식을 도시한 것으로, 본 발명에서 사용된 저유전 SOG는 기존의 실로산(SILOXANE) 및 실리케이트(SILICATE) 계열의 SOG막이 3.8 이상의 고유전 특성을 갖는데 비하여 3.0 이하의 저유전율을 갖는 SOG이다. 저유전 SOG는 탄화 수소 치환형 SOG의 일종인 메틸 실세스퀴옥산(METHYL SILSESQUIOXANE) 및 수소 치환형 SOG의 일종인 하이드로젠 실세스퀴옥산(HYDROGEN SILSESQUIOXANE) 등 다양한 형태로 획득할 수 있다. 탄화 치환형 및 수소 치환형은 기존의 실리콘-산소의 높은 원자간 극성 특성을 실리콘과의 결합을 메틸기 혹은 수소화를 통하여 개선시킨 SOG이다. 저유전 SOG의 도포는 하부 금속 배선의 간격과 그 높이에 따라 평탄화 특성이 우수한 도포 조건을 획득하여 사용하며, 그 방법은 다양하게 구사될 수 있다.
도 5 는 기존의 공정에 의해 형성된 보호막과 본 발명에 의해 형성된 보호막과의 수율 개선 특성을 비교하기 위해 도시한 그래프로서, 본 발명인 저유전 SOG를 이용한 소자 보호막 형성에 의하여 개선된 기생 정전 용량을 확보함으로써 도시된 바와 같이 최종적인 소자의 특성 향상을 획득할 수 있다.
상술한 바와 같이 본 발명에 따른 저유전 SOG 보호막 공정은 SOG의 우수한 평탄화 특성 및 층간 매움 특성이 우수하므로 최종 금속 배선이 하부 부분의 얇은 보호막에 의한 보호막 특성 열화의 취약점을 보완할 수 있고, 평탄화 및 층간 메움 특성으로 인하여 상부 실리콘 산화막에 대하여 평탄화된 하부층을 제공하게 되어 보다 우수한 질화막 형성으로 외부 침투 수분에 대한 개선된 저항 특성을 제공할 수 있다. 또한 실리콘 산화막 및 질화막의 큰 압축 응력에 의한 소자 특성 열화를 SOG의 인장 응력으로 상호 감쇠 효과를 획득할 수 있으며, 저유전 SOG 도입에 따른 최종 금속 배선간의 기생 정전 용량에 의한 상호 신호 간섭 감소 획득에 의한 소자 특성 및 수율을 확보함으로써 보다 효율적인 보호막 특성 및 소장의 신뢰성을 획득할 수 있는 훌륭한 효과가 있다.
Claims (12)
- 반도체 기판 상부의 선택된 영역에 금속 배선을 형성하는 단계와,상기 금속 배선을 포함한 전체 구조 상부에 실리콘 산화막을 증착하는 단계와,상기 실리콘 산화막 상부에 SOG막을 도포하여 경화시킨 후 실리콘 산화막을 적층하는 단계로 이루어진 것을 특징으로 하는 반도체 소자의 보호막 형성 방법.
- 제 1 항에 있어서,상기 SOG막은 유전 상수가 실리콘 산화막보다 작은 저유전 SOG막인 것을 특징으로 하는 반도체 소자의 보호막 형성 방법.
- 제 1 항에 있어서,상기 SOG막은 90 내지 400℃의 온도 조건에서 단단계 혹은 다단계로 건조시키는 것을 특징으로 하는 반도체 소자의 보호막 형성 방법.
- 제 1 항에 있어서,상기 SOG막은 400 내지 500℃의 온도 조건에서 경화시키는 것을 특징으로 하는 반도체 소자의 보호막 형성 방법.
- 제 1 항에 있어서,상기 SOG막은 메틸 실록산, 메틸 실세스퀴옥산 및 하이드로젠 실세스퀴옥산 중 어느 하나로 이루어진 것을 특징으로 하는 반도체 소자의 보호막 형성 방법.
- 제 1 항에 있어서,상기 실리콘 질화막 대신에 실리콘 질화 산화막을 최종 보호막으로 형성하는 것을 특징으로 하는 반도체 소자의 보호막 형성 방법.
- 반도체 기판 상부의 선택된 영역에 금속 배선을 형성하는 단계와,상기 금속 배선을 포함한 전체 구조 상부에 실리콘 산화막을 증착하는 단계와,상기 실리콘 산화막 상부에 SOG막을 도포하여 경화시킨 후 상기 SOG막의 선택된 영역 혹은 SOG막 및 실리콘 산화막을 건식식각한 뒤 실리콘 질화막을 적층하는 단계로 이루어진 것을 특징으로 하는 반도체 소자의 보호막 형성 방법.
- 제 7 항에 있어서,상기 SOG막은 유전 상수가 실리콘 산화막보다 작은 저유전 SOG막인 것을 특징으로 하는 반도체 소자의 보호막 형성 방법.
- 제 7 항에 있어서,상기 SOG막은 90 내지 400℃의 온도 조건에서 단단계 혹은 다단계로 건조시키는 것을 특징으로 하는 반도체 소자의 보호막 형성 방법.
- 제 7 항에 있어서,상기 SOG막은 400 내지 500℃의 온도 조건에서 경화시키는 것을 특징으로 하는 반도체 소자의 보호막 형성 방법.
- 제 7 항에 있어서,상기 SOG막은 메틸 실록산, 메틸 실세스퀴옥산 및 하이드로젠 실세스퀴옥산 중 어느 하나로 이루어진 것을 특징으로 하는 반도체 소자의 보호막 형성 방법.
- 제 7 항에 있어서,상기 실리콘 질화막 대신에 실리콘 질화 산화막을 최종 보호막으로 형성하는 것을 특징으로 하는 반도체 소자의 보호막 형성 방법.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960074957A KR19980055721A (ko) | 1996-12-28 | 1996-12-28 | 반도체 소자의 보호막 형성 방법 |
| GB9727080A GB2320809B (en) | 1996-12-28 | 1997-12-23 | Method of forming a protective film in a semiconductor device |
| DE19757879A DE19757879A1 (de) | 1996-12-28 | 1997-12-24 | Verfahren zum Herstellen eines Schutzfilmes bei einem Halbleiterbauelement sowie nach dem Verfahren hergestelltes Halbleiterbauelement |
| CN97125706A CN1113398C (zh) | 1996-12-28 | 1997-12-25 | 在半导体器件中形成保护膜的方法 |
| JP9370264A JPH10199877A (ja) | 1996-12-28 | 1997-12-26 | 半導体素子の保護膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960074957A KR19980055721A (ko) | 1996-12-28 | 1996-12-28 | 반도체 소자의 보호막 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980055721A true KR19980055721A (ko) | 1998-09-25 |
Family
ID=19491706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960074957A KR19980055721A (ko) | 1996-12-28 | 1996-12-28 | 반도체 소자의 보호막 형성 방법 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPH10199877A (ko) |
| KR (1) | KR19980055721A (ko) |
| CN (1) | CN1113398C (ko) |
| DE (1) | DE19757879A1 (ko) |
| GB (1) | GB2320809B (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2358734A (en) * | 1999-08-30 | 2001-08-01 | Lucent Technologies Inc | Process for fabricating integrated circuit with multi-layer dielectric having reduced capacitance |
| GB2358733A (en) * | 1999-08-30 | 2001-08-01 | Lucent Technologies Inc | Integrated circuit with multi-layer dielectric having reduced capacitance |
| CN100444331C (zh) * | 2003-11-11 | 2008-12-17 | 三星电子株式会社 | 旋涂玻璃组合物和在半导体制造工序中使用该旋涂玻璃形成氧化硅层的方法 |
| EP1756858A1 (en) | 2004-06-08 | 2007-02-28 | Koninklijke Philips Electronics N.V. | Reduction of cracking in low-k spin-on-dielectric films |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS501872B1 (ko) * | 1970-01-30 | 1975-01-22 | ||
| US4091407A (en) * | 1976-11-01 | 1978-05-23 | Rca Corporation | Combination glass/low temperature deposited Siw Nx Hy O.sub.z |
| EP0245290A1 (en) * | 1985-11-04 | 1987-11-19 | Motorola, Inc. | Glass intermetal dielectric |
| US5374833A (en) * | 1990-03-05 | 1994-12-20 | Vlsi Technology, Inc. | Structure for suppression of field inversion caused by charge build-up in the dielectric |
| US5057897A (en) * | 1990-03-05 | 1991-10-15 | Vlsi Technology, Inc. | Charge neutralization using silicon-enriched oxide layer |
| KR970052338A (ko) * | 1995-12-23 | 1997-07-29 | 김주용 | 반도체 소자의 제조방법 |
-
1996
- 1996-12-28 KR KR1019960074957A patent/KR19980055721A/ko not_active Application Discontinuation
-
1997
- 1997-12-23 GB GB9727080A patent/GB2320809B/en not_active Expired - Fee Related
- 1997-12-24 DE DE19757879A patent/DE19757879A1/de not_active Ceased
- 1997-12-25 CN CN97125706A patent/CN1113398C/zh not_active Expired - Fee Related
- 1997-12-26 JP JP9370264A patent/JPH10199877A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| GB2320809B (en) | 2001-09-12 |
| CN1113398C (zh) | 2003-07-02 |
| CN1187027A (zh) | 1998-07-08 |
| GB9727080D0 (en) | 1998-02-18 |
| GB2320809A8 (en) | 1998-08-04 |
| JPH10199877A (ja) | 1998-07-31 |
| GB2320809A (en) | 1998-07-01 |
| DE19757879A1 (de) | 1998-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6388328B1 (en) | Capping layer in interconnect system and method for bonding the capping layer onto the interconnect system | |
| EP0657925B1 (en) | Planarization technique for an integrated circuit | |
| US7855141B2 (en) | Semiconductor device having multiple wiring layers and method of producing the same | |
| JPH1074755A (ja) | マイクロエレクトロニク構造および形成方法 | |
| EP0318954B1 (en) | Semiconductor device having a composite insulating interlayer | |
| JP2000511698A (ja) | 水平かつ垂直にずらされた配線を備える集積回路 | |
| CN1965397A (zh) | 减少低k旋涂介电膜中的裂纹 | |
| KR19980055721A (ko) | 반도체 소자의 보호막 형성 방법 | |
| JP2003068845A (ja) | 半導体装置およびその製造方法 | |
| JP2003068851A (ja) | 半導体装置及びその製造方法 | |
| JP2631659B2 (ja) | 半導体装置 | |
| KR100945500B1 (ko) | 반도체 소자의 제조방법 | |
| US20070128887A1 (en) | Spin-on glass passivation process | |
| KR100268934B1 (ko) | 반도체소자의 배선형성방법 | |
| KR100269611B1 (ko) | 보호막형성방법 | |
| KR100290468B1 (ko) | 반도체소자의 금속 층간 절연막 형성방법 | |
| JP3498619B2 (ja) | 半導体装置とその製法 | |
| KR100241536B1 (ko) | 반도체 소자의 층간 절연막 형성방법 | |
| KR0165758B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3597886B2 (ja) | 半導体装置 | |
| KR100519373B1 (ko) | 반도체 소자의 층간 절연막 및 그 층간 절연막을 형성하는방법 | |
| KR100780681B1 (ko) | 반도체장치의 제조 방법 | |
| KR100762844B1 (ko) | 반도체장치의 제조 방법 | |
| KR19990043688A (ko) | 반도체 장치의 페시베이션막 제조 방법 | |
| KR0161854B1 (ko) | 반도체 소자의 보호막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |