KR102649389B1 - 고체 촬상 소자, 전자 기기, 및, 고체 촬상 소자의 제어 방법 - Google Patents

고체 촬상 소자, 전자 기기, 및, 고체 촬상 소자의 제어 방법 Download PDF

Info

Publication number
KR102649389B1
KR102649389B1 KR1020177033653A KR20177033653A KR102649389B1 KR 102649389 B1 KR102649389 B1 KR 102649389B1 KR 1020177033653 A KR1020177033653 A KR 1020177033653A KR 20177033653 A KR20177033653 A KR 20177033653A KR 102649389 B1 KR102649389 B1 KR 102649389B1
Authority
KR
South Korea
Prior art keywords
voltage
phase
signal
transistor
node
Prior art date
Application number
KR1020177033653A
Other languages
English (en)
Other versions
KR20180134277A (ko
Inventor
마모루 사토
아키히코 카토
Original Assignee
소니그룹주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니그룹주식회사 filed Critical 소니그룹주식회사
Publication of KR20180134277A publication Critical patent/KR20180134277A/ko
Application granted granted Critical
Publication of KR102649389B1 publication Critical patent/KR102649389B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/627—Detection or reduction of inverted contrast or eclipsing effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H04N25/633—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current by using optical black pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Geophysics And Detection Of Objects (AREA)
  • Eye Examination Apparatus (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

차동 증폭형의 고체 촬상 소자에서 흑점 현상의 발생을 방지한다. 신호측 증폭 트랜지스터는, 한 쌍의 차동 입력 전압의 일방에 응한 신호 전류를 출력 노드로부터 동상 노드에 공급하여 상기 신호 전류에 응한 출력 전압을 생성한다. 참조측 증폭 트랜지스터는, 한 쌍의 차동 입력 전압의 타방에 응한 참조 전류를 동상 노드에 공급한다. 정전류원은, 동상 노드에서 합류하는 상기 신호 전류 및 상기 참조 전류의 합을 일정하게 제어한다. 바이패스 제어부는, 출력 전압이 소정의 제한 전압에 달한 경우에는 출력 노드와 상기 동상 노드를 접속하여 제한 전압에 응한 값의 신호 전류를 동상 노드에 공급한다.

Description

고체 촬상 소자, 전자 기기, 및, 고체 촬상 소자의 제어 방법
본 기술은, 고체 촬상 소자, 전자 기기, 및, 고체 촬상 소자의 제어 방법에 관한 것이다. 상세하게는, 차동 증폭형의 고체 촬상 소자, 전자 기기, 및, 고체 촬상 소자의 제어 방법에 관한 것이다.
종래로부터, 촬상 장치 등에서, 광을 광전변환하여 화상 데이터를 촬상하는 고체 촬상 소자가 사용되고 있다. 예를 들면, 감도를 높이는 목적으로, 한 쌍의 트랜지스터에 의해 차동 신호를 증폭하는 차동 증폭형의 촬상 소자가 제안되어 있다(예를 들면, 특허 문헌 1 참조.). 이 차동 증폭형의 고체 촬상 소자에서는, 화소 신호의 판독이 행하여지는 단위 화소와, 신호의 판독이 행하여지지 않는 더미 화소가 배열된다. 그리고, 고체 촬상 소자 내의 판독 회로는, 단위 화소 내의 증폭 트랜지스터와 더미 화소 내의 증폭 트랜지스터로 이루어지는 차동쌍에 의해 차동 증폭된 화소 신호를 판독하여, CDS(Correlated Double Sampling) 처리를 행한다.
여기서, CDS 처리란, 화소로부터 2회에 걸쳐서 신호를 판독하고, 그들의 신호 레벨의 차분을 화소 데이터로서 구함에 의해, 고정 패턴 노이즈를 저감하는 처리이다. 1회째에 판독된 신호 레벨은 예를 들면, P상 레벨이라고 불리고, 2회째에 판독된 신호 레벨은 D상 레벨이라고 불린다.
특허 문헌 1 : 일본국 특개2008-271280호 공보
상술한 종래 기술에서는, P상 레벨과 D상 레벨과의 차분의 데이터를, 광량에 응한 값의 화소 데이터로서 판독 회로가 출력하고 있다. 그렇지만, 이 종래 기술에서는, 매우 강한 광이 입사된 경우, 광이 입사되어 있음에도 불구하고, 그 화소 데이터가 「0」(흑레벨)에 가까운 값으로 되어 버리는 흑점 현상이 생길 우려가 있다. 이 흑점 현상이 생기는 것은, 강한 광에 의해 포토다이오드에서 매우 많은 전하가 발생하여 부유 확산층에 누출하여, P상 레벨이 상승하여 D상 레벨과의 차가 거의 없어져 버리기 때문이다.
본 기술은 이와 같은 상황을 감안하여 생겨난 으로고, 차동 증폭형의 고체 촬상 소자에서 흑점 현상의 발생을 방지하는 것을 목적으로 한다.
본 기술은, 상술한 문제점을 해소하기 위해 이루어진 것으로, 그 제1의 측면은, 한 쌍의 차동 입력 전압의 일방에 응한 신호 전류를 출력 노드로부터 동상 노드에 공급하여 상기 신호 전류에 응한 출력 전압을 생성하는 신호측 증폭 트랜지스터와, 상기 한 쌍의 차동 입력 전압의 타방에 응한 참조 전류를 상기 동상 노드에 공급하는 참조측 증폭 트랜지스터와, 상기 동상 노드에서 합류하는 상기 신호 전류 및 상기 참조 전류의 합을 일정하게 제어하는 정전류원과, 상기 출력 전압이 소정의 제한 전압에 달한 경우에는 상기 출력 노드와 상기 동상 노드를 접속하여 상기 제한 전압에 응한 값의 상기 신호 전류를 상기 동상 노드에 공급하는 바이패스 제어부를 구비하는 고체 촬상 소자, 및, 그 제어 방법이다. 이에 의해, 출력 전압이 소정의 제한 전압에 달한 경우에 출력 노드와 동상 노드가 접속된다는 작용을 가져온다.
또한, 이 제1의 측면에서, 유효 화소 회로 및 더미 화소 회로 중 상기 유효 화소 회로로부터의 신호를 판독하여 소정의 신호 처리를 행하는 신호 처리부를 또한 구비하고, 상기 신호측 증폭 트랜지스터는, 상기 유효 화소 회로에 배치되고, 상기 참조측 증폭 트랜지스터는, 상기 더미 화소 회로에 배치되어도 좋다. 이에 의해, 유효 화소 회로의 출력 전압이 소정의 제한 전압에 달한 경우에 출력 노드와 동상 노드가 접속된다는 작용을 가져온다.
또한, 이 제1의 측면에서, 상기 더미 화소 회로는, 차광되어도 좋다. 이에 의해, 차광되지 않은 유효 화소 회로의 출력 전압이 소정의 제한 전압에 달한 경우에 출력 노드와 동상 노드가 접속된다는 작용을 가져온다.
또한, 이 제1의 측면에서, 상기 더미 화소 회로는, 차광되지 않고, 상기 유효 화소 회로에 인접하여 배치되어도 좋다. 이에 의해, 더미 화소 회로에 인접하는 유효 화소 회로의 출력 전압이 소정의 제한 전압에 달한 경우에 출력 노드와 동상 노드가 접속된다는 작용을 가져온다.
또한, 이 제1의 측면에서, 상기 바이패스 제어부는, 상기 출력 노드에 소스가 접속된 바이패스 트랜지스터를 구비하여도 좋다. 이에 의해, 바이패스 트랜지스터에 의해 출력 노드와 동상 노드가 접속된다는 작용을 가져온다.
또한, 이 제1의 측면에서, 상기 신호측 증폭 트랜지스터는, P상 레벨을 상기 출력 전압으로서 출력한 후에 상기 P상 레벨과 다른 D상 레벨을 상기 출력 전압으로서 출력하고, 상기 제한 전압은, 상기 P상 레벨을 제한하는 P상 제한 전압과 상기 D상 레벨을 제한하는 D상 제한 전압을 포함하여도 좋다. 이에 의해, P상 레벨 및 D상 레벨이 제한된다는 작용을 가져온다.
또한, 이 제1의 측면에서, 상기 바이패스 제어부는, 상기 바이패스 트랜지스터에 병렬로 접속된 제1 및 제2의 저항 소자를 또한 구비하고, 상기 바이패스 트랜지스터의 게이트 및 드레인은 단락되고, 상기 제1의 저항 소자의 저항치는, 상기 P상 제한 전압에 응한 값이고, 상기 제2의 저항 소자의 저항치는, 상기 D상 제한 전압에 응한 값이라도 좋다. 이에 의해, 제1 및 제2의 저항 소자의 저항치에 응한 제한 전압에 의해 P상 레벨 및 D상 레벨이 제한된다는 작용을 가져온다.
또한, 이 제1의 측면에서, 상기 바이패스 트랜지스터는, 임계치 전압이 다른 제1 및 제2의 바이패스 트랜지스터를 포함하고, 상기 제1 및 제2의 바이패스 트랜지스터의 게이트 및 드레인은 단락되고, 상기 제1의 바이패스 트랜지스터의 임계치 전압은, 상기 P상 제한 전압에 응한 값이고, 상기 제2의 바이패스 트랜지스터의 임계치 전압은, 상기 D상 제한 전압에 응한 값이라도 좋다. 이에 의해, 제1 및 제2의 바이패스 트랜지스터의 임계치 전압에 응한 제한 전압에 의해 P상 레벨 및 D상 레벨이 제한된다는 작용을 가져온다.
또한, 이 제1의 측면에서, 상기 바이패스 제어부는, 전원 전압과 서로 다른 제1 및 제2의 바이어스 전압의 어느 하나를 선택하여 상기 바이패스 트랜지스터의 게이트에 공급하는 셀렉터를 또한 구비하고, 상기 제1의 바이어스 전압은, 상기 P상 제한 전압에 응한 값이고, 상기 제2의 바이어스 전압은, 상기 D상 제한 전압에 응한 값이라도 좋다. 이에 의해, 제1 및 제2의 바이어스 전압에 응한 제한 전압에 의해 P상 레벨 및 D상 레벨이 제한된다는 작용을 가져온다.
또한, 본 기술의 제2의 측면은, 한 쌍의 차동 입력 전압의 일방에 응한 신호 전류를 출력 노드로부터 동상 노드에 공급하여 상기 신호 전류에 응한 출력 전압을 생성하는 신호측 증폭 트랜지스터와, 상기 한 쌍의 차동 입력 전압의 타방에 응한 참조 전류를 상기 동상 노드에 공급하는 참조측 증폭 트랜지스터와, 상기 동상 노드에서 합류하는 상기 신호 전류 및 상기 참조 전류의 합을 일정하게 제어하는 정전류원과, 상기 출력 전압이 소정의 제한 전압에 달한 경우에는 상기 출력 노드와 상기 동상 노드를 접속하여 상기 제한 전압에 응한 값의 상기 신호 전류를 상기 동상 노드에 공급하는 바이패스 제어부와, 상기 출력 전압의 신호로부터 생성된 화상 데이터에 대해 소정의 화상 처리를 행하는 화상 처리부를 구비하는 전자 기기이다. 이에 의해, 출력 전압이 소정의 제한 전압에 달한 경우에 출력 노드와 동상 노드가 접속되고, 화상 처리가 행하여진다는 작용을 가져온다.
본 기술에 의하면, 차동 증폭형의 고체 촬상 소자에서, 흑점 현상의 발생을 방지할 수 있다는 우수한 효과를 이룰 수 있다. 또한, 여기에 기재된 효과는 반드시 한정되는 것이 아니고, 본 개시 중에 기재된 어느 하나의 효과라도 좋다.
도 1은 기술의 제1의 실시의 형태에서의 전자 기기의 한 구성례를 도시하는 블록도.
도 2는 본 기술의 제1의 실시의 형태에서의 고체 촬상 소자의 한 구성례를 도시하는 블록도.
도 3은 본 기술의 제1의 실시의 형태에서의 화소 어레이부의 한 구성례를 도시하는 블록도.
도 4는 본 기술의 제1의 실시의 형태에서의 차동 증폭 회로의 한 구성례를 도시하는 회로도.
도 5는 본 기술의 제1의 실시의 형태에서의 칼럼 신호 처리부의 한 구성례를 도시하는 블록도.
도 6은 본 기술의 제1의 실시의 형태에서의 제한 전의 차동 증폭 회로에 흐르는 전류의 한 예를 도시하는 도면.
도 7은 본 기술의 제1의 실시의 형태에서의 제한 후의 차동 증폭 회로에 흐르는 전류의 한 예를 도시하는 도면.
도 8은 본 기술의 제1의 실시의 형태에서의 화소 회로의 구동 동작의 한 예를 도시하는 타이밍 차트.
도 9는 본 기술의 제1의 실시의 형태에서의 고체 촬상 소자의 동작의 한 예를 도시하는 플로우 차트.
도 10은 본 기술의 제1의 실시의 형태의 제1의 변형례에서의 차동 증폭 회로의 한 구성례를 도시하는 회로도.
도 11은 본 기술의 제1의 실시의 형태의 제2의 변형례에서의 차동 증폭 회로의 한 구성례를 도시하는 회로도.
도 12는 본 기술의 제1의 실시의 형태의 제2의 변형례에서의 화소 회로의 구동 동작의 한 예를 도시하는 타이밍 차트.
도 13은 본 기술의 제2의 실시의 형태에서의 고체 촬상 소자의 한 구성례를 도시하는 블록도.
도 14는 본 기술의 제2의 실시의 형태에서의 화소 어레이부의 한 구성례를 도시하는 블록도.
도 15는 본 기술의 제2의 실시의 형태에서의 차동 증폭 회로의 한 구성례를 도시하는 회로도.
도 16은 본 기술의 제2의 실시의 형태에서의 홀수행 화소 회로의 구동 동작의 한 예를 도시하는 타이밍 차트.
도 17은 본 기술의 제2의 실시의 형태에서의 짝수행 화소 회로의 구동 동작의 한 예를 도시하는 타이밍 차트.
이하, 본 기술을 실시하기 위한 형태(이하, 실시의 형태라고 칭한다)에 관해 설명한다. 설명은 이하의 순서에 의해 행한다.
1. 제1의 실시의 형태(출력 노드와 동상 노드를 접속하는 예)
2. 제2의 실시의 형태(유효 화소와 더미 화소를 인접시켜서 출력 노드와 동상 노드를 접속하는 예)
<1. 제1의 실시의 형태>
[전자 기기의 구성례]
도 1은, 제1의 실시의 형태에서의 전자 기기(100)의 한 구성례를 도시하는 블록도이다. 이 전자 기기(100)는, 화상 데이터를 촬상하는 기기이고, 촬상 렌즈(110), 고체 촬상 소자(200), 디지털 시그널 프로세서(120), 프레임 메모리(130), 기록 장치(140), 표시 장치(150), 전원 회로(160), 조작 회로(170) 및 버스(180)를 구비한다. 전자 기기(100)로서는, 디지털 카메라나, 카메라 모듈을 구비하는 모바일 기기 등이 상정된다.
촬상 렌즈(110)는, 광을 집광하여 고체 촬상 소자(200)에 유도하는 것이다. 고체 촬상 소자(200)는, 디지털 시그널 프로세서(120)의 제어에 따라, 촬상 렌즈(110)로부터의 광을 광전변환하여 화상 데이터를 생성하는 것이다. 이 고체 촬상 소자(200)는, 화상 데이터를 신호선(209)을 통하여 디지털 시그널 프로세서(120)에 공급한다.
디지털 시그널 프로세서(120)는, 화상 데이터에 대해 소정의 화상 처리를 행하는 것이다. 이 디지털 시그널 프로세서(120)는, 셔터 버튼의 압하 등의 조작에 응하여, 고체 촬상 소자(200)를 제어하여 화상 데이터를 생성시킨다. 그리고, 디지털 시그널 프로세서(120)는, 필요에 응하여 프레임 메모리(130)를 이용하여, 화상 데이터에 대해 다양한 화상 처리를 행한다. 화상 처리로서, 디모자이크 처리, 화이트 밸런스 처리나 합성 처리 등이 행하여진다. 디지털 시그널 프로세서(120)는, 화상 처리 후의 화상 데이터를 버스(180)를 통하여 기록 장치(140)에 공급하여 기록시킨다. 또한, 디지털 시그널 프로세서(120)는, 유저의 조작에 따라, 화상 데이터를 표시 장치(150)에 표시시킨다. 또한, 디지털 시그널 프로세서(120)는, 특허청구의 범위에 기재된 화상 처리부의 한 예이다.
프레임 메모리(130)는, 화상 데이터(프레임)를 유지하는 것이다. 기록 장치(140)는, 화상 데이터를 기록하는 것이다. 표시 장치(150)는, 화상 데이터를 표시하는 것이다. 전원 회로(160)는, 전자 기기(100) 내의 회로에 전원을 공급하는 것이다.
조작 회로(170)는, 유저의 조작에 따라 조작 신호를 생성하여 디지털 시그널 프로세서(120)에 공급하는 것이다. 버스(180)는, 디지털 시그널 프로세서(120), 프레임 메모리(130), 기록 장치(140), 표시 장치(150), 전원 회로(160) 및 조작 회로(170)의 사이에서 상호 신호를 교환하기 위한 공통의 경로이다.
[고체 촬상 소자의 구성례]
도 2는, 제1의 실시의 형태에서의 고체 촬상 소자(200)의 한 구성례를 도시하는 블록도이다. 이 고체 촬상 소자(200)는, 전원 공급부(210), 수직 주사 회로(230), 화소 어레이부(240), 칼럼 신호 처리부(270), 수평 주사 회로(280) 및 타이밍 제어부(285)를 구비한다.
화소 어레이부(240)에는, 2차원 격자형상으로 복수의 화소 회로가 배열된다. 소정의 방향으로 배열된 화소 회로의 집합을 이하, 「행」이라고 칭하고, 행에 수직한 방향으로 배열된 화소 회로의 집합을 이하, 「열」이라고 칭한다. 또한, 행수를 M(M은 정수)이라고 하고, 열수를 N(N은 정수)이라고 한다.
전원 공급부(210)는, 화소 어레이부(240)에 전원을 공급하는 것이다. 수직 주사 회로(230)는, 타이밍 제어부(285)의 제어에 따라 행을 차례로 선택하여 구동하는 것이다.
칼럼 신호 처리부(270)는, 화소 어레이부(240)로부터의 화소 신호에 대해 소정의 신호 처리를 행하는 것이다. 신호 처리로서, AD(Analog to Digital) 변환 처리나 CDS 처리가 행하여진다. 이 칼럼 신호 처리부(270)는, 처리 후의 신호를 화소 데이터로서 유지하고, 디지털 시그널 프로세서(120)에 출력한다. 또한, 칼럼 신호 처리부(270)는, 특허청구의 범위에 기재된 신호 처리부의 한 예이다.
수평 주사 회로(280)는, 타이밍 제어부(285)의 제어에 따라 칼럼 신호 처리부(270)를 제어하여, 행 내의 화소 데이터를 차례로 출력시키는 것이다.
타이밍 제어부(285)는, 디지털 시그널 프로세서(120)의 제어에 따라, 수직 주사 회로(230), 칼럼 신호 처리부(270) 및 수평 주사 회로(280)를 구동하는 것이다.
또한, 프레임 메모리(130)를 고체 촬상 소자(200)의 외부에 배치하고 있지만, 고체 촬상 소자(200)의 내부에 배치하여도 좋다. 또한, 고체 촬상 소자(200) 내의 회로의 각각은, 동일한 칩에 배치하여도 좋고, 적층한 복수의 칩에 분산하여 배치하여도 좋다. 이 경우에는, 예를 들면, 적층한 2개의 칩의 일방에, 전원 공급부(210), 수직 주사 회로(230) 및 화소 어레이부(240)가 배치되고, 타방에 칼럼 신호 처리부(270), 수평 주사 회로(280) 및 타이밍 제어부(285)가 배치된다.
[화소 어레이부의 구성례]
도 3은, 제1의 실시의 형태에서의 화소 어레이부(240)의 한 구성례를 도시하는 블록도이다. 이 화소 어레이부(240)에는 복수의 화소 회로가 2차원 격자형상으로 배열된다. 이들의 화소 회로는, 유효 화소 회로(250)와 더미 화소 회로(260)로 분류된다. 유효 화소 회로(250)는, 차광되지 않고, 칼럼 신호 처리부(270)에 의해 화소 신호가 판독되는 회로이다. 한편, 더미 화소 회로(260)는 차광되어 있고, 칼럼 신호 처리부(270)에 의해 신호가 판독되지 않는 회로이다.
예를 들면, 1 내지 M-1행째에 유효 화소 회로(250)가 배치되고, M행째에 더미 화소 회로(260)가 배치된다. 또한, 더미 화소 회로(260)의 배치 개소는, M행째로 한정되지 않는다. 예를 들면, 더미 화소 회로(260)를 1행째나 N열째에 배치하여도 좋다.
또한, m(m는 1 내지 M의 정수)행째의 화소 회로는, 3개의 신호선을 포함하는 수평 신호선군(239-m)에 접속된다. n열째(n는 1 내지 N의 정수)의 화소 회로는, 5개의 신호선을 포함하는 수직 신호선군(219-n)에 접속된다.
[차동 증폭 회로의 구성례]
도 4는, 제1의 실시의 형태에서의 차동 증폭 회로의 한 구성례를 도시하는 회로도이다. 전원 공급부(210)는, P형 트랜지스터(211 및 212)와, 정전류원(213)과, 바이패스 제어부(220)를 열마다 구비한다. 바이패스 제어부(220)는, 바이패스 트랜지스터(221)와, 저항 소자(222 및 224)와, 스위치(223 및 225)를 구비한다.
또한, 유효 화소 회로(250)는, 전송 트랜지스터(252), 포토다이오드(253), 리셋 트랜지스터(254), 부유 확산층(255), 선택 트랜지스터(256) 및 증폭 트랜지스터(257)를 구비한다.
한편, 더미 화소 회로(260)는, 전송 트랜지스터(262), 포토다이오드(263), 리셋 트랜지스터(264), 부유 확산층(265), 선택 트랜지스터(266) 및 증폭 트랜지스터(267)를 구비하다. 또한, 도 4에서의 콘덴서의 도면(圖) 기호는, 부유 확산층(255 및 265)의 기생 용량을 나타내고, 이들은 용량부품으로서 마련되어 있지 않다.
포토다이오드(253)는, 광을 광전변환하여 전하(예를 들면, 전자)를 생성하는 것이다. 전송 트랜지스터(252)는, 포토다이오드(253)에서 생성된 전하를 전송 신호(TRG_S)에 따라 부유 확산층(255)에 전송하는 것이다.
부유 확산층(255)은, 전하를 축적하고, 전하량에 응한 전압을 생성하는 것이다. 리셋 트랜지스터(254)는, 리셋 신호(RST_S)에 따라, 부유 확산층(255)의 전압을 초기치로 하는 것이다.
선택 트랜지스터(256)는, 선택 신호(SEL_S)에 따라, 신호선(VSL_S)과 증폭 트랜지스터(257) 사이의 경로를 개폐하는 것이다. 증폭 트랜지스터(257)는, 부유 확산층(255)의 전압을 증폭하는 것이다. 이 증폭 트랜지스터(257)는, 부유 확산층(255)의 전압에 응한 전류를 신호 전류로서 공급한다. 이 신호 전류에 의해 출력 전압이 생성되고, 신호선(VSL_S)으로부터 출력된다. 또한, 증폭 트랜지스터(257)는, 특허청구의 범위에 기재된 신호측 증폭 트랜지스터의 한 예이다.
또한, 리셋 트랜지스터(254)의 드레인은, 신호선(VRD_S)에 접속되고, 선택 트랜지스터(256)의 드레인은, 신호선(VSL_S)에 접속된다.
더미 화소 회로(260) 내의 소자의 각각의 구성은, 유효 화소 회로(250)와 마찬가지이다. 단, 증폭 트랜지스터(267)의 소스는, 증폭 트랜지스터(257)의 소스와 함께 신호선(Vcom)에 접속된다. 또한, 리셋 트랜지스터(264)의 드레인은, 리셋 전압(Vrst)이 인가된 신호선(VRD_S)에 접속되고, 선택 트랜지스터(266)의 드레인은, 신호선(VSL_D)에 접속된다. 또한, 더미 화소 회로(260) 내의 전송 트랜지스터, 리셋 트랜지스터 및 선택 트랜지스터는, 전송 신호(TRG_D), 리셋 신호(RST_D) 및 선택 신호(SEL_D)에 의해 제어된다. 또한, 증폭 트랜지스터(267)는, 특허청구의 범위에 기재된 참조측 증폭 트랜지스터의 한 예이다.
또한, 전원 공급부(210)에서, P형 트랜지스터(211)의 게이트는, P형 트랜지스터(212)의 게이트에 접속된다. P형 트랜지스터(211)의 소스는, 자신의 게이트와 신호선(VSL_D)에 접속되고, 드레인은 전원 전압(Vdd)의 전원에 접속된다. 한편, P형 트랜지스터(212)의 소스는, 신호선(VSL_S)에 접속되고, 드레인은 전원에 접속된다. 이 구성에 의해, P형 트랜지스터(211)는, 참조 전류를 소스로부터 출력하고, P형 트랜지스터(212)는, 그 참조 전류에 가까운 값의 신호 전류를 소스로부터 출력한다. 이와 같은 회로는, 커런트 미러 회로라고 불린다.
신호선(VRD_S, VSL_S, Vcom, VRD_D 및 VSL_D)으로 이루어지는 수직 신호선군(219-n)은, 열마다 마련된다.
정전류원(213)은, 신호선(Vcom)으로부터의 전류를 일정하게 제어하는 것이다. 정전류원(213)은, 예를 들면, 소정의 바이어스 전압(Vbn)이 게이트에 인가된 N형 트랜지스터에 의해 실현된다.
상술한 커런트 미러 회로와, 증폭 트랜지스터(267 및 257)과, 정전류원(213)에 의해, 한 쌍의 차동 입력 전압을 증폭하는 차동 증폭 회로가 구성된다. 한 쌍의 차동 입력 전압의 일방이 증폭 트랜지스터(257)에 입력되고, 타방이 증폭 트랜지스터(267)에 입력된다. 그리고, 그 차동 입력 전압을 증폭한 출력 전압이, 증폭 트랜지스터(257)의 드레인측의 신호선(VSL_S)을 통하여 칼럼 신호 처리부(270)에 출력된다.
이와 같은 차동 증폭 회로는, 일반적으로, 차동 증폭하지 않는 소스 팔로워 회로와 비교하고 증폭률이 크다. 예를 들면, 소스 팔로워 회로의 화소의 변환 효율을 100㎶/e-로 하고, 증폭 트랜지스터의 출력 노이즈를 100㎶rms(root mean square)로 하고, AD 변환에서의 노이즈를 100㎶rms로 한다. 이 구성에서는, 토탈 노이즈는, 141㎶rms로 되고, 입력 환산 노이즈는 1.02e-rms이다. 한편, 차동 증폭 회로의 화소의 변환 효율을 500㎶/e-로 하고, 증폭 트랜지스터의 출력 노이즈를 500㎶rms로 하고, AD 변환에서의 노이즈를 500㎶rms로 한다. 이 구성에서는, 토탈 노이즈는, 510㎶rms이 되고, 입력 환산 노이즈는 1.02e-rms이다.
또한, 바이패스 제어부(220)에서, 바이패스 트랜지스터(221)는, 예를 들면, P형의 MOS 트랜지스터이고, 그 게이트 및 드레인이 단락(이른바, 다이오드 접속)되어 있다. 또한, 바이패스 트랜지스터(221)의 소스는, 신호선(VSL_S)에 접속되다. 또한, 바이패스 트랜지스터(221)는 N형의 트랜지스터라도 좋다.
저항 소자(222 및 224)의 일단은, 바이패스 트랜지스터(221)의 드레인에 공통으로 접속된다. 또한, 저항 소자(222)의 타단은, 스위치(223)에 접속되고, 저항 소자(224)의 타단은, 스위치(225)에 접속된다. 또한, 저항 소자(222 및 224)의 각각의 저항치는 다르다. 또한, 저항 소자(222 및 224)는, 특허청구의 범위에 기재된 제1 및 제2의 저항 소자의 한 예이다.
스위치(223)는, 전환 신호(SWP)에 따라, 저항 소자(222)와 신호선(Vcom) 사이의 경로를 개폐하는 것이다. 스위치(225)는, 전환 신호(SWD)에 따라, 저항 소자(224)와 신호선(Vcom) 사이의 경로를 개폐하는 것이다.
수직 주사 회로(230)는, 유효 화소 회로(250)의 행의 어느 하나와, 더미 화소 회로(260)의 행을 동시에 선택하여, 리셋 신호, 전송 신호 및 선택 신호에 의해 구동한다. 이 선택된 행 내의 유효 화소 회로(250)와, 그 회로와 같은 열의 더미 화소 회로(260)와의 페어가 차동 증폭 회로로서 동작하고, 화소 신호를 생성한다. 바이패스 제어부(220)의 기능의 상세에 관해서는 후술한다.
[칼럼 신호 처리부의 구성례]
도 5는, 제1의 실시의 형태에서의 칼럼 신호 처리부(270)의 한 구성례를 도시하는 블록도이다. 이 칼럼 신호 처리부(270)는, 램프 신호 생성 회로(271)와, N개의 콘덴서(272)와, N개의 콘덴서(273)와, N개의 콤퍼레이터(274)와, N개의 카운터(275)와 데이터 유지부(276)를 구비한다. 콘덴서(272) 및 콘덴서(273)와, 콤퍼레이터(274)와 카운터(275)는, 열마다 하나씩 마련된다.
램프 신호 생성 회로(271)는, 타이밍 제어부(285)의 제어에 따라 일정한 속도로 레벨이 증가하는 램프 신호를 생성하는 것이다.
콘덴서(272)는, 램프 신호를 유지하는 것이다. 콘덴서(273)는, 대응하는 열로부터의 화소 신호를 유지하는 것이다. 이들의 콘덴서에 의해, 오토 제로 기능이 실현된다.
콤퍼레이터(274)는, 램프 신호와, 대응하는 열의 화소 신호를 비교하는 것이다. 이 콤퍼레이터(274)는, 비교 결과를 대응하는 열의 카운터(275)에 공급한다.
카운터(275)는, 콤퍼레이터(274)의 비교 결과에 의거하여 계수치를 계수하는 것이다. 카운터(275)의 각각에는, 클록 신호(CLK)와, 리셋 신호(RSTp 및 RSTd)가 타이밍 제어부(285)에 의해 입력된다. 리셋 신호(RSTp)가 입력되면 카운터(275)는, 계수치를 초기치로 한다. 그리고, 카운터(275)는, 램프 신호의 레벨이 화소 신호의 레벨을 초과할 때까지 클록 신호(CLK)에 동기하여 계수치를 증분 한다. 이에 의해, P상 레벨이 측정된다.
그리고, 리셋 신호(RSTd)가 입력되면 카운터(275)는, 계수치의 부호를 반전한다. 그 후에 카운터(275)는, 램프 신호의 레벨이 화소 신호의 레벨을 초과할 때까지 클록 신호(CLK)에 동기하여 계수치를 증분한다. 이에 의해, P상 레벨과 D상 레벨과의 차분이 측정된다. 카운터(275)는, 이 차분의 데이터를 화소 데이터로서 데이터 유지부(276)에 출력한다. 이와 같이, P상 레벨과 D상 레벨과의 차분을 구하는 처리는, CDS 처리라고 불린다. 콘덴서(272 및 273)에 의해, 아날로그의 CDS 처리가 실행되고, 카운터(275)에 의해 디지털의 CDS 처리가 실행된다.
데이터 유지부(276)는, N개의 화소 데이터를 유지하는 것이다. 이 데이터 유지부(276)는, 유지한 화소 데이터를 수평 주사 회로(280)의 제어에 따라 차례로 출력한다.
도 6은, 제1의 실시의 형태에서의 제한 전의 차동 증폭 회로에 흐르는 전류의 한 예를 도시하는 도면이다. P상 레벨을 측정할 때에, 수직 주사 회로(230)는, 전환 신호(SWP)에 의해 스위치(223)를 닫힘상태로 제어하고, 전환 신호(SWD)에 의해 스위치(225)를 열림상태로 제어한다.
여기서, P형 트랜지스터(212)의 소스측의 노드의 전압이, 차동 증폭 회로의 출력 전압(Vo)으로서, 칼럼 신호 처리부(270)에 출력된다. 이 노드를 이하, 출력 노드(501)라고 한다. 또한, 정전류원(213)의 증폭 트랜지스터측의 노드에는, 동상의 전압이 생긴다. 이 노드를 이하, 동상 노드(502)라고 칭한다. 증폭 트랜지스터(267)의 게이트에는, 차동 입력 전압의 일방인 Vin_r가 입력되고, 증폭 트랜지스터(257)의 게이트에는 차동 입력 전압의 타방인 Vin_s가 입력된다. 입력 전압(Vin_r)은, 더미 화소 회로(260)의 부유 확산층의 전압이고, 입력 전압(Vin_s)은, 유효 화소 회로(250)의 부유 확산층의 전압이다.
수직 주사 회로(230)는, 선택한 행의 선택 트랜지스터(256)와, 더미 화소(260) 내의 선택 트랜지스터(266)를 온 상태로 제어한다. 그리고, 수직 주사 회로(230)는, 리셋 트랜지스터(264 및 254)를 온 상태에 하여 입력 전압(Vin_r 및 Vin_s)을 초기화한다.
커런트 미러 회로에서의 P형 트랜지스터(211)는, 참조 전류(Ir)를 공급하고, P형 트랜지스터(212)는, 그 참조 전류(Ir)에 가까운 신호 전류(Is)를 공급한다. 이들의 전류는, 예를 들면, 다음 식에 의해 표시된다.
Ir=I+ΔI … 식 1
Is=I-ΔI … 식 2
동상 노드(502)에서 참조 전류(Ir) 및 신호 전류(Is)가 합류하고, 그 합은 정전류원(213)에 의해 일정하게 제어된다. 이 정전류원(213)이 동상 노드(502)로부터 접지 노드에 흘리는 전류(Iconst)는, 다음 식에 의해 표시된다.
Iconst=Is+Ir … 식 3
식1 및 식2로부터 식3의 Iconst는 2I이다. 입력 전압(Vin_r 및 Vin_s)을 초기화한 직후에서는, 참조 전류(Ir)와 신호 전류(Is)가 동등하다. 예를 들면, Iconst를 20마이크로암페어(㎂)라고 하면, 참조 전류(Ir) 및 신호 전류(Is)는 모두 10마이크로암페어(㎂)가 된다.
그리고, 더미 화소 회로(260)가 차광되어 있는 한편으로, 유효 화소 회로(250)는 차광되어 있지 않기 때문에, 유효 화소 회로(250) 내의 포토다이오드(253)에 의해 전하가 생성된다.
P상 레벨이 판독시에 있어서 수직 주사 회로(230)는, 유효 화소 회로(250) 내의 전송 트랜지스터(252)를 오프 상태로 한다. 이 때문에, 통상은, 포토다이오드(253)의 전하가 부유 확산층에 전송되지 않고, 입력 전압(Vin_s)은 초기치인 채이다.
그러나, 태양의 아래에서 촬상한 때 등, 매우 광량이 많은 광이 입사되면, 포토다이오드(253)에서 대량의 전하가 발생하고, 전송 트랜지스터(252)의 포텐셜을 초과하여, 부유 확산층에 누출하는 일이 있다. 이 결과, 출력 전압(Vo)(P상 레벨)이 상승할 우려가 있다.
출력 전압(Vo)이, 다음 식에 의해 표시되는 제한 전압(Vclip _p) 보다도 낮은 경우에는, 바이패스 트랜지스터(221)의 게이트-소스 사이 전압이 임계치 전압 미만이기 때문에, 바이패스 트랜지스터(221)는 오프 상태이다.
Vclip _p=Vc+Rp×Is'+|Vth|
윗식에서 Vc는, 동상 노드(502)의 커먼 전압이고, 단위는 예를 들면, 볼트(V)이다. Rp는, 저항 소자(222)의 저항치이고, 단위는 예를 들면, 옴(Ω)이다. Is'는, Vclip _p에 대응하는 신호 전류이고, 단위는 예를 들면, 암페어(A)이다. Vth는, 바이패스 트랜지스터(221)의 임계치 전압이고, 단위는 예를 들면, 볼트(V)이다.
이 바이패스 트랜지스터(221)가 오프 상태(P상 레벨이 제한 전압(Vclip _p) 미만)인 경우에는, 바이패스 제어부(220)에 전류가 흐르지 않고, 신호 전류(Is)는, 증폭 트랜지스터(257)를 통하여 출력 노드(501)로부터 동상 노드(502)로 흐른다.
도 7은, 제1의 실시의 형태에서의 제한 후의 차동 증폭 회로에 흐르는 전류의 한 예를 도시하는 도면이다. 출력 전압(Vo)이 제한 전압(Vclip _p)에 달하면, 바이패스 트랜지스터(221)의 게이트-소스 사이 전압이 임계치 전압을 초과하여, 바이패스 트랜지스터(221)가 온 상태로 천이한다. 이에 의해, 출력 노드(501)와 동상 노드(502)가 바이패스 트랜지스터(221)를 통하여 접속(바이패스)되고, 바이패스 제어부(220)에 신호 전류(Is')가 흐른다. 이때, P형 트랜지스터(211)로부터는 Ir'(=2I-Is')가 공급된다.
정전류원(213)에 흐르는 전류(=Is'+Ir')는 일정하기 때문에, 증폭 트랜지스터(257)에는 전류가 흐르지 않게 된다. 이 때문에, 출력 전압(Vo)의 상승은 정지하고, 제한 전압(Vclip _p)으로 고정(환언하면, 클립)된다.
그리고, P상 레벨의 다음에 D상 레벨을 판독할 때에 수직 주사 회로(230)는, 스위치(223)를 열림상태로 하고 스위치(225)를 닫힘상태로 한다. 이에 의해, D상 레벨은, 다음 식으로에 나타내는 제한 전압(Vclip _d)으로 고정된다. 또한, 제한 전압(Vclip_p 및 Vclip _d)은, 증폭 트랜지스터가 포화 영역에서 동작하는 상한 전압 이하인 것이 바람직하다.
Vclip _d=Vc+Rd×Is'+|Vth|
윗식에서의 Rd는, 저항 소자(224)의 저항치이고, 단위는 예를 들면, 옴(Ω)이다. 전술한 바와 같이, Rp 및 Rd는 다른 값이기 때문에, D상 레벨은, P상 레벨과 다른 값에 클립된다.
여기서, 바이패스 제어부(220)를 마련하지 않는 구성을 비교례로서 상정한다. 이 비교례라도, 매우 강한 광이 입사된 때에 포토다이오드(253)에서 대량의 전하가 발생하고, 전송 트랜지스터(252)의 포텐셜을 초과하여, 부유 확산층에 누출하는 일이 있다. 이 결과, 출력 전압(Vo)(P상 레벨)이 상승한다.
그러나, 바이패스 제어부(220)가 없는 비교례에서는 P상 레벨이 제한되지 않기 때문에, P상 레벨이 전원 전압(Vdd)에 가까운 값까지 상승할 수 있다. 이 P상 레벨의 다음에 D상 레벨이 생성되지만, 고조도하에서는, 마찬가지로 전원 전압(Vdd)에 가까운 값의 D상 레벨이 생성된다. 이와 같이 P상 레벨과 D상 레벨이 동등하면, CDS 처리에서, 그들의 차분이 「0」에 가까워지고, 강한 광이 입사하였음에도 불구하고, 흑레벨의 화소 데이터가 출력된다. 즉, 흑점 현상이 생긴다.
이에 대해, 고체 촬상 소자(200)에서는, 바이패스 제어부(220)가 출력 노드와 동상 노드를 바이패스하여 P상 레벨을 제한 전압(Vclip _p) 이하로 제한하기 때문에, 강한 광이 입사하여도 P상 레벨과 D상 레벨이 같은 정도로 되지 않는다. 이에 의해, 흑점 현상을 해소할 수 있다.
또한, 제한 전압(Vclip _p 및 Vclip _d)을, 증폭 트랜지스터가 포화 영역에서 동작한 상한 전압 이하에 하지 않으면, 강한 광이 입사한 때에 출력 전압(Vo)의 진폭이 매우 커질 우려가 있다. 출력 전압(Vo)의 진폭이 크면, 증폭 트랜지스터(257)가 포화 영역 이외의 동작 범위(선형 영역이나 컷오프 영역)가 되는 일이 있다. 이 경우에는, 다음의 판독까지, 증폭 트랜지스터(257)가 포화 영역으로 되돌아오기 위한 정정시간(靜定時間)이 필요하게 된다. 복수의 화상 데이터의 촬상시에는, 이 정정시간의 분만큼, 프레임 레이트가 저하되어 버린다.
그러나, 고체 촬상 소자(200)에서는, 포화 영역의 상한 전압 이하로 제한하고 있기 때문에, 출력 전압(Vo)의 진폭을 억제하여, 증폭 트랜지스터(257)를 포화 영역에서 동작시킬 있다. 이에 의해, 정정시간이 불필요하게 되고, 그 만큼, 프레임 레이트를 향상시킬 있다.
또한, 고체 촬상 소자(200)는, D상 레벨 및 P상 레벨의 양방을 제한하고 있지만, P상 레벨을 오버플로 게이트 등에 의해 제한할 수 있는 경우는, P상 레벨을 제한하지 않는 구성으로 하여도 좋다. P상 레벨을 제한하지 않는 경우는, P상측의 저항 소자(224) 및 스위치(225)가 불필요하게 된다.
[화소 회로의 동작례]
도 8은, 본 기술의 제1의 실시의 형태에서의 화소 회로의 구동 동작의 한 예를 도시하는 타이밍 차트이다. 타이밍 제어부(285)는, 노광 전에 카운터(275)의 계수치(CNT)를 초기치로 리셋한다. 또한, 수직 주사 회로(230)는, 선택한 행의 선택 신호(SEL_S)와, 선택 신호(SEL_D)를 하이 레벨로 하고 그 행의 노광 시작의 타이밍(Tr)부터 소정의 펄스 기간에 걸쳐서, 그 행의 리셋 신호(RST_S 및 RST_D)를 하이 레벨로 한다.
이 리셋시에, 차동 증폭 회로의 볼티지 팔로워 기능에 의해, 부유 확산층이 초기화되고, 차동 증폭 회로의 신호선(VSL_S)의 출력 전압(Vo)이 리셋 전압(Vrst)에 가까운 값(로우 레벨)이 된다. 신호선(RST_S 및 RST_D)이 로우 레벨이 된 때에 스위치 피드 스루에 의해 부유 확산층(265 및 255)의 전압이 내려가지만, 차동 증폭 회로의 동상 캔슬 효과에 의해 신호선(RST_S 및 RST_D)의 전압 변동은 억제된다.
또한, 타이밍(Tr) 직후의 타이밍(Tswp)에서, 수직 주사 회로(230)는, 전환 신호(SWP)를 하이 레벨로 하여 P상측의 스위치(223)를 닫힘상태로 제어한다. 이에 의해, P상 레벨은, 제한 전압(Vclip _p) 이하로 제한된다.
그리고, 타이밍(Tr)의 후의 타이밍(Tps)부터 Tpe까지의 기간에 걸쳐서 램프 신호가 상승하고, 카운터(275)에 의해, P상 레벨의 계수치(CNTp)가 계수된다. 즉, 칼럼 신호 처리부(270)에 의해 P상 레벨이 판독된다. 매우 강한 광이 입사한 경우에는, 전하가 포토다이오드로부터 부유 확산층에 누출하여, 신호선(VSL_S)의 출력 전압(Vo)(P상 레벨)이 리셋 후도 계속 상승하는 일이 있다. 바이패스 제어부(220)를 마련하지 않는 비교례에서는, P상 레벨이 제한되지 않기 때문에, 전원 전압(Vdd)에 가까운 값까지 달하는 일이 있다. 도 8에서의 굵은 점선은, 이 비교례의 출력 전압(Vo)의 변동의 한 예이다. 바이패스 제어부(220)를 마련하면, 동도면에서의 실선으로 도시하는 바와 같이, P상 레벨이 제한된다.
그리고, 부유 확산층의 리셋부터 노광 기간이 경과한 타이밍(Tswd)에서 수직 주사 회로(230)는, 전송 신호(TRG_S)를 펄스 기간에 걸쳐서 하이 레벨로 한다. 이에 의해, 부유 확산층에 전하가 전송되고, D상 레벨의 출력이 시작된다. 또한, 수직 주사 회로(230)는, 전환 신호(SWP)를 로우 레벨로 하고 전환 신호(SWD)를 하이 레벨로 하여 D상측의 스위치(225)를 닫힘상태로 제어한다. 이에 의해, D상 레벨은, 제한 전압(Vclip _d) 이하로 제한된다. 또한, 타이밍 제어부(285)는, 카운터(275)의 계수치의 부호를 반전시켜서 -CNTp로 한다.
여기서, 제한 전압(Vclip _p)과 제한 전압(Vclip _d)과의 전위차는, 예를 들면, 그들의 전위차에 대응하는 계수치(CNTd -p)가, 화소 데이터의 풀 코드를 초과하도록 설정된다. 예를 들면, AD 변환의 양자화 비트 수가 12비트로, 「0」 내지 「4095」의 계수치를 계수하는 경우에는, 전위차가 「4095」에 대응하는 레벨을 초과하도록 설정된다. 이와 같이 설정함에 의해, 고체 촬상 소자(200)는, 강한 광이 입사된 때에, 풀 코드(백(白))의 화소 데이터를 출력할 수 있다.
타이밍(Tswd)의 후의 타이밍(Tds)부터 타이밍(Tde)까지의 기간에 걸쳐서 램프 신호가 상승하고, 카운터(275)에 의해 P상 레벨과 D상 레벨과의 차분의 계수치(CNTd-p)가 계수된다. 이 차분의 데이터는 화소 데이터로서 판독된다.
바이패스 제어부(220)를 마련하지 않는 비교례에서는, D상 레벨도 제한되지 않기 때문에, D상 레벨도 전원 전압(Vdd)에 가까운 값까지 상승한다. 그리고, P상 레벨과 D상 레벨과의 차분이 거의「0」이 되어, 흑레벨에 가까운 화소 데이터가 출력되어 버린다. 즉, 흑점 현상이 생긴다.
이에 대해, 고체 촬상 소자(200)는, 바이패스 제어부(220)에 의해, P상 레벨을 제한하기 때문에, 흑점 현상을 억제할 수 있다. 또한, P상 레벨 및 D상 레벨을 포화 동작 영역의 상한 전압 이하로 제한하기 때문에, 출력 전압(Vo)의 진폭을 억제하여, 증폭 트랜지스터(257)를 포화 영역에서 동작시킬 있다. 이에 의해, 정정시간이 불필요하게 되고, 그 만큼, 프레임 레이트를 향상시킬 있다.
도 9는, 제1의 실시의 형태에서의 고체 촬상 소자(200)의 동작의 한 예를 도시하는 플로우 차트이다. 이 동작은, 예를 들면, 화상 데이터를 촬상시키기 위한 조작(셔터 버튼의 압하 등)이 행하여진 때에 시작한다.
수직 주사 회로(230)는, 미선택의 어느 하나의 행을 선택하고(스텝 S901), 그 행의 부유 확산층의 전압을 리셋한다(스텝 S902). 그리고, 차동 증폭 회로는, 제한 전압(Vclip _p) 이하로 제한한 P상 레벨을 출력하고(스텝 S903), 노광 기간 경과 후로 제한 전압(Vclip _d) 이하로 제한한 D상 레벨을 출력한다(스텝 S904). 칼럼 신호 처리부(270)는, P상 레벨 및 D상 레벨의 차분을 화소 데이터로서 출력한다(스텝 S905).
수직 주사 회로(230)는, 선택한 행이 최종행인지의 여부를 판단한다(스텝 S906). 최종행이 아닌 경우에(스텝 S906 : No), 수직 주사 회로(230)는, 스텝 S901 이후를 반복하여 실행한다. 한편, 최종행인 경우에(스텝 S906 : Yes), 수직 주사 회로(230)는, 촬상 처리를 종료한다. 또한, 복수매의 화상 데이터를 촬상할 때에는, 스텝 S901 내지 S906의 처리가 촬상의 종료까지 반복하여 실행된다.
이와 같이, 본 기술의 제1의 실시의 형태에 의하면, P상 레벨이 제한 전압에 달하면 바이패스 제어부(220)가 출력 노드와 동상 노드를 접속하여 신호 전류를 흐르게 하기 때문에, 강한 광이 입사된 때라도 P상 레벨을 제한 전압 이하로 제한할 수 있다. 이에 의해, P상 레벨과 D상 레벨이 가까운 값으로 되어 버리려 그들의 차분의 화소 데이터가 「0」(흑레벨)이 되어 버린다는 흑점 현상의 발생을 방지할 수 있다.
[제1의 변형례]
상술한 제1의 실시의 형태에서는, 바이패스 제어부(220)는, 2개의 저항 소자(222 및 224)에 의해, 출력 전압(Vo)을 서로 다른 2개의 제한 전압으로 제한하고 있다. 그러나, 이들의 저항 소자를 마련하지 않고서, 2개의 제한 전압으로 출력 전압을 제한하는 것도 가능하다. 이 제1의 실시의 형태의 제1의 변형례의 바이패스 제어부(220)는, 바이패스 제어부(220)에 저항 소자를 마련하지 않고서, 2개의 제한 전압에 의한 제한을 실현한 점에서 제1의 실시의 형태와 다르다.
도 10은, 제1의 실시의 형태의 제1의 변형례에서의 차동 증폭 회로의 한 구성례를 도시하는 회로도이다. 이 제1의 변형례의 바이패스 제어부(220)는, 저항 소자(222 및 224) 대신에 바이패스 트랜지스터(226)를 구비하는 점에서 제1의 실시의 형태와 다르다.
바이패스 트랜지스터(226)는, 예를 들면, P형의 MOS 트랜지스터이고, 그 게이트 및 드레인이 단락되어, 소스는, 신호선(VSL_S)에 접속된다. 또한, 바이패스 트랜지스터(226)의 임계치 전압은, 바이패스 트랜지스터(221)의 임계치 전압과 다르다. 또한, 바이패스 트랜지스터(221 및 226)는, 특허청구의 범위에 기재된 제1 및 제2의 바이패스 트랜지스터의 한 예이다. 또한, 바이패스 트랜지스터(226)는, N형의 트랜지스터라도 좋다.
또한, 스위치(223)는, 바이패스 트랜지스터(221)의 드레인에 접속되고, 스위치(225)는, 바이패스 트랜지스터(226)의 드레인에 접속된다.
또한, 바이패스 트랜지스터(221 및 226)의 각각의 임계치 전압을 Vthp 및 Vthd로 하면, 제한 전압(Vclip _p 및 Vclip _d)은 다음 식에 의해 표시된다.
Vclip _p=Vc+|Vthp|
Vclip _d=Vc+|Vthd|
이와 같이, 본 기술의 제1의 실시의 형태의 제1의 변형례에 의하면, 임계치 전압이 다른 바이패스 트랜지스터(221 및 226)가 임계치 전압을 제한하기 때문에, 저항 소자를 마련한 일 없이 2개의 제한 전압에 의한 제한을 실현할 수 있다.
[제2의 변형례]
상술한 제1의 실시의 형태에서는, 바이패스 제어부(220)는, 2개의 저항 소자(222 및 224)에 의해, 출력 전압(Vo)을 서로 다른 2개의 제한 전압으로 제한하고 있다. 그러나, 이들의 저항 소자를 마련하지 않고서, 2개의 제한 전압으로 출력 전압을 제한할 수도 있다. 이 제1의 실시의 형태의 제2의 변형례의 바이패스 제어부(220)는, 바이패스 제어부(220)에 저항 소자를 마련하지 않고서, 2개의 제한 전압에 의한 제한을 실현한 점에서 제1의 실시의 형태와 다르다.
도 11은, 제1의 실시의 형태의 제2의 변형례에서의 차동 증폭 회로의 한 구성례를 도시하는 회로도이다. 이 제2의 변형례의 바이패스 제어부(220)는, 스위치(223), 스위치(225), 저항 소자(222 및 224) 대신에 셀렉터(227)를 구비하는 점에서 제1의 실시의 형태와 다르다.
셀렉터(227)는, 선택 신호(VSEL)에 따라, 전원 전압(Vdd), 바이어스 전압(Vbp) 및 바이어스 전압(Vbd)의 어느 하나를 선택하여 바이패스 트랜지스터(221)의 게이트에 출력하는 것이다. 바이어스 전압(Vbp) 및 바이어스 전압(Vbd)의 전압은 서로 다르다. 또한, 바이어스 전압(Vbp) 및 바이어스 전압(Vbd)의 전압은, 모두 전원 전압(Vdd)과 커먼 전압(Vc) 사이의 값으로 설정된다. 이들의 바이어스 전압은, 커먼 전압(Vc)보다 높은 것이 바람직하다. 바이어스 전압을 커먼 전압(Vc)보다 높게 함에 의해, 증폭 트랜지스터(257)를 포화 동작 영역에서 동작시킬 있다.
수직 주사 회로(230)는, 선택 신호(VSEL)에 의해 P상 레벨의 판독 기간에서 바이어스 전압(Vbp)을 출력시키고, D상 레벨의 판독 기간에서 바이어스 전압(Vbd)을 출력시킨다. 또한, 수직 주사 회로(230)는, 그들의 기간 이외에서 전원 전압(Vdd)을 출력시킨다.
또한, 제한 전압(Vclip _p 및 Vclip _d)은 다음 식에 의해 표시된다.
Vclip _p=Vc+Vbp-|Vth|
Vclip _d=Vc+Vbd-|Vth|
도 12는, 제1의 실시의 형태의 제2의 변형례에서의 화소 회로의 구동 동작의 한 예를 도시하는 타이밍 차트이다. 동 도면에서의 1점 쇄선은, 셀렉터(227)가 출력한 전압의 변동을 나타낸다.
수직 주사 회로(230)는, P상 레벨 판독 전의 타이밍(Tswp)에 있어서 선택 신호(VSEL)에 의해, 셀렉터(227)가 출력하는 전압을 전원 전압(Vdd)으로부터 바이어스 전압(Vbp)으로 변경시킨다. 그리고, 수직 주사 회로(230)는, D상 레벨 판독 전의 타이밍(Tswd)에서 선택 신호(VSEL)에 의해, 셀렉터(227)가 출력하는 전압을 바이어스 전압(Vbd)으로 변경시킨다.
이와 같이, 본 기술의 제1의 실시의 형태의 제2의 변형례에 의하면, 바이패스 제어부(220)는, 다른 2개의 바이어스 전압의 인가에 의해 다른 2개의 제한 전압으로 출력 전압을 제한하기 때문에, 저항 소자를 마련하는 일 없이 2개의 제한 전압에 의한 제한을 실현할 수 있다.
<2. 제2의 실시의 형태>
상술한 제1의 실시의 형태에서는, 더미 화소 회로(260)를 M행째에만 배치하고 있는데, 이 배치에서는, M-1행째 이외의 유효 화소 회로(250)와 더미 화소 회로(260)와의 거리가 떨어저 버린다. 유효 화소 회로(250)와 더미 화소 회로(260)가 인접하지 않는 차동 증폭 회로 내의 소자의 특성의 편차는, 유효 화소 회로(250)와 더미 화소 회로(260)가 인접하는 경우와 비교하여 커지고, 화상 데이터에서 노이즈원(源)이 될 수 있다. 이 때문에, 노이즈를 저감하는 관점에서, 더미 화소 회로(260)를 유효 화소 회로(250)에 인접하는 위치에 배치하는 것이 바람직하다. 이 제2의 실시의 형태의 고체 촬상 소자(200)는, 더미 화소 회로와 유효 화소 회로를 인접하여 배치한 점에서 제1의 실시의 형태와 다르다.
도 13은, 제2의 실시의 형태에서의 고체 촬상 소자(200)의 한 구성례를 도시하는 블록도이다. 이 제2의 실시의 형태의 고체 촬상 소자(200)는, 신호 전환부(290)를 또한 구비하는 점에서 제1의 실시의 형태와 다르다.
도 14는, 제2의 실시의 형태에서의 화소 어레이부(240)의 한 구성례를 도시하는 블록도이다. 제2의 실시의 형태의 화소 어레이부(240)에는, 홀수행에 홀수행 화소 회로(251)가 배치되고, 짝수행에 짝수행 화소 회로(261)가 배치된다. 이들의 화소 회로는, 모두 차광되어 있지 않다.
홀수행 화소 회로(251)는, 칼럼 신호 처리부(270)에 의해 신호가 판독되는 유효 화소의 회로이다. 한편, 짝수행 화소 회로(261)는, 신호가 판독되지 않는 더미 화소의 회로이다.
또한, 1행마다 유효 화소와 더미 화소를 교대로 배치하고 있지만, 유효 화소와 더미 화소가 인접하는 것이라면, 이 구성으로 한정되지 않는다. 예를 들면, 4k 및 4k+3(k는 정수)행에 유효 화소를 배치하고, 4k+1 및 4k+2행에 더미 화소를 배치하여도 좋다.
도 15는, 제2의 실시의 형태에서의 차동 증폭 회로의 한 구성례를 도시하는 회로도이다. 이 제2의 실시의 형태의 전원 공급부(210)는, 차동 입력 제한부(300)를 또한 구비하는 점에서 제1의 실시의 형태와 다르다.
차동 입력 제한부(300)는, 짝수행 화소 회로(261)(더미 화소)측의 신호선(VSL_E)의 출력 전압을 제한 전압 이하로 제한하는 것이다. 더미측의 출력 전압(환언하면, 한 쌍의 차동 출력 전압의 일방)은, 예를 들면, 그 한 쌍의 차동 출력 전압의 타방(Vo)의 P상 레벨에 대한 제한 전압(Vclip _p)과 같은 정도의 전압 이하로 제한된다. 이 차동 입력 제한부(300)는, P형 트랜지스터(301), 저항 소자(302) 및 스위치(303)를 구비한다.
P형 트랜지스터는, 다이오드 접속되어 있고, P형 트랜지스터(211)의 소스와 저항 소자(302)의 사이에 삽입된다. 스위치(303)는, 저항 소자(302)와 정전류원(213) 사이의 경로를 전환 신호(SWR)에 따라 개폐하는 것이다.
또한, 신호 전환부(290)는, 스위치(291, 292, 293 및 294)를 구비한다. 스위치(291)는, 선택 신호(SWR)에 따라, 선택 트랜지스터(266)의 드레인의 접속처를 P형 트랜지스터(211)와 P형 트랜지스터(212)의 어느 하나로 전환하는 것이다. 스위치(292)는, 선택 신호(SWR)에 따라, 선택 트랜지스터(256)의 드레인의 접속처를 P형 트랜지스터(211)와 P형 트랜지스터(212)의 어느 하나로 전환하는 것이다.
스위치(293)는, 선택 신호(SWR)에 따라, 리셋 트랜지스터(264)의 드레인의 접속처를 리셋 전압(Vrst)의 전원과 P형 트랜지스터(212)의 어느 하나로 전환하는 것이다. 스위치(294)는, 선택 신호(SWR)에 따라, 리셋 트랜지스터(254)의 드레인의 접속처를 리셋 전압(Vrst)의 전원과 P형 트랜지스터(212)의 어느 하나로 전환하는 것이다.
수직 주사 회로(230)는, 홀수행을 구동하는 경우에 선택 신호(SWR)에 의해 스위치(303)를 닫힘상태로 제어하고, 선택 트랜지스터(266)의 접속처를 P형 트랜지스터(211)로 제어하고, 선택 트랜지스터(256)의 접속처를 P형 트랜지스터(212)로 제어한다. 또한, 수직 주사 회로(230)는, 홀수행의 구동시에 리셋 트랜지스터(264)의 접속처를 리셋 전압(Vrst)으로 제어하고, 리셋 트랜지스터(254)의 접속처를 P형 트랜지스터(212)로 제어한다. 이 제어에 의해, 차동 증폭 회로의 접속 구성은, 제1의 실시의 형태와 마찬가지로 된다.
한편, 짝수행을 구동하는 경우에 수직 주사 회로(230)는, 선택 신호(SWR)에 의해 스위치(303)를 열림상태로 제어하고, 선택 트랜지스터(266)의 접속처를 P형 트랜지스터(212)로 제어하고, 선택 트랜지스터(256)의 접속처를 P형 트랜지스터(211)로 제어한다. 또한, 수직 주사 회로(230)는, 짝수행의 구동시에 리셋 트랜지스터(264)의 접속처를 P형 트랜지스터(212)로 제어하고, 리셋 트랜지스터(254)의 접속처를 리셋 전압(Vrst)로 제어한다. 이 제어에 의해, 홀수행의 선택 트랜지스터 및 리셋 트랜지스터의 접속처와, 짝수행의 선택 트랜지스터 및 리셋 트랜지스터의 접속처가 교체되다.
또한, 홀수행 화소 회로(251)는, 전송 신호(TRG_O), 리셋 신호(RST_O) 및 선택 신호(SEL_O)에 의해 제어되고, 짝수행 화소 회로(261)는, 전송 신호(TRG_E), 리셋 신호(RST_E) 및 선택 신호(SEL_E)에 의해 제어된다.
도 16은, 제2의 실시의 형태에서의 홀수행 화소 회로(251)의 구동 동작의 한 예를 도시하는 타이밍 차트이다. 홀수행의 구동시에 수직 주사 회로(230)는, 전환 신호(SWR)를 로우 레벨로 하여 차동 증폭 회로의 접속 구성을 제1의 실시의 형태와 마찬가지로 하고, 스위치(303)를 닫힘상태로 한다. 스위치(303)를 닫힘상태로 함에 의해, 더미 화소(짝수 행)의 신호선(VSL_E)의 레벨은, 유효 화소(홀수 행)의 P상 레벨에 대한 제한 전압 이하로 제한된다. 이와 같이 더미측의 신호선(VSL_E)의 전압을 제한하는 것은, 더미 화소를 차광하고 있지 않기 때문이다. 더미 화소를 차광하지 않는 것은, 전술한 바와 같이, 더미 화소와 유효 화소를 교대로 배열한 구성에서는, 더미 화소만을 차광하는 것은 곤란한 이유에 의한다.
홀수행의 전송 신호(TRG_O), 리셋 신호(RST_O) 및 선택 신호(SEL_O)의 송신 타이밍은, 제1의 실시의 형태의 유효 화소와 마찬가지이다. 짝수 몇 줄기의 전송 신호(TRG_O), 리셋 신호(RST_O) 및 선택 신호(SEL_O)의 송신 타이밍은, 제1의 실시의 형태의 더미 화소와 마찬가지이다.
도 17은, 제2의 실시의 형태에서의 짝수행 화소 회로(261)의 구동 동작의 한 예를 도시하는 타이밍 차트이다. 수직 주사 회로(230)는, 전환 신호(SWR)를 하이 레벨로 하여 선택 트랜지스터 및 리셋 트랜지스터의 접속처를 전환한다. 또한, D상 레벨 판독 직전의 전송 타이밍(Tswd)부터 펄스 기간에 걸쳐서, 수직 주사 회로(230)는, 홀수행의 전송 신호(TRG_E)만을 하이 레벨로 한다.
이와 같이, 본 기술의 제2의 실시의 형태에 의하면, 유효 화소와 더미 화소를 인접하여 교대로 배치하였기 때문에, 더미 화소에 인접하지 않는 유효 화소가 존재하는 제1의 실시의 형태와 비교하여, 소자 특성의 편차를 작게 하여 노이즈를 저감할 수 있다.
또한, 상술한 실시의 형태는 본 기술을 구현화하기 위한 한 예를 나타냈던 것이고, 실시의 형태에서의 사항과, 특허청구의 범위에서의 발명 특정 사항은 각각 대응 관계를 갖는다. 마찬가지로, 특허청구의 범위에서의 발명 특정 사항과, 이것과 동일 명칭을 붙인 본 기술의 실시의 형태에서의 사항은 각각 대응 관계를 갖는다. 단, 본 기술은 실시의 형태로 한정되는 것이 아니고, 그 요지를 일탈하지 않는 범위에서 실시의 형태에 여러가지의 변형을 행함에 의해 구현화할 수 있다.
또한, 여기에 기재된 효과는 반드시 한정되는 것이 아니고, 본 개시 중에 기재된 어느 하나의 효과라도 좋다.
또한, 본 기술은 이하와 같은 구성도 취할 수 있다.
(1) 한 쌍의 차동 입력 전압의 일방에 응한 신호 전류를 출력 노드로부터 동상 노드에 공급하여 상기 신호 전류에 응한 출력 전압을 생성하는 신호측 증폭 트랜지스터와,
상기 한 쌍의 차동 입력 전압의 타방에 응한 참조 전류를 상기 동상 노드에 공급하는 참조측 증폭 트랜지스터와,
상기 동상 노드에서 합류하는 상기 신호 전류 및 상기 참조 전류의 합을 일정하게 제어하는 정전류원과,
상기 출력 전압이 소정의 제한 전압에 달한 경우에는 상기 출력 노드와 상기 동상 노드를 접속하여 상기 제한 전압에 응한 값의 상기 신호 전류를 상기 동상 노드에 공급하는 바이패스 제어부를 구비하는 고체 촬상 소자.
(2) 유효 화소 회로 및 더미 화소 회로 중 상기 유효 화소 회로로부터의 신호를 판독하여 소정의 신호 처리를 행하는 신호 처리부를 또한 구비하고,
상기 신호측 증폭 트랜지스터는, 상기 유효 화소 회로에 배치되고, 상기 참조측 증폭 트랜지스터는, 상기 더미 화소 회로에 배치되는 상기 (1) 기재의 고체 촬상 소자.
(3) 상기 더미 화소 회로는, 차광되는 상기 (2) 기재의 고체 촬상 소자.
(4) 상기 더미 화소 회로는, 차광되지 않고, 상기 유효 화소 회로에 인접하여 배치되는 상기 (2) 기재의 고체 촬상 소자.
(5) 상기 바이패스 제어부는, 상기 출력 노드에 소스가 접속된 바이패스 트랜지스터를 구비하는 상기 (1)부터 (4)의 어느 하나에 기재된 고체 촬상 소자.
(6) 상기 신호측 증폭 트랜지스터는, P상 레벨을 상기 출력 전압으로서 출력한 후에 상기 P상 레벨과 다른 D상 레벨을 상기 출력 전압으로서 출력하고,
상기 제한 전압은, 상기 P상 레벨을 제한하는 P상 제한 전압과 상기 D상 레벨을 제한하는 D상 제한 전압을 포함하는 상기 (5) 기재의 고체 촬상 소자.
(7) 상기 바이패스 제어부는, 상기 바이패스 트랜지스터에 병렬로 접속된 제1 및 제2의 저항 소자를 또한 구비하고,
상기 바이패스 트랜지스터의 게이트 및 드레인은 단락되고,
상기 제1의 저항 소자의 저항치는, 상기 P상 제한 전압에 응한 값이고, 상기 제2의 저항 소자의 저항치는, 상기 D상 제한 전압에 응한 값인 상기 (6) 기재의 고체 촬상 소자.
(8) 상기 바이패스 트랜지스터는, 임계치 전압이 다른 제1 및 제2의 바이패스 트랜지스터를 포함하고,
상기 제1 및 제2의 바이패스 트랜지스터의 게이트 및 드레인은 단락되고,
상기 제1의 바이패스 트랜지스터의 임계치 전압은, 상기 P상 제한 전압에 응한 값이고, 상기 제2의 바이패스 트랜지스터의 임계치 전압은, 상기 D상 제한 전압에 응한 값인 상기 (6) 기재의 고체 촬상 소자.
(9) 상기 바이패스 제어부는, 전원 전압과 서로 다른 제1 및 제2의 바이어스 전압의 어느 하나를 선택하여 상기 바이패스 트랜지스터의 게이트에 공급하는 셀렉터를 또한 구비하고,
상기 제1의 바이어스 전압은, 상기 P상 제한 전압에 응한 값이고, 상기 제2의 바이어스 전압은, 상기 D상 제한 전압에 응한 값인 상기 (6) 기재의 고체 촬상 소자.
(10) 한 쌍의 차동 입력 전압의 일방에 응한 신호 전류를 출력 노드로부터 동상 노드에 공급하여 상기 신호 전류에 응한 출력 전압을 생성하는 신호측 증폭 트랜지스터와,
상기 한 쌍의 차동 입력 전압의 타방에 응한 참조 전류를 상기 동상 노드에 공급하는 참조측 증폭 트랜지스터와,
상기 동상 노드에서 합류하는 상기 신호 전류 및 상기 참조 전류의 합을 일정하게 제어하는 정전류원과,
상기 출력 전압이 소정의 제한 전압에 달한 경우에는 상기 출력 노드와 상기 동상 노드를 접속하여 상기 제한 전압에 응한 값의 상기 신호 전류를 상기 동상 노드에 공급하는 바이패스 제어부와,
상기 출력 전압의 신호로부터 생성된 화상 데이터에 대해 소정의 화상 처리를 행하는 화상 처리부를 구비하는 전자 기기.
(11) 한 쌍의 차동 입력 전압의 일방에 응한 신호 전류를 출력 노드로부터 동상 노드에 공급하여 상기 신호 전류에 응한 출력 전압을 생성하는 신호측 증폭 트랜지스터와, 상기 한 쌍의 차동 입력 전압의 타방에 응한 참조 전류를 상기 동상 노드에 공급하는 참조측 증폭 트랜지스터와, 상기 동상 노드에서 합류하는 상기 신호 전류 및 상기 참조 전류의 합을 일정하게 제어하는 정전류원을 구비하는 차동 증폭 회로가, 상기 출력 전압을 생성하는 출력 전압 생성 스텝과,
상기 출력 전압이 소정의 제한 전압에 달한 경우에는 상기 출력 노드와 상기 동상 노드를 접속하여 상기 제한 전압에 응한 값의 상기 신호 전류를 상기 동상 노드에 공급하는 바이패스 제어 스텝을 구비하는 고체 촬상 소자의 제어 방법.
100 : 전자 기기
110 : 촬상 렌즈
120 : 디지털 시그널 프로세서
130 : 프레임 메모리
140 : 기록 장치
150 : 표시 장치
160 : 전원 회로
170 : 조작 회로
180 : 버스
200 : 고체 촬상 소자
210 : 전원 공급부
211, 212, 301 : P형 트랜지스터
213 : 정전류원
220 : 바이패스 제어부
221, 226 : 바이패스 트랜지스터
222, 224, 302 : 저항 소자
223, 225, 291, 292, 293, 294, 303 : 스위치
227 : 셀렉터
230 : 수직 주사 회로
240 : 화소 어레이부
250 : 유효 화소 회로
251 : 홀수행 화소 회로
252, 262 : 전송 트랜지스터
253, 263 : 포토다이오드
254, 264 : 리셋 트랜지스터
255, 265 : 부유 확산층
256, 266 : 선택 트랜지스터
257, 267 : 증폭 트랜지스터
260 : 더미 화소 회로
261 : 짝수행 화소 회로
270 : 칼럼 신호 처리부
271 : 램프 신호 생성 회로
272, 273 : 콘덴서
274 : 컴퍼레이터
275 : 카운터
276 : 데이터 유지부
280 : 수평 주사 회로
285 : 타이밍 제어부
290 : 신호 전환부
300 : 차동 입력 제한부

Claims (11)

  1. 한 쌍의 차동 입력 전압의 일방에 응한 신호 전류를 출력 노드로부터 동상 노드에 공급하여 상기 신호 전류에 응한 출력 전압을 생성하는 신호측 증폭 트랜지스터와,
    상기 한 쌍의 차동 입력 전압의 타방에 응한 참조 전류를 상기 동상 노드에 공급하는 참조측 증폭 트랜지스터와,
    상기 동상 노드에서 합류하는 상기 신호 전류 및 상기 참조 전류의 합을 일정하게 제어하는 정전류원과,
    상기 출력 전압이 소정의 제한 전압에 달한 경우에는 상기 출력 노드와 상기 동상 노드를 접속하여 상기 제한 전압에 응한 값의 상기 신호 전류를 상기 동상 노드에 공급하는 바이패스 제어부를 구비하고,
    상기 바이패스 제어부는, 상기 출력 노드에 소스가 접속된 바이패스 트랜지스터를 구비하고,
    상기 신호측 증폭 트랜지스터는, P상 레벨을 상기 출력 전압으로서 출력한 후에 상기 P상 레벨과 다른 D상 레벨을 상기 출력 전압으로서 출력하고,
    상기 제한 전압은, 상기 P상 레벨을 제한하는 P상 제한 전압과 상기 D상 레벨을 제한하는 D상 제한 전압을 포함하는 것을 특징으로 하는 고체 촬상 소자.
  2. 제1항에 있어서,
    유효 화소 회로 및 더미 화소 회로 중 상기 유효 화소 회로로부터의 신호를 판독하여 소정의 신호 처리를 행하는 신호 처리부를 또한 구비하고,
    상기 신호측 증폭 트랜지스터는, 상기 유효 화소 회로에 배치되고, 상기 참조측 증폭 트랜지스터는, 상기 더미 화소 회로에 배치되는 것을 특징으로 하는 고체 촬상 소자.
  3. 제2항에 있어서,
    상기 더미 화소 회로는, 차광되는 것을 특징으로 하는 고체 촬상 소자.
  4. 제2항에 있어서,
    상기 더미 화소 회로는, 차광되지 않고, 상기 유효 화소 회로에 인접하여 배치되는 것을 특징으로 하는 고체 촬상 소자.
  5. 제1항에 있어서,
    상기 바이패스 제어부는, 상기 바이패스 트랜지스터에 병렬로 접속된 제1 및 제2의 저항 소자를 또한 구비하고,
    상기 바이패스 트랜지스터의 게이트 및 드레인은 단락되고,
    상기 제1의 저항 소자의 저항치는, 상기 P상 제한 전압에 응한 값이고, 상기 제2의 저항 소자의 저항치는, 상기 D상 제한 전압에 응한 값인 것을 특징으로 하는 고체 촬상 소자.
  6. 제1항에 있어서,
    상기 바이패스 트랜지스터는, 임계치 전압이 다른 제1 및 제2의 바이패스 트랜지스터를 포함하고,
    상기 제1 및 제2의 바이패스 트랜지스터의 게이트 및 드레인은 단락되고,
    상기 제1의 바이패스 트랜지스터의 임계치 전압은, 상기 P상 제한 전압에 응한 값이고, 상기 제2의 바이패스 트랜지스터의 임계치 전압은, 상기 D상 제한 전압에 응한 값인 것을 특징으로 하는 고체 촬상 소자.
  7. 제1항에 있어서,
    상기 바이패스 제어부는, 전원 전압과 서로 다른 제1 및 제2의 바이어스 전압의 어느 하나를 선택하여 상기 바이패스 트랜지스터의 게이트에 공급하는 셀렉터를 또한 구비하고,
    상기 제1의 바이어스 전압은, 상기 P상 제한 전압에 응한 값이고, 상기 제2의 바이어스 전압은, 상기 D상 제한 전압에 응한 값인 것을 특징으로 하는 고체 촬상 소자.
  8. 한 쌍의 차동 입력 전압의 일방에 응한 신호 전류를 출력 노드로부터 동상 노드에 공급하여 상기 신호 전류에 응한 출력 전압을 생성하는 신호측 증폭 트랜지스터와,
    상기 한 쌍의 차동 입력 전압의 타방에 응한 참조 전류를 상기 동상 노드에 공급하는 참조측 증폭 트랜지스터와,
    상기 동상 노드에서 합류하는 상기 신호 전류 및 상기 참조 전류의 합을 일정하게 제어하는 정전류원과,
    상기 출력 전압이 소정의 제한 전압에 달한 경우에는 상기 출력 노드와 상기 동상 노드를 접속하여 상기 제한 전압에 응한 값의 상기 신호 전류를 상기 동상 노드에 공급하는 바이패스 제어부와,
    상기 출력 전압의 신호로부터 생성된 화상 데이터에 대해 소정의 화상 처리를 행하는 화상 처리부를 구비하고,
    상기 바이패스 제어부는, 상기 출력 노드에 소스가 접속된 바이패스 트랜지스터를 구비하고,
    상기 신호측 증폭 트랜지스터는, P상 레벨을 상기 출력 전압으로서 출력한 후에 상기 P상 레벨과 다른 D상 레벨을 상기 출력 전압으로서 출력하고,
    상기 제한 전압은, 상기 P상 레벨을 제한하는 P상 제한 전압과 상기 D상 레벨을 제한하는 D상 제한 전압을 포함하는 것을 특징으로 하는 전자 기기.
  9. 삭제
  10. 삭제
  11. 삭제
KR1020177033653A 2016-04-15 2017-02-27 고체 촬상 소자, 전자 기기, 및, 고체 촬상 소자의 제어 방법 KR102649389B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-081956 2016-04-15
JP2016081956 2016-04-15
PCT/JP2017/007397 WO2017179319A1 (ja) 2016-04-15 2017-02-27 固体撮像素子、電子機器、および、固体撮像素子の制御方法

Publications (2)

Publication Number Publication Date
KR20180134277A KR20180134277A (ko) 2018-12-18
KR102649389B1 true KR102649389B1 (ko) 2024-03-20

Family

ID=60041623

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177033653A KR102649389B1 (ko) 2016-04-15 2017-02-27 고체 촬상 소자, 전자 기기, 및, 고체 촬상 소자의 제어 방법

Country Status (7)

Country Link
US (4) US10477125B2 (ko)
EP (2) EP3445042B1 (ko)
JP (2) JP6904257B2 (ko)
KR (1) KR102649389B1 (ko)
CN (2) CN113382188A (ko)
TW (2) TWI726070B (ko)
WO (1) WO2017179319A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190110009A1 (en) 2016-03-30 2019-04-11 Nikon Corporation Image sensor, image-capturing apparatus, and semiconductor memory
JP6904257B2 (ja) 2016-04-15 2021-07-14 ソニーグループ株式会社 固体撮像素子、電子機器、および、固体撮像素子の制御方法
JP6991704B2 (ja) * 2016-10-26 2022-01-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその制御方法、並びに電子機器
JP2018082295A (ja) * 2016-11-16 2018-05-24 キヤノン株式会社 撮像装置及び撮像システム
KR20200138737A (ko) 2018-04-04 2020-12-10 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 장치
JP2019186804A (ja) * 2018-04-13 2019-10-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置および固体撮像素子の制御方法
JP7148269B2 (ja) * 2018-05-02 2022-10-05 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および撮像装置
WO2020003646A1 (ja) * 2018-06-27 2020-01-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP7005459B2 (ja) * 2018-09-13 2022-01-21 株式会社東芝 固体撮像素子
US11128307B2 (en) * 2018-10-30 2021-09-21 Omnivision Technologies, Inc. Circuit and method for control of counter start time
TWI728504B (zh) * 2018-11-13 2021-05-21 日商索尼半導體解決方案公司 固體攝像元件、固體攝像裝置及電子機器
JP7329963B2 (ja) 2019-05-17 2023-08-21 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
US11570424B2 (en) * 2019-06-24 2023-01-31 Infineon Technologies Ag Time-of-flight image sensor resolution enhancement and increased data robustness using a binning module
WO2021106478A1 (ja) * 2019-11-29 2021-06-03 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
CN114374805A (zh) * 2020-10-14 2022-04-19 深圳市鸿飞精密科技有限公司 图像传感器及电子设备
JP2023033710A (ja) * 2021-08-30 2023-03-13 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、
US11683604B1 (en) * 2022-02-23 2023-06-20 Omnivision Technologies, Inc. Circuit and method for image artifact reduction in high-density, highpixel-count, image sensor with phase detection autofocus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010057137A (ja) * 2008-08-29 2010-03-11 Canon Inc 撮像装置及び撮像システム

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4252247B2 (ja) * 2002-02-28 2009-04-08 富士通マイクロエレクトロニクス株式会社 感度を上げることができるｃｍｏｓイメージセンサ
JP2005101870A (ja) * 2003-09-24 2005-04-14 Sanyo Electric Co Ltd 信号調整回路
JP4144535B2 (ja) * 2004-03-03 2008-09-03 ソニー株式会社 固体撮像装置、画素信号読出方法
JP2006238283A (ja) 2005-02-28 2006-09-07 Matsushita Electric Ind Co Ltd Ｍｏｓ型固体撮像装置
US7483067B2 (en) * 2005-04-15 2009-01-27 Micron Technology, Inc. Column-parallel sigma-delta analog-to-digital conversion for imagers
JP4363390B2 (ja) 2005-10-04 2009-11-11 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP2007195033A (ja) 2006-01-20 2007-08-02 Olympus Corp 固体撮像装置
JP4194633B2 (ja) * 2006-08-08 2008-12-10 キヤノン株式会社 撮像装置及び撮像システム
JP5074808B2 (ja) * 2007-04-11 2012-11-14 キヤノン株式会社 光電変換装置及び撮像システム
JP4935486B2 (ja) * 2007-04-23 2012-05-23 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、固体撮像装置の信号処理方法および撮像装置
JP4281822B2 (ja) 2007-05-11 2009-06-17 ソニー株式会社 固体撮像装置、撮像装置
JP5108713B2 (ja) 2008-10-10 2012-12-26 パナソニック株式会社 固体撮像装置及び撮像装置
JP5203913B2 (ja) 2008-12-15 2013-06-05 キヤノン株式会社 光電変換装置、撮像システム、及び光電変換装置の駆動方法
JP5517503B2 (ja) * 2009-06-24 2014-06-11 キヤノン株式会社 固体撮像装置
JP2011229120A (ja) * 2010-03-30 2011-11-10 Sony Corp 固体撮像装置、固体撮像装置の信号処理方法、及び、電子機器
JP2011239068A (ja) * 2010-05-07 2011-11-24 Toshiba Corp 固体撮像装置
JP6052622B2 (ja) 2011-04-22 2016-12-27 パナソニックＩｐマネジメント株式会社 固体撮像装置及びその駆動方法
JP6150457B2 (ja) * 2011-05-12 2017-06-21 キヤノン株式会社 固体撮像装置、固体撮像装置の駆動方法、固体撮像システム
JP2014239266A (ja) * 2011-09-29 2014-12-18 パナソニック株式会社 固体撮像装置およびその駆動方法
JP6029286B2 (ja) * 2012-02-17 2016-11-24 キヤノン株式会社 光電変換装置および撮像システム
JP6319946B2 (ja) * 2013-04-18 2018-05-09 キヤノン株式会社 固体撮像装置及び撮像システム
KR102105619B1 (ko) * 2013-10-30 2020-04-28 에스케이하이닉스 주식회사 입력 공통모드 전압 샘플링 기반의 차동 증폭기 및 그를 이용한 비교기
JP6541347B2 (ja) * 2014-03-27 2019-07-10 キヤノン株式会社 固体撮像装置および撮像システム
JP6385190B2 (ja) * 2014-08-04 2018-09-05 キヤノン株式会社 光電変換装置の駆動方法、光電変換装置、および撮像システム
JP6546457B2 (ja) * 2015-06-19 2019-07-17 ブリルニクス インク 固体撮像装置およびその駆動方法、電子機器
JP6904257B2 (ja) 2016-04-15 2021-07-14 ソニーグループ株式会社 固体撮像素子、電子機器、および、固体撮像素子の制御方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010057137A (ja) * 2008-08-29 2010-03-11 Canon Inc 撮像装置及び撮像システム

Also Published As

Publication number Publication date
US10645318B2 (en) 2020-05-05
US20190394413A1 (en) 2019-12-26
CN113382188A (zh) 2021-09-10
WO2017179319A1 (ja) 2017-10-19
US10972689B2 (en) 2021-04-06
US10348986B2 (en) 2019-07-09
JP2021141621A (ja) 2021-09-16
US20200228735A1 (en) 2020-07-16
CN107683603B (zh) 2021-05-14
EP3445042A1 (en) 2019-02-20
EP3846449A1 (en) 2021-07-07
EP3445042B1 (en) 2021-03-31
JPWO2017179319A1 (ja) 2019-02-21
US10477125B2 (en) 2019-11-12
US20180146154A1 (en) 2018-05-24
TWI771962B (zh) 2022-07-21
JP6904257B2 (ja) 2021-07-14
TW201739042A (zh) 2017-11-01
TWI726070B (zh) 2021-05-01
US20180184023A1 (en) 2018-06-28
EP3445042A4 (en) 2019-09-18
CN107683603A (zh) 2018-02-09
KR20180134277A (ko) 2018-12-18
TW202127650A (zh) 2021-07-16

Similar Documents

Publication Publication Date Title
KR102649389B1 (ko) 고체 촬상 소자, 전자 기기, 및, 고체 촬상 소자의 제어 방법
US11758305B2 (en) Comparator, ad converter, solid-state imaging device, electronic apparatus, and method of controlling comparator
US11165980B2 (en) Imaging apparatus, imaging system, imaging apparatus driving method, and imaging system driving method
US20150222831A1 (en) Imaging apparatus and imaging system
US20150122975A1 (en) Solid-state imaging apparatus
US11601610B2 (en) Image sensor
WO2011083541A1 (ja) 固体撮像装置および撮像装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right