KR102611616B1 - 보호 필름 및 그의 첩착 방법, 및 반도체 부품의 제조 방법 - Google Patents

보호 필름 및 그의 첩착 방법, 및 반도체 부품의 제조 방법 Download PDF

Info

Publication number
KR102611616B1
KR102611616B1 KR1020217031634A KR20217031634A KR102611616B1 KR 102611616 B1 KR102611616 B1 KR 102611616B1 KR 1020217031634 A KR1020217031634 A KR 1020217031634A KR 20217031634 A KR20217031634 A KR 20217031634A KR 102611616 B1 KR102611616 B1 KR 102611616B1
Authority
KR
South Korea
Prior art keywords
protective film
main surface
area
semiconductor wafer
support member
Prior art date
Application number
KR1020217031634A
Other languages
English (en)
Other versions
KR20210134023A (ko
Inventor
마사오 노가미
아키미쓰 모리모토
Original Assignee
미쓰이 가가쿠 토세로 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이 가가쿠 토세로 가부시키가이샤 filed Critical 미쓰이 가가쿠 토세로 가부시키가이샤
Publication of KR20210134023A publication Critical patent/KR20210134023A/ko
Application granted granted Critical
Publication of KR102611616B1 publication Critical patent/KR102611616B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/10—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the pressing technique, e.g. using action of vacuum or fluid pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/29—Laminated material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Fluid Mechanics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Seal Device For Vehicle (AREA)
  • Control And Other Processes For Unpacking Of Materials (AREA)
  • Window Of Vehicle (AREA)

Abstract

반도체 웨이퍼의 주면의 단차에 기인하는 불량의 발생을 억제할 수 있는 보호 필름의 첩착 방법, 반도체 부품의 제조 방법, 첩착 방법에 이용하는 보호 필름을 제공하는 것이고, 첩착 방법은, 반도체 웨이퍼(10)의 주면(10A)을 덮도록 보호 필름(20)을 배치하는 배치 공정과, 보호 필름(20)을 주면(10A)에 압부하여 첩착하는 첩착 공정을 구비하고, 주면(10A)은, 범프(11)가 배치된 제 1 영역(12)과, 주면(10A)의 주연의 적어도 일부를 포함하는 영역임과 함께, 범프(11)가 배치되어 있지 않은 영역인 제 2 영역(13)을 가지며, 첩착 공정은, 보호 필름(20)을 그 두께 방향으로 압축하는 압축 공정을 포함하고, 압축 공정은, 보호 필름(20)을 주면(10A)에 압부하기 위한 압압 부재(32)와, 제 2 영역(13)의 외주연을 따라 설치되는 지지 부재(33)를 사용하여 행해진다.

Description

보호 필름 및 그의 첩착 방법, 및 반도체 부품의 제조 방법
본 발명은, 반도체 웨이퍼로부터 반도체 부품을 제조할 때, 반도체 웨이퍼의 주면(主面)에 첩착(貼着)하는 보호 필름 및 그의 첩착 방법, 및 그 보호 필름의 첩착 방법을 포함하는 반도체 부품의 제조 방법에 관한 것이다.
반도체 웨이퍼는, 회로 등이 형성된 표면을 주면, 이 주면과 반대 측의 면을 이면(裏面)으로 한 경우, 반도체 부품의 제조 시에, 백 그라인딩 공정에서 이면이 연삭되어, 원하는 두께로 된다. 이 백 그라인딩 공정은, 반도체 웨이퍼의 주면에 보호 필름을 첩착하고, 보호 필름을 개재시켜 주면을 척 테이블에 흡착 고정 등을 하여 실시된다.
보호 필름은, 통상, 기층(基層)과, 점착재층을 갖고 있다. 이 보호 필름의 일반적인 첩착 방법으로서, 점착재층이 주면과 접촉하도록 보호 필름을 반도체 웨이퍼의 주면 상에 배치한 후, 첩부 롤러 등을 사용하여 기층에 소정의 힘을 가하여, 점착재층을 주면에 압부(押付)하는 방법이 채용되고 있다.
근년, 많은 반도체 웨이퍼는, 반도체 부품의 고밀도화에 대한 요청으로부터, 주면에 범프나 마이크로일렉트로메커니컬 시스템(MEMS)이 마련되어, 주면이 요철 형상으로 되어 있다. 이와 같은 요철 형상의 주면에 전술한 일반적인 보호 필름의 첩착 방법을 채용하는 경우, 주면에 압부된 보호 필름의 표면은, 주면의 요철을 따라서 요철 형상이 되어 버려, 여러 가지 불량이 발생해 버린다. 그래서, 보호 필름으로서, 요철 흡수성 수지층이나 단차 흡수층 등을 마련하여, 요철 추종성을 향상시키는 것에 의해, 요철이 표면에 생기기 어려워지도록 궁리되고 있다(특허문헌 1 참조).
일본 특허공개 2000-17239호 공보
전술한 반도체 웨이퍼에 있어서, 범프 등은, 반드시 주면의 전체 영역에 마련되어 있는 것은 아니다. 즉, 반도체 웨이퍼 중에는, 범프 등이 마련된 요철의 영역과, 범프 등이 마련되어 있지 않은 평탄한 영역의 양방의 영역을 주면에 갖는 것이 존재한다.
예를 들면, 반도체 웨이퍼로서, 시리얼 번호나 제조 번호를 각인 등을 할 목적으로, 주면의 주연부(周緣部)에 범프가 배치되어 있지 않은 영역을 고의로 마련한 것이 존재한다(도 1(a)의 「부호 13B」를 참조).
그리고, 상기의 반도체 웨이퍼의 주면에는, 요철의 영역과, 평탄한 영역 사이에, 요철의 영역을 고(高)로 하고, 평탄한 영역을 저(低)로 하는 단차가 생겨 버린다.
도 8은, 상기의 단차를 주면(10A)에 갖는 반도체 웨이퍼(10)에, 보호 필름(20)을 일반적인 첩착 방법으로 첩착한 경우의 설명도이다.
보호 필름(20)은, 요철 흡수층(23)에 의해, 제 1 영역(12)에서 범프(11)에 의한 요철을 흡수하기에는 충분 이상의 수지 체적량(이하, 「육량(肉量)」이라고도 한다)을 갖고 있지만, 제 1 영역(12)과 제 2 영역(13) 사이의 단차를 메우기에는 육량이 부족하여, 단차를 다 메울 수 없는 경우가 있다.
특히, 전술한 시리얼 번호나 제조 번호를 각인 등을 할 목적으로 주면(10A)에 마련된 제 2 영역(13)은, 사이즈(주면(10A)에서 차지하는 면적)도 커서, 이 사이즈의 제 2 영역(13) 전체에서 단차를 메우기에는, 보호 필름(20)의 육량이 현저하게 부족하다.
또한, 도 8 중에 화살표로 나타낸 바와 같이, 보호 필름(20)의 육부(肉部)(요철 흡수층(23))는, 반도체 웨이퍼(10)의 주면(10A)의 주연보다도 더 외측으로 벗어나도록 유동하지만, 일반적인 첩착 방법은, 이러한 육부의 유동을 규제하는 수단을 갖고 있지 않다.
따라서, 제 2 영역(13)에서 단차를 메우는 데 보호 필름(20)의 육량이 부족한 점에서, 보호 필름(20)의 표면에는, 단차를 따른 함몰이나 우묵한 곳 등의 결함(24)이 형성되어 버린다.
전술한 백 그라인딩 공정에서 주면을 흡착 고정할 때, 결함(24)의 부분에서 보호 필름(20)은, 척 테이블로부터 들뜬 상태가 되어, 진공이 깨지기 쉬워지기 때문에, 백 그라인딩 공정에서 배큐엄 에러, 즉 반도체 웨이퍼의 척 테이블로의 흡착 불량을 발생시킬 가능성이 있다.
또한, 배큐엄 에러를 발생시키지 않는 경우라도, 결함(24)의 부분에서 보호 필름(20)은, 척 테이블로부터 들뜬 상태가 되어, 백 그라인딩 공정의 실시 시에 이면 측으로부터 가해지는 외력을 충분히 버틸 수 없다. 이 때문에, 백 그라인딩 공정 실시 후의 반도체 웨이퍼에 크랙이나 깨짐, 혹은 눈에 보이지 않는 마이크로크랙이 발생할 가능성이 있다.
전술한 바와 같이, 반도체 웨이퍼의 주면에 생긴 단차는, 요철 흡수성 수지층 등이 마련된 보호 필름을 사용하더라도 여전히, 일반적인 보호 필름의 첩착 방법으로는 메울 수 없다. 이 때문에, 보호 필름의 표면에는, 단차를 따른 함몰이나 우묵한 곳 등이 형성되어 버려, 백 그라인딩 공정에서 배큐엄 에러나 크랙이 발생하는 등과 같은 불량이 발생해 버린다는 문제가 있었다.
본 발명은 상기 문제를 감안하여 이루어진 것으로, 반도체 웨이퍼의 주면의 단차에 기인하는 불량의 발생을 억제할 수 있는 보호 필름 및 그의 첩착 방법, 및 반도체 부품의 제조 방법을 제공하는 것이다.
상기의 문제점을 해결하는 수단으로서, 본 발명은 이하와 같다.
[1] 제 1 발명의 보호 필름의 첩착 방법은, 반도체 웨이퍼의 주면을 덮도록 보호 필름을 배치하는 배치 공정과, 상기 보호 필름을 상기 주면에 압부하여 첩착하는 첩착 공정을 구비하는 보호 필름 첩착 방법으로서,
상기 주면은, 범프가 배치된 제 1 영역과, 해당 주면의 주연의 적어도 일부를 포함하는 영역임과 함께, 범프가 배치되어 있지 않은 영역인 제 2 영역을 갖고,
상기 첩착 공정은, 상기 보호 필름을 그 두께 방향으로 압축하는 압축 공정을 포함하고,
상기 압축 공정은, 상기 보호 필름을 상기 주면에 압부하기 위한 압압 부재와, 상기 제 2 영역의 외주연을 따라 설치되는 지지 부재를 사용하여 행해지는 것을 요지로 한다.
[2] 제 1 발명의 보호 필름의 첩착 방법에서는, 상기 배치 공정은, 상기 보호 필름의 연부(緣部)가, 상기 제 2 영역의 상기 주연으로부터 외측으로 돌출되도록 상기 보호 필름을 배치하는 공정이고,
상기 압축 공정은, 상기 지지 부재에 상기 연부를 지지시켜, 상기 지지 부재와 상기 압압 부재 사이에 상기 연부를 끼우는 것에 의해, 상기 연부를 압축하는 공정인 것으로 할 수 있다.
[3] 제 1 발명의 보호 필름의 첩착 방법에서는, 상기 지지 부재에 있어서, 상기 보호 필름의 상기 연부를 지지하는 지지면은, 상기 주면에 대해서 평행하거나, 또는 상기 주면 측을 향하도록 경사진 것으로 할 수 있다.
[4] 제 1 발명의 보호 필름의 첩착 방법에서는, 상기 반도체 웨이퍼의 상기 주면과 상기 압압 부재의 압압면의 클리어런스를 C1로 하고, 상기 지지 부재의 상기 지지면과 상기 압압 부재의 상기 압압면의 클리어런스를 C2로 한 경우에, C1>C2인 것으로 할 수 있다.
[5] 제 1 발명의 보호 필름의 첩착 방법에서는, 상기 배치 공정은, 상기 보호 필름의 연부가, 상기 지지 부재보다도 내주 측에 위치하도록 상기 보호 필름을 배치하는 공정이고, 상기 압축 공정은, 상기 압압 부재와 상기 주면 사이에 끼우는 것에 의한 상기 보호 필름의 상기 제 2 영역의 외주 방향으로의 팽출을, 상기 지지 부재의 내주면으로 막고, 상기 연부를 상기 압압 부재와 상기 지지 부재의 내주면과 상기 주면으로 압축하는 공정인 것으로 할 수 있다.
[6] 제 1 발명의 보호 필름의 첩착 방법에서는, 상기 보호 필름은, 유동성 또는 가소성을 발현할 수 있는 층을 가질 수 있다.
[7] 제 1 발명의 보호 필름의 첩착 방법에서는, 상기 압축 공정은, 상기 보호 필름을 가열하여, 상기 유동성 또는 상기 가소성을 발현시킨 상태에서 행할 수 있다.
[8] 제 1 발명의 보호 필름의 첩착 방법에서는, 상기 범프의 평균 높이를 H1로 하고, 상기 보호 필름의 평균 두께를 H2로 한 경우에, 0.5≤H2/H1인 것으로 할 수 있다.
[9] 제 2 발명의 반도체 부품의 제조 방법은, 제 1 발명의 보호 필름의 첩착 방법을 포함하는 것을 요지로 한다.
[10] 제 3 발명의 보호 필름은, 제 1 발명의 보호 필름의 첩착 방법에 이용되는 것을 요지로 한다.
[11] 제 4 발명의 보호 필름 첩착 방법은, 보호 필름을 가공하여 가공 완료 필름을 얻는 가공 공정과,
반도체 웨이퍼의 주면을 덮도록 상기 가공 완료 필름을 배치하는 배치 공정과,
상기 가공 완료 필름을 상기 주면에 압부하여 첩착하는 첩착 공정을 구비하는 보호 필름 첩착 방법으로서,
상기 주면은, 범프가 배치된 제 1 영역과, 해당 주면의 주연의 적어도 일부를 포함하고, 범프가 배치되어 있지 않은 영역인 제 2 영역을 가지며,
상기 가공 공정은, 상기 보호 필름에 두께가 상이한 부위를 형성하여 상기 가공 완료 필름을 얻는 공정이고,
상기 배치 공정은, 상기 가공 완료 필름의 상기 두께가 상이한 부위 중 두께가 상대적으로 두꺼운 영역을, 상기 제 2 영역에 대응시켜 배치하는 공정인 것을 요지로 한다.
[12] 제 4 발명의 보호 필름의 첩착 방법에서는, 상기 보호 필름은, 유동성 또는 가소성을 발현할 수 있는 층을 가질 수 있다.
[13] 제 4 발명의 보호 필름의 첩착 방법에서는, 상기 가공 공정은, 상기 보호 필름을 가열하여, 상기 유동성 또는 상기 가소성을 발현시킨 상태에서 행할 수 있다.
[14] 제 4 발명의 보호 필름의 첩착 방법에서는, 상기 범프의 평균 높이를 H1로 하고, 상기 보호 필름의 평균 두께를 H2로 한 경우에, 0.5≤H2/H1인 것으로 할 수 있다.
[15] 제 5 발명의 반도체 부품의 제조 방법은, 제 4 발명의 보호 필름의 첩착 방법을 포함하는 것을 요지로 한다.
[16] 제 6 발명의 보호 필름은, 제 4 발명의 보호 필름의 첩착 방법에 이용되는 것을 요지로 한다.
제 1 발명 및 제 4 발명의 보호 필름의 첩착 방법에 의하면, 반도체 웨이퍼의 주면에 범프의 유무에 의한 단차가 존재하는 경우, 이 단차를 억제 또는 해소하도록 보호 필름을 첩착할 수 있다. 그 결과, 보호 필름의 표면을 대략 평탄하게 할 수 있어, 반도체 웨이퍼의 주면의 단차에 기인하는 불량의 발생을 억제할 수 있다.
제 2 발명 및 제 5 발명의 반도체 부품의 제조 방법에 의하면, 반도체 웨이퍼의 주면의 단차에 기인하는 불량의 발생을 억제할 수 있다. 그 결과, 효율 좋게 반도체 부품의 제조를 행할 수 있다.
제 3 발명 및 제 6 발명의 보호 필름에 의하면, 반도체 웨이퍼의 주면의 단차에 기인하는 불량의 발생을 억제할 수 있다. 그 결과, 효율 좋게 반도체 부품의 제조를 행할 수 있다.
[도 1] 본 발명의 첩착 방법에 제공되는 반도체 웨이퍼를 설명하는 (a)는 평면도, (b)는 도 1(a)의 1B-1B 지시선에 있어서의 확대 측단면도이다.
[도 2] 본 발명에 따른 보호 필름을 설명하는 확대 측단면도이다.
[도 3] 제 1 발명의 첩착 방법에 따른 첩착 장치를 설명하는 (a)는 평면도, (b)는 확대 측단면도이다.
[도 4] 제 1 발명의 첩착 방법에 따른 배치 공정을 설명하는 (a)는 평면도, (b)는 확대 측단면도이다.
[도 5] 제 1 발명의 첩착 방법에 따른 첩착 공정을 설명하는 확대 측단면도이다.
[도 6] 제 1 발명의 첩착 방법에 따른 압축 공정을 설명하는 확대 측단면도이다.
[도 7] 제 1 발명의 첩착 방법에 따른 보호 필름이 첩착된 반도체 웨이퍼를 설명하는 확대 측단면도이다.
[도 8] 통상의 첩착 방법에 따른 보호 필름이 첩착된 반도체 웨이퍼를 설명하는 확대 측단면도이다.
[도 9] 제 1 발명의 첩착 방법에 따른 지지 부재의 변경예를 설명하는 확대 측단면도이다.
[도 10] 실시예에 있어서 보호 필름 표면의 요철을 측정한 결과를 설명하는 그래프이다.
[도 11] 본 발명의 첩착 방법에 제공되는 반도체 웨이퍼의 다른 예를 설명하는 (a)는 평면도, (b)는 도 11(a)의 11B-11B 지시선에 있어서의 확대 측단면도이다.
[도 12] 제 1 발명의 첩착 방법에 따른 것으로, (a), (b)는, 압압 부재에 대한 반도체 웨이퍼의 클리어런스 C1과 지지 부재의 클리어런스 C2의 관계를 설명하는 확대 측단면도이다.
[도 13] 제 1 발명의 첩착 방법에 따른 것으로, (a)는 배치 공정을 설명하는 확대 측단면도이고, (b)는 압축 공정을 설명하는 확대 측단면도이다.
[도 14] 제 4 발명의 첩착 방법에 따른 가공 공정을 설명하는 (a)는 측단면도, (b)는 확대 측단면도이다.
[도 15] 제 4 발명의 첩착 방법에 따른 배치 공정을 설명하는 확대 측단면도이다.
[도 16] 제 4 발명의 첩착 방법에 따른 첩착 공정을 설명하는 확대 측단면도이다.
[도 17] 제 4 발명의 첩착 방법에 따른 가공 공정의 다른 예를 설명하는 (a), (b)는, 확대 측단면도이다.
이하, 본 발명을, 도면을 참조하면서 설명한다. 여기에서 나타내는 사항은 예시적인 것 및 본 발명의 실시형태를 예시적으로 설명하기 위한 것이고, 본 발명의 원리와 개념적인 특징을 가장 유효하고 또한 쉽게 이해할 수 있는 설명이라고 생각되는 것을 제공할 목적으로 기술한 것이다. 이 점에서, 본 발명의 근본적인 이해를 위해서 필요하고, 어느 정도 이상으로 본 발명의 구조적인 상세를 나타내는 것을 의도하고는 있지 않은, 도면과 합친 설명에 의해 본 발명의 몇몇 형태가 실제로 어떻게 구현화되는지를 당업자에게 분명하게 하는 것이다.
[1] 첩착 방법(제 1 실시형태)
본 첩착 방법은, 제 1 발명에 따른 제 1 실시형태이고, 반도체 웨이퍼(10)의 주면(10A)을 보호하는 보호 필름(20)의 첩착 방법이다.
이 첩착 방법은, 반도체 웨이퍼(10)의 주면(10A)을 덮도록 보호 필름(20)을 배치하는 배치 공정 S1(도 4(b) 참조)과, 보호 필름(20)을 주면(10A)에 압부하여 첩착하는 첩착 공정 S2(도 5 참조)를 구비한다.
반도체 웨이퍼(10)의 주면(10A)은, 범프(11)가 배치된 제 1 영역(12)과, 주면(10A)의 주연의 적어도 일부를 포함하는 영역임과 함께, 범프(11)가 배치되어 있지 않은 영역인 제 2 영역(13)을 갖는다(도 1(a), (b) 참조).
그리고, 첩착 공정 S2는, 보호 필름(20)을 그 두께 방향으로 압축하는 압축 공정 S3을 포함한다(도 6 참조). 이 압축 공정 S3은, 보호 필름(20)을 주면(10A)에 압부하기 위한 압압 부재(32)와, 제 2 영역(13)의 외주연을 따라 설치되는 지지 부재(33)를 사용하여 행해진다.
본 첩착 방법에 의해 보호 필름(20)이 첩착된 반도체 웨이퍼(10)가, 백 그라인딩 공정에서 원하는 얇기로 되고, 개편화되어, 여러 가지 가공이 실시되는 것에 의해, 반도체 웨이퍼(10)로부터 반도체 부품이 제조된다.
즉, 본 첩착 방법(제 1 실시형태)은, 제 2 발명에 따른 반도체 부품의 제조 방법에 포함되는 것이다.
본 첩착 방법에 제공되는 반도체 웨이퍼(10)는, 표리 양면 중 어느 한쪽에 범프(11)를 갖는 것이고, 이 반도체 웨이퍼(10)에서 범프(11)를 갖는 측의 전체면을 주면(10A)으로 한다(도 1(b) 참조).
본 첩착 방법은, 배치 공정 S1, 첩착 공정 S2 및 압축 공정 S3을 실행 가능한 첩착 장치(30)(도 3 참조)를 사용하여 실시할 수 있다.
상기의 압압 부재(32) 및 지지 부재(33)는, 첩착 장치(30)에 마련할 수 있다.
본 첩착 방법에 있어서, 첩착 공정 S2는, 보호 필름(20)을 그 두께 방향으로 압축하는 압축 공정 S3을 포함한다. 이 압축 공정 S3은, 보호 필름(20)을 주면(10A)에 압부하기 위한 압압 부재(32)와, 주면(10A)의 제 2 영역(13)의 외주연을 따라 설치되는 지지 부재(33)를 사용하여 행해진다.
압축 공정 S3에 있어서, 두께 방향으로 압축된 보호 필름(20)은, 유동성 또는 가소성을 발현하는 층(요철 흡수층(23))이 단차나 요철을 따라 적절히 유동하여, 단차나 요철을 메우는 육부의 편향을 발생시킨다.
또한, 압압 부재(32) 및 지지 부재(33)를 사용하여 압축 공정 S3을 행하는 경우, 주면(10A)의 주연보다도 더 외측으로 향하려고 하는 보호 필름(20)의 육부의 유동이 규제된다.
그리고, 상기와 같이 보호 필름(20)의 육부의 유동이 규제됨으로써, 주면(10A)의 제 2 영역(13) 상에 보호 필름(20)의 육부(요철 흡수층(23))가 두껍게 편향됨으로써, 주면(10A)의 단차가 메워져, 보호 필름(20)의 표면은 평탄해진다.
[2] 반도체 웨이퍼
본 첩착 방법에 따른 반도체 웨이퍼(10)는, 재료, 형상에 대하여 특별히 한정되지 않지만, 통상은 규소(실리콘)를 재료로 이용하여 원판상으로 형성되어 있다.
도 1(a), (b)에 나타내는 바와 같이, 이 반도체 웨이퍼(10)는, 주면(10A)에 복수의 범프(11)를 갖고 있다.
여기에서, 주면(10A)은, 범프(11)를 갖는 반도체 웨이퍼(10)에 있어서의 범프(11)가 마련된 측의 전체면이다. 이 주면(10A)에는, 반도체 웨이퍼(10)의 표면과, 범프(11)의 표면이 포함된다. 또한, 이 반도체 웨이퍼(10)에 있어서, 주면(10A)의 반대 측의 면은, 이면으로 한다.
이 주면(10A)은, 범프(11)가 배치된 제 1 영역(12)과, 범프(11)가 배치되어 있지 않은 제 2 영역(13)을 갖는다.
이 중 제 2 영역(13)은, 주연 영역(13A)과, 블랭크 영역(13B)을 갖는다.
상기 중, 주연 영역(13A)은, 반도체 웨이퍼(10)의 주연을 이루는 영역이다(즉, 주면(10A)의 주연을 이루는 영역이다). 일반적으로, 반도체 웨이퍼(10)는, 그 주연의 치핑이나 깨짐을 막을 목적으로, 해당 주연에 면취부(14)가 마련되어 있고(도 1(b) 및 도 11(b) 참조), 이 면취부(14)를 포함하는 영역이 주연 영역(13A)이다. 이 때문에, 면취부(14)를 포함하는 주연 영역(13A)은, 범프가 배치되어 있지 않다.
한편, 블랭크 영역(13B)은, 범프를 배치하는 것이 가능하지만, 실제로는 범프가 배치되어 있지 않은 영역이다. 구체적으로, 블랭크 영역(13B)은, 제 2 영역(13)으로부터 주연 영역(13A)을 제외한 영역이다.
전술한 각 영역의 형상(평면 형상)은 한정되지 않지만, 예를 들면, 제 1 영역(12)은, 주면(10A)의 대략 중앙 부분에 있어서, 도 1(a)에 예시되는 바와 같이, 평면시(平面視)에서 대략 원형상으로 마련할 수 있다. 또한, 제 1 영역(12)은, 주면(10A)의 대략 중앙 부분에 있어서, 도 11(a)에 예시되는 바와 같이, 평면시에서 다각형상으로 마련할 수 있다.
한편, 제 1 영역(12) 및 제 2 영역(13)을 알기 쉽게 하기 위해, 이들 영역의 경계선을 도 1(a) 및 도 11(a) 중에 이점쇄선으로 나타낸다.
또한, 제 2 영역(13)은, 예를 들면, 도 1(a) 및 도 11(a)에 예시되는 바와 같이, 제 1 영역(12)을 둘러싼 형상으로 마련할 수 있다.
또, 제 2 영역(13)을 구성하는 주연 영역(13A)의 형상은, 예를 들면, 제 1 영역(12)을 내측에 에워싸도록, 평면시에서 대략 원환상으로 할 수 있다(도 1 및 도 11 참조).
블랭크 영역(13B)의 형상(평면 형상)은, 도 1(a)에 예시되는 바와 같이, 궁형(弓型)으로 할 수 있다. 즉, 주면(10A)의 좌측부에서 주연 영역(13A)이 해당 주면(10A)의 중심을 향하여 활 형상으로 확장되어 마련된 블랭크 영역(13B)으로 할 수 있다. 이와 같은 블랭크 영역(13B)은, 반도체 웨이퍼(10)의 시리얼 번호나 제조 번호 등의 각종 정보를 표시(예를 들면, 각인 등)할 목적으로 이용할 수 있다. 따라서, 도 1(a)의 궁형의 블랭크 영역(13B)은, 식별 영역이라고 할 수도 있다.
또한, 블랭크 영역(13B)의 형상(평면 형상)은, 도 11(a)에 예시되는 바와 같이, 제 1 영역(12)의 주위를 전후좌우의 사방으로부터 둘러싸는 형상으로 할 수 있다. 보다 구체적으로, 블랭크 영역(13B)의 형상은, 4개의 원호형상이 이어진 형상으로 할 수 있다. 이와 같은 블랭크 영역(13B)은, 예를 들면, 제품화 시에 에러가 생기기 쉬운 등의 이유로부터, 범프(11)가 배치되지 않는 영역으로서 이용할 수 있다.
또, 도 11(a)의 블랭크 영역(13B)은, 반도체 웨이퍼(10)로부터 잘라내는 칩의 사이즈가 큰 경우에 형성되는 영역이라고 할 수도 있다. 즉, 칩의 사이즈가 작은 경우, 제 1 영역(12)은, 도 1(a)의 평면시에서 대략 원형상이 된다. 한편, 칩의 사이즈가 큰 경우, 제 1 영역(12)은, 도 11(a)의 평면시에서 대략 다각형상이 된다. 그리고, 제 1 영역(12)이 평면시에서 대략 다각형상이 되면, 이 제 1 영역(12)의 주위를 둘러싸도록, 도 11(a)의 블랭크 영역(13B)이 형성된다. 도 11(a)의 블랭크 영역(13B)이 형성되는 경우, 칩의 사이즈는, 예를 들면, 100mm2 이상이다.
한편, 이후의 문중에서는, 이 블랭크 영역(13B)의 표면을, 「블랭크 영역 표면(101A)」이라고 기재한다.
주면(10A) 상에 있어서의 범프(11)의 평균 높이(H1)는, 특별히 한정되지 않고, 도금 범프, 볼 범프, 인쇄 범프 등과 같은 범프(11)의 종류에 따라서 임의로 설정할 수 있다. 통상, 주면(10A) 상에 있어서의 범프(11)의 평균 높이(H1)는, 바람직하게는 350μm 미만, 보다 바람직하게는 5∼250μm의 범위, 더 바람직하게는 10∼150μm의 범위로 된다.
주면(10A)의 전체 면적에 대한 제 2 영역(13)의 면적의 비율은, 특별히 한정되지 않고, 블랭크 영역(13B)의 사이즈에 따라 임의로 설정할 수 있지만, 바람직하게는 30% 미만, 보다 바람직하게는 23% 이하, 더 바람직하게는 15% 이하이다.
주면(10A)의 전체 면적에 대한 주연 영역(13A)의 면적의 비율은, 특별히 한정되지 않지만, 바람직하게는 10% 이하, 보다 바람직하게는 8% 이하, 더 바람직하게는 5% 이하이다.
또한, 주면(10A)의 전체 면적에 대한 블랭크 영역(13B)의 면적의 비율은, 특별히 한정되지 않고, 임의로 설정할 수 있지만, 바람직하게는 20% 이하, 보다 바람직하게는 15% 이하, 더 바람직하게는 10% 이하이다.
제 2 영역(13)에 있어서, 주연 영역(13A)과 블랭크 영역(13B)은, 모두 제 1 영역(12)과의 사이에 단차를 갖고 있고, 이 단차를 따른 함몰이나 우묵한 곳 등이 보호 필름(20)의 표면에 형성됨으로써, 배큐엄 에러의 발생이나 크랙, 깨짐의 발생 등과 같은 결함을 발생시킬 가능성을 갖는다.
주연 영역(13A)과 블랭크 영역(13B)을 비교한 경우, 블랭크 영역(13B)은, 주연 영역(13A)에 비해 주면(10A)의 전체 면적에 대한 면적의 비율이 크기 때문에, 주연 영역(13A)보다도 큰 함몰이나 우묵한 곳 등이 보호 필름(20)의 표면에 형성되기 쉬워, 상기의 결함을 발생시킬 가능성이 높다.
그래서, 이 이후의 기재에 있어서, 제 2 영역(13)은, 특별히 다른 언급이 없는 한 블랭크 영역(13B)을 예로 들어 설명한다.
[3] 보호 필름
본 첩착 방법에서 사용되는 보호 필름(20)은, 반도체 부품의 제조 방법에 이용되는 필름이고, 보다 구체적으로는 반도체 부품의 제조 방법에 있어서, 반도체 웨이퍼를 원하는 얇기로 하는 백 그라인딩 공정에 이용되는 필름이다.
즉, 본 보호 필름은, 제 3 발명에 따른 보호 필름이다.
도 2에 나타내는 바와 같이, 보호 필름(20)은, 기층(21)과, 점착재층(22)을 갖는 구성으로 할 수 있다.
보호 필름(20)은, 범프(11)에 의한 요철과 제 1 영역(12) 및 제 2 영역(13)의 고저차에 의한 단차를 해소한다는 관점에서, 유동성 또는 가소성을 발현할 수 있는 층을 갖는 것이 바람직하다. 본 실시형태의 보호 필름(20)은, 기층(21)과 점착재층(22) 사이에, 유동성 또는 가소성을 발현할 수 있는 층으로서 요철 흡수층(23)을 갖고 있다.
보호 필름(20)의 평균 두께(H2)는, 범프(11)에 의한 요철과 제 1 영역(12) 및 제 2 영역(13)의 고저차에 의한 단차를 적합하게 해소한다는 관점에서, 상기 범프(11)의 평균 높이(H1)와의 사이에서, 0.5≤H2/H1의 관계식을 만족시키는 것이 바람직하다.
H2/H1의 상한에 대하여, 보호 필름(20)이, 그의 육량으로, 범프(11)에 의한 요철과 제 1 영역(12) 및 제 2 영역(13)의 고저차에 의한 단차를 흡수하여 적합하게 해소한다는 관점에서는, 특별히 제한되지 않는다. 보호 필름(20)의 평균 두께(H2)가 증가하는 것에 의한 재료의 로스를 억제하고, 나아가 보호 필름(20)의 성형성을 적합하게 유지한다는 관점에서는, H2/H1은, 통상은 10 이하(H2/H1≤10), 바람직하게는 5 이하(H2/H1≤5), 보다 바람직하게는 4 이하(H2/H1≤4)이다.
구체적으로, 보호 필름(20)의 평균 두께(H2)는, 바람직하게는 30μm 이상, 보다 바람직하게는 100μm 이상, 더 바람직하게는 200μm 이상이다.
한편, 평균 높이(H1)는, 전체 범프수 중, 무작위로 선택된 1/10개의 범프의 실측 높이의 평균치인 것으로 한다. 또한, 평균 두께(H2)는, 서로 2cm 이상 떨어지도록 선택된 10개소의 필름의 실측 두께의 평균치인 것으로 한다.
이하, 보호 필름의 각 층에 대하여 설명한다.
(1) 기층
기층(21)은, 보호 필름(20)의 취급성이나 기계적 특성, 내열성 등의 특성을 향상시키는 것을 목적으로 하여 마련되는 층이다.
기층(21)에 사용되는 재료는, 백 그라인딩 공정에서 반도체 웨이퍼의 연삭 시에 가해지는 외력에 견딜 수 있는 기계적 강도를 갖는 것이면, 특별히 한정되지 않는다.
통상, 기층(21)의 재료로는, 합성 수지의 필름이 사용된다.
전술한 합성 수지로서는, 폴리에틸렌, 폴리프로필렌, 폴리(4-메틸-1-펜텐), 폴리(1-뷰텐) 등의 폴리올레핀; 폴리에틸렌 테레프탈레이트, 폴리뷰틸렌 테레프탈레이트 등의 폴리에스터; 나일론-6, 나일론-66, 폴리메타자일렌 아디프아마이드 등의 폴리아마이드; 폴리아크릴레이트; 폴리메타크릴레이트; 폴리염화 바이닐; 폴리에터이미드; 에틸렌·아세트산 바이닐 공중합체; 폴리아크릴로나이트릴; 폴리카보네이트; 폴리스타이렌; 아이오노머; 폴리설폰; 폴리에터설폰; 폴리페닐렌 에터 등으로부터 선택되는 1종 또는 2종 이상의 열가소성 수지를 들 수 있다.
이들 합성 수지 중에서도, 백 그라인딩 공정에서 반도체 웨이퍼를 적합하게 보호한다는 관점에서, 폴리프로필렌, 폴리에틸렌 테레프탈레이트, 폴리아마이드, 에틸렌·아세트산 바이닐 공중합체로부터 선택되는 1종 또는 2종 이상이 바람직하고, 폴리에틸렌 테레프탈레이트, 에틸렌·아세트산 바이닐 공중합체로부터 선택되는 1종 또는 2종 이상이 보다 바람직하다.
또한, 합성 수지 중에는 첨가제로서, 가소제, 연화제(광유 등), 충전제(탄산염, 황산염, 타이타늄산염, 규산염, 산화물(산화 타이타늄, 산화 마그네슘), 실리카, 탤크, 마이카, 클레이, 섬유 필러 등), 산화 방지제, 광 안정화제, 대전 방지제, 활제, 착색제 등을 첨가할 수 있다. 이들 첨가제는, 1종만을 이용해도 되고 2종 이상을 병용해도 된다.
전술한 필름은, 연신의 유무를 불문하고, 무연신 필름, 1축 연신 필름이나 2축 연신 필름 등의 연신 필름의 어느 것도 사용할 수 있지만, 기계적 강도의 향상이라는 관점에서, 연신 필름이 바람직하다.
또한, 필름은, 단층 필름, 복수의 층을 갖는 다층 필름의 어느 것도 사용할 수 있다.
기층(21)에는, 요철 흡수층(23) 등과의 접착성의 향상이라는 관점에서, 표면 처리된 필름을 사용하는 것이 바람직하다. 표면 처리의 구체예로서, 코로나 처리, 플라즈마 처리, 언더코트 처리, 프라이머 코트 처리 등을 들 수 있다.
기층(21)의 두께는, 특별히 한정되지 않지만, 양호한 특성을 얻는다는 관점에서, 바람직하게는 10∼200μm, 보다 바람직하게는 20∼150μm, 더 바람직하게는 30∼100μm이다.
(2) 점착재층
점착재층(22)은, 반도체 웨이퍼(10)의 주면(10A)에, 보호 필름(20)을 첩착하여 고정하는 것을 목적으로 하여 마련되는 층이다.
점착재층(22)의 재료는, 특별히 한정되지 않지만, 적어도 점착 주제를 포함하는 것이 사용된다. 이 점착 주제로서는, (메트)아크릴계 점착제, 실리콘계 점착제, 유레테인계 점착제, 고무계 점착제 등을 예시할 수 있다.
또한, 점착재층(22)의 재료는, 점착 주제 이외에, 가교제를 포함할 수 있다.
점착재층(22)의 재료로는, 에너지선에 의해 경화할 수 있는 에너지선 경화형 점착재, 에너지선에 의해 경화되지 않는 에너지선 비경화형 점착재의 어느 것도 사용할 수 있다. 이들 중에서도 에너지선 경화형 점착재는, 에너지선 조사에 의해 경화하여 점착력을 저하시킴으로써 주면(10A)으로부터 보호 필름(20)을 접착제 잔류 없이 박리할 수 있다는 관점에서, 점착재층(22)의 재료로서 바람직하다.
에너지선 경화형 점착재에 대하여, 에너지선의 종류는, 특별히 한정되지 않고, 자외선, 전자선, 적외선 등을 들 수 있다.
또한, 에너지선 경화형 점착재는, 점착 주제 외에, 분자 내에 탄소-탄소 이중 결합을 갖는 화합물과, 에너지선에 반응하여 경화성 화합물의 중합을 개시시킬 수 있는 광중합 개시제를 포함할 수 있다. 경화성 화합물은, 분자 중에 탄소-탄소 이중 결합을 갖고, 라디칼 중합에 의해 경화 가능한 모노머, 올리고머, 폴리머가 바람직하다.
점착재층(22)의 점착력은, 특별히 한정되지 않지만, 반도체 웨이퍼와의 양호한 접착성을 확보하면서, 박리 시에 반도체 웨이퍼에 대한 접착제 잔류를 억제할 수 있다는 관점에서, 실리콘 웨이퍼의 표면에 첩착하고 60분간 방치한 후, 실리콘 웨이퍼의 표면으로부터 박리할 때의, JIS Z0237에 준거하여 측정되는 실리콘 웨이퍼에 대한 점착력이(온도 23℃, 상대 습도 50%의 환경하에서 측정) 0.1∼10N/25mm인 것이 바람직하다. 점착력은, 보다 바람직하게는 0.2∼9N/25mm, 더 바람직하게는 0.3∼8N/25mm이다.
점착재층(22)의 두께는, 특별히 한정되지 않지만, 적합한 접착력을 발휘하면서 접착제 잔류 없이 박리할 수 있다는 관점에서, 바람직하게는 1∼50μm, 보다 바람직하게는 2∼45μm, 더 바람직하게는 3∼40μm이다.
(3) 요철 흡수층
요철 흡수층(23)은, 유동성 또는 가소성의 발현에 의해 나타나는 요철 흡수성에 의해, 주면(10A) 상에 배치된 범프(11)에 의한 요철 형상을 흡수하여, 및 제 1 영역(12) 및 제 2 영역(13)의 고저차에 의한 단차를 메워, 보호 필름(20)의 표면을 평활하게 하는 것을 목적으로 하여 마련되는 층이다.
요철 흡수층(23)의 재료는, 유동성 또는 가소성의 발현에 의한 요철 흡수성을 갖는 것이면, 특별히 한정되지 않지만, 통상, 열가소성 수지가 사용된다.
열가소성 수지의 구체예로서, 올레핀계 수지, 에틸렌·극성 모노머 공중합체, ABS 수지, 염화 바이닐 수지, 염화 바이닐리덴 수지, (메트)아크릴계 수지, 폴리아마이드계 수지, 불소계 수지, 폴리카보네이트계 수지, 폴리에스터계 수지 등을 들 수 있다. 이들 중에서도, 요철 흡수성이 양호하다는 관점에서, 올레핀계 수지 및 에틸렌·극성 모노머 공중합체로부터 선택되는 적어도 1종이 바람직하다.
올레핀계 수지로서는, 직쇄상 저밀도 폴리에틸렌(LLDPE), 저밀도 폴리에틸렌, 고밀도 폴리에틸렌, 폴리프로필렌, 에틸렌 및 탄소수 3∼12의 α-올레핀을 포함하는 에틸렌·α-올레핀 공중합체, 프로필렌 및 탄소수 4∼12의 α-올레핀을 포함하는 프로필렌·α-올레핀 공중합체, 에틸렌·환상 올레핀 공중합체, 에틸렌·α-올레핀·환상 올레핀 공중합체 등을 예시할 수 있다.
에틸렌·극성 모노머 공중합체로서는, 에틸렌·(메트)아크릴산 에틸 공중합체, 에틸렌·(메트)아크릴산 메틸 공중합체, 에틸렌·(메트)아크릴산 프로필 공중합체, 에틸렌·(메트)아크릴산 뷰틸 공중합체 등의 에틸렌·불포화 카복실산 에스터 공중합체; 에틸렌·아세트산 바이닐 공중합체, 에틸렌·프로피온산 바이닐 공중합체, 에틸렌·뷰티르산 바이닐 공중합체, 에틸렌·스테아르산 바이닐 공중합체 등의 에틸렌·바이닐 에스터 공중합체 등을 예시할 수 있다.
또한, 상기한 열가소성 수지는, 단독으로 사용해도 되고, 2종 이상을 혼합하여 사용해도 된다.
요철 흡수층(23)의 밀도는, 특별히 한정되지 않지만, 요철 흡수성에 관련되는 유연성과, 백 그라인딩 공정에서의 내구성에 관련되는 강성의 균형(강유성)의 관점에서, 바람직하게는 800∼990kg/m3, 보다 바람직하게는 830∼980kg/m3, 더 바람직하게는 850∼970kg/m3이다.
요철 흡수층(23)의 두께는, 범프(11)에 의한 요철 형상과 제 1 영역(12) 및 제 2 영역(13)의 고저차에 의한 단차에 대한 요철 흡수성을 발휘할 수 있는 두께이면, 특별히 한정되지 않지만, 요철 흡수성을 적합하게 발휘할 수 있다는 관점에서, 바람직하게는 20μm 이상, 보다 바람직하게는 80μm 이상, 더 바람직하게는 170μm 이상이다.
요철 흡수층(23)의 60℃에 있어서의 저장 탄성률 G'(60)은, 보호 필름(20)의 첩부 시에, 가온에 의해 요철 흡수층(23)이 적합한 요철 흡수성을 발현할 수 있다는 관점에서, 0.05×106∼1.0×106Pa이 바람직하고, 보다 바람직하게는 0.075×106∼0.5×106Pa이다.
요철 흡수층(23)의 25℃에 있어서의 저장 탄성률 G'(25)는, 보호 필름(20)의 첩부 후에, 요철 흡수층(23)이 그 형상을 유지할 수 있고, 주면(10A)에 대한 적합한 밀착성을 유지할 수 있다는 관점에서, 4.0×106∼7.0×106Pa이 바람직하고, 보다 바람직하게는 4.5×106∼6.5×106Pa이다.
요철 흡수층(23)의 저장 탄성률 G'(25)와 저장 탄성률 G'(60)의 탄성률비 G'(60)/G'(25)는, 양호한 요철 흡수성을 발현할 수 있음과 함께, 주면(10A)에 대한 양호한 밀착성을 유지할 수 있다는 관점에서, G'(60)/G'(25)<0.1이 바람직하고, 보다 바람직하게는 G'(60)/G'(25)≤0.08, 더 바람직하게는 G'(60)/G'(25)≤0.05이다.
한편, 저장 탄성률 G'는, 동적 점탄성 측정 장치(예를 들면, 레오메트릭스사제, 형식 「RMS-800」)를 이용하여, 측정 주파수 1Hz, 변형 0.1∼3%의 조건하, G'(25)는 25℃에서, 저장 탄성률 G'(60)은 60℃에서 측정된다.
(4) 그 외의 층
보호 필름(20)은, 전술한 기층(21), 점착재층(22) 및 요철 흡수층(23)을 갖는 구성에 한하지 않고, 기층(21)과 요철 흡수층(23) 사이, 혹은 요철 흡수층(23)과 점착재층(22) 사이에 다른 층을 갖는 구성으로 할 수 있다.
다른 층으로서는, 점착재층(22)과의 계면 강도를 향상시키는 계면 강도 향상층, 점착재층(22)의 점착면으로의 저분자량 성분의 이행을 억제하는 이행 방지층, 보호 필름(20)의 대전을 방지하는 대전 방지층 등을 들 수 있다. 이들은 1종만을 이용해도 되고 2종 이상을 병용해도 된다.
[4] 첩착 장치
첩착 장치(30)는, 배치 공정 S1, 첩착 공정 S2 및 압축 공정 S3을 실행 가능한 구성이면, 특별히 한정되지 않는다.
첩착 장치(30)로서, 이하에 나타내는 바와 같은 구성을 예시할 수 있다.
도 3(a), (b)에 나타내는 바와 같이, 첩착 장치(30)는, 척 테이블(31)과, 척 테이블(31)의 상방 위치에 배치된 압압 부재(32)와, 척 테이블(31) 옆에 배치된 지지 부재(33)를 갖고 있다.
척 테이블(31)은, 그 표면에 재치된 반도체 웨이퍼(10)를 지지 고정하기 위한 것이다.
압압 부재(32)는, 척 테이블(31)에 지지 고정된 반도체 웨이퍼(10)의 주면(10A)에, 보호 필름(20)을 압부하기 위한 것이다.
지지 부재(33)는, 척 테이블(31)에 지지 고정된 반도체 웨이퍼(10)의 제 2 영역(13)의 외주연을 따라 설치되고, 보호 필름(20)의 연부를 지지하기 위한 것이다.
첩착 장치(30)는, 보호 필름(20)의 요철 흡수층(23)에 유동성 또는 가소성을 적합하게 발현시킨다는 관점에서, 보호 필름(20)을 가열하기 위한 가열 기구를 갖는 구성으로 할 수 있다. 이 가열 기구로서, 온풍 히터 등을 예시할 수 있다.
첩착 장치(30)는, 배치 공정 S1을 적합하게 실행할 수 있다는 관점에서, 장치 내에 보호 필름(20)을 공급하는 공급 기구를 갖는 구성으로 할 수 있다. 이 공급 기구로서, 필름 공급 롤러, 필름 공급 암 등을 예시할 수 있다.
이하, 첩착 장치가 갖는 각 부재에 대하여 설명한다.
(1) 척 테이블
척 테이블(31)은, 반도체 웨이퍼(10)를 지지 고정할 수 있는 것이면, 종류, 구성 등에 대하여 특별히 한정되지 않는다.
척 테이블(31)은, 반도체 웨이퍼(10)를 적합하게 고정할 수 있음과 함께, 반도체 웨이퍼(10)의 오손이나 손상을 방지할 수 있다는 관점에서, 진공 흡착 테이블로 하는 것이 바람직하다.
(2) 압압 부재
압압 부재(32)는, 반도체 웨이퍼(10)의 주면(10A)에 보호 필름(20)을 압부할 수 있는 것이면, 형상, 구성 등에 대하여 특별히 한정되지 않는다.
도 3(a), (b)에 나타낸 압압 부재(32)는, 원반상으로 형성되고, 척 테이블(31)에 지지 고정된 반도체 웨이퍼(10)의 상방 위치에 배치되어, 이 반도체 웨이퍼(10)에 대해서 접근 또는 이간할 수 있도록 구성되어 있다.
압압 부재(32)는, 반도체 웨이퍼(10)의 주면(10A)에 첩착된 보호 필름(20)의 표면을 평탄하게 한다는 관점에서, 보호 필름(20)을 압부하는 압압면(32A)이 평탄면인 것이 바람직하다.
압압면(32A)의 경도는, 보호 필름(20)을 압부할 때의 변형을 억제하여 압압면(32A)이 평탄면인 것을 유지한다는 관점에서, 모스 경도로, 바람직하게는 2.5∼8.5, 보다 바람직하게는 3∼7, 더 바람직하게는 4∼6이다.
압압면(32A)의 재료는, 특별히 한정되지 않지만, 상기 모스 경도를 만족시킨다는 관점에서, 철, 구리, 알루미늄, 스틸강, 스테인리스강, 알루미늄 합금 등의 금속, 유리, 세라믹스 등의 무기 재료를 사용할 수 있다.
압압 부재(32)는, 예를 들면 압압면(32A)만을 상기 무기 재료로 형성하고, 압압면(32A) 이외의 부분은 합성 수지로 형성하는 등의 구성으로 할 수 있다.
압압 부재(32)를 반도체 웨이퍼(10)에 접근 또는 이간시키는 구성 등은, 특별히 한정되지 않는다.
예를 들면, 압압 부재(32)는, 첩착 장치(30)에 일단연(一端緣)이 회동 자재로 장착되어, 튀어내린 경우는 반도체 웨이퍼(10)에 접근하고, 튀어오른 경우는 반도체 웨이퍼(10)로부터 이간하도록 구성할 수 있다.
또한, 압압 부재(32)는, 반도체 웨이퍼(10)의 두께 방향으로 신장하도록 첩착 장치(30)에 마련된 레일 등에 승강 자재로 장착되어, 하강한 경우는 반도체 웨이퍼(10)에 접근하고, 상승한 경우는 반도체 웨이퍼(10)로부터 이간하도록 구성할 수 있다.
또한, 압압 부재(32)는 척 테이블(31)의 상방 위치에 고정되어 있고, 척 테이블(31)을 승강 자재로 구성하여, 척 테이블(31)이 상승한 경우는 압압 부재(32)에 반도체 웨이퍼(10)가 접근하고, 척 테이블(31)이 하강한 경우는 압압 부재(32)로부터 반도체 웨이퍼(10)가 이간하도록 구성할 수 있다.
(3) 지지 부재
지지 부재(33)는, 압축 공정 S3에서 보호 필름(20)을 압축할 수 있는 것이면, 구성 등에 대하여 특별히 한정되지 않는다.
지지 부재(33)의 형상은, 반도체 웨이퍼(10)의 제 2 영역(13)의 외주연을 따라 설치할 수 있음과 함께, 압축 공정 S3을 적합하게 실행할 수 있는 것이면, 특별히 한정되지 않는다. 이와 같은 형상으로서, 평면시에서 원환상, 부채꼴, 호상(弧狀) 등을 예시할 수 있다.
지지 부재(33)의 재료는, 압압 부재(32)와 함께 보호 필름(20)을 끼우고 압축할 수 있는 것이면, 특별히 한정되지 않는다. 이와 같은 재료로서, 압압 부재(32)에서 든 금속 등의 무기 재료 외에, 엔지니어링 플라스틱이나 슈퍼엔지니어링 플라스틱 등의 열가소성 수지, 열경화성 수지 등을 예시할 수 있다.
도 3(a), (b)에 나타낸 지지 부재(33)는, 반도체 웨이퍼(10)의 전체를 내측에 에워쌀 수 있도록, 평면시에서 원환상으로 형성되어 있다.
한편, 지지 부재(33)의 형상을 평면시에서 부채꼴, 호상 등으로 한 경우에는, 제 2 영역(13) 중에서도 특히 블랭크 영역(13B)의 외주연을 따라 지지 부재(33)를 설치하는 것이 바람직하다.
도 6에 나타내는 바와 같이, 지지 부재(33)는, 평면시에서 일정 이상의 폭(W1)을 요하는 것에 의해, 보호 필름(20)에 의한 작용, 즉 압압 부재(32)와 지지 부재(33)로 끼워진 부분에서 블랭크 영역(13B)의 단차를 메우는 작용을 발휘시킬 수 있다.
단차를 메우기 위해서 요하는 체적은, 범프(11)의 높이, 반도체 웨이퍼(10)의 주면(10A) 상에서 차지하는 블랭크 영역(13B)의 면적, 보호 필름(20)의 두께 등의 조건에 따라서 적절히 조절된다.
이 때문에, 지지 부재(33)의 평면시에서의 폭(W1)은, 특별히 한정되지 않지만, 압압 부재(32)와의 사이에 보호 필름(20)을 확실히 끼워 압축할 수 있다는 관점에서, 일반적으로, 바람직하게는 1∼20mm, 보다 바람직하게는 2∼15mm, 더 바람직하게는 3∼10mm이다.
지지 부재(33)에 있어서 보호 필름(20)의 연부를 지지하는 지지면(33A)은, 압축 공정 S3에서 압축된 보호 필름(20)의 연부의 육(예를 들면, 요철 흡수층(23))을, 반도체 웨이퍼(10)의 주면(10A)의 제 2 영역(13)으로, 특히 블랭크 영역(13B)의 블랭크 영역 표면(101A) 상으로 적합하게 이동시킨다는 관점에서, 반도체 웨이퍼(10)의 주면(10A)에 대해서 평행하게 되어 있다.
혹은, 도 9에 나타내는 바와 같이, 지지 부재(33)의 지지면(33A)은, 압축 공정 S3에서 압축된 보호 필름(20)의 연부의 육(예를 들면, 요철 흡수층(23))을, 블랭크 영역 표면(101A) 상으로 보다 적합하게 이동시킨다는 관점에서, 반도체 웨이퍼(10)의 주면(10A) 측을 향하도록 경사지게 해도 된다.
도 3(a), (b)에 나타낸 첩착 장치(30)는, 압축 공정 S3을 적합하게 실행할 수 있다는 관점에서, 반도체 웨이퍼(10)의 주면(10A)과 압압 부재(32)의 클리어런스를 C1로 하고, 지지 부재(33)와 압압 부재(32)의 클리어런스를 C2로 한 경우, C1>C2로 되어 있다. 이 C1>C2의 경우, 지지 부재(33)의 지지면(33A)은, 반도체 웨이퍼(10)의 주면(10A)에서 블랭크 영역 표면(101A)보다도 높은 위치에 배치된다.
한편, 상기의 클리어런스 C1과 클리어런스 C2는, C1=C2, 혹은 C1<C2로 할 수도 있다. C1=C2의 경우, 지지 부재(33)의 지지면(33A)은, 반도체 웨이퍼(10)의 제 2 영역(13)의 표면과 동일한 높이에 배치되고, C1<C2의 경우, 지지 부재(33)의 지지면(33A)은, 반도체 웨이퍼(10)의 제 2 영역(13)의 표면보다도 낮은 위치에 배치된다.
보다 구체적으로는, 반도체 웨이퍼(10)의 두께 방향에 있어서의, 블랭크 영역 표면(101A)의 위치를 P1, 지지 부재(33)의 지지면(33A)의 위치를 P2, 이들 P1과 P2 사이의 거리를 d1(μm)로 한 경우에 있어서, C1 및 C2가 C1>C2를 만족시키는 경우(도 12(a) 참조), 50≤d1(μm)≤2000으로 하는 것이 바람직하고, 100≤d1(μm)≤1000으로 하는 것이 보다 바람직하다.
또한, 마찬가지로, 반도체 웨이퍼(10)의 두께 방향에 있어서의, 블랭크 영역 표면(101A)의 위치를 P1, 지지 부재(33)의 지지면(33A)의 위치를 P2, 이들 P1과 P2 사이의 거리를 d2(μm)로 한 경우에 있어서, C1 및 C2가 C1<C2를 만족시키는 경우(도 12(b) 참조), 0<d2(μm)<400으로 하는 것이 바람직하고, 10≤d2(μm)≤300으로 하는 것이 보다 바람직하며, 50≤d2(μm)≤200으로 하는 것이 보다 바람직하다.
[5] 배치 공정
배치 공정 S1은, 도 4(a), (b)에 나타내는 바와 같이, 반도체 웨이퍼(10)로부터 압압 부재(32)(도시 생략)를 이간시킨 상태로 하고, 반도체 웨이퍼(10)의 주면(10A) 상에 보호 필름(20)을 공급하는 공정이다.
이 배치 공정 S1에 있어서, 공급된 보호 필름(20)은, 반도체 웨이퍼(10)의 주면(10A)을 덮도록 배치된다(도 4(b) 및 도 5 참조).
공급되는 보호 필름(20)의 형상은, 특별히 한정되지 않고, 평면시에서 원형상, 정방형상, 장방형상, 띠형상의 어느 것도 사용할 수 있다.
보호 필름(20)의 공급 방식은, 특별히 한정되지 않고, 보호 필름(20)을 1매씩 공급하는 배치식과, 보호 필름(20)을 연속하여 공급하는 연속식의 어느 것도 사용할 수 있다.
도 4(a), (b)에 나타내는 배치 공정 S1에서는, 공급되는 보호 필름(20)의 형상은, 주면(10A)에 따른 평면시 원형상이고, 보호 필름(20)의 공급 방식은, 배치식이다.
배치 공정 S1에서는, 제 2 영역(13) 전체에 걸쳐서 단차를 충분히 메울 수 있을 만큼의 육량을 충족하고, 주면(10A)의 주연보다도 더 외측으로의 육부의 유동을 적합하게 규제한다는 2개의 관점에서, 보호 필름(20)의 연부(주연부)가, 제 2 영역(13)의 주연으로부터 외측으로 돌출되도록, 보호 필름(20)을 배치한다.
보호 필름(20)의 연부의 돌출량은, 특별히 한정되지 않는다. 이 돌출량은, 압축 공정 S3을 확실히 행한다는 관점에서, 돌출된 연부를 지지 부재(33)의 지지면(33A)에 얹을 수 있는 양으로 하는 것이 바람직하다.
도 6에 나타내는 바와 같이, 보호 필름(20)에 의한 작용, 즉 압압 부재(32)와 지지 부재(33)로 끼워진 부분에서 블랭크 영역(13B)의 단차를 메우는 작용을 발휘시키기 위해, 보호 필름(20)의 연부의 돌출량은, 평면시에서 일정 이상의 폭(W2)을 갖도록 하여, 지지 부재(33)의 지지면(33A)에 얹는 것이 바람직하다.
단차를 메우기 위해서 요하는 체적은, 범프(11)의 높이, 반도체 웨이퍼(10)의 주면(10A) 상에서 차지하는 블랭크 영역(13B)의 면적, 보호 필름(20)의 두께 등의 조건에 따라서 적절히 조절된다.
이 때문에, 보호 필름(20)의 연부의 돌출량에 대하여, 그 평면시에서의 폭(W2)은, 특별히 한정되지 않지만, 보호 필름(20)의 잉여분으로서 폐기 등이 되는 양을 줄인다는 관점에서, 일반적으로, 지지면(33A)의 주연으로부터 더 외측으로는 돌출되지 않는 양으로 하는 것이 보다 바람직하다.
구체적으로, 보호 필름(20)의 연부의 돌출량은, 보호 필름(20) 상에서 주면(10A)의 주연에 상응하는 위치와, 보호 필름(20)의 외주연 사이의 길이를 상기 평면시에서의 폭(W2)으로 한 경우에, 해당 폭(W2)이, 바람직하게는 0.5∼10mm, 보다 바람직하게는 1∼8mm, 더 바람직하게는 1.5∼6mm이다.
[6] 첩착 공정
첩착 공정 S2는, 도 5에 나타내는 바와 같이, 반도체 웨이퍼(10)의 주면(10A)에 압압 부재(32)를 접근시켜, 이 압압 부재(32)로 보호 필름(20)을 주면(10A)에 압부하여 첩착하는 공정이다.
첩착 공정 S2는, 보호 필름(20)을 그 두께 방향으로 압축하는 압축 공정 S3을 포함한다.
첩착 공정 S2에 있어서의 압축 공정 S3의 실행 타이밍은, 특별히 한정되지 않고, 예를 들면 압축 공정 S3의 개시 시가 첩착 공정 S2의 개시 후, 압축 공정 S3의 종료 시와 첩착 공정 S2의 종료 시가 대략 동시, 압축 공정 S3의 종료 시가 첩착 공정 S2의 종료 전 등으로 할 수 있다.
또한, 첩착 공정 S2에서는, 첩착 장치(30)의 가열 기구를 사용하여 보호 필름(20)을 가열하는 것에 의해, 압축 공정 S3에 있어서 보호 필름(20)의 육부(요철 흡수층(23))를 적합하게 변형시킬 수 있다.
보호 필름(20)의 가열 온도는, 전술한 요철 흡수층(23)의 저장 탄성률 G'에 따라서, 이 요철 흡수층(23)을 적합하게 변형시키는 것이 가능한 온도로 설정하면 되고, 특별히 한정되지 않는다.
구체적으로, 보호 필름(20)의 가열 온도는, 전술한 요철 흡수층(23)의 저장 탄성률 G'의 범위이면, 바람직하게는 50∼200℃, 보다 바람직하게는 60∼100℃, 더 바람직하게는 70∼90℃이다.
(1) 압축 공정
압축 공정 S3은, 도 6에 나타내는 바와 같이, 보호 필름(20)의 연부를 지지 부재(33)에 지지시켜, 이 연부를, 지지 부재(33)와 압압 부재(32) 사이에 끼우는 것에 의해 압축한다.
보호 필름(20)의 연부를 압축할 때의 압축력은, 압압 부재(32)에 의한 가압력으로 설정할 수 있다. 구체적인 가압력은, 보호 필름(20)의 연부를 적합하게 압축할 수 있음과 함께, 반도체 웨이퍼(10)의 균열, 크랙의 발생을 방지한다는 관점에서, 바람직하게는 0.3∼2MPa, 보다 바람직하게는 0.4∼1.5MPa, 더 바람직하게는 0.5∼1MPa이다.
압축 공정 S3에 있어서, 주면(10A)의 제 1 영역(12) 상에서는, 압압 부재(32)와 범프(11) 사이에 끼워져 두께 방향으로 찌그러진 보호 필름(20)의 육부(요철 흡수층(23))가, 범프(11)의 요철을 따라서 변형되어, 이 요철을 메운다.
그리고, 두께 방향으로 찌그러진 보호 필름(20)의 육부의 일부는, 도 6 중에 우측의 화살표로 나타낸 바와 같이, 제 2 영역(13)의 블랭크 영역(13B) 상으로 유동하여, 블랭크 영역 표면(101A) 상에 있어서의 보호 필름(20)의 육량을 증가시킨다.
한편, 지지 부재(33)와 압압 부재(32) 사이에 끼워져 두께 방향으로 압축된 보호 필름(20)의 연부는, 도 6 중에 좌측의 화살표로 나타낸 바와 같이, 육부(요철 흡수층(23))가 블랭크 영역 표면(101A) 상으로 짜내지도록 유동됨으로써, 블랭크 영역 표면(101A) 상에 있어서의 보호 필름(20)의 육량을 증가시킨다.
또한, 두께 방향으로 압축된 보호 필름(20)의 연부는, 지지 부재(33) 및 압압 부재(32)가 블랭크 영역 표면(101A) 상으로부터의 육부의 유동을 규제하는 것에 의해, 제 2 영역(13)의 주연으로부터 더 외측으로 육부가 벗어나는 것을 막는다.
따라서, 블랭크 영역 표면(101A) 상에 있어서의 보호 필름(20)에는, 제 1 영역(12) 상과 압축된 연부로부터 육부가 유입됨으로써, 제 2 영역(13) 전체에 걸쳐서 단차를 메울 수 있을 만큼의 충분한 육량이 충족된다. 이와 같이, 육량이 충족된 블랭크 영역 표면(101A) 상의 보호 필름(20)은, 육후를 증가시키는 것에 의해, 제 2 영역(13) 전체에 걸쳐서 단차를 메운다.
또한, 보호 필름(20)의 표면은, 압압 부재(32)에 의해 압압된 상태이기 때문에, 육부의 유동에 영향을 받지 않고, 압압면(32A)을 따라서 평탄면으로 된다.
압축 공정 S3 후, 주면(10A)에 보호 필름(20)이 첩착된 반도체 웨이퍼(10)는, 첩착 장치(30)로부터 취출되어, 압축된 보호 필름(20)의 연부 등과 같은 잉여 부분이 절제(切除)된다.
잉여 부분이 절제된 반도체 웨이퍼(10)는, 도 7에 나타내는 바와 같이, 보호 필름(20)의 육부가 블랭크 영역 표면(101A) 상에 두껍게 편향됨으로써 단차가 메워지고 있다.
또한, 전술한 기재에서는 제 2 영역(13)으로서 블랭크 영역(13B)을 예로 들어 설명을 행했지만, 이 블랭크 영역(13B)과 마찬가지로 하여, 주연 영역(13A)에서도 보호 필름(20)의 육부가 제 2 영역(13) 상에 두껍게 편향됨으로써 단차가 메워지고 있다.
그리고, 반도체 웨이퍼(10)에 첩착된 보호 필름(20)의 표면은, 반도체 웨이퍼(10)의 단차를 따른 결함이 형성되지 않고, 전체에서 한결같은 평탄면이 된다.
한편, 전술한 본 첩착 방법은, 도 1(a), (b)에 나타낸 바와 같은 주로 식별 영역으로서 이용되는 블랭크 영역(13B)을 예로 들어 설명했지만, 도 11(a), (b)에 나타낸 바와 같은 블랭크 영역(13B)에서도, 마찬가지의 효과를 얻을 수 있다.
즉, 본 첩착 방법은, 대상이 되는 반도체 웨이퍼(10)가, 범프가 배치되어 있지 않은 영역인 제 2 영역(13)에, 평탄 형상의 블랭크 영역 표면(101A)을 갖는 블랭크 영역(13B)이 존재하는 경우, 특히 유용하다.
[7] 첩착 방법(제 2 실시형태)
본 첩착 방법은, 제 1 발명에 따른 제 2 실시형태이다.
본 첩착 방법(제 2 실시형태)은, 제 1 실시형태와 마찬가지로, 제 2 발명에 따른 반도체 부품의 제조 방법에 포함되는 것이다.
본 첩착 방법에 제공되는 반도체 웨이퍼(10) 및 보호 필름(20)은, 상기 [2] 반도체 웨이퍼 및 상기 [3] 보호 필름에 기재한 바와 같고, 설명을 생략한다.
제 2 실시형태의 첩착 방법은, 전술한 제 1 실시형태와 배치 공정 및 압축 공정이 상이하다. 이하, 본 첩착 방법의 배치 공정 및 압축 공정에 대하여 설명한다.
(1) 배치 공정
전술한 배치 공정 S1은, 도 13(a)에 나타내는 바와 같이, 보호 필름(20)의 연부(주연부)가, 지지 부재(33)보다도 내주 측에 위치하도록, 보호 필름(20)을 배치하는 공정으로 할 수 있다. 이 배치 공정 S1에 있어서, 보호 필름(20)의 연부는, 지지 부재(33)의 지지면(33A)에 얹어져 있지 않다.
이 배치 공정 S1에서는, 후술하는 압축 공정 S3에서 발생하는 보호 필름(20)의 제 2 영역(13)의 외주 방향으로의 팽출을 지지 부재(33)의 내주면으로 막기 위해, 보호 필름(20)의 연부와 지지 부재(33)의 내주면 사이의 평면시에서의 거리를, 가능한 한 짧게 하는 것이 바람직하다.
구체적으로, 보호 필름(20)의 연부와 지지 부재(33)의 내주면 사이의 평면시에서의 거리는, 바람직하게는 1mm 미만, 보다 바람직하게는 0.5mm 이하, 더 바람직하게는 0.3mm 이하이다. 그리고, 가장 바람직하게는, 보호 필름(20)의 연부와 지지 부재(33)의 내주면 사이의 평면시에서의 거리가 0mm, 요컨대 보호 필름(20)의 연부가 지지 부재(33)의 내주면에 접촉하는 상태이다.
(2) 압축 공정
상기 배치 공정 S1 후의 압축 공정 S3에서는, 압압 부재(32)와 주면(10A) 사이에 끼워진 보호 필름(20)이, 그 연부(주연부)로부터 육부(요철 흡수층(23))를 제 2 영역(13)의 외주 방향으로 팽출시키려고 한다. 이 육부(요철 흡수층(23))의 팽출은, 도 13(b) 중에 좌측의 화살표로 나타낸 바와 같이, 지지 부재(33)의 내주면으로 막아진다.
보호 필름(20)의 연부는, 지지 부재(33)의 내주면으로 막아진 육부(요철 흡수층(23))가 블랭크 영역 표면(101A) 상에 머무름과 함께, 제 1 영역(12)으로부터 블랭크 영역 표면(101A) 상으로 육부가 유입되는 것에 의해, 제 2 영역(13) 전체에 걸쳐서 단차를 메우는 것이 가능한 육량이 충족된다.
블랭크 영역 표면(101A) 상의 보호 필름(20)의 연부는, 육량이 충족되는 것에 의해 육후를 증가시키고 있다. 이 때문에, 압축 공정 S3은, 압압 부재(32)의 압압면(32A)과, 지지 부재(33)의 내주면과, 반도체 웨이퍼(10)의 주면(10A)에 의해, 보호 필름(20)의 연부를 압축하는 공정이 된다. 그리고, 제 2 영역(13)은, 압축된 보호 필름(20)의 연부에 의해, 그 전체에 걸쳐서 단차가 메워진다.
본 첩착 방법에 의해 보호 필름(20)이 첩착된 반도체 웨이퍼(10)가, 백 그라인딩 공정에서 원하는 얇기로 되고, 개편화되어, 여러 가지 가공이 실시되는 것에 의해, 반도체 웨이퍼(10)로부터 반도체 부품이 제조된다. 즉, 본 첩착 방법은, 반도체 부품의 제조 방법에 포함되는 것이다.
한편, 본원의 첩착 방법에 대하여, 제 1 실시형태와 제 2 실시형태를 비교한 경우, 제 1 실시형태에서는 지지 부재(33)와 압압 부재(32) 사이에서 보호 필름(20)의 연부를 압축하여 압궤하는 데 반해, 제 2 실시형태에서는 지지 부재(33)와 압압 부재(32) 사이에서 보호 필름(20)의 연부를 압축하지 않고, 지지 부재(33)의 내주면으로 보호 필름(20)의 팽출을 막고 있는 점에서 차이가 있다. 이 차이에 의한 효과는, 보호 필름(20)이, 유동성 또는 가소성을 발현할 수 있는 층, 즉 요철 흡수층(23)을 갖는 경우, 보다 현저하게 생길 수 있다.
즉, 보호 필름(20)이 유동성 또는 가소성을 발현할 수 있는 층(요철 흡수층(23))을 갖는 경우로서, 제 1 실시형태의 첩착 방법을 실시한 경우에는, 연부를 구성하는 당해 층(요철 흡수층(23))을 유동시켜 주면(10A)의 제 2 영역(13)으로 압출함으로써, 제 1 영역(12)으로부터 압출된 분뿐만 아니라, 제 2 영역(13)의 외측의 연부로부터 압출된 분까지도 사용하여, 육량을 보충할 수 있다. 간결하게 바꾸어 말하면, 제 1 실시형태의 첩착 방법은, 보호 필름(20)의 요철 흡수층(23)을, 제 2 영역(13)을 둘러싸는 주연부 중 내주연부 및 외주연부의 양방으로부터, 이 제 2 영역(13)으로 압출함으로써, 단차를 메우고 있다.
이에 반해, 보호 필름(20)이 유동성 또는 가소성을 발현할 수 있는 층(요철 흡수층(23))을 갖는 경우로서, 제 2 실시형태의 첩착 방법을 실시한 경우에는, 연부를 구성하는 당해 층(요철 흡수층(23))을 유동시켜 주면(10A)의 제 2 영역(13)으로 압출할 수 없어, 제 1 영역(12)으로부터 압출된 분만으로 육량을 보충할 필요가 있다. 간결하게 바꾸어 말하면, 제 2 실시형태의 첩착 방법은, 보호 필름(20)의 요철 흡수층(23)을, 제 2 영역(13)을 둘러싸는 주연부 중 내주연부만으로부터, 이 제 2 영역(13)으로 압출함으로써, 단차를 메우고 있다.
따라서, 보호 필름(20)이 유동성 또는 가소성을 발현할 수 있는 층(요철 흡수층(23))을 갖는 경우, 제 1 실시형태는, 제 2 영역(13)의 단차를 메우기 위해서, 이 제 2 영역(13)보다도 외측의 연부를 구성하는 당해 층(요철 흡수층(23))을 이용할 수 있는 점에 있어서, 보다 큰 블랭크 영역(13B)을 갖는 반도체 웨이퍼(10)에도 대응 가능하여, 제 2 실시형태보다도 유리하다고 할 수 있다.
[8] 첩착 방법(제 3 실시형태)
본 첩착 방법은, 제 4 발명에 따른 제 3 실시형태이다.
본 첩착 방법(제 3 실시형태)에 제공되는 반도체 웨이퍼(10)는, 전술한 각 실시형태의 첩착 방법에 제공되는 것과 동일하고, 그 상세에 대해서는, 상기 [2] 반도체 웨이퍼에 기재한 바와 같기 때문에, 설명을 생략한다.
본 첩착 방법(제 3 실시형태)에 제공되는 보호 필름(20)은, 전술한 각 실시형태의 첩착 방법에 제공되는 것과 동일하고, 그 상세에 대해서는, 상기 [3] 보호 필름에 기재한 바와 같기 때문에, 설명을 생략한다. 즉, 보호 필름(20)은, 제 6 발명에 따른 보호 필름이기도 하다.
본 첩착 방법(제 3 실시형태)은, 보호 필름(20)을 가공하여 가공 완료 필름(20A)을 얻는 가공 공정 S11(도 14(a), (b) 참조)과, 반도체 웨이퍼(10)의 주면(10A)을 덮도록 가공 완료 필름(20A)을 배치하는 배치 공정 S12(도 15 참조)와, 가공 완료 필름(20A)을 주면(10A)에 압부하여 첩착하는 첩착 공정 S13(도 16 참조)을 구비한다.
가공 공정 S11은, 보호 필름(20)에 두께가 상이한 부위를 형성하여, 가공 완료 필름(20A)을 얻는 공정이다.
그리고, 배치 공정 S12는, 가공 완료 필름(20A)의 두께가 상이한 부위 중 두께가 상대적으로 두꺼운 영역(201)을, 제 2 영역(13)에 대응시켜 배치하는 공정이다.
본 첩착 방법에 의해 보호 필름(20)이 첩착된 반도체 웨이퍼(10)가, 백 그라인딩 공정에서 원하는 얇기로 되고, 개편화되어, 여러 가지 가공이 실시되는 것에 의해, 반도체 웨이퍼(10)로부터 반도체 부품이 제조된다.
즉, 본 첩착 방법(제 3 실시형태)은, 제 5 발명에 따른 반도체 부품의 제조 방법에 포함되는 것이다.
본 첩착 방법에 있어서, 가공 공정 S11은, 이것을 실행 가능한 가공 장치(40)(도 14(a), (b) 참조)를 사용하여 실시할 수 있다.
가공 공정 S11에 있어서, 보호 필름(20)은, 유동성 또는 가소성을 발현하는 층(요철 흡수층(23))에서 육부의 편향을 발생시킴으로써, 두께가 상이한 부위가 형성되도록 가공되어, 가공 완료 필름(20A)으로 된다.
본 첩착 방법에 있어서, 배치 공정 S12 및 첩착 공정 S13은, 이들을 실행 가능한 첩착 장치(30)(도 15, 도 16 참조)를 사용하여 실시할 수 있다.
배치 공정 S12에 있어서, 가공 완료 필름(20A)은, 두께가 상이한 부위 중, 두께가 상대적으로 두꺼운 영역(201)이, 블랭크 영역 표면(101A) 상에 위치하도록 하여, 주면(10A) 상에 배치된다.
첩착 공정 S13에 있어서, 가공 완료 필름(20A)은, 압압 부재(32)에 의해 주면(10A)에 압부됨과 함께, 주면(10A)의 블랭크 영역 표면(101A) 상에 배치된 두께가 상대적으로 두꺼운 영역(201)에 육부(요철 흡수층(23))가 두껍게 편향됨으로써, 주면(10A)의 단차가 메워져, 보호 필름(20)(가공 완료 필름(20A))의 표면은 평탄해진다.
한편, 본 첩착 방법의 배치 공정 S12 및 첩착 공정 S13에서 사용되는 첩착 장치(30)는, 전술한 제 1 및 제 2 실시형태의 첩착 방법에서 사용한 첩착 장치(30)와 거의 마찬가지의 척 테이블(31), 압압 부재(32), 지지 부재(33) 등을 갖는 것을 사용할 수 있다. 이 첩착 장치(30)의 상세에 대해서는, 상기 [4] 첩착 장치에 기재한 바와 같기 때문에, 설명을 생략한다.
[9] 가공 장치
가공 장치(40)는, 가공 공정 S11을 실행 가능한 구성이면, 특별히 한정되지 않는다.
가공 장치(40)로서, 이하에 나타내는 바와 같은 구성을 예시할 수 있다.
도 14(a), (b)에 나타내는 바와 같이, 가공 장치(40)는, 보호 필름(20)을 끼우고 서로 대향하도록 배치된 제 1 롤러(41)와 제 2 롤러(42)를 갖고 있다.
제 1 롤러(41)는, 보호 필름(20)의 기층(21)에 접촉하도록, 보호 필름(20)의 상방에 회전 자재로 지지되어 있다.
제 2 롤러(42)는, 보호 필름(20)의 점착재층(22)에 접촉하도록, 보호 필름(20)의 하방에 회전 자재로 지지되어 있다.
제 2 롤러(42)의 둘레면에는, 복수의 볼록부(43)가 볼록하게 마련되어 있다.
제 1 롤러(41), 제 2 롤러(42) 및 볼록부(43)는, 보호 필름(20)을 가공할 수 있는 것이면, 재질, 구동 방식, 구성 등에 대하여 특별히 한정되지 않는다.
[10] 가공 공정
가공 공정 S11은, 도 14(a)에 나타내는 바와 같이, 가공 장치(40)의 제 1 롤러(41)와 제 2 롤러(42) 사이에 보호 필름(20)을 공급하고, 이 보호 필름(20)을 제 1 롤러(41)와 제 2 롤러(42) 사이로부터 도 14(a) 중에 화살표로 나타내는 진행 방향으로 송출하는 공정이다.
가공 공정 S11에 있어서, 제 1 롤러(41)와 제 2 롤러(42) 사이로부터 송출된 보호 필름(20)은, 두께가 상이한 부위가 형성된 가공 완료 필름(20A)으로 된다.
가공 장치(40)에 공급되는 보호 필름(20)의 형상은, 특별히 한정되지 않고, 평면시에서 원형상, 정방형상, 장방형상, 띠형상의 어느 것도 사용할 수 있다.
보호 필름(20)의 공급 방식은, 특별히 한정되지 않고, 보호 필름(20)을 1매씩 공급하는 배치식과, 보호 필름(20)을 연속하여 공급하는 연속식의 어느 것도 사용할 수 있다.
도 14(a), (b)에 나타내는 가공 공정 S11에서는, 공급되는 보호 필름(20)의 형상은, 주면(10A)에 따른 평면시 원형상이고, 보호 필름(20)의 공급 방식은, 배치식이다.
가공 장치(40)에 있어서, 보호 필름(20)은, 제 1 롤러(41)와 제 2 롤러(42) 사이에 끼워져 진행 방향으로 송출될 때, 제 1 롤러(41) 및 제 2 롤러(42)를 각각 회전시킨다.
제 2 롤러(42)는, 그 둘레면에 볼록부(43)가 볼록하게 마련되어 있고, 도 14(b)에 나타내는 바와 같이, 회전에 수반하여 보호 필름(20)에 볼록부(43)를 접촉시킨다.
보호 필름(20)의 볼록부(43)가 접촉된 부위는, 이 볼록부(43)와 제 1 롤러(41) 사이에서 두께 방향으로 압궤된다.
보호 필름(20)의 압궤된 부위의 육부(요철 흡수층(23))는, 도 14(b) 중에 화살표로 나타낸 바와 같이, 압궤된 부위와 인접하는 부위로 유동하여 편향됨으로써, 그 인접하는 부위의 육량을 증가시킨다.
그리고, 보호 필름(20)에는, 압궤된 부위가 얇고, 그 압궤된 부위와 인접하는 부위가 두꺼워지도록, 두께가 상이한 부위가 형성되어, 가공 완료 필름(20A)이 얻어진다.
이 가공 완료 필름(20A)은, 두께가 상이한 부위 중, 두께가 상대적으로 두꺼운 영역(201)을 갖고 있고, 배치 공정 S12에서는, 이 두께가 상대적으로 두꺼운 영역(201)이 이용된다.
[11] 배치 공정
배치 공정 S12는, 도 15에 나타내는 바와 같이, 척 테이블(31)에 고정된 반도체 웨이퍼(10)로부터 압압 부재(32)를 이간시킨 상태로 한 뒤에, 상기 가공 공정 S11에서 얻어진 가공 완료 필름(20A)을 반도체 웨이퍼(10)의 주면(10A) 상에 공급하는 공정이다.
이 배치 공정 S12에 있어서, 공급된 가공 완료 필름(20A)은, 반도체 웨이퍼(10)의 주면(10A)을 덮도록 배치된다.
또한, 반도체 웨이퍼(10)의 옆에는, 제 2 영역(13)의 외주연을 따라 지지 부재(33)가 설치된다.
이때, 가공 완료 필름(20A)은, 두께가 상대적으로 두꺼운 영역(201)을 제 2 영역(13)에 대응시킴으로써, 그 두께가 상대적으로 두꺼운 영역(201)이 블랭크 영역 표면(101A)의 상방에 위치하도록 배치된다.
[12] 첩착 공정
첩착 공정 S13은, 도 16에 나타내는 바와 같이, 보호 필름(20)의 연부를 지지 부재(33)에 지지시킨 상태로 하여, 반도체 웨이퍼(10)의 주면(10A)에 압압 부재(32)를 접근시켜, 이 압압 부재(32)로 보호 필름(20)을 주면(10A)에 압부하여 첩착하는 공정이다.
첩착 공정 S13에 있어서, 주면(10A)의 제 1 영역(12) 상에서는, 압압 부재(32)와 범프(11) 사이에 끼워져 두께 방향으로 찌그러진 가공 완료 필름(20A)의 육부(요철 흡수층(23))가, 범프(11)의 요철을 따라서 변형되어, 이 요철을 메운다.
압축 공정 S3에서는, 보호 필름(20)의 연부가 지지 부재(33) 및 압압 부재(32) 사이에 끼워지는 것에 의해, 블랭크 영역 표면(101A) 상으로부터 보호 필름(20)의 연부로의 육부의 유동이 규제되고 있어, 제 2 영역(13)의 주연으로부터 더 외측으로 육부가 벗어나는 것을 막고 있다.
그리고, 두께 방향으로 찌그러진 가공 완료 필름(20A)의 육부의 일부는, 도 16 중에 화살표로 나타낸 바와 같이, 제 2 영역(13)의 블랭크 영역(13B) 상으로 유동하여, 블랭크 영역 표면(101A) 상에 있어서의 가공 완료 필름(20A)의 육량을 증가시킨다.
가공 완료 필름(20A)에 있어서, 블랭크 영역 표면(101A) 상에는, 두께가 상대적으로 두꺼운 영역(201)이 배치 공정 S12에서 배치되어 있었던 점에서(도 15 참조), 첩착 공정 S13에서 제 1 영역(12) 상으로부터의 유동분이 더해짐으로써, 블랭크 영역 표면(101A) 상에 있어서의 가공 완료 필름(20A)의 육량이 더 증가한다(도 16 참조).
또한, 가공 완료 필름(20A)에 있어서, 두께가 상대적으로 두꺼운 영역(201)과 인접하는 부위는, 전술한 가공 공정 S11에서 압궤되어 얇아져 있기 때문에, 이 압궤되어 얇아져 있는 부위를 통해 제 2 영역(13)의 주연으로부터 더 외측으로 육부가 벗어나는 것을 억제할 수 있다.
또, 첩착 공정 S13에서는, 가공 공정 S11에서 압궤되어 얇아져 있는 부위를, 지지 부재(33) 및 압압 부재(32) 사이에 끼우는 것에 의해, 제 2 영역(13)의 주연으로부터 더 외측으로 육부가 벗어나는 것을 방지할 수 있다.
따라서, 가공 완료 필름(20A)은, 두께가 상대적으로 두꺼운 영역(201)을 제 2 영역(13)에 대응시킴과 함께, 제 1 영역(12) 상으로부터 육부가 유입됨으로써, 제 2 영역(13) 전체에 걸쳐서 단차를 메울 수 있을 만큼의 충분한 육량이 충족된다.
그리고, 육량이 충족된 블랭크 영역 표면(101A) 상의 가공 완료 필름(20A)은, 육후를 증가시키는 것에 의해, 제 2 영역(13) 전체에 걸쳐서 단차를 메운다.
또한, 가공 완료 필름(20A)의 표면은, 압압 부재(32)에 의해 압압된 상태이기 때문에, 육부의 유동에 영향을 받지 않고, 압압면(32A)을 따라 평탄면으로 된다.
전술한 기재에서는 제 2 영역(13)으로서 블랭크 영역(13B)을 예로 들어 설명을 행했지만, 이 블랭크 영역(13B)과 마찬가지로 하여, 주연 영역(13A)에서도 가공 완료 필름(20A)의 육부가 제 2 영역(13) 상에 두껍게 편향됨으로써 단차가 메워지고 있다.
또, 블랭크 영역(13B)은, 도 1(a), (b)에 나타낸 바와 같은 주로 식별 영역으로서 이용되는 것에 한하지 않고, 도 11(a), (b)에 나타낸 바와 같은 블랭크 영역(13B)에서도 마찬가지의 효과를 얻을 수 있다.
즉, 본 첩착 방법은, 대상이 되는 반도체 웨이퍼(10)가, 범프가 배치되어 있지 않은 영역인 제 2 영역(13)에, 평탄 형상의 블랭크 영역 표면(101A)을 갖는 블랭크 영역(13B)이 존재하는 경우, 특히 유용하다.
그리고, 반도체 웨이퍼(10)에 첩착된 보호 필름(20)의 표면은, 반도체 웨이퍼(10)의 단차를 따른 결함이 형성되지 않고, 전체에서 한결같은 평탄면이 된다.
[13] 가공 공정(제 4 실시형태)
본 가공 공정을 포함하는 첩착 방법은, 제 4 발명에 따른 제 4 실시형태이다. 이 첩착 방법(제 4 실시형태)은, 가공 장치(40)와, 해당 가공 장치(40)를 사용한 가공 공정 S11 외에는, 전술한 제 3 실시형태와 마찬가지이고, 가공 장치(40) 및 가공 공정 S11 이외의 상세한 설명을 생략한다.
한편, 본 가공 공정을 포함하는 첩착 방법(제 4 실시형태)은, 제 3 실시형태와 마찬가지로, 제 5 발명에 따른 반도체 부품의 제조 방법에 포함되는 것이다.
또한, 본 가공 공정을 포함하는 첩착 방법(제 4 실시형태)에 제공되는 반도체 웨이퍼(10) 및 보호 필름(20)은, 제 3 실시형태를 포함하는 전술한 각 실시형태의 첩착 방법에 제공되는 것과 동일하고, 그 상세에 대하여 설명을 생략한다.
본 가공 공정 S11에 있어서, 가공 장치(40)는, 도 17(a), (b)에 나타내는 바와 같이, 척 테이블(31)에 지지 고정된 반도체 웨이퍼(10)의 제 2 영역(13)의 외주연을 따르도록, 반도체 웨이퍼(10)의 옆에 입설된 지지 기둥(45)과, 이 지지 기둥(45)과의 사이에 보호 필름(20)을 끼우고 상하 방향으로 대향하도록 배치된 압압체(46)를 갖고 있다.
지지 기둥(45)은, 반도체 웨이퍼(10)의 상방 위치에 보호 필름(20)이 배치되도록, 이 보호 필름(20)의 연부를 지지하고 있음과 함께, 하강함으로써 반도체 웨이퍼(10)의 주면(10A)에 보호 필름(20)을 접근시키도록 구성되어 있다.
압압체(46)는, 반상(盤狀)으로 형성되어 있고, 하강하여 지지 기둥(45)에 접근하도록 구성되어 있다.
그리고, 지지 기둥(45)에 지지된 보호 필름(20)은, 압압체(46)가 하강할 때, 지지 기둥(45)과 압압체(46) 사이에 끼워지는 것에 의해, 압궤되어 가공된다.
전술한 지지 기둥(45), 압압체(46)는, 보호 필름(20)을 가공할 수 있는 것이면, 재질, 구동 방식 등에 대하여 특별히 한정되지 않는다.
전술한 가공 장치(40)를 사용한 가공 공정 S11에 대하여 설명한다.
도 17(a)에 나타내는 바와 같이, 가공 공정 S11에 있어서, 보호 필름(20)은, 지지 기둥(45)과 압압체(46) 사이에서 두께 방향으로 압궤된다.
보호 필름(20)의 압궤된 부위의 육부(요철 흡수층(23))는, 도 17(b)에 나타내는 바와 같이, 압궤된 부위와 인접하는 부위로 유동하여 편향됨으로써, 그 인접하는 부위의 육량을 증가시킨다.
그리고, 보호 필름(20)에는, 압궤된 부위가 얇고, 그 압궤된 부위와 인접하는 부위가 두꺼워지도록, 두께가 상이한 부위가 형성되어, 가공 완료 필름(20A)이 얻어진다.
가공 완료 필름(20A)은, 두께가 상이한 부위 중, 두께가 상대적으로 두꺼운 영역(201)을 갖고 있고, 이 두께가 상대적으로 두꺼운 영역(201)의 위치는, 지지 기둥(45)이 반도체 웨이퍼(10)의 제 2 영역(13)의 외주연을 따르도록 마련되어 있는 점에서, 제 2 영역(13)과 대응하고 있다.
따라서, 이 가공 공정 S11은, 도 17(b) 중에 화살표로 나타낸 바와 같이, 지지 기둥(45)을 하강시켜, 가공 완료 필름(20A)의 두께가 상대적으로 두꺼운 영역(201)을 블랭크 영역 표면(101A)의 상방에 배치함으로써, 배치 공정 S12를 포함시켜 실행할 수 있다.
실시예
이하, 본 발명을 실시예에 의해 구체적으로 설명한다.
[1] 보호 필름
보호 필름(20)으로서, 12인치용 링 프레임에 첩부한 것을 사용했다.
보호 필름(20)의 구성, 기층(21), 점착재층(22), 요철 흡수층(23)은, 이하와 같다.
기층(21) 재질: 폴리에틸렌 테레프탈레이트 필름, 두께: 75μm.
점착재층(22) 재질: UV 경화형 아크릴계 점착제, 두께: 10μm.
요철 흡수층(23) 재질: 열가소성 에틸렌·α-올레핀 공중합체(밀도: 0.861g/cm3, G'(25): 5.15MPa, G'(60): 0.14MPa, 멜트 플로 레이트(190℃): 2.9g/10분), 두께: 510μm.
[2] 반도체 웨이퍼
범프(11)가 마련된 반도체 웨이퍼(10)로서, 이하의 제원(諸元)의 것을 이용했다.
직경: 300mm.
두께: 810μm.
재질: 규소(실리콘).
범프(11)의 평균 높이: 200μm.
범프(11)의 피치: 400μm.
비범프 영역(주연 영역(13A)): 외주로부터 3mm.
비범프 영역(식별 영역으로서의 블랭크 영역(13B)): 도 1(a) 중의 L1의 길이가 90mm, 도 1(a) 중의 L2의 길이가 7mm.
[3] 보호 필름의 첩착
<실시예 1>
진공 라미네이터 장치(다카토리사제의 품번 「TPL-0612W」)를 준비하고, 척 테이블(31) 상에 평면시에서 원환상으로 형성된 지지 부재(33)(두께: 1mm, 폭(W1): 5mm)를 재치하고, 압압 부재(32)의 압압면(32A)을 철제로 했다.
지지 부재(33)의 내측에 반도체 웨이퍼(10)를 세팅한 후, 배치 공정 S1에서 보호 필름(20)을 배치식으로 공급하고, 이 보호 필름(20)을 반도체 웨이퍼(10)의 주면(10A)을 덮도록 배치했다.
그 후, 보호 필름(20)의 가열 온도를 80℃로 설정함과 함께, 압압 부재(32)에 의한 가압력을 0.7MPa로 설정하고, 첩착 공정 S2, 압축 공정 S3의 순번으로 각 공정을 실행하여, 반도체 웨이퍼(10)의 주면(10A)에 보호 필름(20)을 첩착했다.
그리고, 보호 필름(20)의 주연부에 있어서, 반도체 웨이퍼(10)의 외주연으로부터 돌출된 잉여 부분을 절제하여, 실시예 1의 시료를 얻었다.
<비교예 1>
롤 첩부 장치(닛토 세이키사제의 품번 「DR-3000II」)를 사용하고, 지지 부재(33)를 사용하지 않은 것 외에는, 실시예 1과 마찬가지로 하여, 반도체 웨이퍼(10)의 주면(10A)에 보호 필름(20)을 첩착하고, 보호 필름(20)의 주연부의 잉여 부분을 절제하여, 비교예 1의 시료를 얻었다.
<비교예 2>
압압면(32A)을 실리콘 고무제로 하고, 지지 부재(33)를 사용하지 않은 것 외에는, 실시예 1과 마찬가지로 하여, 반도체 웨이퍼(10)의 주면(10A)에 보호 필름(20)을 첩착하고, 보호 필름(20)의 주연부의 잉여 부분을 절제하여, 비교예 2의 시료를 얻었다.
[4] 보호 필름 표면의 요철의 측정
반도체 웨이퍼의 주연의 단부에 있어서, 도 10의 하부의 설명도에서 나타낸 위치를, 수평 위치 0mm와 수직 위치 0μm로 하여, 소정의 수평 위치에 있어서의 보호 필름 표면의 수직 위치를 측정했다. 그 결과를 도 10의 상부에 그래프로 나타낸다.
한편, 도 10의 하부의 설명도는, 상부의 그래프에 대해서, 수평 위치에 대해서는 대응하도록 그려져 있고, 수직 위치에 대해서는 과장하여 그려져 있다.
보호 필름 표면의 수직 위치를 측정한 결과, 도 10의 그래프로부터, 이하의 것을 알 수 있었다.
실시예 1은, 어느 수평 위치에 있어서도 수직 위치의 고저차가 거의 없어, 보호 필름 표면이 평탄했다.
비교예 1은, 수평 위치가 4mm인 부근, 즉 제 2 영역에서 수직 위치가 낮아지고, 수평 위치가 7∼8mm인 범위, 즉 제 1 영역에서 수직 위치가 높아진다. 이 결과로부터, 비교예 1에서는, 제 2 영역과 제 1 영역 사이에 생긴 단차에 따르도록, 제 2 영역 내에서 보호 필름 표면에 함몰이 형성되어 있는 것을 알 수 있었다.
비교예 2는, 수평 위치가 5mm 이하인 범위, 즉 제 2 영역 내에서 수직 위치가 높아져 가는 경향을 나타내는 한편으로, 수평 위치가 7mm 이상인 범위, 즉 제 1 영역 내에서는 수직 위치가 낮아져 가는 경향을 나타낸다. 이 결과로부터, 비교예 2에서는, 제 2 영역과 제 1 영역 사이에 생긴 단차의 영향이 미침으로써, 제 2 영역에서 보호 필름이 산 모양으로 휘어, 제 1 영역 내에서 보호 필름 표면에 함몰이 형성되어 있는 것을 알 수 있었다.
본 발명의 보호 필름의 첩착 방법은, 반도체 부품 제조의 용도에 있어서 널리 이용된다. 특히, 백 그라인딩 공정이 실시되는 반도체 웨이퍼에 있어서, 보호 필름 표면을 적합하게 평탄화할 수 있는 특성을 갖기 때문에, 생산성이 우수한 부품 제조를 행하기 위해서 적합하게 이용된다.
10; 반도체 웨이퍼,
10A; 주면,
11; 범프,
12; 제 1 영역,
13; 제 2 영역, 13A; 주연 영역, 13B; 블랭크 영역,
14; 면취부,
20; 보호 필름,
20A; 가공 완료 필름,
21; 기층,
22; 점착재층,
23; 요철 흡수층,
30; 첩착 장치,
31; 척 테이블,
32; 압압 부재, 32A; 압압면,
33; 지지 부재, 33A; 지지면,
40; 가공 장치,
41; 제 1 롤러,
42; 제 2 롤러,
43; 볼록부,
45; 지지 기둥,
46; 압압체.

Claims (16)

  1. 반도체 웨이퍼의 주면(主面)을 덮도록 보호 필름을 배치하는 배치 공정과, 상기 보호 필름을 상기 주면에 압부(押付)하여 첩착(貼着)하는 첩착 공정을 구비하는 보호 필름 첩착 방법으로서,
    상기 주면은, 범프가 배치된 제 1 영역과, 해당 주면의 주연(周緣)의 적어도 일부를 포함하고, 범프가 배치되어 있지 않은 영역인 제 2 영역을 가지며,
    상기 첩착 공정은, 상기 보호 필름을 그 두께 방향으로 압축하는 압축 공정을 포함하고,
    상기 압축 공정은, 상기 보호 필름을 상기 주면에 압부하기 위한 압압(押壓) 부재와, 상기 제 2 영역의 외주연을 따라 설치되는 지지 부재를 사용하여 행해지고,
    상기 지지 부재는, 상기 주면의 주연보다도 더 외측으로 향하려고 하는 상기보호 필름의 육부의 유동을 규제하는 것을 특징으로 하는 보호 필름의 첩착 방법.
  2. 제 1 항에 있어서,
    상기 배치 공정은, 상기 보호 필름의 주연부(周緣部)가, 상기 제 2 영역의 상기 주연으로부터 외측으로 돌출되도록 상기 보호 필름을 배치하는 공정이고,
    상기 압축 공정은, 상기 지지 부재에 상기 주연부를 지지시켜, 상기 지지 부재와 상기 압압 부재 사이에 상기 주연부를 끼우는 것에 의해, 상기 주연부를 압축하는 공정인 보호 필름의 첩착 방법.
  3. 제 2 항에 있어서,
    상기 지지 부재에 있어서, 상기 보호 필름의 상기 주연부를 지지하는 지지면은, 상기 주면에 대해서 평행하거나, 또는 상기 주면 측을 향하도록 경사져 있는 보호 필름의 첩착 방법.
  4. 제 3 항에 있어서,
    상기 반도체 웨이퍼의 상기 주면과 상기 압압 부재의 압압면의 클리어런스를 C1로 하고, 상기 지지 부재의 상기 지지면과 상기 압압 부재의 상기 압압면의 클리어런스를 C2로 한 경우에, C1>C2인 보호 필름의 첩착 방법.
  5. 제 1 항에 있어서,
    상기 배치 공정은, 상기 보호 필름의 주연부가, 상기 지지 부재보다도 내주 측에 위치하도록 상기 보호 필름을 배치하는 공정이고,
    상기 압축 공정은, 상기 압압 부재와 상기 주면 사이에 끼우는 것에 의한 상기 보호 필름의 상기 제 2 영역의 외주 방향으로의 팽출을, 상기 지지 부재의 내주면으로 막고, 상기 주연부를 상기 압압 부재와 상기 지지 부재의 내주면과 상기 주면으로 압축하는 공정인 보호 필름의 첩착 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 보호 필름은, 유동성 또는 가소성을 발현할 수 있는 층을 갖는 보호 필름의 첩착 방법.
  7. 제 6 항에 있어서,
    상기 압축 공정은, 상기 보호 필름을 가열하여, 상기 유동성 또는 상기 가소성을 발현시킨 상태에서 행해지는 보호 필름의 첩착 방법.
  8. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 범프의 평균 높이를 H1로 하고, 상기 보호 필름의 평균 두께를 H2로 한 경우에, 0.5≤H2/H1인 보호 필름의 첩착 방법.
  9. 제 1 항 내지 제 5 항 중 어느 한 항에 기재된 보호 필름의 첩착 방법을 포함하는 것을 특징으로 하는 반도체 부품의 제조 방법.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
KR1020217031634A 2019-03-27 2020-03-26 보호 필름 및 그의 첩착 방법, 및 반도체 부품의 제조 방법 KR102611616B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019061828 2019-03-27
JPJP-P-2019-061828 2019-03-27
PCT/JP2020/013846 WO2020196794A1 (ja) 2019-03-27 2020-03-26 保護フィルム及びその貼着方法並びに半導体部品の製造方法

Publications (2)

Publication Number Publication Date
KR20210134023A KR20210134023A (ko) 2021-11-08
KR102611616B1 true KR102611616B1 (ko) 2023-12-07

Family

ID=72610589

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020217031634A KR102611616B1 (ko) 2019-03-27 2020-03-26 보호 필름 및 그의 첩착 방법, 및 반도체 부품의 제조 방법
KR1020217031631A KR20210129204A (ko) 2019-03-27 2020-03-26 첩착 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020217031631A KR20210129204A (ko) 2019-03-27 2020-03-26 첩착 장치

Country Status (8)

Country Link
US (2) US20220157626A1 (ko)
EP (2) EP3951839A4 (ko)
JP (2) JPWO2020196794A1 (ko)
KR (2) KR102611616B1 (ko)
CN (2) CN113614888A (ko)
SG (2) SG11202109556QA (ko)
TW (1) TWI822982B (ko)
WO (2) WO2020196794A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012059929A (ja) * 2010-09-09 2012-03-22 Lintec Corp シート貼付装置及び貼付方法
JP2012099622A (ja) 2010-11-02 2012-05-24 Panasonic Corp 半導体装置の製造方法および製造装置
JP2013048296A (ja) * 2012-11-21 2013-03-07 Hitachi Chemical Co Ltd 半導体装置の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3773358B2 (ja) 1998-07-01 2006-05-10 三井化学株式会社 半導体ウエハの裏面研削用粘着フィルム及びそれを用いる半導体ウエハの裏面研削方法
JP4444619B2 (ja) * 2003-10-10 2010-03-31 リンテック株式会社 マウント装置及びマウント方法
JP4447280B2 (ja) * 2003-10-16 2010-04-07 リンテック株式会社 表面保護用シートおよび半導体ウエハの研削方法
TW200800584A (en) * 2006-04-03 2008-01-01 Gunze Kk Surface protective tape used for back grinding of semiconductor wafer and base film for the surface protective tape
JP2008066684A (ja) * 2006-09-08 2008-03-21 Takatori Corp ダイシングフレームへの基板のマウント装置
JP5348976B2 (ja) * 2008-01-30 2013-11-20 株式会社東京精密 バンプが形成されたウェーハを処理するウェーハ処理方法およびウェーハ処理装置
JP4988640B2 (ja) * 2008-03-31 2012-08-01 リンテック株式会社 シート貼付装置及び貼付方法
JP5216472B2 (ja) * 2008-08-12 2013-06-19 日東電工株式会社 半導体ウエハの保護テープ貼付け方法およびその装置
JP2010062269A (ja) * 2008-09-02 2010-03-18 Three M Innovative Properties Co ウェーハ積層体の製造方法、ウェーハ積層体製造装置、ウェーハ積層体、支持層剥離方法、及びウェーハの製造方法
JP5762781B2 (ja) * 2011-03-22 2015-08-12 リンテック株式会社 基材フィルムおよび該基材フィルムを備えた粘着シート
JP5785420B2 (ja) * 2011-03-31 2015-09-30 リンテック株式会社 保護膜形成用シートおよび半導体チップの製造方法
JP2012238703A (ja) * 2011-05-11 2012-12-06 Hitachi Chem Co Ltd 半導体装置の製造方法、接着剤層付き半導体ウェハの製造方法、半導体素子付き半導体ウェハの製造方法、及び半導体ウェハ積層体の製造方法
WO2013021644A1 (ja) * 2011-08-09 2013-02-14 三井化学株式会社 半導体装置の製造方法およびその方法に用いられる半導体ウエハ表面保護用フィルム
JP6037655B2 (ja) * 2012-05-15 2016-12-07 株式会社ディスコ 粘着テープの貼着方法
JP6021432B2 (ja) * 2012-05-22 2016-11-09 株式会社ディスコ 表面保護テープ貼着システム
JP6051302B2 (ja) * 2013-05-29 2016-12-27 三井化学東セロ株式会社 半導体ウエハ保護用フィルム及び半導体装置の製造方法
TWI533401B (zh) * 2013-08-29 2016-05-11 Bridgestone Corp 晶座
JP6216606B2 (ja) * 2013-10-23 2017-10-18 リンテック株式会社 シート貼付装置
JP6617471B2 (ja) * 2015-08-12 2019-12-11 住友ベークライト株式会社 半導体装置の製造方法
JP7154737B2 (ja) * 2017-03-27 2022-10-18 リンテック株式会社 シート貼付装置および貼付方法
JP6906843B2 (ja) * 2017-04-28 2021-07-21 株式会社ディスコ ウェーハの加工方法
DE102018202254A1 (de) * 2018-02-14 2019-08-14 Disco Corporation Verfahren zum Bearbeiten eines Wafers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012059929A (ja) * 2010-09-09 2012-03-22 Lintec Corp シート貼付装置及び貼付方法
JP2012099622A (ja) 2010-11-02 2012-05-24 Panasonic Corp 半導体装置の製造方法および製造装置
JP2013048296A (ja) * 2012-11-21 2013-03-07 Hitachi Chemical Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US20220157626A1 (en) 2022-05-19
JPWO2020196795A1 (ja) 2021-05-13
EP3951839A1 (en) 2022-02-09
EP3951839A4 (en) 2023-04-12
JP6859493B2 (ja) 2021-04-14
TWI822982B (zh) 2023-11-21
SG11202109557SA (en) 2021-10-28
WO2020196795A1 (ja) 2020-10-01
CN113614888A (zh) 2021-11-05
EP3951838A4 (en) 2023-03-01
KR20210129204A (ko) 2021-10-27
SG11202109556QA (en) 2021-10-28
CN113632207A (zh) 2021-11-09
EP3951838A1 (en) 2022-02-09
KR20210134023A (ko) 2021-11-08
WO2020196794A9 (ja) 2020-12-03
TW202041629A (zh) 2020-11-16
US20220153009A1 (en) 2022-05-19
JPWO2020196794A1 (ko) 2020-10-01
TW202039260A (zh) 2020-11-01
WO2020196794A1 (ja) 2020-10-01

Similar Documents

Publication Publication Date Title
JP6477732B2 (ja) フィルム、その製造方法および該フィルムを用いた半導体素子の製造方法
KR102389429B1 (ko) 이형 필름, 그 제조 방법, 및 반도체 패키지의 제조 방법
JP2008218571A (ja) ダイシング・ダイボンドフィルム
KR20110074855A (ko) 웨이퍼 적층체의 제조 방법, 웨이퍼 적층체의 제조 장치, 웨이퍼 적층체, 지지체의 박리 방법, 및 웨이퍼의 제조 방법
JP6068438B2 (ja) バックグラインドシート用基材および粘着シート、当該基材およびシートの製造方法、ならびにワークの製造方法
JP2023001351A (ja) 圧縮成形法による樹脂封止プロセス用離型フィルム
KR102611616B1 (ko) 보호 필름 및 그의 첩착 방법, 및 반도체 부품의 제조 방법
JP7177623B2 (ja) 樹脂モールド成形品の製造方法、樹脂モールド成形品、及びその用途。
KR20240112365A (ko) 첩착 장치
TWI846849B (zh) 保護膜及其貼附方法以及半導體零件的製造方法
JP6013709B2 (ja) 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法
KR20200096639A (ko) 부품 제조 방법, 보지 필름 및 보지구 형성 장치
WO2022009940A1 (ja) 保護フィルム及び半導体ウエハの裏面研削方法
KR20240025547A (ko) 보호막이 형성된 칩의 제조 방법
JP5149779B2 (ja) 半導体ウエハの保持方法、ダイシング方法、およびスペーサ
KR20220130773A (ko) 흡착 보조 필름 및 반도체 웨이퍼의 흡착 방법
KR20110101550A (ko) 다이싱 다이본드 일체형 필름
KR20150042336A (ko) 반도체 패키지용 다이싱 필름 및 그 가공방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant