CN113614888A - 保护膜及其粘贴方法以及半导体部件的制造方法 - Google Patents

保护膜及其粘贴方法以及半导体部件的制造方法 Download PDF

Info

Publication number
CN113614888A
CN113614888A CN202080024347.3A CN202080024347A CN113614888A CN 113614888 A CN113614888 A CN 113614888A CN 202080024347 A CN202080024347 A CN 202080024347A CN 113614888 A CN113614888 A CN 113614888A
Authority
CN
China
Prior art keywords
protective film
region
main surface
attaching
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080024347.3A
Other languages
English (en)
Inventor
野上昌男
森本哲光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Chemicals Tohcello Inc
Original Assignee
Mitsui Chemicals Tohcello Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Chemicals Tohcello Inc filed Critical Mitsui Chemicals Tohcello Inc
Publication of CN113614888A publication Critical patent/CN113614888A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/10—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the pressing technique, e.g. using action of vacuum or fluid pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/29—Laminated material
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Abstract

本发明提供保护膜的粘贴方法、半导体部件的制造方法、在粘贴方法中利用的保护膜，该保护膜能抑制因半导体晶片的主面的台阶而引起的不良情况的产生，粘贴方法具备：配置工序，以覆盖半导体晶片(10)的主面(10A)的方式配置保护膜(20)；和粘贴工序，将保护膜(20)按压并粘贴于主面(10A)，主面(10A)具有第一区域(12)和第二区域(13)，第一区域(12)配置有凸块(11)，第二区域(13)是包含主面(10A)的周缘的至少一部分的区域且是未配置有凸块(11)的区域，粘贴工序包括将保护膜(20)在其厚度方向上压缩的压缩工序，压缩工序使用用于将保护膜(20)向主面(10A)按压的按压构件(32)和沿着第二区域(13)的外周缘设置的支撑构件(33)来进行。

Description

保护膜及其粘贴方法以及半导体部件的制造方法
技术领域
本发明涉及在由半导体晶片制造半导体部件时，粘贴于半导体晶片主面的保护膜及其粘贴方法、以及包含该保护膜的粘贴方法的半导体部件的制造方法。
背景技术
关于半导体晶片，在将形成有电路等的表面作为主面、将与该主面相反一侧的面作为背面的情况下，在制造半导体部件时，在背面研磨工序中对背面进行磨削而成为所希望的厚度。该背面研磨工序是在半导体晶片的主面粘贴保护膜，隔着保护膜将主面吸附固定于卡盘工作台等而实施的。
保护膜通常具有基层和粘着材料层。作为该保护膜的一般的粘贴方法，采用如下方法：在以使粘着材料层与主面接触的方式将保护膜配置于半导体晶片的主面上之后，使用粘贴辊等对基层施加预定的力，将粘着材料层按压于主面。
近年来，对于许多半导体晶片，从对半导体部件的高密度化的要求出发，在主面上设置凸块、微型电子机械系统(MEMS)，从而主面成为凹凸状。在对于这样的凹凸状主面采用上述一般的保护膜的粘贴方法的情况下，被按压于主面的保护膜的表面会仿照主面的凹凸而成为凹凸状，会产生各种不良情况。因此，作为保护膜，设置凹凸吸收性树脂层、台阶吸收层等而提高凹凸追随性，由此设法使表面难以产生凹凸(参照专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2000-17239号公报
发明内容
发明所要解决的课题
在上述的半导体晶片中，凸块等并不一定设置于主面的整个区域。即，在半导体晶片中，存在在主面上具有设置有凸块等的凹凸区域和未设置凸块等的平坦区域这两个区域的晶片。
例如，作为半导体晶片，存在出于刻印序列号、制造编号等目的而在主面的周缘部故意设置了未配置凸块的区域的晶片(参照图1的(a)的“附图标记13B”)。
而且，在上述半导体晶片的主面，会在凹凸区域与平坦区域之间产生以凹凸区域为高、以平坦区域为低的台阶。
图8是利用一般的粘贴方法将保护膜20粘贴于在主面10A具有上述的台阶的半导体晶片10时的说明图。
保护膜20具有对于通过凹凸吸收层23在第一区域12中吸收凸块11导致的凹凸而言充分以上的树脂体积量(以下，也称为“膜厚量”)，但膜厚量不足以填埋第一区域12与第二区域13之间的台阶，有时无法完全填埋台阶。
特别是，出于上述的刻印序列号、制造编号等目的而设置于主面10A的第二区域13的尺寸(在主面10A中所占的面积)也较大，为了在该尺寸的第二区域13整体填埋台阶，保护膜20的膜厚量显著不足。
另外，如图8中箭头所示，保护膜20的膜厚部(凹凸吸收层23)以与半导体晶片10的主面10A的周缘相比更向外侧逸出的方式流动，但一般的粘贴方法不具有限制这样的膜厚部的流动的手段。
因此，由于保护膜20的膜厚量不足以在第二区域13中填埋台阶，因此在保护膜20的表面会形成仿照台阶的凹陷、凹痕等缺陷24。
在前述的背面研磨工序中吸附固定主面时，在缺陷24的部分，保护膜20成为从卡盘工作台浮起的状态，变得真空容易被破坏，因此在背面研磨工序中可能产生真空错误、即半导体晶片向卡盘工作台上的吸附不良。
另外，即使在不产生真空错误的情况下，保护膜20也会在缺陷24的部分成为从卡盘工作台浮起的状态，无法充分地支撑在实施背面研磨工序时从背面侧施加的外力。因此，在实施背面研磨工序后的半导体晶片中可能产生裂纹、开裂、或者肉眼看不到的微裂纹。
如上所述，对于在半导体晶片的主面产生的台阶，即使使用设置有凹凸吸收性树脂层等的保护膜，在用一般的保护膜的粘贴方法时也无法填埋。因此，存在如下问题：在保护膜的表面形成仿照台阶的凹陷、凹痕等，在背面研磨工序中产生发生真空错误或裂纹等这样的不良情况。
本发明是鉴于上述问题而完成的，提供一种能够抑制由半导体晶片的主面的台阶引起的不良情况的产生的保护膜及其粘贴方法以及半导体部件的制造方法。
用于解决课题的方案
作为解决上述问题的方案，本发明如下所述。
[1]第一方案的保护膜的粘贴方法的主旨在于，具备：
配置工序，以覆盖半导体晶片的主面的方式配置保护膜；以及
粘贴工序，将上述保护膜按压并粘贴于上述主面，
所述主面具有第一区域和第二区域，所述第一区域配置有凸块，所述第二区域是包含该主面的周缘的至少一部分的区域且是未配置凸块的区域，
所述粘贴工序包括将所述保护膜在其厚度方向上压缩的压缩工序，
所述压缩工序使用用于将所述保护膜向所述主面按压的按压构件和沿着所述第二区域的外周缘设置的支撑构件来进行。
[2]在第一方案的保护膜的粘贴方法中，可以是：所述配置工序是以所述保护膜的边缘部从所述第二区域的所述周缘向外侧伸出的方式配置所述保护膜的工序，
所述压缩工序是使所述支撑构件支撑所述边缘部，并将所述边缘部夹在所述支撑构件与所述按压构件之间，由此对所述边缘部进行压缩的工序。
[3]在第一方案的保护膜的粘贴方法中，可以是：在所述支撑构件中，支撑所述保护膜的所述边缘部的支撑面与所述主面平行或者以朝向所述主面侧的方式倾斜。
[4]在第一方案的保护膜的粘贴方法中，可以是：在将所述半导体晶片的所述主面与所述按压构件的按压面的间隙设为C1，将所述支撑构件的所述支撑面与所述按压构件的所述按压面的间隙设为C2的情况下，C1＞C2。
[5]在第一方案的保护膜的粘贴方法中，可以是：所述配置工序是以所述保护膜的边缘部位于比所述支撑构件靠内周侧的方式配置所述保护膜的工序，所述压缩工序是通过所述支撑构件的内周面来阻挡由于夹在所述按压构件与所述主面之间而导致的所述保护膜向所述第二区域外周方向的鼓出，利用所述按压构件、所述支撑构件的内周面和所述主面来压缩所述边缘部的工序。
[6]在第一方案的保护膜的粘贴方法中，所述保护膜可以具有能够表现出流动性或塑性的层。
[7]在第一方案的保护膜的粘贴方法中，所述压缩工序可以在对所述保护膜进行加热而使其表现出所述流动性或所述塑性的状态下进行。
[8]在第一方案的保护膜的粘贴方法中，可以是：在将所述凸块的平均高度设为H1，将所述保护膜的平均厚度设为H2的情况下，0.5≤H2/H1。
[9]第二方案的半导体部件的制造方法的主旨在于，包括第一方案的保护膜的粘贴方法。
[10]第三方案的保护膜的主旨在于，用于第一方案的保护膜的粘贴方法。
[11]第四方案的保护膜的粘贴方法的主旨在于，具备：
加工工序，对保护膜进行加工而得到加工完毕的膜；
配置工序，以覆盖半导体晶片的主面的方式配置所述加工完毕的膜；以及
粘贴工序，将所述加工完毕的膜按压并粘贴于所述主面，
所述主面具有第一区域和第二区域，所述第一区域配置有凸块，所述第二区域是包含该主面的周缘的至少一部分的区域且是未配置凸块的区域，
所述加工工序是在所述保护膜上形成厚度不同的部位而得到所述加工完毕的膜的工序，
所述配置工序是使所述加工完毕的膜的所述厚度不同的部位中的厚度相对厚的区域与所述第二区域对应地配置的工序。
[12]在第四方案的保护膜的粘贴方法中，所述保护膜可以具有能够表现出流动性或塑性的层。
[13]在第四方案的保护膜的粘贴方法中，所述加工工序可以在对所述保护膜进行加热而使其表现出所述流动性或所述塑性的状态下进行。
[14]在第四方案的保护膜的粘贴方法中，可以是：在将所述凸块的平均高度设为H1，将所述保护膜的平均厚度设为H2的情况下，0.5≤H2/H1。
[15]第五方案的半导体部件的制造方法的主旨在于，包括第四方案的保护膜的粘贴方法。
[16]第六方案的保护膜的主旨在于，用于第四方案的保护膜的粘贴方法。
发明效果
根据第一方案和第四方案的保护膜的粘贴方法，在半导体晶片的主面存在由凸块的有无引起的台阶的情况下，能够以抑制或消除该台阶的方式粘贴保护膜。其结果，能够使保护膜的表面大致平坦，能够抑制由半导体晶片的主面的台阶引起的不良情况的产生。
根据第二方案以及第五方案的半导体部件的制造方法，能够抑制由半导体晶片的主面的台阶引起的不良情况的产生。其结果，能够高效地进行半导体部件的制造。
根据第三方案以及第六方案的保护膜，能够抑制由半导体晶片的主面的台阶引起的不良情况的产生。其结果，能够高效地进行半导体部件的制造。
附图说明
[图1]对供于本发明的粘贴方法的半导体晶片进行说明的(a)是俯视图，(b)是图1的(a)的1B-1B指示线的放大侧剖视图。
[图2]是说明本发明所涉及的保护膜的放大侧剖视图。
[图3]对第一方案的粘贴方法所涉及的粘贴装置进行说明的(a)是俯视图，(b)是放大侧剖视图。
[图4]对第一方案的粘贴方法所涉及的配置工序进行说明的(a)是俯视图，(b)是放大侧剖视图。
[图5]是对第一方案的粘贴方法所涉及的粘贴工序进行说明的放大侧剖视图。
[图6]是对第一方案的粘贴方法所涉及的压缩工序进行说明的放大侧剖视图。
[图7]是对粘贴有第一方案的粘贴方法所涉及的保护膜的半导体晶片进行说明的放大侧剖视图。
[图8]是对粘贴有通常的粘贴方法所涉及的保护膜的半导体晶片进行说明的放大侧剖视图。
[图9]是对第一方案的粘贴方法所涉及的支撑构件的变更例进行说明的放大侧剖视图。
[图10]是说明在实施例中对保护膜表面的凹凸进行测定的结果的曲线图。
[图11]对供于本发明的粘贴方法的半导体晶片的另一例进行说明的(a)是俯视图，(b)是图11的(a)的11B-11B指示线的放大侧剖视图。
[图12]涉及第一方案的粘贴方法，(a)、(b)是对相对于按压构件的半导体晶片的间隙C1与支撑构件的间隙C2的关系进行说明的放大侧剖视图。
[图13]涉及第一方案的粘贴方法，(a)是说明配置工序的放大侧剖视图，(b)是说明压缩工序的放大侧剖视图。
[图14]对第四方案的粘贴方法所涉及的加工工序进行说明的(a)是侧剖视图，(b)是放大侧剖视图。
[图15]是对第四方案的粘贴方法所涉及的配置工序进行说明的放大侧剖视图。
[图16]是对第四方案的粘贴方法所涉及的粘贴工序进行说明的放大侧剖视图。
[图17]对第四方案的粘贴方法所涉及的加工工序的另一例进行说明的(a)、(b)是放大侧剖视图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。在此所示的事项是例示性的事项以及用于例示性地说明本发明实施方式的事项，出于提供被认为是能够最有效且无困难地理解本发明的原理和概念性特征的说明的目的而进行叙述。在这一点上，为了从根本上理解本发明是需要的，并不意图在一定程度以上示出本发明的结构性细节，而是通过结合附图的说明而使本领域技术人员明确本发明的几个方式实际上如何具体化实现。
[1]粘贴方法(第一实施方式)
本粘贴方法是第一方案所涉及的第一实施方式，是保护半导体晶片10的主面10A的保护膜20的粘贴方法。
该粘贴方法具备：以覆盖半导体晶片10的主面10A的方式配置保护膜20的配置工序S1(参照图4的(b))和将保护膜20按压并粘贴于主面10A的粘贴工序S2(参照图5)。
半导体晶片10的主面10A具有：配置有凸块11的第一区域12和作为包含主面10A的周缘的至少一部分的区域且是未配置凸块11的区域的第二区域13(参照图1的(a)、(b))。
而且，粘贴工序S2包括将保护膜20在其厚度方向上压缩的压缩工序S3(参照图6)。该压缩工序S3使用用于将保护膜20向主面10A按压的按压构件32和沿着第二区域13的外周缘设置的支撑构件33来进行。
通过本粘贴方法粘贴了保护膜20的半导体晶片10在背面研磨工序中被制成所期望的薄度，被单片化并实施各种加工，由此由半导体晶片10制造半导体部件。
即，本粘贴方法(第一实施方式)被包括在第二方案所涉及的半导体部件的制造方法中。
供于本粘贴方法的半导体晶片10在表背两面中任一方具有凸块11，将在该半导体晶片10中具有凸块11的一侧的整个面作为主面10A(参照图1的(b))。
本粘贴方法能够使用能够执行配置工序S1、粘贴工序S2以及压缩工序S3的粘贴装置30(参照图3)来实施。
上述的按压构件32以及支撑构件33能够设置于粘贴装置30。
在本粘贴方法中，粘贴工序S2包括将保护膜20在其厚度方向上压缩的压缩工序S3。该压缩工序S3使用用于将保护膜20向主面10A按压的按压构件32和沿着主面10A的第二区域13的外周缘设置的支撑构件33来进行。
在压缩工序S3中，在厚度方向上被压缩的保护膜20中，表现出流动性或塑性的层(凹凸吸收层23)根据台阶或凹凸而适当流动，产生填埋台阶或凹凸那样的膜厚部的偏集。
另外，在使用按压构件32以及支撑构件33进行压缩工序S3的情况下，保护膜20的膜厚部的要向比主面10A的周缘更靠外侧的流动得到限制。
而且，通过如上述那样限制保护膜20的膜厚部的流动，从而保护膜20的膜厚部(凹凸吸收层23)较厚地偏集在主面10A的第二区域13上，由此，主面10A的台阶被填埋，保护膜20的表面变得平坦。
[2]半导体晶片
本粘贴方法所涉及的半导体晶片10对于材料、形状没有特别限定，通常使用硅(silicon)作为材料而形成为圆板状。
如图1的(a)、(b)所示，该半导体晶片10在主面10A具有多个凸块11。
在此，主面10A是具有凸块11的半导体晶片10中的设有凸块11一侧的整个面。该主面10A包括半导体晶片10的表面和凸块11的表面。另外，在该半导体晶片10中，主面10A的相反侧的面为背面。
该主面10A具有配置有凸块11的第一区域12和未配置凸块11的第二区域13。
其中，第二区域13具有周缘区域13A和空白区域13B。
上述中，周缘区域13A是构成半导体晶片10的周缘的区域(即，成为主面10A的周缘的区域)。通常，对于半导体晶片10，以防止其周缘产生缺口或开裂为目的，在该周缘设置有倒角部14(参照图1的(b)及图11的(b))，包含该倒角部14的区域为周缘区域13A。因此，在包含倒角部14的周缘区域13A未配置凸块。
另一方面，空白区域13B是虽然能够配置凸块，但实际上未配置凸块的区域。具体而言，空白区域13B是从第二区域13除去周缘区域13A后的区域。
上述各区域的形状(平面形状)没有限定，例如，在主面10A的大致中央部分，第一区域12如图1的(a)所例示的那样，能够设置为在俯视时呈大致圆形。另外，在主面10A的大致中央部分，第一区域12如图11的(a)所例示的那样，能够设置为在俯视时呈多边形形状。
需说明的是，为了容易理解第一区域12及第二区域13，在图1的(a)及图11的(a)中以双点划线表示这些区域的边界线。
另外，第二区域13例如如图1的(a)以及图11的(a)所例示的那样，能够设置为包围第一区域12的形状。
进而，构成第二区域13的周缘区域13A的形状例如能够设为以将第一区域12包围在内侧的方式在俯视时呈大致圆环状(参照图1以及图11)。
如图1的(a)所例示的那样，空白区域13B的形状(平面形状)能够设为弓型。即，能够设为：在主面10A的左侧部周缘区域13A朝向该主面10A的中心以弓状扩展而设置的空白区域13B。这样的空白区域13B能够以显示(例如刻印等)半导体晶片10的序列号、制造编号等各种信息为目的而利用。因此，图1的(a)的弓型的空白区域13B也可以称为识别区域。
另外，如图11的(a)所例示的那样，空白区域13B的形状(平面形状)能够形成为从前后左右的四周包围第一区域12的周围的形状。更具体而言，空白区域13B的形状能够形成为4个圆弧形状相连的形状。这样的空白区域13B例如出于在产品化时容易产生错误等理由，能够作为未配置凸块11的区域而利用。
进而，图11的(a)的空白区域13B也可以称为在从半导体晶片10切出的芯片的尺寸大的情况下形成的区域。即，在芯片的尺寸小的情况下，第一区域12在图1的(a)的俯视时成为大致圆形。另一方面，在芯片的尺寸大的情况下，第一区域12在图11的(a)的俯视时成为大致多边形形状。并且，当第一区域12在俯视时呈大致多边形形状时，以包围该第一区域12的周围的方式形成图11的(a)的空白区域13B。在形成图11的(a)的空白区域13B的情况下，芯片的尺寸例如为100mm2以上。
需说明的是，在后文中，将该空白区域13B的表面记载为“空白区域表面101A”。
主面10A上的凸块11的平均高度H1没有特别限定，能够根据镀敷凸块、球凸块、印刷凸块等这样的凸块11的种类而任意地设定。通常，主面10A上的凸块11的平均高度H1优选小于350μm，更优选为5～250μm的范围，进一步优选为10～150μm的范围。
第二区域13的面积相对于主面10A的总面积的比率没有特别限定，可以根据空白区域13B的尺寸而任意地设定，但优选小于30％，更优选为23％以下，进一步优选为15％以下。
周缘区域13A的面积相对于主面10A的总面积的比率没有特别限定，优选为10％以下，更优选为8％以下，进一步优选为5％以下。
另外，空白区域13B的面积相对于主面10A的总面积的比率没有特别限定，可以任意设定，但优选为20％以下，更优选为15％以下，进一步优选为10％以下。
在第二区域13中，周缘区域13A和空白区域13B均在与第一区域12之间具有台阶，通过在保护膜20的表面形成仿照该台阶的凹陷、凹痕等，从而可能引起真空错误的产生、裂纹、开裂的产生等不良情况。
在比较周缘区域13A和空白区域13B的情况下，空白区域13B与周缘区域13A相比，相对于主面10A的总面积的面积比率更大，因此，与周缘区域13A相比，容易在保护膜20的表面形成更大的凹陷、凹痕等，引起上述不良情况的可能性高。
因此，在以后的记载中，只要没有特别说明，对于第二区域13，列举空白区域13B来进行说明。
[3]保护膜
在本粘贴方法中使用的保护膜20是在半导体部件的制造方法中使用的膜，更具体而言，是在半导体部件的制造方法中，在使半导体晶片成为期望的厚度的背面研磨工序中使用的膜。
即，本保护膜为第三方案所涉及的保护膜。
如图2所示，保护膜20可以为具有基层21和粘着材料层22的构成。
从消除由凸块11造成的凹凸与由第一区域12及第二区域13的高低差造成的台阶的观点出发，保护膜20优选具有能够表现出流动性或塑性的层。本实施方式的保护膜20在基层21与粘着材料层22之间具有凹凸吸收层23来作为能够表现出流动性或塑性的层。
从适当地消除由凸块11造成的凹凸与由第一区域12及第二区域13的高低差造成的台阶的观点出发，保护膜20的平均厚度H2优选与上述凸块11的平均高度H1之间满足0.5≤H2/H1的关系式。
关于H2/H1的上限，从保护膜20以其膜厚量吸收并适当地消除由凸块11造成的凹凸与由第一区域12及第二区域13的高低差造成的台阶的观点出发，没有特别限制。从抑制因保护膜20的平均厚度H2增加而导致的材料的浪费，进而适当地维持保护膜20的成型性的观点出发，H2/H1通常为10以下(H2/H1≤10)，优选为5以下(H2/H1≤5)，更优选为4以下(H2/H1≤4)。
具体而言，保护膜20的平均厚度H2优选为30μm以上，更优选为100μm以上，进一步优选为200μm以上。
需说明的是，平均高度H1是全部凸块数中，随机选择的1/10个凸块的实测高度的平均值。另外，平均厚度H2是以相隔2cm以上的方式选择的10处的膜的实测厚度的平均值。
以下，对保护膜的各层进行说明。
(1)基层
基层21是以提高保护膜20的操作性、机械特性、耐热性等特性为目的而设置的层。
基层21中使用的材料只要具有能够耐受在背面研磨工序中对半导体晶片进行磨削时施加的外力的机械强度，就没有特别限定。
通常，基层21的材料使用合成树脂的膜。
作为上述合成树脂，可以列举选自聚乙烯、聚丙烯、聚(4-甲基-1-戊烯)、聚(1-丁烯)等聚烯烃；聚对苯二甲酸乙二醇酯、聚对苯二甲酸丁二醇酯等聚酯；尼龙-6、尼龙-66、聚己二酰间苯二甲胺等聚酰胺；聚丙烯酸酯；聚甲基丙烯酸酯；聚氯乙烯；聚醚酰亚胺；乙烯-乙酸乙烯酯共聚物；聚丙烯腈；聚碳酸酯；聚苯乙烯；离聚物；聚砜；聚醚砜；聚苯醚等中的1种或2种以上的热塑性树脂。
这些合成树脂中，从在背面研磨工序中适当地保护半导体晶片的观点出发，优选选自聚丙烯、聚对苯二甲酸乙二醇酯、聚酰胺、乙烯-乙酸乙烯酯共聚物中的1种或2种以上，更优选选自聚对苯二甲酸乙二醇酯、乙烯-乙酸乙烯酯共聚物中的1种或2种以上。
另外，在合成树脂中，作为添加剂，可以添加增塑剂、软化剂(矿物油等)、填充剂(碳酸盐、硫酸盐、钛酸盐、硅酸盐、氧化物(氧化钛、氧化镁)、二氧化硅、滑石、云母、粘土、纤维填料等)、抗氧化剂、光稳定剂、抗静电剂、润滑剂、着色剂等。这些添加剂可以仅使用1种，也可以并用2种以上。
上述的膜不论有无拉伸，可以使用未拉伸膜、单轴拉伸膜、双轴拉伸膜等拉伸膜中的任一种，从提高机械强度的观点出发，优选拉伸膜。
另外，膜可以使用单层膜、具有多层的多层膜中的任一种。
从提高与凹凸吸收层23等的粘接性的观点出发，基层21优选使用经表面处理的膜。作为表面处理的具体例，可以举出电晕处理、等离子体处理、底涂处理、底漆涂布处理等。
基层21的厚度没有特别限定，从得到良好的特性的观点出发，优选为10～200μm，更优选为20～150μm，进一步优选为30～100μm。
(2)粘着材料层
粘着材料层22是以在半导体晶片10的主面10A上粘贴并固定保护膜20为目的而设置的层。
粘着材料层22的材料没有特别限定，可以使用至少包含粘着主剂的材料。作为该粘着主剂，可以例示(甲基)丙烯酸系粘着剂、有机硅系粘着剂、氨基甲酸酯系粘着剂、橡胶系粘着剂等。
另外，粘着材料层22的材料除了粘着主剂以外，还可以含有交联剂。
粘着材料层22的材料可以使用能够通过能量射线固化的能量射线固化型粘着材料、不能通过能量射线固化的能量射线非固化型粘着材料中的任一种。其中，从通过能量射线照射而固化并使粘着力降低，从而能够从主面10A将保护膜20无残胶地剥离的观点出发，作为粘着材料层22的材料，优选为能量射线固化型粘着材料。
关于能量射线固化型粘着材料，能量射线的种类没有特别限定，可以列举紫外线、电子束、红外线等。
另外，能量射线固化型粘着材料除了粘着主剂以外，还可以包含在分子内具有碳-碳双键的化合物、和能够与能量射线反应而引发固化性化合物的聚合的光聚合引发剂。固化性化合物优选为在分子中具有碳-碳双键，能通过自由基聚合而固化的单体、低聚物、聚合物。
粘着材料层22的粘着力没有特别限定，从确保与半导体晶片的良好粘接性、并且能够抑制剥离时在半导体晶片上的残胶的观点出发，优选在粘贴于硅晶片的表面并放置60分钟后从硅晶片的表面剥离时的、依据JISZ0237测定的对硅晶片的粘着力(在温度23℃、相对湿度50％的环境下测定)为0.1～10N/25mm。粘着力更优选为0.2～9N/25mm、进一步优选为0.3～8N/25mm。
粘着材料层22的厚度没有特别限定，从能够发挥适当的粘接力的同时能够无残胶地剥离的观点出发，优选为1～50μm，更优选为2～45μm，进一步优选为3～40μm。
(3)凹凸吸收层
凹凸吸收层23是出于以下目的而设置的层：通过因表现流动性或塑性而发挥的凹凸吸收性，吸收配置在主面10A上的凸块11的凹凸形状，并且填埋由第一区域12及第二区域13的高低差产生的台阶，使保护膜20的表面平滑。
凹凸吸收层23的材料只要是具有因表现流动性或塑性而带来的凹凸吸收性的材料，就没有特别限定，通常使用热塑性树脂。
作为热塑性树脂的具体例，可举出烯烃系树脂、乙烯-极性单体共聚物、ABS树脂、氯乙烯树脂、偏二氯乙烯树脂、(甲基)丙烯酸系树脂、聚酰胺系树脂、氟系树脂、聚碳酸酯系树脂、聚酯系树脂等。其中，从凹凸吸收性良好的观点出发，优选为选自烯烃系树脂和乙烯-极性单体共聚物中的至少1种。
作为烯烃系树脂，可以例示直链状低密度聚乙烯(LLDPE)、低密度聚乙烯、高密度聚乙烯、聚丙烯、包含乙烯和碳原子数3～12的α-烯烃的乙烯-α-烯烃共聚物、包含丙烯和碳原子数4～12的α-烯烃的丙烯-α-烯烃共聚物、乙烯-环状烯烃共聚物、乙烯-α-烯烃-环状烯烃共聚物等。
作为乙烯-极性单体共聚物，可以例示乙烯-(甲基)丙烯酸乙酯共聚物、乙烯-(甲基)丙烯酸甲酯共聚物、乙烯-(甲基)丙烯酸丙酯共聚物、乙烯-(甲基)丙烯酸丁酯共聚物等乙烯-不饱和羧酸酯共聚物；乙烯-乙酸乙烯酯共聚物、乙烯-丙酸乙烯酯共聚物、乙烯-丁酸乙烯酯共聚物、乙烯-硬脂酸乙烯酯共聚物等乙烯-乙烯基酯共聚物等。
另外，上述热塑性树脂可以单独使用，也可以混合使用2种以上。
凹凸吸收层23的密度没有特别限定，从凹凸吸收性所涉及的柔软性和在背面研磨工序中的耐久性所涉及的刚性的平衡(刚柔性)的观点出发，优选为800～990kg/m3，更优选为830～980kg/m3，进一步优选为850～970kg/m3。
凹凸吸收层23的厚度只要是能够对于由凸块11造成的凹凸形状与由第一区域12和第二区域13的高低差造成的台阶发挥凹凸吸收性的厚度，就没有特别限定，从能够适当地发挥凹凸吸收性的观点出发，优选为20μm以上，更优选为80μm以上，进一步优选为170μm以上。
关于凹凸吸收层23在60℃时的储能模量G’(60)，从在保护膜20的粘贴时能够通过加温而使凹凸吸收层23表现出适当的凹凸吸收性的观点出发，优选为0.05×106～1.0×106Pa，更优选为0.075×106～0.5×106Pa。
关于凹凸吸收层23在25℃时的储能模量G’(25)，从在保护膜20的粘贴后凹凸吸收层23能够保持其形状，能够维持对于主面10A的适当的密合性的观点出发，优选为4.0×106～7.0×106Pa，更优选为4.5×106～6.5×106Pa。
关于凹凸吸收层23的储能模量G’(60)与储能模量G’(25)的弹性模量比G’(60)/G’(25)，从能够表现出良好的凹凸吸收性，并且能够维持对于主面10A的良好的密合性的观点出发，优选G’(60)/G’(25)＜0.1，更优选G’(60)/G’(25)≤0.08，进一步优选G’(60)/G’(25)≤0.05。
需要说明的是，关于储能模量G’，使用动态粘弹性测定装置(例如Rheometrics公司制，型号“RMS-800”)，在测定频率1Hz、应变0.1～3％的条件下，在25℃下测定G’(25)，在60℃下测定储能模量G’(60)。
(4)其他层
保护膜20不限于具有上述的基层21、粘着材料层22和凹凸吸收层23的构成，可以采用在基层21与凹凸吸收层23之间、或者在凹凸吸收层23与粘着材料层22之间具有其他层的构成。
作为其他层，可列举提高与粘着材料层22的界面强度的界面强度提高层、抑制低分子量成分向粘着材料层22的粘着面转移的转移防止层、防止保护膜20带电的防静电层等。它们可以仅使用1种，也可以并用2种以上。
[4]粘贴装置
粘贴装置30只要是能够执行配置工序S1、粘贴工序S2以及压缩工序S3的构成，就没有特别限定。
作为粘贴装置30，能够例示以下所示的构成。
如图3的(a)、(b)所示，粘贴装置30具有卡盘工作台31、配置于卡盘工作台31的上方位置的按压构件32、以及配置于卡盘工作台31旁边的支撑构件33。
卡盘工作台31用于对载置于其表面的半导体晶片10进行支撑固定。
按压构件32用于向被支撑固定于卡盘工作台31上的半导体晶片10的主面10A按压保护膜20。
支撑构件33沿着支撑固定于卡盘工作台31上的半导体晶片10的第二区域13的外周缘设置，用于支撑保护膜20的边缘部。
从使保护膜20的凹凸吸收层23适当地表现出流动性或塑性的观点出发，粘贴装置30可以构成为具有用于对保护膜20进行加热的加热机构。作为该加热机构，能够例示暖风加热器等。
从能够适当地执行配置工序S1的观点出发，粘贴装置30可以构成为具有向装置内供给保护膜20的供给机构。作为该供给机构，能够例示膜供给辊、膜供给臂等。
以下，对粘贴装置所具有的各构件进行说明。
(1)卡盘工作台
卡盘工作台31只要能够支撑固定半导体晶片10即可，对种类、构成等没有特别限定。
从能够适当地固定半导体晶片10并且能够防止半导体晶片10的污损、损伤的观点出发，卡盘工作台31优选为真空吸附工作台。
(2)按压构件
按压构件32只要能够向半导体晶片10的主面10A按压保护膜20，则形状、构成等没有特别限定。
图3的(a)、(b)所示的按压构件32形成为圆盘状，配置在支撑固定于卡盘工作台31上的半导体晶片10的上方位置，构成为能够与该半导体晶片10接近或远离。
从使粘贴于半导体晶片10的主面10A的保护膜20的表面平坦的观点出发，优选按压构件32的按压保护膜20的按压面32A为平坦面。
从抑制按压保护膜20时的变形而维持按压面32A为平坦面的观点出发，按压面32A的硬度以莫氏硬度计优选为2.5～8.5，更优选为3～7，进一步优选为4～6。
按压面32A的材料没有特别限定，从满足上述莫氏硬度的观点出发，可以使用铁、铜、铝、钢、不锈钢、铝合金等金属、玻璃、陶瓷等无机材料。
按压构件32例如能够构成为仅按压面32A由上述无机材料形成，按压面32A以外的部分由合成树脂形成等。
使按压构件32接近或远离半导体晶片10的构成等没有特别限定。
例如，按压构件32可以构成为其一端缘转动自如地安装于粘贴装置30，在向下弹的情况下接近半导体晶片10，在向上弹的情况下远离半导体晶片10。
另外，按压构件32可以构成为升降自如地安装于以沿半导体晶片10的厚度方向延伸的方式设置在粘贴装置30的轨道等，在下降的情况下接近半导体晶片10，在上升的情况下远离半导体晶片10。
另外，可以构成为按压构件32固定在卡盘工作台31的上方位置，并升降自如地构成卡盘工作台31，在卡盘工作台31上升的情况下，半导体晶片10接近按压构件32，在卡盘工作台31下降的情况下，半导体晶片10远离按压构件32。
(3)支撑构件
支撑构件33只要能够在压缩工序S3中对保护膜20进行压缩，则对构成等没有特别限定。
关于支撑构件33的形状，只要能够沿着半导体晶片10的第二区域13的外周缘设置，并且能够适当地执行压缩工序S3即可，没有特别限定。作为这样的形状，能够例示在俯视时呈圆环状、扇形、弧形等。
关于支撑构件33的材料，只要能够与按压构件32一起夹着保护膜20进行压缩，就没有特别限定。作为这样的材料，除了在按压构件32的说明中所列举的金属等无机材料以外，还可以例示工程塑料、超级工程塑料等热塑性树脂、热固性树脂等。
图3的(a)、(b)所示的支撑构件33以能够将半导体晶片10整体包围在内侧的方式形成为俯视时呈圆环状。
需说明的是，在将支撑构件33的形状设为在俯视时呈扇形、弧形等的情况下，优选在第二区域13中，特别是沿着空白区域13B的外周缘设置支撑构件33。
如图6所示，支撑构件33在俯视时需要一定以上的宽度W1，由此能够发挥由保护膜20带来的作用，即，用被按压构件32与支撑构件33夹着的部分填埋空白区域13B的台阶的作用。
关于为了填埋台阶所需的体积，可根据凸块11的高度、空白区域13B在半导体晶片10的主面10A上所占的面积、保护膜20的厚度等条件而适当地调节。
因此，支撑构件33的俯视时的宽度W1没有特别限定，从能够在与按压构件32之间确实地夹着保护膜20进行压缩的观点出发，通常优选为1～20mm，更优选为2～15mm，进一步优选为3～10mm。
从使在压缩工序S3中被压缩的保护膜20的边缘部的膜层(例如，凹凸吸收层23)适当地移动到半导体晶片10的主面10A的第二区域13上，特别是空白区域13B的空白区域表面101A上的观点出发，在支撑构件33中支撑保护膜20的边缘部的支撑面33A与半导体晶片10的主面10A平行。
或者，如图9所示，从使在压缩工序S3中被压缩的保护膜20的边缘部的膜层(例如，凹凸吸收层23)更适当地移动到空白区域表面101A上的观点出发，支撑构件33的支撑面33A也可以以朝向半导体晶片10的主面10A侧的方式倾斜。
图3的(a)、(b)所示的粘贴装置30中，从能够适当地执行压缩工序S3的观点出发，在将半导体晶片10的主面10A与按压构件32的间隙设为C1、将支撑构件33与按压构件32的间隙设为C2的情况下，为C1＞C2。在该C1＞C2的情况下，支撑构件33的支撑面33A配置在比半导体晶片10的主面10A中的空白区域表面101A高的位置。
需说明的是，上述的间隙C1和间隙C2也可以设为C1＝C2或C1＜C2。在C1＝C2的情况下，支撑构件33的支撑面33A配置在与半导体晶片10的第二区域13的表面相同的高度，在C1＜C2的情况下，支撑构件33的支撑面33A配置在比半导体晶片10的第二区域13的表面低的位置。
更具体而言，在将半导体晶片10的厚度方向上的空白区域表面101A的位置设为P1，将支撑构件33的支撑面33A的位置设为P2、将这些P1与P2之间的距离设为d1(μm)的情况下，在C1以及C2满足C1＞C2的情况下(参照图12的(a))，优选设为50≤d1(μm)≤2000，更优选设为100≤d1(μm)≤1000。
另外，同样地，在将半导体晶片10的厚度方向上的空白区域表面101A的位置设为P1、将支撑构件33的支撑面33A的位置设为P2、将这些P1与P2之间的距离设为d2(μm)的情况下，在C1以及C2满足C1＜C2的情况下(参照图12的(b))，优选设为0＜d2(μm)＜400，更优选设为10≤d2(μm)≤300，更优选设为50≤d2(μm)≤200。
[5]配置工序
如图4的(a)、(b)所示，配置工序S1是使按压构件32(省略图示)处于远离半导体晶片10的状态，向半导体晶片10的主面10A上供给保护膜20的工序。
在该配置工序S1中，所供给的保护膜20以覆盖半导体晶片10的主面10A的方式配置(参照图4的(b)及图5)。
所供给的保护膜20的形状没有特别限定，可以使用俯视时呈圆形、正方形、长方形、带状中的任一种。
保护膜20的供给方式没有特别限定，可以使用每次供给1片保护膜20的分批式和连续供给保护膜20的连续式中的任一种。
在图4的(a)、(b)所示的配置工序S1中，所供给的保护膜20的形状为与主面10A对应的俯视时圆形，保护膜20的供给方式为分批式。
在配置工序S1中，从在整个第二区域13增补足以填埋台阶的膜厚量以及适当地限制膜厚部向比主面10A的周缘更靠外侧流动这两个观点出发，以保护膜20的边缘部(周缘部)从第二区域13的周缘向外侧伸出的方式配置保护膜20。
保护膜20的边缘部的伸出量没有特别限定。从确实地进行压缩工序S3的观点出发，该伸出量优选为能够将伸出的边缘部载置于支撑构件33的支撑面33A上的量。
如图6所示，为了发挥由保护膜20带来的作用、即用被按压构件32与支撑构件33夹着的部分来填埋空白区域13B的台阶的作用，保护膜20的边缘部的伸出量优选为在俯视时具有一定以上的宽度W2，并载置于支撑构件33的支撑面33A上。
关于为了填埋台阶所需的体积，可根据凸块11的高度、空白区域13B在半导体晶片10的主面10A上所占的面积、保护膜20的厚度等条件适当地调节。
因此，关于保护膜20的边缘部的伸出量，其俯视时的宽度W2没有特别限定，但从减少作为保护膜20的多余部分而废弃等的量的观点出发，一般而言，更优选设为不从支撑面33A的周缘进一步向外侧伸出的量。
具体而言，关于保护膜20的边缘部的伸出量，在将保护膜20上与主面10A的周缘相应的位置与保护膜20的外周缘之间的长度设为上述俯视时的宽度W2的情况下，该宽度W2优选为0.5～10mm，更优选为1～8mm，进一步优选为1.5～6mm。
[6]粘贴工序
如图5所示，粘贴工序S2是使按压构件32接近半导体晶片10的主面10A，利用该按压构件32将保护膜20按压并粘贴于主面10A的工序。
粘贴工序S2包括将保护膜20在其厚度方向上压缩的压缩工序S3。
粘贴工序S2中的压缩工序S3的执行时刻没有特别限定，例如能够设为：压缩工序S3开始时为粘贴工序S2开始后、压缩工序S3结束时和粘贴工序S2结束时为大致同时、压缩工序S3结束时为粘贴工序S2结束前等。
另外，在粘贴工序S2中，通过使用粘贴装置30的加热机构对保护膜20进行加热，从而能够在压缩工序S3中使保护膜20的膜厚部(凹凸吸收层23)适当地变形。
保护膜20的加热温度只要设定为能够根据上述凹凸吸收层23的储能模量G’使该凹凸吸收层23适当变形的温度即可，没有特别限定。
具体而言，只要在上述凹凸吸收层23的储能模量G’的范围内，则保护膜20的加热温度优选为50～200℃，更优选为60～100℃，进一步优选为70～90℃。
(1)压缩工序
如图6所示，压缩工序S3通过使支撑构件33支撑保护膜20的边缘部，并将该边缘部夹在支撑构件33与按压构件32之间而进行压缩。
压缩保护膜20的边缘部时的压缩力能够通过按压构件32的加压力来设定。从能够适当地压缩保护膜20的边缘部并且防止半导体晶片10产生开裂、裂纹的观点出发，具体的加压力优选为0.3～2MPa，更优选为0.4～1.5MPa，进一步优选为0.5～1MPa。
在压缩工序S3中，在主面10A的第一区域12上，夹在按压构件32与凸块11之间而在厚度方向上被压扁的保护膜20的膜厚部(凹凸吸收层23)仿照凸块11的凹凸而变形，填埋该凹凸。
而且，在厚度方向上被压扁的保护膜20的膜厚部的一部分，如图6中右侧的箭头所示，向第二区域13的空白区域13B上流动，增加空白区域表面101A上的保护膜20的膜厚量。
另一方面，被夹在支撑构件33与按压构件32之间而在厚度方向上被压缩的保护膜20的边缘部，如图6中左侧的箭头所示，通过膜厚部(凹凸吸收层23)以被挤到空白区域表面101A上的方式流动，从而增加空白区域表面101A上的保护膜20的膜厚量。
另外，在厚度方向上被压缩的保护膜20的边缘部，通过由支撑构件33和按压构件32限制膜厚部从空白区域表面101A上流动，从而防止膜厚部从第二区域13的周缘进一步向外侧逸出。
因此，膜厚部从第一区域12上和被压缩的边缘部流入空白区域表面101A上的保护膜20，由此可在整个第二区域13增补足以填埋台阶的膜厚量。这样，增补了膜厚量的空白区域表面101A上的保护膜20通过增加膜厚，遍及整个第二区域13而填埋台阶。
另外，由于保护膜20的表面处于被按压构件32按压的状态，因此不会受到膜厚部的流动的影响，而是仿照按压面32A而成为平坦面。
在压缩工序S3之后，将在主面10A上粘贴有保护膜20的半导体晶片10从粘贴装置30取出，将压缩后的保护膜20的边缘部等多余部分切除。
如图7所示，在切除了多余部分的半导体晶片10中，通过保护膜20的膜厚部较厚地偏集于区域表面101A上，从而填埋了台阶。
另外，在上述的记载中，作为第二区域13，列举空白区域13B进行了说明，但与该空白区域13B同样地，在周缘区域13A中，也通过保护膜20的膜厚部较厚地偏集于第二区域13上，从而填埋了台阶。
而且，粘贴于半导体晶片10的保护膜20的表面不会形成仿照半导体晶片10的台阶的缺陷，而是整体成为均匀的平坦面。
需说明的是，上述的本粘贴方法是以图1的(a)、(b)所示的主要用作识别区域的空白区域13B为例进行了说明，但在图11的(a)、(b)所示那样的空白区域13B中也能够得到同样的效果。
即，在作为对象的半导体晶片10中在未配置凸块的区域即第二区域13中存在具有平坦状的空白区域表面101A的空白区域13B的情况下，本粘贴方法特别有用。
[7]粘贴方法(第二实施方式)
本粘贴方法是第一方案的第二实施方式。
本粘贴方法(第二实施方式)与第一实施方式同样地被包括在第二方案的半导体部件的制造方法中。
供于本粘贴方法的半导体晶片10和保护膜20如上述[2]半导体晶片和上述[3]保护膜中的记载，省略说明。
第二实施方式的粘贴方法与上述的第一实施方式相比，配置工序和压缩工序不同。以下，对本粘贴方法的配置工序和压缩工序进行说明。
(1)配置工序
如图13的(a)所示，上述的配置工序S1可以是以保护膜20的边缘部(周缘部)位于比支撑构件33靠内周侧的方式配置保护膜20的工序。在该配置工序S1中，保护膜20的边缘部没有载置于支撑构件33的支撑面33A上。
在该配置工序S1中，为了用支撑构件33的内周面阻挡在后述的压缩工序S3中产生的保护膜20向第二区域13的外周方向的鼓出，优选尽可能缩短保护膜20的边缘部与支撑构件33的内周面之间的俯视时的距离。
具体而言，保护膜20的边缘部与支撑构件33的内周面之间的俯视时的距离优选小于1mm，更优选为0.5mm以下，进一步优选为0.3mm以下。并且，最优选的是，保护膜20的边缘部与支撑构件33的内周面之间的俯视时的距离为0mm，即保护膜20的边缘部与支撑构件33的内周面接触的状态。
(2)压缩工序
在上述配置工序S1之后的压缩工序S3中，夹在按压构件32与主面10A之间的保护膜20欲使膜厚部(凹凸吸收层23)从保护膜20的边缘部(周缘部)向第二区域13的外周方向鼓出。如图13的(b)中左侧的箭头所示，该膜厚部(凹凸吸收层23)的鼓出被支撑构件33的内周面阻挡。
对于保护膜20的边缘部，被支撑构件33的内周面阻挡的膜厚部(凹凸吸收层23)会停留在空白区域表面101A上，并且，通过膜厚部从第一区域12向空白区域表面101A上流入，从而可增补能够在整个第二区域13填埋台阶的膜厚量。
空白区域表面101A上的保护膜20的边缘部通过增补膜厚量从而使膜厚增厚。因此，压缩工序S3成为通过按压构件32的按压面32A、支撑构件33的内周面和半导体晶片10的主面10A来对保护膜20的边缘部进行压缩的工序。而且，通过被压缩的保护膜20的边缘部，遍及整个第二区域13而填埋台阶。
通过本粘贴方法粘贴了保护膜20的半导体晶片10，在背面研磨工序中被制成所期望的薄度，被单片化并实施各种加工，由此由半导体晶片10制造半导体部件。即，本粘贴方法被包括在半导体部件的制造方法中。
需说明的是，关于本申请的粘贴方法，在对第一实施方式与第二实施方式进行比较的情况下，在第一实施方式中，在支撑构件33与按压构件32之间将保护膜20的边缘部压缩并压扁，而与此相对，在第二实施方式中，不在支撑构件33与按压构件32之间将保护膜20的边缘部压缩，而是用支撑构件33的内周面阻挡保护膜20的鼓出，在这方面存在差异。因该差异而产生的效果在保护膜20具有能够表现出流动性或塑性的层、即凹凸吸收层23的情况下，能更显著地产生。
即，在保护膜20具有能够表现出流动性或塑性的层(凹凸吸收层23)的情况下，在实施了第一实施方式的粘贴方法的情况下，通过使构成边缘部的该层(凹凸吸收层23)流动而向主面10A的第二区域13挤出，从而不仅可以使用从第一区域12挤出的量，还能够使用从第二区域13的外侧的边缘部挤出的部分，来补充膜厚量。简而言之，第一实施方式的粘贴方法通过将保护膜20的凹凸吸收层23从包围第二区域13的周缘部中的内周缘部和外周缘部这两者向该第二区域13挤出，从而填埋台阶。
与此相对，在保护膜20具有能够表现出流动性或塑性的层(凹凸吸收层23)，即，实施了第二实施方式的粘贴方法的情况下，不能使构成边缘部的该层(凹凸吸收层23)流动而向主面10A的第二区域13挤出，需要仅用从第一区域12挤出的量来增补膜厚量。简而言之，第二实施方式的粘贴方法通过将保护膜20的凹凸吸收层23仅从包围第二区域13的周缘部中的内周缘部向该第二区域13挤出，从而填埋台阶。
因此，在保护膜20具有能够表现出流动性或塑性的层(凹凸吸收层23)的情况下，第一实施方式为了填埋第二区域13的台阶，能够利用构成比该第二区域13靠外侧的边缘部的该层(凹凸吸收层23)，在这一点上，还能够应对具有更大的空白区域13B的半导体晶片10，可以说比第二实施方式更有利。
[8]粘贴方法(第三实施方式)
本粘贴方法是第四方案的第三实施方式。
供于本粘贴方法(第三实施方式)的半导体晶片10与供于上述各实施方式的粘贴方法的半导体晶片相同，其详细内容如上述[2]半导体晶片所记载那样，因此省略说明。
供于本粘贴方法(第三实施方式)的保护膜20与供于上述各实施方式的粘贴方法的保护膜相同，其详细内容如上述[3]保护膜所记载那样，因此省略说明。即，保护膜20也是第六方案所涉及的保护膜。
本粘贴方法(第三实施方式)具备：对保护膜20进行加工而得到加工完毕的膜20A的加工工序S11(参照图14的(a)、(b))；以覆盖半导体晶片10的主面10A的方式配置加工完毕的膜20A的配置工序S12(参照图15)；以及将加工完毕的膜20A按压并粘贴于主面10A的粘贴工序S13(参照图16)。
加工工序S11是在保护膜20上形成厚度不同的部位而得到加工完毕的膜20A的工序。
并且，配置工序S12是使加工完毕的膜20A的厚度不同的部位中的厚度相对厚的区域201与第二区域13对应地配置的工序。
通过本粘贴方法粘贴了保护膜20的半导体晶片10，在背面研磨工序中被制成所期望的薄度，被单片化并实施各种加工，由此由半导体晶片10制造半导体部件。
即，本粘贴方法(第三实施方式)被包括在第五方案所涉及的半导体部件的制造方法中。
在本粘贴方法中，加工工序S11能够使用能够执行该工序的加工装置40(参照图14的(a)、(b))来实施。
在加工工序S11中，保护膜20通过在表现出流动性或塑性的层(凹凸吸收层23)产生膜厚部的偏集，从而被加工成形成厚度不同的部位，制成加工完毕的膜20A。
在本粘贴方法中，配置工序S12以及粘贴工序S13能够使用能够执行这些工序的粘贴装置30(参照图15、图16)来实施。
在配置工序S12中，加工完毕的膜20A以厚度不同的部位中的厚度相对厚的区域201位于空白区域表面101A上的方式配置在主面10A上。
在粘贴工序S13中，加工完毕的膜20A被按压构件32按压于主面10A，并且膜厚部(凹凸吸收层23)较厚地偏集在配置于主面10A的空白区域表面101A上的厚度相对厚的区域201，由此主面10A的台阶被填埋，保护膜20(加工完毕的膜20A)的表面变得平坦。
需说明的是，在本粘贴方法的配置工序S12以及粘贴工序S13中使用的粘贴装置30能够使用与上述第一和第二实施方式的粘贴方法中使用的粘贴装置30大致相同的具有卡盘工作台31、按压构件32、支撑构件33等的粘贴装置。关于该粘贴装置30的详细情况，如上述[4]粘贴装置所记载那样，因此省略说明。
[9]加工装置
加工装置40只要是能够执行加工工序S11的构成，就没有特别限定。
作为加工装置40，能够例示以下所示的构成。
如图14的(a)、(b)所示，加工装置40具有夹着保护膜20而彼此相对地配置的第一辊41和第二辊42。
第一辊41以与保护膜20的基层21接触的方式旋转自如地被支撑于保护膜20的上方。
第二辊42以与保护膜20的粘着材料层22接触的方式旋转自如地被支撑于保护膜20的下方。
在第二辊42的周面凸出设置有多个凸部43。
第一辊41、第二辊42以及凸部43只要能够对保护膜20进行加工即可，对材质、驱动方式、构成等没有特别限定。
[10]加工工序
如图14的(a)所示，加工工序S11是向加工装置40的第一辊41与第二辊42之间供给保护膜20，将该保护膜20从第一辊41与第二辊42之间向图14的(a)中箭头所示的行进方向送出的工序。
在加工工序S11中，从第一辊41与第二辊42之间送出的保护膜20被制成形成有厚度不同的部位的加工完毕的膜20A。
向加工装置40供给的保护膜20的形状没有特别限定，可以使用俯视时呈圆形、正方形、长方形、带状中的任一种。
保护膜20的供给方式没有特别限定，可以使用每次供给1片保护膜20的分批式和连续供给保护膜20的连续式中的任一种。
在图14的(a)、(b)所示的加工工序S11中，所供给的保护膜20的形状是与主面10A对应的俯视时的圆形，保护膜20的供给方式是分批式。
在加工装置40中，保护膜20被夹在第一辊41与第二辊42之间而向行进方向送出时，使第一辊41以及第二辊42分别旋转。
第二辊42在其周面凸出设置有凸部43，如图14的(b)所示，随着旋转，使凸部43与保护膜20接触。
保护膜20的与凸部43接触的部位在该凸部43与第一辊41之间在厚度方向上被压扁。
如图14的(b)中箭头所示，保护膜20的被压扁部位的膜厚部(凹凸吸收层23)向与被压扁部位相邻的部位流动而偏集，从而增加该相邻的部位的膜厚量。
并且，在保护膜20上，以被压扁部位变薄而与该被压扁部位相邻的部位变厚的方式，形成厚度不同的部位，得到加工完毕的膜20A。
该加工完毕的膜20A具有厚度不同的部位中的厚度相对厚的区域201，在配置工序S12中，利用该厚度相对厚的区域201。
[11]配置工序
如图15所示，配置工序S12是在使按压构件32远离固定于卡盘工作台31的半导体晶片10的状态之后，将在上述加工工序S11中得到的加工完毕的膜20A供给至半导体晶片10的主面10A上的工序。
在该配置工序S12中，所供给的加工完毕的膜20A以覆盖半导体晶片10的主面10A的方式配置。
另外，在半导体晶片10的旁边，沿着第二区域13的外周缘设置有支撑构件33。
此时，加工完毕的膜20A通过使厚度相对厚的区域201与第二区域13对应，从而被配置为厚度相对厚的区域201位于空白区域表面101A的上方。
[12]粘贴工序
如图16所示，粘贴工序S13是如下工序：使保护膜20的边缘部处于被支撑构件33支撑的状态，使按压构件32接近半导体晶片10的主面10A，利用该按压构件32将保护膜20按压并粘贴于主面10A。
在粘贴工序S13中，在主面10A的第一区域12上，夹在按压构件32与凸块11之间并在厚度方向上被压扁的加工完毕的膜20A的膜厚部(凹凸吸收层23)仿照凸块11的凹凸而变形，填埋该凹凸。
在压缩工序S3中，通过使保护膜20的边缘部夹在支撑构件33和按压构件32之间，从而限制膜厚部从空白区域表面101A上向保护膜20的边缘部流动，防止膜厚部从第二区域13的周缘进一步向外侧逸出。
然后，在厚度方向上被压扁的加工完毕的膜20A的膜厚部的一部分，如图16中箭头所示，向第二区域13的空白区域13B上流动，增加空白区域表面101A上的加工完毕的膜20A的膜厚量。
就加工完毕的膜20A而言，在空白区域表面101A上，由于在配置工序S12中已配置有厚度相对厚的区域201(参照图15)，因此，通过在粘贴工序S13中加入来自第一区域12上的流动量，从而使空白区域表面101A上的加工完毕的膜20A的膜厚量进一步增加(参照图16)。
另外，在加工完毕的膜20A中，与厚度相对厚的区域201相邻的部位在上述的加工工序S11中被压扁而变薄，因此能够抑制膜厚部经由该被压扁而变薄的部位而从第二区域13的周缘进一步向外侧逸出。
进而，在粘贴工序S13中，通过将在加工工序S11中被压扁而变薄的部位夹在支撑构件33和按压构件32之间，从而能够防止膜厚部从第二区域13的周缘进一步向外侧逸出。
因此，加工完毕的膜20A通过使厚度相对厚的区域201与第二区域13对应并且从第一区域12上流入膜厚部，从而可增补足以在整个第二区域13填埋台阶的膜厚量。
而且，增补了膜厚量的空白区域表面101A上的加工完毕的膜20A通过增加膜厚，从而遍及整个第二区域13而填埋台阶。
另外，由于加工完毕的膜20A的表面处于被按压构件32按压的状态，因此不会受到膜厚部流动的影响，而是仿照按压面32A而成为平坦面。
在上述的记载中，作为第二区域13，列举空白区域13B进行了说明，但与该空白区域13B同样地，在周缘区域13A中，也通过使加工完毕的膜20A的膜厚部较厚地偏集于第二区域13上，从而填埋台阶。
进而，空白区域13B不限于如图1的(a)、(b)所示那样主要用作识别区域的区域，在图11的(a)、(b)所示那样的空白区域13B也能够得到同样的效果。
即，在作为对象的半导体晶片10中在未配置凸块的区域即第二区域13中存在具有平坦状的空白区域表面101A的空白区域13B的情况下，本粘贴方法特别有用。
而且，粘贴于半导体晶片10的保护膜20的表面不会形成仿照半导体晶片10的台阶的缺陷，而是整体成为均匀的平坦面。
[13]加工工序(第四实施方式)
包括本加工工序的粘贴方法是第四方案所涉及的第四实施方式。该粘贴方法(第四实施方式)除了加工装置40和使用了该加工装置40的加工工序S11之外，与上述的第三实施方式相同，省略加工装置40以及加工工序S11以外的详细的说明。
需说明的是，包含本加工工序的粘贴方法(第四实施方式)与第三实施方式同样地被包括在第五方案所涉及的半导体部件的制造方法中。
另外，供于包括本加工工序的粘贴方法(第四实施方式)的半导体晶片10和保护膜20与供于包括第三实施方式的上述各实施方式的粘贴方法的半导体晶片和保护膜相同，省略对其详细情况的说明。
在本加工工序S11中，如图17的(a)、(b)所示，加工装置40具有支撑柱45和按压体46，支撑柱45以沿着支撑固定于卡盘工作台31上的半导体晶片10的第二区域13的外周缘的方式竖立设置于半导体晶片10的旁边，按压体46以与该支撑柱45之间夹着保护膜20而在上下方向上相对的方式配置。
支撑柱45以在半导体晶片10的上方位置配置保护膜20的方式支撑该保护膜20的边缘部，并且构成为通过下降而使保护膜20接近半导体晶片10的主面10A。
按压体46形成为盘状，构成为下降而接近支撑柱45。
并且，支撑柱45所支撑的保护膜20在按压体46下降时，被夹在支撑柱45与按压体46之间，由此被压扁而被加工。
上述的支撑柱45、按压体46只要能够对保护膜20进行加工即可，对材质、驱动方式等没有特别限定。
对使用了上述加工装置40的加工工序S11进行说明。
如图17的(a)所示，在加工工序S11中，保护膜20在支撑柱45与按压体46之间在厚度方向上被压扁。
如图17的(b)所示，保护膜20的被压扁部位的膜厚部(凹凸吸收层23)向与被压扁部位相邻的部位流动而偏集，从而增加该相邻的部位的膜厚量。
并且，在保护膜20上，以被压扁部位变薄而与该被压扁部位相邻的部位变厚的方式形成厚度不同的部位，得到加工完毕的膜20A。
加工完毕的膜20A具有厚度不同的部位中的厚度相对厚的区域201，由于支撑柱45以沿着半导体晶片10的第二区域13的外周缘的方式设置，因此该厚度相对厚的区域201的位置与第二区域13对应。
因此，该加工工序S11通过如图17的(b)中箭头所示，使支撑柱45下降，将加工完毕的膜20A的厚度相对厚的区域201配置在空白区域表面101A的上方，从而能够包括配置工序S12来执行。
实施例
以下，通过实施例来具体说明本发明。
[1]保护膜
作为保护膜20，使用贴附于12英寸用环形框的保护膜。
保护膜20的构成、基层21、粘着材料层22、凹凸吸收层23如下所述。
基层21的材质：聚对苯二甲酸乙二醇酯膜，厚度：75μm。
粘着材料层22的材质：UV固化型丙烯酸类粘着剂，厚度：10μm。
凹凸吸收层23的材质：热塑性乙烯-α-烯烃共聚物(密度：0.861g/cm3、G’(25)：5.15MPa、G’(60)：0.14MPa、熔体流动速率(190℃)：2.9g/10分钟)、厚度：510μm。
[2]半导体晶片
作为设置有凸块11的半导体晶片10，使用以下规格的晶片。
直径：300mm。
厚度：810μm。
材质：硅(Silicon)。
凸块11的平均高度：200μm。
凸块11的间距：400μm。
非凸块区域(周缘区域13A)：距外周3mm。
非凸块区域(作为识别区域的空白区域13B)：图1的(a)中的L1的长度为90mm，图1的(a)中的L2的长度为7mm。
[3]保护膜的粘贴
〈实施例1〉
准备真空层压机装置(Takatori公司制的型号“TPL-0612W”)，在卡盘工作台31上载置形成为俯视时呈圆环状的支撑构件33(厚度：1mm、宽度W1：5mm)，使按压构件32的按压面32A为铁制。
在支撑构件33的内侧放置半导体晶片10后，在配置工序S1中以分批式供给保护膜20，以覆盖半导体晶片10的主面10A的方式配置该保护膜20。
然后，将保护膜20的加热温度设定为80℃，并且将按压构件32的加压力设定为0.7MPa，按照粘贴工序S2、压缩工序S3的顺序执行各工序，在半导体晶片10的主面10A上粘贴保护膜20。
然后，在保护膜20的周缘部，切除从半导体晶片10的外周缘溢出的多余部分，得到实施例1的试样。
〈比较例1〉
使用辊贴附装置(日东精机公司制的型号“DR-3000II”)，没有使用支撑构件33，除此以外，与实施例1同样地操作，在半导体晶片10的主面10A粘贴保护膜20，切除保护膜20的周缘部的多余部分，得到比较例1的试样。
〈比较例2〉
除了将按压面32A设为硅橡胶制，没有使用支撑构件33以外，与实施例1同样地操作，在半导体晶片10的主面10A上粘贴保护膜20，切除保护膜20的周缘部的多余部分，得到比较例2的试样。
[4]保护膜表面的凹凸的测定
在半导体晶片的周缘的端部，将图10的下部的说明图所示的位置设为水平位置0mm和垂直位置0μm，测定了预定的水平位置处的保护膜表面的垂直位置。将其结果用曲线图示于图10的上部。
需说明的是，图10的下部的说明图中，相对于上部的曲线图，关于水平位置，以对应的方式描绘，关于垂直位置，夸张地描绘。
对保护膜表面的垂直位置进行测定，结果从图10的曲线图可知如下情况。
实施例1中，在任一水平位置均几乎没有垂直位置的高低差，保护膜表面平坦。
比较例1中，在水平位置为4mm附近、即在第二区域中垂直位置变低，在水平位置为7～8mm的范围、即在第一区域中垂直位置变高。由该结果可知，在比较例1中，与在第二区域与第一区域之间产生的台阶相应地，在第二区域内，在保护膜表面形成凹陷。
比较例2中，在水平位置为5mm以下的范围、即在第二区域内显示垂直位置变高的倾向，而另一方面，在水平位置为7mm以上的范围、即在第一区域内显示垂直位置变低的倾向。由该结果可知，在比较例2中，由于在第二区域与第一区域之间产生的台阶的影响的波及，在第二区域，保护膜抛物线状地弯曲，在第一区域内，在保护膜表面形成凹陷。
产业上的利用可能性
本发明的保护膜的粘贴方法在半导体部件制造的用途中被广泛使用。特别是对于实施背面研磨工序的半导体晶片，具有能够使保护膜表面良好地平坦化的特性，因此适合用于进行生产率优异的部件制造。
符号说明
10：半导体晶片，10A：主面，11：凸块，12：第一区域，13：第二区域、13A：周缘区域、13B：空白区域，14：倒角部，20：保护膜，20A：加工完毕的膜，21：基层，22：粘着材料层，23：凹凸吸收层，30：粘贴装置，31：卡盘工作台，32：按压构件、32A：按压面，33：支撑构件、33A：支撑面，40：加工装置，41：第一辊，42：第二辊，43：凸部，45：支撑柱，46：按压体。

Claims (16)

1.一种保护膜的粘贴方法，其具备：
配置工序，以覆盖半导体晶片的主面的方式配置保护膜；以及
粘贴工序，将所述保护膜按压并粘贴于所述主面，
所述主面具有第一区域和第二区域，所述第一区域配置有凸块，所述第二区域是包含该主面的周缘的至少一部分的区域且是未配置凸块的区域，
所述粘贴工序包括将所述保护膜在其厚度方向上压缩的压缩工序，
所述压缩工序使用用于将所述保护膜向所述主面按压的按压构件和沿着所述第二区域的外周缘设置的支撑构件来进行。
2.根据权利要求1所述的保护膜的粘贴方法，其中，所述配置工序是以所述保护膜的边缘部从所述第二区域的所述周缘向外侧伸出的方式配置所述保护膜的工序，
所述压缩工序是使所述支撑构件支撑所述边缘部，并将所述边缘部夹在所述支撑构件与所述按压构件之间，由此对所述边缘部进行压缩的工序。
3.根据权利要求2所述的保护膜的粘贴方法，其中，在所述支撑构件中，支撑所述保护膜的所述边缘部的支撑面与所述主面平行或者以朝向所述主面侧的方式倾斜。
4.根据权利要求3所述的保护膜的粘贴方法，其中，在将所述半导体晶片的所述主面与所述按压构件的按压面的间隙设为C1，将所述支撑构件的所述支撑面与所述按压构件的所述按压面的间隙设为C2的情况下，C1＞C2。
5.根据权利要求1所述的保护膜的粘贴方法，其中，所述配置工序是以所述保护膜的边缘部位于比所述支撑构件靠内周侧的方式配置所述保护膜的工序，
所述压缩工序是通过所述支撑构件的内周面来阻挡由于夹在所述按压构件与所述主面之间而导致的所述保护膜向所述第二区域外周方向的鼓出，利用所述按压构件、所述支撑构件的内周面和所述主面来压缩所述边缘部的工序。
6.根据权利要求1至5中任一项所述的保护膜的粘贴方法，其中，所述保护膜具有能够表现出流动性或塑性的层。
7.根据权利要求6所述的保护膜的粘贴方法，其中，所述压缩工序在对所述保护膜进行加热而使其表现出所述流动性或所述塑性的状态下进行。
8.根据权利要求1至7中任一项所述的保护膜的粘贴方法，其中，在将所述凸块的平均高度设为H1，将所述保护膜的平均厚度设为H2的情况下，0.5≤H2/H1。
9.一种半导体部件的制造方法，其特征在于，包括权利要求1至8中任一项所述的保护膜的粘贴方法。
10.一种保护膜，其特征在于，用于权利要求1至8中任一项所述的保护膜的粘贴方法。
11.一种保护膜的粘贴方法，其具备：
加工工序，对保护膜进行加工而得到加工完毕的膜；
配置工序，以覆盖半导体晶片的主面的方式配置所述加工完毕的膜；以及
粘贴工序，将所述加工完毕的膜按压并粘贴于所述主面，
所述主面具有第一区域和第二区域，所述第一区域配置有凸块，所述第二区域是包含该主面的周缘的至少一部分的区域且是未配置凸块的区域，
所述加工工序是在所述保护膜上形成厚度不同的部位而得到所述加工完毕的膜的工序，
所述配置工序是使所述加工完毕的膜的所述厚度不同的部位中的厚度相对厚的区域与所述第二区域对应地配置的工序。
12.根据权利要求11所述的保护膜的粘贴方法，其中，所述保护膜具有能够表现出流动性或塑性的层。
13.根据权利要求12所述的保护膜的粘贴方法，其中，所述加工工序在对所述保护膜进行加热而使其表现出所述流动性或所述塑性的状态下进行。
14.根据权利要求11～13中任一项所述的保护膜的粘贴方法，其中，在将所述凸块的平均高度设为H1，将所述保护膜的平均厚度设为H2的情况下，0.5≤H2/H1。
15.一种半导体部件的制造方法，其特征在于，包括权利要求11至14中任一项所述的保护膜的粘贴方法。
16.一种保护膜，其特征在于，用于权利要求11至14中任一项所述的保护膜的粘贴方法。
CN202080024347.3A 2019-03-27 2020-03-26 保护膜及其粘贴方法以及半导体部件的制造方法 Pending CN113614888A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019061828 2019-03-27
JP2019-061828 2019-03-27
PCT/JP2020/013846 WO2020196794A1 (ja) 2019-03-27 2020-03-26 保護フィルム及びその貼着方法並びに半導体部品の製造方法

Publications (1)

Publication Number Publication Date
CN113614888A true CN113614888A (zh) 2021-11-05

Family

ID=72610589

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202080024347.3A Pending CN113614888A (zh) 2019-03-27 2020-03-26 保护膜及其粘贴方法以及半导体部件的制造方法
CN202080024235.8A Pending CN113632207A (zh) 2019-03-27 2020-03-26 粘贴装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202080024235.8A Pending CN113632207A (zh) 2019-03-27 2020-03-26 粘贴装置

Country Status (8)

Country Link
US (2) US20220157626A1 (zh)
EP (2) EP3951839A4 (zh)
JP (2) JP6859493B2 (zh)
KR (2) KR20210129204A (zh)
CN (2) CN113614888A (zh)
SG (2) SG11202109557SA (zh)
TW (2) TW202041629A (zh)
WO (2) WO2020196795A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206475A (ja) * 2008-01-30 2009-09-10 Tokyo Seimitsu Co Ltd バンプが形成されたウェーハを処理するウェーハ処理方法およびウェーハ処理装置
JP2012216625A (ja) * 2011-03-31 2012-11-08 Lintec Corp 保護膜形成用シートおよび半導体チップの製造方法
JP2012238703A (ja) * 2011-05-11 2012-12-06 Hitachi Chem Co Ltd 半導体装置の製造方法、接着剤層付き半導体ウェハの製造方法、半導体素子付き半導体ウェハの製造方法、及び半導体ウェハ積層体の製造方法
WO2013021644A1 (ja) * 2011-08-09 2013-02-14 三井化学株式会社 半導体装置の製造方法およびその方法に用いられる半導体ウエハ表面保護用フィルム
US20180315610A1 (en) * 2017-04-28 2018-11-01 Disco Corporation Wafer processing method

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3773358B2 (ja) 1998-07-01 2006-05-10 三井化学株式会社 半導体ウエハの裏面研削用粘着フィルム及びそれを用いる半導体ウエハの裏面研削方法
JP4444619B2 (ja) * 2003-10-10 2010-03-31 リンテック株式会社 マウント装置及びマウント方法
JP4447280B2 (ja) * 2003-10-16 2010-04-07 リンテック株式会社 表面保護用シートおよび半導体ウエハの研削方法
TW200800584A (en) * 2006-04-03 2008-01-01 Gunze Kk Surface protective tape used for back grinding of semiconductor wafer and base film for the surface protective tape
JP2008066684A (ja) * 2006-09-08 2008-03-21 Takatori Corp ダイシングフレームへの基板のマウント装置
JP4988640B2 (ja) * 2008-03-31 2012-08-01 リンテック株式会社 シート貼付装置及び貼付方法
JP5216472B2 (ja) * 2008-08-12 2013-06-19 日東電工株式会社 半導体ウエハの保護テープ貼付け方法およびその装置
JP2010062269A (ja) * 2008-09-02 2010-03-18 Three M Innovative Properties Co ウェーハ積層体の製造方法、ウェーハ積層体製造装置、ウェーハ積層体、支持層剥離方法、及びウェーハの製造方法
JP5586093B2 (ja) * 2010-09-09 2014-09-10 リンテック株式会社 シート貼付装置及び貼付方法
JP2012099622A (ja) * 2010-11-02 2012-05-24 Panasonic Corp 半導体装置の製造方法および製造装置
JP5762781B2 (ja) * 2011-03-22 2015-08-12 リンテック株式会社 基材フィルムおよび該基材フィルムを備えた粘着シート
JP6037655B2 (ja) * 2012-05-15 2016-12-07 株式会社ディスコ 粘着テープの貼着方法
JP6021432B2 (ja) * 2012-05-22 2016-11-09 株式会社ディスコ 表面保護テープ貼着システム
JP5585636B2 (ja) * 2012-11-21 2014-09-10 日立化成株式会社 半導体装置の製造方法
CN105247661B (zh) * 2013-05-29 2018-09-21 三井化学东赛璐株式会社 半导体晶片保护用膜及半导体装置的制造方法
TWI533401B (zh) * 2013-08-29 2016-05-11 Bridgestone Corp 晶座
JP6216606B2 (ja) * 2013-10-23 2017-10-18 リンテック株式会社 シート貼付装置
JP6617471B2 (ja) * 2015-08-12 2019-12-11 住友ベークライト株式会社 半導体装置の製造方法
JP7154737B2 (ja) * 2017-03-27 2022-10-18 リンテック株式会社 シート貼付装置および貼付方法
DE102018202254A1 (de) * 2018-02-14 2019-08-14 Disco Corporation Verfahren zum Bearbeiten eines Wafers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206475A (ja) * 2008-01-30 2009-09-10 Tokyo Seimitsu Co Ltd バンプが形成されたウェーハを処理するウェーハ処理方法およびウェーハ処理装置
JP2012216625A (ja) * 2011-03-31 2012-11-08 Lintec Corp 保護膜形成用シートおよび半導体チップの製造方法
JP2012238703A (ja) * 2011-05-11 2012-12-06 Hitachi Chem Co Ltd 半導体装置の製造方法、接着剤層付き半導体ウェハの製造方法、半導体素子付き半導体ウェハの製造方法、及び半導体ウェハ積層体の製造方法
WO2013021644A1 (ja) * 2011-08-09 2013-02-14 三井化学株式会社 半導体装置の製造方法およびその方法に用いられる半導体ウエハ表面保護用フィルム
US20180315610A1 (en) * 2017-04-28 2018-11-01 Disco Corporation Wafer processing method

Also Published As

Publication number Publication date
JP6859493B2 (ja) 2021-04-14
TW202041629A (zh) 2020-11-16
WO2020196794A9 (ja) 2020-12-03
US20220153009A1 (en) 2022-05-19
JPWO2020196794A1 (zh) 2020-10-01
KR20210134023A (ko) 2021-11-08
US20220157626A1 (en) 2022-05-19
CN113632207A (zh) 2021-11-09
EP3951838A4 (en) 2023-03-01
SG11202109556QA (en) 2021-10-28
EP3951838A1 (en) 2022-02-09
WO2020196795A1 (ja) 2020-10-01
SG11202109557SA (en) 2021-10-28
JPWO2020196795A1 (ja) 2021-05-13
WO2020196794A1 (ja) 2020-10-01
TWI822982B (zh) 2023-11-21
EP3951839A1 (en) 2022-02-09
KR102611616B1 (ko) 2023-12-07
TW202039260A (zh) 2020-11-01
KR20210129204A (ko) 2021-10-27
EP3951839A4 (en) 2023-04-12

Similar Documents

Publication Publication Date Title
KR102389429B1 (ko) 이형 필름, 그 제조 방법, 및 반도체 패키지의 제조 방법
JP6375546B2 (ja) 離型フィルム、および封止体の製造方法
JP6477732B2 (ja) フィルム、その製造方法および該フィルムを用いた半導体素子の製造方法
KR20170061126A (ko) 반도체 웨이퍼 가공용 시트용 기재, 반도체 웨이퍼 가공용 시트 및 반도체 장치의 제조 방법
KR20110087302A (ko) 다이싱용 표면 보호 테이프 및 다이싱용 표면 보호 테이프의 박리 제거 방법
CN102197470A (zh) 制造晶片层合体的方法、制造晶片层合体的装置、晶片层合体、剥离支撑体的方法以及制造晶片的方法
CN106795396B (zh) 粘着片以及加工物的制造方法
JP2023001351A (ja) 圧縮成形法による樹脂封止プロセス用離型フィルム
CN103725214B (zh) 层叠体
JP7177623B2 (ja) 樹脂モールド成形品の製造方法、樹脂モールド成形品、及びその用途。
JP7442763B2 (ja) 離型フィルム
CN113614888A (zh) 保护膜及其粘贴方法以及半导体部件的制造方法
KR20180118777A (ko) 반도체 장치 제조용 점착성 필름 및 반도체 장치의 제조 방법
TWI439530B (zh) 熱固型晶片接合膜、切割晶片接合膜、以及半導體裝置的製造方法
TWI826654B (zh) 背面研磨用黏著薄片及半導體晶圓之製造方法
KR20220152328A (ko) 점착성 적층 필름 및 전자 장치의 제조 방법
JP2016094587A (ja) 接着剤及び基板の製造方法並びに基板保持シート
JP2010073853A (ja) 半導体装置製造用耐熱性粘着テープ及び半導体装置の製造方法
WO2024063122A1 (ja) 電子部品又は半導体装置の製造方法
US20220135848A1 (en) Adhesive sheet for backgrinding and production method for semiconductor wafer
KR20110101550A (ko) 다이싱 다이본드 일체형 필름

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination