KR102056964B1 - 동박, 동장 적층판, 프린트 배선판의 제조 방법, 전자기기의 제조 방법, 전송로의 제조 방법 및 안테나의 제조 방법 - Google Patents

동박, 동장 적층판, 프린트 배선판의 제조 방법, 전자기기의 제조 방법, 전송로의 제조 방법 및 안테나의 제조 방법 Download PDF

Info

Publication number
KR102056964B1
KR102056964B1 KR1020170007298A KR20170007298A KR102056964B1 KR 102056964 B1 KR102056964 B1 KR 102056964B1 KR 1020170007298 A KR1020170007298 A KR 1020170007298A KR 20170007298 A KR20170007298 A KR 20170007298A KR 102056964 B1 KR102056964 B1 KR 102056964B1
Authority
KR
South Korea
Prior art keywords
copper foil
copper
resin
copper clad
laminated board
Prior art date
Application number
KR1020170007298A
Other languages
English (en)
Other versions
KR20170085992A (ko
Inventor
료 후쿠치
Original Assignee
제이엑스금속주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이엑스금속주식회사 filed Critical 제이엑스금속주식회사
Publication of KR20170085992A publication Critical patent/KR20170085992A/ko
Application granted granted Critical
Publication of KR102056964B1 publication Critical patent/KR102056964B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/281—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyimides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/32—Layered products comprising a layer of synthetic resin comprising polyolefins
    • B32B27/322—Layered products comprising a layer of synthetic resin comprising polyolefins comprising halogenated polyolefins, e.g. PTFE
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22F—CHANGING THE PHYSICAL STRUCTURE OF NON-FERROUS METALS AND NON-FERROUS ALLOYS
    • C22F1/00—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working
    • C22F1/08—Changing the physical structure of non-ferrous metals or alloys by heat treatment or by hot or cold working of copper or alloys based thereon
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C25D7/0614—Strips or foils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
    • B32B2307/206—Insulating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/50—Properties of the layers or laminate having particular mechanical properties
    • B32B2307/546—Flexural strength; Flexion stiffness
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B32B2311/12—Copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/12—Electroplating: Baths therefor from solutions of nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/562—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of iron or nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D9/00—Electrolytic coating other than with metals
    • C25D9/04—Electrolytic coating other than with metals with inorganic materials
    • C25D9/08—Electrolytic coating other than with metals with inorganic materials by cathodic processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

절곡하여 이용하거나, 또는, 굴곡시켜 이용하는 고주파 회로 기판에 이용해도 전송 손실이 양호하게 억제되는 동박 및 동장 적층판을 제공한다. 동박을 절연기재와 맞붙여 동장 적층판으로 하고, 동장 적층판에 소정의 조건에서 절곡 시험을 실시했을 때, 절곡 회수가 1회 이상이 되는 동박.

Description

동박, 동장 적층판, 프린트 배선판의 제조 방법, 전자기기의 제조 방법, 전송로의 제조 방법 및 안테나의 제조 방법 {COPPER FOIL, COPPER CLAD LAMINATE, METHOD OF MANUFACTURING PRINTED CIRCUIT BOARD, METHOD OF MANUFACTURING ELECTRONIC DEVICE, METHOD OF MANUFACTURING TRANSMISSION LINE AND METHOD OF MANUFACTURING ANTENNA}
본 발명은, 동박, 동장 적층판, 프린트 배선판의 제조 방법, 전자기기의 제조 방법, 전송로의 제조 방법 및 안테나의 제조 방법에 관한 것이다.
프린트 배선판은 이 반세기에 걸쳐 큰 진전을 이루어, 오늘날은 거의 모든 전자기기에 사용되기까지 이르고 있다. 최근 전자기기의 소형화, 고성능화 요구 증대에 따라 탑재 부품의 고밀도 실장화나 신호의 고주파화가 진전하여, 프린트 배선판에 대하여 뛰어난 고주파 대응이 요구되고 있다.
고주파용 기판에는 출력 신호의 품질을 확보하기 위해 전송 손실 저감이 요구되고 있다. 전송 손실은 주로 수지(기판 측)에서 기인하는 유전체 손실과, 도체(동박 측)에서 기인하는 도체 손실로 이루어져 있다. 유전체 손실은 수지의 유전율 및 유전 정접이 작아질수록 감소한다. 고주파 신호에 있어서, 도체 손실은 주파수가 높아질수록 전류는 도체 표면으로 밖에 흐르지 않게 된다는 표면 효과에 의해 전류가 흐르는 단면적이 감소하여, 저항이 높아지는 것이 주된 원인이 되고 있다. 이 때문에, 고주파 회로를 형성할 경우, 통상보다도 정밀도 좋게 회로를 형성할 필요가 있어 뛰어난 회로 가공성이 필요하다.
고주파용 동박의 전송 손실을 저감시키는 기술로서는, 예를 들면, 특허문헌 1에 금속박 표면의 한쪽 면 또는 양쪽 면에 은 또는 은합금 군을 피복하여, 해당 은 또는 은합금 피복층 위에 은 또는 은합금 이외의 피복층이 상기 은 또는 은합금 피복층의 두께보다 얇게 실시되어 있는 고주파 회로용 금속박이 개시되어 있다. 그리고, 이것에 의하면, 위성통신에서 사용되는 것과 같은 초고주파 영역에서도 표면 효과에 의한 손실을 작게 한 금속박을 제공할 수 있다고 기재되어 있다.
또한, 특허문헌 2에는 압연 동박의 재결정 소둔 후의 압연면에서의 X선 회절로 구한 (200)면의 적분 강도(I(200))가 미분말 구리의 X선 회절로 구한 (200)면의 적분 강도(IO(200))에 대하여 I(200)/IO(200)>40이고, 해당 압연면에 전해 도금에 의한 조화(粗化) 처리를 실시한 후의 조화 처리면의 산술평균 거칠기(Ra)가 0.02㎛~0.2㎛, 10점 평균 거칠기(Rz)가 0.1㎛~1.5㎛이며, 프린트 회로 기판용 소재인 것을 특징으로 하는 고주파 회로용 조화 처리 압연 동박이 개시되어 있다. 그리고, 이것에 의하면, 1GHz를 넘는 고주파수 하에서 사용 가능한 프린트 회로판을 제공할 수 있다고 기재되어 있다.
또한, 특허문헌 3에는 동박의 표면 일부가 혹 모양 돌기로 구성되는 표면 조도(粗度)가 2~4㎛의 요철면인 것을 특징으로 하는 전해 동박이 개시되어 있다. 그리고, 이것에 의하면, 고주파 전송 특성이 뛰어난 전해 동박을 제공할 수 있다고 기재되어 있다.
특허문헌 1: 일본 특허공보 제4161304호 특허문헌 2: 일본 특허공보 제4704025호 특허문헌 3: 일본 공개특허공보 특개2004-244656호
상술한 바와 같이, 고주파 신호에 있어서, 도체 손실은 주파수가 높아질수록 전류는 도체의 표면에 밖에 흐르지 않게 된다는 표면 효과에 의해 전류가 흐르는 단면적이 감소하여, 저항이 높아지는 것이 주된 원인이 되고 있다. 여기서, 설계 자유도를 높이기 위해 절곡하여 사용 가능한 고주파 기판에 대해서는 회로에 크랙이 들어가기 쉬우며, 이 도체 손실은 해당 크랙의 영향으로 증대한다. 본 발명자는 절곡하여 사용했을 때 또는 굴곡시켜 사용했을 때, 동박에 있어서의 크랙 발생을 억제함으로써 고주파 회로 기판에 사용해도 전송 손실이 양호하게 억제되는 것을 발견하였다.
본 발명은 상기 사정을 감안하여 창작된 것으로, 절곡하여 사용하거나 또는 굴곡시켜 사용하는 고주파 회로 기판에 사용해도 전송 손실이 양호하게 억제되는 동박 및 동장 적층판을 제공하는 것을 목적으로 한다.
본 발명은 상기 식견을 기초로 하여 완성한 것으로, 일 양태에 있어서, 동박을 절연기재와 맞붙여 동장 적층판으로 하고, 상기 동장 적층판에 소정의 조건에서 절곡 시험을 했을 때, 절곡 회수가 1회 이상이 되는 동박이다.
본 발명은 다른 양태에 있어서, 동박을 절연기재와 맞붙여 동장 적층판으로 하고, 상기 동장 적층판에 소정의 조건에서 소정 회수의 접동 굴곡 시험을 실시한 후, 접동 방향과 평행인 상기 동박 단면에 대해서 판 두께×100㎛ 길이의 범위를 관찰하여, 상기 동박 표면으로부터의 깊이가 1㎛ 이상인 크랙이 3개 이하인 동박이다.
본 발명은 다른 양태에 있어서, 동박을 절연기재와 맞붙여 동장 적층판으로 하고, 상기 동장 적층판에 소정의 조건에서 소정 회수의 접동 굴곡 시험을 실시한 후, 접동 방향과 평행인 상기 동박 단면에 대해서 판 두께×100㎛ 길이의 범위를 관찰하여, 상기 동박 표면으로부터의 깊이가 2㎛ 이상인 크랙이 2개 이하인 동박이다.
본 발명의 동박은 한 실시형태에 있어서, 상기 절연기재가 이하의 (A)~(C) 중 어느 하나인 절연기재이며,
(A) 불소 수지,
(B) 유전 정접의 값이 0.01 이하인 폴리이미드 수지,
(C) 액정 폴리머 수지,
상기 동박과 상기 절연기재를 맞붙여 동장 적층판으로 하는 조건이 이하의 (D)~(F) 중 어느 하나의 조건인 동박이다.
(D) 상기 절연기재가 상기 불소 수지인 경우, 압력이 5MPa이고, 가열온도와 가열시간이 350℃에서 30분간,
(E) 상기 절연기재가 상기 유전 정접의 값이 0.01 이하인 폴리이미드 수지인 경우, 압력이 4MPa이고, 가열온도와 가열시간이 이하의 (E-1)~(E-4) 중 어느 하나이다,
(E-1) 370℃에서 0.8초간,
(E-2) 370℃에서 2초간,
(E-3) 350℃에서 4초간,
(E-4) 300℃에서 10분간,
(F) 상기 절연기재가 액정 폴리머 수지인 경우, 압력이 3.5MPa이고, 가열온도와 가열시간이 300℃에서 10분간.
본 발명의 동박은 한 실시형태에 있어서, 상기 절연기재가 폴리테트라플루오르에틸렌 수지 또는 유전 정접의 값이 0.006 이하인 폴리이미드 수지 또는 히드록시안식향산(에스테르)과 히드록시나프토산(에스테르)과의 공중합체인 액정 폴리머 수지이다.
본 발명의 동박은 한 실시형태에 있어서, 상기 동박은 한쪽 또는 양쪽 면에 표면 처리면을 가지며, 표면 처리면의 산술평균 거칠기(Ra)가 0.05㎛~0.40㎛이고, 10점 평균 거칠기(Rz)가 0.25㎛~2.0㎛이며, 레이저 현미경을 사용하여 측정한 3차원 표면적을 A, 상기 3차원 표면적(A)을 측정한 시야를 평면에서 봤을 때의 2차원 표면적을 B로 한 경우에 표면적비(A/B)가 1.5~3.0이다.
본 발명의 동박은 한 실시형태에 있어서, 상기 동박을 상기 절연기재와 맞붙여 상기 동장 적층판으로 한 경우, 상기 동박의 판 두께 방향으로 평행이고, MD에 평행인 단면의 평균 결정립 직경이 20㎛ 이상이 된다.
본 발명의 동박은 한 실시형태에 있어서, 상기 동박이 압연 동박이다.
본 발명의 동박은 다른 한 실시형태에 있어서, 유전율이 3.5 이하인 수지와의 접합용이다.
본 발명의 동박은 또 다른 한 실시형태에 있어서, 액정 폴리머 또는 불소 수지 또는 저유전 폴리이미드와의 접합용이다.
본 발명의 동박은 또 다른 한 실시형태에 있어서, 1GHz를 넘는 고주파수 하에서 사용되는 동장 적층판 또는 프린트 배선판에 이용된다.
본 발명의 동박은 또 다른 한 실시형태에 있어서, 동박 표면에 조화 처리층, 내열 처리층, 방청 처리층, 크로메이트 처리층 및 실란커플링 처리층으로 구성되는 군으로부터 선택된 1종 이상의 층을 가진다.
본 발명의 동박은 또 다른 한 실시형태에 있어서, 동박 표면에 내열 처리층, 방청 처리층, 크로메이트 처리층 및 실란커플링 처리층으로 구성되는 군으로부터 선택된 1종 이상의 층을 가진다.
본 발명의 동박은 또 다른 한 실시형태에 있어서, 동박 표면에 내열 처리층 혹은 방청 처리층을 가지고, 상기 내열 처리층 혹은 방청 처리층 위에 크로메이트 처리층을 가지며, 상기 크로메이트 처리층 위에 실란커플링 처리층을 가진다.
본 발명의 동박은 또 다른 한 실시형태에 있어서, 동박 표면에 내열 처리층을 가지고, 상기 내열 처리층 위에 방청 처리층을 가지며, 상기 방청 처리층 위에 크로메이트 처리층을 가지며, 상기 크로메이트 처리층 위에 실란커플링 처리층을 가진다.
본 발명의 동박은 또 다른 한 실시형태에 있어서, 동박 표면에 크로메이트 처리층을 가지고, 상기 크로메이트 처리층 위에 실란커플링 처리층을 가진다.
본 발명의 동박은 또 다른 한 실시형태에 있어서, 동박 표면에 조화 처리층을 가지고, 상기 조화 처리층 위에 크로메이트 처리층을 가지며, 상기 크로메이트 처리층 위에 실란커플링 처리층을 가진다.
본 발명의 동박은 또 다른 한 실시형태에 있어서, 동박 표면에 조화 처리층을 가지고, 상기 조화 처리층 위에 방청 처리층 및 내열 처리층으로 구성되는 군으로부터 선택되는 1종 이상의 층을 가지며, 상기 방청 처리층 및 내열 처리층으로 구성되는 군으로부터 선택되는 1종 이상의 층 위에 크로메이트 처리층을 가지며, 상기 크로메이트 처리층 위에 실란커플링 처리층을 가진다.
본 발명의 동박은 또 다른 한 실시형태에 있어서, 동박 표면에 조화 처리층을 가지고, 상기 조화 처리층 위에 방청 처리층을 가지며, 상기 방청 처리층 위에 크로메이트 처리층을 가지며, 상기 크로메이트 처리층 위에 실란커플링 처리층을 가진다.
본 발명의 동박은 또 다른 한 실시형태에 있어서, 동박 표면에 조화 처리층을 가지고, 조화 처리층 위에 실란커플링 처리층을 가진다.
본 발명의 동박은 또 다른 한 실시형태에 있어서, 동박 표면에 실란커플링 처리층을 가진다.
본 발명은 또 다른 양태에 있어서, 본 발명의 동박을 절연기재와 맞붙여 구성하는 동장 적층판이다.
본 발명의 동장 적층판은 한 실시형태에 있어서, 1GHz를 넘는 고주파수 하에서 사용된다.
본 발명은 또 다른 양태에 있어서, 동박을 절연기재와 맞붙여 구성하는 동장 적층판으로, 상기 동장 적층판에 소정의 조건에서 절곡 시험을 실시했을 때, 절곡 회수가 1회 이상이 되는 동장 적층판이다.
본 발명은 또 다른 양태에 있어서, 동박을 절연기재와 맞붙여 구성하는 동장 적층판으로, 상기 동장 적층판에 소정의 조건에서 소정 회수의 접동 굴곡 시험을 실시한 후, 접동 방향과 평행인 상기 동박 단면에 대해서 판 두께×100㎛ 길이의 범위를 관찰하여, 상기 동박 표면으로부터의 깊이가 1㎛ 이상인 크랙이 3개 이하인 동장 적층판이다.
본 발명은 또 다른 양태에 있어서, 동박을 절연기재와 맞붙여 구성하는 동장 적층판으로,
상기 동장 적층판에 소정의 조건에서 소정 회수의 접동 굴곡 시험을 실시한 후, 접동 방향과 평행인 상기 동박 단면에 대해서 판 두께×100㎛ 길이의 범위를 관찰하여, 상기 동박 표면으로부터의 깊이가 2㎛ 이상인 크랙이 2개 이하인 동장 적층판이다.
본 발명의 동장 적층판은 한 실시형태에 있어서, 상기 절연기재가 이하의 (H)~(J) 중 어느 하나인 절연기재이다.
(H) 불소 수지,
(I) 유전 정접의 값이 0.01 이하인 폴리이미드 수지,
(J) 액정 폴리머 수지
본 발명은 또 다른 양태에 있어서, 본 발명의 동장 적층판을 사용하여 프린트 배선판을 제조하는 프린트 배선판의 제조 방법이다.
본 발명은 또 다른 양태에 있어서, 본 발명의 프린트 배선판을 사용하여 전자기기를 제조하는 전자기기의 제조 방법이다.
본 발명은 또 다른 양태에 있어서, 본 발명의 동장 적층판을 사용하여 1GHz를 넘는 고주파수 하에서 사용되는 전송로를 제조하는 전송로의 제조 방법이다.
본 발명은 또 다른 양태에 있어서, 본 발명의 동장 적층판을 사용하여 1GHz를 넘는 고주파수 하에서 사용되는 안테나를 제조하는 안테나의 제조 방법이다.
본 발명에 의하면, 절곡하여 사용하거나 또는 굴곡시켜 사용하는 고주파 회로 기판에 이용해도 전송 손실이 양호하게 억제되는 동박 및 동장 적층판을 제공할 수 있다.
도 1은 실시예의 절곡 회수의 평가시험을 설명하기 위한 모식도이다.
도 2는 실시예의 전송 손실 평가시험을 설명하기 위한 모식도이다.
도 3은 실시예의 전송 손실 평가시험을 설명하기 위한 모식도이다.
도 4는 실시예의 IPC 굴곡 시험장치의 모식도이다.
본 발명은 일 양태에 있어서, 동박을 절연기재와 맞붙여 동장 적층판으로 하여, 상기 동장 적층판에 소정의 조건에서 절곡 시험을 실시했을 때, 절곡 회수가 1회 이상이 되는 동박이다.
이러한 구성에 의하면, 동장 적층판을 절곡하여 사용했을 때라도 동박의 크랙 발생이 양호하게 억제되기 때문에, 고주파 기판에 사용했을 때에 전송 손실을 양호하게 억제할 수 있다.
상술한 절곡 회수는 바람직하게는 1.2회 이상, 바람직하게는 1.5회 이상, 바람직하게는 2회 이상, 바람직하게는 2.2회 이상, 바람직하게는 2.5회 이상, 바람직하게는 3회 이상, 바람직하게는 3.2회 이상, 바람직하게는 3.5회 이상, 바람직하게는 4회 이상이다.
해당 절곡 회수 제어는 동박의 TD(Traverse　Direction)의 표면 거칠기 산술평균 거칠기(Ra) 및 10점 평균 거칠기(Rz) 및 동박 표면의 표면적비로 제어할 수 있다. 구체적으로는, Ra에 대해서는 0.05~0.4㎛으로 제어하고, Rz에 대해서는 0.25~2.0㎛으로 제어하며, 표면적비에 대해서는 1.5~3.0으로 제어한다. Ra가 0.05㎛ 미만인 경우, 또는 Rz가 0.25㎛ 미만 또는 표면적비가 1.5 미만인 경우, 수지와 동박과의 밀착성이 낮기 때문에, 절곡 가공 시에 동박과 수지가 박리하고, 동박에 굽힘 응력이 집중하여, 동박에 크랙이 들어가기 쉬워질 우려가 있다. Ra가 0.4㎛ 초과인 경우 또는 Rz가 2.0㎛ 초과인 경우 또는 표면적비가 3.0 초과인 경우는, 깊은 골이 존재할 가능성이 있기 때문에, 응력 집중이 일어나 크랙이 들어가기 쉬워지는 경우가 있다.
상술한 동박의 TD의 표면 거칠기 산술평균 거칠기(Ra) 및 10점 평균 거칠기(Rz) 제어에 대해서, 예를 들면 동박의 TD의 표면을 조화 처리할 경우에는 조화 처리의 전류 밀도를 높게, 조화 처리 시간을 길게 함으로써, Ra 및 Rz를 크게 할 수 있다. 또한, 조화 처리의 전류 밀도를 낮게, 조화 처리 시간을 짧게 함으로써, Ra 및 Rz를 작게 할 수 있다. 상술한 Ra의 하한은 바람직하게는 0.05㎛ 이상, 바람직하게는 0.06㎛ 이상, 바람직하게는 0.07㎛ 이상, 바람직하게는 0.08㎛ 이상이다. Ra의 상한은 바람직하게는 0.35㎛ 이하, 바람직하게는 0.32㎛ 이하, 바람직하게는 0.30㎛ 이하, 바람직하게는 0.28㎛ 이하, 바람직하게는 0.25㎛ 이하, 바람직하게는 0.20㎛ 이하이다. 상술한 Rz의 하한은 바람직하게는 0.25㎛ 이상, 바람직하게는 0.30㎛ 이상, 바람직하게는 0.30㎛ 이상, 바람직하게는 0.35㎛ 이상, 바람직하게는 0.40㎛ 이상, 바람직하게는 0.45㎛ 이상, 바람직하게는 0.50㎛ 이상이다. 상술한 Rz의 상한은 바람직하게는 1.8㎛ 이하, 바람직하게는 1.7㎛ 이하, 바람직하게는 1.6㎛ 이하, 바람직하게는 1.5㎛ 이하, 바람직하게는 1.3㎛ 이하, 바람직하게는 1.2㎛ 이하, 바람직하게는 1.1㎛ 이하, 바람직하게는 1.0㎛ 이하이다.
상술한 동박의 TD의 표면 거칠기 산술평균 거칠기(Ra) 및 10점 평균 거칠기(Rz) 제어에 대해서, 압연 동박인 경우에는 최종 냉간압연 시에 사용하는 압연 롤 표면의 Ra를 크게 하면 동박의 TD의 Ra를 크게 할 수 있다. 또한, 압연 롤 표면의 Ra를 작게 하면 동박의 TD의 Ra를 작게 할 수 있다. 최종 냉간압연 시에 사용하는 압연 롤의 Rz를 크게 하면 동박의 TD의 Rz를 크게 할 수 있다. 또한, 압연 롤 표면의 Rz를 작게 하면 동박의 TD의 Rz를 작게 할 수 있다. 압연 롤 표면의 Ra 및/또는 Rz 제어는 압연 롤 표면을 연마할 때의 연마재의 연마 입자 크기를 변경하거나 쇼트 블라스트(shot blast) 등을 실시함으로써 제어할 수 있다. 또한, 최종 냉간압연의 가공도를 높게 하면 동박의 TD의 Ra 및/또는 동박의 TD의 Rz 값을 작게 할 수 있다. 또한, 최종 냉간압연의 가공도를 낮게 하면 동박의 TD의 Ra 및/또는 동박의 TD의 Rz 값을 크게 할 수 있다. 압연 롤의 Ra는 0.05~0.5㎛ 및/또는 Rz는 0.20~2.0㎛으로 해도 된다.
상술한 동박의 표면적비 제어에 대해서, 예를 들면 동박의 TD의 표면을 조화 처리할 경우에는, 조화 입자 크기를 작게 함으로써 표면적비를 크게 할 수 있다. 조화 처리 후의 동박 표면의 요철 빈도가 증가하기 때문이다. 또한, 조화 입자 크기를 크게 함으로써 표면적비를 크게 할 수 있다. 조화 처리 후의 동박 표면의 요철 빈도가 줄어들기 때문이다. 조화 입자의 크기 제어에는 공지된 방법을 이용할 수 있다. 또한, 조화 처리의 전류 밀도를 높게, 조화 처리 시간을 짧게 함으로써 조화 입자 크기를 작게 할 수 있다. 또한, 조화 처리의 전류 밀도를 낮게, 조화 처리 시간을 길게 함으로써 조화 입자 크기를 크게 할 수 있다. 표면적비의 하한은 바람직하게는 1.6 이상, 바람직하게는 1.7 이상, 바람직하게는 1.8 이상, 바람직하게는 1.9 이상, 바람직하게는 2.0 이상이다. 표면적비의 상한은 바람직하게는 2.9 이하, 바람직하게는 2.8 이하, 바람직하게는 2.7 이하, 바람직하게는 2.6 이하, 바람직하게는 2.5 이하, 바람직하게는 2.45 이하, 바람직하게는 2.4 이하, 바람직하게는 2.4 이하이다.
상술한 동박의 표면적비 제어에 대해서, 압연 동박인 경우에는 최종 냉간압연 시의 유막 당량 값을 크게 하면, 최종 냉간압연 후의 동박의 표면적비를 크게 할 수 있다. 또한, 최종 냉간압연 시의 유막 당량 값을 작게 하면, 최종 냉간압연 후의 동박 표면적비를 작게 할 수 있다. 또한, 유막 당량은 이하의 식에서 나타낸다.
유막 당량=｛(압연유 점도[cSt])×(통판 속도[mpm]＋롤 주속도[mpm])｝/｛(롤의 물림각[rad])×(재료의 항복 응력[kg/㎟])｝
압연유 점도[cSt]는 40℃에서의 동점도(動粘度)이다. 유막 당량의 값은 10000~50000으로 해도 된다. 또한, 최종 냉간압연의 가공도를 높게 하면, 동박의 표면적비 값을 작게 할 수 있다. 또한, 최종 냉간압연의 가공도를 낮게 하면, 동박의 표면적비 값을 크게 할 수 있다.
본 발명은 다른 양태에 있어서, 동박을 절연기재와 맞붙여 동장 적층판으로 하여, 상기 동장 적층판에 소정의 조건에서 소정 회수의 접동 굴곡 시험을 실시한 후, 접동 방향과 평행인 상기 동박 단면에 대해서 판 두께×100㎛ 길이의 범위를 관찰하여, 상기 동박 표면으로부터의 깊이가 1㎛ 이상인 크랙이 3개 이하인 동박이다. 바람직하게는 크랙이 2.8개 이하, 바람직하게는 크랙이 2.5개 이하, 바람직하게는 크랙이 2개 이하, 바람직하게는 크랙이 1.8개 이하, 바람직하게는 크랙이 1.5개 이하, 바람직하게는 1개 이하, 바람직하게는 0.8개 이하, 바람직하게는 0.5개 이하, 바람직하게는 0.1개 이하, 바람직하게는 0개이다.
이러한 구성에 의하면, 동장 적층판을 굴곡시켜 사용했을 때라도 동박의 크랙 발생이 양호하게 억제되기 때문에, 고주파 기판에 이용했을 때에 전송 손실을 양호하게 억제할 수 있다.
본 발명은 다른 양태에 있어서, 동박을 절연기재와 맞붙여 동장 적층판으로 하여, 상기 동장 적층판에 소정의 조건에서 소정 회수의 접동 굴곡 시험을 실시한 후, 접동 방향과 평행인 상기 동박 단면에 대해서 판 두께×100㎛ 길이의 범위를 관찰하여, 상기 동박 표면으로부터의 깊이가 2㎛ 이상인 크랙이 2개 이하인 동박이다. 바람직하게는 크랙이 1.8개 이하, 바람직하게는 1.5개 이하, 바람직하게는 1개 이하, 바람직하게는 0.8개 이하, 바람직하게는 0.5개 이하, 바람직하게는 0.1개 이하, 바람직하게는 0개이다.
이러한 구성에 의하면, 동장 적층판을 굴곡시켜 사용했을 때라도 동박의 크랙 발생이 양호하게 억제되기 때문에, 고주파 기판에 이용했을 때에 전송 손실을 양호하게 억제할 수 있다.
해당 크랙은 동박의 MD(Machine　Direction, 동박 제조장치에 있어서의 동박의 진행 방향, 압연 동박인 경우에는 압연 평행 방향)에 평행이고 판 두께 방향으로 평행인 단면에 있어서의 평균 결정립 직경을 20㎛ 이상으로 함으로써 저감시킬 수 있다. 평균 결정립 직경이 20㎛ 미만인 경우, 결정립계 수가 많기 때문에, 결정립계를 기점으로 크랙이 들어갈 가능성이 높아지는 경우가 있다. 동박의 MD에 평행이고, 판 두께 방향으로 평행인 단면에 있어서의 평균 결정립 직경은 25㎛ 이상인 것이 바람직하고, 30㎛ 이상인 것이 바람직하고, 35㎛ 이상인 것이 바람직하고, 40㎛ 이상인 것이 바람직하고, 45㎛ 이상인 것이 바람직하고, 50㎛ 이상인 것이 바람직하고, 55㎛ 이상인 것이 바람직하고, 60㎛ 이상인 것이 바람직하고, 65㎛ 이상인 것이 바람직하고, 70㎛ 이상인 것이 바람직하고, 75㎛ 이상인 것이 바람직하고, 80㎛ 이상인 것이 바람직하고, 85㎛ 이상인 것이 바람직하고, 90㎛ 이상인 것이 바람직하고, 95㎛ 이상인 것이 바람직하고, 100㎛ 이상인 것이 바람직하고, 105㎛ 이상인 것이 바람직하고, 110㎛ 이상인 것이 바람직하고, 115㎛ 이상인 것이 바람직하고, 120㎛ 이상인 것이 바람직하고, 125㎛ 이상인 것이 바람직하고, 130㎛ 이상인 것이 바람직하고, 135㎛ 이상인 것이 바람직하고, 140㎛ 이상인 것이 바람직하고, 145㎛ 이상인 것이 바람직하고, 150㎛ 이상인 것이 바람직하고, 155㎛ 이상인 것이 바람직하고, 160㎛ 이상인 것이 바람직하다. 동박의 MD에 평행이고, 판 두께 방향으로 평행인 단면에 있어서의 평균 결정립 직경의 상한은 특별히 형성할 필요는 없지만, 전형적으로는 예를 들면 1000㎛ 이하, 예를 들면 900㎛ 이하, 예를 들면 800㎛ 이하, 예를 들면 700㎛ 이하, 예를 들면 600㎛ 이하, 예를 들면 500㎛ 이하, 예를 들면 450㎛ 이하, 예를 들면 400㎛ 이하이다.
상술한 바와 같이, 평균 결정립 직경을 20㎛ 이상으로 제어하기 위해서는 결정립이 커지기 쉬운 첨가 원소를 첨가함으로써 실시할 수 있다. 해당 첨가 원소로서는, 예를 들면, Ag, Sn 등을 들 수 있으며, 해당 첨가 원소의 농도는 10~500질량ppm으로 할 수 있다. 또한, 동박 제조 시의 최종 냉간압연의 가공도를 높게(예를 들면 95% 이상) 함으로써 제어할 수 있다. 또한, 동박 제조 시의 최종 냉간압연 전의 평균 결정립 직경의 크기를 작게(예를 들면 10㎛ 이하) 함으로써 제어할 수 있다. 또한, 압연 가공도는 이하의 식에서 주어진다.
압연 가공도(%)=(t0-t)/t0×100(%)
(t0: 압연 전의 두께, t: 압연 후의 두께)
본 발명에 사용할 수 있는 동박(원박)의 종류에는 특별히 제한은 없지만, 터프 피치구리(Tough Pitch Copper)(JIS　H3100　합금번호 C1100, 이하 「TPC」라고도 나타낸다)나 무산소구리(JIS　H3100　합금번호 C1020 또는 JIS　H3510　합금번호 C1011, 이하 「OFC」라고도 나타낸다)나 인 탈산구리(JIS　H3100　합금번호 C1201, C1220 또는 C1221)나 전기구리와 같은 고순도 구리 외에, 예를 들면 Sn이 들어간 구리, Ag가 들어간 구리, Cr, Zr 또는 Mg 등을 첨가한 구리합금, Ni 및 Si 등을 첨가한 콜슨(Colson)계 구리합금과 같은 구리합금도 사용 가능하다. 또한, 본 명세서에서 용어 「동박」을 단독으로 사용했을 때에는 구리합금박을 들 수 있다. 또한, 본 발명에 사용할 수 있는 동박은 Sn, Mn, Cr, Zn, Zr, Mg, Ni, Si, P, B, Co, Fe, Ti, V, Al, Mo, Pd, Au, Ru, Rh, Os, Ir, Pt, In 및 Ag의 군으로부터 선택되는 적어도 1종 이상 또는 2종 이상을 합계 30~500질량ppm 함유하고, 나머지 부분이 Cu 및 불회피적 불순물로 구성되는 동박을 이용할 수 있다. 보다 바람직하게는, Sn, Mn, Cr, Zn, Zr, Mg, Ni, Si, P, B, Co 및 Ag의 군으로부터 선택되는 적어도 1종 이상 또는 2종 이상을 합계 30~500질량ppm 함유하고, 나머지 부분이 Cu 및 불회피적 불순물로 구성되는 동박을 이용할 수 있다. 또한, 압연 동박 및 전해 동박을 적합하게 사용 가능하다. 동박에는 순동박 및 구리합금박이 포함되며, 회로 형성 용도로서 공지된 임의의 조성으로 할 수 있다.
본 발명과 관련되는 동박은 한 실시형태에 있어서, 동박 표면에 조화 처리층, 내열 처리층, 방청 처리층, 크로메이트 처리층 및 실란커플링 처리층으로 구성되는 군으로부터 선택된 1종 이상의 층을 가질 수 있다. 또한, 본 발명과 관련되는 동박은 한 실시형태에 있어서, 동박 표면에 내열 처리층, 방청 처리층, 크로메이트 처리층 및 실란커플링 처리층으로 구성되는 군으로부터 선택된 1종 이상의 층을 가질 수 있다.
상기 조화 처리층은 특별히 한정되지는 않으며, 모든 조화 처리층이나 공지된 조화 처리층을 적용할 수 있다. 상기 내열 처리층은 특별히 한정되지는 않으며, 모든 내열 처리층이나 공지된 내열 처리층을 적용할 수 있다. 상기 방청 처리층은 특별히 한정되지는 않으며, 모든 방청 처리층이나 공지된 방청 처리층을 적용할 수 있다. 상기 크로메이트 처리층은 특별히 한정되지는 않으며, 모든 크로메이트 처리층이나 공지된 크로메이트 처리층을 적용할 수 있다. 상기 실란커플링 처리층은 특별히 한정되지는 않으며, 모든 조화 처리층이나 공지된 조화 처리층을 적용할 수 있다.
본 발명과 관련되는 동박의 한 실시형태에 있어서는, 동박 표면에, 예를 들면 절연 기판과의 밀착성을 양호하게 하는 것 등을 위한 조화 처리를 가함으로써 조화 처리층을 형성해도 된다. 조화 처리는 예를 들면, 구리 또는 구리합금으로 조화 입자를 형성함으로써 실시할 수 있다. 조화 처리는 미세한 것이어도 된다. 조화 처리층은 구리, 니켈, 인, 텅스텐, 비소, 몰리브덴, 크롬, 코발트 및 아연으로 구성되는 군으로부터 선택된 어느 한 단체 또는 어느 1종 이상을 포함한 합금으로 구성되는 층 등이어도 된다. 또한, 구리 또는 구리합금으로 조화 입자를 형성한 후, 더욱이 니켈, 코발트, 구리, 아연의 단체 또는 합금 등으로 2차 입자나 3차 입자를 형성하는 조화 처리를 실시할 수도 있다. 특히, 구리의 1차 입자층과, 해당 1차 입자층 위에 구리, 코발트 및 니켈로 구성되는 3원계 합금으로 구성되는 2차 입자층이 형성된 조화 처리층이 바람직하다.
본 발명과 관련되는 동박의 한 실시형태에 있어서는, 조화 처리 후에 니켈, 코발트, 구리, 아연의 단체 또는 합금 등으로 내열 처리층 또는 방청 처리층을 형성해도 되고, 더욱이 그 표면에 크로메이트 처리, 실란커플링 처리 등의 처리를 실시하여도 된다. 또는 조화 처리를 실시하지 않고, 니켈, 코발트, 구리, 아연의 단체 또는 합금 등으로 내열 처리층 또는 방청 처리층을 형성하고, 더욱이 그 표면에 크로메이트 처리, 실란커플링 처리 등의 처리를 실시하여도 된다.
즉, 조화 처리층의 표면에 내열 처리층, 방청 처리층, 크로메이트 처리층 및 실란커플링 처리층으로 구성되는 군으로부터 선택된 1종 이상의 층을 형성해도 되고, 동박 표면에 내열 처리층, 방청 처리층, 크로메이트 처리층 및 실란커플링 처리층으로 구성되는 군으로부터 선택된 1종 이상의 층을 형성해도 된다. 또한, 상술한 내열층, 방청 처리층, 크로메이트 처리층, 실란커플링 처리층은 각각 복수의 층으로 형성되어도 된다(예를 들면 2층 이상, 3층 이상 등). 또한, 본 발명에서, 「방청 처리층」은 「크로메이트 처리층」을 포함한다. 수지와의 밀착성을 고려하면, 동박의 최외층에 실란커플링 처리층을 형성하는 것이 바람직하다. 또한, 상술한 조화 처리층, 내열 처리층, 방청 처리층, 크로메이트 처리층 및 실란커플링 처리층에는 공지된 조화 처리층, 내열 처리층, 방청 처리층, 크로메이트 처리층 및 실란커플링 처리층을 이용해도 된다.
방청 처리 또는 크로메이트 처리로서 이하의 처리를 이용할 수 있다.
<Ni도금>
(액 조성) Ni이온: 10~40g/L
(pH) 1.0~5.0
(액 온도) 30~70℃
(전류 밀도) 1~9A/d㎡
(통전 시간) 0.1~3초
<Ni-Co도금>: Ni-Co합금 도금
(액 조성) Co: 1~20g/L, Ni: 1~20g/L
(pH) 1.5~3.5
(액 온도) 30~80℃
(전류 밀도) 1~20A/d㎡
(통전 시간) 0.5~4초
<Zn-Ni도금>: Zn-Ni합금 도금
(액 조성) Zn: 10~30g/L, Ni: 1~10g/L
(pH) 3~4
(액 온도) 40~50℃
(전류 밀도) 0.5~5A/d㎡
(통전 시간) 1~3초
<Ni-Mo도금>: Ni-Mo합금 도금
(액 조성) 황산니켈: 270~280g/L, 염화니켈: 35~45g/L, 아세트산니켈: 10~20g/L, 몰리브덴(몰리브덴산나트륨으로서 첨가): 0.1~10g/L, 구연산3나트륨: 15~25g/L, 광택제: 사카린, 부틴디올 등, 도데실황산나트륨: 55~75ppm
(pH) 4~6
(액 온도) 55~65℃
(전류 밀도) 1~11A/d㎡
(통전 시간) 1~20초
<Cu-Zn도금>: Cu-Zn합금 도금
(액 조성) NaCN: 10~30g/L, NaOH: 40~100g/L, Cu: 60~120g/L, Zn: 1~10g/L
(액 온도) 60~80℃
(전류 밀도) 1~10A/d㎡
(통전 시간) 1~10초
<전해 크로메이트>
(액 조성) 무수크롬산, 크롬산 또는 중크롬산칼륨: 1~10g/L, 아연(첨가하는 경우는 황산아연 형태로 첨가): 0~5g/L
(pH) 0.5~10
(액 온도) 40~60℃
(전류 밀도) 0.1~2.6A/d㎡
(크론량) 0.5~90As/d㎡
(통전 시간) 1~30초
<침지 크로메이트>
(액 조성) 무수크롬산, 크롬산, 또는 중크롬산칼륨: 1~10g/L, 아연(첨가하는 경우는 황산아연 형태로 첨가): 0~5g/L
(pH) 2~10
(액 온도) 20~60℃
(처리 시간) 1~30초
실란커플링 처리층을 형성하기 위한 실란커플링 처리에 이용되는 실란커플링제로는 공지된 실란커플링제를 이용해도 되고, 예를 들면 아미노계 실란커플링제 또는 에폭시계 실란커플링제, 메르캅토계 실란커플링제를 이용해도 된다. 또한, 실란커플링제로는 비닐트리메톡시실란, 비닐페닐트리메톡시실란, γ-메타크릴록시프로필트리메톡시실란, γ-글리시독시프로필트리메톡시실란, 4-글리시딜부틸트리메톡시실란, γ-아미노프로필트리에톡시실란, N-β(아미노에틸)γ-아미노프로필트리메톡시실란, N-3-(4-(3-아미노프로폭시)프톡시)프로필-3-아미노프로필트리메톡시실란, 이미다졸실란, 트리아진실란, γ-메르캅토프로필트리메톡시실란 등을 이용해도 된다.
상기 실란커플링 처리층은 에폭시계 실란, 아미노계 실란, 메타크릴록시계 실란, 메르캅토계 실란 등의 실란커플링제 등을 사용하여 형성해도 된다. 또한, 이러한 실란커플링제는 2종 이상 혼합하여 사용해도 된다. 그 중에서도, 아미노계 실란커플링제 또는 에폭시계 실란커플링제를 이용하여 형성한 것인 것이 바람직하다.
여기서 말하는 아미노계 실란커플링제란 N-(2-아미노에틸)-3-아미노프로필트리메톡시실란, 3-(N-스티릴메틸-2-아미노에틸아미노)프로필트리메톡시실란, 3-아미노프로필트리에톡시실란, 비스(2-히드록시에틸)-3-아미노프로필트리에톡시실란, 아미노프로필트리메톡시실란, N-메틸아미노프로필트리메톡시실란, N-페날아미노프로필트리메톡시실란, N-(3-아크릴옥시-2-히드록시프로필)-3-아미노프로필트리에톡시실란, 4-아미노부틸트리에톡시실란, (아미노에틸아미노메틸)페네틸트리메톡시실란, N-(2-아미노에틸-3-아미노프로필)트리메톡시실란, N-(2-아미노에틸-3-아미노프로필)트리스(2-에틸헥시록시)실란, 6-(아미노헥실아미노프로필)트리메톡시실란, 아미노페닐트리메톡시실란, 3-(1-아미노프로폭시)-3, 3-디메틸-1-프로페닐트리메톡시실란, 3-아미노프로필트리스(메톡시에톡시에톡시)실란, 3-아미노프로필트리에톡시실란, 3-아미노프로필트리메톡시실란, ω-아미노운데실트리메톡시실란, 3-(2-N-벤질아미노에틸아미노프로필)트리메톡시실란, 비스(2-히드록시에틸)-3-아미노프로필트리에톡시실란, (N, N-디에틸-3-아미노프로필)트리메톡시실란, (N, N-디메틸-3-아미노프로필)트리메톡시실란, N-메틸아미노프로필트리메톡시실란, N-페닐아미노프로필트리메톡시실란, 3-(N-스티릴메틸-2-아미노에틸아미노)프로필트리메톡시실란, γ-아미노프로필트리에톡시실란, N-β(아미노에틸)γ-아미노프로필트리메톡시실란, N-3-(4-(3-아미노프로폭시)프톡시)프로필-3-아미노프로필트리메톡시실란으로 구성되는 군으로부터 선택되는 것이어도 된다.
실란커플링 처리층은 규소 원자 환산으로 0.05mg/㎡~200mg/㎡, 바람직하게는 0.15mg/㎡~20mg/㎡, 바람직하게는 0.3mg/㎡~2.0mg/㎡의 범위에서 형성되어 있는 것이 바람직하다. 상술한 범위인 경우, 절연기재와 동박과의 밀착성을 향상시킬 수 있다.
본 발명과 관련되는 동박을 절연기재와 맞붙임으로써 동장 적층판을 형성 가능하다. 절연기재가 단층인 단층 동장 적층판이어도 되고, 절연기재가 2층 이상인 다층 동장 적층판으로 해도 된다. 동장 적층판은 플렉시블 및 리지드 중 어느 쪽으로 하는 것도 가능하다. 절연기재로서는 특별히 제한은 없지만, 에폭시 수지, 페놀 수지, 폴리이미드 수지, 폴리이미드 아미드 수지, 폴리에스테르 수지, 폴리페닐렌 설파이드 수지, 폴리에테르이미드 수지, 불소 수지, 액정 폴리머(LCP) 및 그들을 혼합시킨 것을 들 수 있다. 이 밖에, 유리섬유에 에폭시 수지, 비스말레이드트리아진 수지 또는 폴리이미드 수지 등을 함침시킨 절연기재를 들 수 있다. 또한, 절연기재로서 공지된 절연기재를 이용할 수 있다. 특히, 액정 폴리머 또는 불소 수지 또는 저유전 폴리이미드 수지는 저유전율, 저유전 정접, 저흡수성, 전기 특성의 변화가 적은, 나아가서는 치수 변화가 적다는 큰 이점을 가져, 고주파 용도에 적합하다. 또한, 본 발명과 관련되는 동박은 액정 폴리머에 동박을 적층한 플렉시블 프린트 기판(FPC)용 동박으로서 유용하다. 본 발명의 동장 적층판은 회로 가공성이 양호하고, 고주파 회로 기판에 이용해도 전송 손실이 양호하게 억제되는 동박을 가지고 있어, 1GHz를 넘는 고주파수 하의 용도로서 특히 유효하다. 또한, 본 명세서에서는 유전 정접의 값이 0.01 이하인 폴리이미드 수지를 저유전 폴리이미드 수지로 한다. 폴리이미드 수지의 유전 정접은 0.008 이하인 것이 바람직하고, 0.006 이하인 것이 바람직하고, 0.005 이하인 것이 바람직하고, 0.004 이하인 것이 바람직하고, 0.003 이하인 것이 바람직하다. 유전 정접의 하한은 특별히 한정할 필요는 없지만, 전형적으로는 예를 들면 0 이상, 예를 들면 0.000001 이상, 예를 들면 0.000005 이상, 예를 들면 0.00001 이상, 예를 들면 0.00005 이상, 예를 들면 0.0001 이상이다. 유전 정접은 일반 사단법인 일본 전자회로 공업회의 「프린트 배선판용 동장 적층판 시험방법 비유전률 및 유전 정접」JPCA-TM001-2007에 기재되어 있는 트리플레이트 공진기법에 의해 측정 가능하다. 또한, 동박과 절연기재를 접착제를 통해 맞붙여 동장 적층판을 형성해도 된다. 상술한 접착제에는 공지된 접착제를 이용할 수 있다. 또한, 상술한 접착제에는 저유전율 접착제를 이용하는 것이 바람직하다. 본 명세서에서는 유전율이 3.5 이하인 접착제를 저유전율 접착제로 하였다. 접착제의 유전율은 바람직하게는 3.4 이하, 바람직하게는 3.3 이하, 바람직하게는 3.2 이하, 바람직하게는 3.1 이하, 바람직하게는 3.0 이하, 바람직하게는 2.9 이하, 바람직하게는 2.5 이하이다. 또한, 본 명세서에 대해서 유전율(기재 유전율, 기판 유전율, 수지 유전율) 및 유전 정접(기재 유전 정접, 기판 유전 정접, 수지 유전 정접)의 값은 신호 주파수가 1GHz인 경우의 유전율 및 유전 정접의 값을 의미한다.
본 발명은 또 다른 양태에 있어서, 동박을 절연기재와 맞붙여 구성하는 동장 적층판으로, 상기 동장 적층판에 소정의 조건에서 절곡 시험을 실시했을 때, 절곡 회수가 1회 이상이 되는 동장 적층판이다.
이러한 구성에 의하면, 동장 적층판을 굴곡시켜 사용했을 때라도 동박의 크랙 발생이 양호하게 억제되기 때문에, 고주파 기판에 이용했을 때에 전송 손실을 양호하게 억제할 수 있다.
본 발명은 또 다른 양태에 있어서, 동박을 절연기재와 맞붙여 구성하는 동장 적층판으로, 상기 동장 적층판에 소정의 조건에서 소정 회수의 접동 굴곡 시험을 실시한 후, 접동 방향과 평행인 상기 동박 단면에 대해서 판 두께×100㎛ 길이의 범위를 관찰하여, 상기 동박 표면으로부터의 깊이가 1㎛ 이상인 크랙이 3개 이하인 동장 적층판이다.
이러한 구성에 의하면, 동장 적층판을 굴곡시켜 사용했을 때라도 동박의 크랙 발생이 양호하게 억제되기 때문에, 고주파 기판에 이용했을 때에 전송 손실을 양호하게 억제할 수 있다.
동장 적층판을 이용하여 프린트 배선판을 제작할 수 있다. 동장 적층판으로부터 프린트 배선판으로의 가공방법에는 특별히 한정은 없으며, 공지된 에칭 가공 프로세스를 이용하면 충분하다. 프린트 배선판에 각종 전자부품을 실장함으로써 프린트 회로판을 제작할 수도 있다. 본 명세서에서는, 해당 프린트 회로판도 프린트 배선판에 포함되는 것으로 한다. 프린트 배선판은 각종 전자기기에 탑재 가능하다.
또한, 본 발명의 동장 적층판은 1GHz를 넘는 고주파수 하에서 사용되는 전송로 또는 안테나 등에 특히 적합하게 이용된다.
실시예
이하, 실시예에 의해 본 발명을 설명한다. 또한, 본 실시예는 적합한 일례를 나타내는 것으로, 본 발명은 이들 실시예에 한정되는 것은 아니다. 따라서, 본 발명의 기술사상에 포함되는 변형, 다른 실시예 또는 양태는 모두 본 발명에 포함된다. 또한, 본 발명과의 대비를 위해 비교예를 병기한다. 또한, 본원 실험예에 기재되어 있는 조화 처리, 도금, 실란커플링 처리, 내열 처리, 방청 처리 등에 이용되는 액의 나머지 부분도 특별히 기재가 없는 한 물로 하였다.
실시예 1~14 및 비교예 1~13의 압연 동박은 표 1의 「동박 조성」란에 기재한 조성을 가지는 잉곳을 용제하고, 이 잉곳을 900℃에서부터 열간 압연한 후, 냉간압연과 소둔을 반복하여 최종적으로 동박에 최종 냉간압연하여, 표 1에 기재한 두께의 압연 동박을 얻었다. 이 때의 최종 냉간압연의 가공도를 표 1에 나타낸다. 또한, 최종 냉간압연 시의 유막 당량의 값은 12000~36000으로 하였다. 또한, 압연 롤 표면의 산술평균 거칠기(Ra)는 0.1~0.2㎛으로 하였다. 또한, 표 1, 표 2의 「동박 성분」란의 TPC는 터프 피치구리, OFC는 무산소구리를 의미한다. 즉, 실시예 10의 「100ppmAg-OFC」는 무산소구리에 100질량ppm의 Ag을 첨가한 것을 의미한다. 또한, 실시예 7의 「200ppmAg-TPC」는 터프 피치구리에 200질량ppm의 Ag을 첨가한 것을 의미한다. 또한, 비교예의 전해 동박은 이하와 같이 제작하였다.
또한, 비교예의 동박으로서 이하의 조건에 의해 표 1에 기재한 두께의 전해 동박을 제작하였다.
(전해액 조성) Cu(Cu2 +로 하여): 100g/L, H2SO4: 100g/L, Cl-: 100mg/L, 티오요소: 10mg/L, SPS(3, 3'-디티오비스(1-프로판설폰산)2나트륨): 50~100mg/L
(전해액 온도) 50℃
(전류 밀도) 30A/d㎡
그 후, 표 1 및 2에 나타내는 조건에서 동박의 표면 처리를 실시하여, 해당 동박의 표면 처리면(「표면 처리면」은 표면 처리가 된 면을 의미한다. 여러 회 표면 처리가 동박에 실시된 경우에는 「표면 처리면」은 마지막 표면 처리가 된 후의 면(최표층 면)을 의미한다.) 측으로부터, 표 1에 기재한 수지와 맞붙여 적층시킴으로써 동장 적층판으로 하였다. 해당 수지와의 적층 온도 및 조건을 표 1에 나타낸다.
여기서, 표 1의 「수지 종류」란에 기재되어 있는 수지는 이하와 같다.
PTFE: 불소 수지, 폴리테트라플루오르에틸렌 수지
저유전 PI: 유전 정접의 값이 0.002인 폴리이미드 수지, 저유전율 접착제를 통해 동박과 적층하였다.
LCP: 히드록시안식향산(에스테르)과 히드록시나프토산(에스테르)과의 공중합체인 액정 폴리머 수지, 쿠라레사 제품인 vecstor CT-Z
COP: 시클로올레핀폴리머 수지, 저유전율 접착제를 통해 동박과 적층하였다.
PET: 폴리에틸렌테레프탈레이트 수지, 저유전율 접착제를 통해 동박과 적층하였다.
또한, 표 2에 기재한 표면 처리 조건 1~6에 대해서는, 우선 1차 입자를 형성한 후에, 2차 입자 도금액(A)을 사용하여 2차 입자를 형성하였다. 해당 1차 입자의 형성에 대해서는, 표 2에 기재한 1차 입자 도금액(I)에 의한 도금 처리를 실시한 후, 계속해서 1차 입자 도금액(II)에 의한 도금 처리를 실시하였다. 표면 처리 조건 1~6의 표면 처리는 조화 처리에 상당한다.
또한, 표 2에 기재한 표면 처리 조건 7에 대해서는, 표 2에 기재한 조건으로 Ni-Co도금액에 의한 씌우기 도금 처리를 실시하고, 표면 처리 조건 8에 대해서는, 표 2에 기재한 조건으로 Ni도금액에 씌우기 도금 처리를 실시하였다.
표 1의 「표면 처리 조건 No.」란에 「5＋8」로 기재되어 있는 경우에는 표면 처리 조건 5의 처리를 실시하고, 그 후, 표면 처리 조건 8의 처리를 실시한 것을 의미한다.
또한, 실시예 2, 3에 대해서는 「표면 처리 조건 No.」란에 기재한 표면 처리를 실시한 후에 이하의 크로메이트 처리와 실란커플링 처리를 이 순서대로 실시하였다.
·크로메이트 처리
(액 조성) 중크롬산칼륨: 1~10g/L, 아연(황산아연 형태로 첨가): 0.01~5g/L
(pH) 0.5~10
(액 온도) 40~60℃
(전류 밀도) 0.1~2.6A/d㎡
(크론량) 0.5~90As/d㎡
(통전 시간) 1~30초
·실란커플링 처리
0.2~2중량%의 알콕시실란을 함유하는 pH 7~8의 용액을 분무함으로써, 실란커플링제를 도포하여 처리를 실시하였다.
<산술평균 거칠기(Ra) 및 10점 평균 거칠기(Rz)의 측정>
동박의 수지와 적층하는 측의 TD(Traverse　Direction, 폭 방향, 동박을 제조하는 장치에 있어서의 동박 진행 방향(Machine　Direction, MD)과 직각인 방향)의 표면 처리된 후의 표면(표면 처리면)의 산술평균 거칠기(Ra) 및 10점 평균 거칠기(Rz)를 각각 JIS　B0601-1982에 준거하여 주식회사 코사카 연구소 제품인 접촉 거칠기계 Surfcorder　SE-3C 촉침식 조도계를 이용하여 측정하였다. 상술한 산술평균 거칠기(Ra) 및 10점 평균 거칠기(Rz)의 측정은 임의의 10개소에 대해서 실시하여, 얻어진 10개소의 측정에서 얻어진 Ra, Rz의 평균치를 각각 Ra 및 Rz 값으로 하였다.
<표면적비의 측정>
실시예 및 비교예의 동박의 수지와 적층하는 측의 표면 처리된 후의 표면(표면 처리면)에 대해서 레이저 현미경(주식회사 키엔스 제품인 레이저 현미경 VK8500)을 이용하여 배율 2000배로 하여 측정 시야가 100㎛×100㎛ 상당 면적(실데이터에서는 9982.52㎛2)에 있어서의 3차원 표면적(A)을 측정하였다. 그리고 3차원 표면적(A)÷2차원 표면적(B)(=9924.4㎛2)=표면적비(A/B)의 계산식에 근거하여 표면적비를 산출하였다. 여기서, 2차원 표면적(B)은 측정 시야를 동박을 수지와 적층하는 표면 측으로부터 평면에서 봤을 때의 면적을 의미한다. 상술한 표면적비 측정은 임의의 10개소에 대해서 실시하여, 얻어진 10개소의 측정에서 얻어진 표면적비의 평균치를 표면적비로 하였다.
<수지의 유전율 및 유전 정접의 측정>
상술한 동장 적층판으로 한 후에, 일반 사단법인 일본 전자회로 공업회의 「프린트 배선판용 동장 적층판 시험방법 비유전률 및 유전 정접」 JPCA-TM001-2007에 준거하여 트리플레이트 공진기법에 의해 신호 주파수가 1GHz인 경우에 있어서의 수지의 유전율 및 유전 정접을 측정하였다. 또한, 동장 적층판 작성에 이용한 수지의 두께는 50㎛으로 하였다.
상기 동장 적층판에 소정의 조건에서 절곡 시험을 실시했을 때의 절곡 회수를 측정하였다.
<절곡 회수 평가>
실시예 및 비교예의 동박을 표면 처리면 측으로부터 두께 50㎛의 표 1의 「수지 종류」란에 기재한 수지에, 표 1의 「동박과 수지를 적층할 때의 온도×시간」란에 기재한 온도 및 시간의 조건에서 적층하여 동장 적층판을 작성하였다. 또한, 동박과 수지를 프레스에 의해 적층할 때의 압력은 수지가 LCP인 경우는 3.5MPa, 저유전 PI인 경우는 4MPa, PTFE인 경우는 5MPa, PET인 경우는 1MPa, COP인 경우는 1.5MPa로 하였다. 동박 두께가 12㎛보다도 얇은 경우에는, 상술한 동박과 수지와의 적층 후에 구리도금을 하여 동박과 구리도금의 합계 두께가 12㎛으로 하였다. 또한, 구리도금 조건은 이하와 같이 하였다.
·구리도금 조건
도금액 조성: 구리 농도　100g/L, 황산 농도 100g/L
도금액 온도: 50℃
전류 밀도: 0.8A/d㎡
또한, 동박 두께가 12㎛보다도 두꺼운 경우에는, 상술한 동박과 수지와의 적층 후에 동박을 에칭하여 동박 두께를 12㎛으로 하였다.
또한, 동박 두께는 이하의 식에 근거하여 산출하였다. 동박 샘플의 크기는 5㎝×5㎝로 하였다. 작성한 동박이 작은 경우에는, 상술한 샘플보다 작은 샘플로 산출해도 된다.
동박 두께(㎛)=｛동박 샘플의 중량(g)｝÷｛동박 샘플의 면적 25(㎠)×구리 밀도 8.94(g/㎤)｝×104(㎛/㎝)
또한, 동박과 수지를 적층한 후의 동박 두께는 이하의 식에 근거하여 산출하였다. 동박과 수지와의 적층체 샘플의 크기는 5㎝×5㎝로 하였다. 작성한 상술한 적층체가 작은 경우에는, 상술한 샘플보다 작은 샘플로 동박 두께를 산출해도 된다. 또한, 동박과 구리도금의 합계 두께를 산출할 경우에는 이하 식의 「동박 두께(㎛)」를 「동박과 구리도금의 합계 두께(㎛)」로 대체하고 「동박」을 「동박과 구리도금」으로 대체하여 이하의 식으로 산출하였다.
동박 두께(㎛)=｛에칭 전의 동박과 수지와의 적층체의 샘플 중량(g)-에칭하여 모두 동박을 제거한 후의 수지 중량(g)｝÷｛동박과 수지와의 적층체 샘플의 면적 25(㎠)×구리 밀도 8.94(g/㎤)｝×104(㎛/㎝)
또한, 작성한 상술한 적층체가 작은 경우에는, FIB(집속 이온 빔 가공 관찰 장치) 등으로 동박의 판 두께 방향과 평행인 단면에 대해서 수지와 동박이 접하여 있는 동박 표면으로부터 수지와는 반대 측 동박의 표면까지 임의에 10개소, 동박 두께 방향으로 평행인 직선을 긋고, 해당 직선의 수지와 동박이 접해 있는 표면으로부터 수지와는 반대 측 동박의 표면까지의 길이를 측정하여, 해당 10개소의 직선 길이의 평균치를 해당 시야에 있어서의 동박 두께로 해도 된다. 그리고, 상술한 측정을 3시야에 대해서 실시하여, 3시야의 동박 두께의 평균치를 동박 두께로 해도 된다.
그 후, 폭 방향은 TD에 평행이 되도록, 또한, 길이 방향은 MD에 평행이 되도록 하여, 폭이 12.7㎜, 길이가 100㎜인 시험편을 여러 개 잘라냈다. 그 후, 동박이 바깥 측이 되도록 하여, 굽힘의 축 방향을 시험편의 폭 방향으로 평행이고, 길이 방향으로 직각인 방향으로 하여 1000N의 하중으로 프레스함으로써 동장 적층판을 절곡(180번 밀착 굽힘)한 후에, 동박에 크랙이 있는지 여부를 확인하였다. 크랙이 있는 경우에는, 굽힘 축에 수직이고 동박 두께에 평행인 방향의 단면을 관찰하여, 해당 크랙의 길이를 측정하였다. 크랙 길이가 3㎛ 이상인 경우, 크랙(유해한 크랙)이 관찰되었다는 판정을 하였다. 크랙 길이가 3㎛ 미만인 경우, 크랙은 관찰되지 않았다는 판정을 하였다. 그리고, 동박에 크랙이 관찰된 회수를 해당 동박 또는 동장 적층판이 절곡 회수로 하였다. 크랙이 관찰되지 않은 경우에는, 도 1과 같이 1000N의 하중으로 프레스함으로써 굴곡한 동장 적층판을 다시 평평하게 한다. 그리고, 그 후, 상술한 방법과 같은 방법으로 동장 적층판을 절곡한다. 또한, 상술한 단면 관찰을 실시하여, 크랙 길이가 3㎛ 미만이기 때문에 크랙은 관찰되지 않았다는 판정을 한 경우에는, 다른 시험편을 이용하여 크랙은 관찰되지 않았다는 판정을 한 절곡 회수보다도 1회 많은 절곡 회수로 동일한 평가를 실시하였다. 상술한 평가를 3회 실시하여, 3회 절곡 회수의 평균치를 절곡 회수로 하였다. 또한, 크랙 길이는 촬영한 단면 사진의 크랙을 동박 표면으로부터 덧그린 선의 길이를 크랙 길이로 하였다. 덧그린 선의 길이는 시판하는 화상 해석 소프트 등을 이용하여 측정할 수 있다.
<수지와 적층 후 동박의 평균 결정립 직경>
실시예, 비교예의 동박을 표면 처리면 측으로부터 표 1의 「수지 종류」란에 기재한 수지에, 표 1의 「동박과 수지를 적층할 때의 온도×시간」란에 기재한 온도 및 시간의 조건에서 적층하여 동장 적층판을 작성하였다. 또한, 동박과 수지를 프레스에 의해 적층할 때의 압력은 수지가 LCP인 경우는 3.5MPa, 저유전 PI인 경우는 4MPa, PTFE인 경우는 5MPa, PET인 경우는 1MPa, COP인 경우는 1.5MPa로 하였다. 그 후, 얻어진 동장 적층판에 대해서 실시예, 비교예의 동박의 MD(동박 제조 설비에 있어서의 동박의 진행 방향)에 평행이고, 판 두께 방향으로 평행인 단면의 평균 결정립 직경을 절단법(JIS H 0501)에 의해 측정하였다. 또한, 절단법 시, 평균 결정립 직경을 측정하는 선분은 MD 방향으로 평행인 방향으로 하였다. 3시야에 있어 측정을 실시하여, 3시야의 평균치를 수지와 적층 후의 동박의 평균 결정립 직경으로 하였다.
<크랙수 평가>
또한, 상기 실시예 1~14 및 비교예 1~13의 동박을 표면 처리면 측으로부터 두께 25㎛인 표 1의 「수지 종류」란에 기재한 수지에, 표 1의 「동박과 수지를 적층할 때의 온도×시간」란에 기재한 온도 및 시간의 조건에서 수지의 한쪽 면에 적층하여 동장 적층판을 작성하였다. 또한, 동박과 수지를 프레스에 의해 적층할 때의 압력은 수지가 LCP인 경우는 3.5MPa, 저유전 PI인 경우는 4MPa, PTFE인 경우는 5MPa, PET인 경우는 1MPa, COP인 경우는 1.5MPa로 하였다. 동박 두께가 12㎛보다도 얇은 경우에는, 상술한 동박과 수지와의 적층 후에 구리도금을 하여 동박과 구리도금의 합계 두께가 12㎛으로 하였다. 또한, 구리도금의 조건은 이하와 같이 하였다.
·구리도금 조건
도금액 조성: 구리 농도 100g/L, 황산 농도　100g/L
도금액 온도: 50℃
전류 밀도: 0.2A/d㎡
또한, 동박 두께가 12㎛보다도 두꺼운 경우에는, 상술한 동박과 수지와의 적층 후에 동박을 에칭하여 동박 두께를 12㎛으로 하였다. 동박 두께가 12㎛인 경우는 상술한 동박 두께의 조정은 실시하지 않았다. 또한, 동박 두께 또는 동박과 구리도금과의 합계 두께의 측정방법은 상술한 방법과 동일하게 하였다. 그리고, 얻어진 동장 적층판으로부터 시험편의 폭 방향을 동박의 TD와 평행하게 하고, 시험편의 길이 방향을 MD와 평행하게 하며, 폭 12.7㎜ 길이 200㎜인 시험편을 잘라내어 작성하였다. 그 후 얻어진 시험편의 동박에 회로 폭을 300㎛, 회로간의 스페이스 폭을 300㎛(라인 앤드 스페이스 L/S=300㎛/300㎛)으로 한 회로를 에칭에 의해 형성하여 플렉시블 프린트 배선판(FPC)을 작성하였다. 그 후, 작성한 플렉시블 프린트 배선판에 대해서 소정의 조건에서 소정 회수의 접동 굴곡 시험을 실시한 후, 접동 방향과 평행인 동박 단면에 대해서 판 두께×100㎛ 길이의 범위를 관찰하여, 동박 표면으로부터의 깊이가 1㎛ 이상인 크랙 개수를 측정하였다. 접동 방향은 시험편의 길이 방향(동박의 MD)으로 평행인 방향으로 하였다. 크기가 판 두께×100㎛ 길이인 시야를 3시야 측정하여, 3시야의 평균 크랙 개수를 동박 표면으로부터의 깊이가 1㎛ 이상인 크랙 개수로 하였다. 또한, 동박 표면으로부터의 깊이가 2㎛ 이상인 크랙 개수를 측정하였다. 크기가 판 두께×100㎛ 길이인 시야를 3시야 측정하여, 3 시야의 평균 크랙 개수를 동박 표면으로부터의 깊이가 2㎛ 이상인 크랙 개수로 하였다. 또한, 크랙 깊이는 촬영한 단면 사진의 크랙을 동박 표면으로부터 덧그린 선의 길이를 크랙 깊이로 하였다. 덧그린 선의 길이는 시판하는 화상 해석 소프트 등을 이용하여 측정할 수 있다. 접동 굴곡 시험조건은 이하와 같이 하였다.
·접동 굴곡 시험조건
굽힘 반경: 1.5㎜
스트로크: 25㎜
굴곡 속도: 1500회/분
접동 굴곡 회수: 10000회
L/S=300㎛/300㎛
또한, 접동 굴곡 시험은 도 4에 나타내는 IPC(미국 프린트회로 공업회) 굴곡 시험장치에 의해 실시하였다. 이 장치는 발진 구동체(4)에 진동 전달 부재(3)를 결합한 구조로 되어 있으며, FPC(1)는 화살표로 나타낸 나사(2) 부분과 진동 전달 부재(3)의 선단부의 합계 4점으로 장치에 고정된다. 진동 전달 부재(3)가 상하로 구동하면, FPC(1)의 중간부는 소정의 곡율 반경(r)으로 헤어핀 모양으로 굴곡된다. 접동 굴곡 시험은 FPC의 회로가 존재하는 측의 면을 도 4의 곡율 반경(r)의 굴곡 내면으로 하여 실시하였다.
<회로를 제작한 후 절곡하였을 때의 전송 손실>
또한, 실시예 1~14 및 비교예 1~13의 동박을 이용하여 작성한 동장 적층판의 동박에 회로를 제작한 후, 절곡하여 전송 손실을 측정하였다. 측정에 이용한 동박 회로를 가지는 동장 적층판은 이하와 같이 작성하였다.
도 2에 나타내는 바와 같이, 두께 25㎛인 표 1의 「수지 종류」란에 기재한 수지(여기에서는, 수지가 액정 폴리머인 경우를 예로 하여 기재하고 있다)의 양측에서 각 실시예 또는 각 비교예와 관련되는 동박을 표면 처리면 측으로부터 표 1의 「동박과 수지를 적층할 때의 온도×시간」란에 기재한 온도 및 시간의 조건에서 가열 압착하여 적층하여 동장 적층판을 제조하였다. 또한, 동박과 수지를 프레스에 의해 적층할 때의 압력은 수지가 LCP인 경우는 3.5MPa, 저유전 PI인 경우는 4MPa, PTFE인 경우는 5MPa, PET인 경우는 1MPa, COP인 경우는 1.5MPa로 하였다. 그 후, 한쪽 또는 양쪽의 동박 두께가 18㎛보다도 얇은 경우에는, 상술한 동장 적층판의 한쪽 또는 양쪽 동박 표면에 구리도금을 하여 한쪽 또는 양쪽 동박과 한쪽 또는 양쪽 구리도금층의 합계 두께가 18㎛이 되도록 하였다. 또한, 구리도금의 조건은 이하와 같이 하였다.
·구리도금 조건
도금액 조성: 구리 농도　100g/L, 황산 농도　100g/L
도금액 온도: 50℃
전류 밀도: 0.2A/d㎡
또한, 한쪽 또는 양쪽 동박 두께가 동박 두께가 18㎛보다도 두꺼운 경우에는, 상술한 동장 적층판의 한쪽 또는 양쪽의 동박 표면을 에칭하여 동박 두께를 18㎛으로 하였다. 동박 두께가 18㎛인 경우는 상술한 동박 두께 조정은 실시하지 않았다. 동박 두께 또는 동박과 구리도금과의 합계 두께의 측정방법은 상술한 방법과 같게 하였다. 또한, 상술한 동장 적층판의 한쪽 동박 두께를 측정할 경우에는, 다른 한쪽 동박을 에칭액에 내성을 가지는 마스킹 테이프(내산 테이프 등)에 의해 마스킹을 하여 한쪽 동박 두께를 측정하였다. 그 후, 임피던스가 50Ω가 되도록 설계한 마이크로 스트립 라인을 상술한 동장 적층판의 한쪽 동박(동박 표면에 구리도금층을 형성한 경우에는 동박과 구리도금층)에 형성하였다. 회로 길이는 5㎝로 하였다. 또한, 상술한 동장 적층판의 폭은 1㎝(샘플의 폭 방향은 TD와 평행으로 하였다), 길이는 13㎝(샘플의 길이 방향은 동박 제조장치에 있어서의 동박의 진행 방향(MD)과 평행으로 하였다)로 하였다. 그리고, 상술한 동장 적층판의 해당 마이크로 스트립 라인을 형성한 측에 더욱이 두께 25㎛인 상술한 표 1의 「수지 종류」란에 기재한 수지(예를 들면, 액정 폴리머)와 각 실시예 또는 각 비교예의 동박을 이 순서대로 표 1의 「동박과 수지를 적층할 때의 온도×시간」란에 기재한 온도 및 시간의 조건에서 가열 압착하여 적층하였다. 또한, 동박과 수지를 프레스에 의해 적층할 때의 압력은 수지가 LCP인 경우는 3.5MPa, 저유전 PI인 경우는 4MPa, PTFE인 경우는 5MPa, PET인 경우는 1MPa, COP인 경우는 1.5MPa로 하였다. 그 후, 새롭게 적층한 동박 두께가 18㎛이 아닌 경우에는 상술한 방법에 의해 동박 두께를 18㎛으로 하였다. 또한, 동박 두께 또는 동박과 구리도금과의 합계 두께의 측정방법은 상술한 방법과 동일하게 하였다. 두께를 측정하지 않는 쪽의 동박(및 구리도금)은 마스킹 테이프로 보호하였다.
다음으로, 얻어진 샘플을 도 3에 나타내는 바와 같이, 하중 1000N으로 프레스 함으로써, 굽힘의 축 방향이 샘플의 폭 방향으로 평행인 방향이고, 또한, 길이 방향으로 직각인 방향으로 1회 절곡(180번 밀착 굽힘)을 실시하였다. 그 후, 신호 주파수를 20GHz로 하여 신호의 전송 손실을 측정하였다.
시험 조건 및 시험 결과를 표 1, 2에 나타낸다.
[표 1]
Figure 112017005253210-pat00001
[표 2]
Figure 112017005253210-pat00002
실시예 1~14는 동장 적층판에 소정의 조건에서 절곡 시험을 실시했을 때, 절곡 회수가 1회 이상이 되고, 또한, 동장 적층판에 소정의 조건에서 소정 회수의 접동 굴곡 시험을 실시한 후, 접동 방향과 평행인 동박 단면에 대해서 판 두께×100㎛ 길이의 범위를 관찰했을 때, 동박 표면으로부터의 깊이가 1㎛ 이상인 크랙이 3개 이하이며, 전송 손실이 양호하게 억제되었다.
비교예 1~13은 모두 동장 적층판에 소정의 조건에서 절곡 시험을 실시했을 때, 절곡 회수가 0회가 되고, 또한, 동장 적층판에 소정의 조건에서 소정 회수의 접동 굴곡 시험을 실시한 후, 접동 방향과 평행인 동박 단면에 대해서 판 두께×100㎛ 길이의 범위를 관찰했을 때, 동박 표면으로부터의 깊이가 1㎛ 이상인 크랙이 3개를 넘어 전송 손실이 불량이었다.
1:　FPC
2:　나사
3:　진동 전달 부재
4:　발진 구동체
r:　곡률 반경

Claims (78)

  1. 동박을 이하의 (A) 내지 (C) 중 어느 하나의 두께 50㎛인 절연기재와 이하의 (D) 내지 (F) 중 어느 하나의 조건으로 맞붙여 동장 적층판으로 하여, 상기 동장 적층판에 명세서의 순서에 따르는 절곡 시험을 실시했을 때, 절곡 회수가 1회 이상이 되며,
    상기 동박은, 한쪽 또는 양쪽 면에 표면 처리면을 가지며, 표면 처리면의 산술평균 거칠기(Ra)가 0.05㎛~0.40㎛이고, 10점 평균 거칠기(Rz)가 0.25㎛~2.0㎛이며, 레이저 현미경을 이용하여 측정한 3차원 표면적을 A, 상기 3차원 표면적(A)을 측정한 시야를 평면에서 봤을 때의 2차원 표면적을 B로 한 경우, 표면적비(A/B)가 1.5~3.0인, 동박.
    (A) 불소 수지,
    (B) 유전 정접의 값이 0.01 이하인 폴리이미드 수지,
    (C) 액정 폴리머 수지,
    (D) 상기 절연기재가 상기 불소 수지인 경우, 압력이 5MPa이고, 가열온도와 가열시간이 350℃에서 30분간,
    (E) 상기 절연기재가 상기 유전 정접의 값이 0.01 이하인 폴리이미드 수지인 경우, 압력이 4MPa이고, 가열온도와 가열시간이 이하의 (E-1) 내지 (E-4) 중 어느 하나이다,
    (E-1) 370℃에서 0.8초간,
    (E-2) 370℃에서 2초간,
    (E-3) 350℃에서 4초간,
    (E-4) 300℃에서 10분간,
    (F) 상기 절연기재가 액정 폴리머 수지인 경우, 압력이 3.5MPa이고, 가열온도와 가열시간이 300℃에서 10분간.
  2. 제1항에 있어서,
    동박을 이하의 (A) 내지 (C) 중 어느 하나의 두께 25㎛인 절연기재와 이하의 (D) 내지 (F) 중 어느 하나의 조건으로 맞붙여 동장 적층판으로 하여, 상기 동장 적층판에 명세서의 순서에 따르는 접동(摺動) 굴곡 시험을 실시한 후, 접동 방향과 평행인 상기 동박 단면에 대하여 동박의 판 두께×100㎛ 길이의 범위를 관찰하여, 상기 동박 표면으로부터의 깊이가 1㎛ 이상인 크랙이 3개 이하인, 동박.
    (A) 불소 수지,
    (B) 유전 정접의 값이 0.01 이하인 폴리이미드 수지,
    (C) 액정 폴리머 수지,
    (D) 상기 절연기재가 상기 불소 수지인 경우, 압력이 5MPa이고, 가열온도와 가열시간이 350℃에서 30분간,
    (E) 상기 절연기재가 상기 유전 정접의 값이 0.01 이하인 폴리이미드 수지인 경우, 압력이 4MPa이고, 가열온도와 가열시간이 이하의 (E-1) 내지 (E-4) 중 어느 하나이다,
    (E-1) 370℃에서 0.8초간,
    (E-2) 370℃에서 2초간,
    (E-3) 350℃에서 4초간,
    (E-4) 300℃에서 10분간,
    (F) 상기 절연기재가 액정 폴리머 수지인 경우, 압력이 3.5MPa이고, 가열온도와 가열시간이 300℃에서 10분간.
  3. 동박을 이하의 (A) 내지 (C) 중 어느 하나의 두께 25㎛인 절연기재와 이하의 (D) 내지 (F) 중 어느 하나의 조건으로 맞붙여 동장 적층판으로 하여, 상기 동장 적층판에 명세서의 순서에 따르는 접동 굴곡 시험을 실시한 후, 접동 방향과 평행인 상기 동박 단면에 대하여 동박의 판 두께×100㎛ 길이의 범위를 관찰하여, 상기 동박 표면으로부터의 깊이가 1㎛ 이상인 크랙이 3개 이하이며,
    상기 동박을 상기 절연기재와 맞붙여 상기 동장 적층판으로 한 경우, 상기 동박의 판 두께 방향으로 평행이고, MD(Machine　Direction)에 평행인 단면의 평균 결정립 직경이 20㎛ 이상이 되는, 동박.
    (A) 불소 수지,
    (B) 유전 정접의 값이 0.01 이하인 폴리이미드 수지,
    (C) 액정 폴리머 수지,
    (D) 상기 절연기재가 상기 불소 수지인 경우, 압력이 5MPa이고, 가열온도와 가열시간이 350℃에서 30분간,
    (E) 상기 절연기재가 상기 유전 정접의 값이 0.01 이하인 폴리이미드 수지인 경우, 압력이 4MPa이고, 가열온도와 가열시간이 이하의 (E-1) 내지 (E-4) 중 어느 하나이다,
    (E-1) 370℃에서 0.8초간,
    (E-2) 370℃에서 2초간,
    (E-3) 350℃에서 4초간,
    (E-4) 300℃에서 10분간,
    (F) 상기 절연기재가 액정 폴리머 수지인 경우, 압력이 3.5MPa이고, 가열온도와 가열시간이 300℃에서 10분간.
  4. 제1항에 있어서,
    동박을 이하의 (A) 내지 (C) 중 어느 하나의 두께 25㎛인 절연기재와 이하의 (D) 내지 (F) 중 어느 하나의 조건으로 맞붙여 동장 적층판으로 하여, 상기 동장 적층판에 명세서의 순서에 따르는 접동 굴곡 시험을 실시한 후, 접동 방향과 평행인 상기 동박 단면에 대하여 동박의 판 두께×100㎛ 길이의 범위를 관찰하여, 상기 동박 표면으로부터의 깊이가 2㎛ 이상인 크랙이 2개 이하인, 동박.
    (A) 불소 수지,
    (B) 유전 정접의 값이 0.01 이하인 폴리이미드 수지,
    (C) 액정 폴리머 수지,
    (D) 상기 절연기재가 상기 불소 수지인 경우, 압력이 5MPa이고, 가열온도와 가열시간이 350℃에서 30분간,
    (E) 상기 절연기재가 상기 유전 정접의 값이 0.01 이하인 폴리이미드 수지인 경우, 압력이 4MPa이고, 가열온도와 가열시간이 이하의 (E-1) 내지 (E-4) 중 어느 하나이다,
    (E-1) 370℃에서 0.8초간,
    (E-2) 370℃에서 2초간,
    (E-3) 350℃에서 4초간,
    (E-4) 300℃에서 10분간,
    (F) 상기 절연기재가 액정 폴리머 수지인 경우, 압력이 3.5MPa이고, 가열온도와 가열시간이 300℃에서 10분간.
  5. 제2항에 있어서,
    동박을 이하의 (A) 내지 (C) 중 어느 하나의 두께 25㎛인 절연기재와 이하의 (D) 내지 (F) 중 어느 하나의 조건으로 맞붙여 동장 적층판으로 하여, 상기 동장 적층판에 명세서의 순서에 따르는 접동 굴곡 시험을 실시한 후, 접동 방향과 평행인 상기 동박 단면에 대하여 동박의 판 두께×100㎛ 길이의 범위를 관찰하여, 상기 동박 표면으로부터의 깊이가 2㎛ 이상인 크랙이 2개 이하인, 동박.
    (A) 불소 수지,
    (B) 유전 정접의 값이 0.01 이하인 폴리이미드 수지,
    (C) 액정 폴리머 수지,
    (D) 상기 절연기재가 상기 불소 수지인 경우, 압력이 5MPa이고, 가열온도와 가열시간이 350℃에서 30분간,
    (E) 상기 절연기재가 상기 유전 정접의 값이 0.01 이하인 폴리이미드 수지인 경우, 압력이 4MPa이고, 가열온도와 가열시간이 이하의 (E-1) 내지 (E-4) 중 어느 하나이다,
    (E-1) 370℃에서 0.8초간,
    (E-2) 370℃에서 2초간,
    (E-3) 350℃에서 4초간,
    (E-4) 300℃에서 10분간,
    (F) 상기 절연기재가 액정 폴리머 수지인 경우, 압력이 3.5MPa이고, 가열온도와 가열시간이 300℃에서 10분간.
  6. 제3항에 있어서,
    동박을 이하의 (A) 내지 (C) 중 어느 하나의 두께 25㎛인 절연기재와 이하의 (D) 내지 (F) 중 어느 하나의 조건으로 맞붙여 동장 적층판으로 하여, 상기 동장 적층판에 명세서의 순서에 따르는 접동 굴곡 시험을 실시한 후, 접동 방향과 평행인 상기 동박 단면에 대하여 동박의 판 두께×100㎛ 길이의 범위를 관찰하여, 상기 동박 표면으로부터의 깊이가 2㎛ 이상인 크랙이 2개 이하인, 동박.
    (A) 불소 수지,
    (B) 유전 정접의 값이 0.01 이하인 폴리이미드 수지,
    (C) 액정 폴리머 수지,
    (D) 상기 절연기재가 상기 불소 수지인 경우, 압력이 5MPa이고, 가열온도와 가열시간이 350℃에서 30분간,
    (E) 상기 절연기재가 상기 유전 정접의 값이 0.01 이하인 폴리이미드 수지인 경우, 압력이 4MPa이고, 가열온도와 가열시간이 이하의 (E-1) 내지 (E-4) 중 어느 하나이다,
    (E-1) 370℃에서 0.8초간,
    (E-2) 370℃에서 2초간,
    (E-3) 350℃에서 4초간,
    (E-4) 300℃에서 10분간,
    (F) 상기 절연기재가 액정 폴리머 수지인 경우, 압력이 3.5MPa이고, 가열온도와 가열시간이 300℃에서 10분간.
  7. 동박을 이하의 (A) 내지 (C) 중 어느 하나의 두께 25㎛인 절연기재와 이하의 (D) 내지 (F) 중 어느 하나의 조건으로 맞붙여 동장 적층판으로 하여, 상기 동장 적층판에 명세서의 순서에 따르는 접동 굴곡 시험을 실시한 후, 접동 방향과 평행인 상기 동박 단면에 대하여 동박의 판 두께×100㎛ 길이의 범위를 관찰하여, 상기 동박 표면으로부터의 깊이가 2㎛ 이상인 크랙이 2개 이하이고,
    상기 동박을 상기 절연기재와 맞붙여 상기 동장 적층판으로 한 경우, 상기 동박의 판 두께 방향으로 평행이고, MD(Machine　Direction)에 평행인 단면의 평균 결정립 직경이 20㎛ 이상이 되는, 동박.
    (A) 불소 수지,
    (B) 유전 정접의 값이 0.01 이하인 폴리이미드 수지,
    (C) 액정 폴리머 수지,
    (D) 상기 절연기재가 상기 불소 수지인 경우, 압력이 5MPa이고, 가열온도와 가열시간이 350℃에서 30분간,
    (E) 상기 절연기재가 상기 유전 정접의 값이 0.01 이하인 폴리이미드 수지인 경우, 압력이 4MPa이고, 가열온도와 가열시간이 이하의 (E-1) 내지 (E-4) 중 어느 하나이다,
    (E-1) 370℃에서 0.8초간,
    (E-2) 370℃에서 2초간,
    (E-3) 350℃에서 4초간,
    (E-4) 300℃에서 10분간,
    (F) 상기 절연기재가 액정 폴리머 수지인 경우, 압력이 3.5MPa이고, 가열온도와 가열시간이 300℃에서 10분간.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 절연기재가 폴리테트라플루오르에틸렌 수지 또는 유전 정접(正接)의 값이 0.006 이하인 폴리이미드 수지 또는 히드록시안식향산(에스테르)과 히드록시나프토산(에스테르)과의 공중합체인 액정 폴리머 수지인, 동박.
  9. 제3항, 제6항 및 제7항 중 어느 한 항에 있어서,
    상기 동박은 한쪽 또는 양쪽 면에 표면 처리면을 가지며, 표면 처리면의 산술평균 거칠기(Ra)가 0.05㎛~0.40㎛이고, 10점 평균 거칠기(Rz)가 0.25㎛~2.0㎛이며, 레이저 현미경을 이용하여 측정한 3차원 표면적을 A, 상기 3차원 표면적(A)을 측정한 시야를 평면에서 봤을 때의 2차원 표면적을 B로 한 경우, 표면적비(A/B)가 1.5~3.0인, 동박.
  10. 제8항에 있어서,
    상기 동박은 한쪽 또는 양쪽 면에 표면 처리면을 가지며, 표면 처리면의 산술평균 거칠기(Ra)가 0.05㎛~0.40㎛이고, 10점 평균 거칠기(Rz)가 0.25㎛~2.0㎛이며, 레이저 현미경을 이용하여 측정한 3차원 표면적을 A, 상기 3차원 표면적(A)을 측정한 시야를 평면에서 봤을 때의 2차원 표면적을 B로 한 경우, 표면적비(A/B)가 1.5~3.0인, 동박.
  11. 제2항, 제4항 및 제5항 중 어느 한 항에 있어서,
    상기 동박을 상기 절연기재와 맞붙여 상기 동장 적층판으로 한 경우, 상기 동박의 판 두께 방향으로 평행이고, MD(Machine　Direction)에 평행인 단면의 평균 결정립 직경이 20㎛ 이상이 되는, 동박.
  12. 제8항에 있어서,
    상기 동박을 상기 절연기재와 맞붙여 상기 동장 적층판으로 한 경우, 상기 동박의 판 두께 방향으로 평행이고, MD에 평행인 단면의 평균 결정립 직경이 20㎛ 이상이 되는, 동박.
  13. 표면 처리면의 적어도 한쪽이 이하의 (A) 내지 (F) 중 어느 하나의 절연기재에 적층되기 위한 동박으로, 상기 동박은 한쪽 또는 양쪽 면에 표면 처리면을 가지며, 상기 표면 처리면의 산술평균 거칠기(Ra)가 0.05㎛~0.40㎛이고, 10점 평균 거칠기(Rz)가 0.25㎛~2.0㎛이며, 레이저 현미경을 이용하여 측정한 3차원 표면적을 A, 상기 3차원 표면적(A)을 측정한 시야를 평면에서 봤을 때의 2차원 표면적을 B로 한 경우, 표면적비(A/B)가 1.5~3.0인, 동박.
    (A) 불소 수지,
    (B) 유전 정접의 값이 0.01 이하인 폴리이미드 수지,
    (C) 액정 폴리머 수지,
    (D) 폴리이미드 아미드 수지,
    (E) 폴리페닐렌 설파이드 수지,
    (F) 폴리에테르이미드 수지.
  14. 제13항에 있어서,
    상기 동박을 상기 절연기재와 맞붙여 상기 동장 적층판으로 한 경우, 상기 동박의 판 두께 방향으로 평행이고, MD에 평행인 단면의 평균 결정립 직경이 20㎛ 이상이 되는, 동박.
  15. 제1항 내지 제7항, 제13항 및 제14항 중 어느 한 항에 있어서,
    상기 동박이 압연 동박인, 동박.
  16. 제1항 내지 제7항, 제13항 및 제14항 중 어느 한 항에 있어서,
    유전율이 3.5 이하인 수지와의 접합용인, 동박.
  17. 제1항 내지 제7항, 제13항 및 제14항 중 어느 한 항에 있어서,
    액정 폴리머 또는 불소 수지 또는 저유전 폴리이미드와의 접합용인, 동박.
  18. 제1항 내지 제7항, 제13항 및 제14항 중 어느 한 항에 있어서,
    1GHz를 넘는 고주파수 하에서 사용되는 동장 적층판 또는 프린트 배선판에 이용되는, 동박.
  19. 제1항 내지 제7항, 제13항 및 제14항 중 어느 한 항에 있어서,
    동박 표면에 조화 처리층, 내열 처리층, 방청 처리층, 크로메이트 처리층 및 실란커플링 처리층으로 구성되는 군으로부터 선택된 1종 이상의 층을 가지는, 동박.
  20. 제1항 내지 제7항, 제13항 및 제14항 중 어느 한 항에 있어서,
    동박 표면에 내열 처리층, 방청 처리층, 크로메이트 처리층 및 실란커플링 처리층으로 구성되는 군으로부터 선택된 1종 이상의 층을 가지는, 동박.
  21. 제1항 내지 제7항, 제13항 및 제14항 중 어느 한 항에 있어서,
    동박 표면에 내열 처리층 혹은 방청 처리층을 가지고, 상기 내열 처리층 혹은 방청 처리층 위에 크로메이트 처리층을 가지며, 상기 크로메이트 처리층 위에 실란커플링 처리층을 가지는, 동박.
  22. 제1항 내지 제7항, 제13항 및 제14항 중 어느 한 항에 있어서,
    동박 표면에 내열 처리층을 가지고, 상기 내열 처리층 위에 방청 처리층을 가지며, 상기 방청 처리층 위에 크로메이트 처리층을 가지며, 상기 크로메이트 처리층 위에 실란커플링 처리층을 가지는, 동박.
  23. 제1항 내지 제7항, 제13항 및 제14항 중 어느 한 항에 있어서,
    동박 표면에 크로메이트 처리층을 가지고, 상기 크로메이트 처리층 위에 실란커플링 처리층을 가지는, 동박.
  24. 제1항 내지 제7항, 제13항 및 제14항 중 어느 한 항에 있어서,
    동박 표면에 조화 처리층을 가지고, 상기 조화 처리층 위에 크로메이트 처리층을 가지며, 상기 크로메이트 처리층 위에 실란커플링 처리층을 가지는, 동박.
  25. 제1항 내지 제7항, 제13항 및 제14항 중 어느 한 항에 있어서,
    동박 표면에 조화 처리층을 가지고, 상기 조화 처리층 위에 방청 처리층 및 내열 처리층으로 구성되는 군으로부터 선택되는 1종 이상의 층을 가지며, 상기 방청 처리층 및 내열 처리층으로 구성되는 군으로부터 선택되는 1종 이상의 층 위에 크로메이트 처리층을 가지며, 상기 크로메이트 처리층 위에 실란커플링 처리층을 가지는, 동박.
  26. 제1항 내지 제7항, 제13항 및 제14항 중 어느 한 항에 있어서,
    동박 표면에 조화 처리층을 가지고, 상기 조화 처리층 위에 방청 처리층을 가지며, 상기 방청 처리층 위에 크로메이트 처리층을 가지며, 상기 크로메이트 처리층 위에 실란커플링 처리층을 가지는, 동박.
  27. 제1항 내지 제7항, 제13항 및 제14항 중 어느 한 항에 있어서,
    동박 표면에 조화 처리층을 가지고, 조화 처리층 위에 실란커플링 처리층을 가지는, 동박.
  28. 제1항 내지 제7항, 제13항 및 제14항 중 어느 한 항에 있어서,
    동박 표면에 실란커플링 처리층을 가지는, 동박.
  29. 제1항 내지 제7항, 제13항 및 제14항 중 어느 한 항에 기재된 동박을 절연기재와 맞붙여 구성하는, 동장 적층판.
  30. 제9항에 기재된 동박을 절연기재와 맞붙여 구성하는, 동장 적층판.
  31. 제11항에 기재된 동박을 절연기재와 맞붙여 구성하는, 동장 적층판.
  32. 제29항에 있어서,
    1GHz를 넘는 고주파수 하에서 사용되는, 동장 적층판.
  33. 제30항에 있어서,
    1GHz를 넘는 고주파수 하에서 사용되는, 동장 적층판.
  34. 제31항에 있어서,
    1GHz를 넘는 고주파수 하에서 사용되는, 동장 적층판.
  35. 동박을 절연기재와 맞붙여 구성하는 동장 적층판으로,
    상기 동장 적층판에 명세서의 순서에 따르는 절곡 시험을 실시했을 때, 절곡 회수가 1회 이상이 되는 동장 적층판으로서,
    상기 절연기재는 이하의 (A) 내지 (F) 중 어느 하나 이상을 포함하며,
    상기 동박은, 한쪽 또는 양쪽 면에 표면 처리면을 가지며, 표면 처리면의 산술평균 거칠기(Ra)가 0.05㎛~0.40㎛이고, 10점 평균 거칠기(Rz)가 0.25㎛~2.0㎛이며, 레이저 현미경을 이용하여 측정한 3차원 표면적을 A, 상기 3차원 표면적(A)을 측정한 시야를 평면에서 봤을 때의 2차원 표면적을 B로 한 경우, 표면적비(A/B)가 1.5~3.0인, 동장 적층판.
    (A) 불소 수지,
    (B) 유전 정접의 값이 0.01 이하인 폴리이미드 수지,
    (C) 액정 폴리머 수지,
    (D) 폴리이미드 아미드 수지,
    (E) 폴리페닐렌 설파이드 수지,
    (F) 폴리에테르이미드 수지.
  36. 제35항에 있어서,
    상기 동장 적층판에 명세서의 순서에 따르는 접동 굴곡 시험을 실시한 후, 접동 방향과 평행인 상기 동박 단면에 대하여 동박의 판 두께×100㎛ 길이의 범위를 관찰하여, 상기 동박 표면으로부터의 깊이가 1㎛ 이상인 크랙이 3개 이하인, 동장 적층판.
  37. 동박을 절연기재와 맞붙여 구성하는 동장 적층판으로,
    상기 동장 적층판에 명세서의 순서에 따르는 접동 굴곡 시험을 실시한 후, 접동 방향과 평행인 상기 동박 단면에 대하여 동박의 판 두께×100㎛ 길이의 범위를 관찰하여, 상기 동박 표면으로부터의 깊이가 1㎛ 이상인 크랙이 3개 이하인, 동장 적층판으로서,
    상기 절연기재는 이하의 (A) 내지 (F) 중 어느 하나 이상을 포함하며,
    상기 동박을 상기 절연기재와 맞붙여 상기 동장 적층판으로 한 경우, 상기 동박의 판 두께 방향으로 평행이고, MD(Machine　Direction)에 평행인 단면의 평균 결정립 직경이 20㎛ 이상이 되는, 동장 적층판.
    (A) 불소 수지,
    (B) 유전 정접의 값이 0.01 이하인 폴리이미드 수지,
    (C) 액정 폴리머 수지,
    (D) 폴리이미드 아미드 수지,
    (E) 폴리페닐렌 설파이드 수지,
    (F) 폴리에테르이미드 수지.
  38. 제35항에 있어서,
    상기 동장 적층판에 명세서의 순서에 따르는 접동 굴곡 시험을 실시한 후, 접동 방향과 평행인 상기 동박 단면에 대하여 동박의 판 두께×100㎛ 길이의 범위를 관찰하여, 상기 동박 표면으로부터의 깊이가 2㎛ 이상인 크랙이 2개 이하인, 동장 적층판.
  39. 제36항에 있어서,
    상기 동장 적층판에 명세서의 순서에 따르는 접동 굴곡 시험을 실시한 후, 접동 방향과 평행인 상기 동박 단면에 대하여 동박의 판 두께×100㎛ 길이의 범위를 관찰하여, 상기 동박 표면으로부터의 깊이가 2㎛ 이상인 크랙이 2개 이하인, 동장 적층판.
  40. 제37항에 있어서,
    상기 동장 적층판에 명세서의 순서에 따르는 접동 굴곡 시험을 실시한 후, 접동 방향과 평행인 상기 동박 단면에 대하여 동박의 판 두께×100㎛ 길이의 범위를 관찰하여, 상기 동박 표면으로부터의 깊이가 2㎛ 이상인 크랙이 2개 이하인, 동장 적층판.
  41. 동박을 절연기재와 맞붙여 구성하는 동장 적층판으로,
    상기 동장 적층판에 명세서의 순서에 따르는 접동 굴곡 시험을 실시한 후, 접동 방향과 평행인 상기 동박 단면에 대하여 동박의 판 두께×100㎛ 길이의 범위를 관찰하여, 상기 동박 표면으로부터의 깊이가 2㎛ 이상인 크랙이 2개 이하인 동장 적층판으로서,
    상기 절연기재는 이하의 (A) 내지 (F) 중 어느 하나 이상을 포함하고,
    상기 동박을 상기 절연기재와 맞붙여 상기 동장 적층판으로 한 경우, 상기 동박의 판 두께 방향으로 평행이고, MD(Machine　Direction)에 평행인 단면의 평균 결정립 직경이 20㎛ 이상이 되는, 동장 적층판.
    (A) 불소 수지,
    (B) 유전 정접의 값이 0.01 이하인 폴리이미드 수지,
    (C) 액정 폴리머 수지,
    (D) 폴리이미드 아미드 수지,
    (E) 폴리페닐렌 설파이드 수지,
    (F) 폴리에테르이미드 수지.
  42. 제29항에 기재된 동장 적층판을 이용하여 프린트 배선판을 제조하는, 프린트 배선판의 제조 방법.
  43. 제30항에 기재된 동장 적층판을 이용하여 프린트 배선판을 제조하는, 프린트 배선판의 제조 방법.
  44. 제31항에 기재된 동장 적층판을 이용하여 프린트 배선판을 제조하는, 프린트 배선판의 제조 방법.
  45. 제35항 내지 제41항 중 어느 한 항에 기재된 동장 적층판을 이용하여 프린트 배선판을 제조하는, 프린트 배선판의 제조 방법.
  46. 제42항에 기재된 방법으로 제조되는 프린트 배선판을 이용하여 전자기기를 제조하는, 전자기기의 제조 방법.
  47. 제43항에 기재된 방법으로 제조되는 프린트 배선판을 이용하여 전자기기를 제조하는, 전자기기의 제조 방법.
  48. 제44항에 기재된 방법으로 제조되는 프린트 배선판을 이용하여 전자기기를 제조하는, 전자기기의 제조 방법.
  49. 제45항에 기재된 방법으로 제조되는 프린트 배선판을 이용하여 전자기기를 제조하는, 전자기기의 제조 방법.
  50. 제29항에 기재된 동장 적층판을 이용하여 1GHz를 넘는 고주파수 하에서 사용되는 전송로를 제조하는, 전송로의 제조 방법.
  51. 제30항에 기재된 동장 적층판을 이용하여 1GHz를 넘는 고주파수 하에서 사용되는 전송로를 제조하는, 전송로의 제조 방법.
  52. 제31항에 기재된 동장 적층판을 이용하여 1GHz를 넘는 고주파수 하에서 사용되는 전송로를 제조하는, 전송로의 제조 방법.
  53. 제35항 내지 제41항 중 어느 한 항에 기재된 동장 적층판을 이용하여 1GHz를 넘는 고주파수 하에서 사용되는 전송로를 제조하는, 전송로의 제조 방법.
  54. 제29항에 기재된 동장 적층판을 이용하여 1GHz를 넘는 고주파수 하에서 사용되는 안테나를 제조하는, 안테나의 제조 방법.
  55. 제30항에 기재된 동장 적층판을 이용하여 1GHz를 넘는 고주파수 하에서 사용되는 안테나를 제조하는, 안테나의 제조 방법.
  56. 제31항에 기재된 동장 적층판을 이용하여 1GHz를 넘는 고주파수 하에서 사용되는 안테나를 제조하는, 안테나의 제조 방법.
  57. 제35항 내지 제41항 중 어느 한 항에 기재된 동장 적층판을 이용하여 1GHz를 넘는 고주파수 하에서 사용되는 안테나를 제조하는, 안테나의 제조 방법.
  58. 삭제
  59. 삭제
  60. 삭제
  61. 삭제
  62. 삭제
  63. 삭제
  64. 삭제
  65. 삭제
  66. 삭제
  67. 삭제
  68. 삭제
  69. 삭제
  70. 삭제
  71. 삭제
  72. 삭제
  73. 삭제
  74. 삭제
  75. 삭제
  76. 삭제
  77. 삭제
  78. 삭제
KR1020170007298A 2016-01-15 2017-01-16 동박, 동장 적층판, 프린트 배선판의 제조 방법, 전자기기의 제조 방법, 전송로의 제조 방법 및 안테나의 제조 방법 KR102056964B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016005645 2016-01-15
JPJP-P-2016-005645 2016-01-15

Publications (2)

Publication Number Publication Date
KR20170085992A KR20170085992A (ko) 2017-07-25
KR102056964B1 true KR102056964B1 (ko) 2019-12-17

Family

ID=59314150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170007298A KR102056964B1 (ko) 2016-01-15 2017-01-16 동박, 동장 적층판, 프린트 배선판의 제조 방법, 전자기기의 제조 방법, 전송로의 제조 방법 및 안테나의 제조 방법

Country Status (7)

Country Link
US (1) US10448507B2 (ko)
JP (1) JP2017130658A (ko)
KR (1) KR102056964B1 (ko)
CN (1) CN106982507B (ko)
MY (1) MY190857A (ko)
PH (1) PH12017000015A1 (ko)
TW (1) TWI719110B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102256605B1 (ko) 2017-07-06 2021-05-26 주식회사 엘지에너지솔루션 배터리 모듈 및 이를 포함하는 배터리 팩
KR20190040286A (ko) * 2017-07-31 2019-04-17 서키트 호일 룩셈부르크, 에스에이알엘 동장 적층 기판 및 이를 포함하는 인쇄 회로 기판
USRE49929E1 (en) 2017-08-08 2024-04-16 Sumitomo Electric Industries, Ltd. Substrate for high-frequency printed wiring board
CN111655908B (zh) * 2017-12-05 2022-03-29 古河电气工业株式会社 表面处理铜箔以及使用该表面处理铜箔的覆铜层叠板和印刷布线板
JP6606317B1 (ja) * 2018-04-25 2019-11-13 古河電気工業株式会社 表面処理銅箔、銅張積層板、及びプリント配線板
CN113169135A (zh) * 2018-12-04 2021-07-23 株式会社可乐丽 高电压用电路基板和使用高电压用电路基板的高电压器件
US10581081B1 (en) 2019-02-01 2020-03-03 Chang Chun Petrochemical Co., Ltd. Copper foil for negative electrode current collector of lithium ion secondary battery
JP6856688B2 (ja) * 2019-03-26 2021-04-07 Ｊｘ金属株式会社 フレキシブルプリント基板用銅箔、それを用いた銅張積層体、フレキシブルプリント基板、及び電子機器
JPWO2020213515A1 (ko) * 2019-04-16 2020-10-22
CN111867239B (zh) * 2019-04-24 2021-08-27 广东生益科技股份有限公司 覆铜层压板和印制电路板
CN112397879B (zh) * 2019-08-12 2023-05-30 群创光电股份有限公司 天线装置
US11322806B2 (en) 2019-09-13 2022-05-03 Hutchinson Technology Incorporated Sensored battery electrode
US11791521B2 (en) * 2019-09-13 2023-10-17 Hutchinson Technology Incorporated Electrode tabs and methods of forming
LU101698B1 (en) * 2020-03-18 2021-09-20 Circuit Foil Luxembourg Surface-treated copper foil for high-frequency circuit and method for producing same
KR20230038643A (ko) * 2020-07-16 2023-03-21 미쓰이금속광업주식회사 동장 적층판 및 프린트 배선판
WO2022014647A1 (ja) * 2020-07-16 2022-01-20 三井金属鉱業株式会社 銅張積層板及びプリント配線板の製造方法
WO2023175963A1 (ja) * 2022-03-18 2023-09-21 三井金属鉱業株式会社 回路基板の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002307611A (ja) * 2001-04-12 2002-10-23 Chuko Kasei Kogyo Kk フッ素樹脂銅張積層板
JP2014224313A (ja) * 2013-04-26 2014-12-04 Jx日鉱日石金属株式会社 高周波回路用銅箔、高周波回路用銅張積層板、高周波回路用プリント配線板、高周波回路用キャリア付銅箔、電子機器、及びプリント配線板の製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3313277B2 (ja) * 1995-09-22 2002-08-12 古河サーキットフォイル株式会社 ファインパターン用電解銅箔とその製造方法
JP2003051673A (ja) * 2001-08-06 2003-02-21 Mitsui Mining & Smelting Co Ltd プリント配線板用銅箔及びそのプリント配線板用銅箔を用いた銅張積層板
JP4379854B2 (ja) * 2001-10-30 2009-12-09 日鉱金属株式会社 表面処理銅箔
JP4178415B2 (ja) * 2002-07-04 2008-11-12 三井金属鉱業株式会社 キャリア箔付電解銅箔
JP4161304B2 (ja) 2003-02-04 2008-10-08 古河サーキットフォイル株式会社 高周波回路用金属箔
JP2004244656A (ja) 2003-02-12 2004-09-02 Furukawa Techno Research Kk 高周波用途対応可能銅箔とその製造方法
JP2005042091A (ja) * 2003-07-04 2005-02-17 Nitto Denko Corp 電気絶縁材料用ポリイミド樹脂
JP2006103189A (ja) * 2004-10-06 2006-04-20 Furukawa Circuit Foil Kk 表面処理銅箔並びに回路基板
JP4704025B2 (ja) 2004-12-21 2011-06-15 Ｊｘ日鉱日石金属株式会社 高周波回路用粗化処理圧延銅箔及びその製造方法
JP4224086B2 (ja) * 2006-07-06 2009-02-12 三井金属鉱業株式会社 耐折性に優れた配線基板および半導体装置
KR20080063159A (ko) * 2006-12-28 2008-07-03 미쓰이 긴조꾸 고교 가부시키가이샤 가요성 프린트 배선 기판 및 반도체 장치
JP5181618B2 (ja) * 2007-10-24 2013-04-10 宇部興産株式会社 金属箔積層ポリイミド樹脂基板
US9060432B2 (en) * 2008-06-30 2015-06-16 Nippon Steel & Sumikin Chemical Co., Ltd. Flexible circuit board and method for producing same and bend structure of flexible circuit board
TWI462826B (zh) * 2008-07-22 2014-12-01 Furukawa Electric Co Ltd Flexible copper clad sheet
WO2010010893A1 (ja) * 2008-07-22 2010-01-28 古河電気工業株式会社 表面処理銅箔及び銅張積層板
JP5242710B2 (ja) * 2010-01-22 2013-07-24 古河電気工業株式会社 粗化処理銅箔、銅張積層板及びプリント配線板
JP4927963B2 (ja) * 2010-01-22 2012-05-09 古河電気工業株式会社 表面処理銅箔、その製造方法及び銅張積層基板
JP5694094B2 (ja) 2011-09-01 2015-04-01 Jx日鉱日石金属株式会社 フレキシブルプリント配線板用銅箔、銅張積層板、フレキシブルプリント配線板及び電子機器
CN102539318B (zh) * 2011-12-21 2014-02-19 广东生益科技股份有限公司 覆铜板力学性能评估方法
KR101631423B1 (ko) 2012-11-09 2016-06-16 제이엑스금속주식회사 표면 처리 동박 및 그것을 사용한 적층판
JP2014111719A (ja) 2012-11-12 2014-06-19 Panasonic Corp 積層板、金属張積層板、プリント配線板、多層プリント配線板
JP6393126B2 (ja) 2013-10-04 2018-09-19 Ｊｘ金属株式会社 表面処理圧延銅箔、積層板、プリント配線板、電子機器及びプリント配線板の製造方法
JP5710737B1 (ja) 2013-11-29 2015-04-30 Jx日鉱日石金属株式会社 表面処理銅箔、積層板、プリント配線板、プリント回路板及び電子機器
JP5983589B2 (ja) * 2013-12-11 2016-08-31 三菱マテリアル株式会社 電子・電気機器用銅合金圧延材、電子・電気機器用部品及び端子
JP6358340B2 (ja) * 2014-12-12 2018-07-18 新日鐵住金株式会社 配向銅板、銅張積層板、可撓性回路基板、及び電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002307611A (ja) * 2001-04-12 2002-10-23 Chuko Kasei Kogyo Kk フッ素樹脂銅張積層板
JP2014224313A (ja) * 2013-04-26 2014-12-04 Jx日鉱日石金属株式会社 高周波回路用銅箔、高周波回路用銅張積層板、高周波回路用プリント配線板、高周波回路用キャリア付銅箔、電子機器、及びプリント配線板の製造方法

Also Published As

Publication number Publication date
MY190857A (en) 2022-05-12
TWI719110B (zh) 2021-02-21
PH12017000015A1 (en) 2018-08-06
US20170208686A1 (en) 2017-07-20
CN106982507A (zh) 2017-07-25
JP2017130658A (ja) 2017-07-27
US10448507B2 (en) 2019-10-15
KR20170085992A (ko) 2017-07-25
CN106982507B (zh) 2021-06-25
TW201740776A (zh) 2017-11-16

Similar Documents

Publication Publication Date Title
KR102056964B1 (ko) 동박, 동장 적층판, 프린트 배선판의 제조 방법, 전자기기의 제조 방법, 전송로의 제조 방법 및 안테나의 제조 방법
TWI660055B (zh) 銅箔、覆銅積層板、印刷配線板之製造方法、電子機器之製造方法、傳輸線之製造方法及天線之製造方法
KR101920976B1 (ko) 구리박, 캐리어박 부착 구리박, 및 구리 피복 적층판
JP5417538B1 (ja) 表面処理銅箔及びそれを用いた積層板、プリント配線板、電子機器、並びに、プリント配線板の製造方法
JP5819569B1 (ja) 表面処理銅箔、銅張積層板、プリント配線板、電子機器及びプリント配線板の製造方法
JP5475897B1 (ja) 表面処理銅箔及びそれを用いた積層板、銅箔、プリント配線板、電子機器、並びに、プリント配線板の製造方法
TWI627307B (zh) 印刷配線板用表面處理銅箔、印刷配線板用覆銅積層板及印刷配線板
KR20130085055A (ko) 액정 폴리머 구리 피복 적층판 및 당해 적층판에 사용하는 구리박
KR20160129916A (ko) 표면 처리 동박 및 그것을 사용한 적층판, 동박, 프린트 배선판, 전자 기기, 그리고 프린트 배선판의 제조 방법
KR20150074219A (ko) 표면 처리 구리박 및 그것을 사용한 구리 피복 적층판
WO2014038716A1 (ja) 表面処理銅箔及びそれを用いた積層板
JP5855244B2 (ja) 表面処理銅箔及びそれを用いた積層板、プリント配線板、電子機器及びプリント配線板を製造する方法
TWI747088B (zh) 表面處理銅箔、覆銅積層板及印刷配線板
JP7259093B2 (ja) 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
KR102054044B1 (ko) 표면처리 동박
WO2022176648A1 (ja) 表面処理銅箔
JP6081883B2 (ja) 銅箔及びそれを用いた積層板、電子機器の製造方法、並びに、プリント配線板の製造方法
WO2022244828A1 (ja) 粗化処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
WO2022255468A1 (ja) 銅張積層板
JP2014148747A (ja) 表面処理銅箔及びそれを用いた積層板、プリント配線板、電子機器、並びに、プリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant