KR101964507B1 - 파티션화된 로직을 가진 적층 반도체 다이 조립체 및 관련 시스템 및 방법 - Google Patents

파티션화된 로직을 가진 적층 반도체 다이 조립체 및 관련 시스템 및 방법 Download PDF

Info

Publication number
KR101964507B1
KR101964507B1 KR1020167030096A KR20167030096A KR101964507B1 KR 101964507 B1 KR101964507 B1 KR 101964507B1 KR 1020167030096 A KR1020167030096 A KR 1020167030096A KR 20167030096 A KR20167030096 A KR 20167030096A KR 101964507 B1 KR101964507 B1 KR 101964507B1
Authority
KR
South Korea
Prior art keywords
logic die
stack
die
logic
memory
Prior art date
Application number
KR1020167030096A
Other languages
English (en)
Other versions
KR20160138255A (ko
Inventor
지안 리
스티븐 케이. 그루투이스
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20160138255A publication Critical patent/KR20160138255A/ko
Application granted granted Critical
Publication of KR101964507B1 publication Critical patent/KR101964507B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/107—Serial-parallel conversion of data or prefetch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/164—Material
    • H01L2924/1659—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/167—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/16738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/16747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/16786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/16787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

파티션화된 로직 다이들 사이에 적층되는 메모리 다이들을 가진 적층 반도체 다이 조립체들과, 관련 시스템 및 방법이 여기서 개시된다. 일 실시예에서, 반도체 다이 조립체는 제 1 로직 다이와, 제 2 로직 다이와, 인클로저를 형성하는 열전도성 케이싱을 포함할 수 있다. 메모리 다이들의 스택은 인클로저 내에, 그리고, 상기 제 1 로직 다이와 제 2 로직 다이 사이에 배치될 수 있다.

Description

파티션화된 로직을 가진 적층 반도체 다이 조립체 및 관련 시스템 및 방법 {STACKED SEMICONDUCTOR DIE ASSEMBLIES WITH PARTITIONED LOGIC AND ASSOCIATED SYSTEMS AND METHODS}
개시되는 실시예는 반도체 다이 조립체와, 이러한 조립체 내에서의 열 관리에 관한 것이다. 특히, 본 기술은 파티션화된 로직 다이 사이에 적층되는 메모리 다이들을 가진 다이 조립체에 관한 것이다.　
메모리 칩, 마이크로프로세서 칩, 및 이미저 칩을 포함한, 패키징된 반도체 다이는, 통상적으로, 플라스틱 보호 커버링에 내에 수용되도록 기판 상에 장착된 반도체 다이를 포함한다. 다이는 메모리 셀, 프로세서 회로, 및 이미지 디바이스와 같은, 기능 특징부와, 이러한 기능 특징부에 전기적으로 연결되는 본드 패드를 포함한다. 본드 패드는 다이를 더 높은 레벨의 회로에 연결하도록 보호 커버링 외부의 단자에 전기적으로 연결될 수 있다.
반도체 제조사들은 전자 디바이스의 공간 제약 내에 맞도록 다이 패키지의 크기를 계속적으로 감소시키면서, 작동 파라미터에 부합하도록 각각의 패키지의 기능 용량을 또한 증가시키고 있다. 반도체 패키지에 의해 커버되는 표면적(즉, 패키지의 "풋프린트")의 실질적 증가없이 반도체 패키지의 처리 전력을 증가시키기 위한 한가지 기법은, 단일 패키지 내에서 서로 위에 복수의 반도체 다이를 수직으로 적층하는 것이다. 이러한 수직-적층 패키지 내 다이들은 관통-실리콘 비아(TSV)를 이용하여 인접 다이들의 본드 패드와 개별 다이들의 본드 패드를 전기적으로 연결함으로써 상호연결될 수 있다.
수직 적층 다이 패키지 내 개별 다이들에 의해 발생되는 열은 소산시키기 어렵고, 이는 개별 다이들, 그 사이의 정션, 그리고 전체적으로 패키지의, 작동 온도를 증가시킨다. 이에 따라, 적층된 다이들은 여러 유형의 디바이스에서, 특히, 패키지 내 다이들의 밀도가 증가함에 따라, 최대 작동 온도(Tmax)보다 높은 온도에 이르게 된다.
도 1은 본 기술의 일 실시예에 따라 구성되는 반도체 다이 조립체의 단면도다.
도 2A는 작동 중 HMC 조립체의 온도 프로파일을 나타내는 등각투상도이고, 도 2B는 본 기술의 일 실시예에 따라 HMC 조립체의 온도 프로파일을 나타내는 등각투상도다.
도 2C는 본 기술의 다른 실시예에 따라 구성되는 반도체 다이 조립체를 나타내는 등각투상도다.
도 3은 본 기술의 일 실시예에 따라 구성되는 반도체 다이 조립체의 단면도다.
도 4는 본 기술의 일 실시예에 따라 구성되는 집적 회로 구성요소들을 가진 반도체 다이 조립체의 개략도다.　
도 5는 본 기술의 일 실시예에 따라 반도체 다이 조립체를 작동시키는 방법을 나타내는 흐름도다.
도 6은 본 기술의 다른 실시예에 따라 구성되는 반도체 다이 조립체의 단면도다.　
도 7은 본 기술의 실시예에 따라 구성되는 반도체 다이 조립체를 포함하는 시스템의 개략도다.
파티션화된 로직 다이들 사이에 적층되는 메모리 다이들을 가진 적층 반도체 다이 조립체들과, 관련 시스템 및 방법의 여러 실시예들에 대한 구체적 세부사항이 아래에서 설명된다. 용어 "반도체 다이"는 대체로, 집적 회로 또는 구성요소, 데이터 저장 요소, 프로세싱 구성요소, 및/또는 반도체 기판 상에 제조되는 다른 특징부들을 가진 다이를 나타낸다. 예를 들어, 반도체 다이는 집적 회로 메모리 및/또는 로직 회로를 포함할 수 있다. 반도체 다이 및/또는 반도체 다이 패키지 내 다른 특징부들은 두 구조물이 열을 통해 에너지를 교환할 경우 서로 "열 접촉"한다고 일컬어진다. 이 기술이 추가의 실시예들을 가질 수 있고, 이 기술이 도 1-7을 참조하여 아래에서 설명되는 실시예들의 세부사항 중 여럿을 빼고 실시될 수 있음을, 당 업자는 또한 이해할 것이다.　
여기서 사용되는 용어 "수직", "횡방향", "상측" 및 "하측"은 도면에 도시되는 배향에 비추어 반도체 다이 조립체들 내 특징부들의 상대적 방향 또는 위치를 나타낼 수 있다. 예를 들어, "상측" 또는 "최상측"은 다른 특징부보다 페이지의 위쪽에 가까이 위치하는 특징부를 나타낼 수 있다. 그러나 이러한 용어들은 다른 작동들을 가진 반도체 디바이스를 포함하는 것으로 폭넓게 간주되어야 한다.
도 1은 본 기술의 일 실시예에 따라 구성되는 반도체 다이 조립체(100)("조립체(100)")의 단면도다. 도시되는 바와 같이, 조립체(100)는 제 1 로직 다이(102a), 제 2 로직 다이(102b)(집합적으로 "로직 다이(102)"), 및 로직 다이(102)들 사이에 스택(105)("메모리 다이 스택(105)")으로 배열되는 복수의 메모리 다이(103)를 포함한다. 제 1 로직 다이(102a)는 인터포저(122)에 의해 패키지 기판(120)에 전기적으로 연결된다. 인터포저(122)는 예를 들어, 반도체 다이, 유전 스페이서, 및/또는, 인터포저(122)와 패키지 기판(120) 사이에 연결되는 전기 커넥터(가령, 비아, 금속 트레이스, 등)를 가진 다른 적절한 기판을 포함할 수 있다. 패키지 기판(120)은 예를 들어, 인터포저, 인쇄 회로 보드, 또는, 조립체(100)를 외부 회로(도시되지 않음)에 전기적으로 연결하는 전기 커넥터(125)(가령, 솔더 범프) 및 패키지 접촉부(124)(가령, 본드 패드)에 연결되는 다른 적절한 기판을 포함할 수 있다. 일부 실시예에서, 패키지 기판(120) 및/또는 인터포저(122)는 서로 다르게 구성될 수 있다. 예를 들어, 일부 실시예에서, 인터포저(122)가 생략될 수 있고, 제 1 로직 다이(102a)가 패키지 기판(120)에 직접 연결될 수 있다.
제 1 및 제 2 로직 다이(102a, 102b)는 메모리 다이 스택(105)을 통해 연장되는 복수의 관통-스택 인터커넥트(130)들에 연결된다. 도 1의 예시 실시예에서, 관통-스택 인터커넥트(130)는 설명을 위해, 대체로 수직인, 단일 구조체로 도시된다. 그러나, 각각의 관통-스택 인터커넥트(130)들은 메모리 다이 스택(105)를 통해 서로에게 상호연결되는 수직 및/또는 횡방향 배열된 전도 요소들의 조합으로 이루어질 수 있다. 예를 들어, 각각의 관통-스택 인터커넥트(130)는 상호연결된 전도 필라, 비아, 관통-다이 비아, 솔더 범프, 금속 트레이스, 등의 배열을 포함할 수 있다.
조립체(100)는 인클로저(가령, 공동) 내에 제 2 로직 다이(102b) 및 메모리 다이 스택(105)을 적어도 부분적으로 에워싸는 열전도 케이싱(110)을 더 포함한다. 예시되는 실시예에서, 케이싱(110)은 캡부(112)와, 캡부(112)와 함께 일체형으로 형성되거나 이에 부착되는 벽체부(113)를 포함한다. 캡부(112)는 제 1 계면 물질(114a)(가령, 접착제)에 의해 제 2 로직 다이(102b)의 후방 측부(106)에 부착될 수 있다. 벽체부(113)는 캡부(112)로부터 수직으로 멀리 연장될 수 있고, 제 2 계면 물질(114b)(가령, 접착제)에 의해 ("포치"(porch) 또는 "쉘프"(shelf)로 당 업자에게 알려져 있는) 제 1 로직 다이(102a)의 주변부(107)에 부착될 수 있다. 보호 커버링 제공에 추가하여, 케이싱(110)은 로직 및 메모리 다이(102, 103)로부터 열 에너지를 흡수하여 멀리 소산시키는 히트 스프레더를 또한 제공한다. 따라서, 케이싱(110)은 니켈, 구리, 알루미늄, 높은 열전도도를 가진 세라믹 물질(가령, 알루미늄 나이트라이드), 및/또는 다른 적절한 열전도성 물질과 같은 열전도성 물질로 제조될 수 있다.
일부 실시예에서, 제 1 계면 물질(114a) 및/또는 제 2 계면 물질(114b)은 표면 정션에서(가령, 다이 표면과 히트 스프레더 사이에서) 열 접촉 전도를 증가시키도록 설계된 "열 계면 물질" 또는 "TIM"으로 당 분야에 알려져 있는 것들로부터 제조될 수 있다. TIM은 전도 물질(가령, 카본 나노-튜브, 솔더 물질, 다이아몬드-형 카본(DLC) 등) 및 상변화 물질로 도핑된 실리콘-계 구리스, 젤, 또는 접착제를 포함할 수 있다. 일부 실시예에서, 예를 들어, 열 계면 물질은 약 3-4 W/m°K의 열전도도를 가진, 미국, Arizona주, Phoenix에 소재한 Shin-Etsu MicroSi, Inc.에 의해 제조된 X-23-7772-4 TIM으로 만들 수 있다. 다른 실시예에서, 제 1 계면 물질(114a) 및/또는 제 2 계면 물질(114b)은 금속(가령, 구리)과 같은 다른 적절한 물질, 및/또는 다른 적절한 열전도 물질을 포함할 수 있다.
로직 다이(102) 및/또는 메모리 다이(103)가 유전 언더필 물질(116)에 적어도 부분적으로 캡슐화될 수 있다. 언더필 물질(116)은 가령, 다이들 사이의 인터커넥트 또는 다른 전도 구조물들 사이에서 전기적 분리를 제공하기 위해, 및/또는 다이들 간의 기계적 연결을 개선하기 위해, 조립체(100)의 다이들 일부 또는 전부 사이에서, 및/또는 그 주위로 증착 또는 형성될 수 있다. 언더필 물질(116)은 비전도성 에폭시 페이스트(가령, 일본, Niigata에 소재한 Namics Corporation 에서 제조한 XS8448-171), 모세관 언더필, 비전도성 필름, 몰딩된 언더필일 수 있고, 및/또는 다른 적절한 전기 절연 물질을 포함할 수 있다. 여러 실시예에서, 언더 필 물질(116)은 조립체(100)의 다이들을 통한 열 소산을 향상시키도록 열 전도도에 기초하여 선택될 수 있다. 일부 실시예에서, 언더필 물질(116)은 제 1 로직 다이(102a) 및/또는 제 2 로직 다이 (102b)에 케이싱(110)을 부착하도록, 제 1 계면 물질(114a) 및/또는 제 2 계면 물질(114b)을 대신하여 사용될 수 있다.
로직 및 메모리 다이(102, 103) 각각은 실리콘, 실리콘-온-인설레이터, 화합물 반도체(가령, 갈륨 나이트라이드), 또는 다른 적절한 기판과 같은, 반도체 기판으로부터 형성될 수 있다. 반도체 기판은 동적 랜덤-액세스 메모리(DRAM), 정적 랜덤-액세스 메모리(SRAM), 플래시 메모리, 그리고, 메모리, 프로세싱 회로, 이미징 구성요소, 및/또는 다른 반도체 디바이스를 포함하는, 다른 형태의 집적 회로 디바이스와 같은, 다양한 집적 회로 구성요소 또는 기능 특징부들 중 임의의 것을 가진 반도체 다이로 절단 또는 싱귤레이션될 수 있다. 선택된 실시예에서, 조립체(100)는 하이브리드 메모리 큐브(HMC)로 구성될 수 있어서, 메모리 다이(103)가 데이터 스토리지(가령, DRAM 다이)를 제공하고 로직 다이(102)가 집합적으로 HMC 내의 메모리 제어(가령, DRAM 제어)를 제공한다. 일부 실시예에서, 조립체(100)는 로직 다이(102) 및 메모리 다이(103) 중 하나 이상 대신에 및/또는 이에 추가하여, 다른 반도체 다이를 포함할 수 있다. 예를 들어, 이러한 반도체 다이는 데이터 스토리지 및/또는 메모리 제어 구성요소와는 다른 집적 회로 구성요소들을 포함할 수 있다. 더욱이, 조립체(100)가 인터포저(122) 상에 적층되는 10개의 다이를 포함하지만, 다른 실시예에서, 조립체(100)는 10개보다 적은 다이(가령, 6개의 다이) 또는 10개보다 많은 다이(가령, 12개의 다이, 14개의 다이, 등)을 포함할 수 있다. 예를 들어, 일 실시예에서, 조립체(100)는 4개의 메모리 다이 위에 적층되는 2개의 로직 다이와, 4개의 메모리 다이 아래에 적층되는 단일 로직 다이를 포함할 수 있다. 또한, 다양한 실시예에서, 로직 다이(102) 및 메모리 다이(103)는 서로 다른 크기를 가질 수 있다. 예를 들어, 일부 실시예에서, 제 1 로직 다이(102a)는 메모리 다이 스택(105)과 동일한 풋프린트를 가질 수 있고, 및/또는 제 2 로직 다이(102b)는 메모리 다이 스택(105)보다 작은 또는 큰 풋프린트를 가질 수 있다.
일반적으로, 로직 다이에 의해 생성되는 열은 메모리 다이에 의해 집합적으로 생산되는 열보다 훨씬 클 수 있다. 예를 들어, 기존 HMC 조립체 내의 로직 다이는 작동 중 전체 전력의 80% 를 소모할 수 있다. 종래의 반도체 다이 조립체는 조립체의 하부를 향해 위치하는 단일 로직 다이를 통상적으로 포함한다. 이는 작동 중 로직 다이로부터의 열이 조립체의 케이싱으로 가는 도중에 메모리 다이를 통해 전달되어야 함을 의미한다. 열이 메모리 다이를 통해 전달되기 때문에, 이는 조립체의 전체 온도를 증가시킨다. 도 2A는, 예를 들어, 작동 중 HMC 조립체(290)의 온도 프로파일을 나타내는 등각투상도다. 도시되는 바와 같이, HMC 조립체(290)는 적층된 메모리 다이(204)들과, 단일한, 하위 로직 다이(201)를 포함한다. 작동 중, 로직 다이(201)의 높은 온도는 조립체(290)의 하부를 향해 열 에너지를 집중시킨다. 예를 들어, 로직 다이(201)는 약 111°C의 최대 작동 온도를 갖고, 메모리 다이(204)는 약 105°C의 최대 작동 온도를 가진다. 이러한 열 집중에 의해, 로직 다이(201) 및 인접한 메모리 다이(204)가 최대 작동 온도(Tmax)를 넘길 수 있다. 이는 특히 더 새로운 세대의 HMC 조립체의 경우에 해당될 수 있으며, 이 경우에 가령, 약 14W의 로직 코어 전력을 가질 수 있다 (가령, 이전 세대 HMC 조립체의 경우 가령, 약 4W 대비).
본 기술의 실시예에 따라 구성되는 반도체 다이 조립체는 메모리 다이를 통한 열 흐름을 감소시킬 것으로 기대된다. 도 2B는, 예를 들어, 본 기술에 따라 작동 중 HMC 조립체(200)의 온도 프로파일을 나타내는 등각투상도다. HMC 조립체(200)는 제 1 로직 다이(202a) 및 제 2 로직 다이(202b) 사이에 배치되는 메모리 다이(203)들의 스택을 포함한다. 도시되는 바와 같이, 제 1 로직 다이(202a)는 주변부(207)를 향해 열의 대부분을 소산시킨다. 예를 들어, 주변부(207)는 케이싱(110)의 벽체부(113)(도 1)로 직접 열을 소산시킬 수 있다. 다른 한편, 제 2 로직 다이(202b)는 조립체의 상부를 향해 열의 대부분을 소산시킨다. 예를 들어, 제 2 로직 다이(202b)는 케이싱(110)의 캡부(112)(도 1)로 직접 열을 소산시킬 수 있다. 그 결과, 제 1 로직 다이(202a)의 최대 온도는 HMC 조립체(290)의 로직 다이(201)의 최대 온도보다 낮다(가령, 96°C 대 111°C). 또한, 메모리 다이(203)의 최대 온도는 메모리 다이(204)의 최대 작동 온도보다 낮다(가령, 91°C 대 96°C). 그 결과, HMC 조립체(200)의 로직 및 메모리 다이(202, 203)는 최대 작동 규격 아래에서, 그리고 더 수용가능한 온도 범위 내에서 작동할 수 있다.　
일반적으로, 반도체 다이 조립체의 로직 다이들은 반도체 다이 조립체 전체의 열 소산을 위한 다양한 배열들 중 임의의 배열을 가진 집적 회로 구성요소를 포함할 수 있다. 도 2C는 예를 들어, 메모리 다이(203)들의 스택 아래의 로직 다이(202c)와, 메모리 다이(203)의 스택 위의 로직 다이(202d)를 가진 반도체 다이 조립체(260)를 도시한다. 로직 다이(202c)는 로직 다이(202c)의 주변부를 향해 집중되는 제 1 집적 회로 구성요소(240a)(개략적으로 도시됨)를 포함할 수 있고, 로직 다이(202d)는 실질적으로 전체 로직 다이(202d) 간에 형성되는 제 2 집적 회로 구성요소(240b)(개략적으로 도시됨)를 포함할 수 있다. 다른 실시예에서, 제 2 집적 회로 구성요소(240b)는 로직 다이(202d)의 주변부로부터 오프셋될 수 있고, (중첩된 풋프린트(227)로 도시되는 바와 같이) 좀 더 중앙에 배치될 수 있다. 다양한 실시예에서, 집적 회로 구성요소들은 서로 다른 양의 열을 생산하도록 또한 구성될 수 있다. 예를 들어, 최상단 로직 다이의 집적 회로 구성요소들은 로직-관련 열의 50% 이상(가령, 약 75% 또는 그 이상의 열)을 생산할 수 있고, 최하단 로직 다이는 로직-관련 열의 50% 미만(가령, 약 25% 또는 그 미만의 열)을 생산할 수 있다. 대안으로서, 최상단 로직 다이의 집적 회로 구성요소는 최하단 로직 다이의 회로 구성요소들보다 더 적은 열을 생산할 수 있다.　
도 3은 본 기술의 다른 실시예에 따라 구성되는 반도체 다이 조립체(300)("조립체(300)")의 단면도다. 조립체(300)는 앞서 세부적으로 설명된 조립체(100)의 경우와 대체로 유사한 특징부들을 포함할 수 있다. 예를 들어, 조립체(300)는 로직 다이(102)들 사이에 위치하는 메모리 다이 스택(105)을 포함할 수 있다. 도 2의 예시되는 실시예에서, 제 1 로직 다이(102a), 제 2 로직 다이(102b), 및 각각의 메모리 다이(103)는 복수의 전기 커넥터 또는 인터커넥트(332)(가령, 구리 필라, 솔더 범프, 전도 트레이스, 접촉 패드, 등)에 의해 서로에게 전기적으로 연결된다. 제 1 로직 다이(102a) 및 개별 메모리 다이(103) 각각은 인터커넥트(332)에 대향된 측부 상에서 연결되는 복수의 관통-다이 인터커넥트(334)(가령, 관통-기판 비아, TSV, 등)를 포함할 수 있다. 인터커넥트 및 관통-다이 인터커넥트(332, 334)는 구리, 니켈, 알루미늄, 등과 같은, 다양한 유형의 전도 물질(가령, 금속 물질)로부터 형성될 수 있다. 일부 실시예에서, 전도 물질은 솔더(가령, SnAg-계 솔더), 전도체-충전 에폭시, 및/또는 다른 전기 전도 물질을 포함할 수 있다. 선택된 실시예에서, 예를 들어, 인터커넥트(332)는 구리 필라일 수 있고, 반면 다른 실시예에서, 인터커넥트(332)는 범프-온-나이트라이드 구조물과 같은 좀더 복잡한 구조물을 포함할 수 있다. 다른 실시예에서, 인터커넥트(332)는 전도 페이스트와 같은, 다른 유형의 물질 또는 구조물로 대체될 수 있다.
본 실시예의 일 형태에서, 제 2 로직 다이(102b)는 관통-다이 인터커넥트없이 형성될 수 있는데, 이는 조립체의 하부보다는 조립체(100)의 상단을 향해 배치되기 때문이다. 예를 들어, 기존 반도체 다이 패키지는 패키지 기판과 메모리 다이 스택 사이에 배치되는 단일 로직을 가진다. 이 배열에서는, 패키지 기판을 메모리 다이 스택과 전기적으로 연결하기 위해 로직 다이가 관통-다이 인터커넥트를 가져야만 한다. 이 배열에서는 또한, 관통-다이 인터커넥트의 종횡비 및 수직 길이를 감소시키도록 로직 다이가 얇아야만 한다. 예를 들어, 로직 다이(또는 로직 다이 형성에 사용되는 기판)는 백그라인딩, 에칭, 및/또는 화학기계식 폴리싱(CMP)에 의해 소정 크기로 얇아질 수 있다. 따라서, 조립체(100)의 상단에 제 2 로직 다이(102b)를 가질 때의 일 장점은, 제 2 로직 다이(102b)가 제 1 로직 다이(102a)보다 더 적은 제조 단계로 형성될 수 있다는 것이다. 예를 들어, 제 2 로직 다이(102b)는 관통-다이 인터커넥트 형성을 위한 기판 시닝(substrate thinning), 관통-구멍 에칭, 및 금속 증착 프로세스없이 형성될 수 있다. 여러 실시예에서, 제 2 로직 다이(102b)는 약 300 ㎛ 내지 약 1000 ㎛ (가령, 350 ㎛) 범위의 두께를 가질 수 있고, 조립체(100) 내 다른 다이들은 약 50 내지 약 200 ㎛ (가령,　100 ㎛) 범위의 두께를 가질 수 있다.　
본 실시예의 다른 형태에서, 제 2 로직 다이(102b)는 관통-다이 인터커넥트 형성시 제 2 로직 다이(102b)로부터 제거될 반도체 기판의 벌크부(329)를 포함한다. 여러 실시예에서, 벌크부(329)는 조립체(100)로부터 멀리 케이싱(120)의 캡부(112)를 통해 열 전도를 촉진시킬 수 있다. 다른 실시예에서, 케이싱(120)은 조립체(100)의 최외측 표면(326)이 노출되도록 조립체(300)로부터 생략될 수 있다. 대안의 실시예에서, 최외측 표면(326)은 언더필 물질(116) 및/또는 다른 물질(가령, 패키지 케이싱의 밀봉재)로 덮힐 수 있다.
전기 통신에 추가하여, 인터커넥트 및 관통-다이 인터커넥트(332, 334)가, 메모리 다이 스택(105)으로부터 케이싱(110)을 향해 열을 전달할 수 있는 도관으로 작용할 수 있다. 일부 실시예에서, 조립체(100)는 로직 다이(102) 및 메모리 다이(103)로부터 열 전달을 더 촉진시키기 위해, 인터커넥트(332)들 간에 침입형으로(interstitially) 위치하는 복수의 열전도 요소 또는 "더미 요소"(도시되지 않음)들을 또한 포함할 수 있다. 이러한 더미 요소는 로직 다이(102) 및 메모리 다이(103)에 전기적으로 연결되지 않음을 제외하곤, 인터커넥트(332)와 적어도 구조적 및 조성적 측면에서 대체로 유사하다.
예시되는 실시예에서, 복수의 관통-스택 인터커넥트(330)는 제 1 로직 다이(102a)의 본드 패드(308)를 제 2 로직 다이(102b)의 대응 본드 패드(309)와 연결한다. 앞서 논의한 바와 같이, 관통-스택 인터커넥트(330) 각각은 인터커넥트(332) 및 관통-다이 인터커넥트(334)의 집합부로 구성될 수 있다. 일부 실시예에서, 관통-스택 인터커넥트(330)의 일부분(339)이 제 1 로직 다이(102a)로부터 기능적으로 분리될 수 있다. 예를 들어, 관통-스택 인터커넥트(330)의 일부분(339)이, 제 1 로직 다이(102a)의 집적 회로 구성요소(도시되지 않음)들로부터 기능적으로 분리된, 제 1 로직 다이(102a)에서의 "더미" 접촉 패드(331)에 연결될 수 있다.
도 4는 본 기술의 일 실시예에 따라 구성되는 집적 회로 구성요소들을 가진 반도체 다이 조립체("조립체(400)")의 개략도다. 조립체(400)는 앞서 세부적으로 설명된 다이 조립체의 경우와 대체로 유사한 특징부들을 포함할 수 있다. 예를 들어, 조립체(400)는 제 1 로직 다이(102a)와 제 2 로직 다이(102b) 사이에 배치되는 메모리 다이 스택(105)을 포함할 수 있다. 예시되는 실시예에서, 제 1 로직 다이(102a)는 패키지 기판(120)(도 1)의 패키지 접촉부(124)에 연결되는 통신 구성요소(440)를 포함한다. 제 2 로직 다이(102b)는 (양변 화살표로 개략적으로 표시되는) 하나 이상의 제 1 관통-스택 인터커넥트에 의해 통신 구성요소(440)에 연결되는 메모리 컨트롤러 구성요소(442)("메모리 컨트롤러(442)")를 포함할 수 있다. 각각의 메모리 다이(103)는 메모리("메모리(444)")의 하나 이상의 어레이 및/또는 메모리 블록으로 배열되는 복수의 메모리 셀(도시되지 않음)을 포함할 수 있다. 개별 메모리 다이(103)의 메모리(444)는 (양방향 화살표(430b)로 개략적으로 표시되는) 하나 이상의 제 2 관통 스택 인터커넥트에 의해 메모리 컨트롤러(442)에 연결된다.
본 실시예의 일 형태에서, 통신 구성요소(440)는 케이싱(110)의 벽체부(113)(도 1)로 열을 소산시키도록 제 1 로직 다이(102a)의 외측 주변부를 향해 배열된다. 다른 한편, 메모리 컨트롤러(442)는 케이싱(110)의 캡부(112)(도 1)로 열을 소산시키도록, 조립체(100)의 상부에 위치한다. 그러나 일부 실시예에서, 통신 구성요소(440) 및/또는 메모리 컨트롤러(442)는 조립체(400) 내에 서로 달리 위치할 수 있다. 예를 들어, 여러 실시예에서, 통신 구성요소(440)는 메모리 다이 스택(105)의 두개 보다 많은 측부에 위치할 수 있다. 다른 실시예에서, 통신 구성요소(440)는 메모리 다이 스택(105)의 단일 측부에 위치할 수 있다. 더욱이, 소정의 실시예에서, 통신 구성요소(440)는 메모리 다이 스택(105) 아래에서 연장될 수 있다.
여러 실시예에서, 제 1 로직 다이(102a) 및/또는 제 2 로직 다이(102b)는 추가의 및/또는 대안의 집적 회로 구성요소들을 포함할 수 있다. 예를 들어, 예시되는 실시예에서, 제 1 로직 다이(102a)는 메모리 다이 스택(105) 아래에 추가의 회로 구성요소(441)(가령, 전력 분배 구성요소, 클럭 회로, 등)들을 포함한다. 여러 실시예에서, 추가의 회로 구성요소(441)들은 통신 구성요소(440)보다 낮은 작동 온도를 가질 수 있다. 일 실시예에서, 추가의 회로 구성요소(441)들은 (양방향 화살표(430c)로 개략적으로 표시되는) 제 3 관통-스택 인터커넥트에 의해 제 2 로직 다이(102b)에 연결될 수 있다. 다른 실시예에서, 추가의 회로 구성요소(441)들은 제 1 관통-스택 인터커넥트(430a) 및/또는 제 2 관통-스택 인터커텍트(430b)에 의해 제 2 로직 다이(102b)에 또한 연결될 수 있다. 대안으로서, 제 1 관통-스택 인터커넥트(430a) 및/또는 제 2 관통-스택 인터커텍트(430b)가, 추가의 회로 구성요소(441)에 연결되지 않는 전용 회로 경로일 수 있다. 더욱이, 명료성을 위해 도면에 도시되지 않지만, 각각의 통신 구성요소(440), 메모리 컨트롤러(442), 및/또는 메모리(444)는 다양한 회로 요소들을 포함할 수 있다. 예를 들어, 이러한 회로 구성요소들은 멀티플렉서, 시프트 레지스터, 인코더, 디코더, 드라이버 회로, 증폭기, 버퍼, 레지스터, 필터(가령, 저역 통과, 고역 통과, 및/또는 대역 통과 필터), 등을 포함할 수 있다.
도 5는 본 기술의 일 실시예에 따라 반도체 다이 조립체를 작동시키는 방법(570)을 나타내는 흐름도다. 여러 실시예에서, 방법(570)은 앞서 세부적으로 설명된 다이 조립체의 작동에 이용될 수 있다. 블록(572)에서, 통신 구성요소(440)(도 3)는 패키지 접촉부(124)(도 1)로부터 시리얼 데이터 SI　("시리얼 입력 SI")의 입력 스트림을 수신한다. 시리얼 입력 SI는 예를 들어, 데이터 및 데이터 저장을 위한 명령을 지닐 수 있다. 추가적으로 또는 대안으로서, 시리얼 입력 SI는 데이터 판독 명령어 및/또는 데이터 소거 명령어를 지닐 수 있다. 블록(574)에서, 통신 구성요소(440)는 시리얼 입력 SI를 복수의 입력 스트림 PI1-PIX로 역직렬화(deserialize)한다. 여러 실시예에서, 통신 구성요소(440)는 데이터의 직렬 흐름을 데이터의 병렬 흐름으로 변환하도록 구성되는 ("SerDes"로 당 업계에 알려진) 하나 이상의 시리얼라이저/디시리얼라이저 회로를 포함할 수 있다. 예를 들어, 시리얼라이저/디시리얼라이저 회로는 복수의 신호 성분들(가령, 4개의 성분 신호, 8개의 성분 신호, 16개의 성분 신호, 등)을 가진 병렬 데이터 흐름을 생성 및 변환할 수 있다.
블록(576)에서, 메모리 컨트롤러(442)(도 3)는 제 1 관통-스택 인터커넥트를 통해 입력 스트림 PI1-　PIx을 수신한다. 예를 들어, 메모리 컨트롤러는 관통-스택 인터커넥트(130)(도 1)의 일부분을 통해 제 1 입력 스트림 PI1을 수신하면서, 관통-스택 인터커넥트(130)의 다른 부분을 통해 다른 입력 스트림 PI2-PIX을 동시에 또는 거의 동시에 수신할 수 있다. 블록(578)에서, 메모리 컨트롤러(442)는 입력 스트림 PI1-PIX을 처리하고, 그 후, 소정의 메모리를 선택하여 제 2 관통-스택 인터커넥트를 통해 액세스한다. 예를 들어, 메모리 컨트롤러(442)는 데이터의 불러오기, 저장, 및/또는 소거를 위해 메모리 어드레스와 함께 명령어를 인코딩함으로써 메모리 다이(103)들 중 하나 이상의 메모리(444)(도 3)를 선택 및 액세스할 수 있다.
블록(580)에서, 메모리 컨트롤러(442)는 선택된 메모리로부터 수신되는 응답을 복수의 출력 스트림 PO1-POX으로 처리한다. 응답은 예를 들어, 요청받은 데이터, 확인 응답, 및/또는 선택된 메모리로부터의 다른 정보(가령, 데이터가 판독 또는 기록불가능할 경우 에러 응답)를 포함할 수 있다. 블록(582)에서, 통신 구성요소(440)는 제 1 관통-스택 인터커넥트의 적어도 일부분을 통해 복수의 출력 스트림 PO1-POX을 수신한다. 블록(584)에서, 통신 구성요소(440)는 그 후, 출력 스트림 PO1-POX을 패키지 접촉부(124)에 출력될 수 있는 출력 시리얼 데이터 스트림 SO　("시리얼 출력 SO")로 직렬화한다.
도 6은 본 기술의 다른 실시예에 따라 구성되는 반도체 다이 조립체(600)("조립체(600)")의 단면도다. 조립체(600)는 앞서 세부적으로 설명된 다이 조립체(100)의 경우와 대체로 유사한 특징부들을 포함할 수 있다. 예를 들어, 조립체(600)는 케이싱(110) 내에 수용되는 제 2 로직 다이(102b) 및 메모리 다이 스택(105)을 포함한다. 그러나, 도 6의 예시되는 실시예에서, 제 1 로직 다이(102a)가 메모리 다이 스택(105)에 부착되지 않는다. 대신에, 제 1 로직 다이(102a)는 지지 기판(620)(가령, 인쇄 회로 보드) 상의 다른 위치에 장착된다. 따라서, 제 1 로직 다이(102a)는 지지 기판(620), 인터포저(122), 및 관통-스택 인터커넥트(130)를 통해 연장되는 통신 경로를 통해 제 2 로직 다이(102b)에 전기적으로 연결된다. 본 실시예에서, 제 1 로직 다이(102a)에 의해 생산되는 열은 메모리 다이 스택(105) 또는 제 2 로직 다이(102b)를 통해 소산되지 못하고, 따라서, 메모리 다이(103) 및 제 2 로직 다이(102b)는 낮은 작동 온도를 가질 수 있다.
도 1-6을 참조하여 앞서 설명된 적층 반도체 다이 조립체 중 임의의 조립체가 더 크거나 및/또는 더 복잡한 수많은 시스템들 중 하나에 포함될 수 있고, 그 대표적 예가 도 7에 도식적으로 제시되는 시스템(790)이다. 시스템(790)은 반도체 다이 조립체(700), 전력원(792), 드라이버(794), 프로세서(796), 및/또는 다른 서브시스템 또는 구성요소(798)를 포함할 수 있다. 반도체 다이 조립체(700)는 앞서 설명된 적층 반도체 다이 조립체들의 경우와 대체로 유사한 특징부들을 포함할 수 있다. 결과적인 시스템(790)은 메모리 저장, 데이터 처리, 및/또는 기타 적절한 기능과 같은, 다양한 기능들 중 임의의 기능을 수행할 수 있다. 따라서, 대표 시스템(790)은 핸드-헬드 장치(이동 전화, 태블릿, 디지털 판독기, 디지털 오디오 플레이어), 컴퓨터, 및 기기들을, 제한없이, 포함할 수 있다. 시스템(790)의 구성요소들은 단일 유닛에 수용될 수 있고, 또는, (가령, 통신망을 통해) 상호연결된 복수의 유닛을 통해 분산될 수 있다. 시스템(790)의 구성요소들은 원격 장치와, 다양한 컴퓨터 판독가능 매체들 중 임의의 매체를 또한 포함할 수 있다.
앞서로부터, 본 기술의 구체적 실시예들이 예시 용도로 여기서 설명되었으나, 다양한 변형이 공개내용으로부터 벗어나지 않으면서 실현될 수 있다. 예를 들어, 반도체 다이 조립체들의 실시예들 중 많은 부분이 HMC와 관련하여 설명되었으나, 다른 실시예에서 반도체 다이 조립체는 다른 메모리 장치 또는 다른 유형의 적층 다이 조립체로 구성될 수 있다. 특정 실시예의 범주에서 설명되는 새 기술의 소정의 형태들이 다른 실시예에서 조합되거나 제거될 수도 있다. 더욱이, 새 기술의 소정의 실시예들과 관련된 장점들이 이러한 실시예들의 범주에서 설명되었으나, 다른 실시예도 이러한 장점을 또한 나타낼 수 있고, 반드시 모든 실시예들이 본 기술의 범위 내에 있도록 이러한 장점을 나타낼 필요는 없다. 따라서, 본 개시내용 및 관련 기술은 여기서 명시적으로 도시 또는 설명되지 않은 다른 실시예들을 포괄할 수 있다.　

Claims (43)

  1. 제 1 본드 패드 및 상기 제 1 본드 패드에 작동가능하게 연결되는 통신 구성요소를 포함하는 제 1 로직 다이,　
    제 2 본드 패드 및 제 2 본드 패드에 작동가능하게 연결되는 메모리 컨트롤러를 포함하는 제 2 로직 다이 - 상기 제 1 로직 다이는 상기 제 2 로직 다이의 풋프린트를 넘어 연장되는 주변부를 포함함 -,　
    상기 제 1 로직 다이 상에 위치되고 상기 제 1 로직 다이와 제 2 로직 다이 사이에 배치되는 메모리 다이들의 스택 - 상기 제 2 로직 다이는 상기 메모리 다이들의 스택상에 위치됨 -,
    집합적으로 상기 메모리 컨트롤러와 상기 통신 구성 요소 사이의 병렬 데이터 연결을 형성하는 복수의 관통-스택 인터커넥트 - 각각의 상기 관통-스택 인터커넥트는 상기 메모리 다이들의 스택 전체를 관통하여 연장하여 상기 제 1 로직 다이의 상기 제 1 본드 패드 중 하나를 상기 제 2 로직 다이의 상기 제 2 본드 패드 중 대응하는 하나와 연결함 - , 및
    상기 제 2 로직 다이 상에 캡부를 가지고, 상기 캡부로부터 연장되는 벽체부를 가지는 열전도성 케이싱 - 상기 벽체부는 상기 제 1 로직 다이의 상기 주변부 위에 위치되며, 작동 중에 상기 주변부에서 발생한 열을 소산시키도록 구성됨 - 을 포함하는,
    반도체 다이 조립체.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 통신 구성요소는 시리얼/디시리얼라이저 회로를 포함하는, 반도체 다이 조립체.
  4. 제 1 항에 있어서,
    상기 열전도성 케이싱의 상기 캡부와 상기 벽체부는 인클로저를 형성하며, 상기 메모리 다이들의 스택이 상기 인클로저 내에 배치되는, 반도체 다이 조립체.　
  5. 삭제
  6. 제 1 항에 있어서,
    상기 제 2 로직 다이는 반도체 기판을 포함하고, 상기 반도체 기판은 상기 반도체 기판을 통해 연장되는 관통-다이 인터커넥트를 포함하지 않는, 반도체 다이 조립체.
  7. 제 1 항에 있어서,　
    상기 제 1 로직 다이는 제 1 두께를 갖고,　
    상기 제 2 로직 다이는 상기 제 1 두께보다 두꺼운 제 2 두께를 갖는, 반도체 다이 조립체.　
  8. 제 7 항에 있어서,　
    상기 제 1 두께는 50 ㎛ 내지 200 ㎛의 범위 내에 있고,　
    상기 제 2 두께는 300 ㎛ 내지 1000 ㎛의 범위 내에 있는, 반도체 다이 조립체.
  9. 삭제
  10. 삭제
  11. 열전도성 케이싱,　
    상기 열전도성 케이싱의 제 1 부분에 부착되는 제 1 반도체 다이 - 상기 제 1 반도체 다이는 복수의 제 1 본드 패드 및 상기 제 1 본드 패드에 작동가능하게 연결되는 통신 구성요소를 포함함 -,　
    상기 제 1 부분으로부터 분리된 상기 열전도성 케이싱의 제 2 부분에 부착되는 제 2 반도체 다이 - 상기 제 2 반도체 다이는 복수의 제 2 본드 패드 및 상기 제 2 본드 패드에 작동가능하게 연결되는 컨트롤러를 포함함 -,
    상기 열전도성 케이싱 내에 적어도 부분적으로 수용되는 제 3 반도체 다이들의 스택,　및
    상기 제 3 반도체 다이들의 스택을 통해 연장되는 복수의 관통-스택 인터커넥트를 포함하되,
    상기 제 3 반도체 다이들의 스택은 상기 제 1 및 제 2 반도체 다이 사이에 배치되고,　
    상기 관통-스택 인터커넥트의 적어도 일부분은 상기 제 1 반도체 다이를 상기 제 2 반도체 다이와 전기적으로 연결시키며, 상기 관통-스택 인터커넥트들의 일부는 집합적으로 상기 컨트롤러와 상기 통신 구성 요소 사이의 병렬 데이터 연결을 형성하는, 반도체 다이 조립체.　
  12. 제 11 항에 있어서,
    상기 관통-스택 인터커넥트의 다른 부분이 상기 제 1 반도체 다이로부터 기능적으로 분리되는, 반도체 다이 조립체.　
  13. 제 11 항에 있어서,
    상기 관통-스택 인터커넥트의 상기 일부분이 상기 제 1 및 제 2 반도체 다이 사이에 전용 회로 경로를 제공하는, 반도체 다이 조립체.
  14. 삭제
  15. 제 11 항에 있어서,
    상기 제 1 반도체 다이를 지닌 패키지 기판을 더 포함하며,　
    상기 패키지 기판은 복수의 패키지 접촉부를 포함하고,　
    상기 통신 구성요소는 상기 관통-스택 인터커넥트의 일부분과 상기 패키지 접촉부 사이에 연결되는 시리얼라이저/디시리얼라이저를 포함하는, 반도체 다이 조립체.　
  16. 제 1 부분과 상기 제 1 부분의 주변부인 제 2 부분을 포함하는 제 1 로직 다이로서, 시리얼 데이터 스트림을 수신하여, 상기 시리얼 데이터 스트림을 병렬 데이터 스트림으로 역직렬화시키도록 구성되는 상기 제 1 로직 다이,　
    상기 제 1 로직 다이의 상기 제 1 부분 위에 위치되며 상기 제2 부분과 오프셋되는 메모리 다이들의 스택,　
    메모리 다이들의 스택에 위치되는 제 2 로직 다이 - 상기 제 2 로직 다이는 메모리 다이들의 스택을 통해 병렬 데이터 스트림을 수신하도록 구성됨 -,
    집합적으로 상기 제 1 로직 다이와 상기 제 2 로직 다이 사이의 병렬 데이터 연결을 형성하는 복수의 관통-스택 인터커넥트 - 각각의 상기 관통-스택 인터커넥트는 상기 메모리 다이들의 스택 전체를 관통하여 연장하여 상기 제 1 로직 다이의 본드 패드를 상기 제 2 로직 다이의 대응하는 본드 패드와 연결하며, 상기 제 2 로직 다이는 상기 병렬 데이터 연결을 통해 상기 병렬 데이터 스트림을 동시에 수신하도록 구성됨 - , 및
    상기 제 2 로직 다이에 부착된 캡부, 및 상기 캡부로부터 연장되는 벽체부를 포함하는 열전도성 케이싱 - 상기 벽체부는 상기 제 1 로직 다이의 상기 제 2 부분의 표면에 부착됨으로써 상기 제 1 로직 다이의 작동 중에 발생한 열을 소산시킴 - 을 포함하는,
    반도체 다이 조립체.　
  17. 제 16 항에 있어서,
    상기 제 2 로직 다이는 메모리 다이들의 스택을 통해 병렬 데이터 스트림을 수신하도록 구성되는 메모리 컨트롤러를 포함하는, 반도체 다이 조립체.　
  18. 제 16 항에 있어서,
    패키지 기판을 더 포함하며, 상기 제 1 로직 다이는 상기 패키지 기판을 통해 시리얼 데이터 스트림을 수신하도록 구성되는, 반도체 다이 조립체.　
  19. 삭제
  20. 제 18 항에 있어서,
    상기 제 1 로직 다이는 메모리 다이들의 스택과 상기 패키지 기판 사이에 배치되는, 반도체 다이 조립체.
  21. 반도체 다이 조립체의 작동 방법에 있어서,
    제 1 로직 다이의 제 1 집적 회로 구성요소에서 신호를 처리하는 단계,　
    메모리 다이들의 스택을 통해 수직으로 연장되는 복수의 제 1 통신 경로를 통해 제 2 로직 다이의 제 2 집적 회로 구성요소에서 상기 처리된 신호를 수신하는 단계 - 상기 메모리 다이들의 스택은 제 1 로직 다이와 제 2 로직 다이 사이에 배치됨 -,　
    처리된 신호에 기초하여, 상기 메모리 다이들의 스택을 통해 수직으로 연장되는 복수의 제 2 통신 경로를 통해 제 2 집적 회로 구성요소를 가진 메모리 다이들의 스택의 메모리에 액세스하는 단계를 포함하는, 반도체 다이 조립체 작동 방법으로서,
    상기 신호를 처리하는 단계는, 시리얼 데이터 스트림을 상기 제 1 로직 다이에서 병렬 데이터 스트림으로 역직렬화하는 단계 및 상기 제 1 통신 경로들 중 대응하는 통신 경로들을 통해 상기 병렬 데이터 스트림들을 상기 제 2 집적 회로에 동시에 통신시키는 단계를 포함하는, 반도체 다이 조립체 작동 방법.
  22. 삭제
  23. 제 21 항에 있어서,
    메모리 다이들의 스택의 메모리에 액세스하는 단계는, 메모리를 판독, 기록, 및 소거 중 적어도 하나를 하도록 병렬 데이터 스트림을 처리하는 단계를 포함하는, 반도체 다이 조립체 작동 방법.
  24. 제 21 항에 있어서,　
    상기 제 1 집적 회로 구성요소에 의해 생산되는 열을, 상기 제 1 집적 회로 구성요소에 인접한 열전도성 케이싱의 제 1 부분으로 소산시키는 단계와,　
    상기 제 2 집적 회로 구성요소에 의해 생산되는 열을, 상기 제 2 집적 회로 구성요소에 인접한 열전도성 케이싱의 제 2 부분으로 소산시키는 단계를 더 포함하는, 반도체 다이 조립체 작동 방법.　
  25. 삭제
  26. 반도체 다이 조립체 형성 방법에 있어서,
    메모리 다이들의 스택의 제 1 측부에 제 1 로직 다이를 부착하는 단계와,　
    상기 제 1 측부에 대향된 상기 메모리 다이들의 스택의 제 2 측부에 제 2 로직 다이를 부착하는 단계와,　
    상기 제 2 로직 다이 및 메모리 다이들의 스택을 열전도성 케이싱 내에 적어도 부분적으로 에워싸는 단계를 포함하며,
    제 2 로직 다이 및 메모리 다이들의 스택을 적어도 부분적으로 에워싸는 단계는,　
    상기 제 1 로직 다이의 주변부에 상기 열전도성 케이싱의 제 1 부분을 부착하는 단계와,　
    상기 제 2 로직 다이의 후방 측부에 상기 열전도성 케이싱의 제 2 부분을 부착하는 단계를 포함하는, 반도체 다이 조립체 형성 방법.
  27. 제 26 항에 있어서,
    제 2 로직 다이 및 메모리 다이들의 스택을 적어도 부분적으로 에워싸는 단계는,　
    상기 제 1 로직 다이의 통신 구성요소에 인접하게 상기 열전도성 케이싱의 제 1 부분을 부착하는 단계와,　
    상기 제 2 로직 다이의 메모리 컨트롤러에 인접하게 상기 열전도성 케이싱의 제 2 부분을 부착하는 단계를 포함하는, 반도체 다이 조립체 형성 방법.　
  28. 제 27 항에 있어서,
    상기 통신 구성요소는 시리얼라이저/디시리얼라이저 회로를 포함하는, 반도체 다이 조립체 형성 방법.　
  29. 삭제
  30. 반도체 다이 조립체 형성 방법에 있어서,
    제 1 로직 다이와 열전도성 케이싱 사이에 메모리 다이들의 스택을 배치하는 단계,　
    메모리 다이들의 스택과 열전도성 케이싱 사이에 제 2 로직 다이를 배치하는 단계,　
    제 1 로직 다이를 제 2 로직 다이에 전기적으로 연결시키도록, 상기 메모리 다이들의 스택을 통해 복수의 관통-스택 인터커넥트를 형성하는 단계,
    상기 제 1 로직 다이에 상기 열전도성 케이싱의 벽체부를 부착하는 단계, 및
    상기 제 2 로직 다이에 상기 열전도성 케이싱의 캡부를 부착하는 단계를 더 포함하는, 반도체 다이 조립체 형성 방법.　
  31. 제 30 항에 있어서,
    복수의 관통-스택 인터커넥트를 형성하는 단계는, 상기 복수의 관통-스택 인터커넥트를 상기 제 1 로직 다이의 시리얼라이저/디시리얼라이저 회로에 전기적으로 연결하는 단계를 포함하는, 반도체 다이 조립체 형성 방법.　
  32. 제 31 항에 있어서,
    복수의 관통-스택 인터커넥트를 형성하는 단계는, 관통-스택 인터커넥트의 적어도 일부분이 제 2 로직 다이의 메모리 컨트롤러와 시리얼/디시리얼라이저 회로 사이에 하나 이상의 전용 회로 경로를 제공하도록, 관통-스택 인터커넥트를 형성하는 단계를 더 포함하는, 반도체 다이 조립체 형성 방법.　
  33. 제 30 항에 있어서,
    복수의 관통-스택 인터커넥트는 제 1 복수의 관통-스택 인터커넥트이고, 상기 방법은 제 2 로직 다이를 메모리 다이들의 스택의 개별 메모리 다이에 전기적으로 연결시키는 제 2 복수의 관통-스택 인터커넥트를 더 포함하는, 반도체 다이 조립체 형성 방법.
  34. 제 33 항에 있어서,
    제 2 복수의 관통-스택 인터커넥트를 형성하는 단계는, 상기 제 2 복수의 관통-스택 인터커넥트가 상기 제 1 로직 다이로부터 기능적으로 분리되도록, 상기 제 2 복수의 관통-스택 인터커넥트를 형성하는 단계를 포함하는, 반도체 다이 조립체 형성 방법.　
  35. 제 1 본드 패드 및 상기 제 1 본드 패드에 작동가능하게 연결되는 통신 구성요소를 포함하는 제 1 로직 다이,　
    제 2 본드 패드 및 제 2 본드 패드에 작동가능하게 연결되는 메모리 컨트롤러를 포함하는 제 2 로직 다이,
    상기 제 1 로직 다이와 제 2 로직 다이 사이에 배치되는 메모리 다이들의 스택 - 상기 제 2 로직 다이는 상기 메모리 다이들의 스택 위에 위치됨 -,
    집합적으로 상기 메모리 컨트롤러와 상기 통신 구성 요소 사이의 병렬 데이터 연결을 형성하는 복수의 관통-스택 인터커넥트 - 각각의 상기 관통-스택 인터커넥트는 상기 메모리 다이들의 스택 전체를 관통하여 연장하여 상기 제 1 로직 다이의 상기 제 1 본드 패드 중 하나를 상기 제 2 로직 다이의 상기 제 2 본드 패드 중 대응하는 하나와 연결함 - ,
    상기 제 1 로직 다이와 상기 제 2 로직 다이에 부착되고, 인클로저 내에서 상기 메모리 다이들의 스택을 에워싸는 열전도성 케이싱 - 상기 열전도성 케이싱은 상기 제 1 로직 다이의 주변부 위의 제 1 부분과, 상기 제 2 로직 다이 위의 제 2 부분을 포함함 - ,　
    를 포함하는 하이브리드 메모리 큐브(HMC)와,
    상기 제 1 로직 다이에 전기적으로 연결되는 드라이버를 포함하며,
    상기 제 1 로직 다이는 동작하는 동안 생성한 열을 상기 주변부를 통하여 상기 열전도성 케이싱의 상기 제 1 부분으로 소산시키고, 상기 제 2 로직 다이는 동작하는 동안 생성한 열을 상기 열전도성 케이싱의 상기 제 2 부분으로 소산시키는,
    반도체 시스템.
  36. 제 1 항에 있어서,
    상기 제 1 로직 다이는 동작하는 동안 생성한 열을 상기 주변부를 통해 상기 열전도성 케이싱의 상기 벽체부로 소산하도록 구성되는, 반도체 다이 조립체.
  37. 제 1 항에 있어서,
    상기 열전도성 케이싱의 상기 벽체부는 상기 제 1 로직 다이의 상기 주변부의 표면에 부착되는 - 상기 주변부의 상기 표면은 상기 제 2 로직 다이를 향함-, 반도체 다이 조립체.
  38. 제 1 항에 있어서,
    상기 열전도성 케이싱의 상기 캡부는 상기 벽체부와 일체형인, 반도체 다이 조립체.
  39. 제 1 항에 있어서,
    상기 제 2 로직 다이는 동작하는 동안 생성한 열을 상기 열전도성 케이싱의 상기 캡부로 소산하도록 구성되는, 반도체 다이 조립체.
  40. 제 1 항에 있어서,
    상기 열전도성 케이싱의 상기 벽체부에 상기 제 1 로직 다이의 상기 주변부를 부착하는 열 계면 물질을 더 포함하는, 반도체 다이 조립체.
  41. 제 1 항에 있어서,
    상기 열전도성 케이싱의 상기 벽체부에 상기 제 1 로직 다이의 상기 주변부를 부착하는 제 1 열 계면 물질; 및
    상기 열전도성 케이싱의 상기 캡부에 상기 제 2 로직 다이를 부착하는 제 2 열 계면 물질을 더 포함하는, 반도체 다이 조립체.
  42. 제 1 항에 있어서,
    상기 메모리 다이들의 스택의 각각의 상기 메모리 다이는 메모리 회로를 포함하며,
    상기 복수의 관통-스택 인터커넥트는 복수의 제 1 관통-스택 인터커넥트이며,
    상기 반도체 다이 조립체는 복수의 제 2 관통-스택 인터커넥트를 더 포함하며, 각각의 상기 제 2 관통-스택 인터커넥트는 상기 메모리 컨트롤러와 상기 메모리 다이들 중 하나의 상기 메모리 회로와의 사이에 전용 회로 경로를 형성하는, 반도체 다이 조립체.
  43. 제 42 항에 있어서,
    상기 제 1 로직 다이는 복수의 더미 접촉 패드를 포함하며, 각각의 상기 제 2 관통-스택 인터커넥트는 상기 더미 접촉 패드들 중 대응하는 더미 접촉 패드들에 연결되는, 반도체 다이 조립체.
KR1020167030096A 2014-04-01 2015-03-31 파티션화된 로직을 가진 적층 반도체 다이 조립체 및 관련 시스템 및 방법 KR101964507B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/242,485 US20150279431A1 (en) 2014-04-01 2014-04-01 Stacked semiconductor die assemblies with partitioned logic and associated systems and methods
US14/242,485 2014-04-01
PCT/US2015/023677 WO2015153664A1 (en) 2014-04-01 2015-03-31 Stacked semiconductor die assemblies with partitioned logic and associated systems and methods

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020197008435A Division KR102076948B1 (ko) 2014-04-01 2015-03-31 파티션화된 로직을 가진 적층 반도체 다이 조립체 및 관련 시스템 및 방법

Publications (2)

Publication Number Publication Date
KR20160138255A KR20160138255A (ko) 2016-12-02
KR101964507B1 true KR101964507B1 (ko) 2019-04-01

Family

ID=54191312

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020197008435A KR102076948B1 (ko) 2014-04-01 2015-03-31 파티션화된 로직을 가진 적층 반도체 다이 조립체 및 관련 시스템 및 방법
KR1020167030096A KR101964507B1 (ko) 2014-04-01 2015-03-31 파티션화된 로직을 가진 적층 반도체 다이 조립체 및 관련 시스템 및 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020197008435A KR102076948B1 (ko) 2014-04-01 2015-03-31 파티션화된 로직을 가진 적층 반도체 다이 조립체 및 관련 시스템 및 방법

Country Status (8)

Country Link
US (3) US20150279431A1 (ko)
EP (1) EP3127149A4 (ko)
JP (2) JP6445586B2 (ko)
KR (2) KR102076948B1 (ko)
CN (1) CN106463469B (ko)
SG (3) SG10201808497WA (ko)
TW (1) TWI594258B (ko)
WO (1) WO2015153664A1 (ko)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150279431A1 (en) * 2014-04-01 2015-10-01 Micron Technology, Inc. Stacked semiconductor die assemblies with partitioned logic and associated systems and methods
US9768149B2 (en) * 2015-05-19 2017-09-19 Micron Technology, Inc. Semiconductor device assembly with heat transfer structure formed from semiconductor material
US11120884B2 (en) 2015-09-30 2021-09-14 Sunrise Memory Corporation Implementing logic function and generating analog signals using NOR memory strings
US10068875B2 (en) * 2015-10-22 2018-09-04 Micron Technology, Inc. Apparatuses and methods for heat transfer from packaged semiconductor die
US10090881B2 (en) * 2015-11-13 2018-10-02 Renesas Electronics Corporation Semiconductor device
US9881908B2 (en) * 2016-01-15 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package on package structure and methods of forming same
US10032695B2 (en) 2016-02-19 2018-07-24 Google Llc Powermap optimized thermally aware 3D chip package
US10607909B2 (en) * 2016-04-02 2020-03-31 Intel Corporation Systems, methods, and apparatuses for implementing a thermal solution for 3D packaging
CN107305861B (zh) * 2016-04-25 2019-09-03 晟碟信息科技（上海）有限公司 半导体装置及其制造方法
US10249596B1 (en) * 2016-06-30 2019-04-02 Juniper Networks, Inc. Fan-out in ball grid array (BGA) package
US9918407B2 (en) * 2016-08-02 2018-03-13 Qualcomm Incorporated Multi-layer heat dissipating device comprising heat storage capabilities, for an electronic device
US10008395B2 (en) * 2016-10-19 2018-06-26 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and molded underfill
US10153222B2 (en) * 2016-11-14 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US11527454B2 (en) 2016-11-14 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US11397687B2 (en) * 2017-01-25 2022-07-26 Samsung Electronics Co., Ltd. Flash-integrated high bandwidth memory appliance
US9865570B1 (en) * 2017-02-14 2018-01-09 Globalfoundries Inc. Integrated circuit package with thermally conductive pillar
US10199356B2 (en) 2017-02-24 2019-02-05 Micron Technology, Inc. Semiconductor device assembles with electrically functional heat transfer structures
JP6822253B2 (ja) * 2017-03-22 2021-01-27 富士通株式会社 電子装置及びその製造方法、電子部品
US10090282B1 (en) 2017-06-13 2018-10-02 Micron Technology, Inc. Semiconductor device assemblies with lids including circuit elements
US10096576B1 (en) 2017-06-13 2018-10-09 Micron Technology, Inc. Semiconductor device assemblies with annular interposers
US11133261B2 (en) * 2017-09-29 2021-09-28 Intel Corporation Electronic device packaging
CN107993988A (zh) * 2017-11-13 2018-05-04 芯原微电子(上海)有限公司 一种叠层封装结构及其制备方法
US10797020B2 (en) * 2017-12-29 2020-10-06 Micron Technology, Inc. Semiconductor device assemblies including multiple stacks of different semiconductor dies
US10424528B2 (en) * 2018-02-07 2019-09-24 Toyota Motor Engineering & Manufacturing North America, Inc. Layered cooling structure including insulative layer and multiple metallization layers
US10573630B2 (en) * 2018-04-20 2020-02-25 Advanced Micro Devices, Inc. Offset-aligned three-dimensional integrated circuit
US10510629B2 (en) * 2018-05-18 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method of forming same
US10685937B2 (en) * 2018-06-15 2020-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package having dummy structures and method of forming same
FR3082656B1 (fr) 2018-06-18 2022-02-04 Commissariat Energie Atomique Circuit integre comprenant des macros et son procede de fabrication
GB2575038B (en) * 2018-06-25 2023-04-19 Lumentum Tech Uk Limited A Semiconductor Separation Device
US10672674B2 (en) * 2018-06-29 2020-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor device package having testing pads on a topmost die
US10840173B2 (en) 2018-09-28 2020-11-17 Juniper Networks, Inc. Multi-pitch ball grid array
US11594463B2 (en) * 2018-10-11 2023-02-28 Intel Corporation Substrate thermal layer for heat spreader connection
US11152333B2 (en) * 2018-10-19 2021-10-19 Micron Technology, Inc. Semiconductor device packages with enhanced heat management and related systems
US11171115B2 (en) * 2019-03-18 2021-11-09 Kepler Computing Inc. Artificial intelligence processor with three-dimensional stacked memory
US11836102B1 (en) 2019-03-20 2023-12-05 Kepler Computing Inc. Low latency and high bandwidth artificial intelligence processor
TWI764128B (zh) 2019-04-09 2022-05-11 美商森恩萊斯記憶體公司 具有後通道應用之準揮發性記憶體裝置
US11043472B1 (en) 2019-05-31 2021-06-22 Kepler Compute Inc. 3D integrated ultra high-bandwidth memory
US11844223B1 (en) 2019-05-31 2023-12-12 Kepler Computing Inc. Ferroelectric memory chiplet as unified memory in a multi-dimensional packaging
US10872835B1 (en) 2019-07-03 2020-12-22 Micron Technology, Inc. Semiconductor assemblies including vertically integrated circuits and methods of manufacturing the same
US11139260B2 (en) * 2019-09-17 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Plurality of stacked pillar portions on a semiconductor structure
US11004829B2 (en) * 2019-10-07 2021-05-11 Sandisk Technologies Llc Memory scaling semiconductor device
US11515309B2 (en) 2019-12-19 2022-11-29 Sunrise Memory Corporation Process for preparing a channel region of a thin-film transistor in a 3-dimensional thin-film transistor array
KR20210090522A (ko) * 2020-01-10 2021-07-20 에스케이하이닉스 주식회사 인터포즈 브리지를 가진 모듈들이 스택된 반도체 패키지
WO2021158994A1 (en) * 2020-02-07 2021-08-12 Sunrise Memory Corporation Quasi-volatile system-level memory
WO2021159028A1 (en) 2020-02-07 2021-08-12 Sunrise Memory Corporation High capacity memory circuit with low effective latency
US11561911B2 (en) 2020-02-24 2023-01-24 Sunrise Memory Corporation Channel controller for shared memory access
US11507301B2 (en) 2020-02-24 2022-11-22 Sunrise Memory Corporation Memory module implementing memory centric architecture
CN111834315A (zh) * 2020-07-28 2020-10-27 华进半导体封装先导技术研发中心有限公司 一种存储器结构及其制造方法
US11347652B2 (en) * 2020-08-31 2022-05-31 Microsoft Technology Licensing, Llc Banked memory architecture for multiple parallel datapath channels in an accelerator
US11810640B2 (en) 2021-02-10 2023-11-07 Sunrise Memory Corporation Memory interface with configurable high-speed serial data lanes for high bandwidth memory
KR20220118006A (ko) 2021-02-18 2022-08-25 에스케이하이닉스 주식회사 3차원 적층 구조를 갖는 반도체 패키지
CN113421864B (zh) * 2021-06-11 2023-11-10 西安电子科技大学 三维封装相变散热装置
US11855006B2 (en) * 2021-07-29 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device, package structure and fabricating method thereof
US11791233B1 (en) 2021-08-06 2023-10-17 Kepler Computing Inc. Ferroelectric or paraelectric memory and logic chiplet with thermal management in a multi-dimensional packaging
US20230110957A1 (en) * 2021-10-13 2023-04-13 Mediatek Inc. Electronic device with stacked printed circuit boards

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011081885A (ja) * 2009-10-09 2011-04-21 Elpida Memory Inc 半導体装置及びその制御方法並びにデータ処理システム
US20120049347A1 (en) * 2010-08-30 2012-03-01 Advanced Semiconductor Engineering, Inc. Semiconductor structure having conductive vias and method for manufacturing the same
US20120146207A1 (en) * 2010-12-08 2012-06-14 Industrial Technology Research Institute Stacked structure and stacked method for three-dimensional chip
WO2013074454A2 (en) * 2011-11-14 2013-05-23 Micron Technology, Inc. Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
WO2013119309A1 (en) * 2012-02-08 2013-08-15 Xilinx, Inc. Stacked die assembly with multiple interposers

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US435042A (en) 1890-08-26 Wire-fence machine
TW479337B (en) * 2001-06-04 2002-03-11 Siliconware Precision Industries Co Ltd High heat dissipation efficiency stacked-die BGA chip package structure and manufacturing process
US7550097B2 (en) * 2003-09-03 2009-06-23 Momentive Performance Materials, Inc. Thermal conductive material utilizing electrically conductive nanoparticles
JP2006206721A (ja) 2005-01-27 2006-08-10 Kansai Electric Power Co Inc:The 高耐熱合成高分子化合物及びこれで被覆した高耐電圧半導体装置
US20060275952A1 (en) * 2005-06-07 2006-12-07 General Electric Company Method for making electronic devices
US20070290333A1 (en) * 2006-06-16 2007-12-20 Intel Corporation Chip stack with a higher power chip on the outside of the stack
KR100874910B1 (ko) * 2006-10-30 2008-12-19 삼성전자주식회사 수직형 열방출 통로를 갖는 적층형 반도체 패키지 및 그제조방법
US7941613B2 (en) * 2007-05-31 2011-05-10 Broadcom Corporation Shared memory architecture
US8064739B2 (en) * 2007-10-23 2011-11-22 Hewlett-Packard Development Company, L.P. Three-dimensional die stacks with inter-device and intra-device optical interconnect
US7818523B2 (en) * 2008-01-10 2010-10-19 Unity Semiconductor Corporation Securing data in memory device
US8787060B2 (en) 2010-11-03 2014-07-22 Netlist, Inc. Method and apparatus for optimizing driver load in a memory package
KR101660430B1 (ko) * 2009-08-14 2016-09-27 삼성전자 주식회사 반도체 패키지
JP2010056139A (ja) * 2008-08-26 2010-03-11 Toshiba Corp 積層型半導体装置
KR101531981B1 (ko) 2009-04-29 2015-06-26 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 광학 메모리 확장
JP2011142186A (ja) * 2010-01-06 2011-07-21 Toshiba Corp 抵抗変化メモリ
KR101624972B1 (ko) * 2010-02-05 2016-05-31 삼성전자주식회사 서로 다른 두께의 반도체 칩들을 갖는 멀티 칩 패키지 및 관련된 장치
US8299608B2 (en) * 2010-07-08 2012-10-30 International Business Machines Corporation Enhanced thermal management of 3-D stacked die packaging
US8445918B2 (en) * 2010-08-13 2013-05-21 International Business Machines Corporation Thermal enhancement for multi-layer semiconductor stacks
US8796842B2 (en) * 2010-08-20 2014-08-05 Ati Technologies Ulc Stacked semiconductor chip device with thermal management circuit board
US20120074559A1 (en) * 2010-09-24 2012-03-29 International Business Machines Corporation Integrated circuit package using through substrate vias to ground lid
US9177609B2 (en) * 2011-06-30 2015-11-03 Sandisk Technologies Inc. Smart bridge for memory core
JP2013069782A (ja) 2011-09-21 2013-04-18 Toshiba Corp 半導体装置
US8599595B1 (en) * 2011-12-13 2013-12-03 Michael C. Stephens, Jr. Memory devices with serially connected signals for stacked arrangements
TWM435042U (en) 2012-02-23 2012-08-01 Selling Ware Co Ltd Device for dice suction and placement device and holder and nozzle therein
TWI469312B (zh) * 2012-03-09 2015-01-11 Ind Tech Res Inst 晶片堆疊結構及其製作方法
US9697147B2 (en) 2012-08-06 2017-07-04 Advanced Micro Devices, Inc. Stacked memory device with metadata management
US8546955B1 (en) * 2012-08-16 2013-10-01 Xilinx, Inc. Multi-die stack package
US9337120B2 (en) * 2012-08-17 2016-05-10 Cisco Technology, Inc. Multi-chip module with multiple interposers
US9076754B2 (en) * 2013-08-02 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packages with heat sinks attached to heat dissipating rings
US9583415B2 (en) * 2013-08-02 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with thermal interface material on the sidewalls of stacked dies
US9082743B2 (en) * 2013-08-02 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packages with heat dissipation structures
KR20150058940A (ko) * 2013-11-21 2015-05-29 삼성전자주식회사 히트 스프레더를 갖는 반도체 패키지
US20150279431A1 (en) * 2014-04-01 2015-10-01 Micron Technology, Inc. Stacked semiconductor die assemblies with partitioned logic and associated systems and methods
KR102287754B1 (ko) 2014-08-22 2021-08-09 삼성전자주식회사 칩 적층 반도체 패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011081885A (ja) * 2009-10-09 2011-04-21 Elpida Memory Inc 半導体装置及びその制御方法並びにデータ処理システム
US20120049347A1 (en) * 2010-08-30 2012-03-01 Advanced Semiconductor Engineering, Inc. Semiconductor structure having conductive vias and method for manufacturing the same
US20120146207A1 (en) * 2010-12-08 2012-06-14 Industrial Technology Research Institute Stacked structure and stacked method for three-dimensional chip
WO2013074454A2 (en) * 2011-11-14 2013-05-23 Micron Technology, Inc. Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
WO2013119309A1 (en) * 2012-02-08 2013-08-15 Xilinx, Inc. Stacked die assembly with multiple interposers

Also Published As

Publication number Publication date
US11562986B2 (en) 2023-01-24
JP6445586B2 (ja) 2018-12-26
SG10201808497WA (en) 2018-10-30
EP3127149A4 (en) 2017-09-20
EP3127149A1 (en) 2017-02-08
SG11201608016YA (en) 2016-10-28
CN106463469A (zh) 2017-02-22
WO2015153664A1 (en) 2015-10-08
JP6746667B2 (ja) 2020-08-26
JP2019071158A (ja) 2019-05-09
TW201601165A (zh) 2016-01-01
US20210217734A1 (en) 2021-07-15
US10978427B2 (en) 2021-04-13
KR20190034358A (ko) 2019-04-01
CN106463469B (zh) 2020-04-28
SG10201912903UA (en) 2020-02-27
JP2017510077A (ja) 2017-04-06
US20150279431A1 (en) 2015-10-01
US20200075555A1 (en) 2020-03-05
KR20160138255A (ko) 2016-12-02
TWI594258B (zh) 2017-08-01
KR102076948B1 (ko) 2020-02-12

Similar Documents

Publication Publication Date Title
KR101964507B1 (ko) 파티션화된 로직을 가진 적층 반도체 다이 조립체 및 관련 시스템 및 방법
US20210225805A1 (en) Semiconductor device assemblies with molded support substrates
KR101915869B1 (ko) 열성능 개선형 적층 반도체 다이 조립체 및 관련 시스템 및 방법
US9818625B2 (en) Stacked semiconductor die assemblies with thermal spacers and associated systems and methods
TWI518872B (zh) 具有多個熱路徑之堆疊半導體晶粒組件及其相關系統和方法
US8293580B2 (en) Method of forming package-on-package and device related thereto
KR102147354B1 (ko) 반도체 패키지 및 그 제조 방법
US8513802B2 (en) Multi-chip package having semiconductor chips of different thicknesses from each other and related device
US11355485B2 (en) Semiconductor die and semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant