JP2017510077A - 区分された論理素子を有する積層半導体ダイアセンブリおよび関連システムと方法 - Google Patents

区分された論理素子を有する積層半導体ダイアセンブリおよび関連システムと方法 Download PDF

Info

Publication number
JP2017510077A
JP2017510077A JP2016559523A JP2016559523A JP2017510077A JP 2017510077 A JP2017510077 A JP 2017510077A JP 2016559523 A JP2016559523 A JP 2016559523A JP 2016559523 A JP2016559523 A JP 2016559523A JP 2017510077 A JP2017510077 A JP 2017510077A
Authority
JP
Japan
Prior art keywords
die
stack
logic die
logic
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016559523A
Other languages
English (en)
Other versions
JP6445586B2 (ja
Inventor
リ，ジアン
ケー． グルースイス，スティーブン
ケー． グルースイス，スティーブン
Original Assignee
マイクロン テクノロジー， インク．
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク．, マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2017510077A publication Critical patent/JP2017510077A/ja
Application granted granted Critical
Publication of JP6445586B2 publication Critical patent/JP6445586B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/107—Serial-parallel conversion of data or prefetch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/164—Material
    • H01L2924/1659—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/167—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/16738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/16747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/16786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/16787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

区分化された論理ダイ間に積層されたメモリダイを有する積層半導体ダイアセンブリと関連システムおよび方法が本明細書に開示される。一実施形態においては、半導体ダイアセンブリは、第一の論理ダイと、第二の論理ダイと、筐体を画定する熱伝導性ケーシングとを含むことが出来る。メモリダイの積層は、第一および第二の論理ダイの間で、筐体内に配置することが出来る。【選択図】図１

Description

開示される実施形態は、半導体ダイアセンブリに関し、このようなアセンブリ内の熱の管理に関する。より詳細には、本技術は、区分された論理ダイ間に積層されたメモリダイを有するダイアセンブリに関する。
メモリチップ、マイクロプロセッサチップおよびイメージャチップを含むパッケージされた半導体ダイは、基板上にマウントされ、プラスチック保護カバー内に収容された半導体ダイを典型的に含む。こうしたダイは、メモリセル、プロセッサ回路およびイメージャデバイスなどの機能的フィーチャ、ならびにこうした機能的フィーチャに電気的に接続されたボンドパッドを含む。ボンドパッドは、より高いレベルの回路に対してダイを接続することが出来るように、保護カバー外の端子に電気的に接続することが出来る。
半導体製造者は、動作パラメータに見合うように、各ダイパッケージの機能的容量も増加させながら、電子デバイスの空間的な制約に適合させるために、ダイパッケージのサイズを縮小し続けている。半導体パッケージによって覆われる表面積（即ち、パッケージの“フットプリント”）を実質的に増加させることなく、半導体パッケージの処理パワーを増加させるための手法の一つは、単一パッケージ内で、互いの上部に複数の半導体ダイを縦に積層することである。このような縦に積層されたパッケージ内のダイは、スルーシリコンビア（ＴＳＶ）を利用して隣接するダイのボンドパッドと、個々のダイのボンドパッドを電気的に結合することによって、相互接続することが出来る。
縦に積層されたダイパッケージ内の個々のダイによって生成される熱は、放散しづらく、それによって、個々のダイの動作温度、ダイ間の接合部の動作温度、およびパッケージ全体としての動作温度を上昇させる。これは、多くの種類のデバイスにおける最大動作温度（Ｔｍａｘ）を超える温度へと積層されたダイを到達させることがあり、とりわけ、パッケージ内のダイの密度が増加するほどそうなる。
本技術の一実施形態により構成された半導体ダイアセンブリの断面図である。 動作中のＨＭＣアセンブリの温度プロファイルを図示する等角図である。 本技術の一実施形態によるＨＭＣアセンブリの温度プロファイルを図示する等角図である。 本技術の別の実施形態により構成された半導体ダイアセンブリを図示する等角図である。 本技術の別の実施形態により構成された半導体ダイアセンブリの断面図である。 本技術の一実施形態により構成された集積回路コンポーネントを有する半導体ダイアセンブリの概略図である。 本技術の一実施形態による半導体ダイアセンブリを動作させるための方法を図示するフロー図である。 本技術の別の実施形態により構成された半導体ダイアセンブリの断面図である。 本技術の実施形態により構成された半導体ダイアセンブリを含むシステムの概略図である。
区分された論理ダイの間に積層されたメモリダイを有する積層半導体ダイアセンブリと、関連システムおよび方法の幾つかの実施形態の具体的な詳細事項が、以下に記述される。“半導体ダイ”という語は、集積回路または集積コンポーネント、データストレージ素子、処理コンポーネント、および／または半導体基板上に製造された他のフィーチャを有するダイを一般的に指す。例えば、半導体ダイは、集積回路メモリおよび／または論理回路を含むことが出来る。半導体ダイおよび／または半導体ダイパッケージ内の他のフィーチャは、二つの構造が熱を通じてエネルギーを交換できる場合に、互いに“熱的に接触する”と言うことが出来る。本技術が追加の実施形態を有してもよいことと、図１−図７を参照して以下に記述される実施形態の詳細のうちの幾つかの詳細事項がなくても本技術を実践することが出来ることも、当業者は理解するであろう。
本明細書では、“縦（ｖｅｒｔｉｃａｌ）”“横（ｌａｔｅｒａｌ）”“上（ｕｐｐｅｒ）”および“下（ｌｏｗｅｒ）”という語は、図面内に図示された向きから見たときの、半導体ダイアセンブリ内のフィーチャの相対的な方向または位置を指すことが出来る。例えば、“より上（ｕｐｐｅｒ）”または“最も上（ｕｐｐｅｒｍｏｓｔ）”とは、別のフィーチャよりもページの上部に対してより近接して配置されたフィーチャを指すことが出来る。しかしながら、これらの語は、他の方向づけを有する半導体デバイスを含むように広く解釈されるべきである。
図１は、本技術の一実施形態により構成される半導体ダイアセンブリ１００（“アセンブリ１００”）の断面図である。図示されるように、アセンブリ１００は、第一の論理ダイ１０２ａと、第二の論理ダイ１０２ｂ（まとめて“論理ダイ１０２”）と、論理ダイ１０２の間の積層１０５（“メモリダイ積層１０５”）として配置された複数のメモリダイ１０３とを含む。第一の論理ダイ１０２ａは、インターポーザ１２２によってパッケージ基板１２０に電気的に結合される。インターポーザ１２２は、例えば、半導体ダイと、誘電体スペーサとを含むこともあり、かつ／または、インターポーザ１２２とパッケージ基板１２０との間に接続された電気的コネクタ（例えば、ビア、金属トレースなど）を有する他の適切な基板とを含むことが出来る。パッケージ基板１２０は、例えば、インターポーザ、もしくはプリント回路基板を含むこともあり、または、パッケージ接点１２４（例えば、ボンドパッド）と、外部回路（図示せず）にアセンブリ１００を電気的に結合する電気的コネクタ１２５（例えば、はんだバンプ）とに接続された他の適切な回路を含むこともある。幾つかの実施形態においては、パッケージ基板１２０および／またはインターポーザ１２２は、異なるように構成することが出来る。例えば、幾つかの実施形態においては、インターポーザ１２２は省略することが出来、第一の論理ダイ１０２ａは、パッケージ基板１２０に直接接続することが出来る。
第一および第二の論理ダイ１０２ａ、１０２ｂは、メモリダイ積層１０５を通って延びる複数の積層貫通相互接続１３０に結合される。図１の図示された実施形態においては、各積層貫通相互接続１３０は、例示の目的で、ほぼ縦方向の独自の構造として図示される。しかしながら、積層貫通相互接続１３０のうちの各々は、メモリダイ積層１０５を通って互いに相互接続された縦方向および／または横方向に配置された導電性素子の組み合わせで構成することが出来る。例えば、積層貫通相互接続１３０のうちの各々は、相互接続された導電性ピラー、ビア、ダイ貫通ビア、はんだバンプ、金属トレースなどの構成を含むことが出来る。
アセンブリ１００は、筐体（例えば、空洞）内で第二の論理ダイ１０２ｂとメモリダイ積層１０５とを少なくとも部分的に包囲する、熱伝導性ケーシング１１０をさらに含む。図示された実施形態においては、ケーシング１１０は、キャップ部分１１２と、キャップ部分１１２に取り付けられるか、またはキャップ部分１１２と一体化して形成された壁部分１１３とを含む。キャップ部分１１２は、第一の界面材料１１４ａ（例えば、接着剤）によって、第二の論理ダイ１０２ｂの裏面部分１０６に取り付けることが出来る。壁部分１１３は、キャップ部分１１２から縦に延びることが出来、第二の界面材料１１４ｂ（例えば、接着剤）によって、第一の論理ダイ１０２ａの周辺部分１０７（“ポーチ”または“シェルフ”として当業者に知られる）に取り付けることが出来る。保護カバーを提供するのに加え、ケーシング１１０は、論理ダイ１０２およびメモリダイ１０３から、熱エネルギーを吸収および放散するための熱スプレッダも提供する。したがって、ケーシング１１０は、ニッケル、銅、アルミニウム、高い熱伝導性を有するセラミック材料（例えば、窒化アルミニウム）、および／または他の適切な熱伝導性材料などの熱伝導性材料から製造することが出来る。
幾つかの実施形態においては、第一の界面材料１１４ａおよび／または第二の界面材料１１４ｂは、“熱界面材料（ｔｈｅｒｍａｌ ｉｎｔｅｒｆａｃｅ ｍａｔｅｒｉａｌ）”または“ＴＩＭ”として本技術分野で既知の材料から製造することが出来、熱界面材料は、表面接合（例えば、ダイ表面と熱スプレッダとの間）において熱接触コンダクタンスを増加させるように設計される。ＴＩＭは、導電性材料（例えば、炭素ナノチューブ、はんだ材料、ダイアモンド状炭素（ＤＬＣ）など）ならびに相変化材料をドープされたシリコンベースのグリース、ゲルまたは接着剤を含むことが出来る。幾つかの実施形態においては、例えば、熱界面材料は、Ｐｈｏｅｎｉｘ，ＡｒｉｚｏｎａのＳｈｉｎ−Ｅｔｓｕ ＭｉｃｒｏＳｉ，Ｉｎｃ．によって製造された、Ｘ−２３−７７７２−４ＴＩＭから製造することが出来、それは、約３−４Ｗ／ｍ°Ｋの熱伝導性を有する。他の実施形態においては、第一の界面材料１１４ａおよび／または第二の界面材料１１４ｂは、金属（例えば、銅）および／または他の適切な熱伝導性材料などの他の適切な材料を含むことが出来る。
論理ダイ１０２および／またはメモリダイ１０３は、誘電性アンダーフィル材料１１６に少なくとも部分的に封入することが出来る。アンダーフィル材料１１６は、ダイ間の機械的接続を高めるため、および／または、ダイ間の相互接続または他の導電性構造間の電気的絶縁を提供するために、アセンブリ１００のダイのうちの幾つかまたは全ての周囲に、かつ／または、それらの間に堆積することが出来るか、または形成することが出来る。アンダーフィル材料１１６は、非導電性エポキシペースト（例えば、日本の新潟のＮａｍｉｃｓ Ｃｏｒｐｏｒａｔｉｏｎによって製造されたＸＳ８４４８−１７１）、キャピラリアンダーフィル、非導電性フィルム、モールドアンダーフィルとすることが出来、および／または、他の適切な電気的に絶縁性の材料を含むことが出来る。幾つかの実施形態においては、アンダーフィル材料１１６は、アセンブリ１００のダイを通じた熱放散を高めるために、その熱伝導性に基づいて選択することが出来る。幾つかの実施形態においては、アンダーフィル材料１１６は、第一の論理ダイ１０２ａおよび／または第二の論理ダイ１０２ｂにケーシング１１０を取り付けるために、第一の界面材料１１４ａおよび／または第二の界面材料１１４ｂの代わりに使用することが出来る。
論理ダイ１０２およびメモリダイ１０３は、シリコン、シリコン・オン・インシュレータ、化合物半導体（例えば、窒化ゲルマニウム）または他の適切な基板などの、半導体基板から各々形成することが出来る。半導体基板は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）、フラッシュメモリ、ならびに、メモリ、処理回路、イメージングコンポーネントおよび／もしくは他の半導体デバイスを含む集積回路デバイスの他の形態など、様々な集積回路コンポーネントまたは機能的フィーチャのうちの任意のものを有する半導体ダイへと切断することが出来、またはシンギュレート（ｓｉｎｇｕｌａｔｅ）することが出来る。選択された実施形態においては、アセンブリ１００は、ハイブリッドメモリキューブ（ＨＭＣ）として構成することが出来、このハイブリッドメモリキューブ（ＨＭＣ）において、メモリダイ１０３は、データストレージ（例えば、ＤＲＡＭダイ）を提供し、論理ダイ１０２は、ＨＭＣ内のメモリ制御（例えば、ＤＲＡＭ制御）を集合的に提供する。幾つかの実施形態においては、アセンブリ１００は、論理ダイ１０２およびメモリダイ１０３のうちの一つ以上に加えて、および／または、その一つ以上の代わりに他の半導体ダイを含むことが出来る。例えば、このような半導体ダイは、データストレージおよび／またはメモリ制御コンポーネント以外の集積回路コンポーネントを含むことも出来る。さらに、アセンブリ１００は、インターポーザ１２２上に積層された１０個のダイを含むが、他の実施形態においては、アセンブリ１００は、１０個未満のダイ（例えば、６個のダイ）または１０個より多いダイ（例えば、１２個のダイ、１４個のダイなど）を含むことが出来る。例えば、一実施形態においては、アセンブリ１００は、４個のメモリダイの上部の上に積層された２個の論理ダイと、それら４個のメモリダイの下に積層された１個のダイとを含むことが出来る。また、種々の実施形態においては、論理ダイ１０２およびメモリダイ１０３は、様々なサイズを有することが出来る。例えば、幾つかの実施形態においては、第一の論理ダイ１０２ａは、メモリダイ積層１０５と同一のフットプリントを有することが出来、および／または、第二の論理ダイ１０２ｂは、メモリダイ積層１０５より小さいフットプリントもしくはそれより大きいフットプリントを有することが出来る。
一般的には、論理ダイによって生成される熱は、メモリダイによって集合的に生成される熱よりもかなり大きくなることがある。例えば、従来のＨＭＣアセンブリ内の論理ダイは、動作中の電力全体のうちの８０％を消費することがある。従来の半導体ダイアセンブリは、アセンブリの底部近辺に配置された単一の論理ダイを典型的に含む。これは、動作中に、論理ダイからの熱がアセンブリのケーシングに向かう途中で、メモリダイを通って伝達しなければならないことを意味する。熱はメモリダイを通って伝達するので、これによって、アセンブリ全体の温度を上昇させる。図２Ａは、例えば、動作中の、ＨＭＣアセンブリ２９０の温度プロファイルを図示する等角図である。図示されるように、ＨＭＣアセンブリ２９０は、積層されたメモリダイ２０４と、単一の下部論理ダイ２０１とを含む。動作中、論理ダイ２０１の高温が、アセンブリ２９０の底部に向かって熱エネルギーを集中させる。例えば、論理ダイ２０１は、約１１１℃の最大動作温度を有するが、メモリダイ２０４は、約１０５℃の最大動作温度を有する。この熱の集中によって、隣接するメモリダイ２０４と共に論理ダイ２０１にそれらの最大動作温度（Ｔｍａｘ）を超えさせることがある。これは、特に、新世代のＨＭＣアセンブリの場合にそうであり得、こうした新世代のＨＭＣアセンブリは、例えば、約１４Ｗの論理コアパワーを有することがある（例えば、初期世代のＨＭＣアセンブリの場合は、約４Ｗである）。
本技術の実施形態により構成される半導体ダイアセンブリは、メモリダイを通じて熱の流れを減少させることが予想される。例えば、図２Ｂは、動作中の、本技術によるＨＭＣアセンブリ２００の温度プロファイルを図示する等角図である。ＨＭＣアセンブリ２００は、第一の論理ダイ２０２ａと第二の論理ダイ２０２ｂとの間に配置されたメモリダイ２０３の積層を含む。図示されるように、第一の論理ダイ２０２ａは、周辺部分２０７に向かって、その熱の大半を放散する。例えば、周辺部分２０７は、ケーシング１１０（図１）の壁部分１１３に直接熱を放散することが出来る。一方、第二の論理ダイ２０２ｂは、アセンブリの上部に向かってその熱の大半を放散する。例えば、第二の論理ダイ２０２ｂは、ケーシング１１０（図１）のキャップ部分１１２に熱を直接放散することが出来る。その結果として、第一の論理ダイ２０２ａの最大温度は、ＨＭＣアセンブリ２９０の論理ダイ２０１の最大温度よりも低い（例えば、９６℃対１１１℃）。また、メモリダイ２０３の最大温度は、メモリダイ２０４の最大動作温度よりも低い（例えば、９１℃対９６℃）。結果として、ＨＭＣアセンブリ２００の論理ダイ２０２とメモリダイ２０３は、最大温度仕様より低い、より受容可能な温度範囲内で動作することが出来る。
一般的には、半導体ダイアセンブリの論理ダイは、半導体ダイアセンブリを通じて熱を放散するための種々の配置のうちの任意の配置を有する集積回路コンポーネントを含むことが出来る。図２Ｃは、例えば、メモリダイ２０３の積層の下の論理ダイ２０２ｃと、メモリダイ２０３の積層の上部上の論理ダイ２０２ｄとを有する半導体ダイアセンブリ２６０を図示する。論理ダイ２０２ｃは、論理ダイ２０２ｃの周辺に向かって密集していく第一の集積回路コンポーネント２４０ａ（概略的に図示される）を含むことが出来、論理ダイ２０２ｄは、実質的に論理ダイ２０２ｄの全体にわたって形成される第二の集積回路コンポーネント２４０ｂ（概略的に図示される）を含むことが出来る。別の実施形態においては、第二の集積回路コンポーネント２４０ｂは、論理ダイ２０２ｄの周辺からずらすことが出来、（重ねられたフットプリント２２７によって図示されるように）より中心に配置することが出来る。種々の実施形態においては、集積回路コンポーネントは、また、様々な量の熱を生成するようにも構成することが出来る。例えば、最上部の論理ダイの集積回路コンポーネントは、論理素子関連の熱のうちの５０％を超える量（例えば、熱のうちの約７５％以上）を生成することが出来るが、最底部の論理ダイは、論理素子関連の熱のうちの５０％未満（例えば、熱のうちの約２５％以下）を生成することが出来る。あるいは、最上部の論理ダイの集積回路コンポーネントは、最底部の論理ダイの回路コンポーネントよりも少ない熱を生成することもある。
図３は、本技術の別の実施形態により構成される半導体ダイアセンブリ３００（“アセンブリ３００”）の断面図である。アセンブリ３００は、詳細に上述されたアセンブリ１００のフィーチャとほぼ類似のフィーチャを含むことが出来る。例えば、アセンブリ３００は、論理ダイ１０２の間に配置されたメモリダイ積層１０５を含むことが出来る。図２の図示された実施形態においては、第一の論理ダイ１０２ａ、第二の論理ダイ１０２ｂ、およびメモリダイ１０３の各々は、複数の電気的コネクタまたは相互接続３３２（例えば、銅ピラー、はんだバンプ、導電性トレース、接触パッドなど）によって、互いに電気的に結合される。第一の論理ダイ１０２ａと個々のメモリダイ１０３とは、相互接続３３２に対して両側で結合された複数のダイ貫通相互接続３３４（例えば、基板貫通ビア、ＴＳＶなど）を各々含むことが出来る。相互接続３３２およびダイ貫通相互接続３３４は、銅、ニッケル、アルミニウムなどの種々の種類の導電性材料（例えば、金属材料）から形成することが出来る。幾つかの実施形態においては、導電性材料は、はんだ（例えば、ＳｎＡｇベースはんだ）、導体充填エポキシおよび／または他の導電性材料を含むことが出来る。選択された実施形態においては、例えば、相互接続３３２は銅ピラーとすることが出来るが、他の実施形態においては、相互接続３３２は、バンプ・オン・窒化物（ｂｕｍｐ−ｏｎ−ｎｉｔｒｉｄｅ）構造などのより複雑な構造を含むことが出来る。他の実施形態においては、相互接続３３２は、導電性ペーストなどの他の種類の材料または構造と置換することが出来る。
この実施形態の一態様においては、第二の論理ダイ１０２ｂは、ダイ貫通相互接続なしで形成することもある。これは、第二の論理ダイ１０２ｂを、アセンブリの底部ではなく、アセンブリ１００の上部近辺に配置されるからである。例えば、従来の半導体ダイパッケージは、パッケージ基板とメモリダイ積層との間に配置された単一の論理素子を有する。この配置により、メモリダイ積層とパッケージ基板を電気的に接続するために、ダイ貫通相互接続を論理ダイが有することを必要とすることがある。この配置により、また、ダイ貫通相互接続の縦方向の長さとアスペクト比とを減少させるために、論理ダイを薄くすることを必要とすることがある。例えば、論理ダイ（または論理ダイを形成するために用いられる基板）は、裏面研削、エッチングおよび／または化学機械研磨（ＣＭＰ）によって、適切な寸法になるように薄くすることが出来る。このように、アセンブリ１００の上部に第二の論理ダイ１０２ｂを有する利点の一つは、第二の論理ダイ１０２ｂが、第一の論理ダイ１０２ａよりもより少ない製造ステップで形成することが出来ることである。例えば、第二の論理ダイ１０２ｂは、ダイ貫通相互接続を形成するために基板薄化、スルーホールエッチングおよび金属堆積プロセスなしで形成することが出来る。幾つかの実施形態においては、第二の論理ダイ１０２ｂは、約３００μｍから約１０００μｍ（例えば、３５０μｍ）の範囲内の厚さを有することが出来、アセンブリ１００内の他のダイは、約５０から約２００μｍの範囲内の厚さ（例えば、１００μｍ）を有することが出来る。
この実施形態の別の態様においては、第二の論理ダイ１０２ｂは、ダイ貫通相互接続を形成するときに、第二の論理ダイ１０２ｂから通常であれば除去されるはずの、半導体基板のうちのバルク部分３２９を含む。幾つかの実施形態においては、バルク部分３２９は、ケーシング１２０のキャップ部分１１２を通じた、アセンブリ１００からの熱伝導を容易にすることが出来る。別の実施形態においては、ケーシング１２０は、アセンブリ３００から省略することが出来、こうすることで、アセンブリ１００の最外部表面３２６が露出されるようにする。別の一実施形態においては、最外部表面３２６は、アンダーフィル材料１１６および／または別の材料（例えば、パッケージケーシングの封止材料）で被覆することが出来る。
電気的通信に加えて、相互接続３３２およびダイ貫通相互接続３３４は、コンジットとして機能することが出来、メモリダイ積層１０５からケーシング１１０に向かって熱を伝達することが出来る。幾つかの実施形態においては、アセンブリ１００は、また、論理ダイ１０２ｂおよびメモリダイ１０３からの熱伝達を更に容易にするために、相互接続３３２間に介在して配置された、複数の熱伝導性素子または“ダミー素子”（図示せず）も含むことが出来る。このようなダミー素子は、論理ダイ１０２およびメモリダイ１０３に電気的に結合されないことを除いて、相互接続３３２と少なくともほぼ類似の構造および組成とすることが出来る。
図示された実施形態においては、複数の積層貫通相互接続３３０が、第一の論理ダイ１０２ａのボンドパッド３０８を、第二の論理ダイ１０２ｂの対応するボンドパッド３０９に結合する。上述されたように、積層貫通相互接続３３０は、相互接続３３２とダイ貫通相互接続３３４の集合部分で各々構成することが出来る。幾つかの実施形態においては、積層貫通相互接続３３０の一部３３９を、第一の論理ダイ１０２ａから機能的に分離することが出来る。例えば、積層貫通相互接続３３０の一部３３９は、第一の論理ダイ１０２ａの集積回路コンポーネント（図示せず）から機能的に分離された、第一の論理ダイ１０２ａにおいて、“ダミー”接触パッド３３１に接続することが出来る。
図４は、本技術の一実施形態により構成された集積回路コンポーネントを有する半導体ダイアセンブリ（“アセンブリ４００”）の概略図である。アセンブリ４００は、詳細に上述されたダイアセンブリのフィーチャとほぼ類似のフィーチャを含むことが出来る。例えば、アセンブリ４００は、第一の論理ダイ１０２ａと第二の論理ダイ１０２ｂとの間に配置されたメモリダイ積層１０５を含むことが出来る。図示された実施形態においては、第一の論理ダイ１０２ａは、パッケージ基板１２０（図１）のパッケージ接点１２４に結合された通信コンポーネント４４０を含む。第二の論理ダイ１０２ｂは、一つ以上の第一の積層貫通相互接続（両方向矢印４３０ａによって概略的に表される）によって通信コンポーネント４４０に結合されたメモリコントローラコンポーネント４４２（“メモリコントローラ４４２”）を含むことが出来る。メモリダイ１０３の各々は、メモリ（“メモリ４４４”）からなる一つ以上のアレイおよび／またはメモリブロック状に配置された複数のメモリセル（図示せず）を含むことが出来る。個々のメモリダイ１０３のメモリ４４４は、一つ以上の第二の積層貫通相互接続（両方向矢印４３０ｂによって概略的に表される）によってメモリコントローラ４４２に結合される。
この実施形態の一態様においては、通信コンポーネント４４０は、ケーシング１１０（図１）の壁部分１１３に熱を放散するために、第一の論理ダイ１０２ａの外周近辺に配置される。一方、メモリコントローラ４４２は、ケーシング１１０（図１）のキャップ部分１１２に熱を放散するために、アセンブリ１００の上部に配置される。しかしながら、幾つかの実施形態においては、通信コンポーネント４４０および／またはメモリコントローラ４４２は、アセンブリ４００内で様々に配置することが出来る。例えば、幾つかの実施形態においては、通信コンポーネント４４０は、メモリダイ積層１０５の３以上の面に配置することができる。他の実施形態においては、通信コンポーネント４４０は、メモリダイ積層１０５の唯一つの側面に配置することが出来る。さらに、ある実施形態においては、通信コンポーネント４４０は、メモリダイ積層１０５の下で延在することが出来る。
幾つかの実施形態においては、第一の論理ダイ１０２ａおよび／または第二の論理ダイ１０２ｂは、追加のおよび／または代替の集積回路コンポーネントを含むことが出来る。例えば、図示された実施形態においては、第一の論理ダイ１０２ａは、メモリダイ積層１０５の下に追加の回路コンポーネント４４１（例えば、電力分配コンポーネント、クロック回路など）を含む。幾つかの実施形態においては、追加の回路コンポーネント４４１は、通信コンポーネント４４０よりも低い動作温度を有する場合がある。一実施形態においては、追加の回路コンポーネント４４１は、第三の積層貫通相互接続（両方向矢印４３０ｃによって概略的に表される）によって第二の論理ダイ１０２ｂに結合することが出来る。別の実施形態においては、追加の回路コンポーネント４４１は、第一の積層貫通相互接続４３０ａおよび／または第二の積層貫通相互接続４３０ｂによって、第二の論理ダイ１０２ｂに結合することもできる。あるいは、第一の積層貫通相互接続４３０ａおよび／または第二の積層貫通相互接続４３０ｂは、追加の回路コンポーネント４４１に接続されない専用回線経路とすることが出来る。さらに、明瞭性のために図面には示されていないが、通信コンポーネント４４０、メモリコントローラ４４２、および／またはメモリ４４４のうちの各々は、種々の回路素子を含むことが出来る。例えば、これらの回路素子は、マルチプレクサ、シフトレジスタ、エンコーダ、デコーダ、ドライバ回路、増幅器、バッファ、レジスタ、フィルタ（例えば、低域通過フィルタ、高域通過フィルタおよび／または帯域通過フィルタ）などを含むことが出来る。
図５は、本技術の一実施形態による半導体ダイアセンブリを動作させるための方法５７０を図示するフロー図である。幾つかの実施形態においては、方法５７０は、詳細に上述されたダイアセンブリを動作させるために使用することが出来る。ブロック５７２において、通信コンポーネント４４０（図３）は、パッケージ接点１２４（図１）からシリアルデータＳＩ（“シリアル入力ＳＩ”）の入力ストリームを受信する。シリアル入力ＳＩは、例えば、データと、データを格納する命令とを、含むことが出来る。更に、またはその代わりに、シリアル入力ＳＩは、データを読み出す命令、および／またはデータを消去する命令を含むこともある。ブロック５７４においては、通信コンポーネント４４０は、シリアル入力ＳＩを複数の入力ストリームＰＩ１−ＰＩＸにデシリアライズする。幾つかの実施形態においては、通信コンポーネント４４０は、データのシリアルフローをデータのパラレルフローへと変換する（または、その逆に変換する）ように構成された、一つ以上のシリアライザ／デシリアライザ回路（“ＳｅｒＤｅｓ”回路として当業者に知られる）を含むことが出来る。例えば、シリアライザ／デシリアライザ回路は、複数の信号成分（例えば、４成分の信号、８成分の信号、１６成分の信号など）を有するパラレルデータフローの生成および変換の双方を行うことが出来る。
ブロック５７６において、メモリコントローラ４４２（図３）は、入力ストリームＰＩ１−ＰＩＸを第一の積層貫通相互接続を介して受信する。例えば、メモリコントローラは、積層貫通相互接続１３０（図１）の一部を介して、第一の入力ストリームＰＩ１を受信し、これと同時に、またはほぼ同時に、積層貫通相互接続１３０の別の部分を介して他の入力ストリームＰＩ２−ＰＩＸを受信することが出来る。ブロック５７８において、メモリコントローラ４４２は、入力ストリームＰＩ１−ＰＩＸを処理し、その後、第二の積層貫通相互接続を介して、特定のメモリを選択してアクセスする。例えば、メモリコントローラ４４２は、データを取得、格納および／または消去するために、メモリアドレスと共に命令をエンコードすることによって、メモリダイ１０３のうちの一つ以上のメモリ４４４（図３）を選択してアクセスすることが出来る。
ブロック５８０において、メモリコントローラ４４２は、選択されたメモリから受信された応答を処理して、複数の出力ストリームＰＯ１−ＰＯＸにする。この応答は、例えば、要求されたデータ、確認応答および／または、選択されたメモリからの他の情報（例えば、データが読み出すことが出来ない、または書き込むことが出来ない場合のエラー応答）を含むことが出来る。ブロック５８２において、通信コンポーネント４４０は、第一の積層貫通相互接続の少なくとも一部を介して、複数の出力ストリームＰＯＩ−ＰＯＸを受信する。次いで、ブロック５８４において、通信コンポーネント４４０は、出力ストリームＰＯ１−ＰＯＸをシリアライズして、パッケージ接点１２４に出力することが出来る出力シリアルデータストリームＳＯ（“シリアル出力ＳＯ”）とする。
図６は、本技術の別の実施形態により構成される半導体ダイアセンブリ６００（“アセンブリ６００”）の断面図である。アセンブリ６００は、詳細に上述されたダイアセンブリのフィーチャとほぼ類似のフィーチャを含むことが出来る。例えば、アセンブリ６００は、ケーシング１１０内に包囲されたメモリダイ積層１０５と第二の論理ダイ１０２ｂとを含む。しかしながら、図６の図示された実施形態においては、第一の論理ダイ１０２ａは、メモリダイ積層１０５に取り付けられていない。そうではなく、第一の論理ダイ１０２ａは、支持基板６２０（例えば、プリント回路基板）上の異なる位置にマウントされる。したがって、第一の論理ダイ１０２ａは、支持基板６２０、インターポーザ１２２、積層貫通相互接続１３０を通って延びる通信経路を通じて、第二の論理ダイ１０２ｂに電気的に結合される。この実施形態においては、第一の論理ダイ１０２ａによって生成される熱は、メモリダイ積層１０５または第二の論理ダイ１０２ｂを通じて放散されず、したがって、メモリダイ１０３および第二の論理ダイ１０２ｂは、より低い動作温度を有することが出来る。
図１−図６を参照して上述された積層半導体ダイアセンブリのうちの任意のアセンブリを、多数のより大きいおよび／またはより複雑なシステムのうちの任意のシステムに組み込むことが出来、その代表例は、図７に概略的に図示されるシステム７９０である。システム７９０は、半導体ダイアセンブリ７００、電源７９２、ドライバ７９４、プロセッサ７９６および／または他のサブシステムもしくはコンポーネント７９８を含むことが出来る。半導体ダイアセンブリ７００は、上述された積層半導体ダイアセンブリのフィーチャとほぼ類似のフィーチャを含むことが出来る。結果として生じるシステム７９０は、メモリストレージ、データ処理および／または他の適切な機能などの、様々な広範囲の機能のうちの任意の機能を実施することが出来る。したがって、代表的なシステム７９０は、ハンドヘルドデバイス（例えば、携帯電話、タブレット、デジタルリーダ、デジタル音声プレイヤー）、コンピュータおよび特定用途機器（ａｐｐｌｉａｎｃｅ）を含むことが出来るが、そのいずれにも限定はされない。システム７９０のコンポーネントは、単一ユニット内に収容されてもよいし、または複数の相互接続されたユニットにわたって（例えば、通信ネットワークを介して）分散されてもよい。システム７９０のコンポーネントは、リモートデバイスと、広範囲の様々なコンピュータ可読媒体のうちの任意の媒体も含むことが出来る。
前述から、本技術の特定の実施形態が、例示の目的で本明細書に記述されてきたが、本開示から逸脱することなく、種々の改変が行われてもよいことが理解されるだろう。例えば、半導体ダイアセンブリの実施形態のうちの多くがＨＭＣに関連して記述されたが、他の実施形態においては、半導体ダイアセンブリは、他のメモリデバイスとして、または他の種類の積層されたダイアセンブリとして構成することが出来る。個々の実施形態の文脈で記述された新規技術の複数の特定の態様を、他の実施形態においては、組み合わせることもできるし、または排除することもできる。さらに、本新規技術の特定の実施形態に関連する利点は、それらの実施形態の文脈で記述されてきたが、他の実施形態も、このような利点を示してもよいし、本技術の範囲内に含まれるために、全ての実施形態が、このような利点を必ずしも示す必要はない。したがって、本開示および関連する技術は、本明細書に明確に図示されていない、または記述されていない他の実施形態を包含することが出来る。

Claims (35)

  1. 第一の論理ダイと、
    第二の論理ダイと、
    前記第一および第二の論理ダイの間に配置されたメモリダイの積層と、
    を含む、
    半導体ダイアセンブリ。
  2. 前記第一の論理ダイは、メモリコントローラを含み、
    前記第二の論理ダイは、通信コンポーネントを含む、
    請求項１に記載のダイアセンブリ。
  3. 前記通信コンポーネントは、シリアル／デシリアライザ回路を含む、
    請求項２に記載のダイアセンブリ。
  4. 筐体を画定する熱伝導性ケーシングをさらに含み、前記メモリダイの積層は、前記筐体内に配置される、
    請求項１に記載のダイアセンブリ。
  5. 前記第二の論理ダイは、前記熱伝導性ケーシングと前記メモリダイの積層との間に配置され、前記第二の論理ダイは、前記メモリダイの積層を介して、前記第一の論理ダイに電気的に結合される、
    請求項４に記載のダイアセンブリ。
  6. 前記第二の論理ダイは、半導体基板を含み、前記半導体基板は、前記半導体基板を通って延びる如何なるダイ貫通相互接続も含まない、
    請求項５に記載のダイアセンブリ。
  7. 前記第一の論理ダイは第一の厚さを有し、
    前記第二の論理ダイは、前記第一の厚さよりも小さい第二の厚さを有する、
    請求項１に記載のダイアセンブリ。
  8. 前記第一の厚さは、約５０μｍから約２００μｍの範囲内にあり、
    前記第二の厚さは、約３００μｍから約１０００μｍの範囲内にある、
    請求項７に記載のダイアセンブリ。
  9. 前記メモリダイの積層を通って延び、前記第一の論理ダイを前記第二の論理ダイと電気的に結合する複数の積層貫通相互接続をさらに含む、
    請求項１に記載のダイアセンブリ。
  10. 前記メモリダイの積層を通って延び、前記メモリダイの積層の個々のメモリダイと前記第二の論理ダイを電気的に結合する、複数の積層貫通相互接続をさらに含む、
    請求項１に記載のダイアセンブリ。
  11. 熱伝導性ケーシングと、
    前記熱伝導性ケーシングの第一部分に取り付けられた第一の半導体ダイと、
    前記第一部分から分離された前記熱伝導性ケーシングの第二部分に取り付けられた第二の半導体ダイと、
    前記熱伝導性ケーシング内に少なくとも部分的に包囲された第三の半導体ダイの積層と、
    前記第三の半導体ダイの積層を通って延びる複数の積層貫通相互接続と、
    を含み、
    前記第三の半導体ダイの積層は、前記第一および第二の半導体ダイの間に配置され、
    前記積層貫通相互接続の少なくとも一部分は、前記第二の半導体ダイと前記第一の半導体ダイを電気的に結合する、
    半導体ダイアセンブリ。
  12. 前記積層貫通相互接続の別の部分は、前記第一の半導体ダイから機能的に分離される、
    請求項１１に記載のダイアセンブリ。
  13. 前記積層貫通相互接続の前記部分は、前記第一および第二の半導体ダイの間に専用回線経路を提供する、
    請求項１１に記載のダイアセンブリ。
  14. 前記第一の半導体ダイは、コントローラコンポーネントを含み、
    前記第二の半導体ダイは、前記積層貫通相互接続の前記部分を介して、前記コントローラコンポーネントに動作可能なように結合された通信コンポーネントを含む、
    請求項１１に記載のダイアセンブリ。
  15. 前記第一の半導体ダイを支持するパッケージ基板をさらに含み、
    前記パッケージ基板は、複数のパッケージ接点を含み、
    前記第一の半導体ダイは、前記パッケージ接点と、前記積層貫通相互接続の前記部分との間に結合されたシリアライザ／デシリアライザ回路を含む、
    請求項１１に記載のダイアセンブリ。
  16. シリアルデータストリームを受信し、前記シリアルデータストリームをパラレルデータストリームにデシリアライズするように構成された第一の論理ダイと、
    メモリダイの積層と、
    前記メモリダイの積層によって支持された第二の論理ダイと、
    を含み、
    前記第二の論理ダイは、前記メモリダイの積層を介して前記パラレルデータストリームを受信するように構成される、
    半導体ダイアセンブリ。
  17. 前記第一の論理ダイは、前記メモリダイの積層を介して、前記パラレルデータストリームを受信するように構成されたメモリコントローラを含む、
    請求項１６に記載のダイアセンブリ。
  18. パッケージ基板をさらに含み、前記第一の論理ダイは、前記パッケージ基板を介して前記シリアルデータストリームを受信するように構成される、
    請求項１６に記載のダイアセンブリ。
  19. 前記第一の論理ダイおよび前記メモリダイの積層は、異なる位置で前記パッケージ基板に取り付けられる、
    請求項１８に記載のダイアセンブリ。
  20. 前記第一の論理ダイは、前記パッケージ基板と、前記メモリダイの積層との間に配置される、
    請求項１８に記載のダイアセンブリ。
  21. 半導体ダイアセンブリを動作させるための方法であって、
    第一の論理ダイの第一の集積回路コンポーネントで信号を処理することと、
    メモリダイの積層を通ってほぼ縦方向に延びる複数の第一の通信経路を介して、第二の論理ダイの第二の集積回路コンポーネントで、前記処理された信号を受信することであって、前記メモリダイの積層は、前記第一の論理ダイと前記第二の論理ダイとの間に配置される、ことと、
    前記処理された信号に基づいて、前記第二の集積回路コンポーネントを用いて、前記メモリダイの積層を通ってほぼ縦方向に延びる複数の第二の通信経路を介して前記メモリダイの積層のメモリにアクセスすることと、
    を含む、
    方法。
  22. 前記信号を処理することは、シリアルデータストリームをパラレルデータストリームにデシリアライズすることを含む、
    請求項２１に記載の方法。
  23. 前記メモリダイの積層のメモリにアクセスすることは、メモリを読み出す、書き込む、および／または消去するために前記パラレルデータを処理することを含む、
    請求項２２に記載の方法。
  24. 前記第一の集積回路コンポーネントに隣接する熱伝導性ケーシングの第一部分に対して、前記第一の集積回路コンポーネントによって生成される熱を放散することと、
    前記第二の集積回路コンポーネントに隣接する熱伝導性ケーシングの第二部分に対して、前記第二の集積回路コンポーネントによって生成される熱を放散することと、
    をさらに含む、
    請求項２２に記載の方法。
  25. 半導体ダイアセンブリを形成するための方法であって、
    メモリダイの積層の第一面に第一の論理ダイを取り付けることと、
    前記第一面に対向するメモリダイの積層の第二面に、第二の論理ダイを取り付けることと、
    熱伝導性ケーシング内に前記第二の論理ダイおよび前記メモリダイの積層を少なくとも部分的に包囲することと、
    を含む、
    方法。
  26. 前記第二の論理ダイおよび前記メモリダイの積層を少なくとも部分的に包囲することは、
    前記第一の論理ダイの周辺部分に、前記熱伝導性ケーシングの第一部分を取り付けることと、
    前記第二の論理ダイの裏面部分に、前記熱伝導性ケーシングの第二部分を取り付けることと、
    を含む、
    請求項２５に記載の方法。
  27. 前記第二の論理ダイおよび前記メモリダイの積層を少なくとも部分的に包囲することは、
    前記第一の論理ダイの通信コンポーネントに隣接して、前記熱伝導性ケーシングの第一部分を取り付けることと、
    前記第二の論理ダイのメモリコントローラに隣接して、前記熱伝導性ケーシングの第二部分を取り付けることと、
    を含む、
    請求項２６に記載の方法。
  28. 前記通信コンポーネントは、シリアライザ／デシリアライザ回路を含む、
    請求項２７に記載の方法。
  29. 半導体ダイアセンブリを形成する方法であって、
    第一の論理ダイと熱伝導性ケーシングとの間にメモリダイの積層を配置することと、
    前記メモリダイの積層と、前記熱伝導性ケーシングとの間に第二の論理ダイを配置することと、
    前記第一の論理ダイを第二の論理ダイに電気的に結合するために、前記積層またはメモリダイを通って複数の積層貫通相互接続を形成することと、
    を含む、
    方法。
  30. 前記熱伝導性ケーシングの壁部分を前記第一の論理ダイに取り付けることと、
    熱伝導性ケーシングのキャップ部分を前記第二の論理ダイに取り付けることと、
    をさらに含む、
    請求項２９に記載の方法。
  31. 前記複数の積層貫通相互接続を形成することは、前記第一の論理ダイのシリアライザ／デシリアライザ回路に対して、前記複数の積層貫通相互接続を電気的に結合することを含む、
    請求項２９に記載の方法。
  32. 前記複数の積層貫通相互接続を形成することは、前記積層貫通相互接続の少なくとも一部分が前記シリアル／デシリアライザ回路と前記第二の論理ダイのメモリコントローラとの間に一つ以上の専用回線経路を提供するように、前記積層貫通相互接続を形成することをさらに含む、
    請求項３１に記載の方法。
  33. 前記複数の積層貫通相互接続は、第一の複数の積層貫通相互接続であり、前記方法は、前記第二の論理ダイを前記メモリダイの積層の個々のメモリダイと電気的に結合する第二の複数の積層貫通相互接続を形成することをさらに含む、
    請求項２９に記載の方法。
  34. 前記第二の複数の積層貫通相互接続を形成することは、第二の複数の積層貫通相互接続が前記第一の論理ダイから機能的に分離されるように、前記第二の複数の積層貫通相互接続を形成することを含む、
    請求項３３に記載の方法。
  35. 第一の論理ダイと、
    第二の論理ダイと、
    前記第一の論理ダイと前記第二の論理ダイとの間に配置されたメモリダイの積層と、
    前記第二の論理ダイに取り付けられ、筐体内に前記メモリダイの積層を包囲する熱伝導性ケーシングと、
    を含むハイブリッドメモリキューブ（ＨＭＣ）と、
    前記第一の論理ダイに電気的に結合されたドライバと、
    を含む、
    半導体システム。
JP2016559523A 2014-04-01 2015-03-31 区分された論理素子を有する積層半導体ダイアセンブリおよび関連システムと方法 Active JP6445586B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/242,485 2014-04-01
US14/242,485 US20150279431A1 (en) 2014-04-01 2014-04-01 Stacked semiconductor die assemblies with partitioned logic and associated systems and methods
PCT/US2015/023677 WO2015153664A1 (en) 2014-04-01 2015-03-31 Stacked semiconductor die assemblies with partitioned logic and associated systems and methods

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018223353A Division JP6746667B2 (ja) 2014-04-01 2018-11-29 区分された論理素子を有する積層半導体ダイアセンブリおよび関連システムと方法

Publications (2)

Publication Number Publication Date
JP2017510077A true JP2017510077A (ja) 2017-04-06
JP6445586B2 JP6445586B2 (ja) 2018-12-26

Family

ID=54191312

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016559523A Active JP6445586B2 (ja) 2014-04-01 2015-03-31 区分された論理素子を有する積層半導体ダイアセンブリおよび関連システムと方法
JP2018223353A Active JP6746667B2 (ja) 2014-04-01 2018-11-29 区分された論理素子を有する積層半導体ダイアセンブリおよび関連システムと方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018223353A Active JP6746667B2 (ja) 2014-04-01 2018-11-29 区分された論理素子を有する積層半導体ダイアセンブリおよび関連システムと方法

Country Status (8)

Country Link
US (3) US20150279431A1 (ja)
EP (1) EP3127149A4 (ja)
JP (2) JP6445586B2 (ja)
KR (2) KR102076948B1 (ja)
CN (1) CN106463469B (ja)
SG (3) SG10201808497WA (ja)
TW (1) TWI594258B (ja)
WO (1) WO2015153664A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018160490A (ja) * 2017-03-22 2018-10-11 富士通株式会社 電子装置及びその製造方法、電子部品

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150279431A1 (en) * 2014-04-01 2015-10-01 Micron Technology, Inc. Stacked semiconductor die assemblies with partitioned logic and associated systems and methods
US9768149B2 (en) * 2015-05-19 2017-09-19 Micron Technology, Inc. Semiconductor device assembly with heat transfer structure formed from semiconductor material
US11120884B2 (en) 2015-09-30 2021-09-14 Sunrise Memory Corporation Implementing logic function and generating analog signals using NOR memory strings
US10068875B2 (en) * 2015-10-22 2018-09-04 Micron Technology, Inc. Apparatuses and methods for heat transfer from packaged semiconductor die
US10090881B2 (en) * 2015-11-13 2018-10-02 Renesas Electronics Corporation Semiconductor device
US9881908B2 (en) * 2016-01-15 2018-01-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package on package structure and methods of forming same
US10032695B2 (en) 2016-02-19 2018-07-24 Google Llc Powermap optimized thermally aware 3D chip package
WO2017171889A1 (en) * 2016-04-02 2017-10-05 Intel Corporation Systems, methods, and apparatuses for implementing a thermal solution for 3d packaging
CN107305861B (zh) * 2016-04-25 2019-09-03 晟碟信息科技（上海）有限公司 半导体装置及其制造方法
US10249596B1 (en) * 2016-06-30 2019-04-02 Juniper Networks, Inc. Fan-out in ball grid array (BGA) package
US9918407B2 (en) * 2016-08-02 2018-03-13 Qualcomm Incorporated Multi-layer heat dissipating device comprising heat storage capabilities, for an electronic device
US10008395B2 (en) 2016-10-19 2018-06-26 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and molded underfill
US10153222B2 (en) * 2016-11-14 2018-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US11527454B2 (en) 2016-11-14 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US11397687B2 (en) * 2017-01-25 2022-07-26 Samsung Electronics Co., Ltd. Flash-integrated high bandwidth memory appliance
US9865570B1 (en) * 2017-02-14 2018-01-09 Globalfoundries Inc. Integrated circuit package with thermally conductive pillar
US10199356B2 (en) 2017-02-24 2019-02-05 Micron Technology, Inc. Semiconductor device assembles with electrically functional heat transfer structures
US10090282B1 (en) * 2017-06-13 2018-10-02 Micron Technology, Inc. Semiconductor device assemblies with lids including circuit elements
US10096576B1 (en) 2017-06-13 2018-10-09 Micron Technology, Inc. Semiconductor device assemblies with annular interposers
US11133261B2 (en) * 2017-09-29 2021-09-28 Intel Corporation Electronic device packaging
CN107993988A (zh) * 2017-11-13 2018-05-04 芯原微电子(上海)有限公司 一种叠层封装结构及其制备方法
US10797020B2 (en) * 2017-12-29 2020-10-06 Micron Technology, Inc. Semiconductor device assemblies including multiple stacks of different semiconductor dies
US10424528B2 (en) * 2018-02-07 2019-09-24 Toyota Motor Engineering & Manufacturing North America, Inc. Layered cooling structure including insulative layer and multiple metallization layers
US10573630B2 (en) * 2018-04-20 2020-02-25 Advanced Micro Devices, Inc. Offset-aligned three-dimensional integrated circuit
US10510629B2 (en) * 2018-05-18 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method of forming same
US10685937B2 (en) * 2018-06-15 2020-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package having dummy structures and method of forming same
FR3082656B1 (fr) 2018-06-18 2022-02-04 Commissariat Energie Atomique Circuit integre comprenant des macros et son procede de fabrication
GB2575038B (en) * 2018-06-25 2023-04-19 Lumentum Tech Uk Limited A Semiconductor Separation Device
US10672674B2 (en) 2018-06-29 2020-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor device package having testing pads on a topmost die
US10840173B2 (en) 2018-09-28 2020-11-17 Juniper Networks, Inc. Multi-pitch ball grid array
US11594463B2 (en) * 2018-10-11 2023-02-28 Intel Corporation Substrate thermal layer for heat spreader connection
US11152333B2 (en) * 2018-10-19 2021-10-19 Micron Technology, Inc. Semiconductor device packages with enhanced heat management and related systems
US11171115B2 (en) * 2019-03-18 2021-11-09 Kepler Computing Inc. Artificial intelligence processor with three-dimensional stacked memory
US11836102B1 (en) 2019-03-20 2023-12-05 Kepler Computing Inc. Low latency and high bandwidth artificial intelligence processor
WO2020210390A1 (en) 2019-04-09 2020-10-15 Sunrise Memory Corporation Quasi-volatile memory device with a back-channel usage
US11043472B1 (en) 2019-05-31 2021-06-22 Kepler Compute Inc. 3D integrated ultra high-bandwidth memory
US11844223B1 (en) 2019-05-31 2023-12-12 Kepler Computing Inc. Ferroelectric memory chiplet as unified memory in a multi-dimensional packaging
US10872835B1 (en) 2019-07-03 2020-12-22 Micron Technology, Inc. Semiconductor assemblies including vertically integrated circuits and methods of manufacturing the same
US11139260B2 (en) * 2019-09-17 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Plurality of stacked pillar portions on a semiconductor structure
US11004829B2 (en) 2019-10-07 2021-05-11 Sandisk Technologies Llc Memory scaling semiconductor device
WO2021127218A1 (en) 2019-12-19 2021-06-24 Sunrise Memory Corporation Process for preparing a channel region of a thin-film transistor
WO2021158994A1 (en) * 2020-02-07 2021-08-12 Sunrise Memory Corporation Quasi-volatile system-level memory
CN115413367A (zh) 2020-02-07 2022-11-29 日升存储公司 具有低有效延迟的高容量存储器电路
US11507301B2 (en) 2020-02-24 2022-11-22 Sunrise Memory Corporation Memory module implementing memory centric architecture
US11561911B2 (en) 2020-02-24 2023-01-24 Sunrise Memory Corporation Channel controller for shared memory access
CN111834315A (zh) * 2020-07-28 2020-10-27 华进半导体封装先导技术研发中心有限公司 一种存储器结构及其制造方法
US11347652B2 (en) * 2020-08-31 2022-05-31 Microsoft Technology Licensing, Llc Banked memory architecture for multiple parallel datapath channels in an accelerator
WO2022173700A1 (en) 2021-02-10 2022-08-18 Sunrise Memory Corporation Memory interface with configurable high-speed serial data lanes for high bandwidth memory
KR20220118006A (ko) 2021-02-18 2022-08-25 에스케이하이닉스 주식회사 3차원 적층 구조를 갖는 반도체 패키지
CN113421864B (zh) * 2021-06-11 2023-11-10 西安电子科技大学 三维封装相变散热装置
US11855006B2 (en) * 2021-07-29 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device, package structure and fabricating method thereof
US11791233B1 (en) 2021-08-06 2023-10-17 Kepler Computing Inc. Ferroelectric or paraelectric memory and logic chiplet with thermal management in a multi-dimensional packaging

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011081885A (ja) * 2009-10-09 2011-04-21 Elpida Memory Inc 半導体装置及びその制御方法並びにデータ処理システム
US20110193229A1 (en) * 2010-02-05 2011-08-11 Samsung Electronics Co., Ltd. Multi-Chip Package Having Semiconductor Chips Of Different Thicknesses From Each Other And Related Device
US20120146207A1 (en) * 2010-12-08 2012-06-14 Industrial Technology Research Institute Stacked structure and stacked method for three-dimensional chip
WO2013074484A2 (en) * 2011-11-14 2013-05-23 Micron Technology, Inc. Semiconductor die assemblies with enhanced thermal management, semiconductor devices including same and related methods
WO2013119309A1 (en) * 2012-02-08 2013-08-15 Xilinx, Inc. Stacked die assembly with multiple interposers

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US435042A (en) 1890-08-26 Wire-fence machine
TW479337B (en) * 2001-06-04 2002-03-11 Siliconware Precision Industries Co Ltd High heat dissipation efficiency stacked-die BGA chip package structure and manufacturing process
US7550097B2 (en) * 2003-09-03 2009-06-23 Momentive Performance Materials, Inc. Thermal conductive material utilizing electrically conductive nanoparticles
JP2006206721A (ja) 2005-01-27 2006-08-10 Kansai Electric Power Co Inc:The 高耐熱合成高分子化合物及びこれで被覆した高耐電圧半導体装置
US20060275952A1 (en) * 2005-06-07 2006-12-07 General Electric Company Method for making electronic devices
US20070290333A1 (en) * 2006-06-16 2007-12-20 Intel Corporation Chip stack with a higher power chip on the outside of the stack
KR100874910B1 (ko) * 2006-10-30 2008-12-19 삼성전자주식회사 수직형 열방출 통로를 갖는 적층형 반도체 패키지 및 그제조방법
US7941613B2 (en) * 2007-05-31 2011-05-10 Broadcom Corporation Shared memory architecture
US8064739B2 (en) * 2007-10-23 2011-11-22 Hewlett-Packard Development Company, L.P. Three-dimensional die stacks with inter-device and intra-device optical interconnect
US7818523B2 (en) * 2008-01-10 2010-10-19 Unity Semiconductor Corporation Securing data in memory device
US8787060B2 (en) 2010-11-03 2014-07-22 Netlist, Inc. Method and apparatus for optimizing driver load in a memory package
KR101660430B1 (ko) * 2009-08-14 2016-09-27 삼성전자 주식회사 반도체 패키지
JP2010056139A (ja) * 2008-08-26 2010-03-11 Toshiba Corp 積層型半導体装置
JP2012525627A (ja) 2009-04-29 2012-10-22 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． 光学メモリ拡張
JP2011142186A (ja) * 2010-01-06 2011-07-21 Toshiba Corp 抵抗変化メモリ
US8299608B2 (en) * 2010-07-08 2012-10-30 International Business Machines Corporation Enhanced thermal management of 3-D stacked die packaging
US8445918B2 (en) * 2010-08-13 2013-05-21 International Business Machines Corporation Thermal enhancement for multi-layer semiconductor stacks
US8796842B2 (en) * 2010-08-20 2014-08-05 Ati Technologies Ulc Stacked semiconductor chip device with thermal management circuit board
TWI445152B (zh) 2010-08-30 2014-07-11 Advanced Semiconductor Eng 半導體結構及其製作方法
US20120074559A1 (en) * 2010-09-24 2012-03-29 International Business Machines Corporation Integrated circuit package using through substrate vias to ground lid
US9177609B2 (en) * 2011-06-30 2015-11-03 Sandisk Technologies Inc. Smart bridge for memory core
JP2013069782A (ja) 2011-09-21 2013-04-18 Toshiba Corp 半導体装置
US8599595B1 (en) * 2011-12-13 2013-12-03 Michael C. Stephens, Jr. Memory devices with serially connected signals for stacked arrangements
TWM435042U (en) 2012-02-23 2012-08-01 Selling Ware Co Ltd Device for dice suction and placement device and holder and nozzle therein
TWI469312B (zh) * 2012-03-09 2015-01-11 Ind Tech Res Inst 晶片堆疊結構及其製作方法
US9697147B2 (en) 2012-08-06 2017-07-04 Advanced Micro Devices, Inc. Stacked memory device with metadata management
US8546955B1 (en) * 2012-08-16 2013-10-01 Xilinx, Inc. Multi-die stack package
US9337120B2 (en) * 2012-08-17 2016-05-10 Cisco Technology, Inc. Multi-chip module with multiple interposers
US9583415B2 (en) * 2013-08-02 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with thermal interface material on the sidewalls of stacked dies
US9076754B2 (en) * 2013-08-02 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packages with heat sinks attached to heat dissipating rings
US9082743B2 (en) * 2013-08-02 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packages with heat dissipation structures
KR20150058940A (ko) * 2013-11-21 2015-05-29 삼성전자주식회사 히트 스프레더를 갖는 반도체 패키지
US20150279431A1 (en) * 2014-04-01 2015-10-01 Micron Technology, Inc. Stacked semiconductor die assemblies with partitioned logic and associated systems and methods
KR102287754B1 (ko) 2014-08-22 2021-08-09 삼성전자주식회사 칩 적층 반도체 패키지

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011081885A (ja) * 2009-10-09 2011-04-21 Elpida Memory Inc 半導体装置及びその制御方法並びにデータ処理システム
US20110193229A1 (en) * 2010-02-05 2011-08-11 Samsung Electronics Co., Ltd. Multi-Chip Package Having Semiconductor Chips Of Different Thicknesses From Each Other And Related Device
US20120146207A1 (en) * 2010-12-08 2012-06-14 Industrial Technology Research Institute Stacked structure and stacked method for three-dimensional chip
WO2013074484A2 (en) * 2011-11-14 2013-05-23 Micron Technology, Inc. Semiconductor die assemblies with enhanced thermal management, semiconductor devices including same and related methods
WO2013074454A2 (en) * 2011-11-14 2013-05-23 Micron Technology, Inc. Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
WO2013119309A1 (en) * 2012-02-08 2013-08-15 Xilinx, Inc. Stacked die assembly with multiple interposers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018160490A (ja) * 2017-03-22 2018-10-11 富士通株式会社 電子装置及びその製造方法、電子部品

Also Published As

Publication number Publication date
US11562986B2 (en) 2023-01-24
KR102076948B1 (ko) 2020-02-12
JP2019071158A (ja) 2019-05-09
KR101964507B1 (ko) 2019-04-01
CN106463469B (zh) 2020-04-28
EP3127149A1 (en) 2017-02-08
EP3127149A4 (en) 2017-09-20
JP6445586B2 (ja) 2018-12-26
TWI594258B (zh) 2017-08-01
SG10201912903UA (en) 2020-02-27
SG11201608016YA (en) 2016-10-28
KR20190034358A (ko) 2019-04-01
US20200075555A1 (en) 2020-03-05
KR20160138255A (ko) 2016-12-02
CN106463469A (zh) 2017-02-22
SG10201808497WA (en) 2018-10-30
WO2015153664A1 (en) 2015-10-08
JP6746667B2 (ja) 2020-08-26
TW201601165A (zh) 2016-01-01
US20150279431A1 (en) 2015-10-01
US10978427B2 (en) 2021-04-13
US20210217734A1 (en) 2021-07-15

Similar Documents

Publication Publication Date Title
JP6746667B2 (ja) 区分された論理素子を有する積層半導体ダイアセンブリおよび関連システムと方法
JP6339222B2 (ja) 改良された熱性能を有する積層半導体ダイアセンブリならびに関連するシステムおよび方法
US20210225805A1 (en) Semiconductor device assemblies with molded support substrates
US10741468B2 (en) Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
US9818625B2 (en) Stacked semiconductor die assemblies with thermal spacers and associated systems and methods
US9158344B2 (en) CPU with stacked memory
TWI611522B (zh) 半導體晶片與具有該半導體晶片之層疊型半導體封裝
US11355485B2 (en) Semiconductor die and semiconductor package
JP2018507560A (ja) アンダーフィル収容キャビティを伴う半導体デバイス・アセンブリ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161124

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180703

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181129

R150 Certificate of patent or registration of utility model

Ref document number: 6445586

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250