JP6822253B2 - 電子装置及びその製造方法、電子部品 - Google Patents
電子装置及びその製造方法、電子部品 Download PDFInfo
- Publication number
- JP6822253B2 JP6822253B2 JP2017055403A JP2017055403A JP6822253B2 JP 6822253 B2 JP6822253 B2 JP 6822253B2 JP 2017055403 A JP2017055403 A JP 2017055403A JP 2017055403 A JP2017055403 A JP 2017055403A JP 6822253 B2 JP6822253 B2 JP 6822253B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- inter
- connection terminals
- laminated
- laminated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1401—Structure
- H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1405—Shape
- H01L2224/14051—Bump connectors having different shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/145—Material
- H01L2224/14505—Bump connectors having different materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
- H01L2224/171—Disposition
- H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/17181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/70—Coupling devices
- H01R12/71—Coupling devices for rigid printing circuits or like structures
- H01R12/712—Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09636—Details of adjacent, not connected vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10159—Memory
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10515—Stacked components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
電子部品の小型・高密度化に関しては、例えば三次元集積構造などの開発が進められている。
例えば図13に示すように、配線基板100上にインターポーザ101を介してメモリ素子を含む電子部品102及び演算素子を含む電子部品103を近接して集積し、これらの電子部品102、103を、インターポーザ101を介して接続することで、伝送距離を短くし、遅延なくデータの移動を行なえるようにしたものがある。
例えば、図14に示すように、電子部品102、103の端子数が増加すると、必然的に、それに接続される配線104の数(例えば配線基板100あるいはインターポーザ101に設けられる配線数;配線層の積層数)が増加することになる。
図15に示すように、指数関数的に増加するバンド幅に対し、配線層の積層数も指数関数的に増加してしまうことになる。なお、図15中、符号Xで示す領域が将来的に必要となるバンド幅である。
本発明は、配線層の積層数を増加させずに、必要なメモリバンド幅を確保できるようにすることを目的とする。
本実施形態にかかる電子装置は、例えばサーバやスーパーコンピュータなどであり、例えばマザーボードなどの配線基板上に、演算素子及びメモリ素子を含む積層回路が設けられ、この積層回路上に他の配線基板が設けられている電子部品を備える。
そして、第1接続端子2の数及び第2接続端子4の数が、それぞれ、素子間接続端子9(10)の数よりも少なくなっている。
このように、第1配線基板1に近い側及び第2配線基板5に近い側に演算素子6、8が設けられるようにしている。つまり、積層回路3の最下層及び最上層を構成する素子を演算素子6、8とし、これらの演算素子6、8が上下の配線基板1、5に接続されるようにしている。
なお、積層回路3を構成する演算素子及びメモリ素子の積層数はこれに限られるものではない。
また、第2接続端子4は、第2配線基板5と積層回路3を電気的に接続する端子であり、例えばSnを基としたはんだ材料からなるはんだバンプである。なお、第2接続端子4を第2金属接続部ともいう。
これにより、第1配線基板1上に第1接続端子2を構成するはんだバンプを介して積層回路3を接合した後に、積層回路3上に第2接続端子4を構成するはんだバンプを介して第2配線基板5を接合する際に、第1接続端子2を構成するはんだバンプが溶融しないようにすることができ、歩留まりを向上させることができる。
このように、積層回路3内で積層された演算素子6(8)とメモリ素子7を微細な接続端子9(10)で接続することで、所望のメモリバンド幅を確保するのに必要な端子数を確保し、高バンド幅が必要とされる処理が微細な接続端子9(10)による積層方向(Z方向)の接続のみで完結するようにしている。
これに対し、図2(B)に示すように、上述の実施形態のように構成することで、バンド幅が指数関数的に増加したとしても、配線層の積層数は線形的に増加するようにすることができる。このため、今後要求される高いバンド幅に適した構造であることがわかる。例えば2TB/s以上の高いバンド幅に対して有効である。
例えば、積層回路3は、演算素子とメモリ素子が交互に積層された構造を有し、第1配線基板1の側及び第2配線基板5の側に位置する素子間接続端子の数が、積層方向中央部に位置する素子間接続端子の数よりも少なくなるようにしても良い。
例えば図4に示すように、積層回路3は、素子間接続端子16〜19を介して演算素子11、メモリ素子12、演算素子13、メモリ素子14、演算素子15が順に積層された5層の積層構造を有するものとしても良い。つまり、積層回路3は、演算素子11を含む層、素子間接続端子16を含む層、メモリ素子12を含む層、素子間接続端子17を含む層、演算素子13を含む層、素子間接続端子18を含む層、メモリ素子14を含む層、素子間接続端子19を含む層、演算素子15を含む層が順に積層された構造を有するものとしても良い。そして、第1配線基板1の側に位置する素子間接続端子16の数が、第2配線基板5の側に位置する素子間接続端子19の数よりも少なくなるようにしても良い。
例えば図5に示すように、積層回路3は、素子間接続端子16〜19を介して演算素子11、メモリ素子12、演算素子13、メモリ素子14、演算素子15が順に積層された5層の積層構造を有するものとしても良い。つまり、積層回路3は、演算素子11を含む層、素子間接続端子16を含む層、メモリ素子12を含む層、素子間接続端子17を含む層、演算素子13を含む層、素子間接続端子18を含む層、メモリ素子14を含む層、素子間接続端子19を含む層、演算素子15を含む層が順に積層された構造を有するものとしても良い。そして、第2配線基板5の側に位置する素子間接続端子19の数が、第1配線基板1の側に位置する素子間接続端子16の数よりも少なくなるようにしても良い。
ここでは、積層回路3が図3に示すような5層の積層構造になっている場合を例に挙げて説明する。
まず、図6(A)〜図6(E)に示すように、3つの演算素子11、13、15と2つのメモリ素子12、14が素子間接続端子16〜19を介して積層された積層回路3を形成する。
ここでは、第2層を構成するメモリ素子12上に、第1層を構成する演算素子11と第2層を構成するメモリ素子12を接続するのに用いたマイクロバンプ又はCuピラーよりも微細なCuピラーによるCu−Cuのダイレクト接合によって、第3層を構成する演算素子13を接続する。また、ここでは、第2層を構成するメモリ素子12と第3層を構成する演算素子13を接続する微細な素子間接続端子17の数は、第1層を構成する演算素子11と第2層を構成するメモリ素子12を接続する上述の素子間接続端子16の数よりも多くなっている。
次に、図7(A)〜図7(D)に示すように、このようにして形成した積層回路3を、積層回路3に信号を入力するための配線基板(第1配線基板)1上に設ける。
次に、図7(C)、図7(D)に示すように、はんだバンプ2を設けた第1配線基板1上に、上述のようにして形成した積層回路3を載せ、リフローすることで、第1配線基板1と積層回路3をはんだバンプ2によって接合し、第1配線基板1上に、はんだバンプ2を介して、積層回路3を設ける。
次に、図7(E)に示すように、積層回路3上に、積層回路3から処理結果が出力される配線基板(第2配線基板)5を設ける。
つまり、積層回路3上に、接続端子(第2接続端子)4としてのはんだバンプを設けた第2配線基板5を載せ、リフローすることで、積層回路3と第2配線基板5をはんだバンプ4によって接合し、積層回路3上に、はんだバンプ4を介して、第2配線基板5を設ける。
上述のようにして、図3に示すような5層の積層構造を有する積層回路3を備える電子部品を製造することができ、このような電子部品を備えるものとして例えばサーバなどの電子装置を製造することができる。
例えば図1に示すように構成される積層回路3では、下側の演算素子6が、第1配線基板1から入力された信号(データ)に基づいて演算を行ない、その演算結果をメモリ素子7へ出力するようになっており、上側の演算素子8が、メモリ素子7から入力された信号(データ)に基づいて演算を行ない、その演算結果を第2配線基板5へ出力するようになっているのが好ましい。
ところで、上述の実施形態及び変形例では、第1配線基板1と第2配線基板5との間に積層回路3を備えるものとして構成しているが、これに限られるものではない。
例えば、図8に示すように、第1配線基板1と第2配線基板5との間に、貫通ビア21を含む構造体22を備えるものとし、積層回路3から第2配線基板5へ出力されたデータ(演算結果)を、構造体22に含まれる貫通ビア21を介して、第1配線基板1へ戻すようにしても良い。
また、この場合、貫通ビア21を含む構造体22以外の部分は、上述の実施形態及び変形例と同様に構成され、高バンド幅が必要となる処理は積層回路(積層体)3内で微細な接続部で接続された演算素子とメモリ素子との間でのみ行ない、その処理結果だけを第2配線基板5へ伝送することになる。このため、積層回路3と第2配線基板5とを接続するために必要な端子数が減少し、第2配線基板5を通る信号がシンプルなものとなるため、第2配線基板5に設ける配線層の数の増加を防ぐことができる。したがって、貫通ビア21を含む構造体22によって、第2配線基板5から第1配線基板1へデータ(信号)を戻す場合も、指数関数的に増加するバンド幅に対し、第2配線基板5に含まれる配線層の積層数が指数関数的に増加することはない。
また、この場合、電子装置(電子部品)の製造方法は、上述の実施形態の製造方法に含まれる積層回路3を設ける工程において、例えば図10(A)に示すように、第1配線基板1上に、貫通ビア21を含む構造体22も設け、第2配線基板5を設ける工程において、例えば図10(B)に示すように、積層回路3及び構造体22上に、第2配線基板5を設けるようにすれば良い。なお、図10(A)、図10(B)では、積層回路3の構造を図3に示すような構造とした場合を例示している。
この場合、積層回路3は、第1配線基板1としての1つの配線基板と、第2配線基板5としての複数の配線基板5A〜5Cとの間に挟まれることになる。
そして、第1配線基板1から入力された信号は、積層回路3を通り、演算結果が積層回路3から第2配線基板5としての各配線基板5A〜5Cへ出力され、再度、第2配線基板5としての各配線基板5A〜5Cから積層回路3へ戻され、演算結果が積層回路3から第1配線基板1へ出力される。
このため、積層回路3と第2配線基板5としての各配線基板5A〜5Cとを接続するために必要な端子数が減少するため、第2配線基板5としての各配線基板5A〜5Cに設ける配線層の数の増加を防ぐことができる。また、積層回路3と第1配線基板1とを接続するために必要な端子数が減少するため、第1配線基板1に設ける配線層の数の増加を防ぐことができる。
以下、上述の実施形態に関し、更に、付記を開示する。
(付記1)
第1配線基板と、
前記第1配線基板上に第1接続端子を介して設けられ、演算素子とメモリ素子が素子間接続端子を介して積層された構造を有し、前記第1配線基板から信号が入力される積層回路と、
前記積層回路上に第2接続端子を介して設けられ、前記積層回路から処理結果が出力される第2配線基板とを備え、
前記第1接続端子の数及び前記第2接続端子の数が、それぞれ、前記素子間接続端子の数よりも少ないことを特徴とする電子装置。
前記積層回路は、前記演算素子と前記メモリ素子が交互に積層された構造を有し、
前記第1配線基板の側及び前記第2配線基板の側に位置する前記素子間接続端子の数が、積層方向中央部に位置する前記素子間接続端子の数よりも少ないことを特徴とする、付記1に記載の電子装置。
前記積層回路は、前記演算素子と前記メモリ素子が交互に積層された構造を有し、
前記第1配線基板の側に位置する前記素子間接続端子の数が、前記第2配線基板の側に位置する前記素子間接続端子の数よりも少ないことを特徴とする、付記1に記載の電子装置。
前記積層回路は、前記演算素子と前記メモリ素子が交互に積層された構造を有し、
前記第2配線基板の側に位置する前記素子間接続端子の数が、前記第1配線基板の側に位置する前記素子間接続端子の数よりも少ないことを特徴とする、付記1に記載の電子装置。
前記演算素子は、積層方向の一方の側から入力された信号に基づいて演算を行ない、演算結果を前記積層方向の他方の側へ出力するようになっていることを特徴とする、付記1〜4のいずれか1項に記載の電子装置。
(付記6)
前記第1配線基板と前記第2配線基板との間に設けられ、貫通ビアを含む構造体を備えることを特徴とする、付記1〜5のいずれか1項に記載の電子装置。
前記第2配線基板として、複数の配線基板を備えることを特徴とする、付記1〜6のいずれか1項に記載の電子装置。
(付記8)
第1配線基板と、
前記第1配線基板上に第1接続端子を介して設けられ、演算素子とメモリ素子が素子間接続端子を介して積層された構造を有し、前記第1配線基板から信号が入力される積層回路と、
前記積層回路上に第2接続端子を介して設けられ、前記積層回路から処理結果が出力される第2配線基板とを備え、
前記第1接続端子の数及び前記第2接続端子の数が、それぞれ、前記素子間接続端子の数よりも少ないことを特徴とする電子部品。
前記積層回路は、前記演算素子と前記メモリ素子が交互に積層された構造を有し、
前記第1配線基板の側及び前記第2配線基板の側に位置する前記素子間接続端子の数が、積層方向中央部に位置する前記素子間接続端子の数よりも少ないことを特徴とする、付記8に記載の電子部品。
前記積層回路は、前記演算素子と前記メモリ素子が交互に積層された構造を有し、
前記第1配線基板の側に位置する前記素子間接続端子の数が、前記第2配線基板の側に位置する前記素子間接続端子の数よりも少ないことを特徴とする、付記8に記載の電子部品。
前記積層回路は、前記演算素子と前記メモリ素子が交互に積層された構造を有し、
前記第2配線基板の側に位置する前記素子間接続端子の数が、前記第1配線基板の側に位置する前記素子間接続端子の数よりも少ないことを特徴とする、付記8に記載の電子部品。
前記演算素子は、積層方向の一方の側から入力された信号に基づいて演算を行ない、演算結果を前記積層方向の他方の側へ出力するようになっていることを特徴とする、付記8〜11のいずれか1項に記載の電子装置。
(付記13)
前記第1配線基板と前記第2配線基板との間に設けられ、貫通ビアを含む構造体を備えることを特徴とする、付記8〜12のいずれか1項に記載の電子部品。
前記第2配線基板として、複数の配線基板を備えることを特徴とする、付記8〜13のいずれか1項に記載の電子部品。
(付記15)
演算素子とメモリ素子が素子間接続端子を介して積層された積層回路を形成する工程と、
前記積層回路に信号を入力する第1配線基板上に、前記素子間接続端子の数よりも少ない数の第1接続端子を介して、前記積層回路を設ける工程と、
前記積層回路上に、前記素子間接続端子の数よりも少ない数の第2接続端子を介して、前記積層回路から処理結果が出力される第2配線基板を設ける工程とを含むことを特徴とする電子装置の製造方法。
前記積層回路を形成する工程において、前記第1配線基板の側及び前記第2配線基板の側に位置する前記素子間接続端子の数が、積層方向中央部に位置する前記素子間接続端子の数よりも少なくなるように、前記演算素子と前記メモリ素子を交互に積層することを特徴とする、付記15に記載の電子装置の製造方法。
前記積層回路を形成する工程において、前記第1配線基板の側に位置する前記素子間接続端子の数が、前記第2配線基板の側に位置する前記素子間接続端子の数よりも少なくなるように、前記演算素子と前記メモリ素子を交互に積層することを特徴とする、付記15に記載の電子装置の製造方法。
前記積層回路を形成する工程において、前記第2配線基板の側に位置する前記素子間接続端子の数が、前記第1配線基板の側に位置する前記素子間接続端子の数よりも少なくなるように、前記演算素子と前記メモリ素子を交互に積層することを特徴とする、付記15に記載の電子装置の製造方法。
前記積層回路を設ける工程において、前記第1配線基板上に、貫通ビアを含む構造体も設け、
前記第2配線基板を設ける工程において、前記積層回路及び前記構造体上に、前記第2配線基板を設けることを特徴とする、付記15〜18のいずれか1項に記載の電子装置の製造方法。
前記第2配線基板を設ける工程において、前記第2配線基板として複数の配線基板を設けることを特徴とする、付記15〜19のいずれか1項に記載の電子装置の製造方法。
2 第1接続端子(はんだバンプ)
3 積層回路
4 第2接続端子(はんだバンプ)
4A〜4C はんだバンプ(第2接続端子)
5 第2配線基板
5A〜5C 配線基板(第2配線基板)
6 演算素子
7 メモリ素子
8 演算素子
9 素子間接続端子
10 素子間接続端子
11 演算素子
12 メモリ素子
13 演算素子
14 メモリ素子
15 演算素子
16〜19 素子間接続端子
20 フラックス
21 貫通ビア
22 構造体
23、24 はんだバンプ
Claims (9)
- 第1配線基板と、
前記第1配線基板上に第1接続端子を介して設けられ、演算素子とメモリ素子が素子間接続端子を介して積層された構造を有し、前記第1配線基板から信号が入力される積層回路と、
前記積層回路上に第2接続端子を介して設けられ、前記積層回路から処理結果が出力される第2配線基板とを備え、
前記第1接続端子の数及び前記第2接続端子の数が、それぞれ、前記素子間接続端子の数よりも少ないことを特徴とする電子装置。 - 前記積層回路は、前記演算素子と前記メモリ素子が交互に積層された構造を有し、
前記第1配線基板の側及び前記第2配線基板の側に位置する前記素子間接続端子の数が、積層方向中央部に位置する前記素子間接続端子の数よりも少ないことを特徴とする、請求項1に記載の電子装置。 - 前記積層回路は、前記演算素子と前記メモリ素子が交互に積層された構造を有し、
前記第1配線基板の側に位置する前記素子間接続端子の数が、前記第2配線基板の側に位置する前記素子間接続端子の数よりも少ないことを特徴とする、請求項1に記載の電子装置。 - 前記積層回路は、前記演算素子と前記メモリ素子が交互に積層された構造を有し、
前記第2配線基板の側に位置する前記素子間接続端子の数が、前記第1配線基板の側に位置する前記素子間接続端子の数よりも少ないことを特徴とする、請求項1に記載の電子装置。 - 前記演算素子は、積層方向の一方の側から入力された信号に基づいて演算を行ない、演算結果を前記積層方向の他方の側へ出力するようになっていることを特徴とする、請求項1〜4のいずれか1項に記載の電子装置。
- 前記第1配線基板と前記第2配線基板との間に設けられ、貫通ビアを含む構造体を備えることを特徴とする、請求項1〜5のいずれか1項に記載の電子装置。
- 前記第2配線基板として、複数の配線基板を備えることを特徴とする、請求項1〜6のいずれか1項に記載の電子装置。
- 第1配線基板と、
前記第1配線基板上に第1接続端子を介して設けられ、演算素子とメモリ素子が素子間接続端子を介して積層された構造を有し、前記第1配線基板から信号が入力される積層回路と、
前記積層回路上に第2接続端子を介して設けられ、前記積層回路から処理結果が出力される第2配線基板とを備え、
前記第1接続端子の数及び前記第2接続端子の数が、それぞれ、前記素子間接続端子の数よりも少ないことを特徴とする電子部品。 - 演算素子とメモリ素子が素子間接続端子を介して積層された積層回路を形成する工程と、
前記積層回路に信号を入力する第1配線基板上に、前記素子間接続端子の数よりも少ない数の第1接続端子を介して、前記積層回路を設ける工程と、
前記積層回路上に、前記素子間接続端子の数よりも少ない数の第2接続端子を介して、前記積層回路から処理結果が出力される第2配線基板を設ける工程とを含むことを特徴とする電子装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017055403A JP6822253B2 (ja) | 2017-03-22 | 2017-03-22 | 電子装置及びその製造方法、電子部品 |
US15/916,807 US10383229B2 (en) | 2017-03-22 | 2018-03-09 | Electronic apparatus, fabrication method therefor and electronic part |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017055403A JP6822253B2 (ja) | 2017-03-22 | 2017-03-22 | 電子装置及びその製造方法、電子部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018160490A JP2018160490A (ja) | 2018-10-11 |
JP6822253B2 true JP6822253B2 (ja) | 2021-01-27 |
Family
ID=63583229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017055403A Active JP6822253B2 (ja) | 2017-03-22 | 2017-03-22 | 電子装置及びその製造方法、電子部品 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10383229B2 (ja) |
JP (1) | JP6822253B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11171115B2 (en) | 2019-03-18 | 2021-11-09 | Kepler Computing Inc. | Artificial intelligence processor with three-dimensional stacked memory |
US11836102B1 (en) | 2019-03-20 | 2023-12-05 | Kepler Computing Inc. | Low latency and high bandwidth artificial intelligence processor |
US11043472B1 (en) | 2019-05-31 | 2021-06-22 | Kepler Compute Inc. | 3D integrated ultra high-bandwidth memory |
US11844223B1 (en) | 2019-05-31 | 2023-12-12 | Kepler Computing Inc. | Ferroelectric memory chiplet as unified memory in a multi-dimensional packaging |
CN114041142A (zh) * | 2019-06-26 | 2022-02-11 | 美光科技公司 | 堆叠人工神经网络 |
US11791233B1 (en) | 2021-08-06 | 2023-10-17 | Kepler Computing Inc. | Ferroelectric or paraelectric memory and logic chiplet with thermal management in a multi-dimensional packaging |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200504895A (en) * | 2003-06-04 | 2005-02-01 | Renesas Tech Corp | Semiconductor device |
US7365990B2 (en) * | 2005-12-19 | 2008-04-29 | Infineon Technologies Ag | Circuit board arrangement including heat dissipater |
JP5160396B2 (ja) | 2008-12-18 | 2013-03-13 | 株式会社日立製作所 | 半導体装置 |
US9466561B2 (en) | 2009-08-06 | 2016-10-11 | Rambus Inc. | Packaged semiconductor device for high performance memory and logic |
US8653645B2 (en) * | 2009-09-14 | 2014-02-18 | Hitachi, Ltd. | Semiconductor device comprising stacked LSI having circuit blocks connected by power supply and signal line through vias |
JP2012156238A (ja) * | 2011-01-25 | 2012-08-16 | Elpida Memory Inc | 半導体装置 |
CN104094402A (zh) * | 2011-12-01 | 2014-10-08 | 考文森智财管理公司 | 具有堆叠的存储器的cpu |
JP6100489B2 (ja) * | 2012-08-31 | 2017-03-22 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US20150279431A1 (en) * | 2014-04-01 | 2015-10-01 | Micron Technology, Inc. | Stacked semiconductor die assemblies with partitioned logic and associated systems and methods |
JP2016051726A (ja) | 2014-08-28 | 2016-04-11 | 住友電気工業株式会社 | 電子装置及び電子装置の製造方法 |
-
2017
- 2017-03-22 JP JP2017055403A patent/JP6822253B2/ja active Active
-
2018
- 2018-03-09 US US15/916,807 patent/US10383229B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US10383229B2 (en) | 2019-08-13 |
JP2018160490A (ja) | 2018-10-11 |
US20180279476A1 (en) | 2018-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6822253B2 (ja) | 電子装置及びその製造方法、電子部品 | |
JP5846185B2 (ja) | 貫通電極基板及び貫通電極基板を用いた半導体装置 | |
US9451691B2 (en) | Array printed circuit board, method of replacing defective single printed circuit board of the same, and method of manufacturing electronic apparatus using the same | |
JPH09186289A (ja) | 多層積層化集積回路チップ組立体 | |
TWI626726B (zh) | 高密度晶片對晶片連接技術 | |
JP2009094224A (ja) | 回路基板、半導体装置、及び半導体装置の製造方法 | |
JP5610105B1 (ja) | 電子部品内蔵モジュール | |
US8664041B2 (en) | Method for designing a package and substrate layout | |
KR20110042336A (ko) | 온다이 커패시터를 위한 언더 범프 금속화 | |
TW201132265A (en) | Circuit board with offset via | |
JP2009038112A (ja) | プリント配線板構造および電子機器 | |
US20130256908A1 (en) | Inter-die connection within an integrated circuit formed of a stack of circuit dies | |
JP6944524B2 (ja) | 積層された列状集積回路 | |
JP2009176994A (ja) | 半導体内蔵基板およびその構成方法 | |
JP5704840B2 (ja) | 集積回路チップ・パッケージ、構造 | |
JP6871512B2 (ja) | 半導体装置及びその製造方法 | |
US20070246250A1 (en) | Wiring Board | |
US20150318596A1 (en) | Package substrate | |
US6981320B2 (en) | Circuit board and fabricating process thereof | |
Das et al. | Package-Interposer-Package (PIP): A breakthrough Package-on-Package (PoP) technology for high end electronics | |
JP6874355B2 (ja) | 電子回路装置 | |
JP2019510368A (ja) | 集積回路(ic)パッケージ間にフレキシブルコネクタを備える集積デバイス | |
JP2006202997A (ja) | 半導体装置およびその製造方法 | |
JP4329251B2 (ja) | 積層型半導体装置の製造方法 | |
JP2020074415A (ja) | 貫通電極基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190607 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6822253 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |