KR101890525B1 - 고체 촬상 장치 및 카메라 시스템 - Google Patents

고체 촬상 장치 및 카메라 시스템 Download PDF

Info

Publication number
KR101890525B1
KR101890525B1 KR1020170027561A KR20170027561A KR101890525B1 KR 101890525 B1 KR101890525 B1 KR 101890525B1 KR 1020170027561 A KR1020170027561 A KR 1020170027561A KR 20170027561 A KR20170027561 A KR 20170027561A KR 101890525 B1 KR101890525 B1 KR 101890525B1
Authority
KR
South Korea
Prior art keywords
column
switch
signal
pixel
capacitor
Prior art date
Application number
KR1020170027561A
Other languages
English (en)
Other versions
KR20170028920A (ko
Inventor
마사미치 이토
츠요시 하라
요시아키 이나다
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20170028920A publication Critical patent/KR20170028920A/ko
Application granted granted Critical
Publication of KR101890525B1 publication Critical patent/KR101890525B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H04N5/374—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/445—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by skipping some contiguous pixels within the read portion of the array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N5/37455—

Abstract

고체 촬상 장치는 광전 변환 소자를 포함하는 단위 화소가 행렬형상으로 배열되고, 당해 화소 배열의 1열에 대해 복수의 열 신호선이 배선되고, 당해 복수의 열 신호선에, 화소가 위치하는 행에 응하여 규칙적으로 접속되어 있는 화소 어레이부와, 상기 화소 어레이부로부터 복수의 화소 단위로 화소 신호의 판독을 행하여, 판독 신호에 대해 칼럼 단위로 칼럼 처리를 행하는 칼럼 처리부를 포함하는 화소 신호 판독부를 가지며, 상기 화소 신호 판독부는, 하나의 상기 칼럼 처리부의 입력에 대해, 병렬로 접속된 복수의 커패시터를 통하여, 당해 칼럼에 대응하는 열에 배선된 하나 또는 복수의 상기 열 신호선을 접속 가능한 칼럼 입력부를 포함하고, 상기 칼럼 입력부는, 상기 복수의 커패시터와 칼럼에 대응하는 복수의 열 신호선과의 접속 상태를 변경 가능한 스위치를 포함한다.

Description

고체 촬상 장치 및 카메라 시스템{SOLID-STATE IMAGING DEVICE AND CAMERA SYSTEM}
본 발명은, CMOS 이미지 센서로 대표되는 고체 촬상 장치 및 카메라 시스템에 관한 것이다.
CMOS 이미지 센서는, 그 제조에는 일반적인 CMOS형 집적 회로와 마찬가지의 제조 프로세스를 이용하는 것이 가능하고, 또한 단일 전원으로의 구동이 가능하고, 또한 CMOS 프로세스를 이용한 아날로그 회로나 논리 회로를 동일 칩 내에 혼재시킬 수가 있다.
이 때문에, CMOS 이미지 센서는 주변 IC의 수를 줄일 수 있다는, 큰 메리트를 여럿 갖고 있다.
CCD의 출력 회로는, 부유 확산 층(FD: Floating Diffusion)을 갖는 FD 앰프를 이용한 1채널(ch) 출력이 주류이다.
이에 대해, CMOS 이미지 센서는 각 화소마다 FD 앰프를 갖고 있고, 그 출력은, 화소 어레이 중의 어느 1행을 선택하고, 그들을 동시에 열방향으로 판독하는 열병렬 출력형이 주류이다.
이것은, 화소 내에 배치된 FD 앰프에서는 충분한 구동 능력을 얻기가 어렵고, 따라서 데이터 레이트를 내릴 것이 필요하여, 병렬 처리가 유리하다고 되어 있기 때문이다.
열병렬 출력형 CMOS 이미지 센서의 화소 신호 판독(출력) 회로에 관해서는 실로 다양한 것이 제안되어 있다.
그 가장 진전된 형태의 하나가 열마다 아날로그-디지털 변환 장치(이하, ADC(Analog Digital Converter)라고 약기한다)를 구비하고, 디지털 신호로서 화소 신호를 취출한 타입이다.
근래, 이미지 센서의 진화의 방향성으로서, 고속성이 널리 강조되게 되어 있다. 한편으로, 종래와 같이, 화소수도 다화소화의 흐름은 계속되어, 고속화와 다화소화를 양립시킨 센서의 개발이 과제로 되어 있다.
다 화소의 센서에 있어서, 고속화를 실현하기 위해, 화소 신호를 솎아 내여서 프레임 레이트를 향상시킨 경우, 각 화소의 노광량이 감소하고, 신호량이 작아지기 때문에, S/N의 저하가 일어난다.
그 해결책으로서, 일본 특개2005-278135호(특허 문헌 1)에서는, 솎아 내여지는 화소 신호를 가산함에 의해, S/N의 저하를 막고 있다.
도 1은, 특허 문헌 1에 나타나는 화소 신호의 가산부를 구비한 고체 촬상 장치로서의 CMOS 이미지 센서의 구성례를 도시하는 도면이다.
이 고체 촬상 장치(10)에서는, 화소 어레이부(11)의 화소(PXL)에 의해 센서에 입사된 빛을 광전 변환하고, 전기 신호로 변환한다. 이 화소(PXL)는, 행 주사 회로(12)에 의해, 행 선택선(13)을 선택하고, 판독 행의 화소(PXL-xy)를 선택한다.
그 선택된 1행분의 신호를 수직 신호선(14)에 의해, 각 열마다 설치된 칼럼 처리부(15)에 전송한다.
칼럼 처리부(15)의 내부의 비교기(15-1)에서는, 램프형상의 참조 신호를 생성하는 참조 신호 생성 회로(DAC)(16)로부터의 신호와 비교하여, 입력 신호의 크기에 응한 시간에 의해, 출력이 반전된다. 또한, 비교기(15-1)의 입력측에는 오토-제로(auto-zero)나 CDS를 위한 커패시터(C1, C2)가 접속된다.
그 반전까지의 시간을 카운터(15-2)에 의해 계측함에 의해, 디지털값을 생성한다.
또한, 열 주사 회로(17)에 의해, 각 열에서 처리된 칼럼 처리부(15)의 디지털 신호를 수평 출력선(18)에 의해, 신호 처리부(19)에 전송하고, 가/감산 처리나 데이터의 재배열을 행하여, 출력(20)에 나오게 된다.
이상의 동작의 각 동작 타이밍은 타이밍 제어 회로(21)에 의해 제어된다.
고체 촬상 장치(10)에서, 고속 촬상을 행하는 경우에는, 행 주사 회로(12)에서 선택하는 행을 솎아 내여서 선택함에 의해, 최종적으로 출력(20)에 보내지는 프레임당의 데이터량을 적게 한다.
신호 처리부(19)에서 출력할 수 있는 데이터 레이트에는 제한이 있기 때문에, 데이터량을 줄임에 의해, 프레임 레이트를 향상시킬 수 있다.
단, 프레임 레이트를 향상시키면 화소(PXL)에 축적되는 신호량은 감소하여 버려, S/N은 나빠져 버린다. 특히, 근래의 미세 화소에서는 이 감도 저하가 문제가 된다.
그래서, 고체 촬상 장치(10)에서는, 솎아낸 화소를 가산함에 의해, 신호량을 크게 하여, S/N의 저하를 막고 있다.
가산부로서 다른 구성을 갖는 고체 촬상 장치가 일본 특개2009-212621호(특허 문헌 2)에 개시되어 있다.
도 2는, 특허 문헌 2에 나타나는 화소 신호의 가산부를 구비한 고체 촬상 장치로서의 CMOS 이미지 센서의 구성례를 도시하는 도면이다.
이 고체 촬상 장치(10A)는, 카운터(15-2)를 구동 모드에 따라서 각각 라인마다 선택적으로 리셋하는지의 여부가 결정되는 타이밍 제어가 이루어지고 있다. 고체 촬상 장치(10A)는, 또한, DAC(16)의 출력인 참조 신호의 RAMP형상의 슬로프의 기울기를 변화되도록 분주기를 갖고 있다.
고체 촬상 장치(10A)에서는, 가산을 행하는 방법으로서, 이하의 가산을 행한다.
고체 촬상 장치(10A)는, 1화소째로부터의 신호를 수직 신호선(14)을 경유하여 칼럼 처리부(15a, 15b)에서 받은 때에, 카운터(15-2)를 리셋하는 일 없이, 1화소째의 값을 보존한 상태에서, 다시 2화소째의 값을 계속해서 카운트함으로써, 가산을 행한다.
이 방법에서는, 신호 처리부(19)에 수평 전송되는 데이터량이 적어지기 때문에, 수평 전송 시간이 율속(律速)하고 있는 판독 모드에서도 고속화를 기대할 수 있다. 또한, 2화소째로부터의 가산일 때에 DAC 클록을 분주해 RAMP형상의 참조 신호의 슬로프를 바꿈에 의해, 1화소째와 2화소째의 무게 부여를 바꿀 수 있다.
단순하게 화소 가산을 행할 때에는, 색에 따라 신호의 중심(重心)이 고르지 못하게 됨에 의해, 위색(僞色)이 발생하지만, 이 무게 부여를 조정함에 의해, 위색을 억제할 수도 있다.
일본 특개2005-278135호 공보 일본 특개2009-212621호 공보
그러나, 특허 문헌 1에 개시된 기술에서는, 모든 화소를 선택하고, 칼럼 처리부에서의 AD 변환 및 수평 전송은 솎아냄 없는 동작과 마찬가지로 행하고 있다.
그 때문에, 이들 A/D 변환 시간, 수평 전송 시간이 율속하고 있는 판독 모드에서는, 고속화할 수가 없다.
또한, 특허 문헌 2에 개시되어 있는 기술에서는, 최종적으로 출력되는 데이터 신호량은 솎아낸 것과 같이 되지만, 실제의 화소의 판독은 솎아냄 없음과 마찬가지로 행하고 있다.
즉, AD 변환의 회수는 솎아냄 없음과 솎아냄 가산에서는 결국 같게 되어 있다. 그 때문에, 현재상태의 대부분의 센서에서 AD 기간이 프레임 레이트에 율속하고 있는 상황에서는, 가산을 행하여도 고속화에 기여할 수가 없다.
본 발명은, 고속 촬상이나 S/N 향상을 위해, 화소 신호를 가산하여 판독하는 경우에 있어서, AD 변환의 회수를 줄이는 것이 가능해지고, 그 결과로서, 회로의 저소비 전력화나 더한층의 고속 촬상을 실현하는 것이 가능한 고체 촬상 장치 및 카메라 시스템을 제공하는 것에 있다.
본 발명의 실시예인 고체 촬상 장치는, 광전 변환 소자를 포함하는 단위 화소가 행렬형상으로 배열되고, 당해 화소 배열의 1열에 대해 복수의 열 신호선이 배선되고, 당해 복수의 열 신호선에, 화소가 위치하는 행에 응하여 규칙적으로 접속되어 있는 화소 어레이부와, 상기 화소 어레이부로부터 복수의 화소 단위로 화소 신호의 판독을 행하여, 판독 신호에 대해 칼럼 단위로 칼럼 처리를 행하는 칼럼 처리부를 포함하는 화소 신호 판독부를 가지며, 상기 화소 신호 판독부는, 하나의 상기 칼럼 처리부의 입력에 대해, 병렬로 접속된 복수의 커패시터를 통하여, 당해 칼럼에 대응하는 열에 배선된 하나 또는 복수의 상기 열 신호선을 접속 가능한 칼럼 입력부를 포함하고, 상기 칼럼 입력부는, 상기 복수의 커패시터와 칼럼에 대응하는 복수의 열 신호선과의 접속 상태를 변경 가능한 스위치를 포함한다.
본 발명의 다른 실시예인 카메라 시스템은, 고체 촬상 장치와, 상기 고체 촬상 장치에 피사체상을 결상하는 광학계를 가지며, 상기 고체 촬상 장치는, 광전 변환 소자를 포함하는 단위 화소가 행렬형상으로 배열되고, 당해 화소 배열의 1열에 대해 복수의 열 신호선이 배선되고, 당해 복수의 열 신호선에, 화소가 위치하는 행에 응하여 규칙적으로 접속되어 있는 화소 어레이부와, 상기 화소 어레이부로부터 복수의 화소 단위로 화소 신호의 판독을 행하여, 판독 신호에 대해 칼럼 단위로 칼럼 처리를 행하는 칼럼 처리부를 포함하는 화소 신호 판독부를 가지며, 상기 화소 신호 판독부는, 하나의 상기 칼럼 처리부의 입력에 대해, 병렬로 접속된 복수의 커패시터를 통하여, 당해 칼럼에 대응하는 열에 배선된 하나 또는 복수의 상기 열 신호선을 접속 가능한 칼럼 입력부를 포함하고, 상기 칼럼 입력부는, 상기 복수의 커패시터와 칼럼에 대응하는 복수의 열 신호선과의 접속 상태를 변경 가능한 스위치를 포함한다.
본 발명에 의하면, 고속 촬상이나 S/N 향상을 위해, 화소 신호를 가산하여 판독하는 경우에 있어서, A/D 변환의 회수를 줄이는 것이 가능해지고, 그 결과로서, 회로의 저소비 전력화나 더한층의 고속 촬상을 실현할 수 있다.
도 1은 특허 문헌 1에 나타나는 화소 신호의 가산부를 구비한 고체 촬상 장치의 구성례를 도시하는 도면.
도 2는 특허 문헌 2에 나타나는 화소 신호의 가산부를 구비한 고체 촬상 장치의 구성례를 도시하는 도면.
도 3은 본 실시 형태에 관한 열병렬 ADC 탑재 고체 촬상 장치(CMOS 이미지 센서)의 구성례를 도시하는 블록도.
도 4는 제 1의 실시 형태에 관한 열병렬 ADC 탑재 고체 촬상 장치(CMOS 이미지 센서)에서의 ADC군을 보다 구체적으로 도시하는 도면.
도 5는 본 실시 형태에 관한 4개의 트랜지스터로 구성되는 CMOS 이미지 센서의 화소의 한 예를 도시하는 도면.
도 6의 A 및 B는 용량을 이용한 아날로그 가산에 관해 원리를 보다 구체적으로 설명하기 위한 도면.
도 7은 본 실시 형태에 관한 칼럼 입력부의 제 1의 구체례를 도시하는 도면으로서, 도 4의 칼럼 입력부를 보다 구체적으로 도시하는 도면.
도 8은 도 7의 칼럼 입력부의 전화소 판독시와 1대1의 가산 판독시의 2개의 스위치에 의한 아날로그 신호의 선택 전환 상태를 나타내는 표.
도 9는 도 7의 칼럼 입력부의 전화소 판독시의 타이밍 차트.
도 10은 도 7의 칼럼 입력부의 1대1 가산 판독시의 타이밍 차트.
도 11은 본 실시 형태에 관한 칼럼 입력부의 제 2의 구체례를 도시하는 도면으로서, 2개의 수직 신호선에 접속되는 커패시터가 스위치로 전환되어, 각 수직 신호선의 아날로그 신호의 가산의 무게 부여를 바꿀 수 있는 칼럼 입력부의 구성례를 도시하는 도면.
도 12는 도 11의 칼럼 입력부의 전화소 판독시, 1대1의 가산 판독시 및 1대3 가산 판독시의 4개의 스위치(SW11 내지 SW14)에 의한 아날로그 신호의 선택 전환 상태를 나타내는 표.
도 13은 도 11의 칼럼 입력부의 전화소 판독시의 타이밍 차트.
도 14는 도 11의 칼럼 입력부의 1대1 가산 판독시의 타이밍 차트.
도 15는 도 11의 칼럼 입력부의 1대3 가산 판독시의 타이밍 차트.
도 16은 본 실시 형태에 관한 칼럼 입력부의 제 3의 구체례를 도시하는 도면으로서, 도 11의 칼럼 입력부를 보다 구체적으로 도시하는 도면.
도 17은 도 16의 칼럼 입력부의 전화소 판독시의 타이밍 차트.
도 18은 도 16의 칼럼 입력부의 1대1 가산 판독시의 타이밍 차트.
도 19는 도 16의 칼럼 입력부의 1대3 가산 판독시의 타이밍 차트.
도 20은 제 2의 실시 형태에 관한 열병렬 ADC 탑재 고체 촬상 장치(CMOS 이미지 센서)를 도시하는 도면.
도 21은 본 제 1의 실시 형태에 관한 편측 칼럼 구조에서의 효과를 설명하기 위한 도면.
도 22는 도 21의 비교례로서 도시하는 도면.
도 23은 본 제 2의 실시 형태에 관한 양측 칼럼 구조에서의 효과를 설명하기 위한 도면.
도 24는 본 제 2의 실시 형태에 관한 양측 칼럼 구조에서, 각 열에 4개의 수직 신호선을 배선한 경우의 효과를 설명하기 위한 도면.
도 25는 도 23의 비교례로서 도시하는 도면.
도 26은 본 실시 형태에 관한 편측 칼럼 구조에서 2×2의 화소 공유에서의 효과를 설명하기 위한 도면.
도 27은 도 26의 비교례로서 도시하는 도면.
도 28은 본 제 2의 실시 형태에 관한 양측 칼럼 구조에서 2×2의 화소 공유에서의 효과를 설명하기 위한 제 1 도.
도 29는 본 제 2의 실시 형태에 관한 양측 칼럼 구조에서 2×2의 화소 공유에서의 효과를 설명하기 위한 제 2 도.
도 30은 본 제 2의 실시 형태에 관한 양측 칼럼 구조에서 2×2의 화소 공유에서, 각 열에 4개의 수직 신호선을 배선한 경우의 효과를 설명하기 위한 도면.
도 31은 도 28의 비교례로서 도시하는 도면.
도 32는 무게 부여 가산시의 무게 부여의 개념을 모식적으로 도시하는 제 1 도.
도 33은 무게 부여 가산시의 무게 부여의 개념을 모식적으로 도시하는 제 2 도.
도 34는 본 제 3의 실시 형태에 관한 고체 촬상 장치가 적용되는 카메라 시스템의 구성의 한 예를 도시하는 도면.
이하, 본 발명의 실시의 형태를 도면에 관련지어서 설명한다. 또한, 설명은 이하의 순서로 행한다.
1. 제 1의 실시 형태(고체 촬상 장치의 제 1의 구성례)
2. 칼럼 입력부의 구성례
3. 제 2의 실시 형태(고체 촬상 장치의 제 2의 구성례)
4. 제 3의 실시 형태(카메라 시스템의 구성례)
<1. 제 1의 실시 형태>
도 3은, 본 실시 형태에 관한 열병렬 ADC 탑재 고체 촬상 장치(CMOS 이미지 센서)의 구성례를 도시하는 블록도이다.
도 4는, 본 제 1의 실시 형태에 관한 열병렬 ADC 탑재 고체 촬상 장치(CMOS 이미지 센서)에서의 ADC군 및 그 입력단을 보다 구체적으로 도시하는 도면이다.
본 실시 형태의 고체 촬상 장치(100)는, 화소 어레이부로부터 수직 신호선을 통하여 판독된 아날로그 신호(VSL)에 대해, 아날로그 신호를 디지털 신호로 변환하는 AD 변환부나 CDS나 오토 제로(AZ) 등의 노이즈 캔슬부를 포함하는 칼럼 처리부를 열(列)마다 갖는다.
그리고, 고체 촬상 장치(100)에서, 하나의 칼럼 처리부에 대해, 복수개의 수직 신호선이, 각각 커패시터(C)를 통하여 접속되어 있고, 그 접속을 선택적으로 절단할 수 있는 스위치를 구비하고 있다.
고체 촬상 장치(100)는, 후술하는 바와 같이, 커패시터가 AZ나 CDS에 쓰여지는 커패시터와 겸용하는 것이 가능하다.
또한, 고체 촬상 장치(100)는, 커패시터의 용량치가 스위치 등에 의해 변경 가능하다.
그리고, 고체 촬상 장치(100)는, 커패시터에 의해 칼럼 처리부에 보내는 신호치를 가산하는 것이 가능하다.
또한, 고체 촬상 장치(100)는, 커패시터의 용량을 가변으로 함으로써, 가산되는 화소 신호의 무게 부여가 가능하다.
이와 같이, 본 실시 형태의 고체 촬상 장치(100)는, 고속 촬상이나 S/N 향상을 위해, 화소 신호를 가산하여 판독하는 경우에 있어서, 용량을 이용한 아날로그 가산을 행함에 의해, ADC의 회수를 줄이는 것이 가능하게 되어 있다. 그 결과로서, 회로의 저소비 전력화나 더한층의 고속 촬상을 가능하게 되어 있다.
이하, 고체 촬상 장치(100)의 전체 구성 및 각 부분의 구성, 특히 칼럼 처리부(ADC)의 비교기의 입력단의 커패시터 및 스위치의 구성례에 관해 설명한다.
*이 고체 촬상 장치(100)는, 촬상부로서의 화소 어레이부(110), 행(수직) 주사 회로(120), 열(수평) 주사 회로(130), 및 타이밍 제어 회로(140)를 갖는다.
또한, 고체 촬상 장치(100)는, 화소 신호 판독부로서의 ADC군인 칼럼 처리부군(150), 및 참조 신호(RAMP)를 생성하는 DAC(디지털-아날로그 변환 장치)(160)를 갖는다.
고체 촬상 장치(100)는, 앰프 회로(S/A)(170), 신호 처리 회로(180) 및 라인 메모리(190)를 갖는다.
이들의 구성 요소중, 화소 어레이부(110), 행 주사 회로(120), 열 주사 회로(130), 칼럼 처리부군(ADC군)(150), DAC(160), 및 앰프 회로(S/A)(170)은 아날로그 회로에 의해 구성된다.
또한, 타이밍 제어 회로(140), 신호 처리 회로(180) 및 라인 메모리(190)는 디지털 회로에 의해 구성된다.
화소 어레이부(110)는, 포토 다이오드(광전 변환 소자)와 화소 내 앰프를 포함하는 복수의 단위 화소(110A)가 m행 n열의 2차원 형상(매트릭스형상)으로 배열되어 있다.
[단위 화소의 구성례]
도 5는, 본 실시 형태에 관한 4개의 트랜지스터로 구성되는 CMOS 이미지 센서의 화소의 한 예를 도시하는 도면이다.
*이 단위 화소(110A)는, 예를 들면 포토 다이오드에 의해 형성되는 광전 변환 소자(111)를 갖고 있다.
단위 화소(110A)는, 하나의 광전 변환 소자(111)에 대해, 전송 소자로서의 전송 트랜지스터(112), 리셋 소자로서의 리셋 트랜지스터(113), 증폭 트랜지스터(114) 및 선택 트랜지스터(115)의 4트랜지스터를 능동 소자로서 갖는다.
광전 변환 소자(111)는, 입사광을 그 광량에 응한 양(量)의 전하(여기서는 전자)로 광전 변환한다.
전송 트랜지스터(112)는, 광전 변환 소자(111)와 출력 노드로서의 플로팅 디퓨전(FD)과의 사이에 접속되어 있다.
전송 트랜지스터(112)는, 전송 제어선(LTx)을 통하여 그 게이트(전송 게이트)에 구동 신호(TG)가 주어짐으로써, 광전 변환 소자인 광전 변환 소자(111)에서 광전 변환된 전자를 플로팅 디퓨전(FD)에 전송한다.
리셋 트랜지스터(113)는, 전원 라인(LVDD)과 플로팅 디퓨전(FD)과의 사이에 접속되어 있다.
리셋 트랜지스터(113)는, 리셋 제어선(LRST)을 통하여 그 게이트에 리셋 RST가 주어짐으로써, 플로팅 디퓨전(FD)의 전위를 전원 라인(LVDD)의 전위로 리셋한다.
플로팅 디퓨전(FD)에는, 증폭 트랜지스터(114)의 게이트가 접속되어 있다. 증폭 트랜지스터(114)는, 선택 트랜지스터(115)를 통하여 수직 신호선(116)에 접속되고, 화소 어레이부 외의 정전류원과 소스 폴로워(source follower)를 구성하고 있다.
그리고, 선택 제어선(LSEL)을 통하여 제어 신호(어드레스 신호 또는 선택 신호)(SEL)가 선택 트랜지스터(115)의 게이트에 주어져서, 선택 트랜지스터(115)가 온 한다.
선택 트랜지스터(115)가 온 하면, 증폭 트랜지스터(114)는 플로팅 디퓨전(FD)의 전위를 증폭하여 그 전위에 응한 전압을 수직 신호선(116)에 출력한다. 수직 신호선(116)을 통하여, 각 화소로부터 출력된 전압은, 화소 신호 판독 회로로서의 칼럼 처리부군(150)에 출력된다.
이들의 동작은, 예를 들면 전송 트랜지스터(112), 리셋 트랜지스터(113) 및 선택 트랜지스터(115)의 각 게이트가 행 단위로 접속되어 있기 때문에, 1행분의 각 화소에 관해 동시 병렬적으로 행하여진다.
화소 어레이부(110)에 배선되어 있는 리셋 제어선(LRST), 전송 제어선(LTx) 및 선택 제어선(LSEL)이 1조(組)로서 화소 배열의 각 행 단위로 배선되어 있다.
이들의 리셋 제어선(LRST), 전송 제어선(LTx) 및 선택 제어선(LSEL)는, 화소 구동부로서의 행 주사 회로(120)에 의해 구동된다.
본 실시 형태에서, 수직 신호선(116)은, 하나의 칼럼 처리부에 대해, 복수개의 수직 신호선, 도 4의 예에서는 2개씩 배선되어 있다.
즉, 도 4의 예에서는, 제 1열에 수직 신호선(116-11, 116-12)이 배선되고, 제 2 열에 수직 신호선(116-21, 116-22)이 배선되고, 마찬가지로 하여 제 n열에 수직 신호선(116-n1, 116-n2)이 배선되어 있다.
그리고, 도 4의 예에서는, 각 열의 도면 중 우측에 배선되어 있는 수직 신호선(116-11, 116-21, 116-n1)에는 홀수행의 화소(110A)가 접속되어 있다. 각 열의 도면중 우측에 배선되어 있는 수직 신호선(116-12, 116-22, 116-n2)에는 짝수행의 화소(110A)가 접속되어 있다.
고체 촬상 장치(100)는, 화소 어레이부(110)의 신호를 순차적으로 판독하기 위한 제어 회로로서 내부 클록을 생성하는 타이밍 제어 회로(140), 행 어드레스나 행 주사를 제어하는 행 주사 회로(120), 열 어드레스나 열 주사를 제어하는 열 주사 회로(130)가 배치된다.
타이밍 제어 회로(140)는, 화소 어레이부(110), 행 주사 회로(120), 열 주사 회로(130), 칼럼 처리부군(150), DAC(160), 신호 처리 회로(180), 라인 메모리(190)의 신호 처리에 필요한 타이밍 신호를 생성한다.
화소 어레이부(110)에서는, 라인 셔터를 사용한 광자 축적, 배출에 의해, 영상이나 화면 이미지를 화소행마다 광전 변환하고, 아날로그 신호(VSL)를 칼럼 처리부군(150)의 각 칼럼 처리부(151)에 출력한다.
본 실시 형태에서, 칼럼 처리부군(150)의 각 칼럼 처리부(151)의 입력단에 칼럼 입력부(152)가 배치되어 있다.
칼럼 입력부(152)에는, 복수개의 수직 신호선이, 각각 커패시터(C)를 통하여 접속되어 있고, 그 접속을 선택적으로 절단할 수 있는 스위치(SW)를 구비하고 있다.
칼럼 입력부(152)는, 고속 촬상이나 S/N 향상을 위해, 화소 신호를 가산하여 판독하는 경우에 있어서, 용량을 이용한 아날로그 가산을 행함에 의해, 칼럼 처리(AD 변환)의 회수를 줄이는 것이 가능하게 되어 있다. 그 결과로서, 고체 촬상 장치(100)는, 전체의 회로의 저소비 전력화나 더한층의 고속 촬상을 가능하게 되어 있다.
칼럼 처리부군(150)에서는, 각 칼럼 처리부에서 각각, 화소 어레이부(110)의 아날로그 출력을 DAC(160)로부터의 참조 신호(램프 신호)(RAMP)를 사용한 APGA 대응 적분형 ADC 및 디지털 CDS를 행하여, 수비트의 디지털 신호를 출력한다.
[칼럼 ADC의 구성례]
여기서, 칼럼 ADC의 기본적인 구성에 관해 설명한 후, 본 실시 형태가 특징적인 구성인 칼럼 입력부(152)의 구성에 관해 설명한다.
*본 실시 형태의 칼럼 처리부군(150)는, ADC 블록인 칼럼 처리부(ADC)(151)가 복수열 배열되어 있다.
즉, 칼럼 처리부군(150)는, k비트 디지털 신호 변환 기능을 가지며, 칼럼 입력부(152) 및 칼럼 처리부(151)마다 각 수직 신호선(열선)(116-11, 116-12 내지 116-n1, 116n2)마다 배치되고, 열병렬 ADC 블록이 구성된다.
각 칼럼 처리부(151)는, DAC(160)에 의해 생성되는 참조 신호를 계단형상으로 변화시킨 램프파형인 참조 신호(RAMP)와, 행선(行線)마다 화소로부터 수직 신호선을 경유하여 얻어지는 아날로그 신호(VSL)를 비교하는 비교기(151-1)를 갖는다.
또한, 각 칼럼 처리부(151)는, 비교 시간을 카운트하고, 카운트 결과를 보존하는 카운터 래치(카운터)(151-2)를 갖는다.
각 카운터 래치의 출력은, 예를 들면 k비트 폭의 수평 전송선(LTRF)에 접속되어 있다.
그리고, 수평 전송선(LTRF)에 대응한 k개의 앰프 회로(170) 및 신호 처리 회로(180)가 배치된다.
칼럼 처리부군(150)에서는, 수직 신호선(116)에 판독된 아날로그 신호 전위(VSL)는 칼럼마다에 배치된 비교기(151-1)에서 참조 신호(RAMP)와 비교된다.
이때, 비교기(151-1)와 마찬가지로 열마다 배치된 카운터(151-2)가 동작하고 있다.
각 칼럼 처리부(151)는, 램프파형의 어느 참조 신호(RAMP)와 카운터값이 1대1의 대응을 하면서 변화함으로써 수직 신호선(116)의 전위(아날로그 신호)(VSL)를 디지털 신호로 변환한다.
칼럼 처리부(ADC)(151)는, 참조 신호(RAMP)(전위(Vslop))의 전압의 변화를 시간의 변화로 변환하는 것이고, 그 시간을 어느 주기(클록)로 셈함으로써 디지털값으로 변환한다.
아날로그 신호(VSL)와 참조 신호(RAMP)(Vslop)가 교차한 때, 비교기(151-1)의 출력이 반전하고, 카운터(151-2)의 입력 클록을 정지하고, 또는, 입력을 정지하고 있던 클록을 카운터(151-2)에 입력하여, A/D 변환을 완료시킨다.
이상의 A/D 변환 기간 종료 후, 열 주사 회로(130)에 의해, 카운터 래치(151-2)에 보존된 데이터가, 수평 전송선(LTRF)에 전송되고, 앰프(170)를 경유하여 신호 처리 회로(180)에 입력되고, 소정의 신호 처리에 의해 2차원 화상이 생성된다.
열 주사 회로(130)에서는, 전송 속도의 확보를 위해 수채널 동시 병렬 전송을 행한다.
타이밍 제어 회로(140)에서는, 화소 어레이부(110), 칼럼 처리부군(150) 등의 각 블록에서의 신호 처리에 필요한 타이밍을 작성하고 있다.
후단의 신호 처리 회로(180)에서는, 라인 메모리(190) 내에 격납된 신호로부터 종선(縱線) 결함이나 점 결함의 보정, 신호의 클램프 처리를 행하거나, 패럴렐-시리얼 변환, 압축, 부호화, 가산, 평균, 간헐동작 등 디지털 신호 처리를 행한다.
라인 메모리(190)에는, 화소행마다 송신되는 디지털 신호가 격납된다.
본 실시 형태의 고체 촬상 장치(100)에서는, 신호 처리 회로(180)의 디지털 출력이 ISP나 베이스밴드(baseband) LSI의 입력으로서 송신된다.
<2. 칼럼 입력부(152)의 구성례>
도 4의 예에서는, 각 칼럼 입력부(152)는, 제 1의 커패시터(C11, C12), 제 2의 커패시터(C21, C22) 및 스위치(SW11, SW12)를 포함하여 구성되어 있다.
본 실시 형태에서는, 제 1의 커패시터와 제 2의 커패시터의 수는 동수이다.
각 칼럼 입력부(152)는, 대응하는 칼럼 처리부(151)의 비교기(151-1)의 신호(VSL)의 입력 단자측에 커패시터(C11)의 제 1 단자 및 커패시터(C12)의 제 1 단자가 병렬로 접속되어 있다.
커패시터(C11)의 제 2 단자는 스위치(SW11)를 통하여 대응하는 열의 도면 중 좌측의 수직 신호선(116-11 내지 116-n1)에 접속되어 있다.
커패시터(C21)의 제 2 단자는 스위치(SW12)를 통하여 대응하는 열의 도면 중 우측의 수직 신호선(116-12 내지 116-n2)에 접속되어 있다.
각 칼럼 입력부(152)는, 비교기(151-1)의 참조 신호(RAMP)의 입력 단자측에 커패시터(C21)의 제 1 단자 및 커패시터(C22)의 제 1 단자가 접속되어 있다.
커패시터(C21)의 제 2 단자 및 커패시터(C22)의 제 2 단자는, 참조 신호(RAMP)의 공급 라인(LRAMP)에 공통으로 접속되어 있다.
이와 같이, 본 실시 형태에서는, 화소로부터의 신호를 전하는 수직 신호선을 1칼럼당 2개 갖고 있고, 각각이 칼럼 입력부(152)에서 커패시터를 통하여 접속되고, 비교기(151-1)에 입력되고 있다.
스위치(SW11, SW12)는, 전화소(全畵素) 판독시, 1대1 가산시(또는 1대3 가산시 등)에 의해 적절히 선택적으로 온/오프 된다.
칼럼 입력부(152)는, 고속 촬상이나 S/N 향상을 위해, 화소 신호를 가산하여 판독하는 경우에 있어서, 용량을 이용한 아날로그 가산을 조합시킴에 의해, AD 변환의 회수를 줄이는 것이 가능하게 되어 있다. 칼럼 입력부(152)는, 그 결과로서, 고체 촬상 장치(100)의 회로의 저소비 전력화나 더한층의 고속 촬상을 실현시키고 있다.
[용량을 이용한 아날로그 가산의 원리]
도 6의 A 및 B는, 용량을 이용한 아날로그 가산에 관해 원리를 보다 구체적으로 설명하기 위한 도면이다.
도 6의 A 및 B에서, 입력 단자(T1 및 T2)는 커패시터(C11 및 C12)를 통하여 출력 단자(T3)에 접속되어 있다.
입력 단자(T1)에 입력 전압 신호(Vin1), 입력 단자(T2)에 입력 전압 신호(Vin2)에 전압 신호가 가해지면 출력 단자(T3)에는 출력 전압 신호(Vout)가 생긴다.
그 출력 전압(Vout)은 다음 식으로 표시된다. 여기서, C1은 커패시터(C11)의 용량치를, C2는 커패시터(C12)의 용량치를 나타내고 있다.
도 6의 A는 초기 상태의 용량 가산 동작을, 도 6의 B는 신호 변화 후의 용량 가산 동작을 설명하기 위한 도면이다.
도 6의 A의 초기 상태에서 커패시터(C11, C12)에 축적되어 있는 전하(Q1, Q2)는 다음 식으로 주어진다.
[수식 1]
Q1=C1(Vin1-Vout)
Q2=C2(Vin2-Vout)
도 6의 B와 같이, 신호가 변화한 후에 커패시터(C11, C12)에 축적되어 있는 전하(Q1', Q2')는 다음 식으로 주어진다.
[수식 2]
Q1'=C1{(Vin1+△Vin1)-(Vout+△Vout)}
Q2'=C2{(Vin2+△Vin2)-(Vout+△Vout)}
전하 보존의 법칙에 의해 Q1+Q2=Q1'+Q2'의 관계가 성립되기 때문에, 상기한 4식으로부터 다음 식을 얻을 수 있다.
[수식 3]
△Vout=1/(C1+C2)×(C1△Vin1+C2△Vin2)
이에 의해 용량비에 의해 가산의 무게 부여를 할 수 있다.
(i) 1:1 가산인 경우, C1=C2라고 하면, 다음과 같이 된다.
[수식 4]
△Vout=1/2×(△Vin1+△ViN2)
(ⅱ) 1:3 가산인 경우, C1=3C2라고 하면, 다음과 같이 된다.
[수식 8]
△Vout=1/4×(3△Vin1+△Vin2)
또한, 출력 전압(Vout)이 단순한 가산이 아니라, 용량치에 응한 가중평균(加重平均)으로 되어 있는 것에도 주목이 필요하다. 가산 전과 가산 후의 신호치의 최대치는 변하지 않고, 후단의 신호 처리 회로의 다이내믹 레인지의 변경을 필요로 하지 않는다.
이 용량에 의한 아날로그 가산을 ADC인 칼럼 처리부(151)의 전(前)(입력단)에 이용한 구성도가 도 4 및 도 7에 도시하는 칼럼 입력부(152)이다.
*[칼럼 입력부의 제 1의 구체례]
도 7은, 본 실시 형태에 관한 칼럼 입력부의 제 1의 구체례를 도시하는 도면으로서, 도 4의 칼럼 입력부를 보다 구체적으로 도시하는 도면이다.
여기서는, 제 1열을 예로 설명한다.
도 7에서, 칼럼 입력부(152A)는, 스위치(SW11, SW11), 제 1의 커패시터(C11, C12), 제 2의 커패시터(C21, C22) 및 노드(ND11 내지 ND15, ND21, ND22)를 포함하여 구성되어 있다.
노드(ND11)는 아날로그 신호(VSL1)가 판독되는 수직 신호선(116-11)에 접속되고, 노드(ND12)는 아날로그 신호(VSL2)가 판독되는 신호선(116-12)에 접속되어 있다.
노드(ND13)는 비교기(151-1)의 신호(VLS)의 입력 단자측 및 커패시터(C11)의 제 1 단자측 및 커패시터(C12)의 제 1 단자측에 접속되어 있다.
노드(ND14)는 커패시터(C11)의 제 2 단자측에 접속되고, 노드(ND15)는 커패시터(C12)의 제 2 단자측에 접속되어 있다.
노드(ND21)는 참조 신호(RAMP)의 공급 라인(LRAM) 및 커패시터(C21)의 제 2 단자측 및 커패시터(C22)의 제 2 단자측에 접속되어 있다.
노드(ND22)는 비교기(151-1)의 참조 신호(RAMP)의 입력 단자측 및 커패시터(C21)의 제 1 단자측 및 커패시터(C22)의 제 1 단자측에 접속되어 있다.
스위치(SW11)는, 전환 신호(VSLSW1)에 응하여 노드(ND14)를 노드(N11) 또는 노드(ND12)의 어느 한쪽에 접속한다.
즉, 스위치(SW11)는, 전환 신호(VSLSW1)에 응하여, 커패시터(C11)를, 수직 신호선(116-11) 또는 수직 신호선(116-12)의 어느 한쪽에 선택적으로 접속할 수 있다.
스위치(SW12)는, 전환 신호(VSLSW2)에 응하여 노드(ND15)를 노드(N11) 또는 노드(ND12)의 어느 한쪽에 접속한다.
즉, 스위치(SW12)는, 전환 신호(VSLSW2)에 응하여, 커패시터(C12)를, 아날로그 신호(VSL1)가 판독되는 수직 신호선(116-11) 또는 아날로그 신호(VSL2)가 판독되는 수직 신호선(116-12)의 어느 한쪽에 선택적으로 접속할 수 있다.
또한, 여기서는 한 예로서, 스위치(SW11)는, 전환 신호(VSLSW1)가 하이 레벨일 때는, 커패시터(C11)를 수직 신호선(116-11)에 접속하고, 커패시터(C11)를 로우 레벨일 때는 수직 신호선(116-12)에 접속한다.
마찬가지로, 스위치(SW12)는, 전환 신호(VSLSW2)가 하이 레벨일 때는, 커패시터(C12)를 수직 신호선(116-11)에 접속하고, 로우 레벨일 때는 커패시터(C12)를 수직 신호선(116-12)에 접속한다.
여기서, 도 7의 칼럼 입력부(152A)에서의 전화소 판독시와 1대1의 가산 판독시의 동작에 관해 설명한다.
도 8은, 도 7의 칼럼 입력부의 전화소 판독시와 1대1의 가산 판독시의 2개의 스위치(SW11, SW12)에 의한 아날로그 신호의 선택 전환 상태를 도시하는 도면이다.
도 9는, 도 7의 칼럼 입력부의 전화소 판독시의 타이밍 차트이다.
도 10은, 도 7의 칼럼 입력부의 1대1 가산 판독시의 타이밍 차트이다.
도 9 및 도 10에서, HSYNC는 수평 동기 신호를 나타낸다.
전화소 판독시는, 전환 신호(VSLSW1 및 VSLSW2)가 수평 동기 신호(HSYNC)에 동기하여 같은 레벨로 전환된다.
*도 9에 도시하는 바와 같이, 전환 신호(VSLSW1 및 VSLSW2)가 수평 동기 신호(HSYNC)에 동기하여 같은 하이 레벨로 설정된다.
이에 의해, 커패시터(C11 및 C12)는 수직 신호선(116-11)에 접속되어, 수직 신호선(116-11)에 판독된 아날로그 신호(VSL1)가 커패시터(C11과 C12)의 병렬 커패시터를 통하여, 비교기(151-1)의 판독 신호의 입력 단자에 입력된다.
다음에, 도 9에 도시하는 바와 같이, 전환 신호(VSLSW1 및 VSLSW2)가 수평 동기 신호(HYS/NC)에 동기하여 같은 로우 하이 레벨로 전환된다.
이에 의해, 커패시터(C11 및 C12)는 수직 신호선(116-12)에 접속되어, 수직 신호선(116-12)에 판독된 아날로그 신호(VSL2)가 커패시터(C11과 C12)의 병렬 커패시터를 통하여, 비교기(151-1)의 판독 신호의 입력 단자에 입력된다.
1대1 가산 판독시는, 전환 신호(VSLSW1)가 하이 레벨로 고정되고, VSLSW2가 수평 동기 신호(HSYNC)에 동기하여 로우 레벨로 고정된다.
이에 의해, 커패시터(C11)는 수직 신호선(116-11)에 접속되고, 커패시터(C12)는 수직 신호선(116-112)에 접속된다.
그 결과, 수직 신호선(116-11)에 판독된 아날로그 신호(VSL1)가 커패시터(C11)를 통하여, 수직 신호선(116-12)에 판독된 아날로그 신호(VSL2)가 커패시터를 통하여 노드(ND13)에 공급되고, 아날로그 용량 가산된다. 아날로그 용량 가산 결과는 용량치에 응한 가중평균이 되어 있고, 비교기(151-1)의 판독 신호의 입력 단자에 입력된다.
[칼럼 입력부의 제 2의 구체례]
*다음에, 2개의 수직 신호선에 접속되는 커패시터가 스위치로 전환되어, 수직 신호선(116-11)의 아날로그 신호(VSL1)와 수직 신호선(116-12)의 아날로그 신호(VSL2)의 가산의 무게 부여를 바꿀 수 있는 칼럼 입력부의 구성을 제 2의 구체례로서 설명한다.
도 11은, 본 실시 형태에 관한 칼럼 입력부의 제 2의 구체례를 도시하는 도면으로서, 2개의 수직 신호선에 접속되는 커패시터가 스위치로 전환되어, 각 수직 신호선의 아날로그 신호의 가산의 무게 부여를 바꿀 수 있는 칼럼 입력부의 구성례를 도시하는 도면이다.
여기서도, 제 1열을 예로 설명한다.
도 11의 칼럼 입력부(152B)는, 적어도 전화소 판독, 1대1 가산 판독, 1대3 가산 판독이 가능하도록 구성되어 있다.
*도 11의 칼럼 입력부(152B)는, 아날로그 신호측, 참조 신호측 함께 4개씩의 제 1의 커패시터(C11 내지 C14), 제 2의 커패시터(C21 내지 C24) 및 4개의 스위치(SW11 내지 SW14)를 갖는다.
또한, 도 11에서는, 이해를 용이하게 하기 위해, 도 7과 동일 구성 부분은 동일 부호로써 나타내고 있다.
도 11의 칼럼 입력부(152B)는, 스위치(SW11 내지 SW14), 제 1의 커패시터(C11 내지 C14), 제 2의 커패시터(C21 내지 C24) 및 노드(ND11 내지 ND17, ND21, ND22)를 포함하여 구성되어 있다.
노드(ND11)는 아날로그 신호(VSL1)가 판독되는 수직 신호선(116-11)에 접속되고, 노드(ND12)는 아날로그 신호(VSL2)가 판독되는 신호선(116-12)에 접속되어 있다.
노드(ND13)는 비교기(151-1)의 신호(VLS)의 입력 단자측 및 노드(ND13)에 대해 병렬로 접속된 커패시터(C11 내지 C14)의 제 1 단자측에 접속되어 있다.
노드(ND14)는 커패시터(C11)의 제 2 단자측에 접속되고, 노드(ND15)는 커패시터(C12)의 제 2 단자측에 접속되어 있다.
노드(ND16)는 커패시터(C13)의 제 2 단자측에 접속되고, 노드(ND17)는 커패시터(C14)의 제 2 단자측에 접속되어 있다.
노드(ND21)는 참조 신호(RAMP)의 공급 라인(LRAM) 및 노드(ND21과 ND22) 사이에 병렬로 접속된 커패시터(C21 내지 C24)의 제 2 단자측에 접속되어 있다.
노드(ND22)는 비교기(151-1)의 참조 신호(RAMP)의 입력 단자측 및 커패시터(C21 내지 C24)의 제 1 단자측에 접속되어 있다.
스위치(SW11)는, 전환 신호(VSLSW1)에 응하여 노드(ND14)를 노드(N11) 또는 노드(ND12)의 어느 한쪽에 접속한다.
즉, 스위치(SW11)는, 전환 신호(VSLSW1)에 응하여, 커패시터(C11)를, 수직 신호선(116-11) 또는 수직 신호선(116-12)의 어느 한쪽에 선택적으로 접속할 수 있다.
스위치(SW12)는, 전환 신호(VSLSW2)에 응하여 노드(ND15)를 노드(N11) 또는 노드(ND12)의 어느 한쪽에 접속한다.
즉, 스위치(SW12)는, 전환 신호(VSLSW2)에 응하여, 커패시터(C12)를, 아날로그 신호(VSL1)가 판독되는 수직 신호선(116-11) 또는 아날로그 신호(VSL2)가 판독되는 수직 신호선(116-12)의 어느 한쪽에 선택적으로 접속할 수 있다.
스위치(SW13)는, 전환 신호(VSLSW3)에 응하여 노드(ND16)를 노드(N11) 또는 노드(ND12)의 어느 한쪽에 접속한다.
즉, 스위치(SW13)는, 전환 신호(VSLSW3)에 응하여, 커패시터(C13)를, 아날로그 신호(VSL1)가 판독되는 수직 신호선(116-11) 또는 아날로그 신호(VSL2)가 판독되는 수직 신호선(116-12)의 어느 한쪽에 선택적으로 접속할 수 있다.
스위치(SW14)는, 전환 신호(VSLSW4)에 응하여 노드(ND17)를 노드(N11) 또는 노드(ND12)의 어느 한쪽에 접속한다.
즉, 스위치(SW14)는, 전환 신호(VSLSW4)에 응하여, 커패시터(C14)를, 아날로그 신호(VSL1)가 판독되는 수직 신호선(116-11) 또는 아날로그 신호(VSL2)가 판독되는 수직 신호선(116-12)의 어느 한쪽에 선택적으로 접속할 수 있다.
또한, 여기서는 한 예로서, 스위치(SW11)는, 전환 신호(VSLSW1)가 하이 레벨일 때는, 커패시터(C11)를 수직 신호선(116-11)에 접속하고, 커패시터(C11)를 로우 레벨일 때는 수직 신호선(116-12)에 접속한다.
마찬가지로, 스위치(SW12)는, 전환 신호(VSLSW2)가 하이 레벨일 때는, 커패시터(C12)를 수직 신호선(116-11)에 접속하고, 로우 레벨일 때는 커패시터(C12)를 수직 신호선(116-12)에 접속한다.
스위치(SW13)는, 전환 신호(VSLSW3)가 하이 레벨일 때는, 커패시터(C13)를 수직 신호선(116-11)에 접속하고, 로우 레벨일 때는 커패시터(C13)를 수직 신호선(116-12)에 접속한다.
스위치(SW14)는, 전환 신호(VSLSW4)가 하이 레벨일 때는, 커패시터(C14)를 수직 신호선(116-11)에 접속하고, 로우 레벨일 때는 커패시터(C14)를 수직 신호선(116-12)에 접속한다.
여기서, 도 12의 칼럼 입력부(152B)에서의 전화소 판독시, 1대1의 가산 판독시 및 1대3 가산 판독시의 동작에 관해 설명한다.
도 12는, 도 11의 칼럼 입력부의 전화소 판독시, 1대1의 가산 판독시, 및 1대3 가산 판독시의 4개의 스위치(SW11 내지 SW14)에 의한 아날로그 신호의 선택 전환 상태를 나타내는 표이다.
도 13은, 도 12의 칼럼 입력부의 전화소 판독시의 타이밍 차트이다.
도 14는, 도 12의 칼럼 입력부의 1대1 가산 판독시의 타이밍 차트이다.
도 15는, 도 12의 칼럼 입력부의 1대3 가산 판독시의 타이밍 차트이다.
전화소 판독시는, 도 12 및 도 13에 도시하는 바와 같이, 전환 신호(VSLSW1 내지 VSLSW4)가 수평 동기 신호(HSYNC)에 동기하여 같은 레벨로 전환된다.
예를 들면, 전환 신호(VSLSW1 내지 VSLSW4)가 수평 동기 신호(HSYNC)에 동기하여 같은 하이 레벨로 설정된다.
이에 의해, 커패시터(C11 내지 C14)는 수직 신호선(116-11)에 접속되어, 수직 신호선(116-11)에 판독된 아날로그 신호(VSL1)가 커패시터(C11 내지 C14)의 병렬 커패시터를 통하여, 비교기(151-1)의 판독 신호의 입력 단자에 입력된다.
다음에, 전환 신호(VSLSW1 내지 VSLSW4)가 수평 동기 신호(HSYNC)에 동기하여 같은 로우 레벨로 전환된다.
이에 의해, 커패시터(C11 내지 C14)는 수직 신호선(116-12)에 접속되어, 수직 신호선(116-12)에 판독된 아날로그 신호(VSL2)가 커패시터(C11 내지 C14)의 병렬 커패시터를 통하여, 비교기(151-1)의 판독 신호의 입력 단자에 입력된다.
1대1 가산 판독시는, 도 12 및 도 14에 도시하는 바와 같이, 전환 신호(VSLSW1 및 VSLSW3)가 수평 동기 신호(HYNC)의 하이 레벨로 고정되고, 전환 신호(VSLSW2 및 VSLSW4)가 수평 동기 신호(HSYNC)에 동기하여 로우 레벨로 고정된다.
이에 의해, 커패시터(C11 및 C13)는 수직 신호선(116-11)에 접속되고, 커패시터(C12 및 C14)는 수직 신호선(116-112)에 접속된다.
그 결과, 수직 신호선(116-11)에 판독된 아날로그 신호(VSL1)가 커패시터(C11, C13)를 이용하여, 수직 신호선(116-12)에 판독된 아날로그 신호(VSL2)가 커패시터(C12, C14)를 이용하여 노드(ND13)에 공급되어 아날로그 용량 가산된다. 아날로그 용량 가산 결과는 용량치에 응한 가중평균이 되어 있고, 비교기(151-1)의 판독 신호의 입력 단자에 입력된다.
1대3 가산 판독시는, 도 12 및 도 15에 도시하는 바와 같이, 전환 신호(VSLSW1)가 수평 동기 신호(HYNC)의 하이 레벨로 고정되고, 전환 신호(VSLSW2)가 수평 동기 신호(HSYNC)에 동기하여 로우 레벨로 고정된다.
이에 의해, 커패시터(C11)는 수직 신호선(116-11)에 접속되고, 커패시터(C12)는 수직 신호선(116-112)에 접속된다.
또한, 전환 신호(VSLSW3, VSLSW4)가 수평 동기 신호(HSYNC)에 동기하여 같은 레벨로 전환된다.
예를 들면, 전환 신호(VSLSW3, VSLSW4)가 수평 동기 신호(HSYNC)에 동기하여 같은 하이 레벨로 설정된다.
이에 의해, 커패시터(C13, C14)는 수직 신호선(116-11)에 접속된다.
그 결과, 수직 신호선(116-11)에 판독된 아날로그 신호(VSL1)가 커패시터(C11, C13, C14)를 통하여, 수직 신호선(116-12)에 판독된 아날로그 신호(VSL2)가 커패시터(C12)를 이용하여 노드(ND13)에 공급되어 아날로그 용량 가산된다.
아날로그 용량 가산 결과는 용량치에 응한 가중평균이 되어 있고, 비교기(151-1)의 판독 신호의 입력 단자에 입력된다.
다음에, 전환 신호(VSLSW3, VSLSW4)가 수평 동기 신호(HSYNC)에 동기하여 같은 로우 레벨로 전환된다.
이에 의해, 커패시터(C13, C14)는 수직 신호선(116-12)에 접속된다.
그 결과, 수직 신호선(116-11)에 판독된 아날로그 신호(VSL1)가 커패시터(C11)를 이용하여, 수직 신호선(116-12)에 판독된 아날로그 신호(VSL2)가 커패시터(C12, C13, C14)를 이용하여 노드(ND13)에 공급되어 아날로그 용량 가산된다.
아날로그 용량 가산 결과는 용량치에 응한 가중평균이 되어 있고, 비교기(151-1)의 판독 신호의 입력 단자에 입력된다.
[칼럼 입력부의 구체적 회로도예]
다음에, 도 11의 칼럼 입력부의 더욱 구체적인 회로도의 예에 관해 설명한다.
도 16은, 본 실시 형태에 관한 칼럼 입력부의 제 3의 구체례를 도시하는 도면으로서, 도 12의 칼럼 입력부를 보다 구체적으로 도시하는 도면이다.
도 16에서는, 참조 신호(RAMP)의 입력부에 관해서는 생략하고 있다.
여기서도, 제 1열을 예로 설명한다.
도 16의 칼럼 입력부(152C)는, 적어도 전화소 판독, 1대1 가산 판독, 1대3 가산 판독이 가능하도록 구성되어 있다. 도 16의 칼럼 입력부(152C)는, 아날로그 신호측, 참조 신호측 함께 4개씩의 제 1의 커패시터(C11 내지 C14), 제 2의 커패시터(C21 내지 C24) 및 5개의 스위치(SW11C 내지 SW15C)를 갖는다.
그리고, 도 16에서는, 이해를 용이하게 하기 위해, 도 11과 동일 구성 부분은 동일 부호로써 나타내고 있다.
도 16의 칼럼 입력부(152C)는, 스위치(SW11C 내지 SW15C), 스위치(SW16, SW17), 커패시터(C11 내지 C14, C21 내지 C24) 및 노드(ND11 내지 ND17, ND21, ND22)를 포함하여 구성되어 있다.
단, 칼럼 입력부(152C)는, 스위치(SW11C 내지 SW15C)가 전송 게이트(CMOS 스위치)에 의해 형성되고, 그 접속 형태는 도 11과 다른 부분이 있다.
노드(ND11)는 아날로그 신호(VSL1)가 판독되는 수직 신호선(116-11)에 접속되고, 노드(ND12)는 아날로그 신호(VSL2)가 판독되는 신호선(116-12)에 접속되어 있다.
노드(ND13)는 비교기(151-1)의 신호(VLS)의 입력 단자측, 및, 노드(ND13)에 대해 병렬로 접속되는 커패시터(C11 내지 C14)의 제 1 단자측에 접속되어 있다.
노드(ND14)는 커패시터(C11)의 제 2 단자측에 접속되고, 노드(ND15)는 커패시터(C12)의 제 2 단자측에 접속되어 있다.
노드(ND16)는 커패시터(C13)의 제 2 단자측에 접속되고, 노드(ND17)는 커패시터(C14)의 제 2 단자측에 접속되어 있다.
스위치(SW11C)는, 전환 신호(VSLCUTSW1) 및 그 반전 신호(X_VSLCUTSW1)(X는 반전을 나타낸다)에 응하여 노드(ND14)를 노드(N11)에 선택적으로 접속한다.
스위치(SW11C)는, n채널 MOS(NMOS)트랜지스터(NT11)와 p채널 MOS(PMOS)트랜지스터(PT11)의 소스 및 드레인을 서로 접속한 2개의 단자를 갖는 전송 게이트에 의해 형성되어 있다.
스위치(SW11C)의 한쪽의 단자가 노드(ND11)에 접속되고, 다른 쪽의 단자가 노드(ND14)에 접속되어 있다.
스위치(SW11C)는, 전송 게이트를 형성하는 NMOS 트랜지스터(NT11)의 게이트에 전환 신호(VSLCUTSW1)가 공급되고, PMOS 트랜지스터(PT11)의 게이트에 전환 신호(VSLSW1)의 반전 신호(X_VSLCUTSW1)가 공급된다.
스위치(SW11C)는, 전환 신호(VSLCUTSW1)가 하이 레벨일 때 도통 상태(온)가 되어 노드(ND14)를 노드(ND11)(수직 신호선(116-11))에 접속하고, 로우 레벨일 때 비도통 상태(오프)가 되어, 노드(ND11과 ND14)를 비접속 상태로 한다.
스위치(SW12C)는, 전환 신호(VSLCUTSW2) 및 그 반전 신호(X_VSLCUTSW2)에 응하여 노드(ND15)를 노드(N12)에 선택적으로 접속한다.
스위치(SW12C)는, NMOS 트랜지스터(NT12)와 PMOS 트랜지스터(PT12)의 소스 드레인끼리를 접속한 2개의 단자를 갖는 전송 게이트에 의해 형성되어 있다.
스위치(SW12C)의 한쪽의 단자가 노드(ND12)에 접속되고, 다른 쪽의 단자가 노드(ND15)에 접속되어 있다.
스위치(SW12C)는, 전송 게이트를 형성하는 NMOS 트랜지스터(NT12)의 게이트에 전환 신호(VSLCUTSW2)가 공급되고, PMOS 트랜지스터(PT12)의 게이트에 전환 신호(VSLSW2)의 반전 신호(X_VSLCUTSW2)가 공급된다.
스위치(SW12C)는, 전환 신호(VSLCUTSW2)가 하이 레벨일 때 도통 상태(온)가 되어 노드(ND15)를 노드(ND12)(수직 신호선(116-12))에 접속하고, 로우 레벨일 때 비도통 상태(오프)가 되어, 노드(ND12와 ND15)를 비접속 상태로 한다.
스위치(SW13C)는, 전환 신호(VADDSW1) 및 그 반전 신호(X_VSLSW1)에 응하여 노드(ND14)와 노드(N16)를 선택적으로 접속한다.
스위치(SW13C)는, NMOS 트랜지스터(NT13)와 PMOS 트랜지스터(PT13)의 소스 드레인끼리를 접속한 2개의 단자를 갖는 전송 게이트에 의해 형성되어 있다.
스위치(SW13C)의 한쪽의 단자가 노드(ND14)에 접속되고, 다른 쪽의 단자가 노드(ND16)에 접속되어 있다.
스위치(SW13C)는, 전송 게이트를 형성하는 NMOS 트랜지스터(NT13)의 게이트에 전환 신호(VADDSW1)가 공급되고, PMOS 트랜지스터(PT13)의 게이트에 전환 신호(VADDSW1)의 반전 신호(X_VADDSW1)가 공급된다.
스위치(SW13C)는, 전환 신호(VADDSW1)가 하이 레벨일 때 도통 상태(온)가 되어 노드(ND14)와 노드(ND16)를 접속하고, 로우 레벨일 때 비도통 상태(오프)가 되어, 노드(ND14와 ND16)를 비접속 상태로 한다.
스위치(SW14C)는, 전환 신호(VADDSW2) 및 그 반전 신호(X_VSLSW2)에 응하여 노드(ND16)와 노드(N17)를 선택적으로 접속한다.
스위치(SW14C)는, NMOS 트랜지스터(NT14)와 PMOS 트랜지스터(PT14)의 소스 드레인끼리를 접속한 2개의 단자를 갖는 전송 게이트에 의해 형성되어 있다.
스위치(SW14C)의 한쪽의 단자가 노드(ND16)에 접속되고, 다른 쪽의 단자가 노드(ND17)에 접속되어 있다.
스위치(SW14C)는, 전송 게이트를 형성하는 NMOS 트랜지스터(NT14)의 게이트에 전환 신호(VADDSW2)가 공급되고, PMOS 트랜지스터(PT14)의 게이트에 전환 신호(VADDSW2)의 반전 신호(X_VADDSW2)가 공급된다.
스위치(SW14C)는, 전환 신호(VADDSW2)가 하이 레벨일 때 도통 상태(온)가 되어 노드(ND16)와 노드(ND17)를 접속하고, 로우 레벨일 때 비도통 상태(오프)가 되어, 노드(ND16과 ND17)를 비접속 상태로 한다.
스위치(SW15C)는, 전환 신호(VADDSW3) 및 그 반전 신호(X_VSLSW3)에 응하여 노드(ND15)와 노드(N17)를 선택적으로 접속한다.
스위치(SW15C)는, NMOS 트랜지스터(NT15)와 PMOS 트랜지스터(PT15)의 소스 드레인끼리를 접속한 2개의 단자를 갖는 전송 게이트에 의해 형성되어 있다.
스위치(SW15C)의 한쪽의 단자가 노드(ND15)에 접속되고, 다른 쪽의 단자가 노드(ND17)에 접속되어 있다.
스위치(SW15C)는, 전송 게이트를 형성하는 NMOS 트랜지스터(NT15)의 게이트에 전환 신호(VADDSW3)가 공급되고, PMOS 트랜지스터(PT15)의 게이트에 전환 신호(VADDSW3)의 반전 신호(X_VADDSW3)가 공급된다.
스위치(SW15C)는, 전환 신호(VADDSW3)가 하이 레벨일 때 도통 상태(온)가 되어 노드(ND15)와 노드(ND17)를 접속하고, 로우 레벨일 때 비도통 상태(오프)가 되어, 노드(ND15와 ND17)를 비접속 상태로 한다.
스위치(SW16)는, 노드(ND14)와 기준 전위(VSS) 사이에 접속되고, 노드(ND14)를 소정의 타이밍에서 리셋하기 위해 사용된다.
스위치(SW16)는, 예를 들면 NMOS 트랜지스터(NT16)에 의해 형성되어 있다.
NMOS 트랜지스터(NT16)는, 드레인이 노드(ND14)에 접속되고, 소스가 기준 전위(VSS)에 접속되고, 게이트가 제어 신호(CTL11)의 공급 라인에 접속되어 있다.
스위치(SW17)는, 노드(ND15)와 기준 전위(VSS) 사이에 접속되고, 노드(ND15)를 소정의 타이밍에서 리셋하기 위해 사용된다.
스위치(SW17)는, 예를 들면 NMOS 트랜지스터(NT17)에 의해 형성되어 있다.
NMOS 트랜지스터(NT17)는, 드레인이 노드(ND15)에 접속되고, 소스가 기준 전위(VSS)에 접속되고, 게이트가 제어 신호(CTL12)의 공급 라인에 접속되어 있다.
여기서, 도 16의 칼럼 입력부(152C)에서의 전화소 판독시, 1대1의 가산 판독시 및 1대3 가산 판독시의 동작에 관해 설명한다.
도 17은, 도 16의 칼럼 입력부의 전화소 판독시의 타이밍 차트이다.
도 18은, 도 16의 칼럼 입력부의 1대1 가산 판독시의 타이밍 차트이다.
도 19는, 도 16의 칼럼 입력부의 1대3 가산 판독시의 타이밍 차트이다.
또한, 본 예의 화소 어레이부(110)에서는, 도 17 내지 도 19에 도시하는 바와 같은, Gr, Gb, R, B화소를 사각형상으로 배열한 베이어 배열로 형성되어 있다.
전화소 판독시는, 스위치(SW13C, SW14C, SW15C)의 전환 신호(VADDSW1, VADDSW2, VADDSW3)가 수평 동기 신호(HSYNC)에 동기하여 하이 레벨로 고정된다.
그 결과, 스위치(SW13C, SW14C, SW15C)는 도통 상태가 되고, 노드(ND14)와 노드(ND15)는 접속 상태에 있다.
또한, 전화소 판독시는, 전환 신호(VSLCUTSW1과 VSLCUTSW2)가 수평 동기 신호(HSYNC)에 동기하여 상보적(相補的) 레벨을 취한다.
예를 들면, 전환 신호(VSLCUTSW1)가 수평 동기 신호(HSYNC)에 동기하여 같은 하이 레벨로 설정되고, 전환 신호(VSLCUTSW2)가 로우 레벨로 설정된다.
이에 의해, 커패시터(C11 내지 C14)는 수직 신호선(116-11)에 접속되어, 수직 신호선(116-11)에 판독된 아날로그 신호(VSL1)가 커패시터(C11 내지 C14)를 통하여(용량 가산되고), 비교기(151-1)의 판독 신호의 입력 단자에 입력된다.
다음에, 전환 신호(VSLCUTSW1)가 수평 동기 신호(HSYNC)에 동기하여 같은 로우 레벨로 전환되고, 전환 신호(VSLCUTSW2)가 하이 레벨로 전환된다.
이에 의해, 커패시터(C11 내지 C14)는 수직 신호선(116-12)에 접속되어, 수직 신호선(116-12)에 판독된 아날로그 신호(VSL2)가 커패시터(C11 내지 C14)를 통하여(용량 가산되어), 비교기(151-1)의 판독 신호의 입력 단자에 입력된다.
1대1 가산 판독시는, 스위치(SW13C, SW15C)의 전환 신호(VADDSW1, VADDSW3)가 수평 동기 신호(HSYNC)에 동기하여 하이 레벨로 고정된다. 또한, 스위치(SW14C)의 전환 신호(VADDSW2)는 로우 레벨로 고정된다.
그 결과, 스위치(SW13C, SW15C)는 도통 상태가 되고, 스위치(SW14C)는 비도통 상태가 된다.
이에 의해, 노드(ND14)와 노드(ND16), 노드(ND15)와 노드(ND17)는 접속 상태에 있고, 노드(ND16)와 노드(ND17)는 비도통 상태에 있다.
또한, 1대1 가산 판독시는, 전환 신호(VSLCUTSW1과 VSLCUTSW2)가 수평 동기 신호(HSYNC)에 동기하여 하이 레벨로 고정되고, 스위치(SW11C, SW12C)는 도통 상태가 된다.
이에 의해, 커패시터(C11 및 C13)는 수직 신호선(116-11)에 접속되고, 커패시터(C12 및 C14)는 수직 신호선(116-112)에 접속된다.
그 결과, 수직 신호선(116-11)에 판독된 아날로그 신호(VSL1)가 커패시터(C11, C13)를 통하여, 수직 신호선(116-12)에 판독된 아날로그 신호(VSL2)가 커패시터(C12, C14)를 통하여 노드(ND13)에 공급되어 아날로그 용량 가산된다. 아날로그 용량 가산 결과는 용량치에 응한 가중평균이 되어 있고, 비교기(151-1)의 판독 신호의 입력 단자에 입력된다.
1대3 가산 판독시는, 전환 신호(VSLCUTSW1과 VSLCUTSW2)가 수평 동기 신호(HSYNC)에 동기하여 하이 레벨로 고정되고, 스위치(SW11, SW12C)는 도통 상태로 유지된다.
또한, 1대3 가산 판독시는, 스위치(SW14C)의 전환 신호(VADDSW2)가 수평 동기 신호(HSYNC)에 동기하여 하이 레벨로 고정되고, 스위치(SW14C)가 도통 상태로 유지된다.
그리고, 1대3 가산 판독시는, 전환 신호(VADDSW1과 VADDSW3)가 수평 동기 신호(HSYNC)에 동기하여 상보적 레벨을 취한다.
예를 들면, 전환 신호(VADDSW3)가 수평 동기 신호(HSYNC)에 동기하여 같은 하이 레벨로 설정되고, 전환 신호(VADDSW1)가 로우 레벨로 설정된다.
이때, 노드(ND15)와 노드(ND16)가 도통 상태가 되고, 노드(ND14)와 노드(ND16)는 비도통 상태가 된다.
이에 의해, 커패시터(C11)는 수직 신호선(116-11)에 접속되고, 커패시터(C12, C13, C14)는 수직 신호선(116-112)에 접속된다.
그 결과, 수직 신호선(116-11)에 판독된 아날로그 신호(VSL1)가 커패시터(C11)를 통하여, 수직 신호선(116-12)에 판독된 아날로그 신호(VSL2)가 커패시터(C12, C13, C14)를 통하여 노드(ND13)에 공급되어 아날로그 용량 가산된다.
아날로그 용량 가산 결과는 용량치에 응한 가중평균이 되어 있고, 비교기(151-1)의 판독 신호의 입력 단자에 입력된다.
다음에, 전환 신호(VADDSW1)가 수평 동기 신호(HSYNC)에 동기하여 같은 하이 레벨로 설정되고, 전환 신호(VADDSW3)가 로우 레벨로 전환된다.
이때, 노드(ND14)와 노드(ND17)가 도통 상태가 되고, 노드(ND15)와 노드(ND17)는 비도통 상태가 된다.
이에 의해, 커패시터(C11, C13, C14)는 수직 신호선(116-11)에 접속되고, 커패시터(C12)는 수직 신호선(116-112)에 접속된다.
그 결과, 수직 신호선(116-11)에 판독된 아날로그 신호(VSL1)가 커패시터(C11, C13, C14)를 통하여, 수직 신호선(116-12)에 판독된 아날로그 신호(VSL2)가 커패시터(C12)를 통하여 노드(ND13)에 공급되어 아날로그 용량 가산된다.
아날로그 용량 가산 결과는 용량치에 응한 가중평균이 되어 있고, 비교기(151-1)의 판독 신호의 입력 단자에 입력된다.
또한, 아날로그 가산을 위한 커패시터는 가산 처리를 위해 새롭게 준비할 필요는 없고, 오토 제로나 CDS를 위해 준비된 용량을 이용할 수 있다.
오토 제로란 비교기(151-1)에 사용된 앰프의 오프셋을 캔슬하기 위해, 출력을 입력 단자에 접속하고, 오프셋분(分)의 전하를 용량에 차지하여 두는 기술이다. 또한, CDS란, 리셋 레벨과 신호 레벨을 2회 샘플링함으로써, 오프셋 노이즈를 캔슬하는 기술이다.
현재의 칼럼 병렬 처리를 행하는 이미지 센서에서는 화소나 칼럼마다의 특성차를 없애기 위해, CDS나 오토 제로 기술이 거의 전부 사용되고 있기 때문에, 회로 면적을 늘리는 일 없이 가산 처리를 실현할 수 있다.
예를 들면, 상기한 도 16의 칼럼 입력부(152C)에서, 오토 제로 용량과 조합시킨 회로로서 구성하는 것이 가능하다.
이 회로에서는, 오토 제로의 용량이 4분할되고, 각각을 아날로그 신호(VSL1 및 VSL2)로 배분하기 위한 스위치(SW13C 내지 SW15C)를 갖는다. 그리고, 상술한 바와 같이, 수직 신호선(116-11, 116-12)을 접속하기 위한 스위치(SW11C, SW12C)를 갖는다.
이상 설명한 바와 같이, 본 실시 형태의 고체 촬상 장치에 의하면, 화소 가산시에 있어서, 기존의 방법에 대해, 대략 1/2의 저소비 전력화가 가능해지다.
또한, 이 가산 방법에서는, 오토 제로 기술이나 CDS 기술에 사용되고 있는 용량을 이용함으로써, 기존의 구성에 비하여 회로 규모의 증대를 필요로 하지 않는다. 또한, 용량치를 스위치 등으로 전환함에 의해, 임의의 무게 부여를 행하는 가산을 행할 수가 있다.
본 실시 형태에서는, 판독 라인과 인접하는 라인의 데이터가 동시에 선택되고, A/D 변환을 행하는 칼럼 처리부의 앞에 용량에 의해 가산된 후에 A/D 변환된다. 즉, 일반적인 방법과 비교하여 A/D 변환의 회수는 1/2로 감소하고 있고, 상측의 칼럼 처리부만이 쓰이고, 하측의 칼럼 처리부는 사용하지 않아도 해결된다.
그 결과, 회로의 저소비 전력화에 이어진다.
<3. 제 2의 실시 형태>
도 20은, 본 제 2의 실시 형태에 관한 열병렬 ADC 탑재 고체 촬상 장치(CMOS 이미지 센서)를 도시하는 도면이다.
이 고체 촬상 장치(100A)는, 홀수열과 짝수열이 다른 계통인 a계통(제 1 계통)과 b계통(제 2 계통)으로 판독하는 구조로 되어 있다. 도 20의 구성에서는, 제 1 계통과 제 2 계통은 화소 어레이부(110)를 끼우고 상하로 나뉘어 있는 양측 칼럼 구조가 채용되어 있다.
일반적으로는, 가산 처리를 행할 때에는, 1라인의 판독 시간에서, 어느 라인의 데이터를 아래의 칼럼 처리부(150b)에, 인접하는 다음 라인의 데이터를 위의 칼럼 처리부(150a)에 보낸다.
계속해서, 다음 라인의 판독 시간에서, 다음과 그 다음 라인의 데이터를 상하의 칼럼 처리부에 보낸다.
그리고, 카운터나 신호 처리부에 의해, 판독 신호의 가산을 행한다. 즉, 최종적으로는 가산에 의해 출력 데이터 레이트는 감소하게 되어도, 모든 화소를 판독하는 경우와 같은 회수의 A/D 변환을 행하고 있다.
이에 대해, 고체 촬상 장치(10A)에서는, 위의 칼럼 처리부(150a)에 2개의 화소 신호를, 아래의 칼럼 처리부(150b)에도 2개의 화소 신호를 전송하고, 각각 용량 가산을 행함에 의해, A/D 회수를 1/2로 줄이고 있다.
이 구성에서는, 가산에 의해 화소 신호가 솎아내여진 후의 화소수만의 A/D 변환이면 좋고, 프레임 레이트를 가산 없는 상태의 2배로 하는 것이 가능해진다.
또한, 이 구성에서는, 가산 처리를 행할 때에, 1라인의 판독 시간에서, 위의 칼럼 처리부(150a)에 2화소의 신호를 보내고, 용량 가산하고, 다음의 판독 시간에서도, 또한 2화소를 보내고, 용량 가산할 수도 있다.
이 경우, 가산 처리 모드에서도, 전 화소의 경우와 같은 프레임 레이트가 되지만, 칼럼 처리부(150b)를 사용할 필요가 없어지기 때문에, 칼럼 처리부(150b)의 회로의 전력을 멈출 수 있고, 가산시의 저소비 전력화를 행하는 것도 가능하다.
또한, 본 기술은, 화소 공유, 예를 들면 2×2의 단위로 화소를 공유하여 FD(플로팅 디퓨전)를 갖는 고체 촬상 장치에 대해서도 적용하는 것이 가능하다.
이하에, 화소 가산에서의 본 실시 형태가 특징적인 효과를, 일반적인 방법과 비교하면서 설명한다.
이하의 설명에서는, 양측 칼럼 구조가 되는 칼럼 처리 구조를 편측 칼럼 구조로서 설명한다.
도 21은, 본 제 1의 실시 형태에 관한 편측 칼럼 구조에서의 효과를 설명하기 위한 도면이다.
도 22는, 도 21의 비교례로서 도시하는 도면이다.
도 21은, 예를 들면 도 11이나 도 16의 칼럼 입력부를 채용한 예를 모식적으로 도시하고 있고, 칼럼 입력부(152C)의 4개의 용량은 오토 제로 용량을 이용하고 있다.
이 제 1열의 R화소 및 G화소가 수직 신호선(116-11)에 접속되고, 다른 R화소 및 G화소가 수직 신호선(116-12)에 접속되어 있다.
이에 대해, 도 22에서는 제 1열의 R화소 및 G화소가 1개의 수직 신호선(116)에 접속되어 있다.
도 21의 본 예의 경우, 1H(수평 동기) 기간에 2화소 동시에 판독하고, 용량 가산을 행하고 나서 A/D 변환을 행하는 것이 가능하고, 고속화가 가능하다. 또한, 전화소 판독시는, 각 H 기간에서 순차적으로 화소 판독이 행하여진다.
도 22의 비교례에서는, 1H 기간에 R화소를 판독하고, 다음에 2H 기간에 다른 R화소를 판독하고, AD 변환 후의 디지털 영역에서 가산을 행하기 때문에, 고속화가 곤란하다.
도 23은, 본 제 2의 실시 형태에 관한 양측 칼럼 구조에서의 효과를 설명하기 위한 도면이다.
도 24는, 본 제 2의 실시 형태에 관한 양측 칼럼 구조에서, 각 열에 4개의 수직 신호선을 배선한 경우의 효과를 설명하기 위한 도면이다.
도 25는, 도 23의 비교례로서 도시하는 도면이다.
도 23 및 도 24에서도, 예를 들면 도 11이나 도 16의 칼럼 입력부를 채용한 예를 모식적으로 도시하고 있고, 칼럼 입력부(152C)의 4개의 용량은 오토 제로 용량을 이용하고 있다.
도 23의 본 예의 경우, 1H(수평 동기) 기간에 2화소 동시에 판독하고, 용량 가산을 행하고 나서 A/D 변환을 행하는 것이 가능하고, 고속화가 가능하다. 또한, 전화소 판독시는, 각 H 기간에 순차적으로 화소 판독이 행하여진다.
도 23의 예에서는, 1H 기간에 R화소 2개를 동시에 상측 칼럼 처리부(151a)에 판독하고, 다음 2H 기간에 G화소 2개를 동시에 상측 칼럼 처리부(151a)에 판독하고 있다.
하측 칼럼 처리부(151b)가 회로 스탠바이 상태이고 저소비 전력화를 실현 가능하다.
또한 도 24의 예에서는, 4개의 수직 신호선(116-11, 116-12, 116-13, 116-14)을 배선하고 있다.
이 경우, 수직 신호선(116-11, 116-12)으로 R화소 2개를 동시에 상측 칼럼 처리부(151a)에 판독하고, 수직 신호선(116-13, 116-14)으로 G화소 2개를 동시에 하측 칼럼 처리부(151b)에 판독할 수 있다. 즉, 도 24의 예에서는 4화소 동시의 가산 판독을 실현할 수 있고, 고속화를 실현할 수 있다.
도 25의 비교례에서는, 1H 기간에 R화소를 상측 칼럼 처리부(151a)에 판독하고, G화소를 하측 칼럼 처리부(151b)에 판독하고, 다음에 2H 기간에 다른 R화소를 상측 칼럼 처리부(151a)에 판독하고, 다른 G화소를 하측 칼럼 처리부(151b)에 판독한다.
그리고, A/D 변환 후의 디지털 영역에서 가산을 행하기 때문에, 고속화가 곤란하다.
도 26은, 본 실시 형태에 관한 편측 칼럼 구조에서 2×2의 화소 공유에서의 효과를 설명하기 위한 도면이다.
도 27은, 도 26의 비교례로서 도시하는 도면이다.
도 26은, 예를 들면 도 11이나 도 16의 칼럼 입력부를 채용한 예를 모식적으로 도시하고 있고, 칼럼 입력부(152C)의 4개의 용량은 오토 제로 용량을 이용하고 있다.
이 제 1열에서, 소정 행의 R, Gr, Gb, B의 공유 화소가 수직 신호선(116-11)에 접속되고, 다른 행의 공유 화소가 수직 신호선(116-12)에 접속되어 있다.
이에 대해, 도 27에서는 제 1열의 R, Gr, Gb, B의 공유 화소가 1개의 수직 신호선(116)에 접속되어 있다.
도 26의 본 예의 경우, 1H(수평 동기) 기간에 2화소 동시에 판독하고, 용량 가산을 행하고 나서 AD 변환을 행하는 것이 가능하고, 고속화가 가능하다.
도 27의 비교례에서는, 1H 기간에 공유 화소를 판독하고, 다음에 2H 기간에 다른 공유 화소를 판독하고, AD 변환 후의 디지털 영역에서 가산을 행하기 때문에, 고속화가 곤란하다.
도 28은, 본 제 2의 실시 형태에 관한 양측 칼럼 구조에서 2×2의 화소 공유에서의 효과를 설명하기 위한 제 1 도이다.
도 29는, 본 제 2의 실시 형태에 관한 양측 칼럼 구조에서 2×2의 화소 공유에서의 효과를 설명하기 위한 제 2 도이다.
도 30은, 본 제 2의 실시 형태에 관한 양측 칼럼 구조에서 2×2의 화소 공유에서, 각 열에 4개의 수직 신호선을 배선한 경우의 효과를 설명하기 위한 도면이다.
도 31은, 도 28의 비교례로서 도시하는 도면이다.
도 28 내지 도 30에서도, 예를 들면 도 11이나 도 16의 칼럼 입력부를 채용한 예를 모식적으로 도시하고 있고, 칼럼 입력부(152C)의 4개의 용량은 오토 제로 용량을 이용하고 있다.
도 28의 본 예의 경우, 1H(수평 동기) 기간에 2화소 동시에 판독하고, 용량 가산을 행하고 나서 A/D 변환을 행하는 것이 가능하고, 고속화가 가능하다. 또한, 전화소 판독시는, 각 H 기간에 순차적으로 화소 판독이 행하여진다.
도 28 및 도 29의 예에서는, 1H 기간에 R화소 2개를 동시에 상측 칼럼 처리부(151a)에 판독하고, 다음 2H 기간에 G화소 2개를 동시에 상측 칼럼 처리부(151a)에 판독하고 있다.
하측 칼럼 처리부(151b)가 회로 스탠바이 상태이고 저소비 전력화를 실현 가능하다.
또한, 도 29의 예는, 화소마다의 용량비를 변화시켜서 용이하게 가중 가산을 실현 가능하다.
또한 도 30의 예에서는, 4개의 수직 신호선(116-11, 116-12, 116-13, 116-14)을 배선하고 있다.
이 경우, 수직 신호선(116-11, 116-12)으로 R화소 2개를 동시에 상측 칼럼 처리부(151a)에 판독하고, 수직 신호선(116-13, 116-14)으로 G화소 2개를 동시에 하측 칼럼 처리부(151b)에 판독할 수 있다. 즉, 도 30의 예에서는 4화소 동시의 가산 판독을 실현할 수 있고, 고속화를 실현할 수 있다.
도 31의 비교례에서는, 1H 기간에 R화소를 상측 칼럼 처리부(151a)에 판독하고, G화소를 하측 칼럼 처리부(151b)에 판독하고, 다음에 2H 기간에 다른 R화소 상측 칼럼 처리부(151a)에 판독하고, 다른 G화소를 하측 칼럼 처리부(151b)에 판독한다.
그리고, A/D 변환 후의 디지털 영역에서 가산을 행하기 때문에, 고속화가 곤란하다.
또한, 도 32는 무게 부여 가산시의 무게 부여의 개념을 모식적으로 도시하는 제 1 도이다.
도 33은 무게 부여 가산시의 무게 부여의 개념을 모식적으로 도시하는 제 2 도이다.
도 32 및 도 33에 도시하는 바와 같이, 가산 판독시에 있어서, 판독한 각 화소 사이의 건너뛰는 양(행수(行數))의 차가 불균등한 경우에는, 중심(重心)의 조정을 무게 부여 가산으로 행할 필요가 있다.
도 30의 예는 그 조정이 필요한 경우이다.
이상 설명한 바와 같이, 본 실시 형태의 고체 촬상 장치에 의하면, 이하의 효과를 얻을 수 있다.
본 실시 형태에 의하면, 화소 가산시에 있어서, 기존의 방법에 대해, 대략 1/2의 저소비 전력화가 가능해진다. 또한, 다른 실시 형태에서는, 2배의 고속의 판독이 가능해진다.
또한, 이 가산 방법에서는, 오토 제로 기술이나 CDS 기술에 사용되고 있는 용량을 이용함으로써, 기존의 구성에 비하여 회로 규모의 증대를 필요로 하지 않는다. 또한, 용량치를 스위치 등으로 전환함에 의해, 임의의 무게 부여를 행하는 가산을 행할 수가 있다.
이와 같은 효과를 갖는 고체 촬상 장치는, 디지털 카메라나 비디오 카메라의 촬상 디바이스로서 적용할 수 있다.
<4. 제 3의 실시 형태(카메라 시스템의 구성례)>
도 34는, 본 제 3의 실시 형태에 관한 고체 촬상 장치가 적용되는 카메라 시스템의 구성의 한 예를 도시하는 도면이다.
책 카메라 시스템(200)는, 도 34에 도시하는 바와 같이, 본 실시 형태에 관한 고체 촬상 장치(100, 100A)가 적용 가능한 촬상 디바이스(210)을 갖는다.
카메라 시스템(200)는, 촬상 디바이스(210)의 화소 영역에 입사광을 유도하는(피사체상을 결상하는) 광학계로서, 예를 들면 입사광(상광)을 촬상면상에 결상시키는 렌즈(220)를 갖는다.
또한, 카메라 시스템(200)는, 촬상 디바이스(210)를 구동하는 구동 회로(DRV)(230)와, 촬상 디바이스(210)의 출력 신호를 처리하는 신호 처리 회로(PRC)(240)를 갖는다.
*구동 회로(230)는, 촬상 디바이스(210) 내의 회로를 구동하는 스타트 펄스나 클록 펄스를 포함하는 각종의 타이밍 신호를 생성하는 타이밍 제너레이터(도시 생략)를 가지며, 소정의 타이밍 신호로 촬상 디바이스(210)를 구동한다.
또한, 신호 처리 회로(240)는, 촬상 디바이스(210)의 출력 신호에 대해 소정의 신호 처리를 시행한다.
신호 처리 회로(240)에서 처리된 화상 신호는, 예를 들면 메모리 등의 기록 매체에 기록된다. 기록 매체에 기록된 화상 정보는, 프린터 등에 의해 하드 카피된다. 또한, 신호 처리 회로(240)에서 처리된 화상 신호를 액정 디스플레이 등으로 이루어지는 모니터에 동화로서 투영된다.
상술한 바와 같이, 디지털 카메라 등의 촬상 장치에서, 촬상 디바이스(210)로서, 선술한 고체 촬상 장치(100/100A)를 탑재함으로써, 고속, 고정밀항 카메라를 실현할 수 있다.
또한, 본 기술은 이하와 같은 구성도 취할 수 있다.
(1) 광전 변환 소자를 포함하는 단위 화소가 행렬형상으로 배열되고, 당해 화소 배열의 1열에 대해 복수의 열 신호선이 배선되고, 당해 복수의 열 신호선에, 화소가 위치하는 행에 응하여 규칙적으로 접속되어 있는 화소 어레이부와,
상기 화소 어레이부로부터 복수의 화소 단위로 화소 신호의 판독을 행하여, 판독 신호에 대해 칼럼 단위로 칼럼 처리를 행하는 칼럼 처리부를 포함하는 화소 신호 판독부를 가지며,
상기 화소 신호 판독부는, 하나의 상기 칼럼 처리부의 입력에 대해, 병렬로 접속된 복수의 커패시터를 통하여, 당해 칼럼에 대응하는 열에 배선된 하나 또는 복수의 상기 열 신호선을 접속 가능한 칼럼 입력부를 포함하고,
상기 칼럼 입력부는, 상기 복수의 커패시터와 칼럼에 대응하는 복수의 열 신호선과의 접속 상태를 변경 가능한 스위치를 포함하는 고체 촬상 장치.
(2) 상기 칼럼 입력부의 상기 복수의 커패시터는, 상기 하나 또는 복수의 열 신호선을 전송된 아날로그 신호를 가산하여 상기 칼럼 처리부에 공급하는 상기 (1) 기재의 고체 촬상 장치.
(3) 상기 칼럼 입력부는, 상기 스위치에 의해 상기 열 신호선에 접속하는 커패시터 수를 변경함에 의해, 커패시터의 용량치를 변경 가능한 상기 (1) 또는 (2) 기재의 고체 촬상 장치.
(4) 상기 칼럼 입력부는, 상기 스위치에 의해 상기 열 신호선에 접속하는 커패시터 수를 변경함에 의해, 가산되는 화소 신호의 무게 부여가 가능한 상기 (2) 기재의 고체 촬상 장치.
(5) 상기 칼럼 처리부는, 입력단에 커패시터가 배치되고,
상기 칼럼 입력부는, 상기 복수의 커패시터를, 상기 칼럼 처리부의 입력단의 커패시터와 겸용하고 있는 상기 (1)부터 (4)의 어느 하나에 기재된 고체 촬상 장치.
(6) 상기 칼럼 처리부는,
램프파인 참조 신호와 당해 열의 판독 신호 전위를 비교하는 비교기와,
상기 비교기에 대응하여 배치되고, 대응하는 상기 비교기의 비교 시간을 카운트 가능하고, 당해 비교기의 출력이 반전하면 카운트를 정지하고, 당해 카운트 값을 보존하는 카운터 래치를 포함하고,
상기 칼럼 입력부는,
상기 비교기의 판독 신호 입력 단자에 대해 병렬로 접속된 복수의 제 1의 커패시터와,
상기 복수의 제 1의 커패시터와 대응하는 열의 상기 복수의 열 신호선과의 접속 상태를 전환 가능한 스위치와,
상기 비교기의 참조 신호 입력 단자 및 상기 참조 신호의 공급 라인과의 사이에 병렬로 접속된 복수의 제 2의 커패시터를 포함하는 상기 (1)부터 (5)의 어느 하나에 기재된 고체 촬상 장치.
(7) 상기 복수의 제 1의 커패시터와 상기 복수의 제 2의 커패시터는 동수인 상기 (6) 기재의 고체 촬상 장치.
(8) 고체 촬상 장치와,
상기 고체 촬상 장치에 피사체상을 결상하는 광학계를 가지며,
상기 고체 촬상 장치는,
광전 변환 소자를 포함하는 단위 화소가 행렬형상으로 배열되고, 당해 화소 배열의 1열에 대해 복수의 열 신호선이 배선되고, 당해 복수의 열 신호선에, 화소가 위치하는 행에 응하여 규칙적으로 접속되어 있는 화소 어레이부와,
상기 화소 어레이부로부터 복수의 화소 단위로 화소 신호의 판독을 행하여, 판독 신호에 대해 칼럼 단위로 칼럼 처리를 행하는 칼럼 처리부를 포함하는 화소 신호 판독부를 가지며,
상기 화소 신호 판독부는, 하나의 상기 칼럼 처리부의 입력에 대해, 병렬로 접속된 복수의 커패시터를 통하여, 당해 칼럼에 대응하는 열에 배선된 하나 또는 복수의 상기 열 신호선을 접속 가능한 칼럼 입력부를 포함하고,
상기 칼럼 입력부는, 상기 복수의 커패시터와 칼럼에 대응하는 복수의 열 신호선과의 접속 상태를 변경 가능한 스위치를 포함하는 카메라 시스템.
본 발명은 공개된 일본 특허청에 2011년 6월 3일에 출원되어 우선권 주장된 일본 특허 출원 JP2011-125708과 관계된 주제를 포함하며, 이는 참조로서 전체 내용에 포함된다.
다양한 수정, 조합, 하위 조합 및 변경은 관련 기술분야의 기술자의 설계의 요구 및 첨부된 청구항과 그 균등물 범위 내에 있는 다른 요인에 의하여 발생할 수 있음을 이해해야 한다.
100 : 고체 촬상 장치
110 : 화소 어레이부
116-11, 116-12 내지 116-n1, 116-n2 : 수직 신호선
120 : 행 주사 회로
130 : 열 주사 회로
140 : 타이밍 제어 회로
150 : 칼럼 처리부군(ADC군)
151 : 칼럼 처리부(ADC)
151-1 : 비교기
151-2 : 카운터 래치(메모리)
152, 152A 내지 152C : 칼럼 입력부
C11 내지 C14 : 제 1의 커패시터
C21 내지 C24 : 제 2의 커패시터
SW11 내지 SW14, SW11C 내지 SW15C : 스위치
160 : DAC
170 : 앰프 회로
180 : 신호 처리 회로
190 : 라인 메모리
LTRF : 수평 전송선
200 : 카메라 시스템
210 : 촬상 디바이스
220 : 렌즈
230 : 구동 회로
240 : 신호 처리 회로

Claims (12)

  1. 제1의 화소 및 제2의 화소를 포함하는 화소 어레이부와,
    제1의 열 신호선을 통하여 상기 제1의 화소에 접속되는 제1의 스위치와,
    상기 제1의 스위치에 접속되는 제1의 커패시터와,
    제2의 열 신호선을 통하여 상기 제2의 화소에 접속되는 제2의 스위치와,
    상기 제2의 스위치에 접속되는 제2의 커패시터와,
    상기 제1의 화소 및 상기 제2의 커패시터에 접속되는 제3의 스위치와,
    상기 제2의 화소 및 상기 제1의 커패시터에 접속되는 제4의 스위치와,
    참조 신호를 생성하는 참조 신호 생성부와,
    상기 참조 신호와 상기 제1의 열 신호선을 통하여 전송된 제1의 화소 신호를 비교하는 비교기를 구비하고,
    상기 비교기의 제1의 입력단은 상기 제1의 커패시터 및 상기 제2의 커패시터 중 적어도 하나에 접속되고,
    상기 비교기의 제2의 입력단은 제3의 커패시터을 통하여 상기 참조 신호 생성부에 접속되고,
    상기 제1의 스위치, 상기 제2의 스위치, 상기 제3의 스위치, 및 상기 제4의 스위치는, 판독되는 상기 화소 어레이부의 상기 제1의 화소 및 상기 제2의 화소에 근거하여, 선택적으로 온 또는 오프하고,
    판독되는 상기 화소 어레이부의 상기 제1의 화소 및 상기 제2의 화소에 근거하여, 제1의 전환 신호의 레벨 및 제2의 전환 신호의 레벨은 수평 동기 신호의 레벨에 동기하고,
    상기 제1의 스위치 및 상기 제4의 스위치는 상기 제1의 전환 신호의 레벨에 근거하여 선택적으로 온 또는 오프하고,
    상기 제2의 스위치 및 상기 제3의 스위치는 상기 제2의 전환 신호의 레벨에 근거하여 온 또는 오프하는 것을 특징으로 하는 촬상 장치.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 제1의 스위치, 상기 제2의 스위치, 상기 제3의 스위치, 및 상기 제4의 스위치는, 화소 가산을 이용하여 판독되는 상기 화소 어레이부의 상기 제1의 화소 및 상기 제2의 화소에 근거하여, 선택적으로 온 또는 오프하는 것을 특징으로 하는 촬상 장치.
  5. 제4항에 있어서,
    상기 화소 가산을 이용하여 판독되는 상기 화소 어레이부의 상기 제1의 화소 및 상기 제2의 화소에 근거하여, 제1의 전환 신호의 레벨은 하이 레벨로 설정되고, 제2의 전환 신호는 로우 레벨로 설정되고,
    상기 제1의 전환 신호 및 상기 제2의 전환 신호는 수평 동기 신호로 동기하고,
    상기 제1의 스위치 및 상기 제4의 스위치는 상기 제1의 전환 신호의 레벨에 근거하여 선택적으로 온 또는 오프하고,
    상기 제2의 스위치 및 상기 제3의 스위치는 상기 제2의 전환 신호의 레벨에 근거하여 선택적으로 온 또는 오프하는 것을 특징으로 하는 촬상 장치.
  6. 제1항에 있어서,
    상기 제1의 스위치 및 상기 제4의 스위치는 제1의 전환 신호에 근거하여 선택적으로 온 또는 오프하고,
    상기 제2의 스위치 및 상기 제3의 스위치는 제2의 전환 신호에 근거하여 선택적으로 온 또는 오프하는 것을 특징으로 하는 촬상 장치.
  7. 제6항에 있어서,
    상기 제1의 스위치는 상기 제1의 전환 신호의 하이 레벨에 근거하여 온하고,
    상기 제4의 스위치는 상기 제1의 전환 신호의 로우 레벨에 근거하여 온하는 것을 특징으로 하는 촬상 장치.
  8. 제6항에 있어서,
    상기 제2의 스위치는 상기 제2의 전환 신호의 하이 레벨에 근거하여 온하고,
    상기 제3의 스위치는 상기 제2의 전환 신호의 로우 레벨에 근거하여 온하는 것을 특징으로 하는 촬상 장치.
  9. 제1항에 있어서,
    상기 비교기의 출력단에 접속된 카운터를 더 구비하고,
    상기 카운터는 상기 비교기의 비교 시간을 카운트하는 것을 특징으로 하는 촬상 장치.
  10. 제1항에 있어서,
    상기 제1의 열 신호선은 상기 제2의 열 신호선에 인접하여 있는 것을 특징으로 하는 촬상 장치.
  11. 제1항에 있어서,
    상기 제1의 스위치, 상기 제2의 스위치, 상기 제3의 스위치 및 상기 제4의 스위치의 각각은 p채널 트랜지스터 및 n채널 트랜지스터를 구비하는 것을 특징으로 하는 촬상 장치.
  12. 제1항에 있어서,
    상기 제1의 화소는 제1의 복수의 공유 화소를 구비하고,
    상기 제2의 화소는 제2의 복수의 공유 화소를 구비하는 것을 특징으로 하는 촬상 장치.
KR1020170027561A 2011-06-03 2017-03-03 고체 촬상 장치 및 카메라 시스템 KR101890525B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-125708 2011-06-03
JP2011125708A JP2012253624A (ja) 2011-06-03 2011-06-03 固体撮像装置およびカメラシステム

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020120047290A Division KR101755729B1 (ko) 2011-06-03 2012-05-04 고체 촬상 장치 및 카메라 시스템

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020180094284A Division KR101970435B1 (ko) 2011-06-03 2018-08-13 고체 촬상 장치 및 카메라 시스템

Publications (2)

Publication Number Publication Date
KR20170028920A KR20170028920A (ko) 2017-03-14
KR101890525B1 true KR101890525B1 (ko) 2018-08-21

Family

ID=47234885

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020120047290A KR101755729B1 (ko) 2011-06-03 2012-05-04 고체 촬상 장치 및 카메라 시스템
KR1020170027561A KR101890525B1 (ko) 2011-06-03 2017-03-03 고체 촬상 장치 및 카메라 시스템
KR1020180094284A KR101970435B1 (ko) 2011-06-03 2018-08-13 고체 촬상 장치 및 카메라 시스템
KR1020190040014A KR102013102B1 (ko) 2011-06-03 2019-04-05 고체 촬상 장치 및 카메라 시스템

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020120047290A KR101755729B1 (ko) 2011-06-03 2012-05-04 고체 촬상 장치 및 카메라 시스템

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020180094284A KR101970435B1 (ko) 2011-06-03 2018-08-13 고체 촬상 장치 및 카메라 시스템
KR1020190040014A KR102013102B1 (ko) 2011-06-03 2019-04-05 고체 촬상 장치 및 카메라 시스템

Country Status (5)

Country Link
US (6) US8854520B2 (ko)
JP (1) JP2012253624A (ko)
KR (4) KR101755729B1 (ko)
CN (2) CN102811318B (ko)
TW (1) TW201251453A (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104137421B (zh) * 2012-03-01 2016-09-28 株式会社尼康 A／d转换电路及固体成像装置
JP5953074B2 (ja) * 2012-03-08 2016-07-13 オリンパス株式会社 撮像装置
US20140103191A1 (en) * 2012-10-12 2014-04-17 Samsung Electronics Co., Ltd. Sensing methods for image sensors
KR101488074B1 (ko) * 2013-02-04 2015-01-29 주식회사 동부하이텍 이미지 센서와 이를 이용한 비닝 이미지 생성 방법
JP5962533B2 (ja) * 2013-02-13 2016-08-03 ソニー株式会社 固体撮像素子、駆動方法、および撮像装置
TWI634791B (zh) * 2013-02-27 2018-09-01 新力股份有限公司 Solid-state imaging device, driving method, and electronic device
JP5880478B2 (ja) * 2013-03-29 2016-03-09 ソニー株式会社 コンパレータ、固体撮像素子、電子機器、および、駆動方法
JP6230260B2 (ja) * 2013-04-24 2017-11-15 キヤノン株式会社 撮像装置、撮像システム、撮像装置の駆動方法
JP2014217012A (ja) * 2013-04-30 2014-11-17 株式会社ニコン 固体撮像素子及び撮像装置
JP2014233018A (ja) * 2013-05-30 2014-12-11 株式会社ニコン 固体撮像素子、撮像装置及び加算回路
FR3006500B1 (fr) * 2013-06-04 2016-10-28 Centre Nat De La Rech Scient - Cnrs - Capteur cmos a photosites standard
US9319612B2 (en) * 2013-07-08 2016-04-19 Semiconductor Components Industries, Llc Imagers with improved analog-to-digital circuitry
JP6149572B2 (ja) * 2013-07-25 2017-06-21 ソニー株式会社 イメージセンサ、制御方法、及び、電子機器
JP6137539B2 (ja) * 2013-07-29 2017-05-31 ソニー株式会社 固体撮像素子及びその駆動方法、並びに電子機器
KR20150072817A (ko) 2013-12-20 2015-06-30 에스케이하이닉스 주식회사 이미지 센싱 장치
TWI672952B (zh) * 2014-03-06 2019-09-21 日商新力股份有限公司 影像擷取器件、控制方法及影像擷取裝置
EP3117757B1 (en) * 2014-03-12 2020-02-19 FUJIFILM Corporation Endoscope system
JP6612056B2 (ja) * 2014-05-16 2019-11-27 株式会社半導体エネルギー研究所 撮像装置、及び監視装置
WO2015186302A1 (en) * 2014-06-02 2015-12-10 Sony Corporation Imaging element, imaging method and electronic apparatus
JP2016012903A (ja) * 2014-06-02 2016-01-21 ソニー株式会社 撮像素子、撮像方法、および電子機器
JP2015233184A (ja) * 2014-06-09 2015-12-24 ソニー株式会社 イメージセンサ、電子機器、コンパレータ、及び、駆動方法
CN106537595B (zh) * 2014-07-25 2021-05-14 索尼公司 固态成像装置、ad转换器和电子设备
TWI684363B (zh) * 2015-02-13 2020-02-01 日商新力股份有限公司 圖像感測器、讀出控制方法、及電子機器
KR102382835B1 (ko) * 2015-12-03 2022-04-06 삼성전자주식회사 다양한 동작 모드를 지원하는 이미지 센서 및 그 동작 방법
JP6732468B2 (ja) * 2016-02-16 2020-07-29 キヤノン株式会社 光電変換装置及びその駆動方法
US9955096B2 (en) * 2016-03-22 2018-04-24 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for high-speed down-sampled CMOS image sensor readout
KR20170111456A (ko) * 2016-03-28 2017-10-12 에스케이하이닉스 주식회사 비교 장치 및 그를 이용한 씨모스 이미지 센서
DE102016208409A1 (de) * 2016-05-17 2017-11-23 Robert Bosch Gmbh Sensormodul, Verfahren zum Ermitteln einer Helligkeit und/oder einer Farbe einer elektromagnetischen Strahlung und Verfahren zum Herstellen eines Sensormoduls
JP2017212564A (ja) * 2016-05-25 2017-11-30 ソニー株式会社 撮像装置、および制御方法
DE102016212797A1 (de) * 2016-07-13 2018-01-18 Robert Bosch Gmbh Lichtsensormodul, Verfahren zum Betreiben eines Lichtsensormoduls und Verfahren zum Herstellen eines Lichtsensormoduls
CN107948553B (zh) * 2016-10-12 2020-05-01 原相科技股份有限公司 影像传感器、使用于其的模拟数字讯号处理方法和装置
JP6903417B2 (ja) * 2016-11-07 2021-07-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および制御方法、並びに電子機器
JP6634035B2 (ja) * 2017-01-05 2020-01-22 キヤノン株式会社 撮像素子及び撮像装置
JP7029890B2 (ja) * 2017-03-02 2022-03-04 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像素子の制御方法、及び、電子機器
JP7113368B2 (ja) * 2017-07-03 2022-08-05 パナソニックＩｐマネジメント株式会社 撮像装置及びカメラシステム
JP2019092143A (ja) * 2017-11-10 2019-06-13 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
KR102382860B1 (ko) * 2017-12-13 2022-04-06 삼성전자주식회사 이미지 센싱 시스템 및 이의 동작 방법
JP2019149615A (ja) * 2018-02-26 2019-09-05 コニカミノルタ株式会社 画像処理装置、画像読み取り装置及び画像形成装置
JP6766095B2 (ja) 2018-06-08 2020-10-07 キヤノン株式会社 撮像装置、撮像システム、移動体、および積層用の半導体基板
JP7336217B2 (ja) * 2019-03-12 2023-08-31 キヤノン株式会社 情報処理装置、撮像素子、撮像装置、及び情報処理方法
JP2020170947A (ja) * 2019-04-03 2020-10-15 キヤノン株式会社 撮像装置及びその制御方法、プログラム、記憶媒体
US11683609B2 (en) 2021-07-22 2023-06-20 Samsung Electronics Co., Ltd. Amplifier circuit for enabling power efficient and faster pixel settling in image sensors
CN113612948B (zh) * 2021-08-27 2024-03-05 锐芯微电子股份有限公司 读出电路及图像传感器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005348040A (ja) * 2004-06-02 2005-12-15 Canon Inc 増幅型撮像装置及び撮像システム
JP2009124550A (ja) * 2007-11-16 2009-06-04 Sony Corp 固体撮像装置、駆動制御方法、および撮像装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4107269B2 (ja) 2004-02-23 2008-06-25 ソニー株式会社 固体撮像装置
JP4969771B2 (ja) * 2004-07-12 2012-07-04 ソニー株式会社 固体撮像装置及びそのキャパシタ調整方法
JP4979195B2 (ja) * 2005-02-21 2012-07-18 ソニー株式会社 固体撮像素子、固体撮像素子の駆動方法および撮像装置
JP4497022B2 (ja) * 2005-04-26 2010-07-07 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP4315133B2 (ja) * 2005-07-01 2009-08-19 セイコーエプソン株式会社 固体撮像装置
JP4723994B2 (ja) * 2005-12-19 2011-07-13 株式会社東芝 固体撮像装置
KR100904716B1 (ko) * 2007-06-13 2009-06-29 삼성전자주식회사 수광 효율이 향상된 이미지 센서
JP4929090B2 (ja) * 2007-07-26 2012-05-09 パナソニック株式会社 固体撮像装置およびその駆動方法
JP5187550B2 (ja) 2007-08-21 2013-04-24 ソニー株式会社 撮像装置
JP2009124514A (ja) * 2007-11-15 2009-06-04 Sony Corp 固体撮像素子、およびカメラシステム
JP5151507B2 (ja) * 2008-01-29 2013-02-27 ソニー株式会社 固体撮像素子、固体撮像素子の信号読み出し方法および撮像装置
JP4442695B2 (ja) 2008-02-29 2010-03-31 ソニー株式会社 固体撮像装置及びカメラ装置
EP2234387B8 (en) * 2009-03-24 2012-05-23 Sony Corporation Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus
JP5272860B2 (ja) * 2009-04-08 2013-08-28 ソニー株式会社 固体撮像素子およびカメラシステム
JP5233828B2 (ja) * 2009-05-11 2013-07-10 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP5537172B2 (ja) * 2010-01-28 2014-07-02 ソニー株式会社 固体撮像装置及び電子機器
JP5644177B2 (ja) * 2010-05-07 2014-12-24 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
US8743258B2 (en) * 2010-11-29 2014-06-03 Samsung Electronics Co., Ltd. Correlated double sampling circuit, method thereof and devices having the same
JP6216147B2 (ja) * 2013-04-24 2017-10-18 キヤノン株式会社 固体撮像装置およびカメラ
JP6412328B2 (ja) * 2014-04-01 2018-10-24 キヤノン株式会社 固体撮像装置およびカメラ
US9876946B2 (en) * 2015-08-03 2018-01-23 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005348040A (ja) * 2004-06-02 2005-12-15 Canon Inc 増幅型撮像装置及び撮像システム
JP2009124550A (ja) * 2007-11-16 2009-06-04 Sony Corp 固体撮像装置、駆動制御方法、および撮像装置

Also Published As

Publication number Publication date
TW201251453A (en) 2012-12-16
CN102811318B (zh) 2017-06-30
CN102811318A (zh) 2012-12-05
JP2012253624A (ja) 2012-12-20
US10051222B2 (en) 2018-08-14
CN106101586A (zh) 2016-11-09
US20120307120A1 (en) 2012-12-06
US20150009382A1 (en) 2015-01-08
US20150271426A1 (en) 2015-09-24
US9699397B2 (en) 2017-07-04
KR20180095783A (ko) 2018-08-28
KR20120135034A (ko) 2012-12-12
US20170272679A1 (en) 2017-09-21
US9083903B2 (en) 2015-07-14
US20160241804A1 (en) 2016-08-18
US8854520B2 (en) 2014-10-07
KR101970435B1 (ko) 2019-04-18
US9357146B2 (en) 2016-05-31
KR20170028920A (ko) 2017-03-14
KR101755729B1 (ko) 2017-07-19
CN106101586B (zh) 2019-01-04
KR20190039898A (ko) 2019-04-16
US20180324381A1 (en) 2018-11-08
US10681294B2 (en) 2020-06-09
KR102013102B1 (ko) 2019-08-21

Similar Documents

Publication Publication Date Title
KR101970435B1 (ko) 고체 촬상 장치 및 카메라 시스템
US11076119B2 (en) Solid state imaging device, method of controlling solid state imaging device, and program for controlling solid state imaging device
JP5868065B2 (ja) 撮像装置
US9148590B2 (en) Imaging apparatus with reference signals having different rate of change first and second pixels having same color
US9036052B2 (en) Image pickup apparatus that uses pixels different in sensitivity, method of controlling the same, and storage medium
US20180139399A1 (en) Ad converter, signal processing method, solid-state imaging device, and electronic apparatus
WO2013084808A1 (ja) 固体撮像素子およびその駆動方法、カメラシステム
JP2014217012A (ja) 固体撮像素子及び撮像装置
JP2013183291A (ja) 固体撮像装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant