KR20150072817A - 이미지 센싱 장치 - Google Patents

이미지 센싱 장치 Download PDF

Info

Publication number
KR20150072817A
KR20150072817A KR1020130160394A KR20130160394A KR20150072817A KR 20150072817 A KR20150072817 A KR 20150072817A KR 1020130160394 A KR1020130160394 A KR 1020130160394A KR 20130160394 A KR20130160394 A KR 20130160394A KR 20150072817 A KR20150072817 A KR 20150072817A
Authority
KR
South Korea
Prior art keywords
signal
pixel
reading
read signal
column direction
Prior art date
Application number
KR1020130160394A
Other languages
English (en)
Inventor
유시욱
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130160394A priority Critical patent/KR20150072817A/ko
Priority to US14/305,915 priority patent/US9479719B2/en
Priority to CN201410742285.6A priority patent/CN104733481B/zh
Publication of KR20150072817A publication Critical patent/KR20150072817A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/10—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

컬럼 경로 간의 간섭이 최소화된 배치 구조를 가지는 이미지 센싱 장치에 관한 것으로, 제1 픽셀신호를 판독하여 제1 판독신호를 생성하기 위한 제1 판독부; 열(column) 방향으로 연장되고, 상기 제1 픽셀신호가 전송되는 제1 입력라인; 상기 열 방향으로 연장되고, 상기 제1 판독신호가 피드백되는 제1 피드백라인; 상기 제1 판독부와 행(row) 방향으로 이웃하여 배치되고, 제2 픽셀신호를 판독하여 제2 판독신호를 생성하기 위한 제2 판독부; 상기 열 방향으로 연장되고, 상기 제2 픽셀신호가 전송되는 제2 입력라인; 및 상기 열 방향으로 연장되고, 상기 제2 판독신호가 피드백되는 제2 피드백라인을 포함하며, 상기 제1 입력라인과 제1 피드백라인의 배치 순서와 상기 제2 입력라인과 상기 제1 피드백라인의 배치 순서가 대칭을 이루는 이미지 센싱 장치가 제공된다.

Description

이미지 센싱 장치{IMAGE SENSING DEVICE}
본 발명은 반도체 설계 기술에 관한 것으로, 더욱 상세하게는 이미지 센싱 장치에 관한 것이다.
일반적으로, 이미지 센싱 장치는 빛에 반응하는 반도체의 성질을 이용하여 이미지를 캡쳐(capture)하는 장치를 말한다. 지금까지 널리 사용되는 이미지 센싱 장치는 시시디(CCD : Charge Coupled Device) 기술을 이용한 것이었다. 그러나, 시모스(CMOS : Complementary Metal Oxide Semiconductor) 기술이 비약적으로 발전하면서 시모스(CMOS) 기술을 이용한 이미지 센싱 장치(이하 "시모스 이미지 센싱 장치"라 칭함)가 개발되었다. 시모스 이미지 센싱 장치는 종래의 시시디(CCD) 기술을 이용한 이미지 센싱 장치와 달리 아날로그 및 디지털 제어회로를 하나의 집적회로(IC) 위에 직접 구현할 수 있는 장점을 가지고 있다.
시모스 이미지 센싱 장치는 픽셀 어레이의 열(column) 개수에 대응하는 개수의 비교기를 가진다. 비교기는, 로우(row) 방향으로 배열된 픽셀들로부터 출력되는 픽셀 신호를 디지털 신호로 변환해주는 회로로, 램프 신호와 픽셀 신호를 비교하여 이미지로 저장될 디지털 신호를 출력한다.
도 1에는 시모스 이미지 센싱 장치의 레이아웃을 보인 배치도가 도시되어 있다.
도 1을 참조하면, 이미지 센싱 장치는 복수의 픽셀이 행(row)과 열(column) 방향으로 배열된 픽셀 어레이(AR)를 포함한다. 이때, 픽셀 어레이(AR)는 설명의 편의를 위해 2개의 행(row)(ROW0 ~ ROW1)과 4개의 열(column)(COL0 ~ COL3)만이 도시되어 있음에 유의한다. 이하에서는 열(COL0 ~ COL3)별로 대응하는 구성을 설명한다.
먼저, 제1 열(COL0)에 대응하는 제1 컬럼 경로를 설명한다.
제1 컬럼 경로는 제1 열(COL0)의 픽셀들(Gr0, B0)로부터 출력되는 제1 픽셀신호를 저장하는 제1 픽셀용 저장부(MIMI0)와, 열 방향으로 연장되며 제1 열(COL0)의 픽셀들(Gr0, B0)로부터 출력되는 제1 픽셀신호를 제1 픽셀용 저장부(MIMI0)로 전송하는 제1 전송라인(CL0)과, 제1 픽셀용 저장부(MIMI0)에 저장된 제1 픽셀신호를 판독하여 디지털신호인 제1 차동 판독신호를 생성하는 제1 비교기(AMP0)와, 열 방향으로 연장되며 제1 픽셀용 저장부(MIMI0)에 저장된 제1 픽셀신호를 제1 비교기(AMP0)로 전송하는 제1 입력라인(IL0)과, 제1 입력라인(IL0)과 평행하게 연장되며 제1 차동 판독신호 중 제1 정 판독신호를 피드백하는 제1 피드백라인(FL0)과, 제1 정 판독신호를 저장하는 제1 증폭용 저장부(MIMO0)와, 열 방향으로 연장되며 제1 정 판독신호를 제1 증폭용 저장부(MIMO0)로 전송하는 제1 정 출력라인(OTL0)과, 제1 정 출력라인(OTL0)과 평행하게 연장되며 제1 차동 판독신호 중 제1 부 판독신호를 전송하는 제1 부 출력라인(OBL0)을 포함한다.
여기서, 제1 픽셀용 저장부(MIMI0)는 제1 열(COL0)의 픽셀들(Gr0, B0)로부터 열 방향으로 이격 배치되고, 제1 비교기(AMP0)는 제1 픽셀용 저장부(MIMI0)로부터 열 방향으로 이격 배치되며, 제1 증폭용 저장부(MIMO0)는 제1 비교기(AMP0)로부터 열 방향으로 이격 배치된다.
다음, 제2 열(COL1)에 대응하는 제2 컬럼 경로를 설명한다.
제2 컬럼 경로는 제2 열(COL1)의 픽셀들(R0, Gb0)로부터 출력되는 제2 픽셀신호를 저장하는 제2 픽셀용 저장부(MIMI1)와, 열 방향으로 연장되며 제2 열(COL1)의 픽셀들(R0, Gb0)로부터 출력되는 제2 픽셀신호를 제2 픽셀용 저장부(MIMI1)로 전송하는 제2 전송라인(CL1)과, 제2 픽셀용 저장부(MIMI1)에 저장된 제2 픽셀신호를 판독하여 디지털신호인 제2 차동 판독신호를 생성하는 제2 비교기(AMP1)와, 열 방향으로 연장되며 제2 픽셀용 저장부(MIMI1)에 저장된 제2 픽셀신호를 제2 비교기(AMP1)로 전송하는 제2 입력라인(IL1)과, 제2 입력라인(IL1)과 평행하게 연장되며 제2 차동 판독신호 중 제2 정 판독신호를 피드백하는 제2 피드백라인(FL1)과, 제2 정 판독신호를 저장하는 제2 증폭용 저장부(MIMO1)와, 열 방향으로 연장되며 제2 정 판독신호를 제2 증폭용 저장부(MIMO1)로 전송하는 제2 정 출력라인(OTL1)과, 제2 정 출력라인(OTL1)과 평행하게 연장되며 제2 차동 판독신호 중 제2 부 판독신호를 전송하는 제2 부 출력라인(OBL1)을 포함한다.
여기서, 제2 픽셀용 저장부(MIMI1)는 제2 열(COL1)의 픽셀들(R0, Gb0)로부터 열 방향으로 이격 배치되고, 제2 비교기(AMP1)는 제2 픽셀용 저장부(MIMI1)로부터 열 방향으로 이격 배치되며, 제2 증폭용 저장부(MIMO1)는 제2 비교기(AMP1)로부터 열 방향으로 이격 배치된다.
한편, 제1 및 제2 픽셀용 저장부(MIMI0, MIMI1)는 열 방향으로 배열되고, 제1 및 제2 비교기(AMP0, AMP1)는 행 방향으로 배열되며, 제1 및 제2 증폭용 저장부(MIMO0, MIMO1)는 열 방향으로 배열된다.
그리고, 제1 입력라인(IL0)과 제1 피드백라인(FL0)의 배치 순서와 제2 입력라인(IL1)과 제2 피드백라인(FL1)의 배치 순서는 비대칭을 이루고, 제1 정 출력라인(OTL0)와 제1 부 출력라인(OBL0)의 배치 순서와 제2 정 출력라인(OTL1)와 제2 부 출력라인(OBL1)의 배치 순서는 비대칭을 이룬다. 예컨대, 죄측부터 입력라인(IL0, IL1), 피드백라인(FL0, FL1) 순서로 배치되고, 죄측부터 정 출력라인(OTL0, OTL1), 부 출력라인(OBL0, OBL1) 순서로 배치된다.
다음, 제3 열(COL2)에 대응하는 제3 컬럼 경로를 설명한다.
제3 컬럼 경로는 제3 열(COL2)의 픽셀들(Gr1, B1)로부터 출력되는 제3 픽셀신호를 저장하는 제3 픽셀용 저장부(MIMI2)와, 열 방향으로 연장되며 제3 열(COL2)의 픽셀들(Gr1, B1)로부터 출력되는 제3 픽셀신호를 제3 픽셀용 저장부(MIMI2)로 전송하는 제3 전송라인(CL2)과, 제3 픽셀용 저장부(MIMI2)에 저장된 제3 픽셀신호를 판독하여 디지털신호인 제3 차동 판독신호를 생성하는 제3 비교기(AMP2)와, 열 방향으로 연장되며 제3 픽셀용 저장부(MIMI2)에 저장된 제3 픽셀신호를 제3 비교기(AMP2)로 전송하는 제3 입력라인(IL2)과, 제3 입력라인(IL2)과 평행하게 연장되며 제3 차동 판독신호 중 제3 정 판독신호를 피드백하는 제3 피드백라인(FL2)과, 제3 정 판독신호를 저장하는 제3 증폭용 저장부(MIMO2)와, 열 방향으로 연장되며 제3 정 판독신호를 제3 증폭용 저장부(MIMO2)로 전송하는 제3 정 출력라인(OTL2)과, 제3 정 출력라인(OTL2)과 평행하게 연장되며 제3 차동 판독신호 중 제3 부 판독신호를 전송하는 제3 부 출력라인(OBL2)을 포함한다.
여기서, 제3 픽셀용 저장부(MIMI2)는 제3 열(COL2)의 픽셀들(Gr1, B1)로부터 열 방향으로 이격 배치되고, 제3 비교기(AMP2)는 제3 픽셀용 저장부(MIMI2)로부터 열 방향으로 이격 배치되며, 제3 증폭용 저장부(MIMO2)는 제3 비교기(AMP2)로부터 열 방향으로 이격 배치된다.
다음, 제4 열(COL3)에 대응하는 제4 컬럼 경로를 설명한다.
제4 컬럼 경로는 제4 열(COL3)의 픽셀들(R1, Gb1)로부터 출력되는 제4 픽셀신호를 저장하는 제4 픽셀용 저장부(MIMI3)와, 열 방향으로 연장되며 제4 열(COL3)의 픽셀들(R1, Gb1)로부터 출력되는 제4 픽셀신호를 제4 픽셀용 저장부(MIMI3)로 전송하는 제4 전송라인(CL3)과, 제4 픽셀용 저장부(MIMI3)에 저장된 제4 픽셀신호를 판독하여 디지털신호인 제4 차동 판독신호를 생성하는 제4 비교기(AMP3)와, 열 방향으로 연장되며 제4 픽셀용 저장부(MIMI3)에 저장된 제4 픽셀신호를 제4 비교기(AMP3)로 전송하는 제4 입력라인(IL3)과, 제4 입력라인(IL3)과 평행하게 연장되며 제4 차동 판독신호 중 제4 정 판독신호를 피드백하는 제4 피드백라인(FL3)과, 제4 정 판독신호를 저장하는 제4 증폭용 저장부(MIMO3)와, 열 방향으로 연장되며 제4 정 판독신호를 제4 증폭용 저장부(MIMO3)로 전송하는 제4 정 출력라인(OTL3)과, 제4 정 출력라인(OTL3)과 평행하게 연장되며 제4 차동 판독신호 중 제4 부 판독신호를 전송하는 제4 부 출력라인(OBL3)을 포함한다.
여기서, 제4 픽셀용 저장부(MIMI3)는 제4 열(COL3)의 픽셀들(R1, Gb1)로부터 열 방향으로 이격 배치되고, 제4 비교기(AMP3)는 제4 픽셀용 저장부(MIMI3)로부터 열 방향으로 이격 배치되며, 제4 증폭용 저장부(MIMO3)는 제4 비교기(AMP3)로부터 열 방향으로 이격 배치된다.
한편, 제3 및 제4 픽셀용 저장부(MIMI2, MIMI3)는 열 방향으로 배열되고, 제3 및 제4 비교기(AMP2, AMP3)는 행 방향으로 배열되며, 제3 및 제4 증폭용 저장부(MIMO2, MIMO3)는 열 방향으로 배열된다.
그리고, 제3 입력라인(IL2)과 제3 피드백라인(FL2)의 배치 순서와 제4 입력라인(IL3)과 제4 피드백라인(FL3)의 배치 순서는 비대칭을 이루고, 제3 정 출력라인(OTL2)와 제3 부 출력라인(OBL2)의 배치 순서와 제4 정 출력라인(OTL3)와 제4 부 출력라인(OBL3)의 배치 순서는 비대칭을 이룬다. 예컨대, 죄측부터 입력라인(IL2, IL3), 피드백라인(FL2, FL3) 순서로 배치되고, 죄측부터 정 출력라인(OTL2, OTL3), 부 출력라인(OBL2, OBL3) 순서로 배치된다.
한편, 이미지 센싱 장치는 2개의 컬럼 경로 단위로 차폐라인(SL)이 열 방향으로 연장된다. 즉, 이미지 센싱 장치는 제1 컬럼 경로와 제1 컬럼 경로의 좌측으로 이웃하는 컬럼 경로(도면에 미도시) 사이를 차폐하기 위한 차폐라인(SL)과, 제2 및 제3 컬럼 경로 사이를 차폐하기 위한 차폐라인과, 제4 컬럼 경로와 제4 컬럼 경로의 우측으로 이웃하는 컬럼 경로(도면에 미도시)를 차폐하기 위한 차폐라인(SL)을 포함한다.
도 2에는 앞서 설명한 컬럼 경로를 부연 설명하기 위한 회로도가 도시되어 있다. 이때, 도 2에는 제1 및 제2 열(COL0, COL1)에 대응하는 제1 및 제2 컬럼 경로만이 도시되어 있다.
도 2를 참조하면, 제1 컬럼 경로는 전술한 바와 같이 제1 픽셀용 저장부(MIMI0)와 제1 비교기(AMP0)와 제1 증폭용 저장부(MIMO0)를 포함한다. 예컨대, 제1 픽셀용 저장부(MIMI0)는 커패시터(capacitor)를 포함하고, 제1 비교기(AMP0)는 차동 증폭기(differential amplifier)를 포함하며, 제1 증폭용 저장부(MIMO0)는 커패시터를 포함한다. 특히, 제1 비교기(AMP0)는 제1 기준라인(RL0)을 통해 전송되는 제1 램프신호(Vramp0)와 제1 입력라인(IL0)를 통해 전송되는 제1 픽셀신호(Vin0)를 비교하여 제1 차동 판독신호(Voutp0, Voutn0)를 출력한다. 이때, 제1 기준라인(RL0)은 제1 비교기(AMP0)의 이해를 돕기 위해 도시한 것으로, 도 1에 도시되어 있지 않음에 유의한다.
한편, 제1 컬럼 경로는 제1 피드백부(SW0)를 더 포함한다. 제1 피드백부(SW0)는 제1 피드백라인(FL0)과 제1 입력라인(IL0) 사이에 접속되며 제1 정 판독신호(Voutp0)를 제1 픽셀신호(Vin0)에 반영한다. 예컨대, 제1 피드백부(SW0)는 제어신호(도면에 미도시)에 응답하여 제1 피드백라인(FL0)과 제1 입력라인(IL0)을 선택적으로 접속하기 위한 스위칭소자를 포함한다. 이때, 제1 피드백부(SW0)는 피드백 경로의 이해를 돕기 위해 도시한 것으로, 도 1에 도시되어 있지 않음에 유의한다.
제2 컬럼 경로는 전술한 바와 같이 제2 픽셀용 저장부(MIMI1)와 제2 비교기(AMP1)와 제2 증폭용 저장부(MIMO1)를 포함한다. 제2 컬럼 경로는 제1 컬럼 경로와 동일한 구성을 가지므로 자세한 설명을 생략하도록 한다.
이하, 상기와 같은 구성을 가지는 이미지 센싱 장치의 동작을 설명한다.
픽셀 어레이(AR)는 행 단위로 순차적으로 선택되며, 선택된 행의 픽셀들로부터 출력되는 제1 내지 제4 픽셀신호(Vpx0, Vpx1, Vpx2, Vpx3)가 제1 내지 제4 컬럼 경로를 통해 전송된다. 예컨대, 제1 행(ROW0)이 선택되면, 제1 행(ROW0)의 픽셀들(Gr0, R0, Gr1, R1)로부터 제1 내지 제4 픽셀신호(Vpx0, Vpx1, Vpx2, Vpx3)가 출력되며, 제1 내지 제4 픽셀신호(Vpx0, Vpx1, Vpx2, Vpx3)는 제1 내지 제4 컬럼 경로를 통해 전송된다.
제1 내지 제4 픽셀신호(Vpx0, Vpx1, Vpx2, Vpx3)가 제1 내지 제4 컬럼 경로를 통해 전송되는 과정을 설명하면 다음과 같다.
제1 내지 제4 픽셀용 저장부(MIMI0, MIMI1, MIMI2, MIMI3)는 픽셀 어레이(AR)로부터 출력된 제1 내지 제4 픽셀신호(Vpx0, Vpx1, Vpx2, Vpx3)를 저장하고, 제1 내지 제4 비교기(AMP0, AMP1, AMP2, AMP3)는 제1 내지 제4 픽셀용 저장부(MIMI0, MIMI1, MIMI2, MIMI3)에 저장된 제1 내지 제4 픽셀신호(Vin0, Vin1, Vin2, Vin3)에 응답하여 제1 내지 제4 차동 판독신호(Voutp0/Voutn0, Voutp1/Voutn1, Voutp2/Voutn2, Voutp3/Voutn3)를 생성하고, 제1 내지 제4 증폭용 저장부(MIMO0, MIMO1, MIMO2, MIMO3)는 제1 내지 제4 정 판독신호(Voutp0, Voutp1, Voutp2, Voutp3)를 저장하고, 제1 내지 제4 피드백부(SW0, SW1, SW2, SW3)는 제어신호(도면에 미도시)에 응답하여 제1 내지 제4 정 판독신호(Voutp0, Voutp1, Voutp2, Voutp3)를 제1 내지 제4 픽셀신호(Vin0, Vin1, Vin2, Vin3)에 반영한다.
이때, 픽셀 어레이(AR)로부터 출력된 제1 내지 제4 픽셀신호(Vpx0, Vpx1, Vpx2, Vpx3)는 제1 내지 제4 전송라인(CL0, CL1, CL2, CL3)을 통해 제1 내지 제4 픽셀용 저장부(MIMI0, MIMI1, MIMI2, MIMI3)에 전송되고, 제1 내지 제4 픽셀용 저장부(MIMI0, MIMI1, MIMI2, MIMI3)에 저장된 제1 내지 제4 픽셀신호(Vin0, Vin1, Vin2, Vin3)는 제1 내지 제4 입력라인(IL0, IL1, IL2, IL3)을 통해 제1 내지 제4 비교부(AMP0, AMP1, AMP2, AMP3)로 전송되고, 제1 내지 제4 정 판독신호(Voutp0, Voutp1, Voutp2, Voutp3)는 제1 내지 제4 정 출력라인(OTL0, OTL1, OTL2, OTL3)을 통해 제1 내지 제4 증폭용 저장부(MIMO0, MIMO1, MIMO2, MIMO3)로 전송되는 동시에 제1 내지 제4 피드백라인(FL0, FL1, FL2, FL3)을 통해 제1 내지 제4 피드백부(SW0, SW1, SW2, SW3)로 전송된다.
그러나, 상기와 같은 구성을 가지는 이미지 센싱 장치는 다음과 같은 문제점이 있다.
최근 공정 기술 등의 발달로 인해 픽셀 어레이(AR)에 포함된 픽셀의 크기(size)가 작아지고 있다. 이에 따라, 컬럼 경로 간의 핏치(pitch)와 컬럼 경로에 포함된 신호라인 간의 핏치가 좁아지고 있다. 이때, 신호라인 사이에는 기생 커패시터가 형성되면서 신호라인 간의 간섭, 즉 커플링 효과가 발생하는 문제점이 있다. 예컨대, 서로 인접하게 배치된 제1 피드백라인(FL0)과 제2 입력라인(IL1)에는 서로 다른 변화폭을 갖는 제1 정 판독신호(Voutp0)와 제2 픽셀신호(Vin1)가 전송됨에 따라 커플링 효과가 발생하고, 서로 인접하게 배치된 제1 부 출력라인(OBL0)과 제2 정 출력라인(OTL1)에는 서로 다른 변화폭을 갖는 제1 부 판독신호(Voutn0)와 제2 정 판독신호(Voutp1)가 전송됨에 따라 커플링 효과가 발생한다(도 1 참조). 이는 컬럼 경로 간의 핏치가 좁아질수록 또는 신호라인 간의 핏치가 좁아질수록 그 간섭의 정도가 더욱 커질 것이다.
한편, 신호라인 간의 간섭은 차폐라인(SL)을 통해 방지하는 것이 가장 확실한 방법이다. 그러나, 공간이 협소해질수록 차폐라인(SL)을 구비할 수 있는 여건이 나빠지므로 차폐라인(SL)을 통한 방법은 한계가 있다.
본 발명은 컬럼 경로 간의 간섭이 최소화된 배치 구조를 가지는 이미지 센싱 장치를 제공하는 것이다.
본 발명의 일 측면에 따르면, 본 발명은 제1 픽셀신호를 판독하여 제1 판독신호를 생성하기 위한 제1 판독부; 열(column) 방향으로 연장되고, 상기 제1 픽셀신호가 전송되는 제1 입력라인; 상기 열 방향으로 연장되고, 상기 제1 판독신호가 피드백되는 제1 피드백라인; 상기 제1 판독부와 행(row) 방향으로 이웃하여 배치되고, 제2 픽셀신호를 판독하여 제2 판독신호를 생성하기 위한 제2 판독부; 상기 열 방향으로 연장되고, 상기 제2 픽셀신호가 전송되는 제2 입력라인; 및 상기 열 방향으로 연장되고, 상기 제2 판독신호가 피드백되는 제2 피드백라인을 포함하며, 상기 제1 입력라인과 제1 피드백라인의 배치 순서와 상기 제2 입력라인과 상기 제1 피드백라인의 배치 순서가 대칭을 이룬다.
본 발명의 다른 측면에 따르면, 본 발명은 제1 픽셀신호를 판독하여 제1 차동 판독신호를 생성하기 위한 제1 판독부; 열(column) 방향으로 연장되고, 상기 제1 차동 판독신호 중 제1 정 판독신호가 전송되는 제1 정 출력라인; 상기 열 방향으로 연장되고, 상기 제1 차동 판독신호 중 제1 부 판독신호가 전송되는 제1 부 출력라인; 상기 제1 판독부와 행(row) 방향으로 이웃하여 배치되고, 제2 픽셀신호를 판독하여 제2 차동 판독신호를 생성하기 위한 제2 판독부; 상기 열 방향으로 연장되고, 상기 제2 차동 판독신호 중 제2 정 판독신호가 전송되는 제2 정 출력라인; 및 상기 열 방향으로 연장되고, 상기 제2 차동 판독신호 중 제2 부 판독신호가 전송되는 제2 부 출력라인을 포함하며, 상기 제1 정 출력라인과 상기 제1 부 출력라인의 배치 순서와 상기 제2 정 출력라인과 상기 제2 부 출력라인의 배치 순서가 대칭을 이룬다.
본 발명의 또 다른 측면에 따르면, 본 발명은 복수의 픽셀이 행(row)과 열(column)로 배열된 픽셀 어레이; N(1 이상의 정수)번째 열의 픽셀들로부터 출력되는 제1 픽셀신호를 판독하여 제1 차동 판독신호를 생성하기 위한 제1 판독부; 열 방향으로 연장되며, 상기 제1 픽셀신호가 전송되는 제1 입력라인; 상기 제1 입력라인과 평행하게 연장되며, 상기 제1 정 판독신호가 피드백되는 제1 피드백라인; 상기 제1 판독부와 행 방향으로 이웃하여 배치되며, N+2번째 열의 픽셀들로부터 출력되는 제2 픽셀신호를 판독하여 제2 차동 판독신호를 생성하기 위한 제2 판독부; 상기 열 방향으로 연장되며, 상기 제2 픽셀신호가 전송되는 제2 입력라인; 상기 제2 입력라인과 평행하게 연장되며, 상기 제2 차동 판독신호 중 제2 정 판독신호가 피드백되는 제2 피드백라인; 상기 제2 판독부와 상기 행 방향으로 이웃하여 배치되며, N+1번째 열의 픽셀들로부터 출력되는 제3 픽셀신호를 판독하여 제3 차동 판독신호를 생성하기 위한 제3 판독부; 상기 열 방향으로 연장되며, 상기 제3 픽셀신호가 전송되는 제3 입력라인; 상기 제3 입력라인과 평행하게 연장되며, 상기 제3 차동 판독신호 중 제3 정 판독신호가 피드백되는 제3 피드백라인; 상기 제3 판독부와 행 방향으로 이웃하여 배치되며, N+3번째 열의 픽셀들로부터 출력되는 제4 픽셀신호를 판독하여 제4 차동 판독신호를 생성하기 위한 제4 판독부; 상기 열 방향으로 연장되며, 상기 제4 픽셀신호가 전송되는 제4 입력라인; 상기 제4 입력라인과 평행하게 연장되며, 상기 제4 차동 판독신호 중 제4 정 판독신호가 피드백되는 제4 피드백라인을 포함하며, 상기 제1 및 제2 입력라인보다 상기 제1 및 제2 피드백라인이 더 인접하게 배치되고, 상기 제3 및 제4 입력라인보다 상기 제3 및 제4 피드백라인이 더 인접하게 배치된다.
유사한 성격의 신호라인끼리 인접하게 배치함으로써, 신호라인 간의 간섭을 최소화할 수 있는 효과가 있다.
도 1은 종래기술에 따른 이미지 센싱 장치의 레이아웃을 보인 배치도이다.
도 2는 도 1에 도시된 제1 및 제2 컬럼 경로를 부연 설명하기 위한 회로도이다.
도 3은 본 발명의 실시예에 따른 이미지 센싱 장치의 레이아웃을 보인 배치도이다.
도 4는 도 3에 도시된 제1 및 제2 컬럼 경로를 부연 설명하기 위한 회로도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3에는 본 발명의 실시예에 따른 이미지 센싱 장치의 레이아웃을 보인 배치도가 도시되어 있다.
도 3을 참조하면, 이미지 센싱 장치는 복수의 픽셀이 행(row)과 열(column) 방향으로 배열된 픽셀 어레이(AR)를 포함한다. 이때, 픽셀 어레이(AR)는 설명의 편의를 위해 2개의 행(row)(ROW0 ~ ROW1)과 4개의 열(column)(COL0 ~ COL3)만을 도시하였다. 이하에서는 열(COL0 ~ COL3)별로 대응하는 구성을 설명한다.
먼저, 제1 열(COL0)에 대응하는 제1 컬럼 경로를 설명한다.
제1 컬럼 경로는 제1 열(COL0)의 픽셀들(Gr0, B0)로부터 출력되는 제1 픽셀신호를 저장하는 제1 픽셀용 저장부(MIMI0)와, 열 방향으로 연장되며 제1 열(COL0)의 픽셀들(Gr0, B0)로부터 출력되는 제1 픽셀신호를 제1 픽셀용 저장부(MIMI0)로 전송하는 제1 전송라인(CL0)과, 제1 픽셀용 저장부(MIMI0)에 저장된 제1 픽셀신호를 판독하여 제1 차동 판독신호를 생성하는 제1 비교기(AMP0)와, 열 방향으로 연장되며 제1 픽셀용 저장부(MIMI0)에 저장된 제1 픽셀신호를 제1 비교기(AMP0)로 전송하는 제1 입력라인(IL0)과, 제1 입력라인(IL0)과 평행하게 연장되며 제1 차동 판독신호 중 제1 정 판독신호를 피드백하는 제1 피드백라인(FL0)과, 제1 정 판독신호를 저장하는 제1 증폭용 저장부(MIMO0)와, 열 방향으로 연장되며 제1 정 판독신호를 제1 증폭용 저장부(MIMO0)로 전송하는 제1 정 출력라인(OTL0)과, 제1 정 출력라인(OTL0)과 평행하게 연장되며 제1 차동 판독신호 중 제1 부 판독신호를 전송하는 제1 부 출력라인(OBL0)을 포함한다.
여기서, 제1 픽셀용 저장부(MIMI0)는 제1 열(COL0)의 픽셀들(Gr0, B0)로부터 열 방향으로 이격 배치되고, 제1 비교기(AMP0)는 제1 픽셀용 저장부(MIMI0)로부터 열 방향으로 이격 배치되며, 제1 증폭용 저장부(MIMO0)는 제1 비교기(AMP0)로부터 열 방향으로 이격 배치된다.
다음, 제2 열(COL1)에 대응하는 제2 컬럼 경로를 설명하기에 앞서 제3 열(COL2)에 대응하는 제3 컬럼 경로를 먼저 설명한다.
제3 컬럼 경로는 제3 열(COL2)의 픽셀들(Gr1, B1)로부터 출력되는 제3 픽셀신호를 저장하는 제3 픽셀용 저장부(MIMI2)와, 열 방향으로 연장되며 제3 열(COL2)의 픽셀들(Gr1, B1)로부터 출력되는 제3 픽셀신호를 제3 픽셀용 저장부(MIMI2)로 전송하는 제3 전송라인(CL2)과, 제1 비교기(AMP0)와 행 방향으로 이웃하여 배치되며 제3 픽셀용 저장부(MIMI2)에 저장된 제3 픽셀신호를 판독하여 제3 차동 판독신호를 생성하는 제3 비교기(AMP2)와, 열 방향으로 연장되되 제3 열(COL2)에서 제2 열(COL1)로 경로가 변경되며 제3 픽셀용 저장부(MIMI2)에 저장된 제3 픽셀신호를 제3 비교기(AMP2)로 전송하는 제3 입력라인(IL2)과, 제3 입력라인(IL2)의 일부와 평행하게 연장되며 제3 차동 판독신호 중 제3 정 판독신호를 피드백하는 제3 피드백라인(FL2)과, 제1 증폭용 저장부(MIMO0)와 행 방향으로 이웃하여 배치되며 제3 정 판독신호를 저장하는 제3 증폭용 저장부(MIMO2)와, 열 방향으로 연장되되 제2 열(COL3)에서 제3 열(COL2)로 경로가 변경되며 제3 정 판독신호를 제3 증폭용 저장부(MIMO2)로 전송하는 제3 정 출력라인(OTL2)과, 제3 정 출력라인(OBL2)의 일부와 평행하게 연장되며 제3 차동 판독신호 중 제3 부 판독신호를 전송하는 제3 부 출력라인(OBL2)을 포함한다.
다시 말해, 제3 컬럼 경로는 제3 열(COL2)에서 열 방향으로 연장되다가 제3 픽셀용 저장부(MIMI2) 이후에 제2 열(COL1)로 경로 변경된 다음 제2 열(COL1)에서 열 방향으로 연장되다가 제3 비교기(AMP2) 이후에 제3 열(COL2)로 경로 변경되는 형태를 가진다. 따라서, 제3 픽셀용 저장부(MIMI2)는 제3 열(COL2)의 픽셀들(Gr1, B1)로부터 열 방향으로 이격 배치되고, 제3 비교기(AMP2)는 후술하는 제2 픽셀용 저장부(MIMI1)로부터 열 방향으로 이격 배치되며, 제3 증폭용 저장부(MIMO2)는 후술하는 제2 비교기(AMP1)로부터 열 방향으로 이격 배치된다.
한편, 제1 입력라인(IL0) 및 제1 피드백라인(FL0)의 배치 순서와 제3 입력라인(IL2) 및 제3 피드백라인(FL2)의 배치 순서가 대칭을 이루고, 제1 정 출력라인(OTL0)과 제1 부 출력라인(OBL0)의 배치 순서와 제3 정 출력라인(OTL2)과 제3 부 출력라인(OBL2)의 배치 순서가 대칭을 이룬다. 더욱 자세하게는 제1 및 제3 입력라인(IL0, IL2)보다 제1 및 제3 피드백라인(FL0, FL2)이 더 인접하게 배치되고, 제1 및 제3 정 출력라인(OTL0, OTL2)보다 제1 및 제3 부 출력라인(OBL0, OBL2)이 더 인접하게 배치된다.
다음, 제2 열(COL1)에 대응하는 제2 컬럼 경로를 설명한다.
제2 컬럼 경로는 제2 열(COL1)의 픽셀들(R0, Gb0)로부터 출력되는 제2 픽셀신호를 저장하는 제2 픽셀용 저장부(MIMI1)와, 열 방향으로 연장되며 제2 열(COL1)의 픽셀들(R0, Gb0)로부터 출력되는 제2 픽셀신호를 제2 픽셀용 저장부(MIMI1)로 전송하는 제2 전송라인(CL1)과, 제3 비교기(AMP2)와 행 방향으로 이웃하여 배치되며 제2 픽셀용 저장부(MIMI1)에 저장된 제2 픽셀신호를 판독하여 제2 차동 판독신호를 생성하는 제2 비교기(AMP1)와, 열 방향으로 연장되되 제2 열(COL1)에서 제3 열(COL2)로 경로가 변경되며 제2 픽셀용 저장부(MIMI1)에 저장된 제2 픽셀신호를 제2 비교기(AMP1)로 전송하는 제2 입력라인(IL1)과, 제2 입력라인(IL1)의 일부와 평행하게 연장되며 제2 차동 판독신호 중 제2 정 판독신호를 피드백하는 제2 피드백라인(FL1)과, 제1 증폭용 저장부(MIMO0)와 열 방향으로 이웃하여 배치되며 제2 정 판독신호를 저장하는 제2 증폭용 저장부(MIMO1)와, 열 방향으로 연장되되 제3 열(COL2)에서 제2 열(COL1)로 경로가 변경되며 제2 정 판독신호를 제2 증폭용 저장부(MIMO1)로 전송하는 제2 정 출력라인(OTL1)과, 제2 정 출력라인(OTL1)의 일부와 평행하게 연장되며 제2 차동 판독신호 중 제2 부 판독신호를 전송하는 제2 부 출력라인(OBL1)을 포함한다.
다시 말해, 제2 컬럼 경로는 제2 열(COL1)에서 열 방향으로 연장되다가 제2 픽셀용 저장부(MIMI1) 이후에 제3 열(COL2)로 경로 변경된 다음 제3 열(COL2)에서 열 방향으로 연장되다가 제2 비교기(AMP1) 이후에 제2 열(COL1)로 경로 변경되는 형태를 가진다. 따라서, 제2 픽셀용 저장부(MIMI1)는 제2 열(COL1)의 픽셀들(R0, Gb0)로부터 열 방향으로 이격 배치되고, 제2 비교기(AMP1)는 전술한 제3 픽셀용 저장부(MIMI2)로부터 열 방향으로 이격 배치되며, 제2 증폭용 저장부(MIMO1)는 전술한 제3 비교기(AMP2)로부터 열 방향으로 이격 배치된다.
한편, 제2 및 제3 입력라인(IL1, IL2)는 열 방향으로 평행하게 연장되다가 한 번의 교차가 이루어지는 구조를 가지며, 제2 및 제3 정 출력라인(OTL1, OTL2)은 열 방향으로 평행하게 연장되다가 한 번의 교차가 이루어지는 구조를 가진다.
마지막으로, 제4 열(COL3)에 대응하는 제4 컬럼 경로를 설명한다.
제4 컬럼 경로는 제4 열(COL3)의 픽셀들(R1, Gb1)로부터 출력되는 제4 픽셀신호를 저장하는 제4 픽셀용 저장부(MIMI3)와, 열 방향으로 연장되며 제4 열(COL3)의 픽셀들(R1, Gb1)로부터 출력되는 제4 픽셀신호를 제4 픽셀용 저장부(MIMI3)로 전송하는 제4 전송라인(CL3)과, 제3 비교기(AMP2)와 행 방향으로 이웃하여 배치되며 제4 픽셀용 저장부(MIMI3)에 저장된 제4 픽셀신호를 판독하여 디지털신호인 제4 차동 판독신호를 생성하는 제4 비교기(AMP3)와, 열 방향으로 연장되며 제4 픽셀용 저장부(MIMI3)에 저장된 제4 픽셀신호를 제4 비교기(AMP3)로 전송하는 제4 입력라인(IL3)과, 제4 입력라인과 평행하게 연장되며 제4 차동 판독신호 중 제4 정 판독신호를 피드백하는 제4 피드백라인(FL3)과, 제2 증폭용 저장부(MIMO1)와 행 방향으로 이웃하여 배치되며 제4 정 판독신호를 저장하는 제4 증폭용 저장부(MIMO3)와, 열 방향으로 연장되며 제4 정 판독신호를 제4 증폭용 저장부(MIMO3)로 전송하는 제4 정 출력라인(OTL3)과, 제4 정 출력라인(OTL3)과 평행하게 연장되며 제4 차동 판독신호 중 제4 부 판독신호를 전송하는 제4 부 출력라인(OBL3)을 포함한다.
여기서, 제4 픽셀용 저장부(MIMI3)는 제4 열(COL3)의 픽셀들(R1, Gb1)로부터 열 방향으로 이격 배치되고, 제4 비교기(AMP3)는 제4 픽셀용 저장부(MIMI3)로부터 열 방향으로 이격 배치되며, 제4 증폭용 저장부(MIMO3)는 제4 비교기(AMP3)로부터 열 방향으로 이격 배치된다.
한편, 제2 입력라인(IL1) 및 제2 피드백라인(FL1)의 배치 순서와 제4 입력라인(IL3) 및 제4 피드백라인(FL3)의 배치 순서가 대칭을 이루고, 제2 정 출력라인(OTL1)과 제2 부 출력라인(OBL1)의 배치 순서와 제4 정 출력라인(OTL3)과 제4 부 출력라인(OBL3)의 배치 순서가 대칭을 이룬다. 더욱 자세하게는 제2 및 제4 입력라인(IL1, IL3)보다 제2 및 제4 피드백라인(FL1, FL3)이 더 인접하게 배치되고, 제2 및 제4 정 출력라인(OTL1, OTL3)보다 제2 및 제4 부 출력라인(OBL1, OBL3)이 더 인접하게 배치된다.
한편, 이미지 센싱 장치는 2개의 컬럼 경로 단위로 차폐라인(SL)이 열 방향으로 연장된다. 즉, 이미지 센싱 장치는 제1 컬럼 경로와 제1 컬럼 경로의 좌측으로 이웃하는 컬럼 경로(도면에 미도시) 사이를 차폐하기 위한 차폐라인(SL)과, 제2 및 제3 컬럼 경로 사이를 차폐하기 위한 차폐라인(SL)과, 제4 컬럼 경로와 제4 컬럼 경로의 우측으로 이웃하는 컬럼 경로(도면에 미도시)를 차폐하기 위한 차폐라인(SL)을 포함한다. 여기서, 제2 및 제3 컬럼 경로 사이를 차폐하기 위한 차폐라인(SL)은 제2 및 제3 입력라인(IL1, IL2)이 평행하게 연장되는 부분과 제2 및 제3 정 출력 라인(OTL1, OTL2)이 평행하게 연장되는 부분에 대응하여서만 구비될 수 있다.
도 4에는 앞서 설명한 컬럼 경로를 부연 설명하기 위한 회로도가 도시되어 있다. 이때, 도 4에는 제1 및 제3 열(COL0, COL2)에 대응하는 제1 및 제3 컬럼 경로만이 도시되어 있다.
도 4를 참조하면, 제1 컬럼 경로는 전술한 바와 같이 제1 픽셀용 저장부(MIMI0)와 제1 비교기(AMP0)와 제1 증폭용 저장부(MIMO0)를 포함한다. 예컨대, 제1 픽셀용 저장부(MIMI0)는 커패시터(capacitor)를 포함하고, 제1 비교기(AMP0)는 차동 증폭기(differential amplifier)를 포함하며, 제1 증폭용 저장부(MIMO0)는 커패시터를 포함한다. 특히, 제1 비교기(AMP0)는 제1 기준라인(RL0)을 통해 전송되는 제1 램프신호(Vramp0)와 제1 입력라인(IL0)를 통해 전송되는 제1 픽셀신호(Vin0)를 비교하여 제1 차동 판독신호(Voutp0, Voutn0)를 출력한다. 이때, 제1 기준라인(RL0)은 제1 비교기(AMP0)의 이해를 돕기 위해 도시한 것으로, 도 3에 도시되어 있지 않음에 유의한다.
한편, 제1 컬럼 경로는 제1 피드백부(SW0)를 더 포함한다. 제1 피드백부(SW0)는 제1 피드백라인(FL0)과 제1 입력라인(IL0) 사이에 접속되며 제1 정 판독신호(Voutp0)를 제1 픽셀신호(Vin0)에 반영한다. 예컨대, 제1 피드백부(SW0)는 제어신호(도면에 미도시)에 응답하여 제1 피드백라인(FL0)과 제1 입력라인(IL0)을 선택적으로 접속하기 위한 스위칭소자를 포함한다. 이때, 제1 피드백부(SW0)는 피드백 경로의 이해를 돕기 위해 도시한 것으로, 도 3에 도시되어 있지 않음에 유의한다.
다음, 제3 컬럼 경로는 전술한 바와 같이 제3 픽셀용 저장부(MIMI2)와 제3 비교기(AMP2)와 제3 증폭용 저장부(MIMO2)를 포함한다. 제2 컬럼 경로는 제1 컬럼 경로와 동일한 구성을 가지므로 자세한 설명을 생략하도록 한다. 다만, 제1 및 제3 컬럼 경로는 신호라인의 순서가 대칭을 이루며 내부에 포함된 회로들이 대칭을 이룰 수 있다.
이하, 상기와 같은 구성을 가지는 이미지 센싱 장치의 동작을 설명한다.
픽셀 어레이(AR)는 행 단위로 순차적으로 선택되며, 선택된 행의 픽셀들로부터 출력되는 제1 내지 제4 픽셀신호(Vpx0, Vpx1, Vpx2, Vpx3)가 제1 내지 제4 컬럼 경로를 통해 전송된다. 예컨대, 제1 행(ROW0)이 선택되면, 제1 행(ROW0)의 픽셀들(Gr0, R0, Gr1, R1)로부터 제1 내지 제4 픽셀신호(Vpx0, Vpx1, Vpx2, Vpx3)가 출력되며, 제1 내지 제4 픽셀신호(Vpx0, Vpx1, Vpx2, Vpx3)는 제1 내지 제4 컬럼 경로를 통해 전송된다.
제1 내지 제4 픽셀신호(Vpx0, Vpx1, Vpx2, Vpx3)가 제1 내지 제4 컬럼 경로를 통해 전송되는 과정을 설명하면 다음과 같다.
제1 내지 제4 픽셀용 저장부(MIMI0, MIMI1, MIMI2, MIMI3)는 픽셀 어레이(AR)로부터 출력된 제1 내지 제4 픽셀신호(Vpx0, Vpx1, Vpx2, Vpx3)를 저장하고, 제1 내지 제4 비교기(AMP0, AMP1, AMP2, AMP3)는 제1 내지 제4 픽셀용 저장부(MIMI0, MIMI1, MIMI2, MIMI3)에 저장된 제1 내지 제4 픽셀신호(Vin0, Vin1, Vin2, Vin3)에 응답하여 제1 내지 제4 차동 판독신호(Voutp0/Voutn0, Voutp1/Voutn1, Voutp2/Voutn2, Voutp3/Voutn3)를 생성하고, 제1 내지 제4 증폭용 저장부(MIMO0, MIMO1, MIMO2, MIMO3)는 제1 내지 제4 정 판독신호(Voutp0, Voutp1, Voutp2, Voutp3)를 저장하고, 제1 내지 제4 피드백부(SW0, SW1, SW2, SW3)는 제어신호(도면에 미도시)에 응답하여 제1 내지 제4 정 판독신호(Voutp0, Voutp1, Voutp2, Voutp3)를 제1 내지 제4 픽셀신호(Vin0, Vin1, Vin2, Vin3)에 반영한다.
이때, 픽셀 어레이(AR)로부터 출력된 제1 내지 제4 픽셀신호(Vpx0, Vpx1, Vpx2, Vpx3)는 제1 내지 제4 전송라인(CL0, CL1, CL2, CL3)을 통해 제1 내지 제4 픽셀용 저장부(MIMI0, MIMI1, MIMI2, MIMI3)에 전송되고, 제1 내지 제4 픽셀용 저장부(MIMI0, MIMI1, MIMI2, MIMI3)에 저장된 제1 내지 제4 픽셀신호(Vin0, Vin1, Vin2, Vin3)는 제1 내지 제4 입력라인(IL0, IL1, IL2, IL3)을 통해 제1 내지 제4 비교부(AMP0, AMP1, AMP2, AMP3)로 전송되고, 제1 내지 제4 정 판독신호(Voutp0, Voutp1, Voutp2, Voutp3)는 제1 내지 제4 정 출력라인(OTL0, OTL1, OTL2, OTL3)을 통해 제1 내지 제4 증폭용 저장부(MIMO0, MIMO1, MIMO2, MIMO3)로 전송되는 동시에 제1 내지 제4 피드백라인(FL0, FL1, FL2, FL3)을 통해 제1 내지 제4 피드백부(SW0, SW1, SW2, SW3)로 전송된다.
특히, 서로 인접한 제1 및 제3 피드백라인(FL0, FL2)은 유사한 성격의 제1 및 제3 정 판독신호(Voutp0, Voutp2)가 전송됨에 따라 제1 및 제3 피드백라인(FL0, FL2) 간에 발생하는 기생 커패시터를 무효화시킬 수 있다(도 3 참조). 예컨대, 제1 및 제3 정 판독신호(Voutp0, Voutp2)는, 동일한 색상(Gr0, Gr1)의 픽셀신호로, 동일한 변화폭을 가짐에 따라 제1 및 제3 피드백라인(FL0, FL2) 사이에 형성되는 기생 커패시터에 전하가 저장되지 않으므로, 제1 및 제3 피드백라인(FL0, FL2) 간에는 커플링 효과가 발생하지 않는다. 물론 제2 및 제4 피드백라인(FL1, FL3) 간에도 앞서 설명한 이유로 인하여 커플링 효과가 발생하지 않는다. 더 나아가서는 제1 및 제3 부 출력라인(OBL0, OBL2)이 인접하게 배치됨에 따라 제1 및 제3 정 출력라인(OTL0, OTL2)에 반영되는 커플링 효과가 최소화되고, 제2 및 제4 부 출력라인(OBL1, OBL3)이 인접하게 배치됨에 따라 제2 및 제4 정 출력라인(OTL1, OTL3)에 반영되는 커플링 효과가 최소화된다.
이와 같은 본 발명의 실시예에 따르면, 신호라인 간에 커플링 효과가 최소화되는 배치 구조를 가짐에 따라 이미지 센싱 장치의 동작 신뢰성을 개선할 수 있는 이점이 있다.
본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
AR : 픽셀 어레이
CL0, MIMI0, AMP0, MIMO0 : 제1 컬럼 경로
CL1, MIMI1, AMP1, MIMO1 : 제2 컬럼 경로
CL2, MIMI2, AMP2, MIMO2 : 제3 컬럼 경로
CL3, MIMI3, AMP3, MIMO3 : 제4 컬럼 경로
SL : 차폐라인

Claims (17)

  1. 제1 픽셀신호를 판독하여 제1 판독신호를 생성하기 위한 제1 판독부;
    열(column) 방향으로 연장되고, 상기 제1 픽셀신호가 전송되는 제1 입력라인;
    상기 열 방향으로 연장되고, 상기 제1 판독신호가 피드백되는 제1 피드백라인;
    상기 제1 판독부와 행(row) 방향으로 이웃하여 배치되고, 제2 픽셀신호를 판독하여 제2 판독신호를 생성하기 위한 제2 판독부;
    상기 열 방향으로 연장되고, 상기 제2 픽셀신호가 전송되는 제2 입력라인; 및
    상기 열 방향으로 연장되고, 상기 제2 판독신호가 피드백되는 제2 피드백라인을 포함하며,
    상기 제1 입력라인과 제1 피드백라인의 배치 순서와 상기 제2 입력라인과 상기 제1 피드백라인의 배치 순서가 대칭을 이루는 이미지 센싱 장치.
  2. 제1항에 있어서,
    상기 제1 및 제2 입력라인보다 상기 제1 및 제2 피드백라인이 인접하게 배치되는 이미지 센싱 장치.
  3. 제1항에 있어서,
    상기 제1 및 제2 픽셀신호는 동일한 색상 계열의 픽셀신호를 포함하는 이미지 센싱 장치.
  4. 제1항에 있어서,
    상기 제1 피드백라인과 상기 제1 입력라인 사이에 접속되고, 상기 제1 판독신호를 상기 제1 픽셀신호에 반영하기 위한 제1 피드백부; 및
    상기 제2 피드백라인과 상기 제2 입력라인 사이에 접속되고, 상기 제2 판독신호를 피드백하여 상기 제2 픽셀신호에 반영하기 위한 제2 피드백부를 더 포함하는 이미지 센싱 장치.
  5. 제1항에 있어서,
    상기 제1 및 제2 판독부는 서로 대칭되는 이미지 센싱 장치.
  6. 제1항에 있어서,
    상기 제1 픽셀신호를 생성하기 위한 제1 픽셀; 및
    상기 제1 픽셀과 행 방향으로 이웃하여 배치되며, 상기 제2 픽셀신호를 생성하기 위한 제2 픽셀을 더 포함하는 이미지 센싱 장치.
  7. 제1 픽셀신호를 판독하여 제1 차동 판독신호를 생성하기 위한 제1 판독부;
    열(column) 방향으로 연장되고, 상기 제1 차동 판독신호 중 제1 정 판독신호가 전송되는 제1 정 출력라인;
    상기 열 방향으로 연장되고, 상기 제1 차동 판독신호 중 제1 부 판독신호가 전송되는 제1 부 출력라인;
    상기 제1 판독부와 행(row) 방향으로 이웃하여 배치되고, 제2 픽셀신호를 판독하여 제2 차동 판독신호를 생성하기 위한 제2 판독부;
    상기 열 방향으로 연장되고, 상기 제2 차동 판독신호 중 제2 정 판독신호가 전송되는 제2 정 출력라인; 및
    상기 열 방향으로 연장되고, 상기 제2 차동 판독신호 중 제2 부 판독신호가 전송되는 제2 부 출력라인을 포함하며,
    상기 제1 정 출력라인과 상기 제1 부 출력라인의 배치 순서와 상기 제2 정 출력라인과 상기 제2 부 출력라인의 배치 순서가 대칭을 이루는 이미지 센싱 장치.
  8. 제7항에 있어서,
    상기 제1 및 제2 정 출력라인보다 상기 제1 및 제2 부 출력라인이 더 인접하게 배치되는 이미지 센싱 장치.
  9. 제7항에 있어서,
    상기 제1 및 제2 픽셀신호는 동일한 색상 계열의 픽셀신호를 포함하는 이미지 센싱 장치.
  10. 제7항에 있어서,
    상기 제1 및 제2 판독부는 서로 대칭되는 이미지 센싱 장치.
  11. 복수의 픽셀이 행(row)과 열(column)로 배열된 픽셀 어레이;
    N(1 이상의 정수)번째 열의 픽셀들로부터 출력되는 제1 픽셀신호를 판독하여 제1 차동 판독신호를 생성하기 위한 제1 판독부;
    열 방향으로 연장되며, 상기 제1 픽셀신호가 전송되는 제1 입력라인;
    상기 제1 입력라인과 평행하게 연장되며, 상기 제1 정 판독신호가 피드백되는 제1 피드백라인;
    상기 제1 판독부와 행 방향으로 이웃하여 배치되며, N+2번째 열의 픽셀들로부터 출력되는 제2 픽셀신호를 판독하여 제2 차동 판독신호를 생성하기 위한 제2 판독부;
    상기 열 방향으로 연장되며, 상기 제2 픽셀신호가 전송되는 제2 입력라인;
    상기 제2 입력라인과 평행하게 연장되며, 상기 제2 차동 판독신호 중 제2 정 판독신호가 피드백되는 제2 피드백라인;
    상기 제2 판독부와 상기 행 방향으로 이웃하여 배치되며, N+1번째 열의 픽셀들로부터 출력되는 제3 픽셀신호를 판독하여 제3 차동 판독신호를 생성하기 위한 제3 판독부;
    상기 열 방향으로 연장되며, 상기 제3 픽셀신호가 전송되는 제3 입력라인;
    상기 제3 입력라인과 평행하게 연장되며, 상기 제3 차동 판독신호 중 제3 정 판독신호가 피드백되는 제3 피드백라인;
    상기 제3 판독부와 행 방향으로 이웃하여 배치되며, N+3번째 열의 픽셀들로부터 출력되는 제4 픽셀신호를 판독하여 제4 차동 판독신호를 생성하기 위한 제4 판독부;
    상기 열 방향으로 연장되며, 상기 제4 픽셀신호가 전송되는 제4 입력라인;
    상기 제4 입력라인과 평행하게 연장되며, 상기 제4 차동 판독신호 중 제4 정 판독신호가 피드백되는 제4 피드백라인을 포함하며,
    상기 제1 및 제2 입력라인보다 상기 제1 및 제2 피드백라인이 더 인접하게 배치되고,
    상기 제3 및 제4 입력라인보다 상기 제3 및 제4 피드백라인이 더 인접하게 배치되는 이미지 센싱 장치.
  12. 제11항에 있어서,
    상기 제1 판독부는 상기 N번째 열의 픽셀들과 대응되는 위치에 배치되고,
    상기 제2 판독부는 상기 N+1번째 열의 픽셀들과 대응되는 위치에 배치되고,
    상기 제3 판독부는 상기 N+2번째 열의 픽셀들과 대응되는 위치에 배치되고,
    상기 제4 판독부는 상기 N+3번째 열의 픽셀들과 대응되는 위치에 배치되며,
    상기 제1 내지 제4 입력라인은 상기 열 방향으로 나란히 연장되되, 상기 제2 및 제3 입력라인은 한 번의 교차가 이루어지는 이미지 센싱 장치.
  13. 제11항에 있어서,
    상기 제1 및 제2 픽셀신호는 동일한 색상 계열의 픽셀신호를 포함하고,
    상기 제3 및 제4 픽셀신호는 동일한 색상 계열의 픽셀신호를 포함하는 이미지 센싱 장치.
  14. 제11항에 있어서,
    상기 제1 및 제2 판독부는 서로 대칭되고,
    상기 제3 및 제4 판독부는 서로 대칭되는 이미지 센싱 장치.
  15. 제11항에 있어서,
    상기 열 방향으로 연장되며, 상기 제1 정 판독신호가 전송되는 제1 정 출력라인;
    상기 열 방향으로 연장되며, 상기 제1 차동 판독신호 중 제1 부 판독신호가 전송되는 제1 부 출력라인;
    상기 열 방향으로 연장되며, 상기 제2 정 판독신호가 전송되는 제2 정 출력라인;
    상기 열 방향으로 연장되며, 상기 제2 차동 판독신호 중 제2 부 판독신호가 전송되는 제2 부 출력라인;
    상기 열 방향으로 연장되며, 상기 제3 정 판독신호가 전송되는 제3 정 출력라인;
    상기 열 방향으로 연장되며, 상기 제3 차동 판독신호 중 제3 부 판독신호가 전송되는 제3 부 출력라인;
    상기 열 방향으로 연장되며, 상기 제4 정 판독신호가 전송되는 제4 정 출력라인; 및
    상기 열 방향으로 연장되며, 상기 제4 차동 판독신호 중 제4 부 판독신호가 전송되는 제4 부 출력라인을 더 포함하며,
    상기 제1 및 제2 정 출력라인보다 상기 제1 및 제2 부 출력라인이 더 인접하게 배치되고,
    상기 제3 및 제4 정 출력라인보다 상기 제3 및 제4 부 출력라인이 더 인접하게 배치되는 이미지 센싱 장치.
  16. 제15항에 있어서,
    상기 제1 내지 제4 정 출력라인은 상기 열 방향으로 나란히 연장되되, 상기 제2 및 제3 정 출력라인은 한 번의 교차가 이루어지는 이미지 센싱 장치.
  17. 제15항에 있어서,
    상기 제2 및 제3 입력라인 사이와, 상기 제2 및 제3 정 출력라인 사이에 상기 열 방향으로 연장된 차폐라인을 더 포함하는 이미지 센싱 장치.
KR1020130160394A 2013-12-20 2013-12-20 이미지 센싱 장치 KR20150072817A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130160394A KR20150072817A (ko) 2013-12-20 2013-12-20 이미지 센싱 장치
US14/305,915 US9479719B2 (en) 2013-12-20 2014-06-16 Image sensing device having input/output lines
CN201410742285.6A CN104733481B (zh) 2013-12-20 2014-12-05 图像感测器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130160394A KR20150072817A (ko) 2013-12-20 2013-12-20 이미지 센싱 장치

Publications (1)

Publication Number Publication Date
KR20150072817A true KR20150072817A (ko) 2015-06-30

Family

ID=53401520

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130160394A KR20150072817A (ko) 2013-12-20 2013-12-20 이미지 센싱 장치

Country Status (3)

Country Link
US (1) US9479719B2 (ko)
KR (1) KR20150072817A (ko)
CN (1) CN104733481B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6646824B2 (ja) 2016-01-22 2020-02-14 パナソニックＩｐマネジメント株式会社 撮像装置
KR102486651B1 (ko) 2016-03-03 2023-01-11 삼성전자주식회사 이미지 센서
CN116486746B (zh) * 2023-04-28 2024-04-12 惠科股份有限公司 显示面板及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6801258B1 (en) * 1998-03-16 2004-10-05 California Institute Of Technology CMOS integration sensor with fully differential column readout circuit for light adaptive imaging
US6876388B1 (en) 2000-02-02 2005-04-05 Taiwan Advanced Sensors Corporation Interlaced alternating pixel design for high sensitivity CMOS Image sensors
JP4018644B2 (ja) * 2004-01-29 2007-12-05 キヤノン株式会社 光電変換装置及び同光電変換装置を用いた撮像システム
TWI422020B (zh) * 2008-12-08 2014-01-01 Sony Corp 固態成像裝置
JP5804780B2 (ja) * 2011-06-03 2015-11-04 キヤノン株式会社 固体撮像装置
JP2012253624A (ja) 2011-06-03 2012-12-20 Sony Corp 固体撮像装置およびカメラシステム

Also Published As

Publication number Publication date
CN104733481B (zh) 2019-01-15
CN104733481A (zh) 2015-06-24
US9479719B2 (en) 2016-10-25
US20150181143A1 (en) 2015-06-25

Similar Documents

Publication Publication Date Title
US20210167103A1 (en) Solid-state imaging device and electronic apparatus
US9053996B2 (en) Solid-state imaging apparatus with a plurality of processing portions
US7352400B2 (en) Solid-state image pickup apparatus having a differential output
US9635297B2 (en) Image capturing apparatus, solid-state image sensor, and camera that may suppress electrical interference
US10685991B2 (en) Solid-state imaging device
JP2009141528A (ja) 撮像装置及び撮像システム
US9942491B2 (en) Imaging device including two substrates
CN102387320B (zh) 光电转换装置、焦点检测装置和图像拾取系统
JP2010051538A (ja) 撮像装置
JP2017183659A (ja) 固体撮像素子、撮像装置、および電子機器
US9380240B2 (en) Solid-state imaging device with redundant column ADC circuit
KR20150072817A (ko) 이미지 센싱 장치
US9070796B2 (en) Solid-state imaging device and imaging apparatus
US20100208116A1 (en) Color ccd linear image sensor
JP2016181736A (ja) 撮像装置、その駆動方法及び撮像システム
CN104935836A (zh) 固体摄像装置
US9124826B2 (en) Image sensing device and method for operating the same
WO2020044747A1 (ja) 固体撮像素子
US9240426B2 (en) Photoelectric conversion device
JP6477125B2 (ja) 撮像回路装置及び電子機器
JP2008067063A (ja) 固体撮像装置及び撮像システム
US8334578B2 (en) Integrated circuit having wiring structure, solid image pickup element having the wiring structure, and imaging device having the solid image pickup element
JP2013255125A (ja) 撮像素子
JP7373542B2 (ja) 光電変換装置および機器
US10879300B2 (en) Image sensor and image-capturing apparatus

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application