KR101863025B1 - 임피던스 정합 장치 - Google Patents

임피던스 정합 장치 Download PDF

Info

Publication number
KR101863025B1
KR101863025B1 KR1020177034500A KR20177034500A KR101863025B1 KR 101863025 B1 KR101863025 B1 KR 101863025B1 KR 1020177034500 A KR1020177034500 A KR 1020177034500A KR 20177034500 A KR20177034500 A KR 20177034500A KR 101863025 B1 KR101863025 B1 KR 101863025B1
Authority
KR
South Korea
Prior art keywords
control
current
impedance matching
control current
inductance
Prior art date
Application number
KR1020177034500A
Other languages
English (en)
Other versions
KR20170140400A (ko
Inventor
이쓰오 유즈리하라
사토시 아이카와
사다오 모리
타다하루 오노
Original Assignee
가부시끼가이샤교산세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤교산세이사꾸쇼 filed Critical 가부시끼가이샤교산세이사꾸쇼
Publication of KR20170140400A publication Critical patent/KR20170140400A/ko
Application granted granted Critical
Publication of KR101863025B1 publication Critical patent/KR101863025B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F21/00—Variable inductances or transformers of the signal type
    • H01F21/02—Variable inductances or transformers of the signal type continuously variable, e.g. variometers
    • H01F21/08—Variable inductances or transformers of the signal type continuously variable, e.g. variometers by varying the permeability of the core, e.g. by varying magnetic bias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/34—Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/38—Auxiliary core members; Auxiliary coils or windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F29/00—Variable transformers or inductances not covered by group H01F21/00
    • H01F29/14—Variable transformers or inductances not covered by group H01F21/00 with variable magnetic bias
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/40—Impedance converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H03H7/40—Automatic matching of load impedance to source impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F29/00—Variable transformers or inductances not covered by group H01F21/00
    • H01F29/14—Variable transformers or inductances not covered by group H01F21/00 with variable magnetic bias
    • H01F2029/143—Variable transformers or inductances not covered by group H01F21/00 with variable magnetic bias with control winding for generating magnetic bias
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0057—Constructional details comprising magnetic material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma Technology (AREA)

Abstract

코어에 감겨진 주 권선과 제어 권선을 가진 가변 리액터를 구비하는 임피던스 정합 장치에 있어서, 코어의 발생 자계를, 임피던스 정합의 제어 목표치와 피드백치와의 편차를 정정(整定)하는데 필요로 하는 자계를 초과하는 크기를 가지는 교류 자계로 하고, 가변 리액터의 제어 권선에 흘리는 제어 전류의 전류치를 변화시켜서 발생 자계의 자계의 크기를 변경함으로써, 가변 리액터의 인덕턴스를 소정의 인덕턴스로 제어시키고, 이로써 임피던스 정합을 행한다. 가변 리액터의 인덕턴스 변화의 응답 지연을 저감함으로써, 임피던스 정합의 응답 지연을 저감한다.

Description

임피던스 정합 장치
본원 발명은, 고주파 공급측의 임피던스와 부하측의 임피던스를 정합시키는 임피던스 정합 장치에 관한 것이다.
고주파 전원 등의 고주파 공급측으로부터 부하측에 고주파 전력을 공급할 때, 고주파 공급부와 부하 사이에 양측의 임피던스를 정합시키는 임피던스 정합 장치를 마련함으로써, 고주파 전력의 공급 효율을 높일 수 있다.
반도체 제조 장치가 제조하는 제품의 미세화에 수반하여, 예를 들면, 플라즈마가 여기되고 나서 안정될 때까지 고속으로 응답하여 단시간에 수렴되는 등의, 플라즈마의 부하 변동에 대한 높은 안정성이 요구되고 있다. 플라즈마에의 전력 공급을 안정시켜서 플라즈마 변동을 억제하기 위해서는, 임피던스 정합(매칭)을 고속으로 가능하게 하는 임피던스 정합 장치가 필요해지고 있다.
일반적인 임피던스 정합 장치는, 진공 가변 콘덴서를 모터 구동하는 기계적정합 동작을 행하기 때문에, 임피던스 정합이 완료될 때까지 수 초의 시간을 필요로 하는 경우가 있다. 이러한 기계적 임피던스 정합 장치 대신에, 기계적 요소를 포함하지 않는 전자적인 임피던스 정합 장치가 제안되고 있다. 전자적 임피던스 정합 장치는 전자 매처(matcher)라고 칭해진다(인용문헌 1 참조).
이 전자적인 임피던스 정합 장치는 가변 리액터에 의해서 구성할 수 있다. 가변 리액터는, 메인 권선(주 권선)과 함께 제어 권선을 페라이트 코어에 감고, 제어 권선의 전류를 강압 초퍼 회로에 의해서 전자적으로 가변시켜서 인덕턴스를 변경함으로써 임피던스를 가변으로 한다. 이 가변 리액터에 의하면, 기계적 가동부를 이용하는 일 없이, 제어 권선의 전류를 제어함으로써 임피던스를 변경할 수 있기 때문에, 고속화 및 메인터넌스 프리(maintenance-free, 정비 불필요)를 도모할 수 있다고 하는 메리트를 가지고 있다.
도 14는 종래의 전자적 임피던스 정합 장치에 이용하는 가변 리액터의 구성예를 설명하기 위한 도로서, 도 14 (a)는 가변 리액터의 회로예를 나타내고, 도 14 (b)는 가변 리액터의 EI 코어에 의한 구조예를 나타내고 있다.
가변 리액터(102)는, 페라이트 코어(102c)에 제어 권선(102a)과, 메인 권선(주 권선)(102b)(102b1, 102b2)의 2종류의 권선으로 구성되어 있다. 제어 권선(102a)은 페라이트 코어(102c)의 중앙부에 감기고 직류 전류가 흐른다. 메인 권선(102b)은 페라이트 코어(102c)의 양 사이드에 각각 감기고, 임피던스 정합 장치에 접속되어 있는 고주파 전원(RF 전원)으로부터 예를 들면 13.56MHz의 고주파 전류가 공급된다.
가변 리액터(102)에서는, 이와 같이 제어 권선의 양측에 메인 권선을 감는 결선(結線)으로 함으로써, 메인 권선(102b1)과 메인 권선(102b2)에 의해 발생되는 자계를 페라이트 코어(102c)의 중앙부에서는 서로 소거하고, 이로써, 메인 권선(102b1, 102b2)에 의해 발생되는 고주파 전압은 제어 권선(102a)측에 유기(誘起)되지 않는 구성으로 하고 있다.
가변 리액터의 인덕턴스(L)는,
Figure 112017118988287-pct00001
Figure 112017118988287-pct00002
로 결정된다.
여기서, μ는 투자율, S는 코어의 단면적, N은 메인 권선의 권수, l은 자로(磁路) 길이, B는 자속 밀도, H는 자계이다. 식 (1), (2)는, 인덕턴스(L)는 투자율(μ)에 비례하고, 투자율(μ)은 자계(H)에 반비례하는 것을 나타내고 있다.
가변 리액터에 사용하는 페라이트 코어는 비선형의 히스테리시스 특성을 가지고 있고, 투자율(μ)은 식 (2)로부터 B-H 커브상의 기울기로 나타난다.
식 (1), (2)는, 자계(H)가 작으면 투자율(μ)은 커지고, 인덕턴스(L)는 커지는 것을 나타내고 있다. 또한, 페라이트 코어에 발생되는 자계(H)의 크기는 제어 권선에 흐르는 직류 전류에 비례한다. 따라서, 전자적 임피던스 정합 장치에서는, 제어 권선에 흘리는 직류 전류(Idc)를 제어함으로써 발생되는 자계(H)의 크기를 변화시키고, 이 자계(H)의 크기의 변화에 의해서 가변 리액터의 인덕턴스(L)를 가변으로 하고 있다.
B-H 커브상에는, 제어 권선에 흐르는 직류 전류에 의한 직류 자계 외에, 메인 권선에 흐르는 고주파 전류에 의한 교류 자계가 발생한다. 그렇지만, 가변 리액터에 있어서, 직류 전류에 의해서 발생되는 직류 자계의 범위 내에 있어서 교류 자속 밀도와 직류 자속 밀도를 비교하면, 교류 자속 밀도는 직류 자속 밀도의 10% 이하여서, 가변 리액터의 자속 밀도는 거의 직류 자속 밀도에 의존한다고 간주할 수 있다. 이 때문에, 투자율(μ)은 직류 자계와 직류 자속에 의한 B-H 커브상의 동작점으로 정해진다고 간주할 수 있고, 인덕턴스는, 직류의 제어 전류를 제어하여 자계를 변화시키고, 이 자계 변화에 의해서 투자율을 변화시킴으로써 가변으로 할 수 있다.
도 14 (c)는 가변 리액터를 이용한 임피던스 정합 장치의 개략 구성을 나타내고 있다. 여기에서는, 입력 출력 단자간에 병렬 접속된 가변 리액터(102A)에 의해서 임피던스의 절대치를 변경하고, 입력 출력 단자간에 직렬 접속된 가변 리액터(102B)에 의해서 임피던스의 위상분(分)을 변경한다. 임피던스 제어 회로(101)는, 각 가변 리액터의 인덕턴스를 변화시킴으로써, 입력단측의 임피던스와 출력단측의 임피던스를 정합하고 있다.
일본 공개특허공보 2000-165175호
가변 리액터의 제어 권선에 직류의 제어 전류를 흘려서 인덕턴스를 변화시킴으로써 임피던스 정합을 행하는 임피던스 정합 장치에서는, 가변 리액터에 제어 전류를 인가하고 나서 소정의 인덕턴스가 될 때까지의 인덕턴스 변화에 시간적인 지연이 있고, 이 인덕턴스 변화의 지연은 임피던스 정합의 응답성에 영향을 준다고 하는 문제가 있다.
본원 발명의 발명자는, 가변 리액터의 인덕턴스 변화에 지연이 생기는 요인으로서, 이하의 요인 1 및 요인 2가 있다는 것을 발견했다. 도 15는, 가변 리액터의 인덕턴스 변화에 응답 지연이 생기는 요인 1 및 요인 2를 설명하기 위한 도이다.
요인 1: 요인의 하나로서, 제어 권선에 제어 전류를 인가함으로써 생기는 인덕턴스 변화의 지연 특성에 기인하는 인덕턴스 변화의 지연이 있다는 것을 발견했다.
제어 권선에 제어 전류를 인가했을 때, 제어 권선의 인덕턴스(L)는 지연 특성을 가지고 변화된다. 그 인덕턴스(L)는, 식 (3)에서 나타나는 바와 같이 1차 지연 시정수(τ)를 가지는 지연 특성으로 간주할 수 있고, 이 지연 특성에 의해 인덕턴스 변화에 응답 지연이 생긴다.
Figure 112017118988287-pct00003
이다.
도 15 (a)는 지연 특성에 의한 응답 지연을 설명하기 위한 도이다. 도 15 (a)에 있어서, 인덕턴스(L(t))는 시간(t)과 함께 시정수(τ)로 L0으로부터 L∞를 향하여 변화된다. 인덕턴스(L(t))는, 파선으로 나타나는 소정치(LT)에 이르기까지 지연 특성에 의해서 시간(T)을 필요로 한다.
일례로서 제어 전류를 0A로부터 -10A으로 스텝 변화시켰을 경우에는, L0 = 500nH, L∞ = 250nH이고, t = τ 및 t = 4τ의 인덕턴스(L)는 각각 이하의 식 (4), (5)로 나타난다.
Figure 112017118988287-pct00004
Figure 112017118988287-pct00005
상기한 예에 나타내는 바와 같이, 제어 전류의 인가 후, 그 제어 전류로 정해지는 인덕턴스(L∞)에 이르기까지는 지연 특성에 의해서 시간을 필요로 한다.
요인 2: 다른 요인으로서 페라이트 코어의 히스테리시스 특성에 의한 잔류 자속에 기인하는 인덕턴스 변화의 지연이 있는 것을 발견했다.
페라이트 코어는, 히스테리시스 특성에 의해서, 자계 인가에 의한 자화 상태로부터 자계를 영(제로)으로 해도 자속을 유지하여, 잔류 자속이 생긴다고 하는 특성을 가지고 있다. 도 15 (b)는 잔류 자속을 설명하기 위한 도이다.
제어 권선에 직류 전류를 인가하여 자화 상태로 한 후, 제어 권선에 인가하는 직류 전류를 0으로 했을 경우에, 자계가 영임에도 불구하고, 히스테리시스 특성에 의해서 자속 밀도(B)는 B0가 되지 않고 잔류 자속(B1)이 남는다. 다만, 도면 중의 B0은 자속 밀도(B)가 영임을 나타내고 있다.
이 잔류 자속(B1)은 시간의 경과와 함께 서서히 감소되어, 경과 시간(ΔT)의 후에 자속 밀도(B0)로 돌아온다. 잔류 자속(B1)이 자속 밀도(B0)로 돌아오는 경과 시간(ΔT) 동안에는, 자속 밀도(B)는 잔류 자속(B1)에 의존한 값이 된다. 이 때문에, B-H 커브상에 있어서 잔류 자속(B1)에 대응하는 자계보다 작은 자계(H)가 인가되었을 경우에는, 인가한 자계(H)에 대응한 자속 밀도(B)가 되지 않는 경우가 생긴다. 따라서, 인덕턴스를, 자속 밀도(B)를 인가한 자계(H)에 대응한 값으로 하기 위해서는, 잔류 자속(B1)이 자속 밀도(B0)로 돌아올 때까지의 경과 시간(ΔT)을 기다릴 필요가 있다.
따라서, 인덕턴스(L)는, 상기한 바와 같이, B-H 커브상에 있어서 자속 밀도(B)와 자계(H)로 정해지는 투자율(μ)에 비례하기 때문에, 자속 밀도(B)의 변화에 지연이 생김으로써 인덕턴스 변화에 응답 지연이 생긴다.
도 15 (c)는 잔류 자속에 의한 인덕턴스 변화의 응답 지연을 설명하기 위한 도이다. 잔류 자속(B1)이 있는 경우의 잔류 자속(L1)은 시간 경과와 함께, 잔류 자속이 소실되었을 때의 인덕턴스(L0)를 향하여 변화된다. 도 15 (c) 중의 일점쇄선은 이 변화를 모식적으로 나타내고 있다. 다만, 도시하는 변화는 시간 변화의 개략 경향을 나타내는 것으로서, 실제의 변화를 나타내는 것은 아니다. 또한, 잔류 자속(B1)이 해소되어서 인덕턴스(L0)에 이르기까지 필요로 하는 시간(ΔT)은, 페라이트 코어의 자기 특성에 의한다.
따라서, 임피던스 정합 장치는, 가변 리액터의 인덕턴스 변화의 응답 지연에 의해, 임피던스 정합에 응답 지연이 생긴다고 하는 문제가 있다.
본 발명은 상기한 종래의 문제점을 해결하고, 가변 리액터의 인덕턴스 변화의 응답 지연을 저감함으로써, 임피던스 정합의 응답 지연을 저감하는 것을 목적으로 한다.
본원 발명은, 고주파 공급측과 부하측의 임피던스를 정합하는 임피던스 정합 장치이며, 가변 리액터의 인덕턴스 변화에 의해 임피던스를 변경함으로써 임피던스 정합을 행한다.
가변 리액터는 코어에 감긴 주 권선과 제어 권선을 구비한다. 가변 리액터의 코어에 발생되는 자계는, 제어 권선에 흐르는 제어 전류를 변경함으로써 변화시킬 수 있다. 발생 자계에 의해서 가변 리액터의 인덕턴스는 변화하기 때문에, 제어 권선에 흘리는 제어 전류의 전류치를 변화시켜 발생 자계의 자계의 크기를 변경함으로써, 가변 리액터의 인덕턴스를 소정의 인덕턴스로 제어하고, 이로써 임피던스 정합을 행할 수 있다.
(i) 본원 발명의 임피던스 정합 장치에 있어서, 가변 리액터에 인가하는 발생 자계의 크기를, 임피던스 정합의 제어 목표치와 피드백치와의 편차를 정정(整定: settle)하는데 필요로 하는 자계를 초과하는 크기로 함으로써, 요인 1에서 나타낸 인덕턴스 변화의 지연 특성에 기인하는 임피던스 정합의 응답 지연을 저감한다.
본원 발명은, 상기한 발생 자계(H)와 인덕턴스(L)의 응답 변화와의 관계를 이용하여, 발생 자계를 크게 함으로써, 인덕턴스의 응답 변화를 빠르게 하여, 인덕턴스 변화의 지연 특성에 기인하는 인덕턴스 변화의 지연을 저감한다.
제어 전류(I)를 인가함으로써 발생되는 발생 자계(H)는 식 (6)으로 나타난다.
Figure 112017118988287-pct00006
N은 제어 권선의 권수, l은 자로 길이이다.
식 (6)은, 가변 리액터의 발생 자계(H)의 크기는, 제어 권선의 권수(N)와 제어 전류의 전류치(I)의 곱 N·I로 정해지는 것을 나타내고 있다. 이로부터, 제어 권선의 권수와 제어 전류의 전류치 중의 어느 일방, 또는 제어 권선의 권수와 제어 전류의 전류치의 양방 모두를 증가시킴으로써, 가변 리액터의 발생 자계를 크게 하여, 인덕턴스 변화의 응답 지연의 저감을 촉진시킬 수 있다.
(ii) 본원 발명의 임피던스 정합 장치에 있어서, 가변 리액터의 발생 자계를 교류 자계로 하고, 발생 자계의 진폭을 플러스 마이너스의 양극성으로 진동시킴으로써, 요인 2에 나타낸 페라이트 코어의 히스테리시스 특성에 의한 잔류 자속에 기인하는 인덕턴스 변화의 지연을 저감한다.
코어에 발생시키는 발생 자계를 교류 자계로 함으로써, B-H 커브상의 동작점을 잔류 자속이 저감되는 방향으로 이동시킬 수 있다. 교류 자계에 의한 잔류 자속의 저감은, 자계를 인가하지 않는 경우의 경시 변화시에 의한 저감과 비교하여 빠르게 할 수 있다. 이 때문에, 교류 자계를 인가함으로써, 잔류 자속이 소실되기까지 필요로 하는 시간을 단축시킬 수 있다. 이 잔류 자속의 소실 시간의 단축에 의해, 가변 리액터의 인덕턴스 변화의 응답 지연을 저감하여, 임피던스 정합의 응답 지연을 저감할 수 있다.
본원 발명의 임피던스 정합 장치는, 발생 자계의 자계의 크기에 따라 인덕턴스의 크기를 변경하여 임피던스 정합을 행하는 구성으로서, 코어에 감겨진 주 권선과 제어 권선을 구비하고, 제어 권선에 흐르는 제어 전류에 의한 발생 자계의 변화에 의해 인덕턴스를 가변으로 하는 가변 리액터와, 제어 권선에 인가하는 제어 전류를 형성하는 제어 전류 형성부를 구비한다.
제어 전류 형성부는, 임피던스 정합의 제어 목표치와 피드백치와의 편차분을 정정(整定)하는 제어 정정치에 수렴하는 편차 신호를 연산하는 연산부와, 연산부의 제어량인 교류 신호의 플러스 마이너스에 기초하여 정해지는 전류 방향과, 교류 신호의 진폭 증폭에 기초하여 정해지는 전류 진폭을 가지는 제어 전류를 발생하는 제어 전류 발생부를 구비한다. 제어 전류는 가변 리액터의 제어 권선에 인가되어, 가변 리액터의 인덕턴스를 변화시켜서, 임피던스 정합을 행한다.
다만, 여기서, 제어 정정치는, 편차를 제어하는 제어 동작에 의해, 변동 후에 안정되는 제어치이고, 본원 발명의 연산부의 제어 정정치는, 차분에 기초하는 제어에 의해, 편차분을 정정하여 얻어지는 값이다.
연산부는, 임피던스 정합의 제어 목표치와 피드백치와의 편차분을 제어하는 제어량을 연산한다. 제어량의 진폭은 플러스 마이너스 방향으로 진동된 후, 임피던스 정합의 제어 목표치와 피드백치의 편차분을 정정하는 제어 정정치에 수렴한다. 제어 전류 발생부가 발생하는 제어 전류는, 제어량의 진폭에 기초하여 전류 진폭이 변화되고, 제어량의 극성에 기초하여 전류 방향이 전환된다.
연산부에 의한 연산에 있어서, 교류 신호의 진폭을 증폭한다. 진폭 증폭한 교류 신호에 의한 제어 정정치는 증폭을 행하지 않는 제어 정합치보다 커진다. 제어 전류 발생부에 있어서, 이 진폭 증폭한 교류 신호를 이용함으로써 제어 전류의 진폭을 크게 할 수 있고, 가변 리액터의 인덕턴스 변화의 응답 지연을 저감할 수 있다.
(연산부)
본원 발명의 연산부는, 임피던스 정합의 제어 목표치와 피드백치와의 차분을 증폭한 편차분에 기초하여 제어량을 연산하는 메이저 루프를 구성하는 제1 연산 회로와, 제1 연산 회로로부터 출력된 제어량과 제어 전류의 피드백치와의 차분에 기초하여, 제어량의 진폭을 증폭한 제어 전류 지령을 출력하는 마이너 루프를 구성하는 제2 연산 회로에 의해 구성할 수 있다. 제1 연산 회로와 제2 연산 회로는 2중의 루프 제어를 구성한다.
제1 연산 회로의 제1 형태는, 임피던스 정합의 제어 목표치와 피드백치와의 차분의 비례 적분 제어에 의한 비례 적분 신호를 제어량으로서 출력하는 비례 적분 제어 회로로 구성할 수 있다. 비례 적분 제어 회로는, 전달 함수의 파라미터를 출력이 진동 신호가 되도록 설정함으로써 제어량을 교류 신호로 할 수 있다. 이로써, 비례 적분 제어 회로의 연산으로 얻어지는 비례 적분 신호는, 플러스 마이너스 방향으로 진폭 변동하면서 비례 적분 제어의 제어치를 향하여 점점 근접하여 수렴한다. 비례 적분 제어 회로는 오피앰프로 구성할 수 있고, 이 경우에는 오피앰프의 구성 요소의 값을 설정함으로써 교류 신호로 할 수 있다.
또한, 제1 연산 회로의 제2 형태는, 임피던스 정합의 제어 목표치와 피드백치와의 차분을 적분 제어하여 적분 신호를 제어량으로서 출력하는 적분 제어 회로로 구성할 수 있다.
또한, 제2 연산 회로의 제1 형태는, 제1 연산 회로의 제어량과 제어 전류의 피드백치와의 차분을 비례 적분 제어하여 비례 적분 신호를 상기 제어 전류 지령으로서 출력하는 비례 적분 제어 회로로 구성할 수 있다. 또한, 제2 연산 회로의 제2 형태는, 제1 연산 회로의 제어량과 제어 전류의 피드백치와의 차분을 적분 제어하여 적분 신호를 제어 전류 지령으로서 출력하는 적분 제어 회로로 구성할 수 있다.
본원 발명의 임피던스 정합 장치의 연산부는, 제1 연산 회로와 제2 연산 회로의 각 형태를 조합한 구성으로 할 수 있고, 제1 연산 회로를 제1 형태로 하고 제2 연산 회로를 제1 형태로 하는 제1 구성, 제1 연산 회로를 제1 형태로 하고 제2 연산 회로를 제2 형태로 하는 제2 구성, 제1 연산 회로를 제2 형태로 하고 제2 연산 회로를 제1 형태로 하는 제3 구성, 제1 연산 회로를 제2 형태로 하고 제2 연산 회로를 제2 형태로 하는 제4 구성의 4가지의 구성으로 할 수 있다.
비례 적분 제어 회로 및 적분 제어 회로는, 전달 함수의 파라미터를 출력이 진동 신호가 되도록 설정함으로써 제어량을 교류 신호로 할 수 있다. 이로써, 비례 적분 제어 회로의 연산으로 얻어지는 비례 적분 신호는, 플러스 마이너스 방향으로 진폭 변동하면서 비례 적분 제어의 제어치를 향하여 점점 근접하여 수렴하고, 적분 제어 회로의 연산으로 얻어지는 적분 신호는, 플러스 마이너스 방향으로 진폭 변동하면서 적분 제어의 제어치를 향하여 점점 근접하여 수렴한다. 비례 적분 제어 회로 및 적분 회로는 오피앰프로 구성할 수 있고, 오피앰프의 구성 요소의 값을 설정함으로써 교류 신호로 할 수 있다.
제어량의 진폭 증폭은, 제1 연산 회로 또는 제2 연산 회로 중의 어느 일방의 연산 회로로 행하는 것 외에, 제1 연산 회로와 제2 연산 회로의 양방 모두의 연산 회로로 행해도 좋다.
(제어 전류 발생부)
본원 발명의 제어 전류 발생부는, 연산 회로로부터 출력되는 제어량의 극성에 기초하여 제어 권선에 인가하는 제어 전류의 전류 방향을 전환하고, 연산 회로로부터 출력되는 출력 신호의 진폭에 기초하여 제어 권선에 인가하는 제어 전류의 진폭을 제어한다.
제어 전류 발생부는, 4개의 스위칭 소자의 풀 브릿지 구성으로 하는 초퍼 회로로 구성할 수 있다.
초퍼 회로는, 풀 브릿지 구성되는 4개의 스위칭 소자 중, 플러스단 및 마이너스단에 접속되는 2개의 스위칭 소자에 있어서, 일방의 단부에 접속되는 2개의 스위칭 소자는 제어 권선에 인가하는 제어 전류의 진폭을 제어하고, 타방의 단부에 접속되는 2개의 스위칭 소자는 제어 권선에 인가하는 제어 전류의 방향을 제어한다.
제어 권선에 인가하는 제어 전류의 진폭 제어는, 플러스단 및 마이너스단의 어느 일방의 극성측에 접속되는 2개의 스위칭 소자 중, 어느 일방의 스위칭 소자의 개폐 동작을 제어 전류 지령의 진폭에 기초하여 펄스폭 제어하고, 타방의 스위칭 소자는 오프 상태로 한다. 제어 전류의 전류치는, 일방의 스위칭 소자의 개폐 동작의 듀티비에 의해서 제어할 수 있다.
제어 권선에 인가하는 제어 전류의 전류 방향의 전환은, 플러스단 및 마이너스단의 타방의 극성측에 접속되는 2개의 스위칭 소자를 제어량의 극성에 기초하여 교대로 전환하여 동작시킴으로써 제어한다. 2개의 스위칭 소자는, 온 상태와 오프 상태가 서로 상보적(相補的)이어서, 교대로 전환함으로써 전류 방향을 전환할 수 있다.
이상 설명한 바와 같이, 본원 발명에 의하면, 가변 리액터의 인덕턴스 변화의 응답 지연을 저감함으로써, 임피던스 정합의 응답 지연을 저감할 수 있다.
도 1은, 본원 발명의 임피던스 정합 장치의 개략 구성을 설명하기 위한 도이다.
도 2는, 본원 발명의 임피던스 정합 장치의 작용을 설명하기 위한 도이다.
도 3은, 본원 발명의 임피던스 정합 장치의 작용을 설명하기 위한 도이다.
도 4는, 본원 발명의 제어 전류 형성부의 구성예를 설명하기 위한 도이다.
도 5는, 본원 발명의 연산부의 구성예를 설명하기 위한 도이다.
도 6은, 본원 발명의 제어 전류 발생부의 초퍼 회로의 구성 및 동작을 설명하기 위한 도이다.
도 7은, 본원 발명의 제어 전류 발생부의 초퍼 회로의 구성 및 동작을 설명하기 위한 도이다.
도 8은, 본원 발명의 제어 전류의 일례를 설명하기 위한 도이다.
도 9는, 본원 발명의 제1 연산 회로의 실시값을 설명하기 위한 도이다.
도 10은, 본원 발명의 임피던스 정합 장치에 의한 임피던스 정합의 일례를 설명하기 위한 도이다.
도 11은, 본원 발명의 임피던스 정합 장치의 가변 리액터의 구성을 설명하기 위한 도이다.
도 12는, 본원 발명의 임피던스 정합 장치의 가변 리액터의 구성을 설명하기 위한 도이다.
도 13은, 본원 발명의 가변 리액터의 배치를 설명하기 위한 도이다.
도 14는, 종래의 전자적 임피던스 정합 장치에 이용하는 가변 리액터의 구성예를 설명하기 위한 도이다.
도 15는, 가변 리액터의 인덕턴스 변화에 응답 지연이 생기는 요인 1 및 요인 2를 설명하기 위한 도이다.
본원 발명의 임피던스 정합 장치에 대해 도 1 ~ 도 13을 이용하여 설명한다.
이하, 도 1을 이용하여 본원 발명의 임피던스 정합 장치의 개략 구성을 설명하고, 도 2 ~ 3을 이용하여 본원 발명의 작용을 설명하고, 도 4를 이용하여 본원 발명의 제어 전류 형성부의 구성예를 설명하고, 도 5를 이용하여 본원 발명의 연산부의 구성예를 설명하고, 도 6 ~ 7을 이용하여 본원 발명의 제어 전류 발생부의 초퍼 회로의 구성 및 동작을 설명하고, 도 8을 이용하여 제어 전류의 일례를 설명하고, 도 9를 이용하여 본원 발명의 제1 연산 회로의 실시값을 설명하고, 도 10을 이용하여 본원 발명의 임피던스 정합 장치에 의한 임피던스 정합의 일례를 설명한다. 도 11 ~ 12는, 본원 발명의 임피던스 정합 장치의 가변 리액터의 구성을 설명하기 위한 도이고, 도 13은, 본원 발명의 가변 리액터의 배치를 설명하기 위한 도이다.
(본원 발명의 임피던스 정합 장치의 구성)
도 1은, 본원 발명의 임피던스 정합 장치의 개략 구성을 설명하기 위한 도이다. 도 1의 구성은, 고주파 전원(20)과 부하(30) 사이에 임피던스 정합 장치(10)를 접속하는 구성예를 나타내고 있다. 다만, 이하에서는, 고주파 공급부로서 고주파 전원을 이용하여 설명한다.
임피던스 정합 장치(10)는, 예를 들면, 부하(30)측의 임피던스 변화에 대해, 임피던스 정합 장치(10)를 입력측에서 보았을 때의 임피던스가 고주파 전원(20)의 임피던스와 정합하도록 임피던스 정합을 행한다. 임피던스가 부정합인 경우에는, 임피던스 정합 장치(10)로부터 고주파 전원(20)으로 돌아오는 반사 전력이 발생하여, 부하(30)에의 전력의 공급 효율이 저하된다. 고주파 전원(20)과 부하(30) 사이의 임피던스를 정합함으로써, 반사 전력은 저감되고, 이로써 고주파 전원(20)으로부터 부하(30)에의 전력의 공급 효율이 향상된다.
예를 들면, 부하가 반도체 제조 장치나 액정 패널 제조 장치와 같이 플라즈마 부하인 경우에는, 플라즈마의 착화시 외에, 장치 구조나 설치 상태, 부하에 인가되는 고주파 전력에 의해서 내부에서 발생되는 온도 상승 등의 물리적 변화, 부하 장치 내에서 발생되는 가스 등의 화학적 변화 등에 의해 임피던스가 변동된다.
이와 같이, 부하측의 임피던스가 변동되었을 경우에는, 고주파 전원과 부하 사이에서 임피던스에 부정합이 발생하고, 고주파 전원으로부터 공급된 고주파 전력의 일부는 부하에서 반사되어 고주파 전원측으로 돌아오고, 부하에 공급되는 전력이 저하된다고 하는 문제가 발생한다.
본원의 임피던스 정합 장치(10)는, 고주파 전원(20)과 부하(30)를 접속하는 결합 회로를 가변 리액터(4)를 이용하여 구성하고, 가변 리액터(4)의 인덕턴스를 변화시킴으로써 임피던스를 변화시켜서, 고주파 전원(20)의 임피던스와 부하(30) 임피던스를 정합한다.
도 1은, 가변 리액터(4A)와 가변 리액터(4B)를 직병렬 접속한 결합 회로를 이용한 임피던스 정합 장치의 예를 나타내고 있다. 다만, 가변 리액터의 배치는, 도 1에 나타낸 배치예에 한정하지 않고, 이후에 설명하는 도 13에 나타내는 배치로 해도 좋다.
가변 리액터(4A, 4B)는, 도 14에 나타낸 바와 같이, 제어 전류를 흘리는 제어 권선과, 고주파 전류를 흘리는 주 권선(메인 권선)에 의해 구성되고, 제어 권선에 흘리는 제어 전류에 의해서 발생되는 자계를 변화시켜서, 인덕턴스를 가변으로 한다. 도 1에 있어서, 직렬 접속된 가변 리액터(4A)는 인덕턴스를 가변으로 함으로써 위상(φ)을 가변으로 하고, 병렬 접속된 가변 리액터(4B)는 인덕턴스를 가변으로 함으로써 임피던스(Z)를 가변으로 한다. 또한, 여기서 임피던스(Z)는 임피던스의 절대치를 나타내고 있다.
임피던스 정합 장치(10)는, 가변 리액터(4A, 4B)의 제어 권선에 인가하는 제어 전류를 형성하는 제어 전류 형성부(1)를 구비한다. 제어 전류 형성부(1)는 연산부(2)와 제어 전류 발생부(3)를 구비한다.
연산부(2)는, 임피던스 정합의 제어 목표치와 피드백치를 입력하고, 제어 목표치와 피드백치의 차분을 증폭한 편차분에 기초하여, 편차분을 정정(整定)하는 제어량을 연산한다. 연산부(2)의 제어량은, 진폭이 플러스 마이너스의 양극에서 진동되면서, 임피던스 정합의 제어 목표치와 피드백치와의 차분을 증폭한 편차분을 정정하는 제어 정정치에 수렴하는 교류 신호이다. 여기서, 피드백치는 임피던스의 정합 상태를 나타내는 값이고, 임피던스 정합 장치를 입력측에서 보았을 때의 임피던스의 절대치나 위상의 검출 데이터를 피드백치로서 이용할 수 있으며, 예를 들면, 전압 정재파비(VSWR)에 의해 나타낼 수 있다. 도 1에서는, 연산부(2)는, 도시하지 않은 제어장치로부터 제어 목표치를 입력하고, VSWR(Voltage Standing Wave Ratio) 센서(5)로 검출한 전압 정재파비를 피드백치로서 입력하고 있다.
제어 전류 발생부(3)는, 연산부(2)에서 연산하여 얻어지는 제어량에 기초하여 가변 리액터(4A, 4B)의 제어 권선에 인가하는 제어 전류를 발생한다. 제어 전류의 전류 방향은 제어량의 플러스 마이너스의 극성에 대응하여 전환되고, 제어 전류의 전류 진폭은 제어량의 진폭에 기초하여 진폭 증폭된다.
연산부(2)와 제어 전류 발생부(3)는, 가변 리액터(4A)의 제어 전류를 형성하는 제어계와 가변 리액터(4B)의 제어 전류를 형성하는 제어계의 2개의 제어 계통을 각각 구비한다.
도 1 중에 나타내는 가변 리액터(4A)의 제어 전류를 형성하는 제어계는, 임피던스 정합에 관한 위상(φ)을 제어하는 제어계로서, 제1 연산부(2A)와 제1 제어 전류 발생부(3A)를 구비한다. 제1 연산부(2A)는, 제1 제어 목표치로서 위상 제어 목표치(φREF)를 입력하고, VSWR 센서(5)에서 검출한 위상 피드백치(φFB)를 입력한다. 다만, 여기서는, 위상 제어 목표치를 위상 제어 목표치(φREF)로 나타내고, 위상 피드백치를 위상 피드백치(φFB)로 나타낸다.
또한, 도 1 중에 나타내는 가변 리액터(4B)의 제어 전류를 형성하는 제어계는, 임피던스의 절대치를 제어하는 제어계로서, 제2 연산부(2B)와 제2 제어 전류 발생부(3B)를 구비한다. 제2 연산부(2B)는, 제2 제어 목표치로서 임피던스의 절대치의 제어 목표치(ZREF)를 입력하고, VSWR 센서(5)에서 검출한 임피던스의 절대치의 피드백치(ZFB)를 입력한다. 다만, 여기서는, 임피던스의 절대치의 제어 목표치를 임피던스 제어 목표치(ZREF)로 나타내고, 임피던스의 절대치의 피드백치를 임피던스 피드백치(ZFB)로 나타낸다.
임피던스 정합 장치(10)는, 고주파 전원(20)과 부하(30) 사이의 임피던스의 정합 상태를 VSWR 센서(5)에서 검출한 전압 정재파비에 기초하여, 위상 피드백치(φFB), 및 임피던스의 피드백치(ZFB)를 구하고, 이들의 피드백치를 제어 목표치와 함께 연산부(2)에 입력하여 제어량(IREF)을 연산하고, 제어 전류 발생부(3)는 제어량(IREF)에 기초하여 가변 리액터(4)의 제어 권선에 인가할 제어 전류를 발생한다. 가변 리액터(4)는, 제어 전류에 기초하여 인덕턴스를 변경함으로써 임피던스를 변경하여 임피던스 정합을 행한다.
제1 연산부(2A)는, 위상 제어 목표치(φREF)와 위상 피드백치(φFB)로부터 위상의 제어량(IφREF)을 연산한다. 제1 제어 전류 발생부(3A)는 위상 제어량(IφREF)에 기초하여 가변 리액터(4A)의 제어 권선에 인가할 제어 전류를 발생한다. 가변 리액터(4A)는, 제어 전류에 기초하는 인덕턴스의 변화에 의해서 위상을 조정한다.
제2 연산부(2B)는, 임피던스의 제어 목표치(ZREF)와 임피던스의 피드백치(ZFB)로부터 제어량(IREF)을 연산한다. 제2 제어 전류 발생부(3B)는 제어량(IREF)에 기초하여 가변 리액터(4B)의 제어 권선에 인가할 제어 전류를 발생한다. 가변 리액터(4B)는, 제어 전류에 기초하는 인덕턴스의 변화에 의해서 임피던스의 절대치를 조정한다.
본원 발명의 임피던스 정합 장치는, 연산부(2)에서 생성하는 제어량을 교류 신호로 함으로써, 가변 리액터의 지연 특성에 의해 생기는 인덕턴스 변화의 응답 지연을 저감하고, 제어 전류 발생부(3)에서 발생되는 제어 전류의 진폭을 제어계에서 구해지는 제어치의 진폭을 초과하는 크기로 증폭함으로써, 가변 리액터의 잔류 자속에 의해 생기는 인덕턴스 변화의 응답 지연을 저감한다.
(본원 발명의 임피던스 정합 장치의 작용)
다음으로, 본원 발명의 임피던스 정합 장치에 있어서, 가변 리액터의 인덕턴스 변화의 응답 지연을 저감하는 작용에 대해서 도 2, 3을 이용하여 설명한다. 도 2는 응답 지연 시간의 저감을 설명하기 위한 도이고, 도 3은 본원 발명의 제어량에 의한 인덕턴스 변화의 응답 지연 시간의 저감 작용을 설명하기 위한 도이다.
·지연 특성에 기인하는 응답 지연 시간의 저감 작용:
도 2 (a)는 제어 권선의 제어 전류 및 발생 자계와, 인덕턴스 변화의 응답 시간과의 관계를 설명하기 위한 개략도이다.
가변 리액터의 인덕턴스(L), 발생 자계(H), 투자율(μ), 및 제어 권선의 제어 전류(I) 사이는 상기한 식 (1), (2)의 관계로 나타나고, 인덕턴스(L)는 투자율(μ)에 비례하고, 투자율(μ)은 자계(H)에 반비례하고, 인덕턴스(L)는 자계(H) 및 제어 전류(I)에 반비례하는 관계에 있다.
또한, 인덕턴스(L)는, 식 (3)에서 나타나는 바와 같이 1차 지연 시정수(τ)를 가지는 지연 특성으로 간주할 수 있기 때문에, 제어 전류를 크게 할수록 인덕턴스(L∞)의 값은 작아지고, 소정의 인덕턴스치에 이르기까지 필요로 하는 응답 시간은 짧아진다. 다만, 인덕턴스(L∞)는 제어 전류를 인가한 후, 충분한 시간이 경과한 후의 정정시의 인덕턴스치를 나타내고 있다.
도 2 (a)는, 정정시에 있어서의 인덕턴스(L∞)와 인덕턴스 변화의 응답 시간(t)의 관계를 나타내고 있다. 정정시의 인덕턴스(L∞)는, 발생 자계(H)가 클수록 작아진다. 정정시의 인덕턴스(L∞2)는, 정정시의 인덕턴스(L∞1)보다 발생 자계(H)가 큰 경우를 나타내고 있다.
이 인덕턴스 변화에 있어서, 파선으로 나타내는 소정의 인덕턴스(L)의 크기에 이르는 시간을 비교하면, 정정시의 인덕턴스가 L∞1의 경우의 시간은 t1인 것에 비해, 정정시의 인덕턴스가 L∞2(<L∞1)는, 시간 t1보다 짧은 시간 t2(<t1)이다.
따라서, 가변 리액터의 발생 자계(H)를 크게 할수록, 인덕턴스 변화의 응답 시간을 줄일 수 있다. 다만, 발생 자계(H)는 제어 전류(I) 및 제어 권선의 권수(N)와의 사이에는 식 (6)에서 나타나는 비례 관계에 있기 때문에, 제어 전류(I) 및/또는 권수(N)를 크게 함으로써 인덕턴스 변화의 응답 시간을 단축할 수 있다.
·잔류 자속에 기인하는 응답 지연 시간의 저감 작용:
도 2 (b), (c)는 잔류 자속의 저감을 설명하기 위한 개략도이다.
가변 리액터에 사용하는 페라이트 코어는 비선형인 히스테리시스 특성을 가지고 있어, 자계가 소실된 후에 잔류 자속이 남는다. 도 2 (b)는 히스테리시스 특성을 나타내고, 도 2 (c)는 잔류 자속의 저감되는 상태를 나타내고 있다.
도 2 (b)에 나타내는 히스테리시스 특성에 있어서, L1은 B-H 커브상의 잔류 자속에 의한 인덕턴스를 나타내고 있다. 잔류 자속은 시간의 경과와 함께 자속 밀도(B)가 0이 되는 방향을 향하여(도면 중의 부호 2) 서서히 저감하고, 인덕턴스는 L1로부터 인덕턴스(L0)로 변화된다. 다만, L0은 잔류 자속이 소거되었을 때의 인덕턴스를 나타내고 있다. 도 2 (c) 중의 일점쇄선(도면 중의 부호 2)은, 잔류 자속의 시간 경과에 의해 저감되는 상태를 나타내고 있다.
한편, 페라이트 코어에 대해서 마이너스 방향의 자계를 인가하면, 잔류 자속은 B-H 커브를 따라서 자속 밀도(B)가 0이 되는 방향(도면 중의 부호 1)으로 변화되고, 자계를 해소한 후에 자속 밀도(B) 및 자계(H)가 모두 0의 이동점으로 변화되어, B-H 커브에서 정해지는 인덕턴스(L0)가 된다. 도 2 (c) 중의 실선(도면 중의 부호 1)은, 마이너스 방향의 자계에 의한 잔류 자속의 저감 상태를 나타내고 있다.
소정의 인덕턴스(도 2 (c) 중의 가는 파선으로 나타내는 인덕턴스)에 이르는 시간을 비교하면, 자계를 인가하지 않는 경우에 소정 인덕턴스가 되는데 필요로 하는 경과 시간은 t1인 것에 비해, 마이너스 방향의 자계를 인가했을 경우에 소정 인덕턴스가 되는데 필요로 하는 경과 시간은 t2(<t1)이다.
따라서, 가변 리액터의 마이너스 방향의 자계를 인가함으로써, 인덕턴스 변화의 응답 시간을 단축할 수 있다. 다만, 여기에서는, 마이너스 방향의 자계를 인가하고 있지만, 잔류 자속의 동작점이 존재하는 B-H 커브상의 위치에 따라서는, 플러스 방향 자계의 인가에 의해서 잔류 자속을 저감하여, 인덕턴스 변화의 응답 시간을 단축한다.
(교류 자계에 의한 응답 지연 시간의 저감)
본원 발명의 임피던스 정합 장치는, 교류 자계를 인가함과 함께, 그 교류 자계의 크기를, 임피던스 정합 장치의 입력측의 임피던스 목표치와 임피던스 검출치와의 편차를 제어하는 발생 자계를 초과하는 크기로 한다. 이 교류 자계를 이용하여 인덕턴스를 변화시킴으로써, 상기한 지연 특성에 기인하는 응답 지연 시간의 저감, 및 잔류 자속에 기인하는 응답 지연 시간의 저감을 행한다.
도 3은 교류 자계에 의한 응답 지연 시간의 저감을 설명하기 위한 도이다. 도 3 (a)는 제어량(IREF)의 신호의 개략을 나타내고 있다. 제어량(IREF)은, 상기한 바와 같이, 임피던스 정합 장치의 입력측의 임피던스 목표치와 임피던스 검출치와의 편차를 제어하는 제어량이다. 본원 발명의 임피던스 정합 장치에 이용하는 제어량(IREF)은, 진폭이 플러스 마이너스로 진동되면서, 임피던스 정합 장치의 입력측의 임피던스 목표치와 임피던스 검출치와의 편차를 제어하는 제어 정정치(IREF∞)에 수렴하는 교류 신호이다.
도 3 (a)에 있어서, 제어량(IREF)은, 플러스 마이너스의 양극 사이에서 진동되면서, 제어 정정치(IREF∞)에 수렴한다. 도면 중의 원숫자로 나타내는 1에서 4는 교류 신호의 피크를 나타내고, 5는 제어 정정치(IREF∞)를 나타내고 있다. 다만, 이 교류 신호의 파형은 일례로서, 이 파형에 한정되는 것은 아니다.
·지연 특성에 기인하는 응답 지연 시간의 저감 :
도 3 (b)는, 제어 전류(Icon)를 인가했을 경우의 인덕턴스 변화 상태를 나타내고 있다. 제어 전류(Icon)는, 가변 리액터의 제어 권선에 인가하는 전류로서, 제어량(IREF)에 기초하여 얻어진다. 다만, 도 3 (b)에 있어서 제어 전류(Icon)에 원숫자로 나타낸 1 ~ 5는, 도 3 (a)의 제어량의 원숫자와 대응하고 있다.
제어 전류(Icon)는 제어량(IREF)과 마찬가지로 교류로서, 진폭은 플러스 마이너스의 양극 사이에서 진동되면서, 제어 정정치(IREF∞)에 대응하는 전류치에 수렴하는 교류 전류이다.
가변 리액터의 인덕턴스(L)는, 제어 전류(Icon)의 원숫자의 1로 나타나는 전류치가 인가됨으로써, 이 전류치로 정정되는 인덕턴스(L∞2)를 향하여 변화된다. 이 정정시의 인덕턴스(L∞2)는, 신호 증폭되지 않고 구해지는 제어량(IREF)에 대응하여 제어 전류로 정정되는 인덕턴스(L∞1)보다 작아진다. 이로써, 도 2 (a)에서 나타낸 인덕턴스 변화와 마찬가지로, 인덕턴스 변화의 응답 시간은 단축된다.
(본원 발명의 제어 전류 형성부)
본원 발명의 제어 전류 형성부의 구성예에 대해서 도 4, 5를 이용하여 설명한다.
본원 발명의 제어 전류 형성부(1)는 연산부(2)와 제어 전류 발생부(3)를 구비하고, 연산부(2)는 제어량(IREF) 및 제어 전류 지령(Icom)을 연산하고, 제어 전류 발생부(3)는 연산부(2)의 연산 결과에 기초하여 제어 전류(Icon)를 발생하여 가변 리액터(4)의 제어 권선(4a)에 인가한다. 가변 리액터(4)는, 제어 전류(Icon)에 의해 제어 권선(4a)의 인덕턴스를 변화시킴으로써 임피던스 정합을 행한다.
연산부(2)는 제1 연산 회로(2a)와 제2 연산 회로(2b)의 직렬 접속에 의해 구성되고, 본원 발명의 인덕턴스 변화의 응답 시간 단축의 작용에 있어서, 제1 연산 회로(2a)에 의해 가변 리액터의 잔류 자속에 기인하는 응답 지연 시간, 및 가변 리액터의 인덕턴스의 지연 특성에 기인하는 응답 지연 시간을 저감한다.
제1 연산 회로(2a)는, 임피던스 정합의 제어 목표인 제어 목표치와, 임피던스의 정합 대상으로부터 검출한 피드백 신호를 입력하고, 제어 목표치와 피드백 신호와의 편차분을 정정하여 차분을 해소하는 제어량(IREF)을 연산한다. 제1 연산 회로(2a)가 연산하는 제어량(IREF)은, 진폭이 플러스 마이너스의 양극 사이에서 진동되면서, 연산의 정정치인 정정 제어치(IREF∞)에 점점 근접하여 수렴하는 교류 신호이다.
제2 연산 회로(2b)는, 제1 연산 회로(2a)의 출력 신호인 제어량(IREF)와 제어 전류 피드백 신호(IFB)를 입력하고, 이들의 입력 신호의 차분을 연산하고, 차분을 정정하는 신호를 제어 전류 지령(Icom)으로서 출력한다. 제2 연산 회로(2b)는 마이너 루프를 구성하고, 제1 연산 회로(2a)는 임피던스 정합의 메이저 루프를 구성하고 있다. 마이너 루프의 응답 속도는, 메이저 루프의 응답 속도보다 고속이고, 예를 들면 6배 정도의 고속으로 응답한다. 이 마이너 루프와 메이저 루프의 2중 루프 제어에 의해, 마이너 루프에 있어서 제어 전류 지령(Icom)을 제어량(IREF)에 대응한 출력으로 제어하는 연산 처리를 반복하면서, 메이저 루프에 있어서 피드백치(ZFE, φFE)가 임피던스 정합의 제어 목표치(ZREF, IREF)에 대응한 값으로 제어되는 연산 처리를 행한다.
연산부(2)는 증폭한 교류 신호를 출력한다. 교류 신호의 증폭은, 제2 연산 회로(2b)에서 행하는 것 외에, 제1 연산 회로(2a), 혹은 제1 연산 회로(2a)와 제2 연산 회로(2b)의 양 연산 회로에서 행해도 좋다.
제어 전류 발생부(3)에 의한 제어 전류(Icon)의 발생에 있어서, 제어 전류(Icon)의 진폭은 연산부(2)로부터의 제어 전류 지령(Icom)에 기초하여 제어된다. 제어 전류 지령(Icom)은 연산부(2)에 있어서 증폭되기 때문에, 제어 전류 지령(Icom)에 기초하여 형성되는 제어 전류(Icon)는 정상 전류의 정격치를 초과하는 경우가 있지만, 본원 발명의 연산부가 출력하는 제어량(IREF) 및 제어 전류 지령(Icom)은 교류 신호로서, 소자를 파괴함에 이르지 않는 단시간 내에서 진폭은 정정 제어량을 향하여 점점 근접하기 때문에, 과잉의 정상 전류에 의한 소자 파괴를 피할 수 있다.
순시 전류에 의한 소자 파괴를 피하는 경우에는, 제1 연산 회로(2a)의 제어량(IREF)의 증폭율 또는 진폭, 제2 연산 회로(2b)의 제어 전류 지령(Icom)의 증폭율 또는 진폭에 상한을 정함으로써 대응할 수 있다.
제1 연산 회로(2a)에 의한 메이저 루프의 제어는, 비례 적분 제어(PI 제어)에 의해서 행하는 것 외에, 적분 제어(I 제어)에 의해서 행할 수 있다. 또한, 제2 연산 회로(2b)에 의한 마이너 루프의 제어에 대해서도, 비례 적분 제어(PI 제어) 또는 적분 제어(I 제어)로 행할 수 있고, 제1 연산 회로(2a) 및 제2 연산 회로(2b)는, 각각 비례 적분 제어와 적분 제어의 조합으로 이루어지는 4가지 구성으로 할 수 있다.
도 5를 이용하여 메이저 루프 및 마이너 루프의 제1 구성예 ~ 제4 구성예에 대해 제어한다.
제1 구성예:
도 5 (a)에 나타내는 제1 구성예는, 제1 연산 회로(2a)의 메이저 루프를 비례 적분 제어(PI 제어)로 행하고, 제2 연산 회로(2b)의 마이너 루프를 비례 적분 제어(PI 제어)로 행하는 예를 나타내고 있다.
제1 연산 회로(2a)를 비례 적분 제어 회로(PI 제어 회로)로 구성하고, 연산 소자의 값을 출력의 진폭이 진동됨과 함께 진폭을 증폭시키는 값으로 설정한다. 이 구성예에서는, 비례 적분 제어(PI 제어)를 행함으로써 제어량의 증폭과 교류 신호화를 행하고 있다.
제2 연산 회로(2b)의 마이너 루프는, 비례 적분 제어(PI 제어)에 의해 신호 증폭을 행하고, 제1 연산 회로(2a)의 제어량(IREF)을 제어 전류 지령(Icom)으로서 출력한다.
제2 구성예:
도 5 (b)에 나타내는 제2 구성예는, 제1 연산 회로(2a)의 메이저 루프를 비례 적분 제어(PI 제어)로 행하고, 제2 연산 회로(2b)의 마이너 루프를 적분 제어(I 제어)로 행하는 예를 나타내고 있다.
제1 연산 회로(2a)를 비례 적분 제어 회로(PI 제어 회로)로 구성하고, 연산 소자의 값을 출력의 진폭이 진동됨과 함께 진폭을 증폭시키는 값으로 설정한다. 이 구성예에서는, 비례 적분 제어(PI 제어)를 행함으로써 제어량의 증폭과 교류 신호화를 행하고 있다.
제2 연산 회로(2b)의 마이너 루프는, 적분 제어(I 제어)에 의해 신호 증폭을 행하고, 제1 연산 회로(2a)의 제어량(IREF)을 제어 전류 지령(Icom)으로서 출력한다.
제3 구성예:
도 5 (c)에 나타내는 제3 구성예는, 제1 연산 회로(2a)의 메이저 루프를 적분 제어(I 제어)로 행하고, 제2 연산 회로(2b)의 마이너 루프를 비례 적분 제어(PI 제어)로 행하는 예를 나타내고 있다.
제1 연산 회로(2a)를 적분 제어 회로(I 제어 회로)로 구성하고, 연산 소자의 값을 출력의 진폭이 진동됨과 함께 진폭을 증폭시키는 값으로 설정한다. 이 구성예에서는, 적분 제어(I 제어)를 행함으로써 제어량의 증폭과 교류 신호화를 행하고 있다.
제2 연산 회로(2b)의 마이너 루프는, 비례 적분 제어(PI 제어)에 의해서 신호 증폭을 행하고, 제1 연산 회로(2a)의 제어량(IREF)을 제어 전류 지령(Icom)으로서 출력한다.
제4 구성예:
도 5 (d)에 나타내는 제3 구성예는, 제1 연산 회로(2a)의 메이저 루프를 적분 제어(I 제어)로 행하고, 제2 연산 회로(2b)의 마이너 루프를 적분 제어(I 제어)로 행하는 예를 나타내고 있다.
제1 연산 회로(2a)를 적분 제어 회로(I 제어 회로)로 구성하고, 연산 소자의 값을 출력의 진폭이 진동됨과 함께 진폭을 증폭시키는 값으로 설정한다. 이 구성예에서는, 적분 제어(I 제어)를 행함으로써 제어량의 증폭과 교류 신호화를 행하고 있다.
제2 연산 회로(2b)의 마이너 루프는, 적분 제어(I 제어)에 의해서 신호 증폭을 행하고, 제1 연산 회로(2a)의 제어량(IREF)을 제어 전류 지령(Icom)으로서 출력한다.
(본원 발명의 제어 전류 발생부)
제어 전류 발생부(3)는, 강압 초퍼 회로(3a), 비교 회로(3b), 삼각파 신호 발생 회로(3c), 및 비교 회로(3d)를 구비한다.
비교 회로(3b)는, 연산부(2)의 제어 전류 지령(Icom)을 게이트 신호로서 입력하고, 삼각파 신호 발생 회로(3c)에서 발생된 삼각파와 비교하여 듀티 펄스 신호를 출력한다. 강압 초퍼 회로(3a)는, 직류 전압을 듀티 펄스 신호로 개폐시킴으로써 제어 전류를 형성한다. 강압 초퍼 회로(3a)는, 예를 들면, 4개의 스위칭 소자를 풀 브릿지 구성으로 한 회로로 할 수 있다.
강압 초퍼 회로(3a)는, 제어량(IREF)의 플러스 마이너스의 극성에 기초하여 제어 전류(Icon)의 전류 방향을 전환하고, 가변 리액터(4)의 제어 권선(4a)에 흐르는 제어 전류(Icon)의 방향을 전환한다. 비교 회로(3d)는, 제어량(IREF)의 플러스 마이너스의 부호 신호를 출력하는 회로이며, 예를 들면, 제어량(IREF)과 접지 전압을 비교하는 회로 구성으로 할 수 있다. 강압 초퍼 회로(3a)는, 비교 회로(3d)의 출력에 기초하여 제어 전류(Icon)의 전류 방향을 전환한다. 부호 신호를 형성하는 구성은 비교 회로(3d)에 한정되는 것이 아니고, 또한 연산부(2)측에 마련하는 구성이라도 좋다.
(강압 초퍼 회로의 동작예)
도 6 ~ 8을 이용하여 강압 초퍼 회로(3a)의 동작예에 대해서 설명한다. 도 6은 강압 초퍼 회로(3a)를 4개의 스위칭 소자를 풀 브릿지로 구성했을 때의 동작예를 나타내고, 도 7은 스위칭 소자를 구동하는 입력 신호예를 나타내며, 도 8은 강압 초퍼 회로의 단락을 피하기 위한 제어 전류의 불감대(不感帶)를 나타내고 있다.
도 6 (a)는 강압 초퍼 회로(3a)의 구성예로서, 4개의 스위칭 소자(Q1 ~ Q4)를 풀 브릿지 구성으로 하고 있다. 스위칭 소자(Q1, Q3)의 각 일단은 직류 전원의 플러스 단자측에 접속되고, 스위칭 소자(Q2, Q4)의 각 일단은 직류 전원의 마이너스 단자측에 접속되며, 스위칭 소자(Q1)의 타단과 스위칭 소자(Q2)의 타단은 접속되고, 스위칭 소자(Q3)의 타단과 스위칭 소자(Q4)의 타단은 접속된다. 또한, 스위칭 소자(Q1)의 타단과 스위칭 소자(Q4)의 타단의 사이에 제어 권선(4a)이 접속된다.
도 6 (a)에서는, 스위칭 소자(Q1)의 타단과 제어 권선(4a)의 일단의 사이, 및 스위칭 소자(Q4)의 타단과 제어 권선(4a)의 타단의 사이에 인덕턴스(L1) 및 인덕턴스(L2)가 접속되어, 정전류 제어의 강압 초퍼 회로를 구성하고 있는데, 인덕턴스는 제어 권선(4a)의 양단에 접속하는 구성에 한정하지 않고, 어느 일방의 단부에 접속하는 구성이라도 좋고, 제어 권선(4a) 자체가 구비하는 인덕턴스를 이용함으로써 인덕턴스의 접속을 생략할 수도 있다. 또한, 제어 권선(4a)에 콘덴서를 병렬 접속함으로써 정전압 제어의 강압 초퍼 회로(3a)로 해도 좋다.
도 6 (b), (c)는 강압 초퍼 회로(3a)에 있어서 제어 권선(4a)에 플러스의 직류 전류를 출력하는 동작을 나타내고, 도 6 (c)는 도 6 (b)의 직류 전류에 의해 발생된 잔류 자속을 옵셋하는 동작을 나타내고 있다. 또한, 도 6 (d), (e)는 강압 초퍼 회로(3a)에 있어서 제어 권선(4a)에 마이너스의 직류 전류를 출력하는 동작을 나타내고, 도 6 (e)은 도 6 (d)의 직류 전류에 의해서 발생된 잔류 자속을 옵셋하는 동작을 나타내고 있다. 다만, 여기서는, 도에 나타내는 제어 권선(4a)에 있어서 하방으로 흐르는 전류를 플러스 방향이라 하고, 상방으로 흐르는 전류를 마이너스 방향이라 하고 있다.
다만, 이 동작예에서는, 강압 초퍼 회로(3a)의 하측 아암측의 스위칭 소자(Q2, Q4)의 온/오프 상태의 전환에 의해 제어 전류의 전류 방향을 전환하고, 강압 초퍼 회로(3a)의 상측 아암측의 스위칭 소자(Q1, Q3)를 펄스폭 제어함으로써 제어 전류의 전류량을 제어하고 있는데, 강압 초퍼 회로(3a)의 상측 아암측의 스위칭 소자(Q1, Q3)의 온/오프 상태의 전환에 의해 제어 전류의 전류 방향을 전환하고, 강압 초퍼 회로(3a)의 하측 아암측의 스위칭 소자(Q2, Q4)를 펄스폭 제어함으로써 제어 전류의 전류량을 제어해도 좋다.
(플러스 방향 전류)
도 6 (b)는 제어 권선(4a)에 플러스 방향의 전류를 출력하는 상태를 나타내고 있다. 풀 브릿지의 상측의 스위칭 소자(Q1)를 제어 전류 지령(Icom)에 의해 펄스폭 제어하고, 스위칭 소자(Q3)를 오프 상태로 한다. 한편, 풀 브릿지의 하측의 스위칭 소자(Q2)를 오프 상태로 하고, 스위칭 소자(Q4)를 온 상태로 한다. 이 스위칭 소자의 동작에 의해서, 직류 전원에서는 도면 중의 화살표를 부여한 실선으로 나타내는 방향으로 직류 전류(Idc)가 흐르고, 제어 권선(4a)에는 도면 중에 있어서 하방 방향의 직류 전류(Idc)가 흐른다.
(플러스 방향 전류시의 옵셋 동작)
도 6 (b)의 동작의 후에 직류 전류(Idc)를 영전류로 해도, 가변 리액터의 코어에는 잔류 자속이 남기 때문에, 옵셋 동작에 의해 이 잔류 자속을 제거한다.
제어량의 교류 신호가 플러스측으로부터 마이너스측으로의 전환에 동기하여, 스위칭 소자의 동작을 전환하여 잔류 자속을 제거하는 옵셋 동작을 행한다.
옵셋 동작에서는, 도 6 (c)에서 나타내는 바와 같이, 풀 브릿지의 하측의 스위칭 소자(Q2, Q4)의 온/오프 상태를 전환하여, 스위칭 소자(Q2)를 온 상태로 하고, 스위칭 소자(Q4)를 오프 상태로 하여 직류 전류(Idc)의 방향을 반전시킴과 함께, 풀 브릿지의 상측의 스위칭 소자(Q3)를 제어 전류 지령(Icom)에 의해서 펄스폭 제어하고, 스위칭 소자(Q1)를 오프 상태로 한다.
이 스위칭 소자의 동작에 의해, 제어 권선(4a)에 흐르는 직류 전류(Idc)의 전류 방향이 반전되고, 직류 전원에서는 도면 중의 화살표를 부여한 실선으로 나타는 방향으로 직류 전류(Idc)가 흐르고, 제어 권선(4a)에는 도면 중에 있어서 상방 방향의 직류 전류(Idc)가 흐르고, 잔류 자속을 옵셋한다.
(마이너스 방향 전류)
마이너스 방향으로 직류 전류를 흘리는 동작, 및 그 후의 옵셋 동작은, 상기한 플러스 방향 전류의 동작을 대체한 동작에 상당한다.
도 6 (d)는 제어 권선(4a)에 마이너스 방향의 전류를 출력하는 상태를 나타내고 있다. 풀 브릿지의 상측의 스위칭 소자(Q3)를 제어 전류 지령(Icom)에 의해 펄스폭 제어하고, 스위칭 소자(Q1)를 오프 상태로 한다. 한편, 풀 브릿지의 하측의 스위칭 소자(Q2)를 온 상태로 하고, 스위칭 소자(Q4)를 오프 상태로 한다. 이 스위칭 소자의 동작에 의해, 직류 전원에서는 도면 중의 화살표를 부여한 실선으로 나타내는 방향으로 직류 전류(Idc)가 흐르고, 제어 권선(4a)에는 도면 중에 있어서 상방 방향의 직류 전류(Idc)가 흐른다.
(마이너스 방향 전류시의 옵셋 동작)
도 6 (e)의 동작의 후에 직류 전류(Idc)를 영전류로 해도, 가변 리액터의 코어에는 잔류 자속이 남는다. 이때에 발생되는 잔류 자속은, 플러스 방향 전류시의 잔류 자속과 역방향이 된다. 옵셋 동작에 의해 이 잔류 자속을 제거한다.
제어량의 교류 신호가 마이너스측으로부터 플러스측으로의 전환에 동기하여, 스위칭 소자의 동작을 전환하여 잔류 자속을 제거하는 옵셋 동작을 행한다.
옵셋 동작에서는, 도 6 (e)에서 나타내는 바와 같이, 풀 브릿지의 하측의 스위칭 소자(Q2, Q4)의 온/오프 상태를 전환하여, 스위칭 소자(Q2)를 오프 상태로 하고, 스위칭 소자(Q4)를 온 상태로 하여 직류 전류(Idc)의 방향을 반전시킴과 함께, 풀 브릿지의 상측의 스위칭 소자(Q1)를 제어 전류 지령(Icom)에 의해 펄스폭 제어하고, 스위칭 소자(Q3)를 오프 상태로 한다.
이 스위칭 소자의 동작에 의해, 제어 권선(4a)에 흐르는 직류 전류(Idc)의 전류 방향이 반전되어, 직류 전원에서는 도면 중의 화살표를 부여한 실선으로 나타내는 방향으로 직류 전류(Idc)가 흐르고, 제어 권선(4a)에는 도면 중에 있어서 하방 방향의 직류 전류(Idc)가 흐르며, 잔류 자속을 옵셋한다.
도 7은, 스위칭 소자(Q2, Q4)의 입력 신호와 제어량의 플러스 마이너스와의 관계를 나타내고 있다. 도 7 (a)는 제어량(IREF)의 일례를 나타내고, 도 7 (b)는 스위칭 소자(Q4)의 입력 신호를 나타내고, 도 7(c)는 스위칭 소자(Q2)의 입력 신호를 나타내고 있다.
제어량(IREF)이 플러스일 때, 스위칭 소자(Q4)의 입력 신호를 온으로 하고, 스위칭 소자(Q2)의 입력 신호를 오프로 한다. 이 입력 신호에 의해, 제어 권선에 대해 플러스 방향의 전류를 출력한다.
이에 대해, 제어량(IREF)이 마이너스일 때, 스위칭 소자(Q4)의 입력 신호를 오프로 하고, 스위칭 소자(Q2)의 입력 신호를 온으로 한다. 이 입력 신호에 의해, 제어 권선에 대해 마이너스 방향의 전류를 출력한다.
상기 전류에 있어서, 제어량(IREF)의 플러스 마이너스가 반전된 후에 출력되는 제어 전류는, 반전 전의 제어 전류에 의해 발생된 잔류 자속을 옵셋하는 전류로서 동작한다.
다음으로, 강압 초퍼 회로의 단락에 대해 설명한다.
강압 초퍼 회로(3a)의 스위칭 소자의 동작에 있어서, 제어 전류의 전류 방향을 전환할 때에, 스위칭 소자의 입력 신호의 지터(jitter) 등이 생겼을 경우에는, 직류 전원에 대해 직렬 접속되는 스위칭 소자(Q1)와 스위칭 소자(Q2), 및 스위칭 소자(Q3)와 스위칭 소자(Q4)간에 있어서 양 스위칭 소자가 모두 온 상태가 될 우려가 있고, 이러한 경우에는 직렬 접속된 스위칭 소자간이 단락되게 되어, 소자 파괴가 발생할 우려가 있다.
이러한 스위칭 소자간의 단락을 피하기 위해, 제어량(IREF)이 플러스 마이너스로 전환되는 영을 포함하는 범위에 있어서, 모든 스위칭 소자를 오프 상태로 설정하는 불감대(不感帶)를 마련한다.
도 8에서는, 제어량(IREF)이 -1 A와 0 A의 사이인 제어 전류(Idc)를 0 A로 하는 불감대를 마련하는 예를 나타내고 있다.
이 불감대를 마련함으로써, 스위칭 소자(Q1)와 스위칭 소자(Q2), 및 스위칭 소자(Q3)와 스위칭 소자(Q4)가 동시에 온 상태가 되는 것을 피할 수 있다. 다만, 불감대의 설정 개소는 도 8에 나타내는 범위에 한정하지 않고, 제어량(IREF)이 영이 되는 점을 포함하는 소정폭으로 설정할 수 있다.
(본원 발명의 임피던스 정합 장치의 측정예)
다음으로, 본원 발명의 임피던스 정합 장치의 측정예에 대해서 설명한다.
· 인덕턴스 변화의 응답 시간
도 9는 인덕턴스 변화의 응답 시간의 측정예의 비교를 나타내고 있다. 여기에서는, 권수가 16 턴인 제어 권선에 대해 제어 전류를 0 A로부터 -10 A로 스텝 변화시켰을 때의 인덕턴스치의 응답 변화를 예 1로서 나타내고, 권수가 32 턴인 제어 권선에 대해 제어 전류를 0 A로부터 -20 A로 스텝 변화시켰을 때의 인덕턴스치의 응답 변화를 예 2로서 나타내고 있다.
식 (6)에 나타낸 바와 같이, 발생 자계(H)는 제어 전류의 크기(I)와 제어 권선의 권수(N)와의 곱에 비례하기 때문에, 예 2의 발생 자계는 예 1의 발생 자계와 비교하여 4배가 된다.
도 9는, 초기의 인덕턴스가 500 [nH]로부터 인덕턴스가 342 [nH]로 변화되는 경우에 대해, 예 1에 의한 인덕턴스 변화와 예 2에 의한 인덕턴스 변화를 비교하고 있다. 이 비교에 의하면, 예 1의 발생 자계에 의해서 인덕턴스가 342 [nH]에 이르기까지 시간은 18 msec인데 비해, 예 2의 발생 자계에 의해서 인덕턴스가 342 [nH]에 이르기까지 시간은 3 msec가 되어, 응답 시간이 1/6로 단축되는 것을 나타내고 있다.
·진행파 전력 및 반사파 전력의 제어 응답
도 10은 부하가 급변했을 때의 임피던스 정합 장치에 있어서의 진행파 전력과 반사파 전력의 제어 응답의 측정예를 나타내고 있다. 여기에서는, 측정 조건으로서
부하 A: 1.9+j24 [Ω]
부하 B: 3.0+j30 [Ω]
이라 했을 때
측정예 1 (도 10 (a)): 제어 전류 범위: 0 ~ +10 A, 권수: 16 턴
측정예 2 (도 10 (b)): 제어 전류 범위: 0 ~ ±20 A, 권수: 32 턴
에 대해 비교하고 있다. 측정예 2의 발생 자계는 플러스측에 있어서 측정예 1의 발생 자계의 4배가 된다.
도 10 (a)에 나타내는 측정예 1에서는 반사파 전력이 수렴되기 위해서는 12 ms를 필요로 하는데 비해, 도 10 (b)에 나타내는 측정예 2에서는 반사파 전력은 1 ms로 수렴하고 있고, 발생 자계를 크게 함으로써 가변 리액터의 인덕턴스 변화 응답 시간이 단축되고 임피던스 정합을 고속으로 행할 수 있다는 것을 나타내고 있다.
(본원 발명의 가변 리액터의 구성예)
본원 발명의 임피던스 정합 장치에 이용하는 가변 리액터의 구성에 있어서, 가변 리액터가 발생하는 고주파 성분을 제거하는 구성예에 대해 도 11, 12를 이용하여 설명한다.
도 11 (a)에 나타내는 가변 리액터는, 가변 리액터의 제어 전류 발생부측에 유기되는 고주파수 성분을 제거하는 로우패스 필터를 마련하는 구성이다.
도 11 (b)에 나타내는 가변 리액터는, 가변 리액터의 제어 전류 발생부측에 유기되는 고주파 성분을 제거하기 위해서, 메인 권선과 제어 권선의 감는 방향을 역방향으로 한 한 쌍의 가변 리액터를 직렬 접속하여 고주파 성분을 상쇄하는 구성이다.
도 11 (c)에 나타내는 가변 리액터는, 한 쌍의 가변 리액터를 병렬 접속하여 고주파 성분을 상쇄하는 구성이다.
도 12 (a) ~ 도 12 (c)에 나타내는 가변 리액터는, 2개의 토로이달 코어를 가지고, 각 토로이달 코어에 메인 권선을 감고, 1권 내에 양 토로이달 코어의 제어 권선이 관통하도록 감고, 2개의 메인 권선을 등가적으로 직렬 접속한 구성이며, 각 메인 권선에 고주파 전류가 흐름으로써 제어 권선에 유기되는 고주파 성분을, 제어 권선의 1턴마다 상쇄하여 제거하는 구성이다.
도 1 및 도 11, 12는 가변 리액터를 직병렬 접속한 구성예를 나타내고 있지만, 도 13 (a) ~ (i)에 나타낸 임피던스 정합 장치의 구성에 있어서, 본원 발명의 가변 리액터를 가변 인덕턴스에 적용할 수 있다.
다만, 상기 실시형태 및 변형예에 있어서의 기술은, 본 발명에 관한 임피던스 정합 장치의 일례이며, 본 발명은 각 실시형태에 한정되는 것이 아니고, 본 발명의 취지에 기초하여 여러 가지 변형하는 것이 가능하고, 이들을 본 발명의 범위로부터 배제하는 것은 아니다.
본 발명의 임피던스 정합 장치는, 반도체나 액정 패널 등의 제조 장치, 진공 증착 장치, 가열·용융 장치 등의 고주파를 사용하는 장치에 있어서, 임피던스 정합에 적용할 수 있다.
1: 제어 전류 형성부
2: 연산부
2A: 연산부
2B: 연산부
2a: 제1 연산 회로
2b: 제2 연산 회로
2c: 가산 회로
2d: 교류 신호 발생 회로
3: 제어 전류 발생부
3A: 제어 전류 발생부
3B: 제어 전류 발생부
3a: 강압 초퍼 회로
3b: 비교 회로
3c: 삼각파 신호 발생 회로
3d: 비교 회로
4: 가변 리액터
4A: 가변 리액터
4B: 가변 리액터
4a: 제어 권선
5: 센서
10: 임피던스 정합 장치
20: 고주파 전원
30: 부하
101: 임피던스 제어 회로
102: 가변 리액터
102A: 가변 리액터
102B: 가변 리액터
102a: 제어 권선
102b: 메인 권선
102b1: 메인 권선
102b2: 메인 권선
102c: 페라이트 코어
B: 자속 밀도
B0: 자속 밀도
B1: 잔류 자속
H: 발생 자계
Icom: 제어 전류 지령
Icon: 제어 전류
Idc: 제어 전류
IREF∞: 제어 정정치
IREF: 제어량
IZREF: 인덕턴스 제어 목표치
IφREF: 제어량
L: 인덕턴스
L0: 인덕턴스
L1: 인덕턴스
N: 권수
Q1 ~ Q4: 스위칭 소자
ZFB: 임피던스 피드백치
ZREF: 임피던스 제어 목표치
φFB: 위상 피드백치
φREF: 위상 제어 목표치

Claims (7)

  1. 고주파 공급측의 임피던스와 부하측의 임피던스를 정합하는 임피던스 정합 장치로서,
    코어에 감겨진 주 권선과 제어 권선을 가지고, 상기 제어 권선에 흐르는 제어 전류가 발생하는 발생 자계의 변화에 의해 인덕턴스를 가변으로 하는 가변 리액터를 구비하고,
    상기 발생 자계는, 임피던스 정합의 제어 목표치와 피드백치와의 편차를 정정(整定: settle)하는데 필요로 하는 자계를 초과하는 크기를 가지는 교류 자계인 것
    을 특징으로 하는, 임피던스 정합 장치.
  2. 청구항 1에 있어서,
    상기 제어 권선에 인가하는 제어 전류를 형성하는 제어 전류 형성부
    를 구비하고,
    상기 제어 전류 형성부는,
    임피던스 정합의 제어 목표치와 피드백치와의 편차분을 정정하는 제어 정정치에 수렴하는 편차 신호를 연산하는 연산부와,
    상기 연산부의 제어량인 교류 신호의 플러스 마이너스에 기초하여 정해지는 전류 방향과, 상기 교류 신호의 진폭 증폭에 기초하여 정해지는 전류 진폭을 가지는 제어 전류를 발생하는 제어 전류 발생부
    를 구비하고,
    상기 제어 전류에 의한 가변 리액터의 인덕턴스 변화에 의해 임피던스를 정합하는 것
    을 특징으로 하는, 임피던스 정합 장치.
  3. 청구항 2에 있어서,
    상기 연산부는,
    임피던스 정합의 제어 목표치와 임피던스 정합의 피드백치와의 차분에 기초하여 메이저 루프를 구성하고, 상기 메이저 루프에 의해 제어량을 연산하는 제1 연산 회로와,
    상기 제1 연산 회로의 제어량과 상기 제어 전류의 피드백치와의 차분에 기초하여 마이너 루프를 구성하고, 상기 마이너 루프에 의해 상기 제어량의 진폭을 제어 전류 지령으로서 연산하는 제2 연산 회로
    에 의해 2중의 루프 제어를 구성하고,
    상기 제어 전류 발생부는, 상기 제어량의 플러스 마이너스에 기초하여 제어 전류의 전류 방향을 전환하고, 상기 제어 전류 지령에 기초하여 제어 전류의 진폭을 정한 제어 전류를 발생하는 것
    을 특징으로 하는 임피던스 정합 장치.
  4. 청구항 3에 있어서,
    상기 제1 연산 회로는, 임피던스 정합의 상기 제어 목표치와 피드백치와의 차분을 비례 적분 제어하여 비례 적분 신호를 상기 제어량으로서 출력하는 비례 적분 제어 회로, 또는, 임피던스 정합의 상기 제어 목표치와 피드백치와의 차분을 적분 제어하여 적분 신호를 상기 제어량으로서 출력하는 적분 제어 회로 중의 어느 하나의 제어 회로를 구비하고,
    상기 제2 연산 회로는, 상기 제1 연산 회로의 제어량과 상기 제어 전류의 피드백치와의 차분을 비례 적분 제어하여 비례 적분 신호를 상기 제어 전류 지령으로서 출력하는 비례 적분 제어 회로, 또는 상기 제1 연산 회로의 제어량과 상기 제어 전류의 피드백치와의 차분을 적분 제어하여 적분 신호를 상기 제어 전류 지령으로서 출력하는 적분 제어 회로 중의 어느 하나의 제어 회로를 구비하는 것
    을 특징으로 하는, 임피던스 정합 장치.
  5. 청구항 4에 있어서,
    상기 교류 신호는,
    진폭이 정정 후의 제어 전류 지령에 점근(漸近)하는 신호인 것
    을 특징으로 하는, 임피던스 정합 장치.
  6. 청구항 2 내지 청구항 5 중 어느 한 항에 있어서,
    상기 제어 전류 발생부는, 4개의 스위칭 소자의 풀 브릿지 구성으로 하는 초퍼 회로를 구비하고,
    상기 제어 권선에 인가하는 제어 전류의 진폭을, 플러스단 및 마이너스단의 일방의 극성측에 접속되는 2개의 스위칭 소자 중의 어느 일방의 스위칭 소자의 개폐 동작을 상기 제어 전류 지령의 진폭에 기초하여 펄스폭 제어하고,
    상기 제어 권선에 인가하는 제어 전류의 전류 방향의 전환을, 타방의 극성측에 접속되는 2개의 스위칭 소자의 상기 제어량의 극성에 기초하는 변환 동작에 의해 제어하는 것
    을 특징으로 하는 임피던스 정합 장치.
  7. 청구항 1에 있어서,
    상기 발생 자계의 크기는, 상기 제어 권선의 권수와 제어 전류의 전류치의 곱으로 정해지는 것
    을 특징으로 하는, 임피던스 정합 장치.
KR1020177034500A 2015-12-25 2016-02-15 임피던스 정합 장치 KR101863025B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015254520A JP5946580B1 (ja) 2015-12-25 2015-12-25 インピーダンス整合装置
JPJP-P-2015-254520 2015-12-25
PCT/JP2016/054221 WO2017110098A1 (ja) 2015-12-25 2016-02-15 インピーダンス整合装置

Publications (2)

Publication Number Publication Date
KR20170140400A KR20170140400A (ko) 2017-12-20
KR101863025B1 true KR101863025B1 (ko) 2018-05-31

Family

ID=56329507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177034500A KR101863025B1 (ko) 2015-12-25 2016-02-15 임피던스 정합 장치

Country Status (8)

Country Link
US (1) US10348267B2 (ko)
EP (1) EP3309962B1 (ko)
JP (1) JP5946580B1 (ko)
KR (1) KR101863025B1 (ko)
CN (1) CN107636959B (ko)
PL (1) PL3309962T3 (ko)
TW (1) TWI597941B (ko)
WO (1) WO2017110098A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101960073B1 (ko) * 2017-10-27 2019-03-20 주식회사 뉴파워 프라즈마 반도체 공정용 기판 처리 시스템
KR101981289B1 (ko) * 2017-10-27 2019-08-28 주식회사 뉴파워 프라즈마 인덕턴스를 이용하여 임피던스 매칭이 가능한 라디칼 발생기
JP6734328B2 (ja) * 2018-08-06 2020-08-05 株式会社京三製作所 リアクトル
JP7237779B2 (ja) * 2019-09-04 2023-03-13 キヤノンメディカルシステムズ株式会社 高周波増幅装置および磁気共鳴イメージング装置
WO2021115536A1 (de) * 2019-12-09 2021-06-17 Kiefel Gmbh Variables kondensatorsystem zur impedanzanpassung
WO2021115535A1 (de) * 2019-12-09 2021-06-17 Kiefel Gmbh Regelung eines variablen anpassnetzwerkes
CN111884624A (zh) * 2020-08-04 2020-11-03 广州东方电科自动化有限公司 一种提高信号输出功率的阻抗匹配电路
CN112929002A (zh) * 2021-02-05 2021-06-08 广东工业大学 一种应用于射频电源的阻抗匹配调节方法和装置
JP2023108313A (ja) 2022-01-25 2023-08-04 東京エレクトロン株式会社 着火制御方法、成膜方法及び成膜装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4951009A (en) 1989-08-11 1990-08-21 Applied Materials, Inc. Tuning method and control system for automatic matching network
US4977374A (en) 1989-08-21 1990-12-11 Kleiner Charles T Radiation hardened magnetic voltage and/or current reference produced by a saturable, two core transformer with first harmonic nulling
US5187454A (en) 1992-01-23 1993-02-16 Applied Materials, Inc. Electronically tuned matching network using predictor-corrector control system
JPH0521526A (ja) 1991-07-10 1993-01-29 Nec Corp Ｔａｂインナーリードの接合装置
JP2775656B2 (ja) * 1991-09-30 1998-07-16 株式会社島津製作所 成膜装置
US5424691A (en) 1994-02-03 1995-06-13 Sadinsky; Samuel Apparatus and method for electronically controlled admittance matching network
JPH0855733A (ja) * 1994-08-10 1996-02-27 Kokusai Electric Co Ltd 可変インダクタ
US5654679A (en) 1996-06-13 1997-08-05 Rf Power Products, Inc. Apparatus for matching a variable load impedance with an RF power generator impedance
JP2000165175A (ja) * 1998-11-27 2000-06-16 Kyosan Electric Mfg Co Ltd インピーダンス整合装置
JP4439169B2 (ja) 2002-09-10 2010-03-24 株式会社アルバック 真空処理方法及び真空装置
DE10331866B4 (de) 2003-07-14 2008-11-13 Minebea Co., Ltd. Einrichtung zur Steuerung einer Spulenanordnung mit elektrisch variierbarer Induktivität, sowie Schaltnetzteil
CN100341240C (zh) 2005-05-31 2007-10-03 珠海市东华金舟节能设备有限公司 交流励磁磁放大器的可控电感
CN101093748B (zh) 2006-06-23 2011-09-21 上海追日电气有限公司 可控组合式电抗器
JP2010537453A (ja) * 2007-09-14 2010-12-02 富士通株式会社 チューナブルインピーダンス整合回路
JP5638457B2 (ja) 2011-05-09 2014-12-10 住友重機械工業株式会社 シンクロサイクロトロン及びそれを備えた荷電粒子線照射装置
JP5977773B2 (ja) 2014-02-24 2016-08-24 株式会社豊田中央研究所 複合磁気部品の使用方法および電源システム

Also Published As

Publication number Publication date
TW201724737A (zh) 2017-07-01
JP2017118434A (ja) 2017-06-29
EP3309962A4 (en) 2018-12-19
CN107636959B (zh) 2018-12-18
TWI597941B (zh) 2017-09-01
EP3309962A1 (en) 2018-04-18
JP5946580B1 (ja) 2016-07-06
US10348267B2 (en) 2019-07-09
EP3309962B1 (en) 2020-05-06
PL3309962T3 (pl) 2020-08-10
US20180248534A1 (en) 2018-08-30
KR20170140400A (ko) 2017-12-20
CN107636959A (zh) 2018-01-26
WO2017110098A1 (ja) 2017-06-29

Similar Documents

Publication Publication Date Title
KR101863025B1 (ko) 임피던스 정합 장치
JP4755566B2 (ja) 高周波プラズマ供給装置の出力エネルギーを開ループ制御するおよび／または閉ループ制御する方法およびプラズマエネルギーをプラズマ負荷に供給するための高周波プラズマ供給装置
US20190288606A1 (en) Dc/dc converter
TW201505366A (zh) 射頻電源系統和利用射頻電源系統進行阻抗匹配的方法
US10638590B2 (en) Method for frequency control of a piezoelectric transformer and circuit arrangement comprising a piezoelectric transformer
JP6309411B2 (ja) 高周波電源
JP6708175B2 (ja) 電力変換装置
JP6219057B2 (ja) 高周波電源
JP2020099196A (ja) 圧電トランスの駆動回路および圧電トランスを駆動するための方法
JP6159472B2 (ja) 圧電トランスを制御する回路装置および方法
JP2005080424A (ja) 電源装置
TW202133690A (zh) 高頻電源裝置之控制方法及高頻電源裝置
JP5317196B2 (ja) 安定化回路および安定化方法
US9595863B2 (en) Inverter control circuit and inverter circuit
US11424685B2 (en) Resonance type power supply device
JP6756286B2 (ja) 共振インバータ
JPH11214775A (ja) 電源装置
SU760246A1 (en) Method and device for phase control in piezosemiconductor transformer
JP2017085704A (ja) マルチポート電源回路の異常検知方法
JP6474985B2 (ja) 高周波電源
JP5665704B2 (ja) 電力変換装置
JP2017099085A (ja) 電源装置
JP2018133987A (ja) 電力変換装置

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant