JP2017099085A

JP2017099085A - 電源装置

Info

Publication number: JP2017099085A
Application number: JP2015227182A
Authority: JP
Inventors: 伊東　達也; Tatsuya Ito; 達也伊東; 孟明玉山; Takeaki Tamayama
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2015-11-20
Filing date: 2015-11-20
Publication date: 2017-06-01

Abstract

【課題】圧電トランスを備える電源装置において、大きな負荷変動に対しても、安定した出力電圧を得る。
【解決手段】電源装置は、入力部と出力部とを有する圧電トランスと、圧電トランスの入力部に印加する交流電圧を発生する駆動回路と、出力部の電圧を検出する出力電圧検出回路と、出力部の電流を検出する出力電流検出回路と、周波数操作量制御手段とを備える。周波数操作量制御手段は、出力部における目標電圧、出力部で検出された電圧および出力部で検出された電流に基づいて、駆動回路が供給する交流電圧の周波数を操作し、且つ、出力部で検出された電流の大きさが大きいほど交流電圧の周波数の操作量を大きくする。
【選択図】図２

Description

本発明は、圧電トランスを備えた電源装置に関し、特に、負荷供給電圧の安定性の高い電源装置に関する。

従来、圧電振動子の逆圧電効果および正圧電効果を利用して、駆動電圧を昇圧する圧電トランスを備えた電源装置が、例えば特許文献１に示されている。

特許文献１に示されている電源装置は、出力電圧の検出値と目標値とを比較し、その比較結果に基づいて、駆動信号の周波数を定める分周比を増減制御することによって駆動周波数を制御する。

特開２０１３−４２５９５号公報

特許文献１に示されているような、圧電トランスを用いた電源装置においては、出力電圧の検出値と目標値とに基づくフィードバック制御だけでは、出力電圧の安定性が不十分となる場合がある。例えば、圧電トランスでは重負荷において、駆動周波数変化に対する出力電圧の変化が小さいため、軽負荷時に設定したフィードバックゲインで制御を行うと、出力電圧の検出値が大きく変動した際に、軽負荷に適したフィードバックゲインのままでは追随できない。それにより、出力電圧が目標値に収束するのに時間がかかり、出力電圧の安定性が悪化する。

また、出力電圧の安定性が悪化すると、圧電トランスの駆動電圧にリップルが含まれている場合に、出力電流が増大する程、出力電圧に重畳されるリップルが大きくなる。このリップルは各種ノイズの原因となる。

本発明の目的は、圧電トランスを備える電源装置において、大きな負荷変動に対しても、安定した出力電圧を得る電源装置を提供することにある。

（１）本発明の電源装置は、
入力部と出力部とを有する圧電トランスと、
前記圧電トランスの入力部に印加する交流電圧を発生する駆動回路と、
前記出力部の電圧を検出する出力電圧検出回路と、
前記出力部の電流を検出する出力電流検出回路と、を備え、
前記出力部における目標電圧、前記出力部で検出された電圧および前記出力部で検出された電流に基づいて、前記駆動回路が供給する前記交流電圧の周波数を操作し、且つ、前記出力部で検出された電流の大きさが大きいほど前記交流電圧の周波数の操作量を大きくする周波数操作量制御手段を備えたことを特徴とする。

上記構成により、負荷供給電力の変動に応じて変動する出力部の電流も出力電圧安定化のためのフィードバックのファクターに利用するため、負荷供給電力が大きく変動する場合でも出力電圧は安定化される。

（２）前記周波数操作量制御手段は、前記目標電圧に対する前記出力部の電圧の誤差、フィードバックゲイン、および前記出力部の電流に応じた前記フィードバックゲインの補正係数に基づいて、前記交流電圧の周波数の操作量を定めることが好ましい。これにより、出力部の電流の増減に応じてフィードバックゲインが増減されるので、出力部の電流の変動に対するフィードバック操作量の「利き方」が変化する。したがって、負荷供給電力の広範囲に亘る変動に対して出力電圧は安定化される。

（３）上記（２）において、前記フィードバックゲインは、例えば、前記誤差に対応した比例ゲインおよび前記誤差の積分値に対応した積分ゲインの各ゲインで構成される。これにより、基本的にはＰＩ制御でありながら、出力部の電流に応じたフィードバック制御がなされる。

（４）上記（２）において、前記フィードバックゲインは、前記誤差に対応した比例ゲイン、前記誤差の積分値に対応した積分ゲイン、および前記誤差の微分値に対応した微分ゲイン、の各ゲインで構成される。これにより、基本的にはＰＩＤ制御でありながら、出力部の電流に応じたフィードバック制御がなされる。

（５）上記（３）または（４）において、前記補正係数は、例えば前記各ゲインに対する共通の係数である。これにより、補正係数の設定が簡素化される。

（６）上記（３）または（４）において、前記補正係数は、前記各ゲインに対して個別に定められた係数である。これにより、負荷供給電力の様々な変動の仕方に適したフィードバック制御が可能となる。

（７）上記（２）から（６）のいずれかにおいて、前記補正係数は、例えば前記出力部の電流の従属関数である。補正係数を関数の演算によって求めるように構成しておけば、広範囲の出力部の電流について簡素な構成で対応できる。

（８）上記（７）において、前記補正係数は、例えば前記出力部の電流の単調増加関数である。

（９）上記（８）において、前記補正係数は、例えば前記出力部の電流の１次関数である。これにより、出力部の電流と補正係数との関係を簡素な演算によって求めることができる。

本発明によれば、圧電トランスを備える電源装置において、大きな負荷変動に対しても、安定した出力電圧が得られる。

図１は第１の実施形態に係る電源装置１０１の回路図である。図２はマイクロコントロールユニットＭＣＵの構成を示すブロック図である。図３は、出力電流Ioutに対する補正係数PID_Offsetの関係を示す図である。図４（Ａ）は本実施形態に係る電源装置の電圧波形図であり、図４（Ｂ）は補正係数PID_Offsetによる補正を行わない場合（PID_Offset = 1）の電圧波形図である。図５（Ａ）は、第２の実施形態に係る電源装置における、出力電流Ioutに対する補正係数Kp_Offsetの関係を示す図であり、図５（Ｂ）は、出力電流Ioutに対する補正係数Ki_Offsetの関係を示す図である。図６（Ａ）は第２の実施形態に係る電源装置の電圧波形図であり、図６（Ｂ）は補正係数Kp_Offset，Ki_Offsetによる補正を行わない場合の電圧波形図である。図７は、負荷ＲＬの抵抗値をパラメータとする、圧電トランス１１，１２の駆動周波数と出力電圧Voutとの関係を示す図である。図８は、入力電圧Vddおよび出力電圧Voutの波形図である。

《第１の実施形態》
図１は第１の実施形態に係る電源装置１０１の回路図である。

電源装置１０１は、圧電トランス１１，１２と、圧電トランス１１，１２に印加する交流電圧を発生する駆動回路１０と、圧電トランスの出力電圧を整流平滑して負荷ＲＬへ直流電圧を供給する整流平滑回路２０と、整流平滑回路２０の出力電圧Voutを検出する出力電圧検出回路２１と、負荷への出力電流Ioutを検出する出力電流検出回路２２と、を備える。この出力電圧Voutは、本発明に係る「出力部の電圧」の例である。また、出力電流Ioutは、本発明に係る「出力部の電流」の例である。なお、ここでいう「交流電圧」とは、少なくとも交流成分を有する電圧のことを指し、脈流も含む。また、電源装置１０１は、上記駆動回路１０を制御する圧電トランス駆動制御部１を備える。この電源装置１０１は例えば商用交流電源電圧を所定の直流電圧に変換するＡＣアダプターとして用いられる。

圧電トランス１１，１２の１次側は並列接続されていて、圧電トランス１１，１２の２次側も並列接続されている。

駆動回路１０は、ハイサイドのスイッチング素子Ｑ１、ローサイドのスイッチング素子Ｑ２、抵抗Ｒ１，Ｒ２，Ｒ１１，Ｒ１２、インダクタＬ１を備える。駆動回路１０に供給される入力電圧Vddは、商用交流電源を両波整流し、平滑した後の電圧である。

駆動回路１０のインダクタＬ１と圧電トランス１１，１２の入力容量とでＬＣ共振回路が構成されている。また、ローサイドのスイッチング素子Ｑ２とインダクタＬ１により、ZVS（ゼロボルトスイッチング）が行われる。

駆動回路１０はインダクタＬ１を介して圧電トランス１１，１２の１次側に所定周波数の交流電圧を印加する。それにより、圧電トランス１１，１２の２次側に交流電圧が出力される。

整流平滑回路２０は、スイッチング素子Ｑ３，Ｑ４、インダクタＬ３，Ｌ４およびキャパシタＣｏを備える。

出力電圧検出回路２１は、抵抗Ｒ７，Ｒ８、シャントレギュレータＳＲ、フォトカプラＰＣ１、抵抗Ｒ９を備える。

出力電流検出回路２２は、抵抗Ｒｏ，Ｒ３，Ｒ４、差動増幅器Ａ１、ＭＯＳＦＥＴＱ５、抵抗Ｒ５，Ｒ６、トランジスタＱ６、フォトカプラＰＣ２、抵抗Ｒ１０を備える。

圧電トランス駆動制御部１は、マイクロコントロールユニットＭＣＵと駆動制御回路ＤＲＶとを備える。マイクロコントロールユニットＭＣＵは、駆動制御回路ＤＲＶに所定周波数の制御信号を与える。駆動制御回路ＤＲＶはその周波数で駆動回路１０のスイッチング素子Ｑ１，Ｑ２を、デッドタイムを挟んで交互にオン／オフする。

図１に示す電源装置１０１のＤＣ−ＤＣコンバータとしての基本的な動作は次のとおりである。

スイッチング素子Ｑ１，Ｑ２は交互にオン／オフされる。圧電トランス１１，１２の２次側出力の第１端Ｐ１が正、第２端Ｐ２が負であるとき、スイッチング素子Ｑ３がオン状態、Ｑ４がオフ状態となり、圧電トランス１１，１２→インダクタＬ３→キャパシタＣｏ→スイッチング素子Ｑ３→圧電トランス１１，１２の経路で整流平滑電流が流れる。圧電トランス１１，１２の２次側出力の第１端Ｐ１が負、第２端Ｐ２が正であるとき、スイッチング素子Ｑ３がオフ状態、Ｑ４がオン状態となり、圧電トランス１１，１２→インダクタＬ４→キャパシタＣｏ→スイッチング素子Ｑ４→圧電トランス１１，１２の経路で整流平滑電流が流れる。すなわち、両波同期整流される。

図２は上記マイクロコントロールユニットＭＣＵの構成を示すブロック図である。マイクロコントロールユニットＭＣＵは、記憶部１１０、ＡＤコンバータ１２１、差分演算部１２２、補正係数演算部１２３、制御演算部１２４、周波数生成部１２５を備える。

周波数設定レジスタ１１１は予め基準となる周波数に相当する値を記憶する。制御演算部１２４は、既に選択されている周波数と後述の周波数操作量とに基づいて、周波数設定レジスタ１１１に記憶されている周波数を新たに選択する。周波数生成部１２５は、周波数操作された周波数の方形波信号を駆動制御回路ＤＲＶへ出力する。

目標値設定レジスタ１１２は目標電圧に相当する値を予め記憶する。

出力電圧レジスタ１１３は出力電圧検出回路２１から出力される電圧フィードバック信号のデジタル値を記憶する。また、出力電流レジスタ１１４は出力電流検出回路２２から出力される電圧フィードバック信号のデジタル値を記憶する。

制御演算部１２４は、具体的には次の関係で周波数操作量を定める。

［数１］
ΔMV=[ (Kp * (en - en_-1) + Ki * en + Kd {(en - en_-1)- (en_-1- en_-2)} ] * PID_Offset
ここで、各変数は次のとおりである。

ΔMV：周波数操作量
Kp：比例ゲイン
Ki：積分ゲイン
Kd：微分ゲイン
en：目標電圧に対する出力電圧の誤差
en_-1：前回の誤差
en_-2：前々回の誤差
PID_Offset：各ゲインKp，Ki，Kdに対する補正係数
図２に示した差分演算部１２２は目標電圧に対する出力電圧の誤差enを求め、補正係数演算部１２３は出力電流に対する補正係数PID_Offsetを求める。

ここで、出力電流と補正係数PID_Offsetとの関係について、具体例を挙げて説明する。図７は、負荷ＲＬの抵抗値をパラメータとする、圧電トランス１１，１２の駆動周波数と出力電圧Voutとの関係を示す図である。この例では、圧電トランス１１，１２の共振周波数は駆動周波数より低い。また、入力電圧VddはＤＣ１４０Ｖに固定している。このように、駆動周波数が高くなるに従い、出力電圧Voutは低下する傾向がある。また、負荷が重くなる（負荷ＲＬの抵抗値が低くなる）程、駆動周波数に対する出力電圧の傾きは緩やかになる。

図８は、入力電圧Vddおよび出力電圧Voutの波形図である。軽負荷時の発振を抑制するため、軽負荷時に各ゲインKp，Ki，Kdを設定している。図８中、Vdd(5Ω)は負荷ＲＬの抵抗値が５Ωであるときの入力電圧Vddであり、Vdd(2.5Ω)は負荷ＲＬの抵抗値が2.５Ωであるときの入力電圧Vddである。また、Vout(5Ω)は負荷ＲＬの抵抗値が５Ωであるときの出力電圧Voutであり、Vout(2.5Ω)は負荷ＲＬの抵抗値が2.５Ωであるときの出力電圧Voutである。このように、負荷が重くなる程、出力電圧のリップルは大きくなる。駆動回路１０の電源電圧は商用交流電源の両波整流電圧を平滑したものであるので、このリップルの周波数は１００Ｈｚである。

このように、負荷が重くなる程、出力電圧の変動に対する安定度は悪くなる。これは、上述のとおり、駆動周波数に対する出力電圧の傾きが緩くなって、フィードバックゲインが不適正になっている（不足している）ことに起因している。

本実施形態に係る補正係数演算部１２３は、出力電流Ioutに基づいて補正係数PID_Offsetを求める。具体的には次の関係で求める。

図３は、出力電流Ioutに対する補正係数PID_Offsetの関係を示す図である。図３において、各プロットは出力電流Ioutを変動させたときに、目標電圧に対する出力電圧Voutの誤差が最も小さくなるように補正係数PID_Offsetを調整したときの、補正係数PID_Offsetの値を示す。

例えば、出力電流Ioutが０Aであるとき、補正係数PID_Offsetは０、出力電流Ioutが１Aであるとき、補正係数PID_Offsetは１２、出力電流Ioutが１．４２Aであるとき、補正係数PID_Offsetは１７．５である。

図３に示す例で、出力電流Ioutに対する補正係数PID_Offsetの関係を１次関数で表すと、
PID_Offset = 12.3 Iout - 1.09 である。

補正係数PID_Offsetは、図７に示した、駆動周波数に対する出力電圧Voutの変化の傾きが、出力電流変化に対してどれだけ変化するか、その変化率に関係している。

このように、出力電流Ioutに対する補正係数PID_Offsetの関係は１次関数で近似できる。

この関係は２次以上の関数で表すこともできる。定性的には、出力電流Ioutに対する補正係数PID_Offsetの関係は単調増加関数であると言える。

図４（Ａ）は本実施形態に係る電源装置の電圧波形図であり、図４（Ｂ）は上記補正係数PID_Offsetによる補正を行わない場合（PID_Offset = 1）の電圧波形図である。図４（Ａ）（Ｂ）において、Vddは図１における駆動回路１０の電源電圧の波形であり、Voutは出力電圧の波形である。このように、出力電流Ioutに対する補正係数PID_Offsetでフィードバックゲインを補正することによって、重負荷時の出力電圧のリップルを低減できる。

《第２の実施形態》
第２の実施形態では、PID制御の各ゲインについて個別の補正係数を適用した電源装置の例を示す。

電源装置の回路構成は、第１の実施形態で図１に示したものと同じである。また、マイクロコントロールユニットＭＣＵの構成も図２に示したものと同じである。但し、制御演算部１２４の演算内容は異なる。本実施形態における制御演算部１２４は、具体的には次の関係で周波数操作量を定める。

［数２］
ΔMV=(Kp * (en - en_-1) * Kp_Offset + Ki * en * Ki_Offset +Kd {(en - en_-1) - (en_-1- en_-2)} * Kd_Offset
ここで、各変数は次のとおりである。

ΔMV：周波数操作量
Kp：比例ゲイン
Ki：積分ゲイン
Kd：微分ゲイン
en：目標電圧に対する出力電圧の誤差
en_-1：前回の誤差
en_-2：前々回の誤差
Kp_Offset：比例ゲインKpに対する補正係数
Ki_Offset：積分ゲインKiに対する補正係数
Kd_Offset：微分ゲインKdに対する補正係数
図５（Ａ）は、出力電流Ioutに対する補正係数Kp_Offsetの関係を示す図であり、図５（Ｂ）は、出力電流Ioutに対する補正係数Ki_Offsetの関係を示す図である。

図５（Ａ）において、各プロットは、補正係数Ki_Offset，Kd_Offsetをそれぞれ１に固定して、出力電流Ioutを変動させたときに、目標電圧に対する出力電圧Voutの誤差が最も小さくなるように補正係数Kp_Offsetを調整したときの、補正係数Kp_Offsetの値を示す。

例えば、出力電流Ioutが０Aであるとき、補正係数Kp_Offsetは０、出力電流Ioutが０．６２Aであるとき、補正係数Kp_Offsetは２３、出力電流Ioutが１．４２Aであるとき、補正係数Kp_Offsetは３４である。

上記出力電流Ioutに対する補正係数Kp_Offsetの関係を１次関数で表すと、
Kp_Offset = 15.8 Iout + 12 である。

図５（Ｂ）において、各プロットは、補正係数Kp_Offset，Kd_Offsetをそれぞれ１に固定して、出力電流Ioutを変動させたときに、目標電圧に対する出力電圧Voutの誤差が最も小さくなるように補正係数Ki_Offsetを調整したときの、補正係数Ki_Offsetの値を示す。

例えば、出力電流Ioutが０Aであるとき、補正係数Ki_Offsetは０、出力電流Ioutが０．６２Aであるとき、補正係数Ki_Offsetは１３、出力電流Ioutが１．４２Aであるとき、補正係数Ki_Offsetは２６である。

上記出力電流Ioutに対する補正係数Ki_Offsetの関係を１次関数で表すと、
Ki_Offset = 18.0 Iout + 1.24 である。

なお、本実施形態では、微分ゲインKdに対する補正係数Kd_Offsetは１であるので、
Kd_Offset = 1 と表される。

このように、出力電流Ioutに対する補正係数Kp_Offset，Ki_Offsetの関係は１次関数で近似できる。

これら補正係数は２次以上の関数で表すこともできる。定性的には、出力電流Ioutに対する補正係数Kp_Offset，Ki_Offsetの関係はいずれも単調増加関数であると言える。

図６（Ａ）は本実施形態に係る電源装置の電圧波形図であり、図６（Ｂ）は上記補正係数Kp_Offset，Ki_Offsetによる補正を行わない場合（Kp_Offset = 1，Ki_Offset = 1，Kd_Offset = 1）の電圧波形図である。図６（Ａ）（Ｂ）において、Vddは図１における駆動回路１０の電源電圧の波形であり、Voutは出力電圧の波形である。このように、出力電流Ioutに対する補正係数Kp_Offset，Ki_Offsetでフィードバックゲインを補正することによって、重負荷時の出力電圧のリップルをさらに低減できる。

第２の実施形態では、微分ゲインKdに対する補正係数Kd_Offset を 1に固定したが、この補正係数Kd_Offset についても、出力電流Ioutに応じて変化させてもよい。また、補正係数Kp_Offset，Ki_Offset，Kd_Offsetを決定するとき、何れかの補正係数を1に固定して求めたが、その方法に限定されない。補正係数Kp_Offset，Ki_Offset，Kd_Offsetの補正係数の何れかを決定し、その決定した補正係数の値に固定した後に他の補正係数を決定してもよい。

なお、第１、第２の実施形態では、目標電圧に対する出力電圧Voutの誤差enに対するフィードバックゲインを定めてPID制御する例を示したが、同様にしてP制御またはPI制御を行う場合にも、比例ゲインKpに対する補正係数Kp_Offsetまたは、積分ゲインKiに対する補正係数Ki_Offset、を適用すればよい。

なお、図１に示した例では、整流平滑回路の出力部から出力電圧Vout、出力電流Ioutをそれぞれ検出したが、これらの検出位置は整流平滑回路の出力部に限られるものではない。例えば、整流平滑回路の前段から出力電圧または出力電流を検出してもよい。また、整流平滑回路の後段から出力電圧または出力電流を検出する場合であっても、整流平滑回路の直後段で検出してもよいし、整流平滑回路の後段に他の回路を設け、この他の回路の後段で検出してもよい。さらに、出力電圧Voutと出力電流Ioutは、回路上の互いに異なる位置で検出するように構成されてもよい。

最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形および変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

Ａ１…差動増幅器
Ｃｏ…キャパシタ
ＤＲＶ…駆動制御回路
Ｌ１，Ｌ３，Ｌ４…インダクタ
ＭＣＵ…マイクロコントロールユニット
Ｐ１…第１端
Ｐ２…第２端
ＰＣ１，ＰＣ２…フォトカプラ
Ｑ１，Ｑ２…スイッチング素子
Ｑ３，Ｑ４…スイッチング素子
Ｑ５…ＭＯＳＦＥＴ
Ｑ６…トランジスタ
Ｒｏ，Ｒ１〜Ｒ１２…抵抗
ＲＬ…負荷
ＳＲ…シャントレギュレータ
１…圧電トランス駆動制御部
ＳＲ…７シャントレギュレータ
１０…駆動回路
１１，１２…圧電トランス
２０…整流平滑回路
２１…出力電圧検出回路
２２…出力電流検出回路
１０１…電源装置
１１０…記憶部
１１１…周波数設定レジスタ
１１２…目標値設定レジスタ
１１３…出力電圧レジスタ
１１４…出力電流レジスタ
１２１…ＡＤコンバータ
１２２…差分演算部
１２３…補正係数演算部
１２４…制御演算部
１２５…周波数生成部

Claims

入力部と出力部とを有する圧電トランスと、
前記圧電トランスの入力部に印加する交流電圧を発生する駆動回路と、
前記出力部の電圧を検出する出力電圧検出回路と、
前記出力部の電流を検出する出力電流検出回路と、を備え、
前記出力部における目標電圧、前記出力部で検出された電圧および前記出力部で検出された電流に基づいて、前記駆動回路が供給する前記交流電圧の周波数を操作し、且つ、前記出力部で検出された電流の大きさが大きいほど前記交流電圧の周波数の操作量を大きくする周波数操作量制御手段を備えたことを特徴とする電源装置。
前記周波数操作量制御手段は、前記目標電圧に対する前記出力部の電圧の誤差、フィードバックゲイン、および前記出力部の電流に応じた前記フィードバックゲインの補正係数に基づいて、前記交流電圧の周波数の操作量を定める、請求項１に記載の電源装置。
前記フィードバックゲインは、前記誤差に対応した比例ゲインおよび前記誤差の積分値に対応した積分ゲインの各ゲインで構成される、請求項２に記載の電源装置。
前記フィードバックゲインは、前記誤差に対応した比例ゲイン、前記誤差の積分値に対応した積分ゲイン、および前記誤差の微分値に対応した微分ゲイン、の各ゲインで構成される、請求項２に記載の電源装置。
前記補正係数は、前記各ゲインに対する共通の係数である、請求項３または４に記載の電源装置。
前記補正係数は、前記各ゲインに対して個別に定められた係数である、請求項３または４に記載の電源装置。
前記補正係数は、前記出力部の電流の従属関数である、請求項２から６のいずれかに記載の電源装置。
前記補正係数は、前記出力部の電流の単調増加関数である請求項７に記載の電源装置。
前記補正係数は、前記出力部の電流の１次関数である請求項８に記載の電源装置。