JP5317196B2 - 安定化回路および安定化方法 - Google Patents
安定化回路および安定化方法 Download PDFInfo
- Publication number
- JP5317196B2 JP5317196B2 JP2009168883A JP2009168883A JP5317196B2 JP 5317196 B2 JP5317196 B2 JP 5317196B2 JP 2009168883 A JP2009168883 A JP 2009168883A JP 2009168883 A JP2009168883 A JP 2009168883A JP 5317196 B2 JP5317196 B2 JP 5317196B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- unit
- resistor
- switching power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
オンまたはオフのいずれかの動作により、前記後段に接続された負荷への電圧の出力を制御するスイッチ部と、
前記スイッチ部の制御により前記負荷への電圧の出力が可能な間、外部から当該安定化回路へ入力された電圧を降圧して当該安定化回路が設けられたスイッチング電源と接続されている前記スイッチング電源へ出力する変圧部と、
前記変圧部から出力された電圧とあらかじめ設定された基準電圧と外部から設定された増幅度とに基づいて、制御電圧を生成して出力する制御部と、
前記制御部から出力された制御電圧に基づいて、前記スイッチ部がオンするタイミングとオフするタイミングとの比を示すスイッチ制御信号を生成して出力する変調部とを有し、
前記スイッチ部は、前記スイッチ制御信号が示すオンとオフとのタイミング比で前記負荷への電圧の出力を制御し、
前記制御部は、前記変圧部から出力された電圧を微分する微分部と、該微分部が微分した電圧と前記基準電圧との差分を前記増幅度で増幅する増幅部とを有し、前記増幅部が増幅した電圧と前記微分部が微分した電圧とに基づいて、前記制御電圧を生成して出力し、
前記微分部は、前記変圧部の出力端子と接続された第1のキャパシタと、該第1のキャパシタと直列接続された第1の抵抗と、該直列接続された第1のキャパシタおよび第1の抵抗に対して並列に接続された第2の抵抗とを有する第1微分回路と、前記第1の抵抗および前記第2の抵抗に直列接続された第2のキャパシタと、該第2のキャパシタと直列接続された第3の抵抗と、該直列接続された第2のキャパシタおよび第3の抵抗に対して並列に接続された第4の抵抗とを有する第2微分回路とを含み、前記第1および前記第2のキャパシタのそれぞれのキャパシタンスおよび前記第1、前記第2、前記第3、前記第4の抵抗のそれぞれの抵抗値は外部から変更可能であり、
前記負荷が負性抵抗性を有し、
前記増幅部は、入力側の正極端子が前記基準電圧を出力する基準電圧源と接続され、該入力側の負極端子が前記第1および前記第2の抵抗と前記第2のキャパシタとに接続され、当該増幅部の出力端子が前記第3および前記第4の抵抗と前記変調部とに接続されており、前記増幅度は前記第1および前記第2のキャパシタと前記第1、前記第2、前記第3、前記第4の抵抗とに付随して定まる回路パラメータにより設定され、前記負性抵抗が小さくなるときに前記増幅度が大きくなるように外部から設定される。
前記初段のスイッチング電源に設けられたスイッチ部のオンまたはオフのいずれかの動作により、前記後段に接続された負荷への電圧の出力を制御するスイッチ処理と、
前記スイッチ処理における制御により前記負荷への電圧の出力が可能な間、外部から当該安定化回路へ入力された電圧を降圧して当該初段のスイッチング電源と接続されている前記スイッチング電源へ出力する変圧処理と、
前記変圧処理により出力された電圧とあらかじめ設定された基準電圧と外部から設定された増幅度とに基づいて、制御電圧を生成して出力する制御処理と、
前記制御処理により出力された制御電圧に基づいて、前記スイッチ部がオンするタイミングとオフするタイミングとの比を示すスイッチ制御信号を生成して出力する変調処理とを有し、
前記スイッチ処理では、前記スイッチ制御信号が示す前記スイッチ部に対するオンとオフとのタイミング比で前記負荷への電圧の出力を制御し、
前記制御処理を、前記変圧処理により出力された電圧を微分する微分処理と、該微分処理により微分した電圧と前記基準電圧との差分を前記増幅度で増幅する増幅処理とを有し、前記増幅処理により増幅した電圧と前記微分処理により微分した電圧とに基づいて、前記制御電圧を生成して出力し、
前記微分処理を、前記変圧処理により出力された電圧が入力される第1のキャパシタと、該第1のキャパシタと直列接続された第1の抵抗と、該直列接続された第1のキャパシタおよび第1の抵抗に対して並列に接続された第2の抵抗とを有する第1微分回路と、前記第1の抵抗および前記第2の抵抗に直列接続された第2のキャパシタと、該第2のキャパシタと直列接続された第3の抵抗と、該直列接続された第2のキャパシタおよび第3の抵抗に対して並列に接続された第4の抵抗とを有する第2微分回路とを含む微分部により実行し、
前記第1および前記第2のキャパシタのそれぞれのキャパシタンスおよび前記第1、前記第2、前記第3、前記第4の抵抗のそれぞれの抵抗値が外部から変更可能であり、
前記負荷が負性抵抗性を有し、
前記増幅処理を、入力側の正極端子が前記基準電圧を出力する基準電圧源と接続され、該入力側の負極端子が前記第1および前記第2の抵抗と前記第2のキャパシタとに接続され、出力端子が前記第3および前記第4の抵抗と接続され、前記制御電圧として前記変調処理へ出力する増幅部により実行し、
前記増幅度は前記第1および前記第2のキャパシタと前記第1、前記第2、前記第3、前記第4の抵抗とに付随して定まる回路パラメータにより設定され、前記負性抵抗が小さくなるときに前記増幅度が大きくなるように外部から設定される。
11 変圧部
12 制御部
121 増幅部
122 微分部
123 第1微分回路
124 第2微分回路
13 変調部
14 スイッチ部
15、16 ダイオード
17 基準電圧源
18 平滑化フィルタ
2−1、2−2 スイッチング電源
3 外部電圧源
Claims (4)
- 互いに直列に接続されており、後段に接続された負荷へ電圧を出力する複数のスイッチング電源のうち初段の前記スイッチング電源に設けられた安定化回路であって、
オンまたはオフのいずれかの動作により、前記後段に接続された負荷への電圧の出力を制御するスイッチ部と、
前記スイッチ部の制御により前記負荷への電圧の出力が可能な間、外部から当該安定化回路へ入力された電圧を降圧して当該安定化回路が設けられたスイッチング電源と接続されている前記スイッチング電源へ出力する変圧部と、
前記変圧部から出力された電圧とあらかじめ設定された基準電圧と外部から設定された増幅度とに基づいて、制御電圧を生成して出力する制御部と、
前記制御部から出力された制御電圧に基づいて、前記スイッチ部がオンするタイミングとオフするタイミングとの比を示すスイッチ制御信号を生成して出力する変調部とを有し、
前記スイッチ部は、前記スイッチ制御信号が示すオンとオフとのタイミング比で前記負荷への電圧の出力を制御し、
前記制御部は、前記変圧部から出力された電圧を微分する微分部と、該微分部が微分した電圧と前記基準電圧との差分を前記増幅度で増幅する増幅部とを有し、前記増幅部が増幅した電圧と前記微分部が微分した電圧とに基づいて、前記制御電圧を生成して出力し、
前記微分部は、前記変圧部の出力端子と接続された第1のキャパシタと、該第1のキャパシタと直列接続された第1の抵抗と、該直列接続された第1のキャパシタおよび第1の抵抗に対して並列に接続された第2の抵抗とを有する第1微分回路と、前記第1の抵抗および前記第2の抵抗に直列接続された第2のキャパシタと、該第2のキャパシタと直列接続された第3の抵抗と、該直列接続された第2のキャパシタおよび第3の抵抗に対して並列に接続された第4の抵抗とを有する第2微分回路とを含み、前記第1および前記第2のキャパシタのそれぞれのキャパシタンスおよび前記第1、前記第2、前記第3、前記第4の抵抗のそれぞれの抵抗値は外部から変更可能であり、
前記負荷が負性抵抗性を有し、
前記増幅部は、入力側の正極端子が前記基準電圧を出力する基準電圧源と接続され、該入力側の負極端子が前記第1および前記第2の抵抗と前記第2のキャパシタとに接続され、当該増幅部の出力端子が前記第3および前記第4の抵抗と前記変調部とに接続されており、前記増幅度は前記第1および前記第2のキャパシタと前記第1、前記第2、前記第3、前記第4の抵抗とに付随して定まる回路パラメータにより設定され、前記負性抵抗が小さくなるときに前記増幅度が大きくなるように外部から設定される安定化回路。 - 請求項1に記載の安定化回路において、
前記変圧部から出力された電圧を平滑化して当該安定化回路が設けられたスイッチング電源と接続されている前記スイッチング電源と前記微分部とへ出力する平滑化フィルタをさらに有し、
前記微分部は、前記平滑化フィルタから出力された電圧を微分して出力することを特徴とする安定化回路。 - 互いに直列に接続されており、後段に接続された負荷へ電圧を出力する複数のスイッチング電源のうち初段のスイッチング電源を用いて前記複数のスイッチング電源を安定的に動作させる安定化方法であって、
前記初段のスイッチング電源に設けられたスイッチ部のオンまたはオフのいずれかの動作により、前記後段に接続された負荷への電圧の出力を制御するスイッチ処理と、
前記スイッチ処理における制御により前記負荷への電圧の出力が可能な間、外部から当該安定化回路へ入力された電圧を降圧して当該初段のスイッチング電源と接続されている前記スイッチング電源へ出力する変圧処理と、
前記変圧処理により出力された電圧とあらかじめ設定された基準電圧と外部から設定された増幅度とに基づいて、制御電圧を生成して出力する制御処理と、
前記制御処理により出力された制御電圧に基づいて、前記スイッチ部がオンするタイミングとオフするタイミングとの比を示すスイッチ制御信号を生成して出力する変調処理とを有し、
前記スイッチ処理では、前記スイッチ制御信号が示す前記スイッチ部に対するオンとオフとのタイミング比で前記負荷への電圧の出力を制御し、
前記制御処理を、前記変圧処理により出力された電圧を微分する微分処理と、該微分処理により微分した電圧と前記基準電圧との差分を前記増幅度で増幅する増幅処理とを有し、前記増幅処理により増幅した電圧と前記微分処理により微分した電圧とに基づいて、前記制御電圧を生成して出力し、
前記微分処理を、前記変圧処理により出力された電圧が入力される第1のキャパシタと、該第1のキャパシタと直列接続された第1の抵抗と、該直列接続された第1のキャパシタおよび第1の抵抗に対して並列に接続された第2の抵抗とを有する第1微分回路と、前記第1の抵抗および前記第2の抵抗に直列接続された第2のキャパシタと、該第2のキャパシタと直列接続された第3の抵抗と、該直列接続された第2のキャパシタおよび第3の抵抗に対して並列に接続された第4の抵抗とを有する第2微分回路とを含む微分部により実行し、
前記第1および前記第2のキャパシタのそれぞれのキャパシタンスおよび前記第1、前記第2、前記第3、前記第4の抵抗のそれぞれの抵抗値が外部から変更可能であり、
前記負荷が負性抵抗性を有し、
前記増幅処理を、入力側の正極端子が前記基準電圧を出力する基準電圧源と接続され、該入力側の負極端子が前記第1および前記第2の抵抗と前記第2のキャパシタとに接続され、出力端子が前記第3および前記第4の抵抗と接続され、前記制御電圧として前記変調処理へ出力する増幅部により実行し、
前記増幅度は前記第1および前記第2のキャパシタと前記第1、前記第2、前記第3、前記第4の抵抗とに付随して定まる回路パラメータにより設定され、前記負性抵抗が小さくなるときに前記増幅度が大きくなるように外部から設定される安定化方法。 - 請求項3に記載の安定化方法において、
前記変圧処理により出力された電圧を平滑化して当該初段のスイッチング電源と接続されている前記スイッチング電源へ出力する平滑化フィルタ処理をさらに有し、
前記微分処理では、前記平滑化フィルタ処理により出力された電圧を微分して出力することを特徴とする安定化方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009168883A JP5317196B2 (ja) | 2009-07-17 | 2009-07-17 | 安定化回路および安定化方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009168883A JP5317196B2 (ja) | 2009-07-17 | 2009-07-17 | 安定化回路および安定化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011024372A JP2011024372A (ja) | 2011-02-03 |
JP5317196B2 true JP5317196B2 (ja) | 2013-10-16 |
Family
ID=43633913
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009168883A Active JP5317196B2 (ja) | 2009-07-17 | 2009-07-17 | 安定化回路および安定化方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5317196B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6515580B2 (ja) * | 2015-02-24 | 2019-05-22 | コニカミノルタ株式会社 | 電源制御装置及び画像形成装置 |
CN117175932B (zh) * | 2023-11-02 | 2024-02-13 | 中山市宝利金电子有限公司 | 光伏智能变结构电源插座 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003125582A (ja) * | 2001-10-15 | 2003-04-25 | Sanken Electric Co Ltd | 電源装置 |
JP2003274574A (ja) * | 2002-03-13 | 2003-09-26 | Hitachi Ltd | 安定化直流電源装置 |
JP2004343942A (ja) * | 2003-05-19 | 2004-12-02 | Taiyo Yuden Co Ltd | 電源装置 |
-
2009
- 2009-07-17 JP JP2009168883A patent/JP5317196B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011024372A (ja) | 2011-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10498214B2 (en) | Multi-stage amplifier | |
JP5094872B2 (ja) | 電力を結合する電源システム | |
JP4762134B2 (ja) | 共振型スイッチング電源装置 | |
EP2659578B1 (en) | Adaptive digital modification of analog feedback loop in switch-mode power converter | |
EP2649715B1 (en) | User-configurable, efficiency-optimizing, power/energy conversion switch-mode power supply with a serial communications interface | |
CN109478846B (zh) | 具有鲁棒稳定的反馈的功率转换器 | |
CN102857095A (zh) | 采用llc变换器的功率变换器的优化 | |
US10170986B2 (en) | Hybrid buck | |
TWI457741B (zh) | 直流對直流控制器 | |
US11916485B2 (en) | Power supply system | |
WO2020131829A1 (en) | Augmented multi-stage boost converter | |
US8456147B2 (en) | User-configurable, efficiency-optimizing, calibrated sensorless power/energy conversion switch-mode power supply with a serial communications interface | |
US8692530B2 (en) | Efficiency-optimizing, calibrated sensorless power/energy conversion in a switch-mode power supply | |
CN205622513U (zh) | 保持切换模式电源中的所需切换频率的系统 | |
JP5317196B2 (ja) | 安定化回路および安定化方法 | |
CN109217668B (zh) | 可调整电感电流阈值的切换式电源供应器及控制方法 | |
US20210408916A1 (en) | System power supply device | |
JP5148649B2 (ja) | Dc−dc変換器 | |
JP4839468B2 (ja) | 多段接続dc−dcコンバータ | |
TWI406486B (zh) | 用於反激式電源變換器的初級側感測和調整的系統和方法 | |
JP2020096460A (ja) | 電力変換装置 | |
US20170227974A1 (en) | Tunable dc voltage generating circuit | |
JP2019022329A (ja) | 電源装置 | |
KR20160107830A (ko) | 출력의 독립적인 제어가 가능한 다중 출력 플라이백 컨버터 및 전력 변환 방법 | |
JP2006014531A (ja) | Dc−dcコンバータ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130611 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130704 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5317196 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |