KR101810794B1 - 스위칭 회로 - Google Patents

스위칭 회로 Download PDF

Info

Publication number
KR101810794B1
KR101810794B1 KR1020160153625A KR20160153625A KR101810794B1 KR 101810794 B1 KR101810794 B1 KR 101810794B1 KR 1020160153625 A KR1020160153625 A KR 1020160153625A KR 20160153625 A KR20160153625 A KR 20160153625A KR 101810794 B1 KR101810794 B1 KR 101810794B1
Authority
KR
South Korea
Prior art keywords
igbt
gate
turned
current
main electrode
Prior art date
Application number
KR1020160153625A
Other languages
English (en)
Other versions
KR20170059414A (ko
Inventor
형준 나
겐 도시유키
쇼오지 아보오
Original Assignee
도요타지도샤가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도요타지도샤가부시키가이샤 filed Critical 도요타지도샤가부시키가이샤
Publication of KR20170059414A publication Critical patent/KR20170059414A/ko
Application granted granted Critical
Publication of KR101810794B1 publication Critical patent/KR101810794B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/127—Modifications for increasing the maximum permissible switched current in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H02M2001/0054—
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/94—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00 characterised by the way in which the control signal is generated
    • H03K2217/94042—Means for reducing energy consumption
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

제1 IGBT와 제2 IGBT를 스위칭시키는 스위칭 회로. 제어 회로가, 제1 IGBT의 게이트 전류를 제어 가능하게 구성되어 있는 제1 스위칭 소자와, 제2 IGBT의 게이트 전류를 제어 가능하게 구성되어 있는 제2 스위칭 소자와, 제1 IGBT의 전극과 제2 IGBT의 전극 사이에 접속되어 있는 제3 스위칭 소자를 구비하고 있다. 제어 회로가, IGBT에 흐르는 전류가 클 때에는 제1 IGBT와 제2 IGBT를 모두 온, 오프시키는 제1 제어 순서를 실시하고, 전류가 작을 때에는 턴 오프 타이밍에 앞서 제2 대상 IGBT를 오프로 해 두는 제2 제어 순서를 실시한다. 제1 IGBT와 제2 IGBT에 동시에 게이트 전류를 흐르게 할 때, 제3 스위칭 소자가 온되어 있는 상태에서, 제1 스위칭 소자와 제2 스위칭 소자를 온시킨다.

Description

스위칭 회로 {SWITCHING CIRCUIT}
본 발명은, 스위칭 회로에 관한 것이다.
일본 특허 공개 제2004-112916호에, 복수의 IGBT를 이용하는 스위칭 회로가 개시되어 있다. IGBT에 의하면, 대전류를 스위칭할 수 있다.
IGBT를 이용하는 스위칭 회로에서는, IGBT에서 발생하는 턴 오프 손실이 문제가 된다. 종래, 게이트 저항을 작게 함으로써 IGBT의 스위칭 속도가 빨라지는 것이 알려져 있고, 스위칭 속도를 빠르게 하면(즉, 게이트 저항을 작게 하면) 턴 오프 손실이 작아지는 것이 알려져 있다. 그러나, 발명자들은, IGBT에 흐르는 전류가 작은 경우에는, 상기한 스위칭 속도와 턴 오프 손실의 관계가 성립되지 않는 것을 확인하였다. 즉, 게이트 저항을 작게 하는 것에서는, 저전류 시에 IGBT의 턴 오프 손실을 저감시키는 것은 어려운 것을 확인하였다. 따라서, 본 명세서에서는, 저전류 시에 있어서의 IGBT의 턴 오프 손실을 저감시키는 새로운 기술을 제공한다.
발명자들은, IGBT를 흐르는 전류가 작은 경우에는, IGBT의 사이즈가 작을수록 턴 오프 손실이 작은 관계가 있는 것에 반해, IGBT를 흐르는 전류가 커지면, IGBT의 사이즈와 턴 오프 손실의 사이에 관계가 없어지는 것을 확인하였다. 본 발명은, 이 현상을 이용하여 IGBT의 턴 오프 손실을 저감시킨다.
본 발명의 제1 양태는, 스위칭 회로는, 제1 IGBT와, 제2 IGBT와, 상기 제1 IGBT와 상기 제2 IGBT의 병렬 회로가 삽입되어 있는 배선과, 상기 제1 IGBT와 상기 제2 IGBT의 게이트 전류를 제어함으로써 상기 제1 IGBT와 상기 제2 IGBT를 스위칭시키도록 구성되어 있는 제어 회로를 포함하고, 상기 제어 회로는, 제1 주 전극과 제2 주 전극을 구비하고 있고, 상기 제1 주 전극과 상기 제2 주 전극 사이의 전류를 제어하고, 상기 제1 주 전극이 기준 전위에 접속되어 있고, 상기 제2 주 전극의 전위에 따라서 상기 제1 IGBT의 게이트 전류를 제어하도록 구성되어 있는 제1 스위칭 소자와, 제3 주 전극과 제4 주 전극을 구비하고 있고, 상기 제3 주 전극과 상기 제4 주 전극 사이의 전류를 제어하고, 상기 제3 주 전극이 기준 전위에 접속되어 있고, 상기 제4 주 전극의 전위에 따라서 상기 제2 IGBT의 게이트 전류를 제어 가능하게 구성되어 있는 제2 스위칭 소자와, 상기 제2 주 전극과 상기 제4 주 전극의 사이에 접속되어 있는 제3 스위칭 소자를 포함하고, 상기 제어 회로는, 상기 배선을 흐르는 전류가 역치보다 클 때에는, 턴 온 타이밍에 상기 제1 IGBT와 상기 제2 IGBT를 모두 온시키고, 턴 오프 타이밍에 상기 제1 IGBT와 상기 제2 IGBT를 모두 오프시키고, 상기 배선을 흐르는 전류가 상기 역치보다 작을 때에는, 상기 턴 온 타이밍에 상기 제1 IGBT와 상기 제2 IGBT 중 한쪽인 제1 대상 IGBT를 온시키고, 상기 턴 오프 타이밍에 상기 제1 대상 IGBT를 오프시키고, 상기 턴 오프 타이밍에 앞서 상기 제1 IGBT와 상기 제2 IGBT 중 다른 쪽인 제2 대상 IGBT를 오프로 하고, 상기 제1 IGBT와 상기 제2 IGBT에 동시에 게이트 전류를 흐르게 할 때, 상기 제3 스위칭 소자가 온되어 있는 상태에서 상기 제1 스위칭 소자와 상기 제2 스위칭 소자를 온시키고, 상기 제1 대상 IGBT에 게이트 전류를 흐르게 하고 상기 제2 대상 IGBT에 게이트 전류를 흐르게 하지 않을 때, 상기 제3 스위칭 소자가 오프되어 있는 상태에서, 상기 제1 스위칭 소자와 상기 제2 스위칭 소자 중 상기 제1 대상 IGBT를 제어하는 스위칭 소자를 온시키도록 구성된다.
또한, 제어 회로는, 제1 IGBT와 제2 IGBT를 온시키는 회로여도 되고, 제1 IGBT와 제2 IGBT를 오프시키는 회로여도 된다. 제어 회로가 제1 IGBT와 제2 IGBT를 온시키는 회로인 경우, 제어 회로가 제어하는 게이트 전류는, 제1 IGBT와 제2 IGBT의 게이트를 충전하는 전류이다. 제어 회로가 제1 IGBT와 제2 IGBT를 오프시키는 회로인 경우, 제어 회로가 제어하는 게이트 전류는, 제1 IGBT와 제2 IGBT의 게이트를 방전하는 전류이다.
또한, 제1 스위칭 소자의 제2 주 전극은, 제1 IGBT의 게이트와 도통되어 있어도 되고, 제1 IGBT의 게이트에 다른 소자(예를 들어, 바이폴라 트랜지스터 등)를 통해 접속되어 있어도 된다. 즉, 제2 주 전극의 전위에 따라서 제1 IGBT의 게이트 전류를 제어할 수 있으면, 제2 주 전극은 어떠한 양태로 제1 IGBT의 게이트에 접속되어 있어도 된다. 또한, 제2 스위칭 소자의 제4 주 전극은, 제2 IGBT의 게이트와 도통되어 있어도 되고, 제2 IGBT의 게이트에 다른 소자(예를 들어, 바이폴라 트랜지스터 등)를 통해 접속되어 있어도 된다. 즉, 제4 주 전극의 전위에 따라서 제2 IGBT의 게이트 전류를 제어할 수 있으면, 제4 주 전극은 어떠한 양태로 제2 IGBT의 게이트에 접속되어 있어도 된다.
또한, 턴 오프 타이밍에 앞서 제2 대상 IGBT를 오프로 해 두기 위해, 제2 제어 순서인 동안은 제2 대상 IGBT를 온시키지 않는 양태도 있을 수 있고, 제2 대상 IGBT와 제1 대상 IGBT를 모두 온 상태로 하고 나서 제2 대상 IGBT를 제1 대상 IGBT보다 먼저 오프시키는 양태도 있을 수 있다. 또한 제1 IGBT와 제2 IGBT 중 한쪽을 고정적으로 제2 대상 IGBT로 하고, 다른 쪽을 고정적으로 제1 대상 IGBT로 하는 양태여도 되고, 제1 IGBT를 제2 대상 IGBT로 하는 기간과 제2 IGBT를 제2 대상 IGBT로 하는 기간이 교대로 출현하는 양태여도 된다.
또한, 제어 장치는, 제1 제어 순서를 실시할지 제2 제어 순서를 실시할지의 판정을, 그 판정 시 또는 그 판정 시보다 전의 시점에 있어서의 배선의 전류에 기초하여 행할 수 있다. 또한, 이 판정은, 상기 배선을 흐르는 전류 자체가 역치보다 큰지 여부에 의해 실시해도 되고, 상기 배선을 흐르는 전류에 기초하여 산출되는 소정의 값이 역치보다 큰지 여부에 의해 실시해도 된다. 예를 들어, 판정 시보다 전의 시점에 있어서의 상기 배선의 전류로부터 상기 배선으로 흐르는 전류의 예측값을 산출하고, 그 예측값이 역치보다 큰지 여부에 의해 판정을 실시해도 된다.
이 스위칭 회로에서는, 제1 IGBT와 제2 IGBT가 병렬로 접속되어 있는 병렬 회로에 의해 배선에 흐르는 전류를 스위칭한다. 또한, 이 스위칭 회로는, 배선에 흐르는 전류에 기초하여, 제1 제어 순서와 제2 제어 순서를 실시한다.
배선에 흐르는 전류가 클 때에는, 제1 제어 순서가 실시된다. 제1 제어 순서에서는, 턴 온 타이밍으로부터 턴 오프 타이밍까지 제1 IGBT와 제2 IGBT가 온되어 있다. 이로 인해, 제1 IGBT와 제2 IGBT에 모두 전류가 흐른다. 배선에 흐르는 전류가 큰 경우에는, 제1 제어 순서를 실시함으로써, 제1 IGBT 및 제2 IGBT에 분산하여 전류를 흐르게 할 수 있다. 이에 의해, 제1 IGBT 및 제2 IGBT의 부하를 저감시킬 수 있다. 또한, 턴 오프 타이밍에 있어서, 제1 IGBT와 제2 IGBT가 오프된다. 이 경우, 오프되는 IGBT의 사이즈는 제1 IGBT와 제2 IGBT를 합친 사이즈가 되므로, 오프되는 IGBT의 사이즈는 크다. 그러나, 제1 제어 순서에서는, 배선(즉, 제1 IGBT와 제2 IGBT)에 흐르는 전류가 크므로, 오프되는 IGBT의 사이즈와 턴 오프 손실의 사이에 상관 관계는 거의 없다. 따라서, 이와 같이 제1 IGBT와 제2 IGBT를 오프해도, 그다지 큰 턴 오프 손실은 발생하지 않는다.
배선에 흐르는 전류가 작을 때에는, 제2 제어 순서가 실시된다. 제2 제어 순서에서는, 턴 오프 타이밍에 앞서 제2 대상 IGBT가 오프된다. 따라서, 턴 오프 타이밍에는, 제2 대상 IGBT가 이미 오프되어 있는 상태에서 제1 대상 IGBT가 오프된다. 이 경우, 오프되는 IGBT의 사이즈는 제1 대상 IGBT의 사이즈이므로, 제1 제어 순서에 비해 오프되는 IGBT의 사이즈는 작다. 제2 제어 순서에서는 배선에 흐르는 전류가 작으므로, 제2 대상 IGBT가 오프되어 있는 상태에서 제1 대상 IGBT를 오프시킴(즉, 턴 오프하는 IGBT의 사이즈를 작게 함)으로써, 턴 오프 손실을 저감시킬 수 있다. 또한, 제2 제어 순서에서는, 적어도 턴 오프 타이밍의 직전에 있어서, 제2 대상 IGBT가 오프되어 있고, 제1 대상 IGBT가 온되어 있다. 이로 인해, 전류가, 제2 대상 IGBT에 흐르지 않고, 제1 대상 IGBT에 흐른다. 그러나, 배선에 흐르는 전류가 작으므로, 이와 같이 제1 대상 IGBT에 치우쳐 전류가 흘러도, 제1 대상 IGBT에 과대한 부하가 걸리는 일은 없다.
이와 같이, 이 스위칭 회로에 의하면, 대전류 시에 있어서의 각 IGBT의 부하를 저감시키면서, 소전류 시에 있어서의 턴 오프 손실을 저감시킬 수 있다.
또한, 제1 제어 순서에서는, 제1 IGBT와 제2 IGBT에 게이트 전류를 흐르게 하여, 제1 IGBT와 제2 IGBT를 스위칭(온 또는 오프)시킨다. 이때, 제1 IGBT와 제2 IGBT의 스위칭 타이밍에 어긋남이 발생하면, 한쪽의 IGBT에 높은 전류가 치우쳐 흐름으로써, 그 IGBT에 높은 부하가 걸린다. 제1 IGBT의 게이트 전류는 제1 스위칭 소자의 제2 주 전극의 전위에 따라서 제어되고, 제2 IGBT의 게이트 전류는 제2 스위칭 소자의 제4 주 전극의 전위에 따라서 제어된다. 이로 인해, 제2 주 전극과 제4 주 전극의 전위에 차가 발생하면, 제1 IGBT와 제2 IGBT에서 게이트 전류에 차가 발생하고, 제1 IGBT와 제2 IGBT가 스위칭되는 타이밍에 어긋남이 발생한다. 이에 반해, 본 명세서에 개시된 스위칭 회로에서는, 제1 IGBT와 제2 IGBT에 게이트 전류를 흐르게 할 때, 제3 스위칭 소자가 온되어 있는 상태에서, 제1 스위칭 소자와 제2 스위칭 소자를 온시킨다. 제3 스위칭 소자가 온되어 있으면, 제2 주 전극과 제4 주 전극이 접속되어 대략 동일 전위로 된다. 이로 인해, 제1 IGBT와 제2 IGBT의 사이에서 게이트 전류에 차가 발생하기 어려워, 제1 IGBT와 제2 IGBT가 스위칭되는 타이밍에 어긋남이 발생하기 어렵다. 따라서, 이 스위칭 회로에서는, 제1 IGBT와 제2 IGBT 중 한쪽에 높은 전류가 치우쳐 흐르는 것을 억제할 수 있다.
또한, 배선을 흐르는 전류가 역치보다 낮은 경우에는, 제2 제어 순서가 실시된다. 제2 제어 순서에서는, 제2 대상 IGBT에 게이트 전류를 흐르게 하지 않고 제1 대상 IGBT에 게이트 전류를 흐르게 하는 경우(즉, 제2 대상 IGBT를 스위칭시키지 않고 제1 대상 IGBT를 스위칭시키는 경우)가 있다. 이 경우, 제3 스위칭 소자가 오프되어 있는 상태에서, 제1 대상 IGBT를 제어하는 스위칭 소자를 온시킨다. 또한, 이때, 제2 대상 IGBT를 제어하는 스위칭 소자는, 오프되어 있는 상태여도 되고, 온되어 있는 상태여도 된다. 이 구성에 의하면, 제3 스위칭 소자가 오프되어 있으므로, 제2 주 전극의 전위와 제4 주 전극의 전위가 서로로부터 독립된다. 따라서, 제1 대상 IGBT를 제어하는 스위칭 소자를 온시킴으로써, 제1 대상 IGBT를 단독으로 스위칭시킬 수 있다.
본 발명의 제2 양태는, 스위칭 회로는, 제1 IGBT와, 제2 IGBT와, 상기 제1 IGBT와 상기 제2 IGBT의 병렬 회로가 삽입되어 있는 배선과, 제어 회로를 포함하고, 상기 제어 회로는, 상기 제1 IGBT의 게이트 전극에 접속되고, 상기 제1 IGBT의 게이트 전압을 제어하도록 구성되어 있는 제1 게이트 전압 제어 회로와, 상기 제2 IGBT의 게이트 전극에 접속되고, 상기 제2 IGBT의 게이트 전압을 제어하도록 구성되어 있는 제2 게이트 전압 제어 회로와, 상기 제1 IGBT의 게이트 전극과 제2 IGBT의 게이트 전극의 사이를 접속 또는 절단하도록 구성되어 있는 단락 제어 회로를 포함하고, 상기 제어 회로는, 상기 배선을 흐르는 전류가 역치보다 클 때에는, 턴 온 타이밍에 상기 제1 IGBT와 상기 제2 IGBT를 모두 온시키고, 턴 오프 타이밍에 상기 제1 IGBT와 상기 제2 IGBT를 모두 오프시키고, 상기 배선을 흐르는 전류가 상기 역치보다 작을 때에는, 상기 턴 온 타이밍에 상기 제2 IGBT를 온시키지 않고 상기 제1 IGBT를 온시키고, 상기 턴 오프 타이밍에 상기 제1 IGBT를 오프시키고,
상기 제1 IGBT와 상기 제2 IGBT를 모두 온시킬 때, 상기 단락 제어 회로가 상기 제1 게이트 전압 제어 회로와 제2 게이트 전압 제어 회로의 사이를 접속한 상태로 하게 하고, 상기 제2 IGBT를 온시키지 않고 상기 제1 IGBT를 온시킬 때, 상기 단락 제어 회로가 상기 제1 게이트 전압 제어 회로와 제2 게이트 전압 제어 회로의 사이를 절단한 상태로 하게 하도록 구성된다.
본 발명의 예시적인 실시예의 특징, 이점 및 기술적 및 산업적 의의는 유사 요소들을 유사 도면 부호로 나타낸 첨부 도면을 참조로 하여 후술될 것이다.
도 1은 인버터 회로(10)의 회로도.
도 2는 실시예 1의 스위칭 회로(16)의 회로도.
도 3은 IGBT(18, 20)를 구비하는 반도체 기판(100)의 평면도.
도 4는 실시예 1의 편측 제어 순서와 양측 제어 순서에 있어서의 각 값의 경시 변화를 나타내는 그래프.
도 5는 실시예 2의 편측 제어 순서에 있어서의 각 값의 경시 변화를 나타내는 그래프.
도 6은 실시예 3의 편측 제어 순서와 양측 제어 순서에 있어서의 각 값의 경시 변화를 나타내는 그래프.
도 7은 실시예 4의 편측 제어 순서에 있어서의 각 값의 경시 변화를 나타내는 그래프.
도 8은 실시예 5의 스위칭 회로의 회로도.
도 9는 실시예 6의 스위칭 회로의 회로도.
도 10은 실시예 7의 스위칭 회로의 회로도.
도 11은 실시예 8의 스위칭 회로의 회로도.
도 1에 나타내는 실시예 1의 인버터 회로(10)는, 차량의 주행용 모터(98)에 교류 전류를 공급한다. 인버터 회로(10)는, 고전위 배선(12)과 저전위 배선(14)을 갖고 있다. 고전위 배선(12)과 저전위 배선(14)은, 도시하지 않은 직류 전원에 접속되어 있다. 고전위 배선(12)에는 고전위 VH가 인가되어 있고, 저전위 배선(14)에는 저전위 VL이 인가되어 있다. 고전위 배선(12)과 저전위 배선(14)의 사이에는, 3개의 직렬 회로(15)가 병렬로 접속되어 있다. 각 직렬 회로(15)는, 고전위 배선(12)과 저전위 배선(14)의 사이에 접속되어 있는 접속 배선(13)과, 접속 배선(13)에 개재 장착되어 있는 2개의 스위칭 회로(16)를 갖고 있다. 2개의 스위칭 회로(16)는, 고전위 배선(12)과 저전위 배선(14)의 사이에 직렬로 접속되어 있다. 직렬 접속되어 있는 2개의 스위칭 회로(16) 사이의 접속 배선(13)에는, 출력 배선(22a∼22c)이 접속되어 있다. 출력 배선(22a∼22c)의 타단부는, 모터(98)에 접속되어 있다. 인버터 회로(10)는, 각 스위칭 회로(16)를 스위칭시킴으로써 모터(98)에 삼상 교류 전류를 공급한다.
도 2는, 1개의 스위칭 회로(16)의 내부 회로를 나타내고 있다. 또한, 각 스위칭 회로(16)의 구성은 서로 동등하다. 도 2에 나타내는 바와 같이, 스위칭 회로(16)는 IGBT(18)와 IGBT(20)를 갖고 있다. IGBT(18)와 IGBT(20)는, 서로 병렬로 접속되어 있다. 즉, IGBT(18)의 콜렉터가 IGBT(20)의 콜렉터에 접속되어 있고, IGBT(18)의 이미터가 IGBT(20)의 이미터에 접속되어 있다. IGBT(18)와 IGBT(20)의 병렬 회로는, 접속 배선(13)에 개재 장착되어 있다. 또한, IGBT(18)에 대해 역병렬로, 다이오드(22)가 접속되어 있다. 즉, 다이오드(22)의 애노드는 IGBT(18)의 이미터에 접속되어 있다. 다이오드(22)의 캐소드는 IGBT(18)의 콜렉터에 접속되어 있다. 또한, IGBT(20)에 대해 역병렬로, 다이오드(24)가 접속되어 있다. 다이오드(24)의 애노드는 IGBT(20)의 이미터에 접속되어 있다. 다이오드(24)의 캐소드는 IGBT(20)의 콜렉터에 접속되어 있다.
IGBT(18)와 IGBT(20)는, 별도의 반도체 기판에 형성되어도 되고, 동일한 반도체 기판에 형성되어도 된다. IGBT(18)와 IGBT(20)가 동일한 반도체 기판에 형성되어 있는 경우에는, 도 3에 나타내는 구성을 채용할 수 있다. 도 3에서는, 반도체 기판(100)의 상면을 평면에서 보았을 때, IGBT(20)는 반도체 기판(100)의 중앙(100a)을 포함하는 범위에 형성되어 있고, IGBT(18)는 IGBT(20)의 주위에 형성되어 있다. IGBT(18)의 이미터와 IGBT(20)의 이미터는, 공통의 이미터 전극에 접속되어 있다. IGBT(18)의 콜렉터와 IGBT(20)의 콜렉터는, 공통의 콜렉터 전극에 접속되어 있다. IGBT(18)의 게이트 전극과 IGBT(20)의 게이트 전극은, 분리되어 있다. 따라서, IGBT(18)의 게이트 전위를, IGBT(20)의 게이트 전위와는 상이한 전위로 제어할 수 있다. 즉, IGBT(18)의 게이트 전위와 IGBT(20)의 게이트 전위를 개별적으로 제어할 수 있다. 또한, 도 3은 일례이며, IGBT(18)와 IGBT(20)가 동일한 반도체 기판에 형성되는 경우에, 도 3과는 상이한 구성을 채용해도 된다.
스위칭 회로(16)는, 게이트 저항(32, 34, 62, 64) 및 게이트 제어 IC(40)를 갖고 있다. 게이트 저항(32)은, 일단부가 IGBT(18)의 게이트에 접속되어 있고, 타단부가 게이트 제어 IC(40)의 단자(40a)에 접속되어 있다. 게이트 저항(34)은, 일단부가 IGBT(20)의 게이트에 접속되어 있고, 타단부가 게이트 제어 IC(40)의 단자(40b)에 접속되어 있다. 게이트 저항(62)은, 일단부가 게이트 저항(32)을 통해 IGBT(18)의 게이트에 접속되어 있고, 타단부가 게이트 제어 IC(40)의 단자(40c)에 접속되어 있다. 게이트 저항(64)은, 일단부가 게이트 저항(34)을 통해 IGBT(20)의 게이트에 접속되어 있고, 타단부가 게이트 제어 IC(40)의 단자(40d)에 접속되어 있다.
게이트 제어 IC(40)는, IGBT(18)의 게이트 전위 Vg18과 IGBT(20)의 게이트 전위 Vg20을 제어한다. 게이트 제어 IC(40)는, 로직 회로(90)와, 제어 증폭기(92)와, 게이트 온 회로(50)와, 게이트 오프 회로(70)를 갖고 있다.
로직 회로(90)에는, 외부로부터, PWM 신호 VP0가 입력된다. 도 4에 나타내는 바와 같이, PWM 신호 VP0는, 고전위 Von1과 저전위 Voff1의 사이에서 천이하는 펄스 신호이다. PWM 신호 VP0의 듀티비는, 모터(98)의 동작 상태에 따라서 변화된다. PWM 신호 VP0와 동일한 파형의 신호 VPa가, 로직 회로(90)로부터 제어 증폭기(92)로 보내진다.
또한, 로직 회로(90)에는, 접속 배선(13)에 흐르는 전류 Ic의 값이 입력된다. IGBT(18)의 콜렉터 전류는, 도시하지 않은 IGBT(18)의 검출 전극(콜렉터 전류를 검출하기 위한 전극)의 전위로부터 측정할 수 있다. 또한, IGBT(20)의 콜렉터 전류는, 도시하지 않은 IGBT(20)의 검출 전극의 전위로부터 측정할 수 있다. IGBT(18)의 콜렉터 전류와 IGBT(20)의 콜렉터 전류를 가산함으로써, 접속 배선(13)에 흐르는 전류 Ic가 측정된다. 또한, 전류 Ic는, 다른 방법에 의해 측정되어도 된다. 로직 회로(90)는, 접속 배선(13)에 흐르는 전류 Ic에 따라서, 게이트 온 회로(50) 및 게이트 오프 회로(70)에 신호를 보낸다.
제어 증폭기(92)에는, 로직 회로(90)로부터 PWM 신호 VP0와 동일한 파형의 신호 VPa가 입력된다. 또한, 도시하고 있지 않지만, 스위칭 회로(16)는, IGBT(18)의 게이트 전위 및 게이트 전류를 측정하는 회로와, IGBT(20)의 게이트 전위 및 게이트 전류를 측정하는 회로를 구비하고 있다. 제어 증폭기(92)에는, IGBT(18)의 게이트 전위와 게이트 전류의 값과, IGBT(20)의 게이트 전위와 게이트 전류의 값이 입력된다. 제어 증폭기(92)는, 신호 VPa, 게이트 전위 및 게이트 전류에 기초하여, 구동 신호 VP1을 출력한다. 도 4에 나타내는 바와 같이, 구동 신호 VP1은, 저전위 Von2와 고전위 Voff2의 사이에서 천이하는 펄스 신호이다. 구동 신호 VP1은, PWM 신호 VP0(즉, 신호 VPa)를 반전시킨 펄스 신호이다. 또한, 제어 증폭기(92)는 IGBT(18, 20)의 게이트 전위와 게이트 전류에 기초하여, 구동 신호 VP1의 저전위 Von2의 크기를 제어한다.
게이트 온 회로(50)는, PMOS(51∼54) 및 스위치(S1∼S4)를 갖고 있다.
PMOS(51)의 소스는, 기준 전위 Vcc가 인가되어 있는 배선(56)에 접속되어 있다. 기준 전위 Vcc는, IGBT(18, 20)의 게이트 역치보다 높은 전위이다. PMOS(51)의 드레인은, 단자(40a)에 접속되어 있다. 즉, PMOS(51)의 드레인은, 게이트 저항(32)을 통해 IGBT(18)의 게이트에 접속되어 있다. 이하에서는, PMOS(51)의 드레인과 IGBT(18)의 게이트를 접속하는 배선을, 게이트 온 배선(58)이라고 한다. PMOS(51)의 게이트는, 스위치(S1)를 통해 제어 증폭기(92)에 접속되어 있다. 스위치(S1)가 온되어 있는 상태에서는, 제어 증폭기(92)가 출력하는 구동 신호 VP1이 PMOS(51)의 게이트에 입력된다. PMOS(51)의 게이트와 소스의 사이에, 스위치(S3)가 접속되어 있다. 스위치(S3)가 온되어 있으면, PMOS(51)가 오프 상태로 유지된다.
PMOS(52)의 소스는, 기준 전위 Vcc가 인가되어 있는 배선(57)에 접속되어 있다. PMOS(52)의 드레인은, 단자(40b)에 접속되어 있다. 즉, PMOS(52)의 드레인은, 게이트 저항(34)을 통해 IGBT(20)의 게이트에 접속되어 있다. 이하에서는, PMOS(52)의 드레인과 IGBT(20)의 게이트를 접속하는 배선을, 게이트 온 배선(59)이라고 한다. PMOS(52)의 게이트는, 스위치(S2)를 통해 제어 증폭기(92)에 접속되어 있다. 스위치(S2)가 온되어 있는 상태에서는, 제어 증폭기(92)가 출력하는 구동 신호 VP1이 PMOS(52)의 게이트에 입력된다. PMOS(52)의 게이트와 소스의 사이에, 스위치(S4)가 접속되어 있다. 스위치(S4)가 온되어 있으면, PMOS(52)가 오프 상태로 유지된다.
스위치(S1∼S4)는, 로직 회로(90)에 의해 제어된다.
PMOS(53)와 PMOS(54)는, PMOS(51)의 드레인과 PMOS(52)의 드레인 사이(즉, 게이트 온 배선(58)과 게이트 온 배선(59)의 사이)에 직렬로 접속되어 있다. 즉, PMOS(53)의 드레인이 PMOS(51)의 드레인에 접속되어 있고, PMOS(53)의 소스가 PMOS(54)의 소스에 접속되어 있고, PMOS(54)의 드레인이 PMOS(52)의 드레인에 접속되어 있다. PMOS(53)의 보디는, PMOS(53)의 소스(소스 전극)에 접속되어 있다. 따라서, PMOS(53)의 기생 다이오드(53a)는, PMOS(53)의 소스로부터 드레인을 향하는 전류를 저지하고, PMOS(53)의 드레인으로부터 소스를 향하는 전류를 통과시킨다. PMOS(54)의 보디는, PMOS(54)의 소스(소스 전극)에 접속되어 있다. 따라서, PMOS(54)의 기생 다이오드(54a)는, PMOS(54)의 소스로부터 드레인을 향하는 전류를 저지하고, PMOS(54)의 드레인으로부터 소스를 향하는 전류를 통과시킨다. PMOS(53)의 게이트와 PMOS(54)의 게이트는 서로 접속되어 있다. PMOS(53, 54)의 게이트 전위는, 로직 회로(90)에 의해 제어된다.
게이트 오프 회로(70)는, NMOS(71∼74)를 갖고 있다.
NMOS(71)의 소스는, 기준 전위 Vee가 인가되어 있는 배선(76)에 접속되어 있다. 기준 전위 Vee는, IGBT(18, 20)의 이미터 전위와 대략 동등한 전위이다. NMOS(71)의 드레인은, 단자(40c)에 접속되어 있다. 즉, NMOS(71)의 드레인은, 게이트 저항(62, 32)을 통해 IGBT(18)의 게이트에 접속되어 있다. 이하에서는, NMOS(71)의 드레인과 IGBT(18)의 게이트를 접속하는 배선을, 게이트 오프 배선(78)이라고 한다. NMOS(71)의 게이트는, 로직 회로(90)에 접속되어 있다.
NMOS(72)의 소스는, 기준 전위 Vee가 인가되어 있는 배선(77)에 접속되어 있다. NMOS(72)의 드레인은, 단자(40d)에 접속되어 있다. 즉, NMOS(72)의 드레인은, 게이트 저항(64, 34)을 통해 IGBT(20)의 게이트에 접속되어 있다. 이하에서는, NMOS(72)의 드레인과 IGBT(20)의 게이트를 접속하는 배선을, 게이트 오프 배선(79)이라고 한다. NMOS(72)의 게이트는, 로직 회로(90)에 접속되어 있다.
NMOS(73)와 NMOS(74)는, NMOS(71)의 드레인과 NMOS(72)의 드레인의 사이(즉, 게이트 오프 배선(78)과 게이트 오프 배선(79)의 사이)에 직렬로 접속되어 있다. 즉, NMOS(73)의 소스가 NMOS(71)의 드레인에 접속되어 있고, NMOS(73)의 드레인이 NMOS(74)의 드레인에 접속되어 있고, NMOS(74)의 소스가 NMOS(72)의 드레인에 접속되어 있다. NMOS(73)의 보디는, NMOS(73)의 소스(소스 전극)에 접속되어 있다. 따라서, NMOS(73)의 기생 다이오드(73a)는 NMOS(73)의 드레인으로부터 소스를 향하는 전류를 저지하고, NMOS(73)의 소스로부터 드레인을 향하는 전류를 통과시킨다. NMOS(74)의 보디는, NMOS(74)의 소스(소스 전극)에 접속되어 있다. 따라서, NMOS(74)의 기생 다이오드(74a)는 NMOS(74)의 드레인으로부터 소스를 향하는 전류를 저지하고, NMOS(74)의 소스로부터 드레인을 향하는 전류를 통과시킨다. NMOS(73)의 게이트와 NMOS(74)의 게이트는 서로 접속되어 있다. NMOS(73, 74)의 게이트는, 로직 회로(90)에 접속된다. NMOS(73, 74)의 게이트 전위는, 로직 회로(90)에 의해 제어된다.
다음으로, 스위칭 회로(16)의 동작에 대해 설명한다. 도 4에 나타내는 바와 같이, 로직 회로(90)에 입력되는 PWM 신호 VP0는, 고전위 Von1과 저전위 Voff1의 사이에서 천이한다. 고전위 Von1은 스위칭 회로(16)를 온 상태로 하는 것을 의미하는 신호이고, 저전위 Voff1은 스위칭 회로(16)를 오프 상태로 하는 것을 의미하는 신호이다. 따라서, PWM 신호 VP0가 저전위 Voff1로부터 고전위 Von1로 천이하는 타이밍은, 스위칭 회로(16)를 턴 온시키는 턴 온 타이밍 tn이다. 또한, PWM 신호 VP0가 고전위 Von1로부터 저전위 Voff1로 천이하는 타이밍은, 스위칭 회로(16)를 턴 오프시키는 턴 오프 타이밍 tf이다. 또한, 이하에서는, PWM 신호 VP0가 고전위 Von1인 기간을 온 기간 Ton이라고 칭하고, PWM 신호 VP0가 저전위 Voff1인 기간을 오프 기간 Toff라고 칭한다.
로직 회로(90)는, 전류 Ic에 따라서, IGBT(18)만을 스위칭시키는 편측 제어 순서와, IGBT(18)와 IGBT(20)를 모두 스위칭시키는 양측 제어 순서를 실행한다. 도 4의 턴 오프 타이밍 tf2보다 전의 기간에서는, 전류 Ic가 낮으므로, 로직 회로(90)는 편측 제어 순서를 실행한다. 턴 오프 타이밍 tf2보다 후의 기간에서는, 전류 Ic가 높으므로, 로직 회로(90)는 양측 제어 순서를 실행한다. 이하에, 편측 제어 순서와 양측 제어 순서의 상세에 대해 설명한다.
편측 제어 순서에서는, 로직 회로(90)가, 이하와 같이 각 부를 제어한다.
스위치(S1): 온
스위치(S2): 오프
스위치(S3): 오프
스위치(S4): 온
PMOS(53, 54): 오프
NMOS(73, 74): 오프
NMOS(72): 온
스위치(S2)가 오프이고, 스위치(S4)가 온이므로, 편측 제어 순서의 동안은 PMOS(52)가 오프로 유지된다. 또한, NMOS(73, 74)가 오프이고, NMOS(72)가 온이므로, 편측 제어 순서의 동안은, IGBT(20)의 게이트에 전위 Vee(게이트 역치보다 낮은 전위)가 인가된다. 따라서, IGBT(20)는 오프로 유지된다. 또한, 스위치(S1)가 온이므로, 편측 제어 순서의 동안은, 제어 증폭기의 구동 신호 VP1이 PMOS(51)의 게이트에 입력된다. 또한, 스위치(S3)가 오프이므로, 편측 제어 순서의 동안은, PMOS(51)가 구동 신호 VP1에 따라서 스위칭한다. 또한, 로직 회로(90)는, PWM 신호 VP0을 반전시킨 신호 VP2를, NMOS(71)의 게이트에 인가한다.
상기한 바와 같이 각 부가 제어되면, 도 4의 최초의 턴 온 타이밍 tn1에 있어서, PMOS(51)가 온됨과 함께 NMOS(71)가 오프된다. 그러면, 배선(56)으로부터, PMOS(51)와 게이트 온 배선(58)을 통해, IGBT(18)의 게이트를 향해 게이트 전류가 흐른다. 이로 인해, IGBT(18)의 게이트가 충전되고, 게이트 전위 Vg18이 전위 Vee로부터 전위 Von까지 상승한다. 또한, 전위 Von은, 전위 Vcc보다 낮고, IGBT(18)의 게이트 역치보다 높은 전위이다. 피드백 제어에 의해 PMOS(51)의 게이트 전위가 제어됨으로써, IGBT(18)의 게이트 전위가 전위 Von으로 정확하게 제어된다. 전위 Von은, IGBT(18)의 게이트 역치보다 높으므로, IGBT(18)가 온된다. 따라서, 온 기간 Ton1의 동안에, 전류 Ic가 흐른다. 온 기간 Ton1의 동안에, 전류 Ic가 서서히 증가한다.
또한, 온 기간 Ton1에 있어서는, 게이트 온 배선(58)의 전위(즉, 전위 Von)가 게이트 온 배선(59)의 전위(즉, 전위 Vee)보다 높다. 그러나, PMOS(53, 54)가 오프되어 있음과 함께 PMOS(54)의 기생 다이오드(54a)가 게이트 온 배선(58)으로부터 게이트 온 배선(59)을 향하는 전류를 저지하므로, 게이트 온 배선(58)으로부터 게이트 온 배선(59)을 향해 전류는 흐르지 않는다.
또한, 온 기간 Ton1에 있어서는, 게이트 오프 배선(78)의 전위(즉, 전위 Von)가 게이트 오프 배선(79)의 전위(즉, 전위 Vee)보다 높다. 그러나, NMOS(73, 74)가 오프되어 있음과 함께 NMOS(74)의 기생 다이오드(74a)가 게이트 오프 배선(78)으로부터 게이트 오프 배선(79)을 향하는 전류를 저지하므로, 게이트 오프 배선(78)으로부터 게이트 오프 배선(79)을 향해 전류는 흐르지 않는다.
그 후, 턴 오프 타이밍 tf1이 도래하면, PMOS(51)가 오프됨과 함께 NMOS(71)가 온된다. 그러면, IGBT(18)의 게이트로부터, 게이트 오프 배선(78)과 NMOS(71)를 통해, 배선(76)을 향해 게이트 전류가 흐른다. 이로 인해, IGBT(18)의 게이트가 방전되고, 게이트 전위 Vg18이 전위 Von으로부터 전위 Vee까지 저하된다. 전위 Vee가 IGBT(18)의 게이트 역치보다 낮으므로, IGBT(18)가 오프된다. 따라서, 오프 기간 Toff1의 동안은 전류 Ic가 흐르지 않는다.
편측 제어 순서에 있어서는, 온 기간 Ton과 오프 기간 Toff가 반복됨으로써, IGBT(18)가 온과 오프를 반복한다. 즉, 편측 제어 순서에서는, IGBT(20)가 오프 상태로 유지된 상태에서, IGBT(18)가 온과 오프를 반복한다.
로직 회로(90)는, 전류 Ic를 상시 감시하고 있다. 편측 제어 순서를 실시하고 있는 기간 Ton2의 동안에 전류 Ic가 역치 Ith를 넘으면, 그 직후의 오프 기간 Toff의 동안에, 로직 회로(90)가 순서를 편측 제어 순서로부터 양측 제어 순서로 전환한다. 또한, 역치 Ith에, 히스테리시스 특성을 갖게 하는 것도 가능하다.
양측 제어 순서에서는, 로직 회로(90)가, 이하와 같이 각 부를 제어한다.
스위치(S1): 온
스위치(S2): 온
스위치(S3): 오프
스위치(S4): 오프
PMOS(53, 54): 온
NMOS(73, 74): 온
스위치(S1, S2)가 온이므로, 양측 제어 순서의 동안은, 제어 증폭기(92)의 구동 신호 VP1이 PMOS(51)의 게이트와 PMOS(52)의 게이트에 입력된다. 또한, 스위치(S3, S4)가 오프이므로, 양측 제어 순서의 동안은, PMOS(51, 52)가 구동 신호 VP1에 따라서 스위칭한다. 또한, PMOS(53, 54)가 온이므로, 양측 제어 순서의 동안은, 게이트 온 배선(58)과 게이트 온 배선(59)이 단락된다. 또한, NMOS(73, 74)가 온이므로, 양측 제어 순서의 동안은, 게이트 오프 배선(78)과 게이트 오프 배선(79)이 단락된다. 또한, 로직 회로(90)는, PWM 신호 VP0을 반전시킨 신호 VP2를, NMOS(71)의 게이트와 NMOS(72)의 게이트에 인가한다.
상기한 바와 같이 각 부가 제어되어도, 오프 기간 Toff2의 동안은, 전류 Ic가 흐르지 않는다. 즉, 오프 기간 Toff2의 동안은, PMOS(51, 52)가 오프되어 있고, NMOS(71, 72)가 온되어 있으므로, IGBT(18)의 게이트 전위 Vg18과 IGBT(20)의 게이트 전위 Vg20이 모두 전위 Vee로 유지된다. 따라서, 오프 기간 Toff의 동안은, IGBT(18, 20)가 모두 오프 상태로 유지되어, 전류 Ic가 흐르지 않는다.
오프 기간 Toff2의 직후의 턴 온 타이밍 tn3에 있어서, 구동 신호 VP1이 Voff2로부터 Von2로 인하되면, PMOS(51, 52)가 모두 온된다. 또한, 턴 온 타이밍 tn3에 있어서, NMOS(71, 72)의 게이트 전위가 인하되므로, NMOS(71, 72)가 오프된다. PMOS(51)가 온됨과 함께 NMOS(71)가 오프되면, 배선(56)으로부터, PMOS(51)와 게이트 온 배선(58)을 통해, IGBT(18)의 게이트를 향해 게이트 전류가 흐른다. 이로 인해, IGBT(18)의 게이트가 충전되어, 게이트 전위 Vg18이 전위 Vee로부터 전위 Von까지 상승한다. 즉, IGBT(18)가 온된다. 또한, PMOS(52)가 온됨과 함께 NMOS(72)가 오프되면, 배선(57)으로부터, PMOS(52)와 게이트 온 배선(59)을 통해, IGBT(20)의 게이트를 향해 게이트 전류가 흐른다. 이로 인해, IGBT(20)의 게이트가 충전되어, 게이트 전위 Vg20이 전위 Vee로부터 전위 Von까지 상승한다. 즉, IGBT(20)가 온된다. 이와 같이, 양측 제어 순서의 온 기간 Ton3에서는, IGBT(18, 20)가 모두 온된다. 따라서, 온 기간 Ton3의 동안에, 전류 Ic가 흐른다.
그 후, 턴 오프 타이밍 tf3이 도래하면, PMOS(51, 52)가 오프됨과 함께 NMOS(71, 72)가 온된다. PMOS(51)가 오프됨과 함께 NMOS(71)가 온되면, IGBT(18)의 게이트로부터, 게이트 오프 배선(78)과 NMOS(71)를 통해, 배선(76)을 향해 게이트 전류가 흐른다. 이로 인해, IGBT(18)의 게이트가 방전되어, 게이트 전위 Vg18이 전위 Von으로부터 전위 Vee까지 저하된다. 즉, IGBT(18)가 오프된다. 또한, PMOS(52)가 오프됨과 함께 NMOS(72)가 온되면, IGBT(20)의 게이트로부터, 게이트 오프 배선(79)과 NMOS(72)를 통해, 배선(77)을 향해 게이트 전류가 흐른다. 이로 인해, IGBT(20)의 게이트가 방전되어, 게이트 전위 Vg20이 전위 Von으로부터 전위 Vee까지 저하된다. 즉, IGBT(20)가 오프된다. 이와 같이, 오프 기간 Toff3에 있어서, IGBT(18, 20)가 모두 오프 상태로 된다. 따라서, 오프 기간 Toff3의 동안은 전류 Ic가 흐르지 않는다.
양측 제어 순서에 있어서는, 온 기간 Ton과 오프 기간 Toff가 반복됨으로써, IGBT(18)와 IGBT(20)가 대략 동시에 온과 오프를 반복한다.
스위칭 회로(16)의 턴 오프 손실의 억제 효과에 대해, 이하에 설명한다. IGBT(18, 20)가 오프될 때에는, 턴 오프 손실이 발생한다. 전류 Ic가 작은 경우에는, 턴 오프 손실과 턴 오프되는 IGBT의 사이즈의 사이에 상관 관계가 나타난다. 즉, 턴 오프되는 IGBT의 사이즈가 작을수록, 턴 오프 손실이 작아진다. 전류 Ic가 큰 경우에는, 이러한 상관 관계는 거의 나타나지 않는다. 이와 같이 전류 Ic에 따라서 상기 상관 관계가 변화되는 것은, 이하의 이유에 의한다고 생각된다. 턴 오프 손실은, 턴 오프 직전에 IGBT의 반도체 기판 중에 존재하는 캐리어(전자와 홀)가, 턴 오프 시에 반도체 기판으로부터 배출됨으로써 발생한다. 전류 Ic가 흐르고 있는 동안에 반도체 기판 중에 존재하는 전자의 수는, 전류 Ic가 클수록 많아진다. 한편, 전류 Ic가 큰지 작은지에 관계없이, 전류 Ic가 흐르고 있으면, 반도체 기판 중에 홀이 포화 상태로 존재하고 있다. 즉, 전류 Ic가 흐르고 있을 때에 반도체 기판 중에 존재하는 홀의 수는, 전류 Ic에 관계없이 대략 일정하다. 따라서, 전류 Ic가 작은 경우에는, 턴 오프 손실은 주로 홀의 영향에 의해 발생한다. 상기한 바와 같이, 반도체 기판의 전류 Ic가 흐르고 있는 영역 중에 홀은 포화 상태로 존재하고 있으므로, 이때의 홀의 수는, IGBT의 사이즈(즉, 반도체 기판 중 전류 Ic가 흐르고 있는 영역의 면적)에 대략 비례한다. 따라서, 전류 Ic가 작은 경우에는, 턴 오프 손실과 턴 오프되는 IGBT의 사이즈의 사이에 상관 관계가 나타난다. 한편, 전류 Ic가 큰 경우에는, 반도체 기판 중에 존재하는 전자의 수가 많아지므로, 턴 오프 손실이 주로 전자의 영향에 의해 발생하게 된다. 이로 인해, 전류 Ic가 큰 경우에는, 턴 오프 손실과 턴 오프되는 IGBT의 사이즈의 사이에 상관 관계가 거의 없다.
상기한 바와 같이, 스위칭 회로(16)는, 전류 Ic가 작은 경우에는, 온 기간 Ton에 있어서, IGBT(20)를 온시키지 않고, IGBT(18)만을 온시킨다. 즉, 턴 오프 타이밍 tf에 앞서 IGBT(20)를 오프로 해 두고, 턴 오프 타이밍 tf에 IGBT(18)를 오프시킨다. 따라서, 턴 오프 타이밍 tf(예를 들어, 도 4의 턴 오프 타이밍 tf1)에 있어서, IGBT(18)가 단독으로 오프된다. IGBT(18)가 단독으로 오프되는 경우에는, 반도체 기판(100) 중 오프되는 영역의 사이즈(즉, 도 3의 IGBT(18)의 영역 면적)가 작으므로, 턴 오프 손실이 작아진다. 또한, 전류 Ic가 작은 경우에는, 온 기간 Ton에 있어서 IGBT(18)에만 전류 Ic가 흘러도, IGBT(18)에 그다지 높은 부하는 걸리지 않는다. 이와 같이, 전류 Ic가 작은 경우에는, 턴 오프 타이밍 tf에 있어서 IGBT(18)가 단독으로 오프되도록 함으로써, IGBT(18)에 과대한 부하가 걸리는 것을 방지하면서, 턴 오프 손실을 저감시킬 수 있다.
또한, 상기한 바와 같이, 스위칭 회로(16)는, 전류 Ic가 큰 경우에는, 온 기간 Ton에 있어서, IGBT(18)와 IGBT(20)를 모두 온시킨다. 즉, 턴 온 타이밍 tn에 IGBT(18)와 IGBT(20)를 모두 온시키고, 턴 오프 타이밍에 IGBT(18)와 IGBT(20)를 모두 오프시킨다. 따라서, 접속 배선(13)에 흐르는 전류 Ic는, IGBT(18)와 IGBT(20)로 분산되어 흐른다. 이와 같이, 전류 Ic가 큰 경우에는, IGBT(18)와 IGBT(20)로 분산하여 전류 Ic를 흐르게 함으로써, IGBT(18)와 IGBT(20)에 높은 부하가 걸리는 것을 방지할 수 있다. 또한, 턴 오프 타이밍 tf(예를 들어, 도 4의 턴 오프 타이밍 tf3)에 있어서, IGBT(18)와 IGBT(20)가 모두 오프된다. 이 경우, 반도체 기판(100) 중 오프되는 영역의 사이즈가, 도 3의 IGBT(18)의 면적과 IGBT(20)의 면적을 합친 면적이 된다. 즉, 이 경우, 오프되는 영역의 사이즈가 크다. 그러나, 전류 Ic가 큰 경우에는, 턴 오프되는 IGBT의 사이즈와 턴 오프 손실의 사이에 거의 상관 관계는 존재하지 않는다. 따라서, 이와 같이 IGBT(18)와 IGBT(20)를 동시에 오프시켜도, 어느 한쪽만을 오프시키는 경우에 비해 턴 오프 손실은 커지지 않는다. 이와 같이, 전류 Ic가 큰 경우에는, 온 기간 Ton에 있어서 IGBT(18, 20)를 모두 온시킴으로써, 턴 오프 손실을 증대시키는 일 없이, IGBT(18, 20)의 부하를 경감시킬 수 있다.
또한, 상술한 설명으로부터 명백한 바와 같이, 이 스위칭 회로(16)에서는, IGBT(18)의 통전 시간(즉, 온되어 있는 시간)이, IGBT(20)의 통전 시간보다 길다. 또한, 도 3에 나타내는 바와 같이, 반도체 기판(100)의 중앙부에 IGBT(20)가 형성되어 있고, 그 주위에 IGBT(18)가 형성되어 있다. 외주측에 형성되어 있는 IGBT(18)는, 중앙부에 형성되어 있는 IGBT(20)보다 방열 성능이 높다. 이와 같이, 방열 성능이 높은 IGBT(18)의 통전 시간을 길게 함으로써, 반도체 기판(100)의 온도 상승을 적합하게 억제할 수 있다.
또한, 실시예 1의 스위칭 회로(16)에서는, 양측 제어 순서에서 IGBT(18, 20)를 모두 온시킬 때, PMOS(53, 54)가 이미 온되어 있는 상태에서 PMOS(51, 52)를 온시킨다. 즉, 게이트 온 배선(58)과 게이트 온 배선(59)을 단락시킨 상태에서, PMOS(51, 52)를 온시킨다. 이와 같이 게이트 온 배선(58, 59)을 단락시켜 둠으로써, IGBT(18, 20)의 온 타이밍을 대략 동시로 하는 것이 가능함과 함께, 온 기간 Ton의 동안에 IGBT(18, 20)에 흐르는 전류 Ic의 전류 밀도를 대략 동일하게 할 수 있다. 이에 의해, IGBT(18, 20)의 부하의 분산 효과를 얻을 수 있다. 이하, 상세하게 설명한다.
먼저, 게이트 온 배선(58)과 게이트 온 배선(59)을 단락시키지 않는 경우의 문제점에 대해 설명한다. PMOS(51)와 PMOS(52)는, 제조 오차 등에 기초하는 특성의 변동을 갖고 있다. 예를 들어, PMOS(51)와 PMOS(52)의 사이에, 게이트 역치나 온 저항이 상이한 경우가 있다. 일반적으로, MOS의 게이트 역치와 온 저항의 오차는 크다. 게이트 역치에 차가 있으면, PMOS(51, 52)를 동시에 온시키려고 해도, 이들 온 타이밍에 어긋남이 발생한다. 따라서, IGBT(18)와 IGBT(20)의 사이에서, 게이트 전류가 흐르기 시작하는 타이밍에 차가 발생한다. 또한, PMOS(51)와 PMOS(52)의 사이에서 온 저항에 차가 있으면, PMOS(51)와 PMOS(52)의 사이에서 전류의 크기에 차가 발생한다. 즉, IGBT(18)와 IGBT(20)의 사이에서, 게이트 전류의 크기에 차가 발생한다. 이와 같이, IGBT(18)와 IGBT(20)의 사이에서 게이트 전류가 흐르기 시작하는 타이밍이나 게이트 전류의 크기에 차가 있으면, IGBT(18)와 IGBT(20)의 사이에서 게이트의 충전 속도에 차가 발생한다. 그 결과, IGBT(18)와 IGBT(20)가 온되는 타이밍에 차가 발생한다. 한쪽의 IGBT가 다른 쪽의 IGBT보다 먼저 온되면, 먼저 온된 IGBT에 순간적으로 높은 전류가 흘러, 먼저 온된 IGBT에 높은 부하가 걸린다. 또한, 실시예 1과 같이 게이트 전위 Vg18, Vg20을 피드백 제어하는 경우에는, 온 기간 Ton의 동안에 일정값으로 제어되는 게이트 전위 Vg18, Vg20(즉, 도 4의 Von)에도, PMOS(51, 52)의 특성의 차에 기초하는 차가 발생한다. 이로 인해, 온 기간 Ton의 동안에 IGBT(18, 20)에 흐르는 전류 Ic의 전류 밀도에 차가 발생한다. 이 경우에도, 한쪽의 IGBT에 높은 부하가 걸린다.
이에 반해, 실시예 1의 스위칭 회로(16)에서는, 게이트 온 배선(58)과 게이트 온 배선(59)을 단락시키고 나서 PMOS(51, 52)를 온시킨다. 게이트 온 배선(58)과 게이트 온 배선(59)을 단락시켜 두면, PMOS(51, 52)의 온 타이밍이나 전류에 차가 발생해도, PMOS(53, 54)를 통해 게이트 온 배선(58)과 게이트 온 배선(59)의 사이에서 서로 보상하도록 전류가 흐른다. 이로 인해, IGBT(18, 20)의 온 타이밍에 차가 발생하지 않는다. 예를 들어, PMOS(51)가 PMOS(52)보다 먼저 온된 경우에는, PMOS(51)를 흐르는 전류의 일부가 IGBT(18)의 게이트를 충전하고, 그 게이트 전류의 나머지가 PMOS(53, 54)를 통해 IGBT(20)의 게이트를 충전한다. 또한, PMOS(51)를 흐르는 전류가 PMOS(52)를 흐르는 전류보다 큰 경우에는, PMOS(51)를 흐르는 전류의 일부가 IGBT(18)의 게이트를 충전하고, 그 게이트 전류의 나머지가 PMOS(53, 54)를 통해 IGBT(20)의 게이트를 충전한다. 이와 같이, PMOS(51, 52)를 흐르는 전류가 서로 보상하므로, IGBT(18)의 게이트 전위 Vg18과 IGBT(20)의 게이트 전위 Vg20을 대략 마찬가지로 증가시킬 수 있다. 따라서, IGBT(18, 20)를 대략 동시에 온시킬 수 있다. 또한, 온 기간 중의 게이트 전위 Vg18, Vg20을 대략 동일 전위로 할 수 있어, IGBT(18)와 IGBT(20)의 사이에서 전류 밀도에 차가 발생하기 어렵다. 따라서, 실시예 1의 구성에 의하면, 한쪽의 IGBT에 부하가 치우치는 것을 방지할 수 있어, 부하 분산 효과를 얻을 수 있다.
또한, 양측 제어 순서에 있어서 IGBT(18, 20)를 동시에 오프시키는 경우에도, NMOS(73, 74)를 온시켜 게이트 오프 배선(78)과 게이트 오프 배선(79)을 단락시킴으로써, 부하 분산 효과를 얻을 수 있다. 즉, 게이트 오프 배선(78)과 게이트 오프 배선(79)을 단락하고 있지 않으면, IGBT(18, 20)를 오프할 때, NMOS(71, 72)의 특성의 차에 의해 IGBT(18, 20)의 오프 타이밍에 차가 발생한다. 한쪽의 IGBT가 먼저 오프되면, 다른 쪽의 아직 오프되어 있지 않은 IGBT에 치우쳐 전류가 흘러, 그 IGBT의 부하가 높아진다. 이에 반해, 실시예 1의 스위칭 회로(16)에서는, 게이트 오프 배선(78)과 게이트 오프 배선(79)이 단락되어 있는 상태에서 NMOS(71)와 NMOS(72)를 온시킴으로써, IGBT(18, 20)를 대략 동시에 오프시키는 것이 가능해진다. 따라서, IGBT(18, 20)를 동시에 오프시키는 경우에도, 부하 분산 효과를 얻을 수 있다.
실시예 2의 스위칭 회로는, 도 2에 나타내는 실시예 1의 스위칭 회로와 마찬가지의 구성을 갖고 있다. 실시예 2의 스위칭 회로는, 전류 Ic가 큰 경우에는, 실시예 1과 마찬가지로 양측 제어 순서를 실시한다. 즉, 전류 Ic가 큰 경우에는, 온 기간 Ton에 있어서 IGBT(18)와 IGBT(20)를 모두 온시키고, 오프 기간 Toff에 있어서 IGBT(18)와 IGBT(20)를 모두 오프시킨다. 실시예 2의 스위칭 회로는, 전류 Ic가 작은 경우에 있어서의 제어 방법이 실시예 1의 제어 방법과 상이하다.
실시예 2의 스위칭 회로는, 전류 Ic가 작은 경우에, 도 5에 나타내는 바와 같이 편측 제어 순서를 행한다. 즉, 로직 회로(90)는, 전류 Ic가 작은 경우에, IGBT(18)만이 온되는 온 기간 Ton18과 IGBT(20)만이 온되는 온 기간 Ton20이 교대로 나타나도록 IGBT(18, 20)를 제어한다. 더욱 상세하게는, 온 기간 Ton18, 오프 기간 Toff, 온 기간 Ton20, 오프 기간 Toff가 이 순서로 반복하여 나타나도록 제어를 행한다. 오프 기간 Toff에서는, IGBT(18)와 IGBT(20)가 모두 오프되어 있다. 예를 들어, 도 5의 타이밍 t1에 있어서, 로직 회로(90)는, 직전의 온 기간 Ton20에 있어서 전류 Ic가 역치 Ith보다 작았다고 판정한다. 그러면, 다음 온 기간 Ton18에 있어서, 로직 회로(90)는, IGBT(18)를 온 상태로 하고, IGBT(20)를 오프 상태로 유지한다. 이 온 기간 Ton18에 있어서 전류 Ic가 역치 Ith까지 상승하지 않았으므로, 타이밍 t2에 있어서, 로직 회로(90)는, 직전의 온 기간 Ton18에 있어서 전류 Ic가 역치 Ith보다 작았다고 판정한다. 그러면, 다음 온 기간 Ton20에 있어서, 로직 회로(90)는, IGBT(20)를 온 상태로 하고, IGBT(18)를 오프 상태로 유지한다. 이와 같이, 로직 회로(90)는, IGBT(18, 20) 중 전회의 온 기간 Ton에 있어서 온시킨 IGBT가 아닌 쪽의 IGBT를 다음 온 기간 Ton에 있어서 온시킨다. 이로 인해, 전류 Ic가 작은 동안은, IGBT(18)와 IGBT(20)가 교대로 온된다. 이와 같이 IGBT(18)와 IGBT(20)를 교대로 온시킴으로써, 반도체 기판(100)에서 발생하는 열을 분산시킬 수 있다. 이에 의해, 반도체 기판(100)의 온도 상승을 억제할 수 있다. 또한, 이러한 구성이라도, 전류 Ic가 작은 경우에는, 턴 오프 타이밍 tf에 있어서, IGBT(18) 또는 IGBT(20)가 단독으로 턴 오프되므로, 턴 오프 손실을 저감시킬 수 있다.
또한, 도 5의 편측 제어 순서에 있어서, IGBT(18)를 단독으로 온-오프시키는 처리는, 실시예 1과 마찬가지로 하여 실시된다. 도 5의 편측 제어 순서에 있어서, IGBT(20)를 단독으로 온시키는 처리는, PMOS(51, 53, 54)가 오프되어 있는 상태에서, PMOS(52)를 온시킴으로써 행해진다. 도 5의 편측 제어 순서에 있어서, IGBT(20)를 단독으로 오프시키는 처리는, NMOS(71)가 온되어 있음과 함께 NMOS(73, 74)가 오프되어 있는 상태에서, NMOS(72)를 온시킴으로써 행해진다.
또한, 도 5로부터 명백한 바와 같이, 실시예 2에서는, 온 기간 Ton20에 있어서, 게이트 전위 Vg20이 게이트 전위 Vg18보다 높아진다. 즉, 게이트 온 배선(59)의 전위가 게이트 온 배선(58)의 전위보다 높아진다. 그러나, PMOS(53, 54)가 오프되어 있음과 함께 PMOS(53)의 기생 다이오드(53a)가 게이트 온 배선(59)으로부터 게이트 온 배선(58)을 향하는 전류를 저지하므로, 게이트 온 배선(59)으로부터 게이트 온 배선(58)을 향해 전류는 흐르지 않는다. 이와 같이, 기생 다이오드(53a, 54a)가 역방향으로 직렬 접속되도록 PMOS(53, 54)가 접속되어 있음으로써, 게이트 온 배선(58)의 전위가 높은 경우뿐만 아니라, 게이트 온 배선(59)의 전위가 높은 경우에도, 누설 전류를 방지할 수 있다.
또한, 온 기간 Ton20에 있어서 게이트 전위 Vg20이 게이트 전위 Vg18보다 높아지면, 게이트 오프 배선(79)의 전위가 게이트 오프 배선(78)의 전위보다 높아진다. 그러나, NMOS(73, 74)가 오프되어 있음과 함께 NMOS(73)의 기생 다이오드(73a)가 게이트 오프 배선(79)으로부터 게이트 오프 배선(78)을 향하는 전류를 저지하므로, 게이트 오프 배선(79)으로부터 게이트 오프 배선(78)을 향해 전류는 흐르지 않는다. 이와 같이, 기생 다이오드(73a, 74a)가 역방향으로 직렬 접속되도록 NMOS(73, 74)가 접속되어 있음으로써, 게이트 오프 배선(78)의 전위가 높은 경우뿐만 아니라, 게이트 오프 배선(79)의 전위가 높은 경우에도, 누설 전류를 방지할 수 있다.
실시예 3의 스위칭 회로는, 도 2에 나타내는 실시예 1의 스위칭 회로와 마찬가지의 구성을 갖고 있다. 실시예 3의 스위칭 회로는, 전류 Ic가 큰 경우에는, 실시예 1과 마찬가지로 양측 제어 순서를 실시한다. 실시예 3의 스위칭 회로는, 전류 Ic가 작은 경우에 있어서의 제어 방법이 실시예 1의 제어 방법과 상이하다.
실시예 3의 스위칭 회로는, 전류 Ic가 작은 경우에, 도 6에 나타내는 편측 제어 순서를 행한다. 로직 회로(90)는, 전류 Ic가 작은 경우라도, 턴 온 타이밍 tn에 있어서, IGBT(18)와 IGBT(20)를 모두 온시킨다. 그리고, 턴 오프 타이밍 tf의 직전의 타이밍 tc에, IGBT(20)를 오프시킨다. 그 후, 로직 회로(90)는, 다음 턴 온 타이밍 tn까지(즉, 턴 오프 타이밍 tf가 지날 때까지), IGBT(20)를 오프 상태로 유지한다. 따라서, 턴 오프 타이밍 tf에 있어서, IGBT(18)가 단독으로 오프된다. 예를 들어, 도 6의 타이밍 t3에 있어서, 로직 회로(90)는 직전의 온 기간 Ton에 있어서 전류 Ic가 역치 Ith보다 작았다고 판정한다. 그러면, 다음 턴 온 타이밍 tn에 있어서, 로직 회로(90)는 IGBT(18)와 IGBT(20)를 모두 온시킨다. 그리고, 턴 오프 타이밍 tf보다 전의 타이밍 tc에, IGBT(20)를 오프시킨다. IGBT(20)는, 턴 오프 타이밍 tf가 지날 때까지 오프 상태로 유지된다. 타이밍 tc에서는, IGBT(18)를 오프시키지 않고, 온 상태로 유지한다. 그 후의 턴 오프 타이밍 tf에 IGBT(18)를 오프시킨다. 따라서, 턴 오프 타이밍 tf에 있어서는, IGBT(18)가 단독으로 오프된다. 이와 같이, 실시예 3에서는, 전류 Ic가 작은 경우에, 온 기간 Ton의 일부에 있어서 IGBT(18, 20)를 모두 온시키지만, IGBT(20)를 IGBT(18)보다 먼저 오프시킨다.
또한, 도 6의 편측 제어 순서의 턴 온 타이밍 tn에 있어서, IGBT(18, 20)를 동시에 온시키는 처리는, 양측 제어 순서의 턴 온 타이밍 tn과 마찬가지로 실시된다. 도 6의 편측 제어 순서의 턴 오프 타이밍 tf에 있어서 IGBT(18)를 단독으로 오프시키는 처리는, 실시예 1의 편측 제어 순서와 마찬가지로 하여 실시된다. 또한, 도 6의 편측 제어 순서의 타이밍 tc에 있어서 IGBT(20)를 단독으로 오프시키는 처리는, NMOS(71, 73, 74)가 오프되어 있는 상태에서, NMOS(72)를 온시킴으로써 행해진다.
상기한 제어에 있어서는, 타이밍 tc에 있어서 IGBT(20)가 오프되는 한편, IGBT(18)는 온 상태로 유지된다. IGBT(20)가 오프되어도, IGBT(18)가 온되어 있으므로, IGBT(20)의 콜렉터-이미터간 전압은 낮은 전압으로 유지된다. 따라서, IGBT(20)가 오프될 때, 턴 오프 손실은 발생하지 않는다. 또한, 턴 오프 타이밍 tf에 있어서 IGBT(18)가 오프될 때에는, IGBT(18)가 오프됨으로써 IGBT(18)의 콜렉터-이미터간 전압이 상승한다. 따라서, 턴 오프 타이밍 tf에 있어서, 턴 오프 손실이 발생한다. 그러나, 턴 오프 타이밍 tf에서는, IGBT(18)가 단독으로 오프되므로, 턴 오프 손실은 작다. 따라서, 실시예 3의 스위칭 회로에서도, 턴 오프 손실을 저감시킬 수 있다. 또한, 이와 같이 전류 Ic가 작은 경우라도, 온 기간 Ton의 일부에서 IGBT(18, 20)에 전류 Ic를 분산시킴으로써, IGBT(18, 20)의 부하를 더욱 저감시킬 수 있다. 이에 의해, 반도체 기판(100)의 온도 상승을 억제할 수 있다.
또한, 상술한 실시예 3에서는, 오프 기간 Toff 중의 타이밍(예를 들어, 타이밍 t3)에 로직 회로(90)가 전류 Ic에 관한 판정을 행하였다. 그러나, 실시예 3에서는, 온 기간 Ton 중의 타이밍(예를 들어, 타이밍 t4(즉, IGBT(20)를 오프시키는 타이밍 tc보다 전의 타이밍))에 전류 Ic에 관한 판정을 행해도 된다. 이 경우, 타이밍 t4의 시점 전류 Ic에 기초하여 판정을 행할 수 있다.
또한, 상술한 실시예 3에 있어서, IGBT(20)가 오프되는 타이밍 tc로부터 IGBT(18)가 오프되는 턴 오프 타이밍 tf 사이의 지연 시간은, 반도체 기판(100)의 IGBT(20)의 영역 중의 캐리어가 소멸되기에 충분한 시간인 것이 바람직하다. 한편, 상기 지연 시간은, 제어에의 영향을 최소화하기 위해, 온 기간 Ton의 10％ 이하인 것이 바람직하다.
또한, 상술한 실시예 3에 있어서, 턴 온 타이밍 tn에 있어서 IGBT(18)와 IGBT(20)를 동시에 온시켰다. 그러나, IGBT(20)가 온되는 타이밍이 턴 온 타이밍 tn보다 늦어도 된다.
실시예 4의 스위칭 회로는, 도 2에 나타내는 실시예 1의 스위칭 회로와 마찬가지의 구성을 갖고 있다. 실시예 4의 스위칭 회로는, 전류 Ic가 큰 경우에는, 실시예 1과 마찬가지로 양측 제어 순서를 실시한다. 실시예 4의 스위칭 회로는, 전류 Ic가 작은 경우에 있어서의 제어 방법이 실시예 1의 제어 방법과 상이하다.
실시예 4의 전류 Ic가 작은 경우의 제어 방법은, 실시예 2의 제어 방법과 실시예 3의 제어 방법을 조합한 방법이다. 실시예 4에서는, 전류 Ic가 작은 경우에, 도 7에 나타내는 편측 제어 순서가 실시된다. 도 7에서는, 온 기간 Ton18, 오프 기간 Toff, 온 기간 Ton20, 오프 기간 Toff가 이 순서로 반복하여 나타나도록 제어가 행해진다. 턴 온 타이밍 tn에, IGBT(18)와 IGBT(20)가 모두 온된다. 온 기간 Ton18의 전반에서는, IGBT(18)와 IGBT(20)가 온되어 있다. 온 기간 Ton18의 도중의 타이밍 tc1에, IGBT(20)가 오프된다. IGBT(18)는, 다음 턴 오프 타이밍 tf에 오프된다. 오프 기간 Toff에서는, IGBT(18)와 IGBT(20)가 오프되어 있다. 다음 턴 온 타이밍 tn에, IGBT(18)와 IGBT(20)가 모두 온된다. 온 기간 Ton20의 전반에서는, IGBT(18)와 IGBT(20)가 온되어 있다. 온 기간 Ton20의 도중의 타이밍 tc2에, IGBT(18)가 오프된다. IGBT(20)는, 다음 턴 오프 타이밍 tf에 오프된다. 이러한 구성에 의하면, IGBT(18)의 통전 시간이 긴 온 기간 Ton18과, IGBT(20)의 통전 시간이 긴 온 기간 Ton20이 교대로 나타나므로, 반도체 기판(100)에서 발생하는 열을 분산시킬 수 있다.
상술한 실시예 1∼4 모두, IGBT(18)와 IGBT(20)를 동시에 온시킬 때, PMOS(53, 54)에 의해 게이트 온 배선(58)과 게이트 온 배선(59)이 단락된다. 이로 인해, IGBT(18)와 IGBT(20)를 대략 동시에 온시킬 수 있다. 또한, 상술한 실시예 1∼4 모두, IGBT(18)와 IGBT(20)를 동시에 오프시킬 때, NMOS(73, 74)에 의해 게이트 오프 배선(78)과 게이트 오프 배선(79)이 단락된다. 이로 인해, IGBT(18)와 IGBT(20)를 대략 동시에 오프시킬 수 있다. 따라서, 부하 분산 효과를 얻을 수 있다. 또한, 상술한 실시예 1∼4 모두, IGBT(18)와 IGBT(20)의 쪽을 온시킬 때, PMOS(53, 54)가 오프로 된다. 이로 인해, 게이트 온 배선(58)과 게이트 온 배선(59) 사이에서 누설 전류가 흐르는 것이 방지된다. 또한, 상술한 실시예 3, 4 모두, IGBT(18)와 IGBT(20)가 모두 온되어 있는 상태로부터 그들 중 한쪽을 오프시킬 때, PMOS(53, 54)가 오프로 된다. 이로 인해, 게이트 오프 배선(78)과 게이트 오프 배선(79)의 사이에서 누설 전류가 흐르는 것이 억제된다.
도 8에 나타내는 실시예 5의 스위칭 회로는, 게이트 오프 회로(70)의 구성이 도 2와는 상이하다. 실시예 5의 스위칭 회로의 그 밖의 구성은, 도 2와 동등하다.
실시예 5에서는, 게이트 오프 회로(70)가, 단일의 NMOS(102)에 의해 구성되어 있다. NMOS(102)의 소스는, 기준 전위 Vee가 인가되어 있는 배선(104)에 접속되어 있다. NMOS(102)의 드레인은, 단자(40e)에 접속되어 있다. 단자(40e)는 다이오드(106), 게이트 저항(62) 및 게이트 저항(32)을 통해 IGBT(18)의 게이트에 접속되어 있다. 다이오드(106)의 캐소드가 단자(40e)에 접속되어 있고, 다이오드(106)의 애노드가 게이트 저항(62)에 접속되어 있다. 또한, 단자(40e)는 다이오드(108), 게이트 저항(64) 및 게이트 저항(34)을 통해 IGBT(20)의 게이트에 접속되어 있다. 다이오드(108)의 캐소드가 단자(40e)에 접속되어 있고, 다이오드(108)의 애노드가 게이트 저항(64)에 접속되어 있다. 실시예 5에서는, NMOS(71)의 드레인과 IGBT(18)의 게이트를 접속하는 배선을 게이트 오프 배선(78)이라고 하고, NMOS(71)의 드레인과 IGBT(20)의 게이트를 접속하는 배선을 게이트 오프 배선(79)이라고 한다. NMOS(102)의 게이트는, 로직 회로(90)에 접속되어 있다. NMOS(102)의 게이트에는, 로직 회로(90)로부터, PWM 신호를 반전시킨 신호 VP2가 입력된다.
실시예 5의 스위칭 회로는, 상술한 도 4, 도 5에 나타내는 동작(실시예 1, 2와 마찬가지의 동작)을 실행할 수 있다. 실시예 5의 스위칭 회로에서는, 이하와 같이 동작한다. 양측 제어 순서의 온 기간 Ton에서는, NMOS(102)가 오프로 유지된다. 이로 인해, IGBT(18, 20)의 게이트가 전위 Vee로부터 분리되고, 상술한 실시예 1∼4와 마찬가지로, IGBT(18, 20)의 게이트가 게이트 온 회로(50)에 의해 충전된다. 따라서, IGBT(18, 20)가 모두 온된다. 양측 제어 순서의 오프 기간 Toff에서는, NMOS(102)가 온됨과 함께, PMOS(51, 52)가 오프된다. 따라서, IGBT(18, 20)의 게이트가 전위 Vee에 접속되고, IGBT(18, 20)의 게이트가 방전된다. 따라서, IGBT(18, 20)가 모두 오프된다. 편측 제어 순서에서는, PMOS(53, 54)가 오프로 유지된다. 또한, 편측 제어 순서의 온 기간 Ton에서는, NMOS(102)가 오프로 유지된다. 또한, 편측 제어 순서의 온 기간 Ton에서는, PMOS(51, 52) 중 한쪽이 온되고, 다른 쪽이 오프된다. 예를 들어, IGBT(18)를 온하는 경우에는, PMOS(51)가 온되고, PMOS(52)가 오프된다. 이 경우, IGBT(18)의 게이트는 NMOS(102)의 오프에 의해 전위 Vee로부터 분리됨과 함께 PMOS(51)의 온에 의해 충전된다. 즉, IGBT(18)가 온된다. 또한, 이 경우, IGBT(20)의 게이트는, NMOS(102)의 오프에 의해 전위 Vee로부터 분리되지만, PMOS(52, 53, 54)의 오프에 의해 전위 Vcc로부터도 분리된다. 따라서, IGBT(20)의 게이트는, 직전의 오프 기간에 있어서의 전위 Vee로 유지된다. 이로 인해, IGBT(20)는, 온 기간 Ton에 있어서 오프로 유지된다. 편측 제어 순서의 오프 기간 Toff에서는, NMOS(102)가 온되고, PMOS(51, 52)가 오프된다. 따라서, IGBT(18, 20)의 게이트가 전위 Vee에 접속되고, IGBT(18, 20)가 모두 오프된다. 이와 같이, 실시예 5의 스위칭 회로에 의해서도, 양측 제어 순서에 있어서 IGBT(18, 20)를 모두 스위칭시킬 수 있고, 편측 제어 순서에 있어서 IGBT(18, 20) 중 한쪽을 스위칭시킬 수 있다.
또한, 실시예 5의 스위칭 회로에서도, PMOS(53, 54)에 의해 게이트 온 배선(58)과 게이트 온 배선(59)을 단락시킴으로써, 온 타이밍에 있어서의 IGBT(18, 20)의 부하의 치우침을 억제할 수 있다. 또한, 실시예 5의 스위칭 회로에서는, 단일의 NMOS(102)에 의해 IGBT(18, 20)를 오프시키므로, IGBT(18, 20)의 오프 타이밍의 어긋남을 억제할 수 있다. 즉, 오프 타이밍에 있어서의 IGBT(18, 20)의 부하의 치우침을 억제할 수 있다. 따라서, 실시예 5의 스위칭 회로에서도, 부하 분산 효과를 얻을 수 있다.
도 9에 나타내는 실시예 6의 스위칭 회로에서는, 단일의 PMOS(54)에 의해 게이트 온 배선(58)과 게이트 온 배선(59)이 접속되어 있다. 또한, 실시예 6의 스위칭 회로에서는, 단일의 NMOS(74)에 의해 게이트 오프 배선(78)과 게이트 오프 배선(79)이 접속되어 있다. 실시예 6의 스위칭 회로의 그 밖의 구성은, 도 2와 동등하다.
실시예 6의 스위칭 회로는, 도 4, 도 6에 나타내는 제어를 행할 수 있다. 도 4, 도 6으로부터 명백한 바와 같이, 도 4, 도 6의 편측 제어 순서에서는, 게이트 전위 Vg18이 게이트 전위 Vg20보다 낮아지는 일이 없다. 즉, 게이트 온 배선(58)의 전위가 게이트 온 배선(59)의 전위보다 낮아지는 일이 없다. 따라서, 도 9에 나타내는 바와 같이, 게이트 온 배선(58)으로부터 게이트 온 배선(59)을 향하는 전류를 저지하는 기생 다이오드(54a)를 구비하는 단일의 PMOS(54)에 의해, 게이트 온 배선(58)과 게이트 온 배선(59) 사이의 누설 전류를 억제할 수 있다.
또한, 상술한 바와 같이 게이트 전위 Vg18이 게이트 전위 Vg20보다 낮아지는 일이 없으므로, 게이트 오프 배선(78)의 전위가 게이트 오프 배선(79)의 전위보다 낮아지는 일이 없다. 따라서, 도 9에 나타내는 바와 같이, 게이트 오프 배선(78)으로부터 게이트 오프 배선(79)을 향하는 전류를 저지하는 기생 다이오드(74a)를 구비하는 단일의 NMOS(74)에 의해, 게이트 오프 배선(78)과 게이트 오프 배선(79) 사이의 누설 전류를 억제할 수 있다.
이상에 설명한 바와 같이, 편측 제어 순서에 있어서 부하가 커지는 IGBT를 교체하지 않는 경우에는, 회로 구성을 단순화할 수 있다.
도 10에 나타내는 실시예 7의 스위칭 회로는, npn형의 바이폴라 트랜지스터(112, 114)를 갖고 있다. 실시예 7의 스위칭 회로의 그 밖의 구성은, 도 2와 동등하다.
실시예 7의 스위칭 회로에서는, PMOS(51)의 드레인이, 바이폴라 트랜지스터(112)를 통해 IGBT(18)의 게이트에 접속되어 있다. 더욱 상세하게는, PMOS(51)의 드레인이 바이폴라 트랜지스터(112)의 베이스에 접속되어 있다. 바이폴라 트랜지스터(112)의 콜렉터가, 전위 Vcc가 인가되어 있는 배선(116)에 접속되어 있다. 바이폴라 트랜지스터(112)의 이미터가, 게이트 저항(32)을 통해 IGBT(18)의 게이트에 접속되어 있다. 바이폴라 트랜지스터(112)의 베이스와 이미터가, 저항(120)에 의해 접속되어 있다. 또한, 바이폴라 트랜지스터(112)는, 게이트 제어 IC(40)의 외부에 설치되어 있는 디스크리트 부품이다.
실시예 7의 스위칭 회로에서는, PMOS(52)의 드레인이, 바이폴라 트랜지스터(114)를 통해 IGBT(20)의 게이트에 접속되어 있다. 더욱 상세하게는, PMOS(52)의 드레인이 바이폴라 트랜지스터(114)의 베이스에 접속되어 있다. 바이폴라 트랜지스터(114)의 콜렉터가, 전위 Vcc가 인가되어 있는 배선(118)에 접속되어 있다. 바이폴라 트랜지스터(114)의 이미터가, 게이트 저항(34)을 통해 IGBT(20)의 게이트에 접속되어 있다. 바이폴라 트랜지스터(114)의 베이스와 이미터가, 저항(122)에 의해 접속되어 있다. 또한, 바이폴라 트랜지스터(114)는 게이트 제어 IC(40)의 외부에 배치되어 있는 디스크리트 부품이다.
실시예 7의 스위칭 회로에서는, PMOS(51)가 온되면, 바이폴라 트랜지스터(112)의 베이스 전위가 상승하여, 바이폴라 트랜지스터(112)가 온된다. 그 결과, 배선(116)으로부터, 바이폴라 트랜지스터(112)와 게이트 저항(32)을 통해, IGBT(18)의 게이트에 게이트 전류가 흐른다. 이에 의해, IGBT(18)가 온된다.
또한, 실시예 7의 스위칭 회로에서는, PMOS(52)가 온되면, 바이폴라 트랜지스터(114)의 베이스 전위가 상승하여, 바이폴라 트랜지스터(114)가 온된다. 그 결과, 배선(118)으로부터, 바이폴라 트랜지스터(114)와 게이트 저항(34)을 통해, IGBT(20)의 게이트에 게이트 전류가 흐른다. 이에 의해, IGBT(20)가 온된다.
이상에 설명한 바와 같이, 실시예 7에서는, PMOS(51, 52)가 온됨으로써, 바이폴라 트랜지스터(112, 114)가 온되고, 이에 의해 IGBT(18, 20)가 온된다. 바이폴라 트랜지스터(112, 114)는, 디스크리트 부품이므로, 높은 전류를 흐르게 할 수 있다. 따라서, IGBT(18, 20)의 게이트 용량이 큰 경우라도, 고속으로 IGBT(18, 20)의 게이트를 충전할 수 있다. 즉, 게이트 제어 IC(40) 내에 형성되어 있는 전류 용량이 작은 PMOS(51, 52)를 이용하여, 게이트 용량이 큰 IGBT(18, 20)의 게이트를 고속으로 충전할 수 있다. 즉, 범용품인 게이트 제어 IC(40)에 의해, IGBT의 게이트를 직접 충전할 수도 있고, 바이폴라 트랜지스터를 통해 간접적으로 IGBT의 게이트를 충전할 수도 있다. 이러한 회로 구성에 의하면, 게이트 제어 IC(40)의 범용성이 더욱 높아진다. 또한, 상술한 실시예 1과 마찬가지의 이유에 의해, 양측 제어 순서에서 PMOS(51)와 PMOS(52)를 온시킬 때, PMOS(51)의 드레인 전위와 PMOS(52)의 드레인 전위에 거의 차는 발생하지 않는다. 즉, 바이폴라 트랜지스터(112)의 베이스 전위와 바이폴라 트랜지스터(114)의 베이스 전위에 거의 차는 발생하지 않는다. 또한, 바이폴라 트랜지스터의 통전 시에 있어서의 베이스-이미터간 전압에 거의 변동은 발생하지 않는다. 즉, 양측 제어 순서의 온 기간에 있어서, 바이폴라 트랜지스터(112)의 베이스-이미터간 전압은, 바이폴라 트랜지스터(114)의 베이스-이미터간 전압과 대략 동등하다. 따라서, 양측 제어 순서에서 PMOS(51)와 PMOS(52)를 온시킬 때, IGBT(18)의 게이트 전위와 IGBT(20)의 게이트 전위의 사이에 거의 차가 발생하지 않는다. 따라서, 실시예 7의 스위칭 회로에서도, IGBT(18)와 IGBT(20)를 대략 동시에 온시킬 수 있다. 이로 인해, 실시예 7의 스위칭 회로에서도, 부하 분산 효과를 얻을 수 있다.
또한, 상술한 실시예 1∼7에서의 스위칭 회로는, 직전의 온 기간 Ton에 있어서의 전류 Ic가 역치 Ith보다 큰지 여부에 의해, 제2 제어 순서와 제1 제어 순서를 전환한다. 그러나, 직전의 온 기간 Ton의 전류 Ic에 기초하여 다음 온 기간 Ton의 전류 Ic의 예측값을 산출하고, 그 예측값에 기초하여 제2 제어 순서와 제1 제어 순서를 전환해도 된다.
또한, 상술한 실시예 1∼7에서는, PMOS(51∼54) 및 NMOS(71∼74)가 게이트 제어 IC(40) 내에 형성되어 있었다. 그러나, 이들 중 일부 또는 전부가, 게이트 제어 IC(40)의 외부에 설치된 부품이어도 된다. 이 경우, 외부에 설치된 부품에 높은 전류를 흐르게 하는 것이 가능해진다.
또한, 상술한 실시예 1∼7에서는, 1개의 제어 증폭기(92)가 PMOS(51)와 PMOS(52)에 신호 VP1을 인가하였다. 그러나, PMOS(51)에 대한 제어 증폭기와 PMOS(52)에 대한 제어 증폭기가 독립적으로 설치되어 있어도 된다. 이 경우, PMOS(51, 52)를 온시킬 때, PMOS(51)에 대한 신호 VP1과 PMOS(52)에 대한 신호 VP1에 어긋남이 발생하는 경우가 있어, PMOS(51)와 PMOS(52)의 온 타이밍이 어긋나는 경우가 있다. 그러나, 이러한 경우도, PMOS(53, 54)가 온됨으로써, IGBT(18, 20)의 온 타이밍의 어긋남을 억제할 수 있다.
또한, 상술한 실시예 1∼7에서는, 1개의 제어 증폭기(92)가 2개의 PMOS(51, 52)를 제어하였다. 그러나, 도 11에 나타내는 바와 같이, PMOS(51)를 제어하기 위한 제어 증폭기(92a)와, PMOS(52)를 제어하기 위한 제어 증폭기(92b)가 별도로 설치되어 있어도 된다.
또한, 상술한 실시예 1∼7에서는, 제어 증폭기(92)가 IGBT의 게이트 전위와 게이트 전류를 모두 측정하였지만, 어느 한쪽만을 측정해도 된다.
이하에, 각 실시예의 구성 요소와 청구항의 구성 요소의 관계에 대해 설명한다. 도 2, 도 8∼도 10의 게이트 온 회로(50)는, 청구항의 제어 회로의 일례이다. 이 경우, PMOS(51)는 청구항의 제1 스위칭 소자의 일례이고, PMOS(52)는 청구항의 제2 스위칭 소자의 일례이고, 전위 Vcc는 청구항의 기준 전위의 일례이고, PMOS(53, 54)는 청구항의 제3 스위칭 소자의 일례이다. 또한, 이 경우, PMOS(51)의 드레인은, 청구항의 제1 주 전극의 일례이고, PMOS(51)의 소스는, 청구항의 제2 주 전극의 일례이고, PMOS(52)의 드레인은 청구항의 제3 주 전극의 일례이고, PMOS(52)의 소스는 청구항의 제4 주 전극의 일례이다. 또한, 이 경우, 양측 제어 순서의 턴 온 타이밍 tn이, 청구항의 「상기 제1 IGBT와 상기 제2 IGBT에 동시에 게이트 전류를 흐르게 할 때」의 일례이고, 편측 제어 순서의 턴 온 타이밍 tn이, 청구항의 「상기 제1 대상 IGBT에 게이트 전류를 흐르게 하고 상기 제2 대상 IGBT에 게이트 전류를 흐르게 하지 않을 때」의 일례이다. 또한, 도 2, 도 9, 도 10의 게이트 오프 회로(70)도 청구항의 제어 회로의 일례이다. 이 경우, NMOS(71)는 청구항의 제1 스위칭 소자의 일례이고, NMOS(72)는 청구항의 제2 스위칭 소자의 일례이고, 전위 Vee는 청구항의 기준 전위의 일례이고, NMOS(73, 74)는 청구항의 제3 스위칭 소자의 일례이다. 또한, 이 경우, NMOS(71)의 소스는, 청구항의 제1 주 전극의 일례이고, NMOS(71)의 드레인은, 청구항의 제2 주 전극의 일례이고, NMOS(72)의 소스는, 청구항의 제3 주 전극의 일례이고, NMOS(72)의 드레인은, 청구항의 제4 주 전극의 일례이다. 또한, 이 경우, 양측 제어 순서의 턴 오프 타이밍 tf가, 청구항의 「상기 제1 IGBT와 상기 제2 IGBT에 동시에 게이트 전류를 흐르게 할 때」의 일례이고, 편측 제어 순서의 턴 오프 타이밍 tf가, 청구항의 「상기 제1 대상 IGBT에 게이트 전류를 흐르게 하고 상기 제2 대상 IGBT에 게이트 전류를 흐르게 하지 않을 때」의 일례이다. 실시예의 신호 VP0, VP1, VP2는, 청구항의 턴 온 타이밍과 턴 오프 타이밍을 나타내는 신호의 일례이다. 실시예의 양측 제어 순서는, 청구항의 제1 제어 순서의 일례이다. 실시예의 편측 제어 순서는, 청구항의 제2 제어 순서의 일례이다. 도 4, 도 6의 편측 제어 순서는, 제2 IGBT를 항상 제2 대상 IGBT로 하는 구성의 일례이다. 도 5, 도 7의 편측 제어 순서는, 제1 IGBT와 제2 IGBT를 교대로 제2 대상 IGBT로 하는 구성의 일례이다. 또한, 도 10의 바이폴라 트랜지스터(112)는 청구항의 제1 바이폴라 트랜지스터의 일례이고, 바이폴라 트랜지스터(114)는 청구항의 제2 바이폴라 트랜지스터의 일례이다. 이 경우, 바이폴라 트랜지스터(112)의 콜렉터가, 청구항의 제5 주 전극의 일례이고, 바이폴라 트랜지스터(112)의 이미터가, 청구항의 제6 주 전극의 일례이고, 바이폴라 트랜지스터(114)의 콜렉터가, 청구항의 제7 주 전극의 일례이고, 바이폴라 트랜지스터(114)의 이미터가, 청구항의 제8 주 전극의 일례이다.
본 명세서가 개시하는 기술 요소에 대해, 이하에 열기한다. 또한, 이하의 각 기술 요소는, 각각 독립적으로 유용한 것이다.
본 명세서가 개시하는 일례의 구성에서는, 상기 제어 회로가, 상기 제1 IGBT와 상기 제2 IGBT의 게이트를 충전하는 회로이며, 상기 제1 IGBT의 게이트를 충전할 때에 상기 제1 IGBT의 게이트 전위를 검출하면서 제어하고, 상기 제2 IGBT의 게이트를 충전할 때에 상기 제2 IGBT의 게이트 전위를 검출하면서 제어한다.
이 구성에서는, 제1 IGBT 및 제2 IGBT를 온할 때, 각 IGBT의 게이트 전위가 검출하면서 제어된다. 이러한 구성에서는, 제1 스위칭 소자와 제2 스위칭 소자의 특성의 차에 의해, 온되어 있을 때의 게이트 전위에 제1 IGBT와 제2 IGBT의 사이에서 차가 발생하는 경우가 있다. 이와 같이 게이트 전위에 차가 발생하면, 제1 IGBT에 흐르는 전류와 제2 IGBT에 흐르는 전류에 언밸런스가 발생하여, 한쪽의 IGBT의 부하가 커진다. 이에 반해, 제3 스위칭 소자에 의해 제1 스위칭 소자의 제2 주 전극과 제2 스위칭 소자의 제4 주 전극을 접속함으로써, 제1 IGBT의 게이트 전위와 제2 IGBT의 게이트 전위의 차를 적게 할 수 있다. 이에 의해, 제1 IGBT에 흐르는 전류와 제2 IGBT에 흐르는 전류에 언밸런스를 억제할 수 있다.
본 명세서가 개시하는 일례의 구성에서는, 스위칭 회로가, 제1 바이폴라 트랜지스터와 제2 바이폴라 트랜지스터를 더 갖는다. 제1 바이폴라 트랜지스터는, 상기 제2 주 전극에 접속되어 있는 베이스와, 상기 기준 전위에 접속되어 있는 제5 주 전극과, 상기 제1 IGBT의 게이트에 접속되어 있는 제6 주 전극을 구비하고 있다. 제2 바이폴라 트랜지스터는, 상기 제4 주 전극에 접속되어 있는 베이스와, 상기 기준 전위에 접속되어 있는 제7 주 전극과, 상기 제2 IGBT의 게이트에 접속되어 있는 제8 주 전극을 구비하고 있다. 상기 제1 스위칭 소자, 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자가, IC 내에 조립되어 있다. 상기 제1 바이폴라 트랜지스터 및 상기 제2 바이폴라 트랜지스터가, 상기 IC의 외부에 설치되어 있다.
이 구성에서는, 제2 주 전극이, 제1 바이폴라 트랜지스터를 통해 제1 IGBT의 게이트에 접속되어 있다. 또한, 제4 주 전극이, 제2 바이폴라 트랜지스터를 통해 제2 IGBT의 게이트에 접속되어 있다. 바이폴라 트랜지스터의 베이스와 주 전극의 사이에 발생하는 전압 강하에는 거의 변동이 발생하지 않는다. 또한, 제1 IGBT와 제2 IGBT의 게이트를 동시에 충전하는 경우에는, 제3 스위칭 소자가 온되므로, 제2 주 전극과 제4 주 전극의 사이에 전위차는 거의 발생하지 않는다. 따라서, 제1 IGBT와 제2 IGBT의 게이트를 동시에 충전하는 경우에, 제1 IGBT와 제2 IGBT의 사이에서 게이트 전위에 차가 발생하기 어렵다. 이로 인해, 이 구성에 의하면, 제1 IGBT와 제2 IGBT의 스위칭 타이밍의 어긋남을 방지할 수 있다. 또한, 제1 스위칭 소자, 제2 스위칭 소자 및 제3 스위칭 소자는, 범용성을 갖게 하기 위해 IC에 조립되어 있는 것이 바람직하다. 그러나, 이들을 IC에 조립하면, 이들 소자 사이즈가 작아져, 이들에 높은 전류를 흐르게 할 수 없게 된다. 이로 인해, IGBT의 게이트 용량이 크면, IC로부터 IGBT의 게이트를 직접 충전하는 것이 곤란해진다. 이에 반해, 상기한 바와 같이, IC에 조립된 스위칭 소자를 바이폴라 트랜지스터를 통해 IGBT의 게이트에 접속하면, 제1 IGBT 및 제2 IGBT를 적합하게 제어할 수 있다.
본 명세서가 개시하는 일례의 구성에서는, 상기 제1 IGBT와 상기 제2 IGBT를 교대로 상기 제2 대상 IGBT로 한다. 상기 제3 스위칭 소자가, 상기 제2 주 전극으로부터 상기 제4 주 전극을 향하는 전류를 저지하는 기생 다이오드를 갖는 스위칭 소자와, 상기 제4 주 전극으로부터 상기 제2 주 전극을 향하는 전류를 저지하는 기생 다이오드를 갖는 스위칭 소자를 직렬 접속한 구조를 구비한다.
이 구조에 의하면, 제1 IGBT를 온시키고 제2 IGBT를 오프시키는 경우, 및 제1 IGBT를 오프시키고 제2 IGBT를 온시키는 경우의 어느 경우에도, 제3 스위칭 소자의 기생 다이오드에 누설 전류가 흐르는 것을 방지할 수 있다.
본 명세서가 개시하는 일례의 구성에서는, 상기 제2 IGBT를 상기 제2 대상 IGBT로 한다. 상기 제3 스위칭 소자가, 상기 제2 주 전극으로부터 상기 제4 주 전극을 향하는 전류를 저지하는 기생 다이오드를 갖는 스위칭 소자이다.
이 구성에서는, 제2 IGBT가 항상 제2 대상 IGBT이므로, 제2 IGBT가 온되어 있음과 함께 제1 IGBT가 오프되어 있다고 하는 상태가 존재하지 않는다. 즉, 통상의 사용 상태에 있어서, 제2 스위칭 소자의 제4 주 전극이 제1 스위칭 소자의 제2 주 전극보다 고전위로 되는 일이 없다. 따라서, 제3 스위칭 소자가, 제4 주 전극으로부터 제2 주 전극을 향하는 전류를 저지하는 기생 다이오드를 갖고 있지 않아도, 문제는 없다. 또한, 이 구성에 의하면, 제3 스위칭 소자를 간소화할 수 있다.
이상, 실시 형태에 대해 상세하게 설명하였지만, 이들은 예시에 불과하며, 청구범위를 한정하는 것은 아니다. 청구범위에 기재된 기술에는, 이상에 예시한 구체예를 다양하게 변형, 변경한 것이 포함된다. 본 명세서 또는 도면에 설명한 기술 요소는, 단독 혹은 각종 조합에 의해 기술 유용성을 발휘하는 것이며, 출원 시 청구항에 기재된 조합에 한정되는 것은 아니다. 또한, 본 명세서 또는 도면에 예시한 기술은 복수 목적을 동시에 달성하는 것이며, 그 중 하나의 목적을 달성하는 것 자체로 기술 유용성을 갖는 것이다.

Claims (6)

  1. 스위칭 회로(16)이며,
    제1 IGBT(18)와,
    제2 IGBT(20)와,
    상기 제1 IGBT와 상기 제2 IGBT의 병렬 회로가 삽입되어 있는 배선(13)과,
    상기 제1 IGBT와 상기 제2 IGBT의 게이트 전류를 제어함으로써 상기 제1 IGBT와 상기 제2 IGBT를 스위칭시키도록 구성되어 있는 제어 회로(40)를 포함하고,
    상기 제어 회로는,
    제1 주 전극과 제2 주 전극을 구비하고 있고, 상기 제1 주 전극과 상기 제2 주 전극 사이의 전류를 제어하고, 상기 제1 주 전극이 기준 전위에 접속되어 있고, 상기 제2 주 전극의 전위에 따라서 상기 제1 IGBT의 게이트 전류를 제어하도록 구성되어 있는 제1 스위칭 소자(51)와,
    제3 주 전극과 제4 주 전극을 구비하고 있고, 상기 제3 주 전극과 상기 제4 주 전극 사이의 전류를 제어하고, 상기 제3 주 전극이 기준 전위에 접속되어 있고, 상기 제4 주 전극의 전위에 따라서 상기 제2 IGBT의 게이트 전류를 제어 가능하게 구성되어 있는 제2 스위칭 소자(52)와,
    상기 제2 주 전극과 상기 제4 주 전극 사이에 접속되어 있는 제3 스위칭 소자(53, 54)를 포함하고,
    상기 제어 회로는,
    상기 배선을 흐르는 전류가 역치보다 클 때에는, 턴 온 타이밍에 상기 제1 IGBT와 상기 제2 IGBT를 모두 온시키고, 턴 오프 타이밍에 상기 제1 IGBT와 상기 제2 IGBT를 모두 오프시키고,
    상기 배선을 흐르는 전류가 상기 역치보다 작을 때에는, 상기 턴 온 타이밍에 상기 제1 IGBT와 상기 제2 IGBT 중 한쪽인 제1 대상 IGBT를 온시키고, 상기 턴 오프 타이밍에 상기 제1 대상 IGBT를 오프시키고, 상기 턴 오프 타이밍에 앞서 상기 제1 IGBT와 상기 제2 IGBT 중 다른 쪽인 제2 대상 IGBT를 오프로 하고,
    상기 제1 IGBT와 상기 제2 IGBT에 동시에 게이트 전류를 흐르게 할 때, 상기 제3 스위칭 소자가 온되어 있는 상태에서 상기 제1 스위칭 소자와 상기 제2 스위칭 소자를 온시키고,
    상기 제1 대상 IGBT에 게이트 전류를 흐르게 하고 상기 제2 대상 IGBT에 게이트 전류를 흐르게 하지 않을 때, 상기 제3 스위칭 소자가 오프되어 있는 상태에서, 상기 제1 스위칭 소자와 상기 제2 스위칭 소자 중 상기 제1 대상 IGBT를 제어하는 스위칭 소자를 온시키도록 구성된, 스위칭 회로.
  2. 제1항에 있어서,
    상기 제어 회로는,
    상기 제1 IGBT와 상기 제2 IGBT의 게이트를 충전하고,
    상기 제1 IGBT의 게이트 전위를 검출하면서 상기 제1 IGBT의 게이트를 충전하고,
    상기 제2 IGBT의 게이트 전위를 검출하면서 상기 제2 IGBT의 게이트를 충전하도록 구성된, 스위칭 회로.
  3. 제1항에 있어서,
    상기 제2 주 전극에 접속되어 있는 베이스와, 상기 기준 전위에 접속되어 있는 제5 주 전극과, 상기 제1 IGBT의 게이트에 접속되어 있는 제6 주 전극을 구비하는 제1 바이폴라 트랜지스터(112)와,
    상기 제4 주 전극에 접속되어 있는 베이스와, 상기 기준 전위에 접속되어 있는 제7 주 전극과, 상기 제2 IGBT의 게이트에 접속되어 있는 제8 주 전극을 구비하는 제2 바이폴라 트랜지스터(114)를 더 포함하고,
    상기 제1 스위칭 소자, 상기 제2 스위칭 소자 및 상기 제3 스위칭 소자가, 상기 제어 회로 내에 조립되어 있고,
    상기 제1 바이폴라 트랜지스터 및 상기 제2 바이폴라 트랜지스터가, 상기 제어 회로 외부에 설치되어 있는, 스위칭 회로.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제어 회로는, 상기 제1 IGBT와 상기 제2 IGBT가, 교대로 상기 제2 대상 IGBT로 되도록 제어하도록 구성되어 있고,
    상기 제3 스위칭 소자는, 상기 제2 주 전극으로부터 상기 제4 주 전극을 향하는 전류를 저지하는 제1 기생 다이오드(54a)를 갖는 제4 스위칭 소자(54)와, 상기 제4 주 전극으로부터 상기 제2 주 전극을 향하는 전류를 저지하는 제2 기생 다이오드(53b)를 갖고, 상기 제4 스위칭 소자와 직렬 접속하는 제5 스위칭 소자(53)를 구비하는, 스위칭 회로.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제어 회로는, 상기 제2 IGBT를 상기 제2 대상 IGBT로 되도록 제어하도록 구성되어 있고,
    상기 제3 스위칭 소자가, 상기 제2 주 전극으로부터 상기 제4 주 전극을 향하는 전류를 저지하는 제1 기생 다이오드(54a)를 갖는 제4 스위칭 소자(54)인, 스위칭 회로.
  6. 스위칭 회로(16)이며,
    제1 IGBT(18)와,
    제2 IGBT(20)와,
    상기 제1 IGBT와 상기 제2 IGBT의 병렬 회로가 삽입되어 있는 배선(13)과,
    제어 회로(40)를 포함하고,
    제어 회로(40)는,
    상기 제1 IGBT의 게이트 전극에 접속하고, 상기 제1 IGBT의 게이트 전압을 제어하도록 구성되어 있는 제1 게이트 전압 제어 회로(51)와,
    상기 제2 IGBT의 게이트 전극에 접속하고, 상기 제2 IGBT의 게이트 전압을 제어하도록 구성되어 있는 제2 게이트 전압 제어 회로(52)와,
    상기 제1 IGBT의 게이트 전극과 제2 IGBT의 게이트 전극의 사이를 접속 또는 절단하도록 구성되어 있는 단락 제어 회로(53, 54)를 포함하고,
    상기 제어 회로는,
    상기 배선을 흐르는 전류가 역치보다 클 때에는, 턴 온 타이밍에 상기 제1 IGBT와 상기 제2 IGBT를 모두 온시키고, 턴 오프 타이밍에 상기 제1 IGBT와 상기 제2 IGBT를 모두 오프시키고,
    상기 배선을 흐르는 전류가 상기 역치보다 작을 때에는, 상기 턴 온 타이밍에 상기 제2 IGBT를 온시키지 않고 상기 제1 IGBT를 온시키고, 상기 턴 오프 타이밍에 상기 제1 IGBT를 오프시키고,
    상기 제1 IGBT와 상기 제2 IGBT를 모두 온시킬 때, 상기 단락 제어 회로가 상기 제1 게이트 전압 제어 회로와 제2 게이트 전압 제어 회로의 사이를 접속한 상태로 하게 하고,
    상기 제2 IGBT를 온시키지 않고 상기 제1 IGBT를 온시킬 때, 상기 단락 제어 회로가 상기 제1 게이트 전압 제어 회로와 제2 게이트 전압 제어 회로의 사이를 절단한 상태로 하게 하도록 구성된, 스위칭 회로.
KR1020160153625A 2015-11-20 2016-11-17 스위칭 회로 KR101810794B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015227860A JP6319276B2 (ja) 2015-11-20 2015-11-20 スイッチング回路
JPJP-P-2015-227860 2015-11-20

Publications (2)

Publication Number Publication Date
KR20170059414A KR20170059414A (ko) 2017-05-30
KR101810794B1 true KR101810794B1 (ko) 2017-12-19

Family

ID=58693728

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160153625A KR101810794B1 (ko) 2015-11-20 2016-11-17 스위칭 회로

Country Status (7)

Country Link
US (1) US9692405B2 (ko)
JP (1) JP6319276B2 (ko)
KR (1) KR101810794B1 (ko)
CN (1) CN106921283B (ko)
BR (1) BR102016026324B1 (ko)
DE (1) DE102016121854A1 (ko)
RU (1) RU2645729C1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6669638B2 (ja) * 2016-11-29 2020-03-18 トヨタ自動車株式会社 スイッチング回路
JP7052598B2 (ja) * 2018-06-27 2022-04-12 株式会社デンソー スイッチの駆動回路
JP7379891B2 (ja) * 2018-07-30 2023-11-15 株式会社デンソー 電力変換装置
JP7119872B2 (ja) * 2018-10-09 2022-08-17 株式会社デンソー スイッチの駆動回路
FR3094853B1 (fr) 2019-04-05 2022-03-11 St Microelectronics Rousset Circuit de commande de transistors
CN113054974A (zh) * 2021-03-30 2021-06-29 展讯通信（上海）有限公司 电源测试开关电路及其驱动方法和电源测试开关系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040252430A1 (en) 2003-06-12 2004-12-16 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device
KR101389811B1 (ko) 2011-05-02 2014-04-29 미쓰비시덴키 가부시키가이샤 병렬접속된 복수의 스위칭 소자를 갖는 전력용 반도체장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU1810994C (ru) * 1991-01-08 1993-04-23 Рязанское конструкторское бюро "Глобус" Транзисторный ключ
JPH0590933A (ja) * 1991-07-15 1993-04-09 Fuji Electric Co Ltd 複合形スイツチ回路
JP3580025B2 (ja) * 1996-02-20 2004-10-20 富士電機デバイステクノロジー株式会社 並列接続・可制御半導体素子の電流バランス回路
JP4770064B2 (ja) * 2001-06-05 2011-09-07 富士電機株式会社 Ｉｐｍ回路
JP2004096829A (ja) * 2002-08-29 2004-03-25 Fuji Electric Holdings Co Ltd 並列接続された電圧駆動型半導体素子の制御装置
JP4120329B2 (ja) 2002-09-19 2008-07-16 富士電機デバイステクノロジー株式会社 電圧駆動型半導体素子のゲート駆動装置
JP2007074771A (ja) * 2005-09-05 2007-03-22 Nissan Motor Co Ltd 電圧駆動型スイッチング回路、多相インバータ装置、および、電圧駆動型スイッチング制御方法
US20080007236A1 (en) * 2006-07-06 2008-01-10 Alan Elbanhawy Power converter with segmented power module
JP5304281B2 (ja) * 2009-01-30 2013-10-02 ミツミ電機株式会社 Ｄｃ−ｄｃコンバータおよびスイッチング制御回路
CN102439831B (zh) * 2010-07-30 2014-04-23 丰田自动车株式会社 用于驱动电压驱动型元件的驱动装置
CN102739211A (zh) * 2012-06-26 2012-10-17 中国科学院电工研究所 一种igbt驱动推挽电路
US8988059B2 (en) * 2013-01-28 2015-03-24 Qualcomm Incorporated Dynamic switch scaling for switched-mode power converters
JP5741605B2 (ja) * 2013-02-04 2015-07-01 株式会社デンソー 電子装置
CN103633820B (zh) * 2013-11-28 2017-01-18 电子科技大学 一种igbt并联均流电路
JP2016135070A (ja) * 2015-01-22 2016-07-25 株式会社デンソー 制御装置
JP6172175B2 (ja) 2015-02-09 2017-08-02 トヨタ自動車株式会社 スイッチング回路及び半導体装置
JP6528575B2 (ja) * 2015-07-17 2019-06-12 富士電機株式会社 半導体スイッチング装置
US9912279B2 (en) * 2015-07-27 2018-03-06 Hamilton Sundstrand Corporation Circuit with current sharing alternately switched parallel transistors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040252430A1 (en) 2003-06-12 2004-12-16 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device
JP2005006412A (ja) 2003-06-12 2005-01-06 Mitsubishi Electric Corp 電力用半導体装置
KR101389811B1 (ko) 2011-05-02 2014-04-29 미쓰비시덴키 가부시키가이샤 병렬접속된 복수의 스위칭 소자를 갖는 전력용 반도체장치

Also Published As

Publication number Publication date
US9692405B2 (en) 2017-06-27
DE102016121854A1 (de) 2017-05-24
KR20170059414A (ko) 2017-05-30
RU2645729C1 (ru) 2018-02-28
BR102016026324B1 (pt) 2022-10-25
BR102016026324A2 (pt) 2017-05-30
CN106921283B (zh) 2019-02-26
JP6319276B2 (ja) 2018-05-09
CN106921283A (zh) 2017-07-04
JP2017099099A (ja) 2017-06-01
US20170149426A1 (en) 2017-05-25

Similar Documents

Publication Publication Date Title
KR101810794B1 (ko) 스위칭 회로
KR20170082142A (ko) 스위칭 회로 및 반도체 장치
JP6919292B2 (ja) スイッチング素子の駆動回路
CN102468837B (zh) Rc-igbt的导通状态检测
JP3666843B2 (ja) 絶縁ゲート型半導体素子のゲート回路
JP4432215B2 (ja) 半導体スイッチング素子のゲート駆動回路
US8830704B2 (en) Power converter
JP5812027B2 (ja) 駆動制御装置
CN103716026A (zh) 开关电路
JP5831528B2 (ja) 半導体装置
JP2002281761A (ja) 半導体電力変換装置
CN109698684B (zh) 用于开关的驱动电路
US10483966B2 (en) Switching circuit
KR20160122663A (ko) 게이트 구동 루프에서 차동 모드 초크를 이용한 전력 스위치들의 병렬화
JP2017079534A (ja) ゲート制御回路
US9698772B2 (en) Drive circuit for reverse-conducting IGBTs
WO2018230196A1 (ja) 駆動装置及び電力変換装置
US8144443B2 (en) Discharging control apparatus of switching device for inverter
CN108123707B (zh) 开关电路
CN106972847B (zh) 开关电路
JP6724723B2 (ja) スイッチング回路
US10917085B2 (en) Method for actuating reverse-conducting semiconductor switches arranged in parallel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant