CN106921283A - 开关电路 - Google Patents

开关电路 Download PDF

Info

Publication number
CN106921283A
CN106921283A CN201611012386.3A CN201611012386A CN106921283A CN 106921283 A CN106921283 A CN 106921283A CN 201611012386 A CN201611012386 A CN 201611012386A CN 106921283 A CN106921283 A CN 106921283A
Authority
CN
China
Prior art keywords
bipolar transistor
insulated gate
grid
gate bipolar
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611012386.3A
Other languages
English (en)
Other versions
CN106921283B (zh
Inventor
罗炯竣
利行健
安保正治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN106921283A publication Critical patent/CN106921283A/zh
Application granted granted Critical
Publication of CN106921283B publication Critical patent/CN106921283B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/127—Modifications for increasing the maximum permissible switched current in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/94—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00 characterised by the way in which the control signal is generated
    • H03K2217/94042—Means for reducing energy consumption
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提供一种开关电路，其使第一IGBT与第二IGBT进行开关。控制电路具备第一开关元件、第二开关元件和第三开关元件，其中，所述第一开关元件被构成为能够对第一IGBT的栅极电流进行控制，所述第二开关元件被构成为能够对第二IGBT的栅极电流进行控制，所述第三开关元件被连接在第一IGBT的电极与第二IGBT的电极之间。当流过IGBT的电流较大时，控制电路实施使第一IGBT与第二IGBT双方导通、断开的第一控制程序，当电流较小时，控制电路实施预先在关断定时之前使第二对象IGBT断开的第二控制程序。在使栅极电流同时流通于第一IGBT与第二IGBT中时，在第三开关元件导通的状态下使第一开关元件与第二开关元件导通。

Description

开关电路
技术领域
本发明涉及一种开关电路。
背景技术
日本特开2004-112916中公开了利用多个IGBT(Insulated Gate BipolarTransistor：绝缘栅双极性晶体管)的开关电路。通过IGBT能够对大电流进行开关。
发明内容
在利用IGBT的开关电路中，在IGBT中产生的关断损耗成为问题。一直以来，已知通过减小栅极电阻从而使IGBT的开关速度变快的情况，并且已知当加快开关速度(即，减小栅极电阻)时会使关断损耗变小的情况。然而，发明人确认了如下内容，即，当流通于IGBT中的电流较小的情况下，上述的开关速度与关断损耗之间的关系是不成立的。即，确认了通过减小栅极电阻，在低电流时是难以减少IGBT的关断损耗的。因此，在本说明书中，提供一种减少低电流时的IGBT的关断损耗的新技术。
发明人确认了如下内容，即，在流过IGBT的电流较小的情况下，存在IGBT的尺寸越小则关断损耗越小的关系，与此相对，当流过IGBT的电流变大时，IGBT的尺寸与关断损耗之间不存在关系。本发明利用该现象来减少IGBT的关断损耗。
本发明的第一方式为一种开关电路，包括：第一IGBT；第二IGBT；配线，其插入有所述第一IGBT与所述第二IGBT的并联电路；以及控制电路，其被构成为通过对所述第一IGBT和所述第二IGBT的栅极电流进行控制从而使所述第一IGBT和所述第二IGBT进行开关，其中，所述控制电路包括：第一开关元件，其具备第一主电极和第二主电极，并且对所述第一主电极与所述第二主电极之间的电流进行控制，所述第一主电极与基准电位连接，所述第一开关元件被构成为根据所述第二主电极的电位而对所述第一IGBT的栅极电流进行控制；第二开关元件，其具备第三主电极和第四主电极，并且对所述第三主电极与所述第四主电极之间的电流进行控制，所述第三主电极与基准电位连接，所述第二开关元件被构成为能够根据所述第四主电极的电位而对所述第二IGBT的栅极电流进行控制；以及第三开关元件，其被连接在所述第二主电极与所述第四主电极之间，所述控制电路被构成为，当流过所述配线的电流大于阈值时，在接通定时使所述第一IGBT与所述第二IGBT双方导通，在关断定时使所述第一IGBT与所述第二IGBT双方断开，当流过所述配线的电流小于所述阈值时，在所述接通定时使作为所述第一IGBT与所述第二IGBT中的一方的第一对象IGBT导通，在所述关断定时使所述第一对象IGBT断开，并在所述关断定时之前使作为所述第一IGBT与所述第二IGBT中的另一方的第二对象IGBT断开，在使栅极电流同时流通于所述第一IGBT与所述第二IGBT中时，在所述第三开关元件导通的状态下使所述第一开关元件与所述第二开关元件导通，并且在使栅极电流流通于所述第一对象IGBT中且不使栅极电流流通于所述第二对象IGBT中时，在所述第三开关元件断开的状态下使所述第一开关元件与所述第二开关元件中的对所述第一对象IGBT进行控制的开关元件导通。
另外，控制电路既可以为使第一IGBT与第二IGBT导通的电路，也可以为使第一IGBT与第二IGBT断开的电路。在控制电路为使第一IGBT与第二IGBT导通的电路的情况下，控制电路所控制的栅极电流为对第一IGBT与第二IGBT的栅极进行充电的电流。在控制电路为使第一IGBT与第二IGBT断开的电路的情况下，控制电路所控制的栅极电流为对第一IGBT与第二IGBT的栅极进行放电的电流。
此外，第一开关元件的第二主电极既可以与第一IGBT的栅极导通，也可以经由其他元件(例如，双极性晶体管等)而与第一IGBT的栅极连接。即，只要能够根据第二主电极的电位而对第一IGBT的栅极电流进行控制，第二主电极以哪种状态与第一IGBT的栅极连接均可。此外，第二开关元件的第四主电极既可以与第二IGBT的栅极导通，也可以经由其他元件(例如，双极性晶体管等)而与第二IGBT的栅极连接。即，只要能够根据第四主电极的电位而对第二IGBT的栅极电流进行控制，第四主电极无论以哪种状态与第二IGBT的栅极连接均可。
此外，为了预先在关断定时之前使第二对象IGBT断开，可以采用在第二控制程序中不使第二对象IGBT导通的方式，也可以采用在将第二对象IGBT与第一对象IGBT均置为导通的状态之后，使第二对象IGBT先于第一对象IGBT而断开的方式。此外，既可以采用使第一IGBT与第二IGBT中的一方固定地作为第二对象IGBT，且使另一方固定地作为第一对象IGBT的方式，也可以采用使第一IGBT作为第二对象IGBT的期间与使第二IGBT作为第二对象IGBT的期间交替地出现的方式。
此外，控制装置能够进行是实施第一控制程序还是实施第二控制程序的判断，并且该判断是基于该判断时或该判断时之前的时间点的配线的电流而实施的。此外，该判断既也可以根据流过所述配线的电流本身是否大于阈值而实施，也可以根据基于流过所述配线的电流而计算出的预定的值是否大于阈值而实施。例如，可以根据判断时之前的时间点的所述配线中的电流而对流通于所述配线中的电流的预测值进行计算，并根据该预测值是否大于阈值而实施判断。
在该开关电路中，通过第一IGBT与第二IGBT被并联连接的并联电路而对流通于配线中的电流进行开关。此外，该开关电路基于流通于配线中的电流而实施第一控制程序和第二控制程序。
在流通于配线中的电流较大时，实施第一控制程序。在第一控制程序中，从接通定时起至关断定时为止，第一IGBT和第二IGBT导通。因此，在第一IGBT和第二IGBT双方中流通有电流。当流通于配线中的电流较大的情况下，通过实施第一控制程序，从而能够使电流分散流通于第一IGBT以及第二IGBT中。由此，能够降低第一IGBT以及第二IGBT的负荷。此外，在关断定时，第一IGBT与第二IGBT断开。在该情况下，由于断开的IGBT的尺寸成为第一IGBT与第二IGBT的合计尺寸，因此断开的IGBT的尺寸较大。然而，在第一控制程序中，由于流通于配线(即，第一IGBT与第二IGBT)中的电流较大，因此断开的IGBT的尺寸与关断损耗之间几乎不存在相关关系。因此，即使如上述那样使第一IGBT与第二IGBT断开，也不会产生多么大的关断损耗。
在流通于配线中的电流较小时，实施第二控制程序。在第二控制程序中，在关断定时之前，第二对象IGBT断开。因此，在关断定时，在第二对象IGBT已经处于断开的状态下，第一对象IGBT断开。在该情况下，由于断开的IGBT的尺寸为第一对象IGBT的尺寸，因此与第一控制程序相比断开的IGBT的尺寸较小。由于在第二控制程序中流通于配线中的电流较小，因此通过在第二对象IGBT处于断开的状态下使第一对象IGBT断开(即，缩小关断的IGBT的尺寸)，从而能够减少关断损耗。此外，在第二控制程序中，至少在即将到达关断定时之前，第二对象IGBT断开，且第一对象IGBT导通。因此，电流不在第二对象IGBT中流通，而在第一对象IGBT中流通。然而，由于流通于配线中的电流较小，因此即使如上述那样电流偏向流通于第一对象IGBT中，也不会对第一对象IGBT施加过大的负荷。
如此，根据该开关电路，能够降低大电流时的各个IGBT的负荷，并且减少小电流时的关断损耗。
此外，在第一控制程序中，使栅极电流流通于第一IGBT与第二IGBT中，并且对第一IGBT与第二IGBT进行开关(导通或断开)。此时，当第一IGBT与第二IGBT的开关定时产生偏差时，较高的电流将偏向流通于一方的IGBT中，从而对该IGBT施加较高的负荷。第一IGBT的栅极电流根据第一开关元件的第二主电极的电位而被控制，第二IGBT的栅极电流根据第二开关元件的第四主电极的电位而被控制。因此，当第二主电极与第四主电极的电位产生差时，在第一IGBT与第二IGBT中栅极电流会产生差，从而第一IGBT与第二IGBT开关的定时会产生偏差。与此相对，在本说明书中所公开的开关电路中，在使栅极电流流通于第一IGBT与第二IGBT中时，在第三开关元件导通的状态下，使第一开关元件与第二开关元件导通。当第三开关元件导通时，第二主电极与第四主电极被连接而成为大致相同的电位。因此，在第一IGBT与第二IGBT之间栅极电流不易产生差，从而第一IGBT与第二IGBT开关的定时不易产生偏差。因此，在该开关电路中，能够抑制较高的电流偏向流通于第一IGBT与第二IGBT中的一方的情况。
此外，在流过配线的电流低于阈值的情况下，实施第二控制程序。在第二控制程序中，存在不使栅极电流流通于第二对象IGBT中而使栅极电流流通于第一对象IGBT中的情况(即，不使第二对象IGBT进行开关而使第一对象IGBT进行开关的情况)。在该情况下，在第三开关元件处于断开的状态下，使对第一对象IGBT进行控制的开关元件导通。另外，此时，对第二对象IGBT进行控制的开关元件既可以处于断开的状态，也可以处于导通的状态。根据该结构，由于第三开关元件断开，因此第二主电极的电位与第四主电极的电位相互独立。因此，通过使对第一对象IGBT进行控制的开关元件导通，从而能够单独地对第一对象IGBT进行开关。
本发明的第二方式为一种开关电路，包括：第一IGBT；第二IGBT；配线，其插入有所述第一IGBT与所述第二IGBT的并联电路；以及控制电路，所述控制电路包括：第一栅极电压控制电路，其与所述第一IGBT的栅电极连接，并被构成为对所述第一IGBT的栅极电压进行控制；第二栅极电压控制电路，其与所述第二IGBT的栅电极连接，并被构成为对所述第二IGBT的栅极电压进行控制；以及短路控制电路，其被构成为对所述第一IGBT与所述第二IGBT之间进行连接或切断，其中，所述控制电路被构成为，当流过所述配线的电流大于阈值时，在接通定时使所述第一IGBT与所述第二IGBT双方导通，在关断定时使所述第一IGBT与所述第二IGBT双方断开，当流过所述配线的电流小于阈值时，在接通定时不使所述第二IGBT导通而使所述第一IGBT导通，在所述关断定时使所述第一IGBT断开，当使所述第一IGBT与所述第二IGBT双方导通时，所述短路控制电路使所述第一栅极电压控制电路与所述第二栅极电压控制电路之间成为连接的状态，当不使所述第二IGBT导通而使所述第一IGBT导通时，所述短路控制电路使所述第一栅极电压控制电路与所述第二栅极电压控制电路之间成为切断的状态。
附图说明
以下参照附图对本发明的示例性的实施例的特征、优点、技术以及工业意义进行叙述，并且相似符号表示相似元件，其中：
图1为逆变器电路10的电路图。
图2为实施例1的开关电路16的电路图。
图3为具备IGBT18、20的半导体基板100的俯视图。
图4为表示实施例1的单侧控制程序与双侧控制程序中的各个值的随时间的变化的曲线图。
图5为表示实施例2的单侧控制程序中的各个值的随时间的变化的曲线图。
图6为表示实施例3的单侧控制程序与双侧控制程序中的各个值的随时间的变化的曲线图。
图7为表示实施例4的单侧控制程序中的各个值的随时间的变化的曲线图。
图8为实施例5的开关电路的电路图。
图9为实施例6的开关电路的电路图。
图10为实施例7的开关电路的电路图。
图11为实施例8的开关电路的电路图。
具体实施方式
图1所示的实施例1的逆变器电路10向车辆的行驶用电动机98供给交流电流。逆变器电路10具有高电位配线12和低电位配线14。高电位配线12和低电位配线14与未图示的直流电源连接。高电位配线12被施加有高电位VH，低电位配线14被施加有低电位VL。在高电位配线12与低电位配线14之间并联连接有三个串联电路15。各个串联电路15具有被连接在高电位配线12与低电位配线14之间的连接配线13和被插入安装在连接配线13上的两个开关电路16。两个开关电路16被串联连接在高电位配线12与低电位配线14之间。在被串联连接的两个开关电路16之间的连接配线13上连接有输出配线22a～22c。输出配线22a～22c的另一端与电动机98连接。逆变器电路10通过使各个开关电路16进行开关，从而向电动机98供给三相交流电流。
图2表示一个开关电路16的内部电路。另外，各个开关电路16的结构互为相同。如图2所示，开关电路16具有IGBT18和IGBT20。IGBT18与IGBT20彼此并联连接。即，IGBT18的集电极与IGBT20的集电极连接，IGBT18的发射极与IGBT20的发射极连接。IGBT18与IGBT20的并联电路被插入安装在连接配线13上。此外，二极管22相对于IGBT18而逆并联连接。即，二极管22的阳极与IGBT18的发射极连接。二极管22的阴极与IGBT18的集电极连接。此外，二极管24相对于IGBT20而逆并联连接。二极管24的阳极与IGBT20的发射极连接。二极管24的阴极与IGBT20的集电极连接。
IGBT18与IGBT20既可以被形成在不同的半导体基板上，也可以被形成在同一半导体基板上。在IGBT18与IGBT20被形成在同一半导体基板上的情况下，可以采用图3所示的结构。在图3中，在俯视观察半导体基板100的上表面时，IGBT20被形成在包含半导体基板100的中央100a在内的范围内，IGBT18被形成在IGBT20的周围。IGBT18的发射极与IGBT20的发射极被连接于共同的发射电极。IGBT18的集电极与IGBT20的集电极被连接于共同的集电电极。IGBT18的栅电极与IGBT20的栅电极被分离。因此，能够将IGBT18的栅极电位控制为与IGBT20的栅极电位不同的电位。即，能够分别对IGBT18的栅极电位和IGBT20的栅极电位进行控制。另外，图3为一个示例，在IGBT18与IGBT20被形成在同一半导体基板上的情况下，也可以采用与图3不同的结构。
开关电路16具有栅极电阻32、34、62、64以及栅极控制IC(Integrated Circuit，集成电路)40。栅极电阻32的一端被连接在IGBT18的栅极上，另一端被连接在栅极控制IC40的端子40a上。栅极电阻34的一端被连接在IGBT20的栅极上，另一端被连接在栅极控制IC40的端子40b上。栅极电阻62的一端经由栅极电阻32而与IGBT18的栅极连接，另一端与栅极控制IC40的端子40c连接。栅极电阻64的一端经由栅极电阻34而与IGBT20的栅极连接，另一端与栅极控制IC40的端子40d连接。
栅极控制IC40对IGBT18的栅极电位Vg18与IGBT20的栅极电位Vg20进行控制。栅极控制IC40具有逻辑电路90、控制放大器92、栅极导通电路50和栅极断开电路70。
逻辑电路90从外部被输入PWM(Pulse Width Modulation：脉冲宽度调制)信号VP0。如图4所示，PWM信号VP0为在高电位Von1与低电位Voff1之间进行迁移的脉冲信号。PWM信号VP0的占空比根据电动机98的工作状态而发生变化。波形与PWM信号VP0相同的信号VPa从逻辑电路90被传送至控制放大器92。
此外，逻辑电路90被输入流通于连接配线13中的电流Ic的值。IGBT18的集电极电流能够根据未图示的IGBT18的检测电极(用于对集电极电流进行检测的电极)的电位而进行测量。此外，IGBT20的集电极电流能够根据未图示的IGBT20的检测电极的电位而进行测量。通过将IGBT18的集电极电流与IGBT20的集电极电流相加，从而可测量出流通于连接配线13中的电流Ic。另外，电流Ic也可以通过其他方法而被测量。逻辑电路90根据流通于连接配线13中的电流Ic而向栅极导通电路50以及栅极断开电路70传送信号。
从逻辑电路90向控制放大器92输入波形与PWM信号VP0相同的信号VPa。此外，虽然未图示，但开关电路16具备对IGBT18的栅极电位以及栅极电流进行测量的电路和对IGBT20的栅极电位以及栅极电流进行测量的电路。控制放大器92被输入IGBT18的栅极电位与栅极电流的值和IGBT20的栅极电位与栅极电流的值。控制放大器92基于信号VPa、栅极电位以及栅极电流而输出驱动信号VP1。如图4所示，驱动信号VP1为在低电位Von2与高电位Voff2之间进行迁移的脉冲信号。驱动信号VP1为将PWM信号VP0(即，信号VPa)反转而得到的脉冲信号。此外，控制放大器92基于IGBT18、20的栅极电位与栅极电流而对驱动信号VP1的低电位Von2的大小进行控制。
栅极导通电路50具有PMOS51～54以及开关S1～S4。
PMOS51的源极与被施加有基准电位Vcc的配线56连接。基准电位Vcc为与IGBT18、20的栅极阈值相比较高的电位。PMOS51的漏极与端子40a连接。即，PMOS51的漏极经由栅极电阻32而与IGBT18的栅极连接。以下，将对PMOS51的漏极与IGBT18的栅极进行连接的配线称为栅极导通配线58。PMOS51的栅极经由开关S1而与控制放大器92连接。在开关S1处于导通的状态下，控制放大器92所输出的驱动信号VP1被输入至PMOS51的栅极。在PMOS51的栅极与源极之间连接有开关S3。当开关S3导通时，PMOS51被维持在断开状态。
PMOS52的源极与被施加有基准电位Vcc的配线57连接。PMOS52的漏极与端子40b连接。即，PMOS52的漏极经由栅极电阻34而与IGBT20的栅极连接。以下，将对PMOS52的漏极与IGBT20的栅极进行连接的配线称为栅极导通配线59。PMOS52的栅极经由开关S2而与控制放大器92连接。在开关S2处于导通的状态下，控制放大器92所输出的驱动信号VP1被输入至PMOS52的栅极。在PMOS52的栅极与源极之间连接有开关S4。当开关S4导通时，PMOS52被维持在断开状态。
开关S1～S4通过逻辑电路90而被控制。
PMOS53和PMOS54被串联连接在PMOS51的漏极与PMOS52的漏极之间(即，栅极导通配线58与栅极导通配线59之间)。即，PMOS53的漏极与PMOS51的漏极连接，PMOS53的源极与PMOS54的源极连接，PMOS54的漏极与PMOS52的漏极连接。PMOS53的衬底(body)与PMOS53的源极(源极电极)连接。因此，PMOS53的寄生二极管53a阻止从PMOS53的源极朝向漏极的电流，并使从PMOS53的漏极朝向源极的电流通过。PMOS54的衬底与PMOS54的源极(源极电极)连接。因此，PMOS54的寄生二极管54a阻止从PMOS54的源极朝向漏极的电流，并使从PMOS54的漏极朝向源极的电流通过。PMOS53的栅极与PMOS54的栅极相互连接。PMOS53、54的栅极电位通过逻辑电路90而被控制。
栅极断开电路70具有NMOS71～74。
NMOS71的源极与被施加有基准电位Vee的配线76连接。基准电位Vee为与IGBT18、20的发射极电位大致相等的电位。NMOS71的漏极与端子40c连接。即，NMOS71的漏极经由栅极电阻62、32而与IGBT18的栅极连接。以下，将对NMOS71的漏极与IGBT18的栅极进行连接的配线称为栅极断开配线78。NMOS71的栅极与逻辑电路90连接。
NMOS72的源极与被施加有基准电位Vee的配线77连接。NMOS72的漏极与端子40d连接。即，NMOS72的漏极经由栅极电阻64、34而与IGBT20的栅极连接。以下，将对NMOS72的漏极与IGBT20的栅极进行连接的配线称为栅极断开配线79。NMOS72的栅极与逻辑电路90连接。
NMOS73和NMOS74被串联连接在NMOS71的漏极与NMOS72的漏极之间(即，栅极断开配线78与栅极断开配线79之间)。即，NMOS73的源极与NMOS71的漏极连接，NMOS73的漏极与NMOS74的漏极连接，NMOS74的源极与NMOS72的漏极连接。NMOS73的衬底与NMOS73的源极(源极电极)连接。因此，NMOS73的寄生二极管73a阻止从NMOS73的漏极朝向源极的电流，并使从NMOS73的源极朝向漏极的电流通过。NMOS74的衬底与NMOS74的源极(源极电极)连接。因此，NMOS74的寄生二极管74a阻止从NMOS74的漏极朝向源极的电流，并使从NMOS74的源极朝向漏极的电流通过。NMOS73的栅极与NMOS74的栅极相互连接。NMOS73、74的栅极与逻辑电路90连接。NMOS73、74的栅极电位通过逻辑电路90而被控制。
接下来，对开关电路16的动作进行说明。如图4所示，被输入至逻辑电路90的PWM信号VP0在高电位Von1与低电位Voff1之间进行迁移。高电位Von1是指将开关电路16设为导通状态的信号，低电位Voff1是指将开关电路16设为断开状态的信号。因此，PWM信号VP0从低电位Voff1向高电位Von1进行迁移的定时为使开关电路16导通的接通定时tn。此外，PWM信号VP0从高电位Von1向低电位Voff1进行迁移的定时为使开关电路16关断的关断定时tf。此外，在以下将PWM信号VP0为高电位Von1的期间称作导通期间Ton，将PWM信号VP0为低电位Voff1的期间称作断开期间Toff。
逻辑电路90根据电流Ic而执行仅使IGBT18进行开关的单侧控制程序与使IGBT18和IGBT20双方进行开关的双侧控制程序。由于在图4的关断定时tf2之前的期间内电流Ic较小，因此逻辑电路90执行单侧控制程序。由于在关断定时tf2之后的期间内电流Ic较高，因此逻辑电路90执行双侧控制程序。以下对单侧控制程序和双侧控制程序的详细内容进行说明。
在单侧控制程序中，逻辑电路90以如下方式对各个部件进行控制。
开关S1：导通
开关S2：断开
开关S3：断开
开关S4：导通
PMOS53、54：断开
NMOS73、74：断开
NMOS72：导通
由于开关S2为断开且开关S4为导通，因此在单侧控制程序的期间PMOS52被维持为断开。此外，由于NMOS73、74为断开且NMOS72为导通，因此在单侧控制程序的期间，电位Vee(低于栅极阈值的电位)被施加于IGBT20的栅极。因此，IGBT20被维持为断开。此外，由于开关S1为导通，因此在单侧控制程序的期间，控制放大器的驱动信号VP1被输入至PMOS51的栅极。此外，由于开关S3为断开，因此在单侧控制程序的期间，PMOS51根据驱动信号VP1而进行开关。此外，逻辑电路90向NMOS71的栅极施加将PWM信号VP0反转而得到的信号VP2。
当各个部件以如上所述的方式而被控制时，在图4的最初的接通定时tn1，PMOS51导通且NMOS71断开。如此，栅极电流从配线56起经由PMOS51与栅极导通配线58而朝向IGBT18的栅极流通。因此，IGBT18的栅极被充电，从而栅极电位Vg18从电位Vee上升至电位Von。另外，电位Von为低于电位Vcc且高于IGBT18的栅极阈值的电位。通过利用反馈控制而对PMOS51的栅极电位进行控制，从而IGBT18的栅极电位被准确地控制为电位Von。由于电位Von高于IGBT18的栅极阈值，因此IGBT18导通。因此，在导通期间Ton1的期间内，电流Ic流通。在导通期间Ton1的期间内，电流Ic逐渐增加。
另外，在导通期间Ton1中，栅极导通配线58的电位(即，电位Von)高于栅极导通配线59的电位(即，电位Vee)。然而，由于PMOS53、54断开并且PMOS54的寄生二极管54a阻止从栅极导通配线58朝向栅极导通配线59的电流，因此电流不会从栅极导通配线58朝向栅极导通配线59流通。
此外，在导通期间Ton1中，栅极断开配线78的电位(即，电位Von)高于栅极断开配线79的电位(即，电位Vee)。然而，由于NMOS73、74断开并且NMOS74的寄生二极管74a阻止从栅极断开配线78朝向栅极断开配线79的电流，因此电流不会从栅极断开配线78朝向栅极断开配线79流通。
之后，当关断定时tf1到来时，PMOS51断开且NMOS71导通。如此，栅极电流从IGBT18的栅极起经由栅极断开配线78与NMOS71而朝向配线76流通。因此，IGBT18的栅极被放电，从而栅极电位Vg18从电位Von降低至电位Vee。由于电位Vee低于IGBT18的栅极阈值，因而IGBT18断开。因此，在断开期间Toff1的期间，电流Ic不流通。
通过在单侧控制程序中使导通期间Ton与断开期间Toff反复，从而使IGBT18反复导通与断开。即，在单侧控制程序中，在IGBT20被维持为断开状态的状态下，IGBT18反复导通与断开。
逻辑电路90始终对电流Ic进行监视。当在实施单侧控制程序的期间Ton2的期间内电流Ic超过阈值Ith时，在紧接其后的断开期间Toff的期间内，逻辑电路90将程序从单侧控制程序切换为双侧控制程序。另外，也可以使阈值Ith具有迟滞(hysteresis)特性。
在双侧控制程序中，逻辑电路90以如下方式对各个部件进行控制。
开关S1：导通
开关S2：导通
开关S3：断开
开关S4：断开
PMOS53、54：导通
NMOS73、74：导通
由于开关S1、S2为导通，因此在双侧控制程序的期间，控制放大器92的驱动信号VP1被输入至PMOS51的栅极与PMOS52的栅极。此外，由于开关S3、S4为断开，因此在双侧控制程序的期间，PMOS51、52根据驱动信号VP1而进行开关。此外，由于PMOS53、54为导通，因此在双侧控制程序的期间，栅极导通配线58与栅极导通配线59被短路。此外，由于NMOS73、74为导通，因此在双侧控制程序的期间，栅极断开配线78与栅极断开配线79被短路。此外，逻辑电路90向NMOS71的栅极与NMOS72的栅极施加将PWM信号VP0反转而得到的信号VP2。
即使各个部件以如上所述的方式而被控制，在断开期间Toff2的期间，电流Ic也不会流通。即，由于在断开期间Toff2的期间，PMOS51、52处于断开且NMOS71、72处于导通，因此IGBT18的栅极电位Vg18与IGBT20的栅极电位Vg20均被维持为电位Vee。因此，在断开期间Toff的期间，IGBT18、20均被维持为断开状态，从而电流Ic不会流通。
当在紧接断开期间Toff2之后的接通定时tn3，驱动信号VP1从Voff2降低至Von2时，PMOS51、52均导通。此外，由于在接通定时tn3，NMOS71、72的栅极电位降低，因此NMOS71、72断开。在PMOS51导通并且NMOS71断开时，栅极电流从配线56起经由PMOS51与栅极导通配线58而朝向IGBT18的栅极流通。因此，IGBT18的栅极被充电，从而栅极电位Vg18从电位Vee上升至电位Von。即，IGBT18导通。此外，在PMOS52导通并且NMOS72断开时，栅极电流从配线57起经由PMOS52与栅极导通配线59而朝向IGBT20的栅极流通。因此，IGBT20的栅极被充电，从而栅极电位Vg20从电位Vee上升至电位Von。即，IGBT20导通。如此，在双侧控制程序的导通期间Ton3，IGBT18、20均导通。因此，在导通期间Ton3的期间，电流Ic流通。
之后，当关断定时tf3到来时，PMOS51、52断开并且NMOS71、72导通。在PMOS51断开并且NMOS71导通时，栅极电流从IGBT18的栅极起经由栅极断开配线78与NMOS71而朝向配线76流通。因此，IGBT18的栅极被放电，从而栅极电位Vg18从电位Von降低至电位Vee。即，IGBT18断开。此外，当PMOS52断开并且NMOS72导通时，栅极电流从IGBT20的栅极起经由栅极断开配线79与NMOS72而朝向配线77流通。因此，IGBT20的栅极被放电，从而栅极电位Vg20从电位Von降低至电位Vee。即，IGBT20断开。如此，在断开期间Toff3，IGBT18、20均成为断开状态。因此，在断开期间Toff3的期间，电流Ic不流通。
在双侧控制程序中，通过使导通期间Ton与断开期间Toff反复，从而使IGBT18与IGBT20大致同时地反复导通与断开。
以下对开关电路16的关断损耗的抑制效果进行说明。在IGBT18、20断开时，产生关断损耗。在电流Ic较小的情况下，关断损耗与关断的IGBT的尺寸之间显现出相关关系。即，关断的IGBT的尺寸越小则关断损耗越小。在电流Ic较大的情况下，这样的相关关系几乎不显现。认为上述相关关系如上述那样根据电流Ic而发生变化是因为以下的理由。关断损耗是由于在即将关断之前存在于IGBT的半导体基板中的载流子(电子与空穴)在关断时从半导体基板被排出而产生的。电流Ic越大，则在电流Ic流通的期间内存在于半导体基板中的电子的数量越多。另一方面，无论电流Ic大还是小，只要电流Ic流通，那么空穴便以饱和状态存在于半导体基板中。即，在电流Ic流通时存在于半导体基板中的空穴的数量与电流Ic无关而为大致固定。因此，在电流Ic较小的情况下，关断损耗主要由于空穴的影响而产生。如上所述，由于在半导体基板的流通有电流Ic的区域中空穴以饱和状态而存在，因此此时的空穴的数量与IGBT的尺寸(即，半导体基板中的流通有电流Ic的区域的面积)大致成比例。因此，在电流Ic较小的情况下，关断损耗与关断的IGBT的尺寸之间显现出相关关系。另一方面，在电流Ic较大的情况下，由于存在于半导体基板中的电子的数量较多，因此关断损耗主要由于电子的影响而产生。因此，在电流Ic较大的情况下，关断损耗与关断的IGBT的尺寸之间几乎不存在相关关系。
如上所述，开关电路16在电流Ic较小的情况下，在导通期间Ton中，不使IGBT20导通而仅使IGBT18导通。即，预先在关断定时tf之前将IGBT20断开，并在关断定时tf使IGBT18断开。因此，在关断定时tf(例如，图4的关断定时tf1)，IGBT18单独断开。在IGBT18单独断开的情况下，半导体基板100中的断开的区域的尺寸(即，图3的IGBT18的区域的面积)较小，因此关断损耗变小。此外，在电流Ic较小的情况下，即使在导通期间Ton中电流Ic仅流通于IGBT18中，也不会对IGBT18施加多么高的负荷。如此，在电流Ic较小的情况下，通过在关断定时tf使IGBT18单独断开，从而能够防止对IGBT18施加过大的负荷的情况，并且能够减少关断损耗。
此外，如上所述，开关电路16在电流Ic较大的情况下，在导通期间Ton中，使IGBT18与IGBT20双方导通。即，在接通定时tn使IGBT18与IGBT20双方导通，并且在关断定时使IGBT18与IGBT20双方断开。因此，流通于连接配线13中的电流Ic分散地流通于IGBT18与IGBT20中。如此，在电流Ic较大的情况下，通过使电流Ic分散地流通于IGBT18与IGBT20中，从而能够防止对IGBT18与IGBT20施加较高的负荷的情况。此外，在关断定时tf(例如，图4的关断定时tf3)，IGBT18与IGBT20均断开。在该情况下，半导体基板100中的断开的区域的尺寸成为图3的IGBT18的面积与IGBT20的面积的合计面积。即，在该情况下，断开的区域的尺寸较大。然而，在电流Ic较大的情况下，关断的IGBT的尺寸与关断损耗之间几乎不存在相关关系。因此，即使如上述那样使IGBT18与IGBT20同时断开，与仅使任意一方断开的情况相比，关断损耗也不会变大。如此，在电流Ic较大的情况下，通过在导通期间Ton中使IGBT18、20均导通，从而能够在不使关断损耗增大的条件下降低IGBT18、20的负荷。
此外，从上述的说明可明确，在该开关电路16中，IGBT18的通电时间(即，导通的时间)长于IGBT20的通电时间。此外，如图3所示，在半导体基板100的中央部形成有IGBT20，在IGBT20的周围形成有IGBT18。被形成在外周侧的IGBT18与被形成在中央部处的IGBT20相比散热性能较高。如此，通过将散热性能较高的IGBT18的通电时间设为较长，从而能够理想地抑制半导体基板100的温度上升。
此外，在实施例1的开关电路16中，在双侧控制程序中使IGBT18、20均导通时，在PMOS53、54已导通的状态下使PMOS51、52导通。即，在使栅极导通配线58与栅极导通配线59短路的状态下，使PMOS51、52导通。通过如上述那样预先使栅极导通配线58、59短路，从而能够使IGBT18、20的导通定时大致同时，并且能够使在导通期间Ton的期间内流通于IGBT18、20中的电流Ic的电流密度大致相同。由此，能够获得IGBT18、20的负荷的分散效果。以下，详细地进行说明。
首先，对不使栅极导通配线58与栅极导通配线59短路的情况下的问题点进行说明。PMOS51与PMOS52具有基于制造误差等而产生的特性的波动。例如，在PMOS51与PMOS52之间，存在栅极阈值、导通电阻不同的情况。一般情况下，MOS的栅极阈值与导通电阻的误差较大。当栅极阈值存在差时，即使想要使PMOS51、52同时导通，它们的导通定时也会产生偏差。因此，在IGBT18与IGBT20之间，栅极电流开始流通的定时会产生差。此外，当在PMOS51与PMOS52之间，导通电阻存在差时，在PMOS51与PMOS52之间，电流的大小将会产生差。即，在IGBT18与IGBT20之间，栅极电流的大小产生差。如此，当在IGBT18与IGBT20之间，栅极电流开始流通的定时、栅极电流的大小存在差时，在IGBT18与IGBT20之间，栅极的充电速度将会产生差。其结果为，IGBT18与IGBT20导通的定时会产生差。当一方的IGBT与另一方的IGBT相比率先导通时，在率先导通的IGBT中瞬间地流通有较高的电流，从而对率先导通的IGBT施加较高的负荷。此外，在如实施例1那样对栅极电位Vg18、Vg20进行反馈控制的情况下，在导通期间Ton的期间内被控制为固定值的栅极电位Vg18、Vg20(即，图4的Von)也会产生基于PMOS51、52的特性的差而产生的差。因此，在导通期间Ton的期间内流通于IGBT18、20中的电流Ic的电流密度会产生差。在该情况下，也会对一方的IGBT施加较高的负荷。
与此相对，在实施例1的开关电路16中，在使栅极导通配线58与栅极导通配线59短路之后使PMOS51、52导通。当预先使栅极导通配线58与栅极导通配线59短路时，即使PMOS51、52的导通定时、电流产生差，电流也会以经由PMOS53、54而在栅极导通配线58与栅极导通配线59之间相互补偿的方式而流通。因此，IGBT18、20的导通定时不会产生差。例如，在PMOS51与PMOS52相比率先导通的情况下，流过PMOS51的电流的一部分对IGBT18的栅极进行充电，并且该栅极电流的剩余部分经由PMOS53、54而对IGBT20的栅极进行充电。此外，在流过PMOS51的电流大于流过PMOS52的电流的情况下，流过PMOS51的电流的一部分对IGBT18的栅极进行充电，并且该栅极电流的剩余部分经由PMOS53、54而对IGBT20的栅极进行充电。如此，由于流过PMOS51、52的电流相互补偿，因此能够使IGBT18的栅极电位Vg18与IGBT20的栅极电位Vg20大致相同地增加。因此，能够使IGBT18、20大致同时地导通。此外，能够将导通期间中的栅极电位Vg18、Vg20设为大致相同的电位，从而在IGBT18与IGBT20之间，电流密度不易产生差。因此，根据实施例1的结构，能够防止负荷偏向于一方的IGBT的情况，从而能够获得负荷分散效果。
此外，在双侧控制程序中使IGBT18、20同时断开的情况下，也能够通过使NMOS73、74导通而使栅极断开配线78与栅极断开配线79短路，从而获得负荷分散效果。即，如果不使栅极断开配线78与栅极断开配线79短路，则在使IGBT18、20断开时，IGBT18、20的断开定时会因NMOS71、72的特性的差而产生差。当一方的IGBT率先断开时，电流将偏向流通于另一方的尚未断开的IGBT中，从而使该IGBT的负荷变高。与此相对，在实施例1的开关电路16中，通过在栅极断开配线78与栅极断开配线79处于短路的状态下使NMOS71与NMOS72导通，从而能够使IGBT18、20大致同时地断开。因此，在使IGBT18、20同时断开的情况下，也能够获得负荷分散效果。
实施例2的开关电路具有与图2所示的实施例1的开关电路相同的结构。实施例2的开关电路在电流Ic较大的情况下，以与实施例1相同的方式实施双侧控制程序。即，在电流Ic较大的情况下，在导通期间Ton中使IGBT18与IGBT20双方导通，并且在断开期间Toff中使IGBT18与IGBT20双方断开。实施例2的开关电路的在电流Ic较小的情况下的控制方法与实施例1的控制方法不同。
实施例2的开关电路在电流Ic较小的情况下，如图5所示那样实施单侧控制程序。即，逻辑电路90在电流Ic较小的情况下，以使仅IGBT18导通的导通期间Ton18与仅IGBT20导通的导通期间Ton20交替地出现的方式而对IGBT18、20进行控制。更详细而言，以导通期间Ton18、断开期间Toff、导通期间Ton20、断开期间Toff按照该顺序反复出现的方式而实施控制。在断开期间Toff中，IGBT18与IGBT20均断开。例如，在图5的定时t1，逻辑电路90判断为，在定时t1紧前的导通期间Ton20中电流Ic小于阈值Ith。如此，在接下来的导通期间Ton18中，逻辑电路90将IGBT18设为导通状态并且将IGBT20维持在断开状态。由于在该导通期间Ton18中电流Ic未上升至阈值Ith，因此在定时t2，逻辑电路90判断为，在定时t2紧前的导通期间Ton18中电流Ic小于阈值Ith。如此，在接下来的导通期间Ton20中，逻辑电路90将IGBT20设为导通状态并且将IGBT18维持在断开状态。如此，逻辑电路90使IGBT18、20中的不为在上一次的导通期间Ton中导通的IGBT的IGBT在接下来的导通期间Ton中导通。因此，在电流Ic较小的期间，IGBT18与IGBT20交替地导通。如此，通过使IGBT18与IGBT20交替地导通，从而能够使在半导体基板100中产生的热量分散。由此，能够抑制半导体基板100的温度上升。此外，即使采用这样的结构，在电流Ic较小的情况下，也由于在关断定时tf，IGBT18或IGBT20单独关断，因此能够减少关断损耗。
另外，在图5的单侧控制程序中，使IGBT18单独导通、断开的处理以与实施例1相同的方式而被实施。在图5的单侧控制程序中，使IGBT20单独导通的处理通过在PMOS51、53、54断开的状态下使PMOS52导通而被实施。在图5的单侧控制程序中，使IGBT20单独断开的处理通过在NMOS71处于导通状态并且NMOS73、74处于断开的状态下使NMOS72导通而被实施。
另外，由图5可明确，在实施例2中，在导通期间Ton20中，栅极电位Vg20高于栅极电位Vg18。即，栅极导通配线59的电位高于栅极导通配线58的电位。然而，由于PMOS53、54断开并且PMOS53的寄生二极管53a阻止从栅极导通配线59朝向栅极导通配线58的电流，因此电流不会从栅极导通配线59朝向栅极导通配线58流通。如此，由于PMOS53、54以寄生二极管53a、54a反向串联连接的方式而被连接，从而不仅在栅极导通配线58的电位较高的情况下，在栅极导通配线59的电位较高的情况下，也能够防止漏电流。
此外，当在导通期间Ton20中栅极电位Vg20高于栅极电位Vg18时，栅极断开配线79的电位高于栅极断开配线78的电位。然而，由于NMOS73、74断开并且NMOS73的寄生二极管73a阻止从栅极断开配线79朝向栅极断开配线78的电流，因此电流不会从栅极断开配线79朝向栅极断开配线78流通。如此，由于NMOS73、74以寄生二极管73a、74a反向串联连接的方式而被连接，从而不仅在栅极断开配线78的电位较高的情况下，在栅极断开配线79的电位较高的情况下，也能够防止漏电流。
实施例3的开关电路具有与图2所示的实施例1的开关电路相同的结构。实施例3的开关电路在电流Ic较大的情况下，以与实施例1相同的方式实施双侧控制程序。实施例3的开关电路的在电流Ic较小的情况下的控制方法与实施例1的控制方法不同。
实施例3的开关电路在电流Ic较小的情况下，实施图6所示的单侧控制程序。逻辑电路90即使在电流Ic较小的情况下，也在接通定时tn使IGBT18与IGBT20双方导通。并且，在关断定时tf紧前的定时tc，使IGBT20断开。之后，逻辑电路90将IGBT20维持在断开状态直至接下来的接通定时tn为止(即，过了关断定时tf为止)。因此，在关断定时tf，IGBT18单独断开。例如，在图6的定时t3，逻辑电路90判断为，在定时t3紧前的导通期间Ton中电流Ic小于阈值Ith。于是，在接下来的接通定时tn，逻辑电路90使IGBT18与IGBT20均导通。并且，在关断定时tf之前的定时tc，使IGBT20断开。IGBT20被维持在断开状态直至过了关断定时tf为止。在定时tc，不使IGBT18断开而维持在导通状态。在之后的关断定时tf，使IGBT18断开。因此，在关断定时tf，IGBT18单独断开。如此，在实施例3中，在电流Ic较小的情况下，虽然在导通期间Ton的一部分中使IGBT18、20均导通，但使IGBT20与IGBT18相比率先断开。
另外，在图6的单侧控制程序的接通定时tn，使IGBT18、20同时导通的处理以与双侧控制程序的接通定时tn相同的方式而被实施。在图6的单侧控制程序的关断定时tf，使IGBT18单独断开的处理以与实施例1的单侧控制程序相同的方式而被实施。此外，在图6的单侧控制程序的定时tc，使IGBT20单独断开的处理通过在NMOS71、73、74处于断开的状态下使NMOS72导通而被实施。
在上述的控制中，在定时tc，IGBT20断开，IGBT18被维持在导通状态。即使IGBT20断开，也由于IGBT18是导通的，因此IGBT20的集电极与发射极之间的电压被维持在较低的电压。因此，在IGBT20断开时，不会产生关断损耗。此外，在关断定时tf，在IGBT18断开时，由于IGBT18断开，从而IGBT18的集电极与发射极之间的电压上升。因此，在关断定时tf，会产生关断损耗。然而，在关断定时tf，由于IGBT18单独断开，因此关断损耗较小。因此，在实施例3的开关电路中，也能够减少关断损耗。此外，在如上述那样电流Ic较小的情况下，也通过在导通期间Ton的一部分中使电流Ic分散在IGBT18、20中，从而能够进一步降低IGBT18、20的负荷。由此，能够抑制半导体基板100的温度上升。
另外，在上述的实施例3中，在断开期间Toff中的定时(例如，定时t3)，逻辑电路90实施与电流Ic相关的判断。然而，在实施例3中，也可以在导通期间Ton中的定时(例如，定时t4(即，使IGBT20断开的定时tc之前的定时))实施与电流Ic相关的判断。在该情况下，能够基于定时t4的时间点的电流Ic来实施判断。
此外，在上述的实施例3中，从IGBT20断开的定时tc到IGBT18断开的关断定时tf之间的延迟时间优选为，半导体基板100的IGBT20的区域中的载流子消失所需的充足的时间。另一方面，为了使对控制的影响最小化，上述的延迟时间优选为导通期间Ton的10％以下。
此外，在上述的实施例3中，在接通定时tn，使IGBT18与IGBT20同时导通。然而，IGBT20导通的定时也可以迟于接通定时tn。
实施例4的开关电路具有与图2所示的实施例1的开关电路相同的结构。实施例4的开关电路在电流Ic较大的情况下，以与实施例1相同的方式实施双侧控制程序。实施例4的开关电路的在电流Ic较小的情况下的控制方法与实施例1的控制方法不同。
实施例4的在电流Ic较小的情况下的控制方法为，将实施例2的控制方法与实施例3的控制方法组合而得到的方法。在实施例4中，在电流Ic较小的情况下，实施图7所示的单侧控制程序。在图7中，以导通期间Ton18、断开期间Toff、导通期间Ton20、断开期间Toff按照该顺序反复地出现的方式而实施控制。在接通定时tn，IGBT18与IGBT20均导通。在导通期间Ton18的前半部分，IGBT18与IGBT20导通。在导通期间Ton18的中途的定时tc1，IGBT20断开。IGBT18在接下来的关断定时tf断开。在断开期间Toff中，IGBT18与IGBT20断开。在接下来的接通定时tn，IGBT18与IGBT20均导通。在导通期间Ton20的前半部分，IGBT18与IGBT20导通。在导通期间Ton20的中途的定时tc2，IGBT18断开。IGBT20在接下来的关断定时tf断开。根据这样的结构，由于IGBT18的通电时间较长的导通期间Ton18与IGBT20的通电时间较长的导通期间Ton20交替地出现，因此能够使在半导体基板100中产生的热量分散。
在上述的实施例1～4中的任意一个实施例中，在使IGBT18与IGBT20同时导通时，通过PMOS53、54而使栅极导通配线58与栅极导通配线59短路。因此，能够使IGBT18与IGBT20大致同时地导通。此外，在上述的实施例1～4中的任意一个实施例中，在使IGBT18与IGBT20同时断开时，通过NMOS73、74而使栅极断开配线78与栅极断开配线79短路。因此，能够使IGBT18与IGBT20大致同时地断开。因此，能够获得负荷分散效果。此外，在上述的实施例1～4中的任意一个实施例中，在使IGBT18与IGBT20中的一方导通时，PMOS53、54断开。因此，可防止在栅极导通配线58与栅极导通配线59之间流通漏电流的情况。此外，在上述的实施例3、4中的任意一个实施例中，在从IGBT18与IGBT20双方处于导通的状态起使其中的一方断开时，PMOS53、54断开。因此，可抑制在栅极断开配线78与栅极断开配线79之间流通漏电流的情况。
在图8所示的实施例5的开关电路中，栅极断开电路70的结构与图2不同。实施例5的开关电路的其他结构与图2相同。
在实施例5中，栅极断开电路70通过单一的NMOS102而被构成。NMOS102的源极与被施加有基准电位Vee的配线104连接。NMOS102的漏极与端子40e连接。端子40e经由二极管106、栅极电阻62以及栅极电阻32而与IGBT18的栅极连接。二极管106的阴极与端子40e连接，二极管106的阳极与栅极电阻62连接。此外，端子40e经由二极管108、栅极电阻64以及栅极电阻34而与IGBT20的栅极连接。二极管108的阴极与端子40e连接，二极管108的阳极与栅极电阻64连接。在实施例5中，将连接NMOS71的漏极与IGBT18的栅极的配线称为栅极断开配线78，并且将连接NMOS71的漏极与IGBT20的栅极的配线称为栅极断开配线79。NMOS102的栅极与逻辑电路90连接。从逻辑电路90向NMOS102的栅极输入使PWM信号反转而得到的信号VP2。
实施例5的开关电路能够执行上述的图4、5所示的动作(与实施例1、2相同的动作)。在实施例5的开关电路中，以如下方式进行动作。在双侧控制程序的导通期间Ton中，NMOS102被维持为断开。因此，IGBT18、20的栅极从电位Vee切断，并且与上述的实施例1～4相同地，IGBT18、20的栅极通过栅极导通电路50而被充电。因此，IGBT18、20均导通。在双侧控制程序的断开期间Toff中，NMOS102被导通并且PMOS51、52被断开。因此，IGBT18、20的栅极与电位Vee连接，从而IGBT18、20的栅极被放电。因此，IGBT18、20均断开。在单侧控制程序中，PMOS53、54被维持为断开。此外，在单侧控制程序的导通期间Ton中，NMOS102被维持为断开。此外，在单侧控制程序的导通期间Ton中，PMOS51、52中的一方被导通而另一方被断开。例如，在使IGBT18导通的情况下，PMOS51被导通而PMOS52被断开。在该情况下，IGBT18的栅极通过NMOS102的断开而从电位Vee切断，并且通过PMOS51的导通而被充电。即，IGBT18导通。此外，在该情况下，虽然IGBT20的栅极通过NMOS102的断开而从电位Vee切断，但还通过PMOS52、53、54的断开而从电位Vcc切断。因此，IGBT20的栅极被维持在紧前的断开期间中的电位Vee。因此，IGBT20在导通期间Ton中被维持为断开。在单侧控制程序的断开期间Toff中，NMOS102被导通而PMOS51、52被断开。因此，IGBT18、20的栅极与电位Vee连接，从而IGBT18、20均断开。如此，根据实施例5的开关电路，也能够在双侧控制程序中使IGBT18、20双方进行开关，并且能够在单侧控制程序中使IGBT18、20中的一方进行开关。
此外，在实施例5的开关电路中，也能够通过利用PMOS53、54而使栅极导通配线58与栅极导通配线59短路，从而抑制导通定时上的IGBT18、20的负荷的偏倚。此外，在实施例5的开关电路中，由于通过单一的NMOS102而使IGBT18、20断开，因此能够抑制IGBT18、20的断开定时的偏差。即，能够抑制断开定时上的IGBT18、20的负荷的偏倚。因此，在实施例5的开关电路中也能够获得负荷分散效果。
在图9所示的实施例6的开关电路中，通过单一的PMOS54而使栅极导通配线58与栅极导通配线59连接。此外，在实施例6的开关电路中，通过单一的NMOS74而使栅极断开配线78与栅极断开配线79连接。实施例6的开关电路的其他结构与图2相同。
实施例6的开关电路能够实施图4、图6所示的控制。由图4、6可明确，在图4、6的单侧控制程序中，不会出现栅极电位Vg18低于栅极电位Vg20的情况。即，不会出现栅极导通配线58的电位低于栅极导通配线59的电位的情况。因此，如图9所示，通过具备寄生二极管54a的单一的PMOS54，从而能够抑制栅极导通配线58与栅极导通配线59之间的漏电流，其中，所述寄生二极管54a阻止从栅极导通配线58朝向栅极导通配线59的电流。
此外，由于如上所述那样不会出现栅极电位Vg18低于栅极电位Vg20的情况，因此不会出现栅极断开配线78的电位低于栅极断开配线79的电位的情况。因此，如图9所示，通过具备寄生二极管74a的单一的NMOS74，从而能够抑制栅极断开配线78与栅极断开配线79之间的漏电流，其中，所述寄生二极管74a阻止从栅极断开配线78朝向栅极断开配线79的电流。
如上文所说明的那样，在单侧控制程序中不更换负荷变大的IGBT的情况下，能够实现电路结构的单一化。
图10所示的实施例7的开关电路具有npn型的双极性晶体管112、114。实施例7的开关电路的其他结构与图2相同。
在实施例7的开关电路中，PMOS51的漏极经由双极性晶体管112而与IGBT18的栅极连接。更详细而言，PMOS51的漏极与双极性晶体管112的基极连接。双极性晶体管112的集电极与被施加有电位Vcc的配线116连接。双极性晶体管112的发射极经由栅极电阻32而与IGBT18的栅极连接。双极性晶体管112的基极与发射极通过电阻120而被连接。另外，双极性晶体管112为被设置在栅极控制IC40的外部的分立部件。
在实施例7的开关电路中，PMOS52的漏极经由双极性晶体管114而与IGBT20的栅极连接。更详细而言，PMOS52的漏极与双极性晶体管114的基极连接。双极性晶体管114的集电极与被施加有电位Vcc的配线118连接。双极性晶体管114的发射极经由栅极电阻34而与IGBT20的栅极连接。双极性晶体管114的基极与发射极通过电阻122而被连接。另外，双极性晶体管114为被配置在栅极控制IC40的外部的分立部件。
在实施例7的开关电路中，当PMOS51导通时，双极性晶体管112的基极电位上升，从而双极性晶体管112导通。其结果为，栅极电流从配线116起经由双极性晶体管112与栅极电阻32而向IGBT18的栅极流通。由此，IGBT18导通。
此外，在实施例7的开关电路中，当PMOS52导通时，双极性晶体管114的基极电位上升，从而双极性晶体管114导通。其结果为，栅极电流从配线118起经由双极性晶体管114与栅极电阻34而向IGBT20的栅极流通。由此，IGBT20导通。
如上文所说明的那样，在实施例7中，通过PMOS51、52导通，从而双极性晶体管112、114导通，由此IGBT18、20导通。由于双极性晶体管112、114为分立部件，因此能够流通较高的电流。因此，即使在IGBT18、20的栅极电容较大的情况下，也能够高速地对IGBT18、20的栅极进行充电。即，能够利用被形成在栅极控制IC40内的电流容量较小的PMOS51、52，而高速地对栅极电容较大的IGBT18、20的栅极进行充电。即，通过作为通用产品的栅极控制IC40，既能够直接对IGBT的栅极进行充电，也能够经由双极性晶体管而间接地对IGBT的栅极进行充电。根据这样的电路结构，能够进一步提高栅极控制IC40的通用性。此外，根据与上述的实施例1相同的理由，在双侧控制程序中使PMOS51与PMOS52导通时，PMOS51的漏极电位与PMOS52的漏极电位几乎不产生差。即，双极性晶体管112的基极电位与双极性晶体管114的基极电位几乎不产生差。而且，双极性晶体管的通电时的基极与发射极之间的电压几乎不会产生波动。即，在双侧控制程序的导通期间中，双极性晶体管112的基极与发射极之间的电压同双极性晶体管114的基极与发射极之间的电压大致相等。因此，在双侧控制程序中使PMOS51与PMOS52导通时，IGBT18的栅极电位与IGBT20的栅极电位之间几乎不会产生差。因此，在实施例7的开关电路中，也能够使IGBT18与IGBT20大致同时地导通。因此，在实施例7的开关电路中也能够获得负荷分散效果。
此外，上述的实施例1～7中的开关电路根据紧前的导通期间Ton中的电流Ic是否大于阈值Ith而对第二控制程序与第一控制程序进行切换。然而，也可以采用如下方式，即，基于紧前的导通期间Ton的电流Ic而对接下来的导通期间Ton的电流Ic的预测值进行计算，并基于该预测值而对第二控制程序与第一控制程序进行切换。
此外，在上述的实施例1～7中，PMOS51～54以及NMOS71～74被形成在栅极控制IC40内。然而，其中的一部分或全部也可以为被设置在栅极控制IC40的外部的部件。在该情况下，能够在被设置在外部的部件中流通较高的电流。
此外，在上述的实施例1～7中，一个控制放大器92向PMOS51与PMOS52施加信号VP1。然而，也可以独立设置针对PMOS51的控制放大器与针对PMOS52的控制放大器。在该情况下，在使PMOS51、52导通时，存在针对PMOS51的信号VP1与针对PMOS52的信号VP1产生偏差的情况，从而存在PMOS51与PMOS52的导通定时产生偏差的情况。然而，在这样的情况下，也能够通过PMOS53、54导通来抑制IGBT18、20的导通定时的偏差。
此外，在上述的实施例1～7中，一个控制放大器92对两个PMOS51、52进行控制。然而，也可以采用如下方式，即，如图11所示，分别设置用于对PMOS51进行控制的控制放大器92a和用于对PMOS52进行控制的控制放大器92b。
此外，在上述的实施例1～7中，虽然控制放大器92对IGBT的栅极电位与栅极电流双方进行测量，但也可以仅对任意一方进行测量。
以下对各个实施例的结构要素与权利要求的结构要素之间的关系进行说明。图2、8～10的栅极导通电路50为权利要求的控制电路的一个示例。在该情况下，PMOS51为权利要求的第一开关元件的一个示例，PMOS52为权利要求的第二开关元件的一个示例，电位Vcc为权利要求的基准电位的一个示例，PMOS53、54为权利要求的第三开关元件的一个示例。此外，在该情况下，PMOS51的漏极为权利要求的第一主电极的一个示例，PMOS51的源极为权利要求的第二主电极的一个示例，PMOS52的漏极为权利要求的第三主电极的一个示例，PMOS52的源极为权利要求的第四主电极的一个示例。而且，在该情况下，双侧控制程序的接通定时tn为，权利要求的“在使栅极电流同时流通于所述第一IGBT与所述第二IGBT中时”的一个示例，单侧控制程序的接通定时tn为，权利要求的“在使栅极电流流通于所述第一对象IGBT中且不使栅极电流流通于所述第二对象IGBT中时”的一个示例。此外，图2、9、10的栅极断开电路70也为权利要求的控制电路的一个示例。在该情况下，NMOS71为权利要求的第一开关元件的一个示例，NMOS72为权利要求的第二开关元件的一个示例，电位Vee为权利要求的基准电位的一个示例，NMOS73、74为权利要求的第三开关元件的一个示例。此外，在该情况下，NMOS71的源极为权利要求的第一主电极的一个示例，NMOS71的漏极为权利要求的第二主电极的一个示例，NMOS72的源极为权利要求的第三主电极的一个示例，NMOS72的漏极为权利要求的第四主电极的一个示例。而且，在该情况下，双侧控制程序的关断定时tf为，权利要求的“在使栅极电流同时流通于所述第一IGBT与所述第二IGBT中时”的一个示例，单侧控制程序的关断定时tf为，权利要求的“在使栅极电流流通于所述第一对象IGBT中且不使栅极电流流通于所述第二对象IGBT中时”的一个示例。实施例的信号VP0、VP1、VP2为权利要求的表示接通定时与关断定时的信号的一个示例。实施例中的双侧控制程序为权利要求的第一控制程序的一个示例。实施例中的单侧控制程序为权利要求的第二控制程序的一个示例。图4、图6的单侧控制程序为始终将第二IGBT作为第二对象IGBT的结构的一个示例。图5、7的单侧控制程序为将第一IGBT与第二IGBT交替地作为第二对象IGBT的结构的一个示例。此外，图10的双极性晶体管112为权利要求的第一双极性晶体管的一个示例，双极性晶体管114为权利要求的第二双极性晶体管的一个示例。在该情况下，双极性晶体管112的集电极为权利要求的第五主电极的一个示例，双极性晶体管112的发射极为权利要求的第六主电极的一个示例，双极性晶体管114的集电极为权利要求的第七主电极的一个示例，双极性晶体管114的发射极为权利要求的第八主电极的一个示例。
以下对本说明书所公开的技术要素进行列述。另外，以下的各个技术要素为分别独立且有用的技术要素。
在本说明书所公开的一个示例的结构中，所述控制电路为对所述第一IGBT与所述第二IGBT的栅极进行充电的电路，并且在对所述第一IGBT的栅极进行充电时，对所述第一IGBT的栅极电位进行检测并进行控制，在对所述第二IGBT的栅极进行充电时，对所述第二IGBT的栅极电位进行检测并进行控制。
在该结构中，在使第一IGBT以及第二IGBT导通时，对各个IGBT的栅极电位进行检测并进行控制。在这样的结构中存在如下情况，即，由于第一开关元件与第二开关元件的特性的差异，在第一IGBT与第二IGBT之间，导通时的栅极电位会产生差。在如上述那样栅极电位产生差时，流通于第一IGBT中的电流与流通于第二IGBT中的电流会产生不均衡，从而单方的IGBT的负荷变大。与此相对，通过第三开关元件而对第一开关元件的第二主电极与第二开关元件的第四主电极进行连接，从而能够缩小第一IGBT的栅极电位与第二IGBT的栅极电位的差。由此，能够抑制流通于第一IGBT中的电流与流通于第二IGBT中的电流的不均衡。
在本说明书所公开的一个示例的结构中，开关电路还具有第一双极性晶体管与第二双极性晶体管。第一双极性晶体管具备与所述第二主电极连接的基极、与所述基准电位连接的第五主电极以及与所述第一IGBT的栅极连接的第六主电极。第二双极性晶体管具备与所述第四主电极连接的基极、与所述基准电位连接的第七主电极以及与所述第二IGBT的栅极连接的第八主电极。所述第一开关元件、所述第二开关元件以及所述第三开关元件被组装到IC中。所述第一双极性晶体管以及所述第二双极性晶体管被设置在所述IC的外部。
在该结构中，第二主电极经由第一双极性晶体管而与第一IGBT的栅极连接。此外，第四主电极经由第二双极性晶体管而与第二IGBT的栅极连接。在双极性晶体管的基极与主电极之间产生的电压降几乎不产生波动。此外，在对第一IGBT与第二IGBT的栅极同时进行充电的情况下，由于第三开关元件导通，因此在第二主电极与第四主电极之间几乎不产生电位差。因此，在对第一IGBT与第二IGBT的栅极同时进行充电的情况下，在第一IGBT与第二IGBT之间，栅极电位不易产生差。因此，根据该结构，能够防止第一IGBT与第二IGBT的开关定时的偏差。此外，第一开关元件、第二开关元件以及第三开关元件优选为被组装到IC内以具有通用性。然而，当将这些开关元件组装到IC内时，这些开关元件尺寸变小，从而无法使较高的电流流通于这些开关元件中。因此，当IGBT的栅极电容较大时，难以直接从IC对IGBT的栅极进行充电。与此相对，如上所述，只要经由双极性晶体管而将被组装到IC中的开关元件与IGBT的栅极连接，便能够理想地对第一IGBT以及第二IGBT进行控制。
在本说明书公开的一个示例的结构中，将所述第一IGBT与所述第二IGBT交替地设为所述第二对象IGBT。所述第三开关元件具备如下的结构，即，将具有阻止从所述第二主电极朝向所述第四主电极的电流的寄生二极管的开关元件和具有阻止从所述第四主电极朝向所述第二主电极的电流的寄生二极管的开关元件串联连接的结构。
根据该结构，能够在使第一IGBT导通且使第二IGBT断开的情况以及使第一IGBT断开且使第二IGBT导通的情况中的任意一种情况下，均防止在第三开关元件的寄生二极管中流通漏电流的情况。
在本说明书所公开的一个示例的结构中，将所述第二IGBT设为所述第二对象IGBT。所述第三开关元件为具有阻止从所述第二主电极朝向所述第四主电极的电流的寄生二极管的开关元件。
在该结构中，由于第二IGBT始终为第二对象IGBT，因此不存在第二IGBT导通且第一IGBT断开的状态。即，在通常的使用状态下，不会出现第二开关元件的第四主电极与第一开关元件的第二主电极相比而为高电位的情况。因此，即使第三开关元件不具有阻止从第四主电极朝向第二主电极的电流的寄生二极管，也不存在问题。此外，根据该结构，能够使第三开关元件简化。
虽然以上对实施方式进行了详细说明，但这些只不过是示例，并不对权利要求书进行限定。在权利要求书所记载的技术中，包括对上文所例示的具体例进行了各种改变、变更的技术。在本说明书或附图中所说明的技术要素通过单独或各种组合的方式来发挥技术上的有用性，并不被限定于申请时权利要求所记载的组合。此外，在本说明书或附图中所例示的技术为同时达到多个目的的技术，并且实现其中一个目的本身便具有技术上的有用性。

Claims (6)

1.一种开关电路，包括：
第一绝缘栅双极性晶体管(18)；
第二绝缘栅双极性晶体管(20)；
配线(13)，其插入有所述第一绝缘栅双极性晶体管与所述第二绝缘栅双极性晶体管的并联电路；以及
控制电路(40)，其被构成为通过对所述第一绝缘栅双极性晶体管和所述第二绝缘栅双极性晶体管的栅极电流进行控制从而使所述第一绝缘栅双极性晶体管和所述第二绝缘栅双极性晶体管进行开关，其中，
所述控制电路包括：
第一开关元件(51)，其具备第一主电极和第二主电极，并且对所述第一主电极与所述第二主电极之间的电流进行控制，所述第一主电极与基准电位连接，所述第一开关元件被构成为根据所述第二主电极的电位而对所述第一绝缘栅双极性晶体管的栅极电流进行控制；
第二开关元件(52)，其具备第三主电极和第四主电极，并且对所述第三主电极与所述第四主电极之间的电流进行控制，所述第三主电极与基准电位连接，所述第二开关元件被构成为能够根据所述第四主电极的电位而对所述第二绝缘栅双极性晶体管的栅极电流进行控制；以及
第三开关元件(53、54)，其被连接在所述第二主电极与所述第四主电极之间，
所述控制电路被构成为，
当流过所述配线的电流大于阈值时，在接通定时使所述第一绝缘栅双极性晶体管与所述第二绝缘栅双极性晶体管双方导通，在关断定时使所述第一绝缘栅双极性晶体管与所述第二绝缘栅双极性晶体管双方断开，
当流过所述配线的电流小于所述阈值时，在所述接通定时使作为所述第一绝缘栅双极性晶体管与所述第二绝缘栅双极性晶体管中的一方的第一对象绝缘栅双极性晶体管导通，在所述关断定时使所述第一对象绝缘栅双极性晶体管断开，并在所述关断定时之前使作为所述第一绝缘栅双极性晶体管与所述第二绝缘栅双极性晶体管中的另一方的第二对象绝缘栅双极性晶体管断开，
在使栅极电流同时流通于所述第一绝缘栅双极性晶体管与所述第二绝缘栅双极性晶体管中时，在所述第三开关元件导通的状态下使所述第一开关元件与所述第二开关元件导通，并且
在使栅极电流流通于所述第一对象绝缘栅双极性晶体管中且不使栅极电流流通于所述第二对象绝缘栅双极性晶体管中时，在所述第三开关元件断开的状态下使所述第一开关元件与所述第二开关元件中的对所述第一对象绝缘栅双极性晶体管进行控制的开关元件导通。
2.如权利要求1所述的开关电路，其中，
所述控制电路被构成为，
对所述第一绝缘栅双极性晶体管与所述第二绝缘栅双极性晶体管的栅极进行充电，
在对所述第一绝缘栅双极性晶体管的栅极电位进行检测的同时对所述第一绝缘栅双极性晶体管的栅极进行充电，并且
在对所述第二绝缘栅双极性晶体管的栅极电位进行检测的同时对所述第二绝缘栅双极性晶体管的栅极进行充电。
3.如权利要求1或2所述的开关电路，其中，
所述开关电路还具有：
第一双极性晶体管(112)，其具备与所述第二主电极连接的基极、与所述基准电位连接的第五主电极以及与所述第一绝缘栅双极性晶体管的栅极连接的第六主电极；以及
第二双极性晶体管(114)，其具备与所述第四主电极连接的基极、与所述基准电位连接的第七主电极以及与所述第二绝缘栅双极性晶体管的栅极连接的第八主电极，其中，
所述第一开关元件、所述第二开关元件以及所述第三开关元件被组装到所述控制电路内，
所述第一双极性晶体管以及所述第二双极性晶体管被设置在所述控制电路外。
4.如权利要求1至3中任意一项所述的开关电路，其中，
所述控制电路被构成为，以使所述第一绝缘栅双极性晶体管与所述第二绝缘栅双极性晶体管交替地成为所述第二对象绝缘栅双极性晶体管的方式进行控制，
所述第三开关元件具备：第四开关元件(54)，其具有对从所述第二主电极朝向所述第四主电极的电流进行阻止的第一寄生二极管(54a)；以及第五开关元件(53)，其具有对从所述第四主电极朝向所述第二主电极的电流进行阻止的第二寄生二极管(53b)，并且所述第五开关元件与所述第四开关元件串联连接。
5.如权利要求1至3中任意一项所述的开关电路，其中，
所述控制电路被构成为，以使所述第二绝缘栅双极性晶体管成为所述第二对象绝缘栅双极性晶体管的方式进行控制，
所述第三开关元件为具有对从所述第二主电极朝向所述第四主电极的电流进行阻止的第一寄生二极管(54a)的第四开关元件(54)。
6.一种开关电路(16)，包括：
第一绝缘栅双极性晶体管(18)；
第二绝缘栅双极性晶体管(20)；
配线(13)，其插入有所述第一绝缘栅双极性晶体管与所述第二绝缘栅双极性晶体管的并联电路；以及
控制电路(40)，
所述控制电路包括：
第一栅极电压控制电路(51)，其与所述第一绝缘栅双极性晶体管的栅电极连接，并被构成为对所述第一绝缘栅双极性晶体管的栅极电压进行控制；
第二栅极电压控制电路(52)，其与所述第二绝缘栅双极性晶体管的栅电极连接，并被构成为对所述第二绝缘栅双极性晶体管的栅极电压进行控制；以及
短路控制电路(53、54)，其被构成为对所述第一绝缘栅双极性晶体管与所述第二绝缘栅双极性晶体管之间进行连接或切断，其中，
所述控制电路被构成为，
当流过所述配线的电流大于阈值时，在接通定时使所述第一绝缘栅双极性晶体管与所述第二绝缘栅双极性晶体管双方导通，在关断定时使所述第一绝缘栅双极性晶体管与所述第二绝缘栅双极性晶体管双方断开，
当流过所述配线的电流小于阈值时，在接通定时不使所述第二绝缘栅双极性晶体管导通而使所述第一绝缘栅双极性晶体管导通，在所述关断定时使所述第一绝缘栅双极性晶体管断开，
当使所述第一绝缘栅双极性晶体管与所述第二绝缘栅双极性晶体管双方导通时，所述短路控制电路使所述第一栅极电压控制电路与所述第二栅极电压控制电路之间成为连接的状态，
当不使所述第二绝缘栅双极性晶体管导通而使所述第一绝缘栅双极性晶体管导通时，所述短路控制电路使所述第一栅极电压控制电路与所述第二栅极电压控制电路之间成为切断的状态。
CN201611012386.3A 2015-11-20 2016-11-17 开关电路 Expired - Fee Related CN106921283B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-227860 2015-11-20
JP2015227860A JP6319276B2 (ja) 2015-11-20 2015-11-20 スイッチング回路

Publications (2)

Publication Number Publication Date
CN106921283A true CN106921283A (zh) 2017-07-04
CN106921283B CN106921283B (zh) 2019-02-26

Family

ID=58693728

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611012386.3A Expired - Fee Related CN106921283B (zh) 2015-11-20 2016-11-17 开关电路

Country Status (7)

Country Link
US (1) US9692405B2 (zh)
JP (1) JP6319276B2 (zh)
KR (1) KR101810794B1 (zh)
CN (1) CN106921283B (zh)
BR (1) BR102016026324B1 (zh)
DE (1) DE102016121854A1 (zh)
RU (1) RU2645729C1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110784098A (zh) * 2018-07-30 2020-02-11 株式会社电装 电力转换器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6669638B2 (ja) * 2016-11-29 2020-03-18 トヨタ自動車株式会社 スイッチング回路
JP7052598B2 (ja) * 2018-06-27 2022-04-12 株式会社デンソー スイッチの駆動回路
JP7119872B2 (ja) * 2018-10-09 2022-08-17 株式会社デンソー スイッチの駆動回路
FR3094853B1 (fr) * 2019-04-05 2022-03-11 St Microelectronics Rousset Circuit de commande de transistors
CN113054974A (zh) * 2021-03-30 2021-06-29 展讯通信（上海）有限公司 电源测试开关电路及其驱动方法和电源测试开关系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590933A (ja) * 1991-07-15 1993-04-09 Fuji Electric Co Ltd 複合形スイツチ回路
CN101860208A (zh) * 2009-01-30 2010-10-13 三美电机株式会社 Dc-dc转换器以及开关控制电路
CN102739211A (zh) * 2012-06-26 2012-10-17 中国科学院电工研究所 一种igbt驱动推挽电路
CN102769375A (zh) * 2011-05-02 2012-11-07 三菱电机株式会社 具有并联连接的多个开关元件的功率用半导体装置
CN103633820A (zh) * 2013-11-28 2014-03-12 电子科技大学 一种igbt并联均流电路
WO2014116867A1 (en) * 2013-01-28 2014-07-31 Qualcomm Incorporated Dynamic switch scaling for switched-mode power converters

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU1810994C (ru) * 1991-01-08 1993-04-23 Рязанское конструкторское бюро "Глобус" Транзисторный ключ
JP3580025B2 (ja) * 1996-02-20 2004-10-20 富士電機デバイステクノロジー株式会社 並列接続・可制御半導体素子の電流バランス回路
JP4770064B2 (ja) * 2001-06-05 2011-09-07 富士電機株式会社 Ｉｐｍ回路
JP2004096829A (ja) * 2002-08-29 2004-03-25 Fuji Electric Holdings Co Ltd 並列接続された電圧駆動型半導体素子の制御装置
JP4120329B2 (ja) 2002-09-19 2008-07-16 富士電機デバイステクノロジー株式会社 電圧駆動型半導体素子のゲート駆動装置
JP4069022B2 (ja) 2003-06-12 2008-03-26 三菱電機株式会社 電力用半導体装置
JP2007074771A (ja) * 2005-09-05 2007-03-22 Nissan Motor Co Ltd 電圧駆動型スイッチング回路、多相インバータ装置、および、電圧駆動型スイッチング制御方法
US20080007236A1 (en) * 2006-07-06 2008-01-10 Alan Elbanhawy Power converter with segmented power module
EP2442433B1 (en) * 2010-07-30 2014-01-15 Toyota Jidosha Kabushiki Kaisha Drive device for driving voltage-driven element
JP5741605B2 (ja) * 2013-02-04 2015-07-01 株式会社デンソー 電子装置
JP2016135070A (ja) * 2015-01-22 2016-07-25 株式会社デンソー 制御装置
JP6172175B2 (ja) 2015-02-09 2017-08-02 トヨタ自動車株式会社 スイッチング回路及び半導体装置
JP6528575B2 (ja) * 2015-07-17 2019-06-12 富士電機株式会社 半導体スイッチング装置
US9912279B2 (en) * 2015-07-27 2018-03-06 Hamilton Sundstrand Corporation Circuit with current sharing alternately switched parallel transistors

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590933A (ja) * 1991-07-15 1993-04-09 Fuji Electric Co Ltd 複合形スイツチ回路
CN101860208A (zh) * 2009-01-30 2010-10-13 三美电机株式会社 Dc-dc转换器以及开关控制电路
CN102769375A (zh) * 2011-05-02 2012-11-07 三菱电机株式会社 具有并联连接的多个开关元件的功率用半导体装置
CN102739211A (zh) * 2012-06-26 2012-10-17 中国科学院电工研究所 一种igbt驱动推挽电路
WO2014116867A1 (en) * 2013-01-28 2014-07-31 Qualcomm Incorporated Dynamic switch scaling for switched-mode power converters
CN103633820A (zh) * 2013-11-28 2014-03-12 电子科技大学 一种igbt并联均流电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110784098A (zh) * 2018-07-30 2020-02-11 株式会社电装 电力转换器
CN110784098B (zh) * 2018-07-30 2023-08-18 株式会社电装 电力转换器

Also Published As

Publication number Publication date
JP2017099099A (ja) 2017-06-01
US9692405B2 (en) 2017-06-27
BR102016026324A2 (pt) 2017-05-30
DE102016121854A1 (de) 2017-05-24
JP6319276B2 (ja) 2018-05-09
US20170149426A1 (en) 2017-05-25
BR102016026324B1 (pt) 2022-10-25
CN106921283B (zh) 2019-02-26
KR101810794B1 (ko) 2017-12-19
KR20170059414A (ko) 2017-05-30
RU2645729C1 (ru) 2018-02-28

Similar Documents

Publication Publication Date Title
CN106921283A (zh) 开关电路
CN105871363A (zh) 开关电路及半导体装置
CN110024290B (zh) 用于基于GaN晶体管的功率转换器的自举电容器过电压管理电路
CN102882510B (zh) 死区时间可调的驱动电路
CN103684382B (zh) 具有路径充放电路的射频切换器
CN105897229A (zh) 用于使功率半导体开关接通的控制电路和控制方法
DE102016110035B4 (de) Elektrische Baugruppe, die eine bipolare Schaltvorrichtung und einen selbstleitenden Transistor mit breiter Bandlücke umfasst, und eine elektrische Baugruppe, die eine bipolare Schaltvorrichtung und einen selbstleitenden Junction-Feldeffekttransistor umfasst, der einen Halbleiterbereich aus Siliziumcarbid umfasst
CN106605300A (zh) 半导体装置
US10651723B1 (en) Method for static gate clamping in multi-output gate driver systems
CN105515429B (zh) 智能功率模块和空调器
CA2847045A1 (en) High-power converter including low-power transistors connected in parallel
US12003191B2 (en) Control for a multi-level inverter
CN101483426B (zh) 输出驱动电路
DE102016121990B4 (de) Schaltschaltung
CN113541658A (zh) 通信系统、栅极驱动器系统和用于栅极驱动器通信的方法
CN111900967A (zh) 一种igbt驱动互锁电路及igbt电路
KR20070086662A (ko) 램프 선택부를 구비한 가스 방전 램프 구동 회로
CN213027793U (zh) Igbt模块、图腾柱开关模块、开关电路及功率模块
Zhu et al. A new IGBT control and drive circuit for high-power full-bridge inverter for electrostatic precipitators
CN108832830A (zh) 一种功率并联的均流电路
CN110192344A (zh) 用于驱控双极可开关功率半导体器件的控制装置、半导体模块和方法
CN212572369U (zh) 一种米勒钳位保护电路、驱动电路、芯片及智能igbt模块
CN111711342A (zh) 源极独立的igbt模块、图腾柱开关模块及其应用
CN212115154U (zh) 一种用于驱动igbt双桥臂的输入pwm互锁电路
CN107809234A (zh) 高端电源开关控制电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190226