CN106972847B - 开关电路 - Google Patents

开关电路 Download PDF

Info

Publication number
CN106972847B
CN106972847B CN201611007846.3A CN201611007846A CN106972847B CN 106972847 B CN106972847 B CN 106972847B CN 201611007846 A CN201611007846 A CN 201611007846A CN 106972847 B CN106972847 B CN 106972847B
Authority
CN
China
Prior art keywords
igbt
gate
potential
switch
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611007846.3A
Other languages
English (en)
Other versions
CN106972847A (zh
Inventor
罗炯竣
利行健
安保正治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN106972847A publication Critical patent/CN106972847A/zh
Application granted granted Critical
Publication of CN106972847B publication Critical patent/CN106972847B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

一种开关电路，包括：配线，第一IGBT(18)和第二IGBT(20)的并联电路插入其中；以及栅极控制电路。所述栅极控制电路(40)具有第一开关元件(51、171)，其配置为根据第二主电极的电位来控制所述第一IGBT的栅极电位；以及第二开关元件(52、172)，其配置为根据第四主电极的电位来控制所述第二IGBT的栅极电位。所述控制装置的输出端子通过第一开关(S1)连接到所述第一开关元件并且通过第二开关(S2)连接到所述第二开关元件。在当切换所述第一IGBT和所述第二IGBT两者时所述第一开关和所述第二开关都导通的状态下，所述控制装置(90、92)将控制信号施加到所述输出端子(92a)。

Description

开关电路
技术领域
本发明涉及一种开关电路。
背景技术
公开号为2004-112916(JP 2004-112916A)的日本专利申请公开了一种使用多个IGBT(绝缘栅双极型晶体管)的开关电路。根据这种IGBT，可以切换大电流。
发明内容
在使用IGBT的开关电路中，IGBT中产生的关断损耗会引起问题。众所周知，IGBT的切换速率随着栅极电阻的减小而增大。因此，如果切换速率增大，也就是说，如果栅极电阻减小，则关断损耗会降低。然而，发明人已经证实，在流入IGBT的电流小的情况下，切换速率和关断损耗之间的关系是不成立的。即，已经证实，在低电流时很难通过减小栅极电阻来降低IGBT的关断损耗。因此，在本说明书中，提供了一种用于在低电流时降低IGBT的关断损耗的新技术。
发明人已经证实，在流入IGBT的电流小的情况下，存在IGBT的尺寸越小关断损耗越小的关系，如果流入IGBT的电流增大，IGBT的尺寸和关断损耗之间的关系消除。在本说明书公开的技术中，使用该现象来降低IGBT的关断损耗。
根据本发明的方案的开关电路包括：第一IGBT；第二IGBT；配线，其配置为并联连接所述第一IGBT和所述第二IGBT；以及栅极控制电路，其配置为通过控制所述第一IGBT的栅极电位和所述第二IGBT的栅极电位来切换所述第一IGBT和所述第二IGBT，其中所述栅极控制电路包括：第一开关元件，其包括第一主电极、第二主电极和第一控制电极，所述第一开关元件配置为根据所述第一控制电极的电位来切换所述第一主电极和所述第二主电极的开关状态，所述第一主电极的电位高于所述第一IGBT的栅极阈值，并且所述第一开关元件配置为根据所述第二主电极的电位来控制所述第一IGBT的栅极电位；第二开关元件，其包括第三主电极、第四主电极和第二控制电极，所述第二开关元件配置为根据所述第二控制电极的电位来切换所述第三主电极和所述第四主电极的开关状态，所述第三主电极的电位高于所述第二IGBT的栅极阈值，并且所述第二开关元件配置为根据所述第四主电极的电位来控制所述第二IGBT的栅极电位；第一开关，其连接到所述第一控制电极；第二开关，其连接到所述第二控制电极；以及控制装置，其具有输出端子，所述输出端子通过所述第一开关连接到所述第一控制电极并且通过所述第二开关连接到所述第二控制电极，所述控制装置配置为对所述输出端子施加用于切换所述第一开关元件和所述第二开关元件的控制信号，所述栅极控制电路配置为当所述配线中流动的电流大于阈值时执行第一控制过程，所述第一控制过程执行为以便在导通正时使所述第一IGBT和所述第二IGBT两者都导通，且在关断正时使所述第一IGBT和所述第二IGBT两者都关断，所述栅极控制电路配置为当所述配线中流动的所述电流小于所述阈值时执行第二控制过程，所述第二控制过程执行为以便在所述导通正时使第一目标IGBT导通，在所述关断正时使第一目标IGBT关断，并且在所述关断正时之前使第二目标IGBT关断，所述第一目标IGBT为所述第一IGBT和所述第二IGBT中的一个，所述第二目标IGBT为所述第一IGBT和所述第二IGBT中的另一个，所述栅极控制电路配置为在当切换所述第一IGBT和所述第二IGBT两者时所述第一开关和所述第二开关都导通期间，将所述控制信号施加到所述输出端子，并且所述栅极控制电路配置为在当切换所述第一目标IGBT且未切换所述第二目标IGBT时所述第一开关和所述第二开关之中用于控制所述第一目标IGBT的开关导通且所述第一开关和所述第二开关之中用于控制所述第二目标IGBT的开关关断期间，将所述控制信号施加到所述输出端子。
第一开关元件的第二主电极可以与第一IGBT的栅极导电，或者可以通过另一元件连接到第一IGBT的栅极。也就是说，如果可以根据第二主电极的电位来控制第一IGBT的栅极电位，则第二主电极可以用任何形态连接到第一IGBT的栅极。第二开关元件的第四主电极可以与第二IGBT的栅极导通，或者可以通过另一元件连接到第二IGBT的栅极。也就是说，如果可以根据第四主电极的电位来控制第二IGBT的栅极电位，则第四主电极可以用任何形态连接到第二IGBT的栅极。
“用于控制第一目标IGBT的开关”是第一开关和第二开关中的一个，并且是连接到用于控制第一目标IGBT的栅极电位的开关元件(第一开关元件和第二开关元件之一)的栅极的开关。“用于控制第二目标IGBT的开关”是第一开关和第二开关中的一个，并且是连接到用于控制第二目标IGBT的栅极电位的开关元件(第一开关元件和第二开关元件之一)的栅极的开关。
由于第二目标IGBT在关断正时之前关断，在第二控制过程期间，可能会引起第二目标IBGT未导通的情况，或者可能会引起第二目标IGBT和第一目标IGBT一起导通，然后第二目标IGBT先于第一目标IGBT关断的情况。可能会引起第一IGBT和第二IGBT中的一个固定为第二目标IGBT，而第一IGBT和第二IGBT中的另一个固定为第一目标IGBT的情况，或者可能会引起第一IGBT为第二目标IGBT的时段和第二IGBT为第二目标IGBT的时段交替出现的情况。
控制装置可以基于在进行判定时或在进行判定之前的时点配线的电流来进行是执行第一控制过程还是执行第二控制过程的判定。可以根据配线中流动的电流是否大于阈值来执行判定，或者可以根据基于配线中流动的电流计算出的预定值是否大于阈值来执行判定。例如，可以计算出在进行判定之前的时点配线中流动的电流的预测值，并根据该预测值是否大于阈值来执行判定。
在本开关电路中，配线中流动的电流由并联电路切换，在该并联电路中第一IGBT和第二IGBT并联连接。开关电路基于配线中流动的电流来执行第一控制过程和第二控制过程。
当配线中流动的电流大时，执行第一控制过程。在第一控制过程中，从导通正时到关断正时，第一IGBT和第二IGBT导通。因此，电流在第一IGBT和第二IGBT二者中均流动。在配线中流动的电流大的情况下，执行第一控制过程，由此电流可以以分散的方式在第一IGBT和第二IGBT中流动。如此，可以降低第一IGBT和第二IGBT的负载。在关断正时，第一IGBT和第二IGBT关断。在该情况下，由于将要关断的IGBT的尺寸变为第一IGBT和第二IGBT的总尺寸，因此将要关断的IGBT的尺寸大。然而，在第一控制过程中，由于在配线(即第一IGBT和第二IGBT)中流动的电流大，因此将要关断的IGBT的尺寸与关断损耗之间几乎没有对应关系。相应地，以该方式，即使第一IGBT和第二IGBT关断，也不会产生大的关断损耗。
当在配线中流动的电流小时，执行第二控制过程。在第二控制过程中，第二目标IGBT在关断正时之前关断。相应地，在关断正时，在第二目标IGBT已经关断的状态下，第一目标IGBT关断。在该情况下，由于将要关断的IGBT的尺寸为第一目标IGBT的尺寸，因此将要关断的IGBT的尺寸小于在第一控制过程中的将要关断的IGBT的尺寸。在第二控制过程中，由于配线中流动的电流小，在第二目标IGBT关断的状态下第一目标IGBT关断(也就是，将要关断的IGBT的尺寸减小)，由此能够降低关断损耗。在第二控制过程中，第二目标IGBT至少在关断正时的前一刻关断，并且第一目标IGBT导通。因此，电流不在第二目标IGBT中流动而在第一目标IGBT中流动。然而，由于配线中流动的电流小，以该方式，即使电流在第一目标IGBT中不均匀地流动，也不会对第一目标IGBT施加过度负载。
以该方式，根据本开关电路，可以在大电流时减小每个IGBT的负载的同时，在小电流时降低关断损耗。
第一开关元件控制第一IGBT的栅极电位，且第二开关元件控制第二IGBT的栅极电位。在第二控制过程中，有必要单独地控制第一开关元件和第二开关元件。为了单独地控制第一开关元件和第二开关元件，考虑单独地设置用于第一开关元件的控制装置和用于第二开关元件的控制装置的情况。然而，以该方式，如果单独地设置控制装置，当第一开关元件和第二开关元件在第一控制过程的导通正时一起导通时，施加给各个控制装置的控制信号(即，用于第一开关元件的控制信号和用于第二开关元件的控制信号)之间可能会出现差异。因此，在第一开关元件和第二开关元件的导通正时之间出现偏差，且在第一IGBT和第二IGBT的导通正时之间也出现偏差。然后，高电流不均匀地流动在先导通的IGBT中，且高负载施加于该IGBT。
相反地，在本说明书公开的开关电路中，控制装置的一个输出端子连接到第一开关元件的第一控制端子和第二开关元件的第二控制端子。第一开关设置在输出端子和第一控制端子之间，且第二开关设置在输出端子和第二控制端子之间。
在当切换第一IGBT和第二IGBT两者时第一开关和第二开关都导通的状态下,控制装置将控制信号施加到输出端子。为此，将相同的控制信号输入到第一开关元件的第一控制端子和第二开关元件的第二控制端子。因此，第一开关元件和第二开关元件基本上能够同时导通，且第一IGBT和第二IGBT基本上同时导通。也就是说，能够防止第一IGBT和第二IGBT的导通正时之间的偏差。因此，可以防止电流在IGBT中不均匀地流动。
在第二控制过程中，存在第一目标IGBT切换但第二目标IGBT未切换的情况。在当第一目标IGBT切换但第二目标IGBT未切换时用于控制第一目标IGBT的开关导通但用于控制第二目标IGBT的开关关断的状态下，控制装置将控制信号施加到输出端子。根据该配置，可以只切换第一目标IGBT而不切换第二目标IGBT。
在上述方案中，开关电路可以进一步包括第一电阻器和第二电阻器，第一电阻器和第二电阻器串联连接在第一IGBT的栅极和第二IGBT的栅极之间，且控制装置在第一IGBT和第二IGBT两者都导通时基于第一电阻器和第二电阻器之间的配线的电位来控制控制信号的电位。
在上述方案中，第一开关元件和第二开关元件可以是NPN双极型晶体管。
在上述方案中，开关电路可以进一步包括具有连接到第一IGBT的栅极的阳极的第一二极管、具有连接到第二IGBT的栅极的阳极的第二二极管，以及包括第五主电极、第六主电极和第三控制电极的第三开关元件，所述第三开关元件配置为根据第三控制电极的电位来切换第五主电极和第六主电极的开关状态，第五主电极连接到第一二极管的阴极和第二二极管的阴极，并且第六主电极的电位低于第一IGBT的栅极阈值和第二IGBT的栅极阈值。
附图说明
本发明的示例性实施例的特征、优点和技术以及工业意义将在下文参考附图被描述，其中相似的标号表示相似的元件，其中：
图1为逆变器电路10的电路图；
图2为例1的开关电路16的电路图；
图3为包括IGBT 18、20的半导体基板100的俯视图；
图4为示出了例1的单侧控制过程和双侧控制过程中每个值随时间变化的图；
图5为例2的栅极电位测量电路的电路图；
图6为例3的栅极电位测量电路的电路图；
图7为示出了例4的单侧控制过程中的每个值随时间变化的图；
图8为示出了例5的单侧控制过程和双侧控制过程中每个值随时间变化的图；
图9为示出了例6的单侧控制过程中的每个值随时间变化的图；
图10为例7的开关电路的电路图；
图11为例8的开关电路的电路图；
图12为例8的栅极电位测量电路的电路图；以及
图13为例9的开关电路的电路图。
具体实施方式
图1所示的逆变器电路10将AC电流供应给用于车辆行驶的电机98。逆变器电路10具有高电位配线12和低电位配线14。高电位配线12和低电位配线14连接到DC电源(未示出)。高电位VH施加到高电位配线12，且低电位VL施加到低电位配线14。三个串联电路15并联连接在高电位配线12和低电位配线14之间。每个串联电路15具有连接在高电位配线12和低电位配线14之间的连接配线13，以及设置在连接配线13上的两个开关电路16。两个开关电路16串联连接在高电位配线12和低电位配线14之间。输出配线22a到22c连接到两个串联连接的开关电路16之间的连接配线13上。输出配线22a到22c的另一个端子连接到电机98。逆变器电路10通过切换各个开关电路16将三相AC电流供应给电机98。
图2示出例1的开关电路16的内部电路。图2示出了一个开关电路16的配置，而各个开关电路16具有相同的配置。如图2所示，开关电路16具有IGBT 18和IGBT 20。IGBT 18和IGBT 20相互并联连接。即，IGBT 18的集电极连接到IGBT 20的集电极，且IGBT 18的发射极连接到IGBT 20的发射极。IGBT 18和IGBT 20的并联电路设置在连接配线13上。二极管22反向并联连接到IGBT 18。即，二极管22的阳极连接到IGBT 18的发射极。二极管22的阴极连接到IGBT 18的集电极。二极管24反向并联连接到IGBT 20。二极管24的阳极连接到IGBT 20的发射极。二极管24的阴极连接到IGBT 20的集电极。
IGBT 18和IGBT 20可以形成在不同的半导体基板上，或可以形成在同一半导体基板上。在IGBT 18和IGBT 20形成在同一半导体基板上的情况下，可以使用图3所示的配置。如图3所示，IGBT 18和IGBT 20形成在一个半导体基板100上。当在俯视图中观察半导体基板100的顶面时，IGBT 20形成在包括半导体基板100的中心100a的范围内，且IGBT 18形成在IGBT 20的周边。IGBT 18的发射极和IGBT 20的发射极连接到共同的发射极电极。IGBT18的集电极和IGBT 20的集电极连接到共同的集电极电极。IGBT 18的栅极电极和IGBT 20的栅极电极彼此分离。因此，IGBT 18的栅极电位可以控制为不同于IGBT 20的栅极电位的电位。即，IGBT 18的栅极电位和IGBT 20的栅极电位可以单独地被控制。图3是一示例，而且在IGBT 18和IGBT 20形成在同一半导体基板上的情况下，可以使用不同于图3的配置。
开关电路16具有栅极电阻器32、34、62、64和栅极控制IC 40。栅极电阻器32具有连接到IGBT 18的栅极的一端，和连接到栅极控制IC 40的端子40a的另一端。栅极电阻器34具有连接到IGBT 20的栅极的一端，和连接到栅极控制IC 40的端子40b的另一端。栅极电阻器62具有通过栅极电阻器32连接到IGBT 18的栅极的一端，和连接到栅极控制IC 40的端子40c的另一端。栅极电阻器64具有通过栅极电阻器34连接到IGBT 20的栅极的一端，和连接到栅极控制IC 40的端子40d的另一端。
栅极控制IC 40控制IGBT 18的栅极电位Vg18和IGBT 20的栅极电位Vg20。栅极控制IC 40具有逻辑电路90、控制放大器92、栅极导通电路50，和栅极关断电路70。
PWM信号VP0从外部输入到逻辑电路90。如图4所示，PWM信号VP0为在高电位Von1和低电位Voff1之间转变的脉冲信号。PWM信号VP0的占空比根据电机98的操作状态而变化。具有与PWM信号VP0相同波形的信号VPa从逻辑电路90发送到控制放大器92。
在连接配线13中流动的电流Ic的值输入到逻辑电路90。IGBT 18的集电极电流可以从IGBT 18的检测电极(未示出)(用于检测集电极电流的电极)的电位来测得。IGBT 20的集电极电流可以从IGBT 20的检测电极(未示出)的电位来测得。在连接配线13中流动的电流Ic通过将IGBT 18的集电极电流和IGBT 20的集电极电流相加来测得。电流Ic可以用不同的方法测量。逻辑电路90根据连接配线13中流动的电流Ic来发送信号给栅极导通电路50和栅极关断电路70。
具有与PWM信号VP0相同波形的信号VPa从逻辑电路90输入到控制放大器92。虽然没有示出，但开关电路16包括测量IGBT 18的栅极电位和栅极电流的电路，以及测量IGBT20的栅极电位和栅极电流的电路。IGBT 18的栅极电位和栅极电流的值以及IGBT 20的栅极电位和栅极电流的值都输入到控制放大器92。控制放大器92具有输出端子92a。控制放大器92基于PWM信号VPa以及IGBT 18、20的栅极电位和栅极电流而输出驱动信号VP1给输出端子92a。如图4所示，驱动信号VP1为在低电位Von2和高电位Voff2之间转变的脉冲信号。驱动信号VP1是通过使PWM信号VP0(即信号VPa)反相而得到的脉冲信号。控制放大器92基于IGBT18、20的栅极电位和栅极电流来控制驱动信号VP1的低电位Von2的大小。
栅极导通电路50具有PMOS 51、52和开关S1到S4。
PMOS 51的源极连接到被施加基准电位Vcc的配线56。基准电位Vcc为高于IGBT18、20中的每个的栅极阈值的电位。PMOS 51的漏极连接到端子40a。即，PMOS 51的漏极通过栅极电阻器32连接到IGBT 18的栅极。在下文中，连接PMOS 51的漏极和IGBT 18的栅极的配线被称作栅极导通配线58。PMOS 51的栅极通过开关S1连接到控制放大器92的输出端子92a。在开关S1导通的状态下，被控制放大器92施加到输出端子92a上的驱动信号VP1输入到PMOS 51的栅极。开关S3连接在PMOS 51的栅极和源极之间。如果开关S3导通，PMOS 51保持在关断状态。
PMOS 52的源极连接到被施加基准电位Vcc的配线57。PMOS 52的漏极连接到端子40b。即，PMOS 52的漏极通过栅极电阻器34连接到IGBT 20的栅极。在下文中，连接PMOS 52的漏极和IGBT 20的栅极的配线被称作栅极导通配线59。PMOS 52的栅极通过开关S2连接到控制放大器92的输出端子92a。在开关S2导通的状态下，被控制放大器92施加到输出端子92a上的驱动信号VP1输入到PMOS 52的栅极。开关S4连接在PMOS 52的栅极和源极之间。如果开关S4导通，PMOS 52保持在关断状态。
开关S1到S4由逻辑电路90控制。
栅极关断电路70具有NMOS 71、72。
NMOS 71的源极连接到被施加基准电位Vee的配线76。基准电位Vee为基本等于IGBT 18、20中的每个的发射极电位的电位。NMOS 71的漏极连接到端子40c。即，NMOS 71的漏极通过栅极电阻器62、32连接到IGBT 18的栅极。在下文中，连接NMOS 71的漏极和IGBT18的栅极的配线被称作栅极关断配线78。NMOS 71的栅极连接到逻辑电路90。
NMOS 72的源极连接到被施加基准电位Vee的配线77。NMOS 72的漏极连接到端子40d。即，NMOS 72的漏极通过栅极电阻器64、34连接到IGBT 20的栅极。在下文中，连接NMOS72的漏极和IGBT 20的栅极的配线被称作栅极关断配线79。NMOS 72的栅极连接到逻辑电路90。
接下来，将对开关电路16的操作进行说明。如图4所示，输入到逻辑电路90的PWM信号VP0在高电位Von1和低电位Voff1之间转变。高电位Von1是意指开关电路16进入导通状态的信号，且低电位Voff1是意指开关电路16进入关断状态的信号。因此，PWM信号VP0由低电位Voff1转变为高电位Von1所处的正时为导通正时tn，在该导通正时tn处，开关电路16导通。PWM信号VP0由高电位Von1转变为低电位Voff1所处的正时为关断正时tf，在该关断正时tf处，开关电路16关断。在下文中，PWM信号VP0处于高电位Von1的时段被称为导通时段Ton，且PWM信号VP0处于低电位Voff1的时段被称为关断时段Toff。
逻辑电路90根据电流Ic执行用于只切换IGBT 18的单侧控制过程和用于切换IGBT18和IGBT 20两者的双侧控制过程。在图4的关断正时tf2之前的时段内，由于电流Ic低，逻辑电路90执行单侧控制过程。在关断正时tf2之后的时段内，由于电流Ic高，逻辑电路90执行双侧控制过程。在下文中，单侧控制过程和双侧控制过程的细节将被描述。
在单侧控制过程中，逻辑电路90控制各单元如下。开关S1：导通，开关S2：关断，开关S3：关断，开关S4：导通，NMOS 72：导通。
由于开关S2保持关断且开关S4保持导通，所以PMOS 52在单侧控制过程期间保持关断。由于NMOS 72保持关断，所以电位Vee(低于IGBT 20的栅极阈值的电位)在单侧控制过程期间施加到IGBT 20的栅极。因此，IGBT 20保持关断。由于开关S1保持导通，所以控制放大器92的驱动信号VP1在单侧控制过程期间输入到PMOS 51的栅极。由于开关S3保持关断，所以PMOS 51在单侧控制过程期间根据驱动信号VP1进行切换。在单侧控制过程期间，逻辑电路90将通过对PWM信号VP0进行反相得到的信号VP2施加到NMOS 71的栅极。
如果各单元被如上所述控制，在图4的第一导通正时tn1处，PMOS 51导通且NMOS71关断。然后，栅极电流从配线56通过PMOS 51和栅极导通配线58流向IGBT 18的栅极。为此，IGBT 18的栅极充电，且栅极电位Vg18从电位Vee增大到电位Von。电位Von为低于电位Vcc但高于IGBT 18、20中的每个的栅极阈值的电位。PMOS 51的栅极电位(即驱动信号的VP1的电位Von2)基于IGBT 18的栅极电位Vg18由反馈控制进行控制，由此IGBT 18的栅极电位Vg18被准确地控制到电位Von。由于电位Von高于IGBT 18的栅极阈值，所以IGBT 18导通。因此，在导通时段Ton1，电流Ic流动。在导通时段Ton1，电流Ic逐渐增大。
此后，如果关断正时tf1到来，PMOS 51关断且NMOS 71导通。然后，栅极电流从IGBT18的栅极通过栅极关断配线78和NMOS 71流向配线76。因此，IGBT 18的栅极放电，且栅极电位Vg18从电位Von减小到电位Vee。由于电位Vee低于IGBT 18的栅极阈值，所以IGBT 18关断。因此，在关断时段Toff1电流Ic不流动。
在单侧控制过程中，导通时段Ton和关断时段Toff反复进行，由此IGBT18反复地导通和关断。即，单侧控制过程中，在IGBT 20保持关断状态的状态下，IGBT 18反复地导通和关断。
逻辑电路90不断地监视电流Ic。如果电流Ic在执行单侧控制过程所处的时段Ton2中超过阈值Ith，则紧随其后的关断时段Toff中，逻辑电路90从单侧控制过程切换到双侧控制过程。阈值Ith可能会具有滞后特性。
在双侧控制过程中，逻辑电路90控制各单元如下。开关S1：导通，开关S2：导通，开关S3：关断，开关S4：关断。
由于开关S1、S2导通，在双侧控制过程期间，控制放大器92的驱动信号VP1输入到PMOS 51的栅极和PMOS 52的栅极。由于开关S3、S4关断，在双侧控制过程期间，PMOS 51、52根据驱动信号VP1来切换。逻辑电路90将通过对PWM信号VP0进行反相得到的信号VP2施加到NMOS 71的栅极和NMOS 72的栅极。
即使各单元被如上所述控制，在关断时段Toff2期间，电流Ic也不流动。即，在关断时段Toff2期间，由于PMOS 51、52关断且NMOS 71、72导通，IGBT 18的栅极电位Vg18和IGBT20的栅极电位Vg20一起保持到电位Vee。因此，在关断时段Toff2期间，IGBT 18、20一起保持关断状态，所以电流Ic不流动。
在紧随关断时段Toff2之后的导通正时tn3处，如果驱动信号VP1从Voff2下降到Von2，PMOS 51、52一起导通。在导通正时tn3处，由于NMOS 71、72的栅极电位下降，所以NMOS71、72关断。如果PMOS 51导通而NMOS 71关断，栅极电流从配线56通过PMOS 51和栅极导通配线58流向IGBT 18的栅极。因此，IGBT 18的栅极充电，且栅极电位Vg18从电位Vee增加到电位Von。即，IGBT 18导通。如果PMOS 52导通但NMOS 72关断，则栅极电流从配线57通过PMOS 52和栅极导通配线59流向IGBT 20的栅极。因此，IGBT 20的栅极充电，且栅极电位Vg20从电位Vee增加到电位Von。即，IGBT 20导通。这样，在双侧控制过程的导通时段Ton3中，IGBT 18、20一起导通。因此，在导通时段Ton3，电流Ic流动。
此后，如果关断正时tf3到来，PMOS 51、52关断且NMOS 71、72导通。如果PMOS 51关断而NMOS 71导通，栅极电流从IGBT 18的栅极通过栅极关断配线78和NMOS 71流向配线76。因此，IGBT 18的栅极放电，且栅极电位Vg18从电位Von降低到电位Vee。即，IGBT 18关断。如果PMOS 52关断但NMOS 72导通，栅极电流从IGBT 20的栅极通过栅极关断配线79和NMOS 72流向配线77。因此，IGBT 20的栅极放电，且栅极电位Vg20从电位Von降低到电位Vee。即，IGBT 20关断。这样，在关断时段Toff3，IGBT 18、20一起进入关断状态。因此，在关断时段Toff3电流Ic不流动。
在双侧控制过程中，导通时段Ton和关断时段Toff反复进行，由此IGBT 18和IGBT20基本上同时反复地导通和关断。
抑制开关电路16的关断损耗的效果将在下文描述。当IGBT 18、20关断时，产生关断损耗。在电流Ic小的情况下，关断损耗和将要关断的IGBT的尺寸之间出现对应关系。即，将要关断的IGBT的尺寸越小，关断损耗越小。在电流Ic大的情况下，这种对应关系几乎不出现。对应关系根据电流Ic以这种方式变化的原因被认为如下。当即将关断之前存在于IGBT的半导体基板中的载流子(电子和空穴)在关断时刻从半导体基板中释放时，产生关断损耗。电流Ic越大，当电流Ic正流动时存在于半导体基板中的电子的数目就越多。不管电流Ic的大小，只要有电流Ic流动，空穴就以饱和状态存在于半导体基板中。也就是说，当电流Ic正流动时存在于半导体基板中的空穴的数目大体上是恒定的，而与电流Ic无关。因此，在电流Ic小的情况下，关断损耗主要由于空穴的影响而产生。如上所述，由于空穴以饱和状态存在于半导体基板的电流Ic正流动的区域，所以此时空穴的数目与IGBT的尺寸(即半导体基板的电流Ic正流动的区域的面积)大体成比例。因此，在电流Ic小的情况下，关断损耗与将要关断的IGBT的尺寸之间出现对应关系。在电流Ic大的情况下，由于存在于半导体基板中的电子的数目增加，关断损耗主要由于电子的影响而产生。因此，在电流Ic大的情况下，关断损耗和将要关断的IGBT的尺寸之间几乎没有对应关系。
如上所述，在电流Ic小的情况下，开关电路16在导通时段Ton只导通IGBT 18而不导通IGBT 20。即，IGBT 20在关断正时tf之前关断，而IGBT 18在关断正时tf处关断。因此，在关断正时tf(例如图4的关断正时tf1)处，IGBT 18单独关断。在IGBT 18单独关断的情况下，由于半导体基板100中将要关断的区域的尺寸(即图3中IGBT 18区域的面积)小，关断损耗降低。在电流Ic小的情况下，即使电流Ic在导通时段Ton中仅在IGBT 18中流动，也没有高负载施加于IGBT 18。这样，在电流Ic小的情况下，IGBT 18在关断正时tf处单独关断，由此能够在防止过度的负载施加给IGBT 18的同时降低关断损耗。
如上所述，在电流Ic大的情况下，开关电路16在导通时段Ton导通IGBT 18和IGBT20两者。即，IGBT 18和IGBT 20两者在导通正时tn都导通，且IGBT 18和IGBT 20两者在关断正时都关断。因此，在连接配线13中流动的电流Ic以分散的方式在IGBT 18和IGBT 20中流动。这样，在电流Ic大的情况下，电流Ic以分散的方式在IGBT 18和IGBT 20中流动，由此能够防止高负载施加在IGBT 18和IGBT 20上。在关断正时tf(例如图4的关断正时tf3)处，IGBT 18和IGBT 20一起关断。在这种情况下，半导体基板100中将要关断的区域的尺寸变为图3的IGBT 18的面积和IGBT 20的面积的总面积。也就是说，在这种情况下，将要关断的区域的尺寸大。然而，在电流Ic大的情况下，将要关断的IGBT的尺寸和关断损耗之间几乎没有对应关系。因此，以该方式，即使IGBT 18和IGBT 20同时关断，与IGBT 18和IGBT 20中只有一个关断的情况相比，关断损耗也没有增加。这样，在电流Ic大的情况下，IGBT 18、20在导通时段Ton一起导通，由此能够减小IGBT 18、20的负载而不增加关断损耗。
从上述说明中明显看出，在开关电路16中，IGBT 18的导电时间(即IGBT 18导通的时间)比IGBT 20的导电时间长。如图3所示，IGBT 20形成在半导体基板100的中心部分，且IGBT 18形成在IGBT 20的周边。在半导体基板100的外周侧上的IGBT 18比形成在中心部分的IGBT 20具有更高的散热性能。以该方式，具有高散热性能的IGBT 18的导电时间变长，因此可以适当地抑制半导体基板100的温度的升高。
在例1的开关电路16中，可以获得分散IGBT 18、20的负载的效果。在下文中，细节将被描述。
如果用于控制PMOS 51的栅极的控制放大器和用于控制PMOS 52的栅极的控制放大器被分别设置，施加到PMOS 51的栅极的驱动信号和施加到PMOS 52的栅极的驱动信号之间可能会产生差异。例如，驱动信号的下降正时之间或者电位的大小都可能会产生差异。在双侧控制过程中，如果PMOS 51和PMOS 52之间的驱动信号的下降正时(例如，图4的驱动信号VP1从电位Voff2下降到电位Von2的时刻)不同，则PMOS 51和PMOS 52的导通正时之间会产生偏差。因此，在IGBT 18和IGBT 20的导通正时之间产生偏差。如果一个IGBT早于另一个IGBT导通，在早导通的IGBT中高电流瞬间流动，则高负载施加给早导通的IGBT。如在例1中，在测量栅极电位Vg18、Vg20且进行反馈控制的情况下，在双侧控制过程的导通时段Ton，在PMOS 51和PMOS 52之间的驱动信号的大小(例如图4的驱动信号VP1的电位Von2)可能会出现差异，则在栅极电位Vg18和栅极电位Vg20之间可能会出现差异。如果一个IGBT的栅极电位高于另一个IGBT的栅极电位，电流在具有高栅极电位的IGBT中不均匀流动，并且高负载施加到该IGBT。
相反，上述的例1中，在双侧控制过程中，施加到单个输出端子92a的驱动信号VP1被施加给PMOS 51的栅极和PMOS 52的栅极。即，施加给PMOS 51和PMOS 52之间的栅极的驱动信号VP1的波形几乎不产生差异。因此，在PMOS 51的导通正时和PMOS 52的导通正时之间几乎不产生偏差。因此，在IGBT 18的导通正时和IGBT 20的导通正时之间几乎不产生偏差。在双侧控制过程的导通时段Ton，PMOS 51和PMOS 52之间的栅极电位的大小几乎不产生差异。为此，栅极电位Vg18和栅极电位Vg20之间几乎不产生差异。因此，在双侧控制过程的导通时段Ton，电流Ic以基本上均匀分散的方式在IGBT 18和IGBT 20中流动。因此，根据例1的配置，可以防止负载被偏置到一个IGBT从而获得负载分散效应。
例2的开关电路具有与图2的开关电路16相同的配置。然而，在例1和例2中，用于IGBT 18、20的栅极电位和栅极电流的测量电路是不同的。在例1中，IGBT 18的栅极电位、IGBT 18的栅极电流、IGBT 20的栅极电位，和IGBT 20的栅极电流中的每一个均由控制放大器92来测量。相反，在例2中，测量由图5所示的测量电路150来进行。
测量电路150具有电阻器151和电阻器153。IGBT 18的栅极和IGBT 20的栅极通过电阻器151和电阻器153相连接。电阻器151和电阻器153串联连接在IGBT 18的栅极和IGBT20的栅极之间。电阻器151的电阻R151和电阻器153的电阻R153相等。电阻器151和电阻器153之间的配线156连接到控制放大器92。配线156的电位V156变为通过对IGBT 18的栅极电位Vg18和IGBT 20的栅极电位Vg20分压而得到的电位(V156＝(R153Vg18+R151Vg20)/(R151+R153))。具体地，在本例中，由于电阻器151和电阻器153具有相同的电阻，配线156的电位V156变为栅极电位Vg18和栅极电位Vg20的平均值。配线156的电位V156由控制放大器92测量。
测量电路150具有电阻器152和电阻器154。栅极电阻器32的位于与IGBT 18的栅极相对一侧上的端部32a和栅极电阻器34的位于与IGBT 20的栅极相对一侧上的端部34a通过电阻器152和电阻器154相连接。电阻器152和电阻器154串联连接在端部32a和端部34a之间。电阻器152和电阻器154具有相同的电阻。电阻器152和电阻器154之间的配线158连接到控制放大器92。配线158的电位V158变为通过对端部32a的电位V32和端部34a的电位V34分压而得到的电位(V158＝(R154V32+R152V34)/(R152+R154))。具体地，在本例中，由于电阻器152和电阻器154具有相同的电阻，配线158的电位V158变为电位V32和电位V34的平均值。配线158的电位V158由控制放大器92测量。
如果检测到电位V156和电位V158，则控制放大器92计算它们之间的电位差ΔV(即V156-V158)。电位差ΔV与IGBT 18的栅极电流和IGBT 20的栅极电流的平均值成比例。控制放大器92在双侧控制过程的导通时段Ton中，基于电位V156(即栅极电位Vg18、Vg20的平均值)和电位差ΔV(即IGBT 18、20的栅极电流的平均值)来控制电位Von2。由此，在导通时段Ton准确地进行IGBT 18、20的栅极电位Vg18、Vg20的反馈控制。
这样，根据例2的测量电路150，通过对IGBT 18、20的栅极电位和栅极电流求平均而获得的值(具体是，在本例中为平均值)由控制放大器92测得。与测量IGBT 18的栅极电位、IGBT 18的栅极电流、IGBT 20的栅极电位和IGBT 20的栅极电流中的每一个的情况相比，可以简化测量电路150和控制放大器92的配置。
例3的开关电路不同于例2(图5)之处在于：如图6所示，测量电路具有开关160、162。例3的其他配置与例2中的配置相同。
如图6所示，在例3中，电阻器153通过开关160连接到配线156。电阻器154通过开关162连接到配线158。开关160、162形成在栅极控制IC 40内部。
例3的开关电路在双侧控制过程中保持开关160、162导通。因此，如在例2中，通过控制放大器92测量电位V156、V158。
例3的开关电路在单侧控制过程中保持开关160、162关断。由于开关160保持关断，防止了漏电流通过电阻器151、153从IGBT 18的栅极流向IGBT 20的栅极。由于开关162保持关断，防止了漏电流通过电阻器152、154从IGBT 18的栅极流向IGBT 20的栅极。在单侧控制过程中，配线156的电位变为电位Vg18，且配线158的电位变为电位V32。电位Vg18和电位V32之间的差与IGBT 18的栅极电流成比例。因此，在单侧控制过程中，控制放大器92可以测量IGBT 18的栅极电位和栅极电流。
例4的开关电路具有与图2所示的例1的开关电路相同的配置。如在例1中那样，例4的开关电路在电流Ic大的情况下执行双侧控制过程。也就是说，在电流Ic大的情况下，IGBT18和IGBT 20两者都在导通时段Ton中导通，并且IGBT 18和IGBT 20两者都在关断时段Toff中关断。在例4的开关电路中，电流Ic小的情况下的控制方法与例1的控制方法不同。
例4的开关电路在电流Ic小的情况下进行如图7所示的单侧控制过程。也就是说，在电流Ic小的情况下，逻辑电路90控制IGBT 18、20使得仅IGBT 18导通的导通时段Ton18和仅IGBT 20导通的导通时段Ton20交替出现。具体地，进行控制使得导通时段Ton18、关断时段Toff、导通时段Ton20，和关断时段Toff以该顺序重复出现。在关断时段Toff中，IGBT 18和IGBT 20一起关断。例如，在图7的t1时刻，逻辑电路90判定电流Ic在上一个导通时段Ton20中小于阈值Ith。然后，在下一个导通时段Ton18中，逻辑电路90使IGBT 18进入导通状态并且使IGBT 20保持在关断状态。由于在导通时段Ton18中电流Ic没有增加到阈值Ith，因此在t2时刻，逻辑电路90判定电流Ic在上一个导通时段Ton18中小于阈值Ith。然后，在下一个导通时段Ton20，逻辑电路90使IGBT 20进入导通状态并且使IGBT 18保持在关断状态。以该方式，逻辑电路90在下一个导通时段Ton中导通IGBT 18、20之中在上一个导通时段Ton中未导通的IGBT。因此，当电流Ic小时，IGBT 18和IGBT 20交替地导通。在这种情况下，IGBT18和IGBT 20交替地导通，可以将在半导体基板100中产生的热量进行分散。由此，可以抑制半导体基板100的温度升高。即使在这种配置中，在电流Ic小的情况下，由于IGBT 18或IGBT20在关断正时tf处单独地关断，所以可以降低关断损耗。
在图7的单侧控制过程中，以与例1相同的方式执行用于单独导通IGBT 18的处理。在图7的单侧控制过程中，在IGBT 20单独导通的情况下，在开关S1关断的状态下，开关S2导通，开关S3导通，且开关S4关断，驱动信号VP1从高电位Voff2降低到低电位Von2。然后，在PMOS 51保持关断时，PMOS 52导通。同时，当NMOS 71保持导通时，NMOS 72关断。然后，通过PMOS 52对IGBT 20的栅极进行充电，并且IGBT 20单独导通。在图7的单侧控制过程中，在IGBT 20单独关断的情况下，在开关S1关断的状态下，开关S2导通，开关S3导通，且开关S4关断，驱动信号VP1从低电位Von2升高到高电位Voff2。然后，PMOS 51保持关断，并且PMOS 52关断。同时，当NMOS 71保持导通时，NMOS 72导通。然后，IGBT 20的栅极通过NMOS 72放电，并且IGBT 20单独关断。
例5的开关电路具有与图2所示的例1的开关电路相同的配置。例5的开关电路在电流Ic大的情况下以与例1相同的方式执行双侧控制过程。在例5的开关电路中，在电流Ic小的情况下的控制方法与例1的控制方法不同。
例5的开关电路在电流Ic小的情况下进行图8所示的单侧控制过程。即使在电流Ic小的情况下，逻辑电路90也在导通正时tn使IGBT 18和IGBT 20两者都导通。在关断正时tf的前一刻tc处，IGBT 20关断。此后，逻辑电路90将IGBT 20保持在关断状态直到下一个导通正时tn(即，直到关断正时tf经过为止)。因此，在关断正时tf，IGBT 18单独关断。例如，在图8的t3时刻，逻辑电路90判定电流Ic在上一个导通时段Ton小于阈值Ith。然后，在下一个导通正时tn，逻辑电路90使IGBT 18和IGBT 20一起导通。在关断正时tf之前的tc时刻，IGBT20关断。IGBT 20保持关断状态，直到关断正时tf经过为止。在tc时刻处，IGBT 18不关断并保持在导通状态。在随后的关断正时tf，IGBT 18关断。因此，在关断正时tf，IGBT 18单独关断。这样，在例5中，在电流Ic小的情况下，尽管IGBT 18、20在导通时段Ton的某部分处一起导通，但IGBT 20比IGBT 18早关断。
在上述控制中，IGBT 20在tc时刻关断，而IGBT 18保持在导通状态。即使IGBT 20关断，由于IGBT 18导通，所以IGBT 20的集电极-发射极电压也保持在低电压。因此，当IGBT20关断时，不产生关断损耗。当IGBT 18在关断正时tf处关断时，由于IGBT 18的关断，由此IGBT 18的集电极-发射极电压升高。因此，在关断正时tf，产生关断损耗。然而，在关断正时tf，由于IGBT 18单独关断，所以关断损耗小。因此，在例5的开关电路中，也可以降低关断损耗。以该方式，即使在电流Ic小的情况下，电流Ic也在导通时段Ton的一部分中被分散到IGBT 18、20中，由此能够进一步减小IGBT 18、20的负载。由此，能够抑制半导体基板100的温度上升。
在图8的单侧控制过程的导通正时tn，以与双侧控制过程的导通正时tn相同的方式执行用于同时导通IGBT 18、20的处理。在图8的单侧控制过程的tc时刻，在保持PMOS 51导通且保持NMOS 71关断的同时，通过关断开关S2、导通开关S4以及导通NMOS 72来进行用于单独导通IGBT 20的处理。开关S2关断且开关S4导通，从而PMOS 52关断。PMOS 52关断且NMOS 72导通，从而IGBT 20关断。由于PMOS 51保持导通且NMOS 71保持关断，所以IGBT 18保持导通。即，在tc时刻，IGBT 20单独关断。在图8的单侧控制过程的关断正时tf，以与例1的单侧控制过程相同的方式执行用于单独关断IGBT 18的处理。
在上述例5中，逻辑电路90在关断时段Toff中的时刻(例如，t3时刻)处进行与电流Ic有关的判定。然而，在例5中，关于电流Ic的判定可以在导通时段Ton中的时刻(例如，t4时刻,即，IGBT 20关断的tc时刻之前的时刻)处进行。在这种情况下，能够基于t4时刻的时间点处的电流Ic进行判定。
在上述例5中，优选的是，在IGBT 20关断的tc时刻和IGBT 18关断的关断正时tf之间的延迟时间是减少半导体基板100的IGBT 20的区域中的载流子的充足时间。另一方面，优选的是，延迟时间等于或小于导通时段Ton的10％以便使对控制的影响最小化。
在上述例5中，IGBT 18和IGBT 20在导通正时tn同时导通。然而，IGBT 20导通的时刻可以被延迟晚于导通正时tn。
例6的开关电路具有与图2所示的例1的开关电路相同的配置。例6的开关电路在电流Ic大的情况下以与例1相同的方式执行双侧控制过程。在例6的开关电路中，电流Ic小的情况下的控制方法与例1的控制方法不同。
在电流Ic小的情况下的例6的控制方法是将例4的控制方法和例5的控制方法相组合的方法。在例6中，在电流Ic小的情况下，执行图9所示的单侧控制过程。在图9中，进行控制使得导通时段Ton18、关断时段Toff、导通时段Ton20和关断时段Toff以该顺序重复出现。在导通正时tn，IGBT 18和IGBT 20一起导通。在导通时段Ton18的前半部分，IGBT 18和IGBT20都导通。在导通时段Ton18的中间的tc1时刻，IGBT 20关断。IGBT 18在下一个关断正时tf处关断。在关断时段Toff，IGBT 18和IGBT 20都关断。在下一个导通正时tn，IGBT 18和IGBT20一起导通。在导通时段Ton20的前半部分，IGBT 18和IGBT 20都导通。在导通时段Ton20的中间的tc2时刻，IGBT 18关断。IGBT 20在下一个关断正时tf处关断。根据该配置，由于导通时段Ton18(其中IGBT 18的导电时间长)和导通时段Ton20(其中IGBT 20的导电时间长)交替出现，因此能够分散在半导体基板100中产生的热量。
图10所示的例7的开关电路具有栅极关断电路70，所述栅极关断电路70具有与例1(图2)不同的配置。例7的开关电路的其他配置与例1的配置相同。
在例7中，栅极关断电路70由单个NMOS 102构成。NMOS 102的源极连接到被施加基准电位Vee的配线104。NMOS 102的漏极连接到端子40e。端子40e通过二极管106、栅极电阻器62和栅极电阻器32连接到IGBT 18的栅极。二极管106的阴极连接到端子40e，且二极管106的阳极连接到栅极电阻器62。端子40e通过二极管108、栅极电阻器64和栅极电阻器34连接到IGBT 20的栅极。二极管108的阴极连接到端子40e，且二极管108的阳极连接到栅极电阻器64。在例7中，连接NMOS 71的漏极和IGBT 18的栅极的配线被称为栅极关断配线78，且连接NMOS 71的漏极和IGBT 20的栅极的配线被称为栅极关断配线79。NMOS 102的栅极连接到逻辑电路90。通过对PWM信号进行反相获得的信号VP2从逻辑电路90输入到NMOS 102的栅极。
例7的开关电路可以执行图4和7所示的操作(与例1和4中相同的操作)。例7的开关电路操作如下。在双侧控制过程的导通时段Ton中，NMOS 102保持关断。因此，IGBT 18、20的栅极与电位Vee分离，且如上述例1和4那样，通过栅极导通电路50对IGBT 18、20的栅极进行充电。因此，IGBT 18、20一起导通。在双侧控制过程的关断时段Toff中，NMOS 102导通，而PMOS 51、52关断。因此，IGBT 18、20的栅极连接到电位Vee，并且IGBT 18、20的栅极放电。因此，IGBT 18、20一起关断。
在单侧控制过程的导通时段Ton中，NMOS 102保持关断。在单侧控制过程的导通时段Ton中，PMOS 51、52中的一个导通，且PMOS 51、52中的另一个关断。例如，在导通IGBT 18的情况下，在开关S1被控制为导通且开关S3被控制为关断的状态下，驱动信号VP1的低电位Von2被施加到PMOS 51的栅极，因此，PMOS 51导通。在这种情况下，IGBT 18的栅极由于NMOS102的关断与电位Vee分离，并且通过PMOS 51的导通来充电。也就是说，IGBT 18导通。在这种情况下，开关S2被控制为关断且开关S4被控制为导通，由此PMOS 52被控制为关断。IGBT20的栅极由于PMOS 52的关断与电位Vcc分离。此时，连接在IGBT 20的栅极和电位Vee之间的NMOS(未示出)被控制为导通。因此，IGBT 20的栅极保持在电位Vee。为此，IGBT 20在导通时段Ton中保持关断。在单侧控制过程的关断时段Toff中，NMOS 102导通，且PMOS 51、52关断。因此，IGBT18、20的栅极与电位Vee连接，且IGBT18、20一起关断。以该方式，利用例7的开关电路，也可以在双侧控制过程中切换IGBT 18、20二者，以及在单侧控制过程中切换IGBT18、20中的一个。
根据例7的配置，在双侧控制过程中，可以使用单个NMOS 102来关断IGBT 18、20。因此，可以防止IGBT 18、20的关断正时之间的偏差。由此，能够防止由于关断正时之间的偏差而使电流Ic不均匀地流入IGBT18、20中的一个。
在例7的配置中，在单侧控制过程中，可以使用二极管106、108防止漏电流从一个IGBT的栅极流向另一个IGBT的栅极。例如，在IGBT 18的栅极电位Vg18比IGBT 20的栅极电位Vg20高的情况下(即，IGBT 18导通而IGBT 20关断的情况下)，可以使用二极管108防止漏电流从IGBT 18的栅极流向IGBT 20的栅极。在IGBT 20的栅极电位Vg20高于IGBT 18的栅极电位Vg18的情况下(即，IGBT 20导通而IGBT 18关断的情况下)，可以使用二极管106防止漏电流从IGBT 20的栅极流向IGBT 18的栅极。
在图11所示的例8的开关电路中，设置NPN双极型晶体管171(以下称为BT 171)代替PMOS 51(见图2)，且设置NPN双极型晶体管172(以下称为BT 172)代替PMOS 52(见图2)。例8的开关电路的其他配置与例1(图2)的配置相同。
BT 171的集电极连接到配线56。BT 171的发射极连接到端子40a。BT 171的基极通过开关S1连接到控制放大器92的输出端子92a。电阻器173连接在BT 171的基极和发射极之间。
BT 172的集电极连接到配线57。BT 172的发射极连接到端子40b。BT172的基极通过开关S2连接到控制放大器92的输出端子92a。电阻器174连接在BT 172的基极和发射极之间。
在例8中，驱动信号VP1在导通时段Ton中处于高电位，而在关断时段Toff中处于低电位。如果开关S1导通，则驱动信号VP1被施加到BT 171的基极，从而BT 171被切换。如果开关S1关断，则BT 171的基极和发射极处于相同电位，从而BT 171保持关断。如果开关S2导通，则驱动信号VP1被施加到BT 172的基极，从而BT 172被切换。如果开关S2关断，则BT 172的基极和发射极处于相同电位，从而BT 172保持关断。
在例8中，可以以与例1和例4至6相同的方式控制开关S1、S2和NMOS 71、72。在双侧控制过程的导通时段Ton中，BT 171和BT 172同时导通。由于施加到单个输出端子92a的驱动信号VP1被施加到BT 171的基极和BT 172的基极，因此BT 171的基极电位和BT 172的基极电位之间几乎没有差异。在NPN双极型晶体管中，对于基极和发射极之间的压降的制造误差非常小。也就是说，在双侧控制过程中，BT 171的基极和发射极之间的压降与BT 172的基极和发射极之间的压降几乎没有差异。为此，BT 171的发射极电位(即，电阻器32的端部32a的电位V32)与BT 172的发射极电位(即，电阻器34的端部34a的电位V34)之间几乎没有差异。因此，在IGBT 18的栅极电位Vg18和IGBT 20的栅极电位Vg20之间几乎不产生差异。因此，当IGBT 18、20一起导通时，相比于例1和例4至6，能够进一步减小IGBT 18、20的导通正时之间的偏差。因此，根据例8，可以获得更高的负载分散效应。
在例8中，可以使用图12所示的测量电路。在图12中，测量栅极电位Vg18、Vg20的电路(配线156和电阻器151、153)具有与图5中相同的配置。另一方面，图12的测量电路具有测量电位V32的电路(配线158和电阻器152)，但是不具有测量电位V34的电路。控制放大器92基于电位V156和电位V32来控制在导通时段Ton中驱动信号VP1的电位。如上所述，在例8的开关电路中，电位V32和电位V34之间几乎不产生差异。因此，如果测得电位V32和电位V34中的一个，则不需要测量电位V32和电位V34中的另一个。因此，即使没有检测出电位V34，也能够精确地控制驱动信号VP1的电位。根据该配置，能够简化测量电路。
图13所示的例9的开关电路具有NPN双极型晶体管112、114。例9的开关电路的其他配置与例1(图2)的配置相同。
在例9的开关电路中，PMOS 51的漏极通过双极型晶体管112连接到IGBT 18的栅极。具体地，PMOS 51的漏极连接到双极型晶体管112的基极。双极型晶体管112的集电极连接到被施加电位Vcc的配线116。双极型晶体管112的发射极通过栅极电阻器32连接到IGBT18的栅极。双极型晶体管112的基极和发射极通过电阻器120连接。双极型晶体管112是设置在栅极控制IC 40的外部的分立部件。
在例9的开关电路中，PMOS 52的漏极通过双极型晶体管114连接到IGBT 20的栅极。具体地，PMOS 52的漏极连接到双极型晶体管114的基极。双极型晶体管114的集电极连接到被施加电位Vcc的配线118。双极型晶体管114的发射极通过栅极电阻器34连接到IGBT20的栅极。双极型晶体管114的基极和发射极通过电阻器122连接。双极型晶体管114是设置在栅极控制IC 40的外部的分立部件。
在例9的开关电路中，如果PMOS 51导通，则双极型晶体管112的基极电位升高，从而双极型晶体管112导通。结果，栅极电流从配线116通过双极型晶体管112和栅极电阻器32流到IGBT 18的栅极。由此，IGBT 18导通。
在例9的开关电路中，如果PMOS 52导通，则双极型晶体管114的基极电位升高，从而双极型晶体管114导通。结果，栅极电流从配线118通过双极型晶体管114和栅极电阻器34流到IGBT 20的栅极。由此，IGBT 20导通。
图11的BT 171、172可以被用来代替例9(图13)的PMOS 51、52。
如上所述，在例9中，PMOS 51、52导通，由此双极型晶体管112、114导通，因此IGBT18、20导通。以该方式，PMOS 51、52可以通过其它元件连接到IGBT 18、20的栅极。
在上述例1至9的所有示例中，当同时导通IGBT 18和IGBT 20时，施加到输出端子92a的驱动信号VP1被施加到PMOS 51的栅极和PMOS 52的栅极。由于施加到PMOS 51的栅极的驱动信号和施加到PMOS 52的栅极的驱动信号之间几乎没有差异，因此能够大致同时导通PMOS 51和PMOS 52。因此，能够大致同时导通IGBT 18和IGBT 20。由于施加到PMOS 51的栅极的驱动信号和施加到PMOS 52的栅极的驱动信号之间几乎没有差异，因此能够在导通时段Ton中将IGBT 18的栅极电位Vg18和IGBT 20的栅极电位Vg20控制为大致相同的电位。因此，能够防止电流Ic不均匀地流入IGBT 18和IGBT 20中的一个。这样，在例1至9的所有示例中，都能够得到负载分散效果。
上述例1至9的每一个中的开关电路根据在上一个导通时段Ton中电流Ic是否大于阈值Ith来在第二控制过程和第一控制过程之间进行切换。然而，可以基于上一个导通时段Ton的电流Ic来计算出下一个导通时段Ton的电流Ic的预测值，且可以基于该预测值来切换第二控制过程和第一控制过程。
在上述示例1至9中，PMOS 51、52和NMOS 71、72形成在栅极控制IC 40内部。然而，这些中的部分或全部可以是设置在栅极控制IC 40外部的部件。在这种情况下，可以使高电流在设置在外部的部件中流动。
在上述例1至9中，虽然控制放大器92测量IGBT的栅极电位和栅极电流两者，但控制放大器92可以仅测量IGBT的栅极电位和栅极电流中的一个。
上述图5、6和12的测量电路中的任何一个可以与图2、10、11和13中的任一个的电路组合。图2、10、11和13中任一个的栅极关断电路70可以与图2、10、11和13中任一个的栅极导通电路50组合。
示例的IGBT 18是第一IGBT的示例。示例的IGBT 20是第二IGBT的示例。示例的配线13是插入有并联电路的配线的示例。示例的栅极控制IC 40、栅极电阻器32、34、62、64、二极管106、108和BT 112、114等是栅极控制电路的示例。示例的PMOS 51是第一开关元件的示例。示例的PMOS 51的栅极是第一控制电极的示例。示例的PMOS 51的源极是第一主电极的示例。示例的PMOS 51的漏极是第二主电极的示例。示例的PMOS 52是第二开关元件的示例。示例的PMOS 52的栅极是第二控制电极的示例。示例的PMOS 52的源极是第三主电极的示例。示例的PMOS 52的漏极是第四主电极的示例。示例的BT 171是第一开关元件的示例。示例的BT 171的基极是第一控制电极的示例。示例的BT 171的集电极是第一主电极的示例。示例的BT 171的发射极是第二主电极的示例。示例的BT 172是第二开关元件的示例。示例的BT 172的基极是第二控制电极的示例。示例的BT 172的集电极是第三主电极的示例。示例的BT 172的发射极是第四主电极的示例。示例的电位Vcc是高于第一IGBT的栅极阈值的电位的示例，并且是高于第二IGBT的栅极阈值的电位的示例。示例的开关S1是第一开关的示例。示例的开关S2是第二开关的示例。示例的控制放大器92和逻辑电路90是控制装置的示例。示例的输出端子92a是输出端子的示例。示例的双侧控制过程是第一控制过程的示例。示例的单侧控制过程是第二控制过程的示例。示例的电阻器151、152是第一电阻器的示例。示例的电阻器153、154是第二电阻器的示例。示例的二极管106是第一二极管的示例。示例的二极管108是第二二极管的示例。示例的NMOS 102是第三开关元件的示例。示例的NMOS102的栅极是第三控制电极的示例。示例的NMOS 102的漏极是第五主电极的示例。示例的NMOS 102的源极是第六主电极的示例。示例的电位Vee是低于第一IGBT的栅极阈值和第二IGBT的栅极阈值的电位的示例。
下面列出了本说明书中公开的技术元件。各个技术元件是独立有用的。
本说明书中公开的示例的开关电路进一步具有串联连接在第一IGBT的栅极和第二IGBT的栅极之间的第一电阻器和第二电阻器。当第一IGBT和第二IGBT二者都导通时，控制装置基于第一电阻器和第二电阻器之间的配线的电位来控制控制信号的电位。
第一电阻器和第二电阻器之间的配线的电位变为通过对第一IGBT的栅极电位和第二IGBT的栅极电位分压而获得的电压。基于该电位来控制当第一IGBT和第二IGBT两者都导通时的控制信号的电位，由此能够在不分别测量第一IGBT的栅极电位和第二IGBT的栅极电位的情况下精确地控制IGBT的栅极电位。
在本说明书中公开的示例的开关电路中，第一开关元件和第二开关元件都是NPN双极型晶体管。
NPN双极型晶体管的基极和发射极之间的压降的制造误差小。因此，根据该配置，在第一IGBT和第二IGBT两者都导通时，能够进一步减小第一IGBT的栅极电位和第二IGBT的栅极电位之间的差。因此，可以进一步抑制第一IGBT和第二IGBT的导通正时之间的偏差。
本说明书中公开的示例的开关电路进一步包括第一二极管、第二二极管和第三开关元件。第一二极管的阳极连接到第一IGBT的栅极。第二二极管的阳极连接到第二IGBT的栅极。第三开关元件包括第五主电极、第六主电极和第三控制电极，第五主电极和第六主电极根据第三控制电极的电位而导通或关断，第五主电极连接到第一二极管的阴极和第二二极管的阴极，且第六主电极连接到低于第一IGBT的栅极阈值和第二IGBT的栅极阈值的电位。
根据该配置，第三开关元件在第一IGBT和第二IGBT一起导通的状态下导通，由此能够一起关断第一IGBT和第二IGBT。即使在第一IGBT和第二IGBT中的一个导通的状态下，第三开关元件也导通，由此能够关断一个IGBT。在第一IGBT和第二IGBT中的一个导通的状态下，通过第一二极管和第二二极管防止了漏电流从一个IGBT的栅极流向另一个IGBT的栅极。

Claims (3)

1.一种开关电路，其特征在于，包括：
第一IGBT；
第二IGBT；
配线，其配置为并联连接所述第一IGBT和所述第二IGBT；
第一电阻器；
第二电阻器，所述第一电阻器和所述第二电阻器串联连接在所述第一IGBT的栅极和所述第二IGBT的栅极之间；以及
栅极控制电路，其配置为通过控制所述第一IGBT的栅极电位和所述第二IGBT的栅极电位来切换所述第一IGBT和所述第二IGBT，
其中所述栅极控制电路包括
第一开关元件，其包括第一主电极、第二主电极和第一控制电极，所述第一开关元件配置为根据所述第一控制电极的电位来切换所述第一主电极和所述第二主电极的开关状态，所述第一主电极的电位高于所述第一IGBT的栅极阈值，并且所述第一开关元件配置为根据所述第二主电极的电位来控制所述第一IGBT的所述栅极电位，
第二开关元件，其包括第三主电极、第四主电极和第二控制电极，所述第二开关元件配置为根据所述第二控制电极的电位来切换所述第三主电极和所述第四主电极的开关状态，所述第三主电极的电位高于所述第二IGBT的栅极阈值，并且所述第二开关元件配置为根据所述第四主电极的电位来控制所述第二IGBT的所述栅极电位，
第一开关，其连接到所述第一控制电极，
第二开关，其连接到所述第二控制电极，以及
控制装置，其具有输出端子，所述输出端子通过所述第一开关连接到所述第一控制电极并且通过所述第二开关连接到所述第二控制电极，所述控制装置配置为对所述输出端子施加用于切换所述第一开关元件和所述第二开关元件的控制信号，所述控制装置在所述第一IGBT和所述第二IGBT两者都导通时基于所述第一电阻器和所述第二电阻器之间的配线的电位来控制所述控制信号的电位，
所述栅极控制电路配置为当所述配线中流动的电流大于阈值时执行第一控制过程，所述第一控制过程执行为以便在导通正时使所述第一IGBT和所述第二IGBT两者都导通，且在关断正时使所述第一IGBT和所述第二IGBT两者都关断，
所述栅极控制电路配置为当所述配线中流动的所述电流小于所述阈值时执行第二控制过程，所述第二控制过程执行为以便在所述导通正时使第一目标IGBT导通，在所述关断正时使所述第一目标IGBT关断，并且在所述关断正时之前使第二目标IGBT关断，所述第一目标IGBT为所述第一IGBT和所述第二IGBT中的一个，所述第二目标IGBT为所述第一IGBT和所述第二IGBT中的另一个，
所述栅极控制电路配置为在当切换所述第一IGBT和所述第二IGBT两者时所述第一开关和所述第二开关都导通期间，将所述控制信号施加到所述输出端子，并且
所述栅极控制电路配置为在当切换所述第一目标IGBT且未切换所述第二目标IGBT时所述第一开关和所述第二开关之中用于控制所述第一目标IGBT的开关导通且所述第一开关和所述第二开关之中用于控制所述第二目标IGBT的开关关断期间，将所述控制信号施加到所述输出端子。
2.根据权利要求1所述的开关电路，
其特征在于,所述第一开关元件和所述第二开关元件为NPN双极型晶体管。
3.根据权利要求1-2中任一项所述的开关电路，其特征在于，进一步包括：
第一二极管，其阳极连接到所述第一IGBT的所述栅极；
第二二极管，其阳极连接到所述第二IGBT的所述栅极；以及
第三开关元件，其包括第五主电极、第六主电极和第三控制电极，所述第三开关元件配置为根据所述第三控制电极的电位来切换所述第五主电极和所述第六主电极的开关状态，所述第五主电极连接到所述第一二极管的阴极和所述第二二极管的阴极，并且所述第六主电极的电位低于所述第一IGBT的栅极阈值和所述第二IGBT的栅极阈值。
CN201611007846.3A 2015-11-20 2016-11-16 开关电路 Active CN106972847B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015227849A JP6561794B2 (ja) 2015-11-20 2015-11-20 スイッチング回路
JP2015-227849 2015-11-20

Publications (2)

Publication Number Publication Date
CN106972847A CN106972847A (zh) 2017-07-21
CN106972847B true CN106972847B (zh) 2021-04-13

Family

ID=58693625

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611007846.3A Active CN106972847B (zh) 2015-11-20 2016-11-16 开关电路

Country Status (5)

Country Link
US (1) US9991881B2 (zh)
JP (1) JP6561794B2 (zh)
CN (1) CN106972847B (zh)
DE (1) DE102016121990B4 (zh)
TW (1) TWI622256B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7119872B2 (ja) * 2018-10-09 2022-08-17 株式会社デンソー スイッチの駆動回路
CN117175768A (zh) * 2022-05-25 2023-12-05 长鑫存储技术有限公司 电源切换电路及存储器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1337036A (zh) * 1999-11-09 2002-02-20 松下电器产业株式会社 驱动电路及显示装置
CN103782517A (zh) * 2011-09-01 2014-05-07 矢崎总业株式会社 负载电路的控制器
US9112428B2 (en) * 2012-10-05 2015-08-18 Power Integrations, Inc. Application of normally-on switching elements/devices in a stacked switching circuit

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05268024A (ja) * 1992-03-19 1993-10-15 Toyota Motor Corp スイッチング回路
JPH08213890A (ja) * 1995-02-01 1996-08-20 Toshiba Corp 電圧駆動形トランジスタの駆動回路
DE19726765C2 (de) 1996-07-12 2003-12-04 Semikron Elektronik Gmbh Gatespannungsbegrenzung für eine Schaltungsanordnung
CN1357972A (zh) * 2000-12-05 2002-07-10 戴政耀 交流电源任意时间超快速半导体开关装置
JP4120329B2 (ja) 2002-09-19 2008-07-16 富士電機デバイステクノロジー株式会社 電圧駆動型半導体素子のゲート駆動装置
JP4069022B2 (ja) 2003-06-12 2008-03-26 三菱電機株式会社 電力用半導体装置
JP2005045590A (ja) * 2003-07-23 2005-02-17 Mitsubishi Electric Corp 半導体装置
US7889477B2 (en) * 2007-06-22 2011-02-15 Illinois Tool Works Inc. High voltage power supply for static neutralizers
JP2010148240A (ja) * 2008-12-18 2010-07-01 Sanyo Electric Co Ltd スイッチング制御回路
PT2532081E (pt) * 2010-02-03 2014-07-11 Abb Technology Ag Módulo de comutação para limitar e/ou quebrar a corrente de uma linha de energia elétrica
US9124270B2 (en) * 2010-03-31 2015-09-01 Mitsubishi Electric Corporation Electric power conversion device and surge voltage suppressing method
JP5682269B2 (ja) * 2010-12-06 2015-03-11 サンケン電気株式会社 ゲート駆動回路及び半導体装置
JP5854895B2 (ja) * 2011-05-02 2016-02-09 三菱電機株式会社 電力用半導体装置
WO2012153836A1 (ja) * 2011-05-12 2012-11-15 日産自動車株式会社 スイッチング回路及び半導体モジュール
JP5909402B2 (ja) * 2012-04-11 2016-04-26 日立アプライアンス株式会社 電力変換装置およびそれを用いた誘導加熱装置
JP2014073045A (ja) * 2012-10-01 2014-04-21 Toyota Motor Corp スイッチング回路
KR101723358B1 (ko) * 2012-12-21 2017-04-05 미쓰비시덴키 가부시키가이샤 스위칭 소자 구동 회로, 파워 모듈 및 자동차
US9231565B2 (en) 2013-05-14 2016-01-05 Infineon Technologies Austria Ag Circuit with a plurality of bipolar transistors and method for controlling such a circuit
JP6510310B2 (ja) * 2014-05-12 2019-05-08 ローム株式会社 半導体装置
JP6172175B2 (ja) 2015-02-09 2017-08-02 トヨタ自動車株式会社 スイッチング回路及び半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1337036A (zh) * 1999-11-09 2002-02-20 松下电器产业株式会社 驱动电路及显示装置
CN103782517A (zh) * 2011-09-01 2014-05-07 矢崎总业株式会社 负载电路的控制器
US9112428B2 (en) * 2012-10-05 2015-08-18 Power Integrations, Inc. Application of normally-on switching elements/devices in a stacked switching circuit

Also Published As

Publication number Publication date
US9991881B2 (en) 2018-06-05
JP2017099098A (ja) 2017-06-01
TWI622256B (zh) 2018-04-21
DE102016121990B4 (de) 2023-03-23
TW201729521A (zh) 2017-08-16
DE102016121990A1 (de) 2017-05-24
JP6561794B2 (ja) 2019-08-21
CN106972847A (zh) 2017-07-21
US20170149425A1 (en) 2017-05-25

Similar Documents

Publication Publication Date Title
JP6172175B2 (ja) スイッチング回路及び半導体装置
JP6319276B2 (ja) スイッチング回路
US10644689B2 (en) Transistor drive circuit and motor drive control apparatus
US9954521B2 (en) Gate drive circuit for semiconductor switching devices
JP2015089051A (ja) 半導体装置
WO2018230196A1 (ja) 駆動装置及び電力変換装置
EP2958235B1 (en) Solid state power controller with parallel mosfet load sharing
US10651723B1 (en) Method for static gate clamping in multi-output gate driver systems
TW201538990A (zh) 半導體裝置及其控制方法
JP2017079534A (ja) ゲート制御回路
CN106972847B (zh) 开关电路
US11595035B1 (en) Method for reducing oscillation during turn on of a power transistor by regulating the gate switching speed control of its complementary power transistor
US8144443B2 (en) Discharging control apparatus of switching device for inverter
CN108123707B (zh) 开关电路
WO2013161201A1 (ja) 駆動装置
US20240007094A1 (en) Gate driver
US20240258908A1 (en) Overcurrent protection method and device
WO2023195487A1 (ja) 半導体装置および過電流保護装置
CN115051562A (zh) 控制电力变换装置的驱动控制装置
JP2021035148A (ja) インバータ回路
JP2016220092A (ja) スイッチング装置

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200408

Address after: Aichi Prefecture, Japan

Applicant after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Applicant before: Toyota Motor Corp.

GR01 Patent grant
GR01 Patent grant