JP2021035148A - インバータ回路 - Google Patents

Abstract

【課題】 両側スイッチング動作と片側スイッチング動作を実行することが可能とするとともに、モータの脈動を抑制する。【解決手段】 インバータ回路であって、高電位配線と、低電位配線と、第１出力配線、第２出力配線、及び、第３出力配線を備える出力配線と、第１スイッチング回路と、第２スイッチング回路と、第３スイッチング回路を備えている。前記第１スイッチング回路、前記第２スイッチング回路、及び、前記第３スイッチング回路が共に交互スイッチング動作を実行する状態と、前記第１スイッチング回路、前記第２スイッチング回路、及び、前記第３スイッチング回路が共に両側スイッチング動作を実行する状態とが、前記第１出力配線、前記第２出力配線、及び、前記第３出力配線に流れる各電流に基づいて切り換え可能とされている。【選択図】図１

Description

本明細書に開示の技術は、インバータ回路に関する。

特許文献１には、３つのスイッチング回路を備えるインバータ回路が開示されている。各スイッチング回路は、第１リアクトルと第２リアクトルを有している。第１リアクトルと第２リアクトルを介してモータに電流が供給される。各スイッチング回路は、スイッチング損失を低減する交互スイッチング動作（第１動作）と、定常損失を低減する両側スイッチング動作（第２動作）を行うことができる。各スイッチング回路は、対応する出力配線に流れる電流が小さいときは交互スイッチング動作を実行し、対応する出力配線に流れる電流が大きいときは両側スイッチング動作を実行する。

特開２０１９−０５７９９２号公報

特許文献１に開示のインバータ回路では、３つのスイッチング回路のうち、一部が交互スイッチング動作を行い、残りの一部が両側スイッチング動作を行う場合がある。この場合に、モータに供給される電流の振幅に相毎（三相交流電流の相毎）に差が生じ、モータが脈動する等の問題が生じる。このように相毎に電流の振幅に差が生じることについて、以下に詳細に説明する。

図２４に示すように、インバータ回路は、高電位配線５２０、低電位配線５２２、３つのスイッチング回路５０１〜５０３、及び、３つの出力配線５１１〜５１３を有している。出力配線５１１〜５１３は、モータ５２４に接続されている。スイッチング回路５０１は、高電位配線５２０、低電位配線５２２、及び、出力配線５１１に接続されている。スイッチング回路５０１が内部のスイッチング素子を動作させることで、出力配線５１１に流れる電流Ｉ５１１が変化する。スイッチング回路５０２は、高電位配線５２０、低電位配線５２２、及び、出力配線５１２に接続されている。スイッチング回路５０２が内部のスイッチング素子を動作させることで、出力配線５１２に流れる電流Ｉ５１２が変化する。スイッチング回路５０３は、高電位配線５２０、低電位配線５２２、及び、出力配線５１３に接続されている。スイッチング回路５０３が内部のスイッチング素子を動作させることで、出力配線５１３に流れる電流Ｉ５１３が変化する。

スイッチング回路５０１は、第１下側スイッチング素子５４１、第２下側スイッチング素子５４２、第１上側スイッチング素子５５１、第２上側スイッチング素子５５２、第１下側ダイオード５６１、第２下側ダイオード５６２、第１上側ダイオード５７１、第２上側ダイオード５７２、第１リアクトル５８１、及び、第２リアクトル５８２を有している。第１上側スイッチング素子５５１と第１下側スイッチング素子５４１は、高電位配線５２０と低電位配線５２２の間に直列に接続されている。第２上側スイッチング素子５５２と第２下側スイッチング素子５４２は、高電位配線５２０と低電位配線５２２の間に直列に接続されている。ダイオード５６１、５６２、５７１、５７２は、対応するスイッチング素子に対して逆並列に接続されている。第１リアクトル５８１は、コイルにより構成されている。第１リアクトル５８１の一端は、第１上側スイッチング素子５５１と第１下側スイッチング素子５４１の中点に接続されている。第１リアクトル５８１の他端は、モータ５２４に接続されている。第２リアクトル５８２は、コイルにより構成されている。第２リアクトル５８２の一端は、第２上側スイッチング素子５５２と第２下側スイッチング素子５４２の中点に接続されている。第２リアクトル５８２の他端は、モータ５２４に接続されている。スイッチング回路５０１は、出力配線５１１に流れる電流Ｉ５１１を制御する。スイッチング回路５０２、５０３も、スイッチング回路５０１と略同じ構造を有している。

図２５は、電流Ｉ５１１〜Ｉ５１３の変化を示している。図２５に示すように、電流Ｉ５１１〜Ｉ５１３は、互いに１２０°位相がずれた交流電流である。電流Ｉ５１１〜Ｉ５１３によって、三相交流電流が構成されている。三相交流電流がモータ５２４に供給されることで、モータ５２４が駆動する。

上述したように、特許文献１のインバータ回路の各スイッチング回路は、対応する出力配線の電流（すなわち、電流Ｉ５１１〜Ｉ５１３）に応じて、交互スイッチング動作と両側スイッチング動作を実行する。図２５の閾値Ｉ５００は、交互スイッチング動作と両側スイッチング動作を切り換える閾値を示している。各スイッチング回路５０１〜５０３は、対応する電流Ｉ５１１〜Ｉ５１３の絶対値が閾値Ｉ５００よりも小さい場合に交互スイッチング動作を実行し、対応する電流Ｉ５１１〜Ｉ５１３の絶対値が閾値Ｉ５００よりも大きい場合に両側スイッチング動作を実行する。このように、スイッチング回路５０１〜５０３のそれぞれが、対応する出力配線の電流に応じて個別に交互スイッチング動作と両側スイッチング動作を行うので、交互スイッチング動作と両側スイッチング動作が混在して実行されることになる。例えば、図２５の期間Ｔ５００では、電流Ｉ５１１の絶対値が閾値Ｉ５００よりも大きく、電流Ｉ５１２の絶対値が閾値Ｉ５００よりも小さく、電流Ｉ５１３の絶対値が閾値５００よりも大きい。このため、期間Ｔ５００では、スイッチング回路５０２が交互スイッチング動作を実行する一方で、スイッチング回路５０１、５０３が両側スイッチング動作を実行する。このように、特許文献１のインバータ回路では、異なるスイッチング回路で交互スイッチング動作と両側スイッチング動作が同時に実行される場合がある。

図２６は、図２５の期間Ｔ５００におけるスイッチング回路５０１の動作状態を示している。期間Ｔ５００では、スイッチング回路５０１は両側スイッチング動作を実行しており、電流Ｉ５１１はマイナスである（すなわち、電流Ｉ５１１がモータ５２４からスイッチング回路５０１へ向かって流れている。）。電流Ｉ５１１がマイナスの場合の両側スイッチング動作では、図２６に示すように、下側スイッチング素子５４１、５４２が同時にオンオフする。下側スイッチング素子５４１、５４２が共にオンしている場合には、図２６の矢印６００に示すように電流Ｉ５１１が下側スイッチング素子５４１、５４２を介して低電位配線５２２へ流れる。下側スイッチング素子５４１、５４２が共にオフしている場合には、図２６の矢印６０２に示すように電流Ｉ５１１が上側ダイオード５７１、５７２を介して高電位配線５２０へ流れる。この動作状態では、図２７に示すように、下側スイッチング素子５４１、５４２がオンする期間に、出力配線５１１の電位Ｖ５１１が低電位となる。

図２８は、図２５の期間Ｔ５００におけるスイッチング回路５０２の動作状態を示している。期間Ｔ５００では、スイッチング回路５０２は交互スイッチング動作を実行しており、電流Ｉ５１２はマイナスである（すなわち、電流Ｉ５１２がモータ５２４からスイッチング回路５０２へ向かって流れている。）。電流Ｉ５１２がマイナスの場合の交互スイッチング動作では、図２８に示すように、第１下側スイッチング素子５４１と第２下側スイッチング素子５４２が交互にオンする。第１下側スイッチング素子５４１がオンしている場合には、図２８の矢印６１０に示すように、電流Ｉ５１２が第１下側スイッチング素子５４１を介して低電位配線５２２へ流れる。その後、第１下側スイッチング素子５４１がオフすると、矢印６１２に示すように、電流Ｉ５１２が第１上側ダイオード５７１を介して高電位配線５２０へ流れる。その後、第２下側スイッチング素子５４２がオンすると、矢印６１４に示すように、電流Ｉ５１２が第２下側ダイオード５６２を介して低電位配線５２２へ流れる。その後、第２下側ダイオード５６２がオフすると、矢印６１６に示すように、電流Ｉ５１２が第２上側ダイオード５７２を介して高電位配線５２０へ流れる。この動作状態では、図２７に示すように、第１下側スイッチング素子５４１がオンする期間に、出力配線５１２の電位Ｖ５１２が低電位となる。但し、この場合、第１下側スイッチング素子５４１がオンするタイミングｔ５４１から微小時間Δｔ５００だけ遅れて出力配線５１２の電位Ｖ５１２が低下する。その理由は、以下のとおりである。第１下側スイッチング素子５４１がオンする場合には、電流経路が、図２８の矢印６１６に示す経路から矢印６１０に示す経路に切り換わる。この場合、第１リアクトル５８１で電流が急増するとともに第２リアクトル５８２で電流が急減するので、リアクトル５８１、５８２の誘導起電力の影響によって、電流経路の変化に時間がかかる。このため、出力配線５１２の電位が低下するまでに時間がかかる。その結果、図２７に示すように、第１下側スイッチング素子５４１がオンするタイミングｔ５４１から微小時間Δｔ５００だけ遅れて出力配線５１２の電位Ｖ５１２が低下する。

以上に説明したように、両側スイッチング動作では、下側スイッチング素子５４１、５４２がオンするタイミングと略同時に出力配線の電位が低下するのに対し、交互スイッチング動作では、第１下側スイッチング素子５４１がオンするタイミングから遅れて出力配線の電位が低下する。このため、両側スイッチング動作を行っているスイッチング回路の出力配線と、交互スイッチング動作を行っているスイッチング回路の出力配線の間で、電位の変化タイミングにずれが生じる。このように、両側スイッチング動作と片側スイッチング動作が混在して実行されると、各出力配線の電位の変化タイミングにずれが生じる。その結果、図２９に示すように、電流Ｉ５１１〜５１３の振幅が不安定となり、モータ５２４が脈動するという問題が生じる。

本明細書では、両側スイッチング動作と片側スイッチング動作を実行することが可能であるとともに、モータの脈動を抑制することが可能なインバータ回路を提案する。

本明細書が開示する第１のインバータ回路は、高電位配線と、低電位配線と、第１〜第３出力配線を備える出力配線と、第１スイッチング回路と、第２スイッチング回路と、第３スイッチング回路、を備えている。前記第１出力配線、前記第２出力配線、及び、前記第３出力配線がモータに接続される。前記第１スイッチング回路が、前記高電位配線と前記低電位配線と前記第１出力配線に接続されている。前記第２スイッチング回路が、前記高電位配線と前記低電位配線と前記第２出力配線に接続されている。前記第３スイッチング回路が、前記高電位配線と前記低電位配線と前記第３出力配線に接続されている。前記第１スイッチング回路、前記第２スイッチング回路、及び、前記第３スイッチング回路のそれぞれが、エミッタが前記低電位配線に接続されている第１下側スイッチング素子と、エミッタが前記第１下側スイッチング素子のコレクタに接続されているとともにコレクタが前記高電位配線に接続されている第１上側スイッチング素子と、エミッタが前記低電位配線に接続されている第２下側スイッチング素子と、エミッタが前記第２下側スイッチング素子のコレクタに接続されているとともにコレクタが前記高電位配線に接続されている第２上側スイッチング素子と、アノードが前記第１下側スイッチング素子の前記エミッタに接続されているとともにカソードが前記第１下側スイッチング素子の前記コレクタに接続されている第１下側ダイオードと、アノードが前記第１上側スイッチング素子の前記エミッタに接続されているとともにカソードが前記第１上側スイッチング素子の前記コレクタに接続されている第１上側ダイオードと、アノードが前記第２下側スイッチング素子の前記エミッタに接続されているとともにカソードが前記第２下側スイッチング素子の前記コレクタに接続されている第２下側ダイオードと、アノードが前記第２上側スイッチング素子の前記エミッタに接続されているとともにカソードが前記第２上側スイッチング素子の前記コレクタに接続されている第２上側ダイオードと、一端が対応する前記出力配線に接続されているとともに他端が前記第１下側スイッチング素子の前記コレクタに接続されている第１リアクトルと、一端が対応する前記出力配線に接続されているとともに他端が前記第２下側スイッチング素子の前記コレクタに接続されている第２リアクトル、を備えている。前記インバータ回路が、第１オン期間と第１オフ期間と第２オン期間と第２オフ期間がこの順序で繰り返されるように制御される。前記第１スイッチング回路、前記第２スイッチング回路、及び、前記第３スイッチング回路が共に交互スイッチング動作を実行する状態と、前記第１スイッチング回路、前記第２スイッチング回路、及び、前記第３スイッチング回路が共に両側スイッチング動作を実行する状態とが、前記第１出力配線、前記第２出力配線、及び、前記第３出力配線に流れる各電流に基づいて切り換え可能とされている。前記交互スイッチング動作では、前記第１スイッチング回路、前記第２スイッチング回路、及び、前記第３スイッチング回路は、前記第１オン期間において第１オン状態となり、前記第１オフ期間においてオフ状態となり、前記第２オン期間において第２オン状態となり、前記第２オフ期間において前記オフ状態となる。前記両側スイッチング動作では、前記第１スイッチング回路、前記第２スイッチング回路、及び、前記第３スイッチング回路は、前記第１オン期間において第３オン状態となり、前記第１オフ期間において前記オフ状態となり、前記第２オン期間において第３オン状態となり、前記第２オフ期間において前記オフ状態となる。前記第１オン状態が、前記第１下側スイッチング素子がオンしているとともに前記第２下側スイッチング素子がオフしている状態である。前記オフ状態が、前記第１下側スイッチング素子と前記第２下側スイッチング素子がオフしている状態である。前記第２オン状態が、前記第２下側スイッチング素子がオンしているとともに前記第１下側スイッチング素子がオフしている状態である。前記第３オン状態が、前記第１下側スイッチング素子と前記第２下側スイッチング素子がオンしている状態である。

なお、本明細書において、スイッチング素子には、バイポーラ型（例えば、ＩＧＢＴ（insulated gate bipolar transistor））とユニポーラ型（例えば、ＦＥＴ（field effect transistor））が含まれる。ユニポーラ型では、コレクタがドレインと呼ばれる場合があり、エミッタがソースと呼ばれる場合がある。

このインバータ回路では、第１〜第３スイッチング回路が共に交互スイッチング動作を実行する状態と、第１〜第３スイッチング回路が共に両側スイッチング動作を実行する状態とが、第１〜第３出力配線に流れる各電流に基づいて切り換え可能とされている。この構成によれば、交互スイッチング動作と両側スイッチング動作が混在して実行されることがないので、モータの脈動を抑制することができる。

本明細書が開示する第２のインバータ回路は、高電位配線と、低電位配線と、第１出力配線、第２出力配線、及び、第３出力配線を備える出力配線と、第１スイッチング回路と、第２スイッチング回路と、第３スイッチング回路、を備えている。前記第１出力配線、前記第２出力配線、及び、前記第３出力配線がモータに接続される。前記第１スイッチング回路が、前記高電位配線と前記低電位配線と前記第１出力配線に接続されている。前記第２スイッチング回路が、前記高電位配線と前記低電位配線と前記第２出力配線に接続されている。前記第３スイッチング回路が、前記高電位配線と前記低電位配線と前記第３出力配線に接続されている。前記第１スイッチング回路、前記第２スイッチング回路、及び、前記第３スイッチング回路のそれぞれが、エミッタが前記低電位配線に接続されている第１下側スイッチング素子と、エミッタが前記第１下側スイッチング素子のコレクタに接続されているとともにコレクタが前記高電位配線に接続されている第１上側スイッチング素子と、エミッタが前記低電位配線に接続されている第２下側スイッチング素子と、エミッタが前記第２下側スイッチング素子のコレクタに接続されているとともにコレクタが前記高電位配線に接続されている第２上側スイッチング素子と、アノードが前記第１下側スイッチング素子の前記エミッタに接続されているとともにカソードが前記第１下側スイッチング素子の前記コレクタに接続されている第１下側ダイオードと、アノードが前記第１上側スイッチング素子の前記エミッタに接続されているとともにカソードが前記第１上側スイッチング素子の前記コレクタに接続されている第１上側ダイオードと、アノードが前記第２下側スイッチング素子の前記エミッタに接続されているとともにカソードが前記第２下側スイッチング素子の前記コレクタに接続されている第２下側ダイオードと、アノードが前記第２上側スイッチング素子の前記エミッタに接続されているとともにカソードが前記第２上側スイッチング素子の前記コレクタに接続されている第２上側ダイオードと、一端が対応する前記出力配線に接続されているとともに他端が前記第１下側スイッチング素子の前記コレクタに接続されている第１リアクトルと、一端が対応する前記出力配線に接続されているとともに他端が前記第２下側スイッチング素子の前記コレクタに接続されている第２リアクトル、を備えている。前記インバータ回路が、第１オン期間と第１オフ期間と第２オン期間と第２オフ期間がこの順序で繰り返されるように制御される。前記第１スイッチング回路、前記第２スイッチング回路、及び、前記第３スイッチング回路のそれぞれが、対応する前記出力配線に流れる電流が基準値より小さい場合には交互スイッチング動作を実行し、対応する前記出力配線に流れる電流が前記基準値より大きい場合には両側スイッチング動作を実行する。前記交互スイッチング動作を実行している交互スイッチング回路は、前記第１オン期間において第１オン状態となり、前記第２オフ期間においてオフ状態となり、前記第２オン期間において第２オン状態となり、前記第２オフ期間において前記オフ状態となる。前記両側スイッチング動作を実行している両側スイッチング回路は、前記第１オン期間において第３オン状態となり、前記第２オフ期間において前記オフ状態となり、前記第２オン期間において第３オン状態となり、前記第２オフ期間において前記オフ状態となる。前記第１オン状態が、前記第１下側スイッチング素子がオンしているとともに前記第２下側スイッチング素子がオフしている状態である。前記オフ状態が、前記第１下側スイッチング素子と前記第２下側スイッチング素子がオフしている状態である。前記第２オン状態が、前記第２下側スイッチング素子がオンしているとともに前記第１下側スイッチング素子がオフしている状態である。前記第３オン状態が、前記第１下側スイッチング素子と前記第２下側スイッチング素子がオンしている状態である。前記第１スイッチング回路、前記第２スイッチング回路、及び、前記第３スイッチング回路の中に前記交互スイッチング回路と前記両側スイッチング回路が混在している動作状態であって、前記第２オフ期間から前記第１オン期間に切り換わるときに、前記交互スイッチング回路の前記オフ状態から前記第１オン状態への切り換えが、前記両側スイッチング回路の前記オフ状態から前記第３オン状態への切り換えよりも基準時間だけ先に行われる。前記第１スイッチング回路、前記第２スイッチング回路、及び、前記第３スイッチング回路の中に前記交互スイッチング回路と前記両側スイッチング回路が混在している動作状態であって、前記第１オフ期間から前記第２オン期間に切り換わるときに、前記交互スイッチング回路の前記オフ状態から前記第２オン状態への切り換えが、前記両側スイッチング回路の前記オフ状態から前記第３オン状態への切り換えよりも前記基準時間だけ先に行われる。

このインバータ回路では、各スイッチング回路が対応する出力配線に流れる電流に応じて交互スイッチング動作と両側スイッチング動作を行う。このため、交互スイッチング動作と両側スイッチング動作が混在して実行される。しかしながら、交互スイッチング回路のオフ状態から第１オン状態への切り換えが、両側スイッチング回路のオフ状態から第３オン状態への切り換えよりも基準時間だけ先に行われる。このため、図２７の時間Δｔ５００で例示したような出力配線の電位の変化タイミングのずれが抑制される。このため、交互スイッチング回路と両側スイッチング回路の間で、出力配線の電位の変化タイミングのずれが生じることが抑制される。このため、モータの脈動を抑制することができる。

インバータ回路の回路図。 逆方向時の両側スイッチング動作を示すグラフ。 逆方向時の両側スイッチング動作の電流経路を示す回路図。 順方向時の両側スイッチング動作を示すグラフ。 順方向時の両側スイッチング動作の電流経路を示す回路図。 逆方向時の交互スイッチング動作を示すグラフ。 逆方向時の交互スイッチング動作の電流経路を示す回路図。 順方向時の交互スイッチング動作を示すグラフ。 順方向時の交互スイッチング動作の電流経路を示す回路図。 三相交流電流を示すグラフ。 三相交流電流を示すグラフ。 実施例２のインバータ回路において、逆方向時の両側スイッチング動作と逆方向時の交互スイッチング動作のスイッチングタイミングを示すグラフ。 実施例２のインバータ回路において、順方向時の両側スイッチング動作と順方向時の交互スイッチング動作のスイッチングタイミングを示すグラフ。 逆方向時の両側スイッチング動作において時間差Δｔａを示すグラフ。 逆方向時の交互スイッチング動作において時間差Δｔｂを示すグラフ。 順方向時の両側スイッチング動作において時間差Δｔａを示すグラフ。 順方向時の交互スイッチング動作において時間差Δｔｂを示すグラフ。 変形例のリアクトルを示す図。 変形例のリアクトルを示す図。 逆方向時の両側スイッチング動作において時間差Δｔａを示すグラフ。 逆方向時の交互スイッチング動作において時間差Δｔｂを示すグラフ。 順方向時の両側スイッチング動作において時間差Δｔａを示すグラフ。 順方向時の交互スイッチング動作において時間差Δｔｂを示すグラフ。 インバータ回路の回路図。 三相交流電流を示すグラフ。 両側スイッチング動作の電流経路を示す回路図。 出力配線の電位の変化タイミングのずれを示すグラフ。 交互スイッチング動作の電流経路を示す回路図。 三相交流電流を示すグラフ。

（インバータ回路の構成）
図１は、実施例１のインバータ回路１０を示している。インバータ回路１０は、モータ２４に三相交流電流を供給する。インバータ回路１０は、高電位配線２０、低電位配線２２、第１出力配線１１、第２出力配線１２、第３出力配線１３、第１スイッチング回路３１、第２スイッチング回路３２、及び、第３スイッチング回路３３を備えている。低電位配線２２と高電位配線２０の間には、図示しない直流電源によって直流電圧が印加されている。第１スイッチング回路３１は、高電位配線２０と低電位配線２２の間に接続されている。第１出力配線１１は、第１スイッチング回路３１とモータ２４の間を接続している。第２スイッチング回路３２は、高電位配線２０と低電位配線２２の間に接続されている。第２出力配線１２は、第２スイッチング回路３２とモータ２４の間を接続している。第３スイッチング回路３３は、高電位配線２０と低電位配線２２の間に接続されている。第３出力配線１３は、第３スイッチング回路３３とモータ２４の間を接続している。各スイッチング回路３１〜３３の動作によって、三相交流電流が出力配線１１〜１３を介してモータ２４に供給される。また、図示していないが、インバータ回路１０は、出力配線１１〜１３に流れる電流Ｉ１１〜１３を検出する電流センサを備えている。

第１スイッチング回路３１は、第１下側スイッチング素子４１、第２下側スイッチング素子４２、第１上側スイッチング素子５１、及び、第２上側スイッチング素子５２を有している。スイッチング素子４１、４２、５１、５２は、ｎチャネル型のスイッチング素子である。図１では、スイッチング素子４１、４２、５１、５２としてＩＧＢＴが示されているが、これらはＦＥＴであってもよい。第１下側スイッチング素子４１のエミッタは、低電位配線２２に接続されている。第１上側スイッチング素子５１のエミッタは、第１下側スイッチング素子４１のコレクタに接続されている。第１上側スイッチング素子５１のコレクタは、高電位配線２０に接続されている。第２下側スイッチング素子４２のエミッタは、低電位配線２２に接続されている。第２上側スイッチング素子５２のエミッタは、第２下側スイッチング素子４２のコレクタに接続されている。第２上側スイッチング素子５２のコレクタは、高電位配線２０に接続されている。図示していないが、各スイッチング素子４１、４２、５１、５２のゲートには、ゲート電位制御回路が接続されている。ゲート電位制御回路によって、各スイッチング素子４１、４２、５１、５２が制御される。

第１スイッチング回路３１は、さらに、第１下側ダイオード６１、第２下側ダイオード６２、第１上側ダイオード７１、第２上側ダイオード７２、第１リアクトル８１、及び、第２リアクトル８２を有している。第１下側ダイオード６１のアノードは、第１下側スイッチング素子４１のエミッタに接続されている。第１下側ダイオード６１のカソードは、第１下側スイッチング素子４１のコレクタに接続されている。第２下側ダイオード６２のアノードは、第２下側スイッチング素子４２のエミッタに接続されている。第２下側ダイオード６２のカソードは、第２下側スイッチング素子４２のコレクタに接続されている。第１上側ダイオード７１のアノードは、第１上側スイッチング素子５１のエミッタに接続されている。第１上側ダイオード７１のカソードは、第１上側スイッチング素子５１のコレクタに接続されている。第２上側ダイオード７２のアノードは、第２上側スイッチング素子５２のエミッタに接続されている。第２上側ダイオード７２のカソードは、第２上側スイッチング素子５２のコレクタに接続されている。第１リアクトル８１の一端は、第１下側スイッチング素子４１のコレクタ、及び、第１上側スイッチング素子５１のエミッタに接続されている。第１リアクトル８１の他端は、第１出力配線１１に接続されている。第２リアクトル８２の一端は、第２下側スイッチング素子４２のコレクタ、及び、第２上側スイッチング素子５２のエミッタに接続されている。第２リアクトル８２の他端は、第１出力配線１１に接続されている。

第２スイッチング回路３２と第３スイッチング回路３３は、接続される出力配線が第１スイッチング回路３１とは異なる点を除いて、第１スイッチング回路３１と同じ構成を備えている。

以下に、スイッチング回路３１〜３３の動作について説明する。なお、スイッチング回路３１〜３３内における電流経路は、出力配線に順方向（スイッチング回路からモータ２４に向かう向き）に電流が流れる場合と逆方向（モータ２４からスイッチング回路に向かう向き）に電流が流れる場合で異なるので、順方向時と逆方向時のそれぞれについてスイッチング回路３１〜３３の動作を説明する。また、スイッチング回路３１〜３３は、両側スイッチング動作と交互スイッチング動作を実行する。したがって、以下では、両側スイッチング動作と交互スイッチング動作のそれぞれについて説明する。また、スイッチング回路３１〜３３の動作は略等しいので、以下では、第１スイッチング回路３１の動作について説明する。

（逆方向時の両側スイッチング動作）
図２は、逆方向時の両側スイッチング動作における下側スイッチング素子４１、４２の動作状態と電位Ｖ１１の変化を示している。また、図３は、逆方向時の両側スイッチング動作における第１スイッチング回路３１内の電流経路を示している。図２に示すように、スイッチング回路は、４つの期間Ｔ１〜Ｔ４が繰り返すように制御される。逆方向時の両側スイッチング動作では、第１スイッチング回路３１は、以下のように各スイッチング素子を制御する。まず、期間Ｔ１で下側スイッチング素子４１、４２をオン状態とする。次に、期間Ｔ２で下側スイッチング素子４１、４２をオフ状態とする。次に、期間Ｔ３で下側スイッチング素子４１、４２をオン状態とする。次に、期間Ｔ４で下側スイッチング素子４１、４２をオフ状態とする。なお、逆方向時の両側スイッチング動作では、上側スイッチング素子５１、５２は、高電位配線２０と低電位配線２２の間が短絡しなければ、どのように制御されてもよい。例えば、上側スイッチング素子５１、５２を常時オフにしておいてもよい。

逆方向時の両側スイッチング動作では、図３（ａ）に示すように、期間Ｔ１において、第１出力配線１１から下側スイッチング素子４１、４２を介して低電位配線２２へ電流Ｉ１１が流れる。この状態では、電流Ｉ１１が逆方向に流れ、電流Ｉ１１の絶対値は増加する。また、この状態では、第１出力配線１１が低電位配線２２に接続されるので、図２に示すように第１出力配線１１の電位Ｖ１１は低い。その後、期間Ｔ２において下側スイッチング素子４１、４２がオフすると、電流Ｉ１１が流れている方向にモータ２４とリアクトル８１、８２の誘導起電力が働く。このとき、モータ２４の誘導起電力によって、第１出力配線１１の電位Ｖ１１が上昇する。このため、図２に示すように、期間Ｔ２では電位Ｖ１１が高い。期間Ｔ２では、誘導起電力が働くことで、図３（ｂ）に示すように、上側ダイオード７１、７２がオンし、第１出力配線１１から上側ダイオード７１、７２を介して高電位配線２０へ電流Ｉ１１が流れる。期間Ｔ２では、モータ２４の誘導起電力の低下に伴って、電流Ｉ１１の絶対値が減少する。期間Ｔ３では、期間Ｔ１と同様に電流Ｉ１１が流れる。期間Ｔ４では、期間Ｔ２と同様に電流Ｉ１１が流れる。このように、逆方向時の両側スイッチング動作では、期間Ｔ１、Ｔ３において電流Ｉ１１の絶対値が増加し、期間Ｔ２、Ｔ４及において電流Ｉ１１の絶対値が減少する。このように、下側スイッチング素子４１、４２がオン−オフすることで、電流Ｉ１１の大きさが制御される。

逆方向時の両側スイッチング動作では、期間Ｔ２から期間Ｔ３に移るとき、及び、期間Ｔ４から期間Ｔ１に移るときに、第１出力配線１１の電位Ｖ１１が低下する。このとき、下側スイッチング素子４１、４２がオンするのと略同時に、電位Ｖ１１が低下する。その理由は、下側スイッチング素子４１、４２がオンするとき（期間Ｔ２から期間Ｔ３に移るとき、及び、期間Ｔ４から期間Ｔ１に移るとき）に、リアクトル８１、８２に流れる電流の大きさがほとんど変化せず、リアクトル８１、８２で高い誘導起電力が生じないためである。

（順方向時の両側スイッチング動作）
図４は、順方向時の両側スイッチング動作における上側スイッチング素子５１、５２の動作状態と電位Ｖ１１の変化を示している。また、図５は、順方向時の両側スイッチング動作における第１スイッチング回路３１内の電流経路を示している。図４に示すように、順方向時の両側スイッチング動作では、第１スイッチング回路３１は、以下のように各スイッチング素子を制御する。まず、期間Ｔ１で上側スイッチング素子５１、５２をオン状態とする。次に、期間Ｔ２で上側スイッチング素子５１、５２をオフ状態とする。次に、期間Ｔ３で上側スイッチング素子５１、５２をオン状態とする。次に、期間Ｔ４で上側スイッチング素子５１、５２をオフ状態とする。なお、順方向時の両側スイッチング動作では、下側スイッチング素子４１、４２は、高電位配線２０と低電位配線２２の間が短絡しなければ、どのように制御されてもよい。例えば、下側スイッチング素子４１、４２を常時オフにしておいてもよい。

順方向時の両側スイッチング動作では、図５（ａ）に示すように、期間Ｔ１において、高電位配線２０から上側スイッチング素子５１、５２を介して第１出力配線１１へ電流Ｉ１１が流れる。この状態では、電流Ｉ１１が順方向に流れ、電流Ｉ１１の絶対値は増加する。また、この状態では、第１出力配線１１が高電位配線２０に接続されるので、図４に示すように第１出力配線１１の電位Ｖ１１は高い。その後、期間Ｔ２において上側スイッチング素子５１、５２がオフすると、電流Ｉ１１が流れている方向にモータ２４とリアクトル８１、８２の誘導起電力が働く。このとき、モータ２４の誘導起電力によって、第１出力配線１１の電位Ｖ１１が低下する。このため、図４に示すように、期間Ｔ２では電位Ｖ１１が低い。期間Ｔ２では、誘導起電力が働くことで、図５（ｂ）に示すように、下側ダイオード６１、６２がオンし、低電位配線２２から下側ダイオード６１、６２を介して第１出力配線１１へ電流Ｉ１１が流れる。期間Ｔ２では、モータ２４の誘導起電力の低下に伴って、電流Ｉ１１の絶対値が減少する。期間Ｔ３では、期間Ｔ１と同様に電流Ｉ１１が流れる。期間Ｔ４では、期間Ｔ２と同様に電流Ｉ１１が流れる。このように、順方向時の両側スイッチング動作では、期間Ｔ１、Ｔ３において電流Ｉ１１の絶対値が増加し、期間Ｔ２、Ｔ４において電流Ｉ１１の絶対値が減少する。このように上側スイッチング素子５１、５２がオン−オフすることで、電流Ｉ１１の大きさが制御される。

順方向時の両側スイッチング動作では、期間Ｔ２から期間Ｔ３に移るとき、及び、期間Ｔ４から期間Ｔ１に移るときに、第１出力配線１１の電位Ｖ１１が上昇する。このとき、上側スイッチング素子５１、５２がオンするのと略同時に、電位Ｖ１１が上昇する。その理由は、上側スイッチング素子５１、５２がオンするとき（期間Ｔ２から期間Ｔ３に移るとき、及び、期間Ｔ４から期間Ｔ１に移るとき）に、リアクトル８１、８２に流れる電流の大きさがほとんど変化せず、リアクトル８１、８２で高い誘導起電力が生じないためである。

上述した逆方向時及び順方向時の両側スイッチング動作では、電流が２つのスイッチング素子に分岐して流れるので、各スイッチング素子の内部での電流密度が低くなる。したがって、両側スイッチング動作では、定常損失が抑制される。

（逆方向時の交互スイッチング動作）
図６は、逆方向時の交互スイッチング動作における下側スイッチング素子４１、４２の動作状態と電位Ｖ１１の変化を示している。また、図７は、逆方向時の交互スイッチング動作における第１スイッチング回路３１内の電流経路を示している。図６に示すように、スイッチング回路は、４つの期間Ｔ１〜Ｔ４が繰り返すように制御される。逆方向時の交互スイッチング動作では、第１スイッチング回路３１は、以下のように各スイッチング素子を制御する。まず、期間Ｔ１で第１下側スイッチング素子４１をオン状態とするとともに第２下側スイッチング素子４２をオフ状態とする。次に、期間Ｔ２で下側スイッチング素子４１、４２をオフ状態とする。次に、期間Ｔ３で第２下側スイッチング素子４２をオン状態とするとともに第１下側スイッチング素子４１をオフ状態とする。次に、期間Ｔ４で下側スイッチング素子４１、４２をオフ状態とする。なお、逆方向時の交互スイッチング動作では、上側スイッチング素子５１、５２は、高電位配線２０と低電位配線２２の間が短絡しなければ、どのように制御されてもよい。例えば、上側スイッチング素子５１、５２を常時オフにしておいてもよい。

逆方向時の交互スイッチング動作では、図７（ａ）に示すように、期間Ｔ１において、第１出力配線１１から第１下側スイッチング素子４１を介して低電位配線２２へ向かう経路１０６で電流Ｉ１１が流れる。この状態では、電流Ｉ１１が逆方向に流れ、電流Ｉ１１の絶対値は増加する。また、この状態では、第１出力配線１１が低電位配線２２に接続されるので、図６に示すように第１出力配線１１の電位Ｖ１１は低い。その後、期間Ｔ２において第１下側スイッチング素子４１がオフすると、電流Ｉ１１が流れている方向にモータ２４と第１リアクトル８１の誘導起電力が働く。このとき、モータ２４の誘導起電力によって、第１出力配線１１の電位Ｖ１１が上昇する。このため、図６に示すように、期間Ｔ２では電位Ｖ１１が高い。期間Ｔ２では、誘導起電力が働くことで、図７（ｂ）に示すように、第１上側ダイオード７１がオンし、第１出力配線１１から第１上側ダイオード７１を介して高電位配線２０へ向かう経路１００で電流Ｉ１１が流れる。期間Ｔ２では、モータ２４の誘導起電力の低下に伴って、電流Ｉ１１の絶対値が減少する。その後、期間Ｔ３において第２下側スイッチング素子４２がオンすると、図７（ｃ）に示すように、第１出力配線１１から第２下側スイッチング素子４２を介して低電位配線２２へ向かう経路１０２で電流が流れ始める。それと同時に、第１出力配線１１から第１上側ダイオード７１を介して高電位配線２０へ向かう経路１００で流れる電流が減少する。第２下側スイッチング素子４２がオンした後に、経路１００の電流はゼロまで減少し、経路１０２の電流は所定値（期間Ｔ２における経路１００の電流と略同じ値）まで増加する。このような経路１００、１０２の電流の変化は、第２下側スイッチング素子４２がオンした後一定の時間内に生じる。このように電流の変化に時間を要するのは、リアクトル８１、８２に流れる電流が大きく変化するためである。経路１０２の電流が安定した段階で、第１出力配線１１の電位Ｖ１１が低下する。このため、図６に示すように、第２下側スイッチング素子４２がオンしたタイミングｔ４２から微小時間Δｔが経過した後に、電位Ｖ１１が低下する。その後、期間Ｔ４において第２下側スイッチング素子４２がオフすると、電流が流れている方向にモータ２４と第２リアクトル８２の誘導起電力が働く。このとき、モータ２４の誘導起電力によって、第１出力配線１１の電位Ｖ１１が上昇する。このため、図６に示すように、期間Ｔ４では電位Ｖ１１が高い。期間Ｔ４では、誘導起電力が働くことで、図７（ｄ）に示すように、第２上側ダイオード７２がオンし、第１出力配線１１から第２上側ダイオード７２を介して高電位配線２０へ向かう経路１０４で電流Ｉ１１が流れる。期間Ｔ４では、モータ２４の誘導起電力の低下に伴って、電流Ｉ１１の絶対値が減少する。その後、期間Ｔ１において第１下側スイッチング素子４１がオンすると、第１出力配線１１から第１下側スイッチング素子４１を介して低電位配線２２へ向かう経路１０６で電流が流れ始める。それと同時に、第１出力配線１１から第２上側ダイオード７２を介して高電位配線２０へ向かう経路１０４で流れる電流が減少する。第１下側スイッチング素子４１がオンした後に、経路１０４の電流はゼロまで減少し、経路１０６の電流は所定値（期間Ｔ４における経路１０４の電流と略同じ値）まで増加する。このような経路１０４、１０６の電流の変化は、第１下側スイッチング素子４１がオンした後一定の時間内に生じる。このように電流の変化に時間を要するのは、リアクトル８１、８２に流れる電流が大きく変化するためである。経路１０６の電流が安定した段階で、第１出力配線１１の電位Ｖ１１が低下する。このため、図６に示すように、第１下側スイッチング素子４１がオンしたタイミングｔ４１から微小時間Δｔが経過した後に、電位Ｖ１１が低下する。このように、逆方向時の交互スイッチング動作では、期間Ｔ１、Ｔ３において電流Ｉ１１が増加し、期間Ｔ２、Ｔ４において電流Ｉ１１が減少する。このように第１スイッチング回路３１が動作することで、電流Ｉ１１の大きさが制御される。

（順方向時の交互スイッチング動作）
図８は、順方向時の交互スイッチング動作における上側スイッチング素子５１、５２の動作状態と電位Ｖ１１の変化を示している。また、図９は、順方向時の交互スイッチング動作における第１スイッチング回路３１内の電流経路を示している。図８に示すように、スイッチング回路は、４つの期間Ｔ１〜Ｔ４が繰り返すように制御される。順方向時の交互スイッチング動作では、第１スイッチング回路３１は、以下のように各スイッチング素子を制御する。まず、期間Ｔ１で第１上側スイッチング素子５１をオン状態とするとともに第２上側スイッチング素子５２をオフ状態とする。次に、期間Ｔ２で上側スイッチング素子５１、５２をオフ状態とする。次に、期間Ｔ３で第２上側スイッチング素子５２をオン状態とするとともに第１上側スイッチング素子５１をオフ状態とする。次に、期間Ｔ４で上側スイッチング素子５１、５２をオフ状態とする。なお、順方向時の交互スイッチング動作では、下側スイッチング素子４１、４２は、高電位配線２０と低電位配線２２の間が短絡しなければ、どのように制御されてもよい。例えば、下側スイッチング素子４１、４２を常時オフにしておいてもよい。

順方向時の交互スイッチング動作では、図９（ａ）に示すように、期間Ｔ１において、高電位配線２０から第１上側スイッチング素子５１を介して第１出力配線１１へ向かう経路１１６で電流Ｉ１１が流れる。この状態では、電流Ｉ１１が順方向に流れ、電流Ｉ１１の絶対値は増加する。また、この状態では、第１出力配線１１が高電位配線２０に接続されるので、図８に示すように第１出力配線１１の電位Ｖ１１は高い。その後、期間Ｔ２において第１上側スイッチング素子５１がオフすると、電流Ｉ１１が流れている方向にモータ２４と第１リアクトル８１の誘導起電力が働く。このとき、モータ２４の誘導起電力によって、第１出力配線１１の電位Ｖ１１が低下する。このため、図８に示すように、期間Ｔ２では電位Ｖ１１が高い。期間Ｔ２では、誘導起電力が働くことで、図９（ｂ）に示すように、第１下側ダイオード６１がオンし、低電位配線２２から第１下側ダイオード６１を介して第１出力配線１１へ向かう経路１１０で電流Ｉ１１が流れる。その後、期間Ｔ３において第２上側スイッチング素子５２がオンすると、図９（ｃ）に示すように、高電位配線２０から第２上側スイッチング素子５２を介して第１出力配線１１へ向かう経路１１２で電流が流れ始める。それと同時に、低電位配線２２から第１下側ダイオード６１を介して第１出力配線１１へ向かう経路１１０で流れる電流が減少する。第２上側スイッチング素子５２がオンした後に、経路１１０の電流はゼロまで減少し、経路１１２の電流は所定値（期間Ｔ２における経路１１０の電流と略同じ値）まで増加する。このような経路１１０、１１２の電流の変化は、第２上側スイッチング素子５２がオンした後一定の時間内に生じる。このように電流の変化に時間を要するのは、リアクトル８１、８２に流れる電流が大きく変化するためである。経路１１２の電流が安定した段階で、第１出力配線１１の電位Ｖ１１が上昇する。このため、図８に示すように、第２上側スイッチング素子５２がオンしたタイミングｔ５２から微小時間Δｔが経過した後に、電位Ｖ１１が上昇する。その後、期間Ｔ４において第２上側スイッチング素子５２がオフすると、電流が流れている方向にモータ２４と第２リアクトル８２の誘導起電力が働く。このとき、モータ２４の誘導起電力によって、第１出力配線１１の電位Ｖ１１が低下する。このため、図８に示すように、期間Ｔ４では電位Ｖ１１が低い。期間Ｔ４では、誘導起電力が働くことで、図９（ｄ）に示すように、第２下側ダイオード６２がオンし、低電位配線２２から第２下側ダイオード６２を介して第１出力配線１１へ向かう経路１１４で電流Ｉ１１が流れる。期間Ｔ４では、モータ２４の誘導起電力の低下に伴って、電流Ｉ１１の絶対値が減少する。その後、期間Ｔ１において第１上側スイッチング素子５１がオンすると、高電位配線２０から第１上側スイッチング素子５１を介して第１出力配線１１へ向かう経路１１６で電流が流れ始める。それと同時に、低電位配線２２から第２下側ダイオード６２を介して第１出力配線１１へ向かう経路１１４で流れる電流が減少する。第１上側スイッチング素子５１がオンした後に、経路１１４の電流はゼロまで減少し、経路１１６の電流は所定値（期間Ｔ４における経路１１４の電流と略同じ値）まで増加する。このような経路１１４、１１６の電流の変化は、第１上側スイッチング素子５１がオンした後一定の時間内に生じる。このように電流の変化に時間を要するのは、リアクトル８１、８２に流れる電流が大きく変化するためである。経路１１６の電流が安定した段階で、第１出力配線１１の電位Ｖ１１が上昇する。このため、図８に示すように、第１上側スイッチング素子５１がオンしたタイミングｔ５１から微小時間Δｔが経過した後に、電位Ｖ１１が上昇する。このように、順方向時の交互スイッチング動作では、期間Ｔ１、Ｔ３において電流Ｉ１１が増加し、期間Ｔ２、Ｔ４において電流Ｉ１１が減少する。このように第１スイッチング回路３１が動作することで、電流Ｉ１１の大きさが制御される。

スイッチング回路３１〜３３の間で、両側スイッチング動作と交互スイッチング動作が同時に行われると、出力配線１１〜１３の電位の変化タイミングにずれが生じる。

例えば、第１スイッチング回路３１で図２に示す逆方向時の両側スイッチング動作が行われ、これに同期して第２スイッチング回路３２で図６に示す逆方向時の交互スイッチング動作が行われる場合を考える。この場合、両側スイッチング動作を行う第１スイッチング回路３１では、期間Ｔ１の開始タイミングと略同時に第１出力配線１１の電位Ｖ１１が低下する。他方、交互スイッチング動作を行う第２スイッチング回路３２では、期間Ｔ１の開始タイミングから微小時間Δｔだけ遅れたタイミングで第２出力配線１２の電位Ｖ１２が低下する。このため、電位Ｖ１１と電位Ｖ１２の低下タイミングに差が生じる。同様にして、期間Ｔ３の開始時にも、電位Ｖ１１と電位Ｖ１２の低下タイミングに差が生じる。

また、例えば、第１スイッチング回路３１で図４に示す順方向時の両側スイッチング動作が行われ、これに同期して第２スイッチング回路３２で図８に示す順方向時の交互スイッチング動作が行われる場合を考える。この場合、両側スイッチング動作を行う第１スイッチング回路３１では、期間Ｔ１の開始タイミングと略同時に第１出力配線１１の電位Ｖ１１が上昇する。他方、交互スイッチング動作を行う第２スイッチング回路３２では、期間Ｔ１の開始タイミングから微小時間Δｔだけ遅れたタイミングで第２出力配線１２の電位Ｖ１２が上昇する。このため、電位Ｖ１１と電位Ｖ１２の上昇タイミングに差が生じる。同様にして、期間Ｔ３の開始時にも、電位Ｖ１１と電位Ｖ１２の上昇タイミングに差が生じる。

上記のように、出力配線１１〜１３の間で電位の変化タイミングにずれが生じると、図２９のように各出力配線に流れる電流の振幅が不安定となり、モータ２４が脈動する。これに対し、実施例１のインバータ回路１０は、モータ２４の脈動を抑制するために、以下の構成を有している。

上述したように、インバータ回路１０は、出力配線１１〜１３の電流Ｉ１１〜Ｉ１３を検出する電流センサを備えている。インバータ回路１０は、図１０のように電流Ｉ１１〜Ｉ１３のいずれもが閾値Ｉｔｈより小さい場合には、スイッチング回路３１〜３３のすべてに交互スイッチング動作を実行させる。スイッチング回路３１〜３３のすべてが交互スイッチング動作を実行すると、出力配線１１〜１３の電位の変化タイミングにほとんど差は生じない。これによって、電流Ｉ１１〜Ｉ１３の振幅が安定し、モータの脈動が抑制される。また、スイッチング損失が支配的となる低電流時には、交互スイッチング動作によってインバータ回路１０で生じる損失を効果的に低減することができる。

また、インバータ回路１０は、図１１のように電流Ｉ１１〜Ｉ１３の少なくとも１つが閾値Ｉｔよりも大きい場合には、スイッチング回路３１〜３３のすべてに両側スイッチング動作を実行させる。スイッチング回路３１〜３３のすべてが両側スイッチング動作を実行すると、出力配線１１〜１３の電位の変化タイミングにほとんど差は生じない。これによって、電流Ｉ１１〜Ｉ１３の振幅が安定し、モータの脈動が抑制される。また、定常損失が支配的となる高電流時には、両側スイッチング動作によってインバータ回路１０で生じる損失を効果的に低減することができる。

実施例２のインバータ回路も、実施例１と同様に、図１の構成を有している。実施例２のインバータ回路では、各スイッチング回路３１〜３３の動作方法が実施例１とは異なる。実施例２では、各スイッチング回路３１〜３３が、対応する出力配線１１〜１３の電流に応じて両側スイッチング動作と交互スイッチング動作を切り換えて実行する。すなわち、第１スイッチング回路３１は第１出力配線１１の電流Ｉ１１が閾値Ｉｔｈよりも大きいときに両側スイッチング動作を行い、電流Ｉ１１が閾値Ｉｔｈよりも小さいときに交互スイッチング動作を行う。第２スイッチング回路３２は第２出力配線１２の電流Ｉ１２が閾値Ｉｔｈよりも大きいときに両側スイッチング動作を行い、電流Ｉ１２が閾値Ｉｔｈよりも小さいときに交互スイッチング動作を行う。第３スイッチング回路３３は第３出力配線１３の電流Ｉ１３が閾値Ｉｔｈよりも大きいときに両側スイッチング動作を行い、電流Ｉ１３が閾値Ｉｔｈよりも小さいときに交互スイッチング動作を行う。このため、異なるスイッチング回路で、両側スイッチング動作と交互スイッチング動作が同時に行われる場合がある。しかしながら、実施例２では、以下の制御方法により、各出力配線１１〜１３の間の電位の変化タイミングのずれを抑制する。

図１２は、第１スイッチング回路３１が逆方向時の両側スイッチング動作を行い、第２スイッチング回路３２が逆方向時の交互スイッチング動作を行う場合を示している。スイッチング回路３１、３２は、互いの期間Ｔ１〜Ｔ４を同期させて動作する。ここで、期間Ｔ１の開始時において、第２スイッチング回路３２の第１下側スイッチング素子４１が、第１スイッチング回路３１の下側スイッチング素子４１、４２よりも基準時間ｔｘだけ先にオンするように、スイッチング回路３１、３２が制御される。これによって、期間Ｔ１の開始時に電位Ｖ１２が低下するタイミングと電位Ｖ１１が低下するタイミングのずれが抑制される。すなわち、図６を用いて説明したように、逆方向時の交互スイッチング動作では、第１下側スイッチング素子４１がオンするタイミングから微小時間Δｔだけ遅れて出力配線の電位が低下する。このため、図１２のように、期間Ｔ１の開始時に、第２スイッチング回路３２の第１下側スイッチング素子４１を第１スイッチング回路３１の下側スイッチング素子４１、４２よりも先にオンすることで、電位Ｖ１２の低下タイミングと電位Ｖ１１の低下タイミングのずれを抑制することができる。特に、基準時間ｔｘを図６に示す微小時間Δｔと略同じ時間とすることで、電位Ｖ１２の低下タイミングと電位Ｖ１１の低下タイミングを略一致させることができる。このように、第１スイッチング回路３１が逆方向時の両側スイッチング動作を行い、第２スイッチング回路３２が逆方向時の交互スイッチング動作を行う場合には、電位Ｖ１２が低下するタイミングと電位Ｖ１１が低下するタイミングのずれが抑制される。同様にして、図１２の期間Ｔ３の開始時には、第２スイッチング回路３２の第２下側スイッチング素子４２が、第１スイッチング回路３１の下側スイッチング素子４１、４２よりも基準時間ｔｘだけ先にオンするように、スイッチング回路３１、３２が制御される。これによって、期間Ｔ３の開始時に電位Ｖ１２が低下するタイミングと電位Ｖ１１が低下するタイミングのずれが抑制される。

なお、第１スイッチング回路３１が逆方向時の交互スイッチング動作を行い、第２スイッチング回路３２が逆方向時の両側スイッチング動作を行う場合にも、交互スイッチング動作を行うスイッチング回路のスイッチング素子が、両側スイッチング動作を行うスイッチング回路のスイッチング素子よりも先にオンするように制御される。これによって、電位Ｖ１２が低下するタイミングと電位Ｖ１１が低下するタイミングのずれが抑制される。また、第１スイッチング回路３１と第３スイッチング回路３３の間、及び、第２スイッチング回路３２と第３スイッチング回路３３の間でも、交互スイッチング動作を行うスイッチング回路のスイッチング素子が、両側スイッチング動作を行うスイッチング回路のスイッチング素子よりも先にオンするように制御されることで、各出力配線の電位の低下タイミングのずれが抑制される。

また、図１３は、第１スイッチング回路３１が順方向時の両側スイッチング動作を行い、第２スイッチング回路３２が順方向時の交互スイッチング動作を行う場合を示している。スイッチング回路３１、３２は、互いの期間Ｔ１〜Ｔ４を同期させて動作する。ここで、期間Ｔ１の開始時において、第２スイッチング回路３２の第１上側スイッチング素子５１が、第１スイッチング回路３１の上側スイッチング素子５１、５２よりも基準時間ｔｘだけ先にオンするように、スイッチング回路３１、３２が制御される。これによって、期間Ｔ１の開始時に電位Ｖ１２が上昇するタイミングと電位Ｖ１１が上昇するタイミングのずれが抑制される。すなわち、図８を用いて説明したように、順方向時の交互スイッチング動作では、第１上側スイッチング素子５１がオンするタイミングから微小時間Δｔだけ遅れて出力配線の電位が上昇する。このため、図１３のように、期間Ｔ１の開始時に、第２スイッチング回路３２の第１上側スイッチング素子５１を第１スイッチング回路３１の上側スイッチング素子５１、５２よりも先にオンすることで、電位Ｖ１２の上昇タイミングと電位Ｖ１１の上昇タイミングのずれを抑制することができる。特に、基準時間ｔｘを図８に示す微小時間Δｔと略同じ時間とすることで、電位Ｖ１２の上昇タイミングと電位Ｖ１１の上昇タイミングを略一致させることができる。このように、第１スイッチング回路３１が順方向時の両側スイッチング動作を行い、第２スイッチング回路３２が順方向時の交互スイッチング動作を行う場合には、電位Ｖ１２が上昇するタイミングと電位Ｖ１１が上昇するタイミングのずれが抑制される。同様にして、図１３の期間Ｔ３の開始時には、第２スイッチング回路３２の第２上側スイッチング素子５２が、第１スイッチング回路３１の上側スイッチング素子５１、５２よりも基準時間ｔｘだけ先にオンするように、スイッチング回路３１、３２が制御される。これによって、期間Ｔ３の開始時に電位Ｖ１２が上昇するタイミングと電位Ｖ１１が上昇するタイミングのずれが抑制される。

なお、第１スイッチング回路３１が順方向時の交互スイッチング動作を行い、第２スイッチング回路３２が順方向時の両側スイッチング動作を行う場合にも、交互スイッチング動作を行うスイッチング回路のスイッチング素子が、両側スイッチング動作を行うスイッチング回路のスイッチング素子よりも先にオンするように制御される。これによって、電位Ｖ１２が上昇するタイミングと電位Ｖ１１が上昇するタイミングのずれが抑制される。また、第１スイッチング回路３１と第３スイッチング回路３３の間、及び、第２スイッチング回路３２と第３スイッチング回路３３の間でも、交互スイッチング動作を行うスイッチング回路のスイッチング素子が、両側スイッチング動作を行うスイッチング回路のスイッチング素子よりも先にオンするように制御されることで、各出力配線の電位の上昇タイミングのずれが抑制される。

以上のとおり、実施例２によれば、両側スイッチング動作と交互スイッチング動作が混在する場合でも、出力配線１１〜１３の間で電位の変動タイミングのずれが生じることを抑制することができる。したがって、電流Ｉ１１〜Ｉ１３の振幅が安定し、モータの脈動を抑制することができる。また、実施例２では、スイッチング回路３１〜３３が独立して両側スイッチング動作と交互スイッチング動作を選択するので、インバータ回路１０で生じる損失をより効果的に抑制することができる。

なお、上記微小時間Δｔは、以下のように測定することができる。逆方向時の微小時間Δｔを測定する際には、まず、各スイッチング回路を両側スイッチング動作させて、下側スイッチング素子がオンしてから出力配線の電位が低下するまでの時間差Δｔａを測定する。例えば、第１スイッチング回路３１の場合、下側スイッチング素子４１（または、４２）がオンしてから電位Ｖ１１が低下するまでの時間差Δｔａ（図２参照）を測定する。通常は、時間差Δｔａは、略ゼロ秒となる。次に、各スイッチング回路を交互スイッチング動作させて、下側スイッチング素子がオンしてから出力配線の電位が低下するまでの時間差Δｔｂを測定する。例えば、第１スイッチング回路３１の場合、下側スイッチング素子４１（または、４２）がオンしてから電位Ｖ１１が低下するまでの時間差Δｔｂ（図６参照）を測定する。そして、時間差Δｔａと時間差Δｔｂの差から、微小時間Δｔを算出する（すなわち、Δｔ＝ｔｂ−ｔａ）。算出した微小時間Δｔに合わせて上述した基準時間ｔｘを設定することで、出力配線の電位の低下タイミングのずれをほぼ無くすことができる。順方向時においても、同様にして、時間Δｔを算出することができる。なお、時間Δｔを測定する際には、モータのｄ軸に電流を流すことで、モータの回転を防止することができる。

なお、出力配線の電位を直接測定する素子を有さない場合には、各スイッチング素子のコレクタ−エミッタ間電圧や各スイッチング素子の電流を検出する信号（電流センスＩＧＢＴから得られる信号）に基づいて出力配線の電位の変化タイミングを特定することで、微小時間Δｔを測定してもよい。例えば、図１４、１５に示すように、逆方向時には、両側スイッチング動作と片側スイッチング動作のいずれでも、上側スイッチング素子５１のコレクタ−エミッタ間電圧Ｖｃｅ５１と上側スイッチング素子５２のコレクタ−エミッタ間電圧Ｖｃｅ５２が、出力配線の電位（例えば、第１スイッチング回路３１の場合は電位Ｖ１１）に連動して変化する。したがって、コレクタ−エミッタ間電圧Ｖｃｅ５１、Ｖｖｅ５２に基づいて微小時間Δｔを測定してもよい。同様に、図１６、１７に示すように、順方向時には、両側スイッチング動作と片側スイッチング動作のいずれでも、第１下側スイッチング素子４１のコレクタ−エミッタ間電圧Ｖｃｅ４１と第２下側スイッチング素子４２のコレクタ−エミッタ間電圧Ｖｃｅ４２が、出力配線の電位（例えば、第１スイッチング回路３１の場合は電位Ｖ１１）に連動して変化する。したがって、コレクタ−エミッタ間電圧Ｖｃｅ４１、Ｖｃｅ４２に基づいて微小時間Δｔを測定してもよい。

なお、上述した実施例では、リアクトル８１、８２がコイルにより構成されていた。しかしながら、図１８、１９に示すように、リアクトル８１、８２が、配線８３の周囲を取り囲むように配置された磁器コア１２０により構成されていてもよい。磁器コア１２０も、リアクトル８１、８２（すなわち、誘導性負荷）として機能することができる。また、図１８のように磁器コア１２０にホール素子１２２を設けたり、図１９のように磁器コア１２０に巻き線１２４を設けることで、磁器コア１２０内に生じる磁界を検出し、これによって、配線８３に流れる電流を検出することができる。この構成によれば、リアクトル８１、８２を電流センサとして機能させることができる。

また、リアクトル８１、８２が電流センサにより構成されている場合には、リアクトル８１、８２で検出される電流に基づいて、上記微小時間Δｔを測定することができる。例えば、図２０に示すように、逆方向時に両側スイッチング動作をしている第１スイッチング回路３１の第１リアクトル８１に流れる電流Ｉｒ１（または第２リアクトル８２に流れる電流Ｉｒ２）は、第１出力配線１１の電位Ｖ１１に連動して変化する。したがって、電流Ｉｒ１（または、電流Ｉｒ２）の変化タイミングに基づいて時間差Δｔａを測定してもよい。また、図２１に示すように、逆方向時に交互スイッチング動作をしている第１スイッチング回路３１の第１リアクトル８１に流れる電流Ｉｒ１（または第２リアクトル８２に流れる電流Ｉｒ２）は、第１出力配線１１の電位Ｖ１１が低下すると同時に安定する。したがって、電流Ｉｒ１（または、電流Ｉｒ２）の安定化タイミングに基づいて時間差Δｔｂを測定してもよい。このように測定した時間差Δｔａ、Δｔｂから、時間Δｔを算出することができる。

また、例えば、図２２に示すように、順方向時に両側スイッチング動作をしている第１スイッチング回路３１の第１リアクトル８１に流れる電流Ｉｒ１（または第２リアクトル８２に流れる電流Ｉｒ２）は、第１出力配線１１の電位Ｖ１１に連動して変化する。したがって、電流Ｉｒ１（または、電流Ｉｒ２）の変化タイミングに基づいて時間差Δｔａを測定してもよい。また、図２３に示すように、順方向時に交互スイッチング動作をしている第１スイッチング回路３１の第１リアクトル８１に流れる電流Ｉｒ１（または第２リアクトル８２に流れる電流Ｉｒ２）は、第１出力配線１１の電位Ｖ１１が低下すると同時に安定する。したがって、電流Ｉｒ１（または、電流Ｉｒ２）の安定化タイミングに基づいて時間差Δｔｂを測定してもよい。このように測定した時間差Δｔａ、Δｔｂから、時間Δｔを算出することができる。

このように、リアクトル８１、８２を電流センサとして機能させると、微小時間Δｔを測定するための専用の素子や配線をインバータ回路に設置することなく、微小時間Δｔを測定することが可能となる。

なお、リアクトル８１、８２を電流センサとする場合には、リアクトル８１、８２による電流の検出値から出力配線の電流を検出することが可能となる。したがって、この場合には、出力配線に電流センサを設けなくてもよい。

上述した実施例の構成要素と請求項の構成要素の関係について説明する。実施例の図７（ａ）の状態は、請求項の第１オン状態の一例である。実施例の図７（ｃ）の状態は、請求項の第２オン状態の一例である。実施例の図３（ａ）の状態は、請求項の第３オン状態の一例である。実施例の図７（ｂ）、図７（ｃ）、及び、図３（ｂ）の状態は、請求項のオフ状態の一例である。

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。

１０ ：インバータ回路
１１〜１３ ：出力配線
２０ ：高電位配線
２２ ：低電位配線
２４ ：モータ
３１〜３３ ：スイッチング回路
４１ ：第１下側スイッチング素子
４２ ：第２下側スイッチング素子
５１ ：第１上側スイッチング素子
５２ ：第２上側スイッチング素子
６１ ：第１下側ダイオード
６２ ：第２下側ダイオード
７１ ：第１上側ダイオード
７２ ：第２上側ダイオード
８１ ：第１リアクトル
８２ ：第２リアクトル

Claims (3)

1. インバータ回路であって、
   高電位配線と、
   低電位配線と、
   第１出力配線、第２出力配線、及び、第３出力配線を備える出力配線と、
   第１スイッチング回路と、
   第２スイッチング回路と、
   第３スイッチング回路、
   を備えており、
   前記第１出力配線、前記第２出力配線、及び、前記第３出力配線がモータに接続され、
   前記第１スイッチング回路が、前記高電位配線と前記低電位配線と前記第１出力配線に接続されており、
   前記第２スイッチング回路が、前記高電位配線と前記低電位配線と前記第２出力配線に接続されており、
   前記第３スイッチング回路が、前記高電位配線と前記低電位配線と前記第３出力配線に接続されており、
   前記第１スイッチング回路、前記第２スイッチング回路、及び、前記第３スイッチング回路のそれぞれが、
   エミッタが前記低電位配線に接続されている第１下側スイッチング素子と、
   エミッタが前記第１下側スイッチング素子のコレクタに接続されており、コレクタが前記高電位配線に接続されている第１上側スイッチング素子と、
   エミッタが前記低電位配線に接続されている第２下側スイッチング素子と、
   エミッタが前記第２下側スイッチング素子のコレクタに接続されており、コレクタが前記高電位配線に接続されている第２上側スイッチング素子と、
   アノードが前記第１下側スイッチング素子の前記エミッタに接続されており、カソードが前記第１下側スイッチング素子の前記コレクタに接続されている第１下側ダイオードと、
   アノードが前記第１上側スイッチング素子の前記エミッタに接続されており、カソードが前記第１上側スイッチング素子の前記コレクタに接続されている第１上側ダイオードと、
   アノードが前記第２下側スイッチング素子の前記エミッタに接続されており、カソードが前記第２下側スイッチング素子の前記コレクタに接続されている第２下側ダイオードと、
   アノードが前記第２上側スイッチング素子の前記エミッタに接続されており、カソードが前記第２上側スイッチング素子の前記コレクタに接続されている第２上側ダイオードと、
   一端が対応する前記出力配線に接続されており、他端が前記第１下側スイッチング素子の前記コレクタに接続されている第１リアクトルと、
   一端が対応する前記出力配線に接続されており、他端が前記第２下側スイッチング素子の前記コレクタに接続されている第２リアクトル、
   を備えており、
   前記インバータ回路が、第１オン期間と第１オフ期間と第２オン期間と第２オフ期間がこの順序で繰り返されるように制御され、
   前記第１スイッチング回路、前記第２スイッチング回路、及び、前記第３スイッチング回路が共に交互スイッチング動作を実行する状態と、前記第１スイッチング回路、前記第２スイッチング回路、及び、前記第３スイッチング回路が共に両側スイッチング動作を実行する状態とが、前記第１出力配線、前記第２出力配線、及び、前記第３出力配線に流れる各電流に基づいて切り換え可能とされており、
   前記交互スイッチング動作では、前記第１スイッチング回路、前記第２スイッチング回路、及び、前記第３スイッチング回路は、前記第１オン期間において第１オン状態となり、前記第１オフ期間においてオフ状態となり、前記第２オン期間において第２オン状態となり、前記第２オフ期間において前記オフ状態となり、
   前記両側スイッチング動作では、前記第１スイッチング回路、前記第２スイッチング回路、及び、前記第３スイッチング回路は、前記第１オン期間において第３オン状態となり、前記第１オフ期間において前記オフ状態となり、前記第２オン期間において第３オン状態となり、前記第２オフ期間において前記オフ状態となり、
   前記第１オン状態が、前記第１下側スイッチング素子がオンしているとともに前記第２下側スイッチング素子がオフしている状態であり、
   前記オフ状態が、前記第１下側スイッチング素子と前記第２下側スイッチング素子がオフしている状態であり、
   前記第２オン状態が、前記第２下側スイッチング素子がオンしているとともに前記第１下側スイッチング素子がオフしている状態であり、
   前記第３オン状態が、前記第１下側スイッチング素子と前記第２下側スイッチング素子がオンしている状態である、
   インバータ回路。
2. インバータ回路であって、
   高電位配線と、
   低電位配線と、
   第１出力配線、第２出力配線、及び、第３出力配線を備える出力配線と、
   第１スイッチング回路と、
   第２スイッチング回路と、
   第３スイッチング回路、
   を備えており、
   前記第１出力配線、前記第２出力配線、及び、前記第３出力配線がモータに接続され、
   前記第１スイッチング回路が、前記高電位配線と前記低電位配線と前記第１出力配線に接続されており、
   前記第２スイッチング回路が、前記高電位配線と前記低電位配線と前記第２出力配線に接続されており、
   前記第３スイッチング回路が、前記高電位配線と前記低電位配線と前記第３出力配線に接続されており、
   前記第１スイッチング回路、前記第２スイッチング回路、及び、前記第３スイッチング回路のそれぞれが、
   エミッタが前記低電位配線に接続されている第１下側スイッチング素子と、
   エミッタが前記第１下側スイッチング素子のコレクタに接続されており、コレクタが前記高電位配線に接続されている第１上側スイッチング素子と、
   エミッタが前記低電位配線に接続されている第２下側スイッチング素子と、
   エミッタが前記第２下側スイッチング素子のコレクタに接続されており、コレクタが前記高電位配線に接続されている第２上側スイッチング素子と、
   アノードが前記第１下側スイッチング素子の前記エミッタに接続されており、カソードが前記第１下側スイッチング素子の前記コレクタに接続されている第１下側ダイオードと、
   アノードが前記第１上側スイッチング素子の前記エミッタに接続されており、カソードが前記第１上側スイッチング素子の前記コレクタに接続されている第１上側ダイオードと、
   アノードが前記第２下側スイッチング素子の前記エミッタに接続されており、カソードが前記第２下側スイッチング素子の前記コレクタに接続されている第２下側ダイオードと、
   アノードが前記第２上側スイッチング素子の前記エミッタに接続されており、カソードが前記第２上側スイッチング素子の前記コレクタに接続されている第２上側ダイオードと、
   一端が対応する前記出力配線に接続されており、他端が前記第１下側スイッチング素子の前記コレクタに接続されている第１リアクトルと、
   一端が対応する前記出力配線に接続されており、他端が前記第２下側スイッチング素子の前記コレクタに接続されている第２リアクトル、
   を備えており、
   前記インバータ回路が、第１オン期間と第１オフ期間と第２オン期間と第２オフ期間がこの順序で繰り返されるように制御され、
   前記第１スイッチング回路、前記第２スイッチング回路、及び、前記第３スイッチング回路のそれぞれが、対応する前記出力配線に流れる電流が基準値より小さい場合には交互スイッチング動作を実行し、対応する前記出力配線に流れる電流が前記基準値より大きい場合には両側スイッチング動作を実行し、
   前記交互スイッチング動作を実行している交互スイッチング回路は、前記第１オン期間において第１オン状態となり、前記第２オフ期間においてオフ状態となり、前記第２オン期間において第２オン状態となり、前記第２オフ期間において前記オフ状態となり、
   前記両側スイッチング動作を実行している両側スイッチング回路は、前記第１オン期間において第３オン状態となり、前記第２オフ期間において前記オフ状態となり、前記第２オン期間において第３オン状態となり、前記第２オフ期間において前記オフ状態となり、
   前記第１オン状態が、前記第１下側スイッチング素子がオンしているとともに前記第２下側スイッチング素子がオフしている状態であり、
   前記オフ状態が、前記第１下側スイッチング素子と前記第２下側スイッチング素子がオフしている状態であり、
   前記第２オン状態が、前記第２下側スイッチング素子がオンしているとともに前記第１下側スイッチング素子がオフしている状態であり、
   前記第３オン状態が、前記第１下側スイッチング素子と前記第２下側スイッチング素子がオンしている状態であり、
   前記第１スイッチング回路、前記第２スイッチング回路、及び、前記第３スイッチング回路の中に前記交互スイッチング回路と前記両側スイッチング回路が混在している動作状態であって、前記第２オフ期間から前記第１オン期間に切り換わるときに、前記交互スイッチング回路の前記オフ状態から前記第１オン状態への切り換えが、前記両側スイッチング回路の前記オフ状態から前記第３オン状態への切り換えよりも基準時間だけ先に行われ、
   前記第１スイッチング回路、前記第２スイッチング回路、及び、前記第３スイッチング回路の中に前記交互スイッチング回路と前記両側スイッチング回路が混在している動作状態であって、前記第１オフ期間から前記第２オン期間に切り換わるときに、前記交互スイッチング回路の前記オフ状態から前記第２オン状態への切り換えが、前記両側スイッチング回路の前記オフ状態から前記第３オン状態への切り換えよりも前記基準時間だけ先に行われる、
   インバータ回路。
3. 前記第１リアクトルが第１電流センサにより構成されており、
   前記第２リアクトルが第２電流センサにより構成されており、
   前記交互スイッチング回路が前記オフ状態から前記第１オン状態に切り換わってから前記交互スイッチング回路に対応する前記出力配線の電位が低下するまでの時間差を前記第１電流センサの検出値と前記第２電流センサの検出値の少なくとも一方から算出し、前記時間差に基づいて前記基準時間を設定する、
   請求項２のインバータ回路。

Images