KR101773661B1 - 디스플레이 백플레인 및 이의 제조 방법 - Google Patents

디스플레이 백플레인 및 이의 제조 방법 Download PDF

Info

Publication number
KR101773661B1
KR101773661B1 KR1020150022743A KR20150022743A KR101773661B1 KR 101773661 B1 KR101773661 B1 KR 101773661B1 KR 1020150022743 A KR1020150022743 A KR 1020150022743A KR 20150022743 A KR20150022743 A KR 20150022743A KR 101773661 B1 KR101773661 B1 KR 101773661B1
Authority
KR
South Korea
Prior art keywords
tft
gate
oxide
ltps
switching
Prior art date
Application number
KR1020150022743A
Other languages
English (en)
Other versions
KR20150100516A (ko
Inventor
김형수
조남욱
김태환
이재면
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Publication of KR20150100516A publication Critical patent/KR20150100516A/ko
Application granted granted Critical
Publication of KR101773661B1 publication Critical patent/KR101773661B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H01L27/3262—
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage

Abstract

산화물 액티브층을 갖는 적어도 하나의 TFT 및 폴리실리콘 액티브층을 갖는 적어도 하나의 TFT를 포함하는 TFT 백플레인이 제공된다. 본 명세서의 실시예들에서, 액티브 영역에서 화소 회로들을 구현하는 TFT들 중 적어도 하나는 산화물 TFT(즉, 산화물 반도체를 포함하는 TFT)이고, 액티브 영역 옆의 구동 회로를 구현하는 TFT들 중 적어도 하나의 TFT는 LTPS TFT(즉, 폴리실리콘 반도체를 포함하는 TFT)이다.

Description

디스플레이 백플레인 및 이의 제조 방법{DISPLAY BACKPLANE AND METHOD OF FABRICATING THE SAME}
본 발명은 디스플레이 디바이스용 박막 트랜지스터(TFT) 백플레인에 관한 것으로서, 보다 상세하게는 전력 면에서 보다 효율적인 동작을 가능하게 하는 TFT 백플레인 및 이러한 TFT 백플레인의 제조 방법에 관한 것이다.
모바일 폰, 타블렛, 노트북 컴퓨터, 텔레비전 및 모니터와 같은 다양한 전자 디바이스에 평면 패널 디스플레이(flat panel display; FPD)가 채용되었다. 예를 들어, FPD는 액정 디스플레이(liquid crystal display; LCD), 플라즈마 디스플레이 패널(plasma display panel; PDP), 유기 발광 다이오드(organic light emitting diode; OLED) 디스플레이뿐만 아니라 전기영동 디스플레이(electrophoretic display)를 포함한다.
일반적으로, FPD 내의 화소들은 매트릭스 형태로 배열되며, TFT 백플레인으로 지칭되는, 박막 트랜지스터(thin-film-transistor; TFT) 어레이로부터 전기적 활성화가 이루어지는 경우 빛(루미네선스)을 생성한다. TFT 백플레인은 각각의 독립적인 화소로 흐르는 전류를 제어하기 위한 일련의 스위치들로 기능한다는 점에서, FPD에서 중요한 역할을 담당한다. 근래까지 연구 개발되는 TFT 백플레인은 주요하게는 두 개 형태로 분류할 수 있는데, 그 중 하나는 비정질 실리콘(amorphous silicon; a-Si) 액티브층을 갖는 TFT들을 사용하는 TFT 백플레인이며, 다른 하나는 다결정 실리콘(polycrystalline silicon; poly-Si) 액티브층을 갖는 TFT들을 사용하는 TFT 백플레인이다.
a-Si 액티브층을 갖는 TFT는 일반적으로 poly-Si 액티브층을 갖는 TFT보다 낮은 커리어 이동도(μ)를 갖는다. 따라서, a-Si TFT들을 채용하는 TFT 백플레인으로 디스플레이용 고속 구동 회로(예를 들어, 화소 회로, 게이트 구동 집적 회로, 데이터 구동 집적 회로)를 제조하는데 어려움이 있었다.
비정질 실리콘층에 레이저 빔을 사용한 열-처리를 가하는 경우, 비정질 실리콘층은 다결정 실리콘 액티브층이 될 수 있다. 이러한 처리에 따른 재료는 통상적으로 저온 다결정 실리콘(low-temperature polycrystalline silicon; LTPS)으로 지칭된다. 일반적으로, LTPS TFT의 커리어 이동도(μ)는 a-Si TFT보다 100 배(>100 cm2/V-S)만큼 더 높다. 상당히 높은 커리어 이동도(μ)를 가지기는 하지만, 백플레인의 LTPS TFT는 그레인 바운더리(grain boundary)로 인해 임계 전압(Vth)에 편차를 갖는 단점이 있다. TFT 백플레인에 채용되는 TFT에서 이러한 불균일한 임계 전압들은 "무라"(Mura)로 지칭되는 표시 불균일성을 야기할 수 있다. 이러한 이유 때문에, LTPS TFT로 구현된 디스플레이 구동 회로는 종종 복잡한 보상 회로를 필요로 하며, 결과적으로 디스플레이의 제조 시간과 제조 비용을 상승시키는 문제점이 있다.
플렉서블(flexible) 디스플레이의 경우에, 얇은 플라스틱 또는 유리 기판의 열화를 방지하기 위하여, 백플레인의 a-Si TFT 또는 LTPS TFT는 저온 형성될 필요가 있다 그러나, 제조 공정 동안에 온도를 낮추는 것은 TFT의 성능을 저하시키기 때문에, 플렉서블 디스플레이에 위와 같은 TFT들을 적용하는데 한계가 있었다.
위와 같은 실리콘계 TFT의 문제점들로 인해, 다른 타입의 백플레인 기술, 이를 테면 금속 산화물 재료로 이루어진 액티브층을 갖는 TFT를 채용하는 백플레인 기술이 제안되었다. 특히, 산화물 TFT는 a-Si TFT와 비교하여 더 높은 이동도(> 10 cm2/V·s)와 더 낮은 공정 온도(< 250 ℃)를 가지기 때문에, 실리콘계 TFT를 대체할 수 있는 재료로 주목받고 있다. 산화물 TFT를 이용하는 경우, 더 낮은 누설 전류를 달성할 수 있고 유리 크기를 비교적 자유롭게 확장시킬 수 있기 때문에, 산화물 TFT는 저비용 고효율을 달성할 수 있는 새로운 디스플레이용 TFT 백플레인으로 각광받고 있다.
산화물 TFT들을 채용하는 TFT 백플레인을 안정적으로 그리고 높은 수율로 제조하기 위해서는, TFT 설계, 유전체 및 패시베이션 재료들, 산화물막 증착 균일성, 어닐링 조건들 등을 최적화할 필요가 있다. 그리고, 임계 전압과 같은, 앞서 설명된 TFT의 동작 특성들을 정밀하게 제어하기 위해서는, 제조 공정에서의 편차들을 최소화할 필요도 있다. 예를 들어, 에치-스토퍼(etch-stopper) 타입의 산화물 TFT를 적용하는 것은 신뢰성을 향상시키나, 높은 기생 커패시턴스를 야기하고, 제조 공정을 복잡하게 할 수 있다. 또한, 에치-스토퍼 타입은 TFT 채널의 최소 길이를 제한하여, 디스플레이의 화소들의 개구율 또는 디스플레이 백플레인의 전체적인 크기에 영향을 준다. 이처럼, 상술한 문제점들 때문에 디스플레이용 구동 회로를 설계하는데 상당한 어려움이 있었다.
상술한 문제점들과 관련하여, 본 발명의 발명자들은 TFT 백플레인을 구성하는 TFT로서, 오직 한 종류의 TFT를 채용하는 종래의 TFT 백플레인에 한계가 있다는 점을 인식하였다. 근래에 들어 다목적 화소 구동 방법들을 필요로 하는 소자에서 FPD가 널리 적용되고 있기 때문에, 산화물 TFT 및 LTPS TFT 같은 다양한 타입의 TFT들의 이점을 조합한 TFT 백플레인을 제공할 필요성이 있다. 특히, 기판 상에 다양한 형태의 TFT들을 TFT 백플레인에 적용하는 경우, 고해상도 및 낮은 전력 소비를 갖는 디스플레이를 제공할 수 있다.
본 발명의 일 실시예에 따르면, 다결정 실리콘 액티브층을 갖는 적어도 하나의 TFT 및 산화물 액티브층을 갖는 적어도 하나의 TFT를 갖는 TFT 백플레인이 제공된다.
본 명세서의 실시예들에서, 액티브 영역 내의 화소 회로들을 구현하는 적어도 하나의 TFT는 산화물 TFT(즉, 산화물 반도체 액티브층을 갖는 TFT)이고, 액티브 영역 옆의 구동 회로들을 구현하는 적어도 하나의 TFT는 LTPS TFT(즉, 다결정 실리콘 반도체 액티브층을 갖는 TFT)이다. 일 실시예에서, 유기 발광 소자에 연결된 구동 트랜지스터 및 발광 트랜지스터는 다결정 실리콘 반도체 액티브층을 갖는 LTPS 트랜지스터를 이용하여 구현된다.
일 실시예에서, TFT 백플레인은 동일한 기판 상에서 구현되는 복수의 화소 회로들 및 적어도 하나의 구동 회로를 포함한다. 복수의 화소 회로들은 적어도 하나의 산화물 TFT 및 적어도 하나의 LTPS TFT로 구현된다. 화소 회로들 내의 산화물 TFT 및 LTPS TFT는 서로 병렬로 연결될 수 있고, 화소 회로용 구동 TFT로서 기능할 수 있다.
본 발명의 일 양태는 디스플레이 소자와 관련된다. 일 실시예에서, 디스플레이 디바이스는 기판의 액티브 영역 내에 형성되는 복수의 화소 회로들을 포함한다. 적어도 하나의 구동 회로는 기판의 비표시 영역 내에 형성된다. 액티브 영역 내의 복수의 회로들은 저장 커패시터에 연결된 적어도 하나의 스위칭 TFT를 포함한다. 저장 커패시터에 연결된 스위칭 TFT는 산화물 반도체 액티브층을 갖는다. 기판의 비표시 영역 내에 형성된 적어도 하나의 구동 회로는 게이트 드라이버에 커플링된 스위칭 회로를 포함한다. 스위칭 회로는 게이트 드라이버가 화소 회로들의 일부에 게이트 신호를 공급하는 것을 방지할 수 있다.
본 발명의 또 다른 양태는 디스플레이를 구동하는 방법과 관련된다. 이러한 방법은, 제1 노드 및 제2 노드를 초기화하도록 복수의 화소 회로들 내의 제1 스위칭 박막 트랜지스터(TFT) 및 제2 스위칭 TFT를 턴온하는(turning on) 단계, 복수의 화소 회로들 내의 구동 TFT의 임계 전압을 감지하도록, 제1 스위칭 TFT 및 제3 스위칭 TFT를 턴온하는 단계, 및 복수의 화소 회로들 내의 저장 커패시터에 데이터 전압을 기록하도록, 제1 스위칭 TFT를 턴온하는 단계; 및 구동 TFT가 복수의 화소 회로들 내의 유기 발광 소자에 구동 전류를 공급하게끔, 제3 스위칭 구성요소를 턴온하는 단계를 포함한다.
본 명세서에 개시된 실시예들은 전술한 배경기술 및 요약서에 제공된 임의의 표현 또는 함축된 이론에 의해서 한정되거나 제한되지 않는다는 점에 대해 유의해야 한다. 이하의 상세한 설명은 단순히 예시적이며, 본 발명의 적용 및 사용 또는 실시예들을 제한하려는 의도가 아님을 이해하여야 한다. 이하에서는, 예시적인 실시예들이 첨부된 도면들을 참고하여 상세하게 설명될 것이다.
도 1은 액티브 영역 및 비표시 영역을 갖는 디스플레이를 도시하는 개략적인 도면이다.
도 2는 산화물 TFT들로 형성되는 액티브 영역 내의 화소 회로들, 및 LTPS TFT들로 형성되는 비표시 영역 내의 구동 회로를 갖는 디스플레이를 도시하는 개략적인 도면이다.
도 3a, 3b 및 3c 각각은 본 발명의 다른 실시예들에 따른 각 화소의 회로도이다.
도 4a는 도 3a 내지 3c의 화소 회로들의 작동을 도시하는 타이밍도이다.
도 4b는 도 3a 내지 3c의 화소 회로들의 작동을 설명하는 상세도이다.
도 5a는 예시적인 구동 회로의 개략적인 회로도이다.
도 5b는 예시적인 화소 회로의 개략적인 회로도이다.
도 5c는 도 5b에 도시된 화소 회로의 예시적인 작동을 설명하는 타이밍도이다.
도 5d는 인버터 회로를 제거함에 따른, TFT 백플레인의 비표시 영역 내의 구동 회로의 크기 감소에 대해 도시한다.
도 6a 및 6b는 예시적인 화소 회로들의 개략적인 회로도이며, 화소 회로들의 동작을 도시하는 타이밍도이다.
도 7은 예시적인 화소 회로의 개략적인 회로도, 및 화소 회로의 특성을 도시하는 그래프 세트이다.
도 8은 예시적인 인버터 회로들의 개략적인 회로도이다.
도 9는 예시적인 박막 트랜지스터 구조의 개략적인 도면이다.
도 10은 본 명세서의 디스플레이의 예시적인 디스플레이 모드를 설명하는 도면이다.
도 11은 일반 동작 모드에서의, 본 명세서에 개시된 디스플레이의 예시적인 동작을 도시하는 타이밍도이다.
도 12는 저 리프레시 레이트 모드에서의, 본 명세서에 개시된 디스플레이의 예시적인 동작을 도시하는 타이밍도이다.
도 13은 예시적인 인버터 회로의 개략적인 회로도이다.
본 개시에서 설명되는 다양한 구성들과 이점들은 첨부된 도면들을 참조하여 이하의 상세한 설명으로부터 보다 명확하게 이해될 것이다. 첨부된 도면들은 예시적이며, 보다 용이한 설명을 위해 크기가 조정되어 도시되었을 수도 있다. 또한, 다양한 실시예들을 설명하기 위해 동일하거나 유사한 기능을 갖는 구성요소들은 도면들 전반에 걸쳐 동일한 도면 부호 또는 기호로 지칭된다. 동일하거나 유사한 구성요소들에 대한 설명은 생략될 수도 있다.
층, 영역 또는 기판과 같은 엘리먼트가 다른 엘리먼트 "상에" 또는 "위에" 있다고 지칭되는 경우, 다른 엘리먼트 직접 상에 있을 수 있으며 또는 그 사이에 다른 엘리먼트들이 존재할 수도 있다. 이에 반해, 엘리먼트가 다른 엘리먼트 "직접 상에" 또는 "직접 위에" 있다고 지칭되는 경우, 그 사이에 다른 엘리먼트가 존재하지 않는다. 또한, 엘리먼트가 다른 엘리먼트에 "연결"되거나 "커플링"되는 것으로 지칭되는 경우, 엘리먼트는 다른 엘리먼트와 직접 연결되거나 커플링될 수 있으며, 또는 그 사이에 다른 엘리먼트들이 존재할 수도 있다. 이에 반해, 엘리먼트가 "직접 연결"되거나 "직접 커플링"되는 것으로 지칭되는 경우, 그 사이에는 다른 엘리먼트가 존재하지 않는다. 나아가, 엘리먼트가 다른 엘리먼트와 "중첩"된다고 지칭되는 경우, 하나의 엘리먼트의 적어도 일부 부분이 다른 엘리먼트 위 또는 아래에 위치될 수 있다는 점이 이해되어야 한다. 또한, 엘리먼트들 중 일부가 번호(예를 들어, 제1 제2, 제3, 등)로 지정된다고 하더라도, 이러한 지정은 유사한 엘리먼트들의 그룹에서 하나의 엘리먼트를 특정하기 위해 사용되는 것일 뿐 엘리먼트들을 임의의 특정한 순서로 한정하기 위한 것이 아님이 이해되어야 한다. 따라서, 제1 엘리먼트로 지정되는 엘리먼트는 예시적인 실시예들의 범위로부터 멀어지지 않고 제2 엘리먼트 또는 제3 엘리먼트로 지칭될 수 있다.
본 발명의 다양한 예시적인 실시예들의 구성들 각각은 서로 부분적으로 또는 완전하게 결합되거나 조합될 수 있으며, 당업자에게 충분히 이해되는 바와 같이, 다양한 상호작용 또는 구성이 기술적으로 달성될 수 있으며, 각각의 예시적인 실시예들은 연관된 관계를 통해 서로 독립적으로, 또는 함께 실행될 수도 있다. 이하에서는, 본 발명의 다양한 실시예들이 첨부된 도면을 참조하여 구체적으로 설명된다.
예시적인 디스플레이
화소 회로들 및 구동 방법들을 포함하는 종래의 구성들은 문제점들을 일부 해결하였으나, 최근의 디스플레이 분야에서 계속적으로 증가하는 요구 사항들을 만족시킬 수 없었다.
LTPS TFT의 다결정 실리콘 액티브층은 산화물 TFT보다 더 높은 커리어 이동도를 갖는다. 더 높은 커리어 이동도는 TFT가 동일한 성능을 가지면서 더 작게 제조될 수 있다는 것을 의미한다. LTPS TFT의 제조 공정은, 불필요하게도 산화물 TFT에 일반적으로 이용되는 에칭-스톱 구조보다 더 낮은 커패시턴스를 제공하는, 동일-평면(co-planar) 구조의 TFT에 상당히 적합하다. 그러나, 전적으로 LTPS TFT로 TFT 백플레인을 제조하는 경우, LTPS TFT의 높은 오프 전류(off current) 때문에 전력 소비가 증가될 수 있고, 백플레인의 TFT들 사이의 초기 임계 전압 편차 때문에 디스플레이 품질 문제 또한 나타날 수 있다. 반면에, 산화물 TFT는 LTPS TFT보다 더 신뢰성 있는 초기 임계 전압과 TFT 백플레인의 크기를 증가시킬 수 있다는 장점을 갖는다. 또한, 산화물 TFT는 더 낮은 오프 전류를 가지기 때문에 디스플레이의 일반 동작 시에 TFT 백플레인이 더 낮은 전력으로 구동되게 할 수 있다. 또한, 산화물 TFT는 낮은 재생률(refresh rate)로 회로를 구동시켜 디스플레이의 전력을 더 절감시킬 수 있다. TFT 백플레인을 더 큰 면적으로 제조할 수 있다는 장점, 더 단순하고 더 낮은 비용의 제조 공정 때문에, TFT 백플레인의 일부에 대해서는 LTPS TFT보다 산화물 TFT를 선택하는 것이 바람직할 수 있다.
본 명세서에서, 산화물 TFT의 반도체는 다양한 금속 산화물들로 제조될 수 있다. 산화물 반도체층의 구성 물질로서, 4원계 금속 산화물인 인듐 주석 갈륨 아연 산화물(InSnGaZnO)계 재료, 3원계 금속 산화물인 인듐 갈륨 아연 산화물(InGaZnO)계 재료, 인듐 주석 아연 산화물(InSnZnO)계 재료, 인듐 알루미늄 아연 산화물(InAlZnO)계 재료, 인듐 하프늄 아연 산화물(InHfZnO)계 재료, 주석 갈륨 아연 산화물(SnGaZnO)계 재료, 알루미늄 갈륨 아연 산화물(AlGaZnO)계 재료, 주석 알루미늄 아연 산화물(SnAlZnO)계 재료, 2원계 금속 산화물인 인듐 아연 산화물(InZnO)계 재료, 주석 알루미늄 아연 산화물(SnZnO)계 재료, 알루미늄 아연 산화물(AlZnO)계 재료, 아연 마그네슘 산화물(ZnMgO)계 재료, 주석 마그네슘 산화물(SnMgO)계 재료, 인듐 마그네슘 산화물(InMgO)계 재료, 인듐 갈륨 산화물(InGaO)계 재료나, 인듐 산화물(InO)계 재료, 주석 산화물(SnO)계 재료, 아연 산화물(ZnO)계 재료 등이 사용될 수 있다. 상술한 각각의 산화물 반도체 재료에서 포함되는 각각의 원소의 조성 비율은 특별히 한정되지 않고 다양하게 조정될 수 있다.
본 명세서의 다양한 실시예들에서, 디스플레이용 TFT 백플레인은 적어도 2개의 상이한 타입의 TFT들을 이용하여 구현된다. 다시 말해서, 디스플레이를 작동시키기 위한 회로를 구현하기 위해, 적어도 2개의 상이한 타입의 TFT들이 단일 기판 상에 형성된다. 예를 들어, TFT 기판의 비표시 영역 내의 구동 회로들 중 하나 이상은 특정 형태의 TFT(예를 들어, LTPS TFT)로 구현되고, TFT 기판의 액티브 영역(즉, 표시 영역) 내의 화소 회로는 다른 형태의 TFT(예를 들어, 산화물 TFT)로 구현될 수 있다. 또한, 액티브 영역 내의 화소 회로 및/또는 TFT 기판의 비표시 영역 내에 형성되는 다른 임의의 회로가 적어도 2개의 상이한 타입의 TFT들로 구현될 수 있다. 예를 들어, 화소 회로 내에 포함되는 적어도 하나의 TFT(예를 들어, 구동 TFT)는 제1 형태의 TFT(예를 들어, LTPS TFT)이고, 이러한 화소 회로 내에 포함되는 적어도 하나의 다른 TFT(예를 들어, 스위칭 TFT)는 제2 형태의 TFT(예를 들어, 산화물 TFT)로 형성될 수 있다. TFT 기판의 비표시 영역 내에 형성된 회로가 적어도 2개의 상이한 타입의 TFT들을 포함할 수 있음은 물론이다. 비표시 영역 내의 회로의 일부 및 화소 회로의 일부 내에 채용되는 TFT의 형태는 디스플레이(100)에서의 요구 사항에 따라 다양하게 변경될 수 있다.
예시적인 박막 트랜지스터 백플레인
도 1은 본 명세서의 일 실시예에 따른 예시적인 평면 패널 디스플레이(flat panel display; FPD)(100)를 도시한다. 디스플레이(100)는 자가-발광 유기 발광 소자(organic light-emitting diode; OLED) 또는 액정(liquid crystal; LC) 재료로 구현될 수 있다. 본 명세서의 실시예들이 OLED 디스플레이를 지칭하여 설명되나, 본 명세서의 실시예들은 LCD 디스플레이로 실시될 수도 있다는 점이 이해되어야 한다.
디스플레이(100)는 액티브 영역(즉, 표시 영역)과 비액티브 영역(즉, 비표시 영역)으로 정의될 수 있다. 표시 영역에서, 복수의 표시 화소들이 매트릭스로 배열된다. 표시 화소들 각각은 구동 회로들로부터 다양한 신호들을 수신하도록 구성된 하나 이상의 박막 트랜지스터(thin-film-transistors; TFT)와 커패시터로 구현되는 화소 회로와 연관된다. 화소 회로들을 구현하기 위한 TFT들은 TFT 기판 또는 TFT 백플레인(110)으로 지칭될 수 있는 다양한 타입의 기판, 예를 들어, 유리 기판, 플라스틱 기판 또는 다른 적합한 기판 상에 형성될 수 있다.
디스플레이(100)를 동작시키는 데 있어서, 다양한 회로들 및 구성요소들이 표시 영역에서 화소 회로들로 신호들 및/또는 전압을 제공하도록 함께 동작할 수 있다. 디스플레이(100)를 구동하는데 필요할 수 있는 회로들 및 구성요소들은 제한되지 않으며, 시스템(system; SYS), 타이밍 제어기(timing controller; TC), 데이터 드라이버(data driver; DD), 게이트 드라이버(gate driver; GD) 등을 포함한다. 디스플레이의 동작에 필요한 회로들과 구성요소들은 디스플레이(100)의 타입(예를 들어, OLED, LCD 등)에 따라 상이할 수 있다.
이러한 구성요소들 중 일부는 패키지로 통합될 수도 있다. 예를 들어, 타이밍 제어기(TC)와 데이터 드라이버(DD)는 디스플레이 드라이버 집적 회로(display D-IC)로 통합하여 지칭될 수 있는 단일의 패키지에 집적될 수 있다. 디스플레이 D-IC는 칩온글라스(chip-on-glass; COG) 기술을 사용하여, 또는 테이프-커리어-패키지(tape-carrier-package; TCP) 또는 칩온필름(chip-on-film; COF) 기술을 통해 TFT 기판(110)의 비표시 영역에서 인터페이스(미도시)에 장착될 수 있다.
디스플레이 D-IC는 디스플레이(100)의 동작에서 상이한 기능들을 수행하는 다양한 다른 회로들을 포함할 수 있다. 예를 들어, 디스플레이 D-IC는 휘발성 및 비휘발성 메모리 회로들, SSD(solid state drive), 하드드라이브 및 다른 메모리와 같은 저장 회로들, 및 저장 회로망을 포함할 수 있다. 디스플레이 D-IC는 또한 마이크로 프로세서 또는 다른 프로세서 내의 프로세싱 회로와 같은 프로세서를 포함할 수 있다. 디스플레이 D-IC에 포함될 수 있는 집적 회로들의 예로는 마이크로프로세서들, 디지털 신호 프로세서들(digital signal processor; DSP), 전력 관리 유닛들, 베이스밴드 프로세서들, 마이크로제어기들, ASIC(application-specific integrated circuits), 음성 및/또는 영상 정보를 제어하기 위한 회로들 및 다른 제어 회로망들을 포함한다.
일부의 구동 회로들은 별도의 기판 상에 형성될 수 있으며, 표시 화소들로 신호들을 송신하도록 TFT 기판(110)에 연결될 수 있다. 본 명세서의 실시예들에서, 화소 회로들로 신호 및/또는 전압을 제공하기 위한 다양한 구동 회로들 중 적어도 하나는 TFT 기판(110)의 비액티브 영역(즉, 비표시 영역)에 형성되는 하나 이상의 TFT로 구현된다. 예를 들어, TFT 기판(110) 상의 하나 이상의 게이트 드라이버(gate driver; GD)는 도 1에 도시된 바와 같은 게이트 인 패널(gate-in-panel; GIP) 기술을 사용하여 TFT 기판(110)의 비표시 영역에 배치될 수 있다. TFT 기판(110) 상의 게이트 드라이버(GD)의 수는 특정하게 제한되지 않는다. 예를 들어, 하나 또는 복수의 게이트 드라이버가 TFT 기판(110)의 비표시 영역에 배치될 수 있다.
데이터 드라이버(data driver; DD)가 COG, TCP 또는 COF를 사용하여 TFT에 장착된 디스플레이 D-IC에 집적(integrated)될 수 있으나, 일부의 실시예들에서, 데이터 드라이버(DD) 또는 데이터 드라이버(DD)의 적어도 일부는 게이트 드라이버(GD)와 유사한 방식(즉, GIP 기술)으로 TFT 백플레인(110)의 비표시 영역에서 제조되는 TFT들로 구현될 수 있다. 예를 들어, 데이터 드라이버(DD)는 TFT 백플레인(110) 상에 직접 구현될 수 있는 하나 이상의 소스 드라이버 IC, 버퍼들 및 멀티플렉서들을 포함할 수 있다.
따라서, TFT 기판(110)의 비표시 영역에서 TFT와 함께 제조될 수 있는 회로들이 특정하게 제한되지 않는다는 점이 이해되어야 한다. 디스플레이(100)를 동작시키는 임의의 회로들은 그 회로들이 TFT 기판(110) 상에서 TFT에 의해 구현될 수 있는 이상, TFT 기판(110)의 비표시 영역에서 제조될 수 있다. 디스플레이(100)의 타입과 그 구동 방법에 따라, 추가적인 회로들, 예를 들어, 발광 드라이버(emission driver; ED), 인버터, 멀티플렉서, 디-멀티플렉서 등이 디스플레이(100)를 구동하는데 사용될 수 있으며, 이 회로들은 TFT 기판(110)의 비표시 영역에서 제조된 TFT들로 구현될 수 있다.
시스템
시스템(SYS)은 수직 동기화 신호, 수평 동기화 신호, 클럭 신호 및 이미지 데이터를 그래픽 제어기의 송신기를 통해 적합한 회로들로 공급하도록 구성될 수 있다. 예를 들어, 시스템(SYS)으로부터의 클럭 신호와 수직/수평 동기화 신호는 타이밍 제어기(TC)로 제공된다. 또한, 시스템(SYS)으로부터의 이미지 데이터는 타이밍 제어기(TC)로 제공된다.
타이밍 제어기
타이밍 제어기(TC)는 수평 동기화 신호, 수직 동기화 신호, 데이터 인에이블 신호, 클럭 신호 및 이미지 데이터를 인터페이스 회로(미도시)로부터 수신한다. 수직 동기화 신호는 일 프레임의 이미지가 표시되는데 요구되는 시간을 지시한다. 수평 동기화 신호는 이미지의 일 수평 라인, 즉 일 화소 라인을 표시하는데 요구되는 시간을 지시한다. 따라서, 수평 동기화 신호는 일 화소 라인에 포함되는 화소의 숫자와 동일한 숫자의 펄스들을 포함한다. 데이터 인에이블 신호는 유효한 이미지 데이터가 위치하는 구간을 지시한다.
타이밍 제어기는 게이트 제어 신호(gate control signal; GCS)를 게이트 드라이버(GD)에 제공하고, 데이터 제어 신호(data control signal; DCS)를 데이터 드라이버(DD)에 제공한다.
게이트 드라이버(GD)에 인가되는 게이트 제어 신호(GCS)는 게이트 개시 펄스(gate start pulse) 신호(GSP), 게이트 시프트 클럭(gate shift clock) 신호(GSC), 게이트 출력 인에이블(gage output enable) 신호(GOE) 등을 포함할 수 있다. 게이트 개시 펄스 신호(GSP)는 게이트 드라이버(GD)의 제1 게이트 신호의 타이밍 제어를 위한 신호이고, 게이트 시프트 클럭 신호(GSC)는 게이트 개시 펄스 신호(GSP)를 출력하고 순차적으로 시프트하기 위한 신호이며, 게이트 출력 인에이블 신호(GOE)는 게이트 드라이버(GD)의 출력 타이밍의 제어를 위한 신호이다.
타이밍 제어기(TC)는 인터페이스로부터 제공되며 미리 결정된 비트를 가지는 이미지 데이터가 데이터 드라이버(DD)로 제공될 수 있도록 이미지 데이터를 재정렬한다. 예를 들어 타이밍 제어기(TC)는 디스플레이(100) 상에 표시될 텍스트, 그래픽, 비디오 또는 다른 이미지들에 대응하는 디지털 데이터를 데이터 드라이버(DD)로 공급할 수 있다. 데이터 드라이버(DD)는 타이밍 제어기(TC)로부터 수신된 데이터를 표시 화소들을 제어하기 위한 신호들로 변환할 수 있다.
데이터 드라이버(DD)로 제공되는 데이터 제어 신호(DCS)는 소스 샘플링 클럭 신호(source sampling clock signal; SSC), 소스 출력 인에이블 신호(SOE), 소스 개시 펄스 신호(source start pulse signal; SSP) 등을 포함할 수 있다. 소스 샘플링 클럭 신호(SSC)는 데이터 드라이버(DD)의 구동 주파수를 결정하고, 데이터 드라이버(DD)에 의해 이미지 데이터를 래칭하기 위한 샘플링 클럭으로 사용된다. 소스 출력 인에이블 신호(SOE)는 소스 샘플링 클럭 신호(SSC)에 의해 래칭된 이미지 데이터들을 적합한 화소들로 전송하는데 사용된다. 소스 개시 펄스 신호(SSP)는 일 수평 구간 동안 이미지 데이터의 샘플링 또는 래칭의 개시를 지시하는 신호이다. 디스플레이가 LCD 디스플레이인 경우, 데이터 제어 신호(DCS)는 또한 데이터 드라이버(DD)로부터의 데이터 전압(Vdata)의 극성을 반전시키기 위한 극성 반전 신호를 포함할 수 있다.
또한, 타이밍 제어기(TC)는 디스플레이(100)를 동작시키기 위한 다양한 소프트웨어를 실행하는데 사용될 수도 있다. 예를 들어, 타이밍 제어기는 디스플레이(100) 상의 이미지들(예를 들어, 텍스트, 사진들, 비디오 등)을 표시하는 것과 연관된 코드를 실행하도록 구성될 수 있으며, 타이밍 제어기(TC)는 테스트 소프트웨어(예를 들어, 디스플레이(100)와 테스트 장비 사이의 상호관계를 지원하기 위해 제조 공정 동안 사용되는 코드)를 실행하도록 구성될 수 있다. 또한, 타이밍 제어기(TC)는 타이밍 제어기(TC)가 동작 설정들을 조정(예를 들어, 비-휘발성 저장부와 같은 제어 회로망 내의 제어부의 칼리브레이션 데이터 또는 다른 설정들을 저장하기 위해) 할 수 있도록 하는 코드를 실행할 수 있도록 구성될 수 있다.
이하에서 보다 구체적으로 설명되는 바와 같이, 타이밍 제어기(TC)는 표시 영역(100)의 적어도 일부의 프레임 레이트를 조정하도록 구성된다. 관련하여, 표시 영역에서 화소 회로들로 제공되는 신호들(예를 들어, 스캔 신호, 발광 신호, 데이터 신호)의 주파수가 조정되도록, 타이밍 제어기(TC)는 데이터 드라이버(DD) 및/또는 게이트 드라이버(GD)에 커플링되는 스위칭 회로로 저 리프레시 레이트 신호(low refresh rate signal; LRR)를 제공할 수 있다.
일부 실시예들에서, LRR 신호의 출력은 시스템(SYS)에 의해 제어될 수 있다. 시스템(SYS)은 이미지 데이터를 분석하고, 적합한 구동 회로들로의 LRR 신호의 상태를 제어하도록 구성될 수 있다. 일부 경우에, 시스템(SYS)으로 제공되는 이미지 데이터는 LRR 신호를 생성하는데 시스템(SYS)에 의해 이용될 수 있는 다양한 데이터를 포함할 수 있다. 시스템(SYS)으로 제공될 수 있는 정보는 제한되지 않으나 이미지 데이터의 타입을 표시하는 정보, 조절된 프레임 레이트로 적용될 이미지 컨텐츠의 크기(dimension) 및 위치를 표시하는 정보 및 적합한 프레임 레이트를 표시하는 정보를 포함한다.
타이밍 제어기(TC)로부터의 저 리프레시 레이트 신호(LRR)의 출력은 다른 다양한 방식으로 트리거링될 수도 있다. 예를 들어, 디스플레이(100)가 저 프레임 레이트(예를 들어, 스크린 상에 시간을 표시하는 모드, 정적인 유저 인터페이스를 표시하는 모드 등)로 이미지 컨텐츠를 표시할 수 있는 특정 모드를 제공하는 디바이스에서 사용된다면, 저 리프레시 레이트 신호(LRR)는 이러한 모드에 디바이스가 진입할 때 하이(high)로 설정될 수 있다. 동일하게, 이러한 저 프레임 레이트 모드가 종료되면 저 리프레시 레이트 신호(LRR)는 다시 로우(low)로 설정된다. 저 프레임 레이트 모드의 트리거링은 시스템(SYS) 또는 타이밍 제어기(TC)에서 구현되는 소프트웨어에 의해 제어될 수 있다. 또한, 저 리프레시 레이트 신호(LRR)는 터치 인터페이스 및/또는 물리적 버튼을 통해 전달되는 유저 명령을 통해 트리거링될 수도 있다.
데이터 드라이버
상술한 바와 같이, 데이터 드라이버(DD)는 타이밍 제어기(TC)로부터 디지털 이미지 데이터를 수신한다. 데이터 드라이버(DD)는 타이밍 제어기(TC)로부터의 데이터 제어 신호(DCS)에 응답하여 데이터 전압(Vdata)를 생성하기 위해 디지털 이미지 데이터를 감마 교정 전압으로 변환하도록 구성될 수 있다. 다음으로, 데이터 드라이버(DD)는 디스플레이(100)의 데이터 라인(DL)으로 데이터 전압(Vdata)을 게이트 드라이버(GD)로부터의 게이트 제어 신호(GCS)와 동기화하여 공급할 수 있다. 이하에서 보다 구체적으로 설명되는 바와 같이, 일부의 실시예에서, 데이터 드라이버(DD)는 타이밍 제어기(TC)로부터 저 리프레시 레이트 신호(LRR)에 응답하여 제한된 주파수 레이트로 데이터 전압(Vdata)을 출력하도록 구성될 수 있다.
게이트 드라이버
게이트 드라이버(GD)는 타이밍 제어기(TC)로부터의 게이트 제어 신호(GCS) 입력에 응답하여 화소들에서 TFT들의 온/오프를 제어하며, 데이터 드라이버(DD)로부터 인가되는 데이터 전압(Vdata)이 적합한 화소 회로로 제공되도록 한다. 이를 위해, 게이트 드라이버(GD)는 게이트 신호들(예를 들어, 스캔 신호들, 발광 신호들)을 순차적으로 출력하며, 게이트 라인(GL)으로 게이트 신호들을 순차적으로 인가한다. 게이트 신호들이 게이트 라인(GL) 상에 제공되는 경우, 데이터 전압(Vdata)은 그 특정한 게이트 라인(GL)과 연결된 화소 회로들의 서브 화소 R, G 및 B(또는 W, R, G 및 B)로 인가될 수 있다. 이하에서 보다 구체적으로 설명되는 바와 같이, 일부의 실시예들에서, 게이트 드라이버(DD)는 타이밍 제어기(TC)로부터의 저 리프레시 레이트 신호(LRR)를 수신하는 것에 대응하여 특정 게이트 라인들 상에서 게이트 신호들을 전송하는 것을 일시적으로 정지하도록 구성될 수 있다.
화소들
예시적인 디스플레이(100)의 데이터 라인들(DL) 및 게이트 라인들(GL)은 액티브 영역에서 서로 교차할 수 있으며, 화소 회로들 각각은 데이터 라인(DL)과 게이트 라인(GL)이 교차하는 지점에서 형성될 수 있다. 화소들은 액정 디스플레이(LCD) 컴포넌트들, 유기 발광 소자(OLED) 컴포넌트들, 또는 다른 적합한 디스플레이 화소 구조들로 형성될 수 있다. 따라서, 화소 회로를 구현하는 TFT들, 커패시터들의 구성은 디스플레이 컴포넌트의 타입뿐만 아니라 화소를 활성화하는 구동 방법에 따라 다양할 수 있다.
화소들 각각은 적색을 표시하기 위한 적색 서브 화소(R), 녹색을 표시하기 위한 녹색 서브 화소(G), 청색을 표시하기 위한 청색 서브 화소(B)를 포함할 수 있다. 액티브 영역에서의 서브 화소들의 배열은 특정하게 제한되지 않는다는 점이 주목되어야 한다. 나아가, 일부의 실시예들에서, 디스플레이(100)에서의 적어도 일부의 화소들은 도 1에서 도시된 바와 같이 백색 화소 또는 백색 서브 화소를 채용할 수 있다.
도 1의 디스플레이(100)가 OLED 디스플레이라고 가정하면, 디스플레이(100)의 화소 각각은 적어도 하나의 스위칭 TFT, 구동 TFT, 유기 발광 소자 및 적어도 하나의 커패시터를 포함할 수 있다. 화소 각각이 데이터 라인(DL)을 통해 데이터 드라이버(DD)로부터 데이터 전압(Vdata)를 수신하고 게이트 라인(GL)을 통해 게이트 드라이버(GD)로부터 게이트 신호들을 수신하도록, 화소 각각은 스위칭 TFT들을 통해 데이터 라인(DL) 및 게이트 라인(GL)과 연결될 수 있다. 일부의 실시예에서, 디스플레이(100)는 화소 각각으로 발광 신호(EM)를 제공하는, (게이트 드라이버(GD)의 일부일 수도 있는) 발광 드라이버(ED)를 포함할 수 있다. 화소 각각은 스위칭 TFT 및 구동 TFT에 의해 제어되는 유기 발광 소자로 흐르는 전류에 따라 빛을 발광한다. 디스플레이(100)는 하부 발광 구조, 상부 발광 구조 또는 듀얼 발광(즉, 상부 및 하부) 구조로 구현될 수 있다.
OLED 화소들을 균일하게 구동하는 것은 쉽지 않다. 디스플레이 의 OLED 화소들이 균일하게 구동하기 어렵다는 사실은, (1) OLED의 전류-의존성 휘도, (2) 높은 게이트-투-드레인 커패시턴스(Cgd) 및 게이트-투-소스 커패시턴스(Cgs)를 갖는 큰 TFT 치수들 및 (3) 화소 회로 내의 TFT들의 임계 전압 및 이동도 편차들에 영향을 미친다. 또한, TFT의 커리어 이동도와 크기는 일반적으로 비례하지만, 화소 영역의 크기에 따라TFT들의 수와 크기는 제한된다. 따라서, TFT들의 이동도는 TFT 백플레인 상의 구동 회로들 및/또는 화소 회로로 이용 가능한 공간에 의해 한정될 수 있다. 단일한 형태의 TFT만을 사용하는 TFT 백플레인으로 이러한 문제점들을 해결하는 것은 쉽지 않다.
LTPS TFT계 구동 회로들 및 산화물 TFT계 화소 회로
도 2는 일 실시예에 따른 동일한 TFT 백플레인(110) 상에 2개의 상이한 타입의 TFT들을 채용하는 예시적인 디스플레이에 관한 개략적인 도면이다. 이러한 예시에서, 화소 회로들은 산화물 TFT들로 구현되고, 반면에 비표시 영역(즉, 게이트 드라이버(GD)) 내에 형성되는 구동 회로들은 LTPS TFT로 구현된다. 상술한 바와 같이, 다른 구동 회로들, 이를 테면, 버퍼들, (디)멀티플렉서들, 소스 드라이버, 스위치 회로들은 TFT 백플레인(110)의 비표시 영역 내에서 LTPS TFT들로 구현될 수 있다.
이에 따라, TFT 백플레인의 설계에서, 산화물 TFT 및 LTPS TFT 모두의 이점들이 조합될 수 있다. 상술한 바와 같이, 그레인 크기 및 바운더리 편차들 때문에 LTPS TFT의 초기 임계 전압(Vth) 및 이동도 편차들이 발생한다. 대조적으로, 산화물 TFT들의 초기 임계 전압(Vth)은 TFT 백플레인(110) 내에서 실질적으로 균일할 수 있다. 따라서, 산화물 TFT들로 화소 회로들을 구현함으로써, 구동 TFT 및/또는 스위칭 TFT에 대한 균일한 임계 전압(Vth)이 획득될 수 있다. 이처럼, 산화물 TFT들로 구현되는 화소 회로들은, 대면적의 TFT 백플레인에서도 LTPS TFT계 백플레인에서 나타나는 화소 대 화소 임계 전압 편차 문제를 현저하게 감소시킬 수 있다.
LTPS TFT들로 구현되는 게이트 드라이버(GD)를 이용하여, 구동 회로들이 산화물 TFT들로 구현되는 경우보다, 화소 회로들로 신호들이 더 높은 클럭 속도로 제공될 수 있다. 구동 회로들의 LTPS TFT들이 충분히 균일한 임계 전압을 획득하도록, 구동 회로들이 배치되는 TFT 백플레인의 영역은 충분히 작을 수 있다.
TFT 기판 내의 공간의 효율적으로 사용할 수 있다는 것은, 화소 회로로 구현되는 산화물 TFT 및 구동 회로들로 구현되는 LTPS TFT를 이용하는 TFT 백플레인(110)이 갖는 다른 이점이다. 개별적인 산화물 TFT의 크기가 LTPS TFT보다 더 크다고 하더라도, 액티브 영역 내의 산화물 TFT의 균일한 임계 전압은, 화소 회로들로 구현되는 LTPS TFT에서 자주 요구되는 복잡한 보상 회로를 필요 없게 만든다.
보상 회로를 제거할 수 있기 때문에 화소 회로들의 설계가 단순화될 수 있고, 화소의 크기가 감소될 수 있다. 추가로, 산화물 TFT의 낮은 전류 누설 특성으로 인해 화소 각각에서 형성될 필요가 있는 커패시터의 크기가 감소될 수 있다. TFT의 수와 커패시터의 크기 감소는 화소 회로의 전체 크기를 감소시킬 수 있다. 이에 따라 제한된 공간 내에서도 고해상도 디스플레이가 제공될 수 있기 때문에, 울트라 HD(high definition) 디스플레이와 같은 최근의 디스플레이에서 유용하게 활용될 수 있다.
커패시터들의 크기와 복잡성이 감소되기 때문에, 투명 디스플레이에서 매우 중요할 수 있는 화소 내에 광 투과성 영역의 크기가 증가될 수 있다. TFT 수와 커패시터의 크기 감소는 화소 내에서 외광이 반사되는 부분이 감소된다는 것을 의미하며, 이러한 TFT 백플레인 설계로 인해 디스플레이 품질이 향상될 수 있다.
TFT 백플레인(110)의 비표시 영역은 종종 디스플레이(100) 주위의 마스킹(예를 들어, 베젤)에 의해 커버된다. 이러한 TFT 백플레인(110)의 비표시 영역을 최소화하는 것이 바람직할 수 있다. 비표시 영역의 크기는 게이트 드라이버(GD)에서 회로 복잡성(예를 들어, 트랜지스터 수)을 최소화함으로써 최소화될 수 있다. 간략하게 전술한 바와 같이, LTPS TFT의 이동도(μ)는 산화물 TFT의 이동도보다 몇 배나 더 높다. 이에 따라, LTPS TFT는 산화물 TFT보다 몇 배 더 작게 제조되는 경우에도 산화물 TFT보다 성능이 뛰어나다. 따라서, LTPS TFT의 상대적으로 더 작은 크기는 TFT 백플레인(110)의 비표시 영역에서 응축된 구동 회로를 제공하여, 베젤에 의해 커버될필요가 있는 디스플레이(100)의 부분을 감소시킨다. 또한, LTPS TFT가 낮은 온-저항을 가지기 때문에, TFT 백플레인 전체가 산화물 TFT로 형성된 경우보다 보다 전력-효율적인 동작이 가능하게 된다.
LTPS TFT를 제조할 때에, 폴리실리콘 반도체층의 수소화가 수행될 수 있다. 그러나, 산화물 반도체층, 예를 들어, In-Ga-Zn 산화물 반도체층은 수소에 의해 부정적인 영향을 받을 수 있다. TFT 백플레인의 형성 후 TFT 특성의 변화는 다양한 문제를 야기할 수 있다. 그럼에도 불구하고, 본 실시예의 TFT 백플레인 설계에서는, LTPS TFT를 포함하는 TFT 기판의 영역과 산화물 TFT를 포함하는 영역을 분리하기 때문에, 두꺼운 배리어 층이 필요 없게 되며 동일한 기판 상에 두 타입의 TFT를 단순하게 제조할 수 있게 된다.
화소 회로 내의 LTPS TFT 및 산화물 TFT
일 실시예에서, 디스플레이의 보다 정교한 최적화는 다양한 형태의 TFT들을 갖는 화소 회로를 구현하여 달성된다. 즉, 화소 회로 내의 개별적인 TFT 형태가 그 기능, 동작 조건 및 화소 회로 내의 다양한 다른 요구사항에 기초하여 신중하게 결정된다.
도 3a 내지 3c는 다중 타입의 TFT들을 채용하는 OLED 디스플레이의 예시적인 화소 회로들의 구성을 도시한다. 도 4a 및 4b는 도 3a 내지 3c의 화소 회로의 예시적인 동작을 도시한다. 일 실시예에서, 디스플레이(100)의 화소 각각은 OLED, 그리고 구동 TFT (DT), 제1 내지 제3 스위칭 TFT들(S1 내지 S3), 제1 및 제2 커패시터(CS1 및 CS2)를 포함하는 각각의 화소 회로(300A)를 포함한다. 이러한 구성은 본 명세서에서 4T2C 화소 회로로 지칭될 수 있다.
예시적인 화소 회로(300A)는 화소 회로(300A)로 공급되는 복수의 게이트 신호들에 따라 나누어진 복수의 구간들, 즉, 초기화 구간(t1), 샘플링 구간(t2), 프로그래밍 구간(t3), 발광 구간(t4)에서 동작한다.
제1 스위칭 TFT(S1)은 제1 스캔 신호(SCAN1)의 상태에 기초하여 턴온(turn on)되거나 턴오프(turn off)된다. 제1 스위칭 TFT(S1)을 턴온하는 동작은 구동 TFT (DT)의 게이트와 연결되는 제1 노드(N1)와 데이터 라인(DL)을 연결한다. 하이 레벨 제1 스캔 신호(SCAN1)는 제1 스위칭 TFT(S1)을 턴온 시키도록 초기화 구간(t1) 및 샘플링 구간(t2) 동안 제1 스위칭 TFT(S1)으로 공급된다. 초기화 구간(t1) 및 샘플링 구간(t2) 동안, 데이터 라인(DL)은 제1 스위칭 TFT(S1)을 통해 제1 노드(N1)에 제공되는 기준 전압(Vref)를 공급한다. 제1 스위칭 TFT(S1)는 프로그래밍 구간(t3) 동안, 데이터 라인(DL)은 스위칭 TFT(S1)가 데이터 전압(Vdata)을 제1 노드(N1)로 공급하도록 데이터 전압(Vdata)을 제공한다.
제2 스위칭 TFT(S2)는 제2 스캔 신호(SCAN2)의 상태에 기초하여 턴온되거나 턴오프된다. 초기화 구간(t1) 동안, 제2 스위칭 TFT(S2)는 초기화 전압(Vinit)이 구동 TFT (DT)의 소스와 연결되는 제2 노드(N2)로 제공되도록 턴온된다.
제3 스위칭 TFT(S3)은 발광 신호(EM)의 상태에 기초하여 턴온되거나 턴오프된다. 제3 스위칭 TFT(S3)은 샘플링 구간(t2) 및 발광 구간(t4) 동안 Vdd 공급 라인으로부터 구동 TFT(DT)의 드레인으로 전압(Vdd)을 제공한다.
OLED는 고 포텐셜 구동 전압(Vdd)을 수신하는 일 단자 및 저 포텐셜 구동 전압(Vss)을 수신하는 다른 단자를 갖는다. 구동 TFT(DT)는 Vdd 구동 라인과 Vss 공급 라인 사이에서, OLED와 함께 직렬로 연결된다. 구동 TFT(DT)는 구동 TFT(DT)의 소스와 게이트 사이의 전압차에 따라 OLED에서 전류량을 제어한다. 발광 구간(t4)에서, 구동 TFT(DT)는 OLED에 구동 전류(Ioled)를 공급한다.
본 예시적인 화소 회로에서, 제1 커패시터(CS1)는 제1 노드(N1)와 제2 노드(N2) 사이에서 연결된다. 제1 커패시터(CS1)는 샘플링 구간(t2)에서 구동 TFT(DT)의 임계 전압(Vth)을 저장한다. 제2 커패시터(CS2)는 Vdd 공급 라인과 제2 노드(N2) 사이에서 연결된다. 제2 커패시터(CS2)는 제1 커패시터(CS1)와 직렬로 연결되어, 제1 커패시터(CS1)의 커패시턴스 비를 감소시킨다. 화소 회로 내에서 제1 커패시터(CS1)의 커패시턴스 비를 감소시키는 것은 프로그래밍 구간(t3) 동안 제1 노드(N1)로 인가되는 데이터 전압(Vdata)의 사용을 보다 효율적으로 한다. 제2 커패시터(CS2)는 동일한 데이터 전압(Vdata)로 OLED의 휘도를 향상시킨다.
도 3b에 도시된 바와 같이, 제2 커패시터(CS2)는 Vinit 공급 라인과 제2 노드(N2) 사이에 연결될 수 있다. 또는, 제2 커패시터(CS2)는 도 3c에 도시된 바와 같이, Vss 공급 라인과 제2 노드(N2) 사이에 연결될 수 있다. 도 4a 내지 4b에서 도시된 예시적인 동작은 도 3a 내지 3c에 도시된 모든 예시적인 화소 회로들에 인가될 수 있다.
제1 및 제2 스위칭 TFT들(S1 및 S2)은 초기화 구간(t1)에서 턴온된다. 다음으로, 기준 전압(Vref)이 제1 스위칭 TFT(S1)을 통해 제1 노드(N1)로 공급된다. 초기 전압(Vinit)은 제2 노드(N2)로 공급된다. 이에 따라, 화소가 초기화된다.
이어서, 샘플링 구간(t2)에서, 제1 및 제3 스위칭 TFT들(T1 및 T3)이 턴온된다. 제1 노드(N1)는 기준 전압(Vref)을 유지한다. 구동 TFT(DT)에서, 전류는 구동 TFT(DT)의 드레인이 하이 레벨 전압(Vdd)에 의해 플로팅되는 상태에 있는 소스를 향해 흐른다. 구동 TFT(DT)의 소스 전압이 "Vref-Vth"와 동일한 경우, 구동 TFT(DT)는 턴오프된다. 여기서, "Vth"는 구동 TFT(DT)의 임계 전압을 나타낸다.
프로그래밍 구간(t3)에서, 제1 스위칭 TFT(S1)가 턴온되며, 데이터 전압(Vdata)은 제1 스위칭 TFT(S1)을 통해 제1 노드(N1)으로 공급된다. 이에 따라, 제2 노드(N2)의 전압은 화소 회로 내의 커플링 현상에 의해 "Vref-Vth+C'(Vdata-Vref)"로 변한다. 이는 제1 및 제2 커패시터(CS1 및 CS2)의 직렬 연결에 의한 전압 분배로부터 야기된다. 여기서, "C"는 "CS1/(CS1+CS2+C'oled)"를 나타낸다. "C'oled"는 OLED의 커패시턴스를 나타낸다.
발광 구간(t4)에서, 제3 스위칭 TFT(S3)이 턴온된다. 다음으로, 하이 레벨 전압(Vdd)은 제3 스위칭 TFT(S3)을 통해 구동 TFT(DT)의 드레인에 인가된다. 이에 따라, 구동 TFT(DT)는 구동 전류를 공급한다. 이러한 구성에서, 구동 TFT(DT)에서 OLED로 공급되는 구동 전류는 다음의 식으로 표현된다: 1/2*K(Vdata-Vref-C'(Vdata-Vref))2. 여기서, "K"는 구동 TFT(DT)의 이동도와 구동 TFT(DT)의 기생 커패시턴스에 따라 결정되는 상수를 나타낸다.
위의 식으로부터 인식될 수 있는 바와 같이, 도 3a, 3b 및 3c의 예시적인 화소 회로들에서 채용되는 제3 스위칭 TFT(S3)는 Vdd 공급 라인으로부터의 전압(Vdd)에 의해 프로그래밍 구간(t3) 동안 턴온되도록 구동 TFT(DT)를 억제한다. 나아가, 화소 회로는 화소 회로에 대해 원하는 전압 홀딩 비(예를 들어, 전압 홀딩 비>99%)를 제공할 수 있는 커패시턴스 크기를 만족하는 커패시터(CS1)와 커패시터(CS2)를 채용한다. 이러한 구성은 제1 스위칭 TFT(S1)으로부터의 전류 누설을 감소시켜, 구동 TFT(DT)의 게이트에서의 전압을 유지하도록 한다. 구동 TFT(DT)의 게이트에서의 안정적인 전압은 프로그래밍 구간(t3) 동안 데이터 전압(Vdata)의 보다 효율적인 사용을 가능하게 한다.
따라서, OLED의 구동 전류는 구동 TFT(DT)와 하이 레벨 전압(Vdd)의 임계 전압에 의해 영향을 받지 않는다. 전술된 화소 회로의 구성은 화소들에서의 구동 TFT들 간의 Vth 차이뿐만 아니라 하이 레벨 전압(Vdd)의 전압 강하를 보상한다. 이에 따라, 원치 않는 디스플레이 비균일성이 감소된다. 나아가, 구동 TFT(DT)의 이동도 편차는 발광 구간(t4)의 개시 포인트에서 로우 상태에서 하이 상태로 전환하는 발광 신호(EM)의 상승 시간을 조정함으로써 보상될 수 있다.
OLED로부터 방출되는 빛을 제어하도록 기판 상에 TFT들 전부가 유기적으로 작동하는 반면, TFT들 각각은 상술한 바와 같이 상이한 기능을 수행한다. 따라서, 화소 회로를 구현하는 TFT들은, 화소 회로 내에서 서로들 사이에 상이한 작동 조건 및 요구사항을 가진다. 또한, 디스플레이와 통합된 소자들은 최소한의 시각적인 품질(예를 들어, 빛, 균일성), 전력 효율성, 더 높은 화소 밀도, 비표시/액티브 영역들의 크기 등과 같은 다양한 요구사항들을 가질 수 있다. 일부 요구사항들은 소자의 종류에 따라 다른 것들보다 더 중요할 수 있다. 본 명세서의 예시적인 화소 회로들(300A, 300B, 300C) 내에 일렬로 배열된 커패시터들(CS1/CS2) 및 제3 스위칭 TFT(S3)에 추가하여, 전술한 요구조건들 중 하나 이상을 만족시키는 것은 단일 형태의 TFT들을 채용하는 TFT 백플레인에서 상당히 어려울 수 있다.
예를 들어, 산화물 TFT들을 채용하는 TFT 백플레인은 오로지 도 3a 내지 3c의 화소 회로들 내에 최소의 누설 전류를 제공할 수 있을 것이다. 그러나, 연장된 시간 동안 전류의 연속적인 흐름에 의해 유발되는 바이어스 스트레스에 의해, 산화물 TFT들 내에서 임계 전압(Vth)의 영구적인 시프트가 일어날 수 있다. 상술한 바와 같은 예시적인 4T2C 화소 회로들의 작동 시에, 발광 신호(EM)에 기초하여 작동하는 제3 스위칭 TFT(S3)는 화소 회로의 다른 TFT들보다 더 오랜 기간 동안 "온" 상태에 있다. 이러한 작동 조건 하에서, 제3 스위칭 TFT(S3)의 안정성이 빠르게 저하될 수 있다.
따라서, 화소 회로는 LTPS TFT들과 산화물 TFT들의 조합으로 구현될 수 있다. 일 실시예에서, LTPS TFT는 제3 스위칭 TFT(S3)에 사용되고, 산화물 TFT들은 화소 회로 내의 다른 TFT들에 사용된다. LTPS TFT로 제조된 제3 스위칭 TFT(S3)는 동작 동안 바이어스 스트레스에 의해 유발되는 임계 전압(Vth) 시프트가 덜 발생하며, 이로 인해 제3 스위칭 TFT(S3)의 보다 정확하고 안정적인 제어가 가능하게 된다. 산화물 TFT의 우수한 오프-전류(off-current) 특성에 기인하여, 커패시터들(CS1 및 CS2)와 연결된 제1 스위칭 TFT(S1)와 제2 스위칭 TFT(S2)는 화소 회로 내의 누설 전류를 최소화할 수 있기 때문에, 화소 회로를 동작하는데 있어 데이터 전압(Vdata)의 효율이 향상된다.
인버터의 제거를 위한 EM 스위칭 TFT(PMOS LTPS)
제3 스위칭 TFT(S3)는 N-타입 LTPS TFT 또는 P-타입 LTPS TFT일 수도 있다. 제3 스위칭 TFT(S3)에 N-타입 LTPS TFT를 사용하는 경우, 게이트 드라이버(GD)는 저 전압 발광 신호를 제3 스위칭 TFT(S3)로 제공하기 위한 인버터 회로를 필요로 한다. 도 5a는 6개의 TFT들로 구현된 예시적인 인버터 회로(510)를 도시하는 개략도이다. 도 5a에 도시된 바와 같이, TFT 백플레인(110)의 비표시 영역에서 구동 회로들을 구현하는 TFT들의 수는 상당히 증가할 수 있다. 이에 따라, 제3 스위칭 TFT(S3)로 N-타입 LTPS TFT를 사용하는 것은 TFT 백플레인 크기 제한이 있는 경우 최적의 해결책이 아닐 수 있다. 또한, 인버터 회로(810)를 구동하는 클럭 신호(CLK)에 대한 요구는 디스플레이(100)의 동작에서 다양한 다른 신호들의 타이밍 요건들을 더 복잡하게 할 수 있다. 나아가, 부가된 TFT들과 클럭 신호는 더 높은 전력 소모를 야기할 수 있다.
따라서, 일 실시예에서는 도 5b에 도시된 바와 같이, P-타입 LTPS TFT가 제3 스위칭 TFT(S3)로 사용될 수 있으며, N-타입 LTPS TFT가 제1 스위칭 TFT(S1), 제2 스위칭 TFT(S2) 및 구동 TFT(DT)로 사용될 수 있다. 도 5c는 도 5b에 도시된 예시적인 화소 회로(520)를 동작하는 타이밍도이다. 이러한 세팅에서, 제3 스위칭 TFT(S3)는 하이 레벨 발광 신호로 제어될 수 있으며, 제3 스위칭 TFT(S3)는 발광 신호(EM)가 로우 레벨 상태인 발광 구간(t4) 동안 Vdd 공급 라인으로부터 구동 TFT(DT)의 드레인으로 전압(Vdd)을 제공하도록 구성된다. 다시 말하면, 제3 스위칭 TFT(S3)의 게이트로 발광 신호를 인버팅할 필요가 없다. 이로써, 인버터 회로(510)가 제거될 수 있기 때문에, 도 5d에 도시되는 바와 같이, TFT 백플레인(110)의 비표시 영역에서 구동 회로들의 크기가 감소될 수 있다. 인버터 회로가 도 5a에 도시된 바와 같이 6개의 LTPS TFT들로 구현된다고 가정할 때, 인버터 회로(510)를 제거함으로써 대략 265 ㎛의 비표시 영역이 감소될 수 있다. 인버터 회로(510)의 제거는 또한 클럭 신호들의 제거를 의미하며, 이로 인해 단순하고 보다 전력 효율적인 구동이 가능하게 된다..
화소 회로 내에서의 산화물 TFT 및 LTPS TFT의 다른 예시적인 사용
화소 회로에서 LTPS TFT 및 산화물 TFT의 다양한 다른 조합이 가능하다. . 제3 스위칭 TFT(S3)과 유사하게, 회로의 다른 TFT보다 바이어스 스트레스를 더 받는 화소 회로의 하나 이상의 TFT들 및/또는 구동 회로(예를 들어, 게이트 드라이버(GD), 멀티플렉서 등)의 하나 이상의 TFT들은 누설 전류를 감소시키기 위해 선택적으로 산화물 TFT로 이루어질 수 있다. 또한, 커패시터들(CS1 및/또는 CS2)과 연결되는 스위칭 TFT들은 누설 전류를 감소시키기 위해 선택적으로 산화물 TFT로 이루어질 수 있다. 예를 들어, 제1 스위칭 TFT(S1)와 제2 스위칭 TFT(S2)는 산화물 TFT로 이루어질 수 있으며, 구동 TFT(DT)와 제3 스위칭 TFT(S3)는 LTPS TFT로 이루어질 수 있다. 나아가, P-타입 LTPS TFT는 동작을 위한 인버팅된 게이트 신호들을 요구하는 회로 내에서 사용될 수 있다.
도 6a 및 6b는 예시적인 5T1C 화소 회로들에서 전체가 N-타입 산화물 TFT들로 구현된 화소 회로와, N-타입 산화물 TFT와 P-타입 LTPS TFT들의 조합으로 구현된 다른 화소 회로의 비교를 도시한다. 도 6a을 참조하면, 전체가 N-타입 산화물 TFT들로 구현된 화소 회로에서, 제2 스캔 라인(SCAN2) 및 발광 신호 라인(EM)과 연결된 게이트 전극을 갖는 스위칭 TFT들은 화소 회로를 구동 시 대부분의 시간 동안 "온" 상태이도록 구성된다. 전술된 바와 같이, 정 바이어스 온도 스트레스(positive bias temperature stress)에 의한 영향 때문에, 이러한 스위칭 TFT들에는 영향을 받을 수 있어 영구적인 Vth 시프트가 발생할 수 있다. 이러한 TFT들은 동작 동안 바이어스 스트레스를 더 잘 견뎌낼 수 있도록, 도 6b에 도시된 바와 같은 P-타입 LTPS TFT들로 이루어질 수 있다. 더 단순한 게이트 드라이버(GD)에서 더 낮은 누설 전류와 전력 소모까지, 다수의 추가적인 이점들이 5T1C 화소 회로에서 P-타입 LTPS TFT들 및 N-타입 산화물 TFT들의 조합 사용에 의해 달성될 수 있다.
구동 TFT를 위한 LTPS TFT 및 산화물 TFT의 조합
전술된 실시예들에서, LTPS TFT 또는 산화물 TFT가 회로의 특정 TFT에 선택적으로 사용되었다. 그러나, 일부의 실시예들에서, LTPS TFT 및 산화물 TFT 모두는 회로에서 TFT의 기능을 향상시키도록 유기적으로 사용될 수 있다. 예를 들어, (LTPS TFT와 비교하여) 산화물 TFT의 낮은 이동도는 산화물 TFT가 화소 회로에서 구동 TFT로 사용되는 경우, OLED에서 고 휘도를 달성하는데 있어 방해가 될 수 있다. 반면, 산화물 TFT의 낮은 이동도는 OLED의 저 휘도 레벨에서 넓은 범위의 그레이 레벨들을 표현하는데 유용하다. 반대로, LTPS TFT의 높은 전자 이동도는 화소 회로에서 구동 TFT로 기능하는 경우 고 휘도 레벨을 달성하는데 도움이 된다. 더 높은 전자 이동도로 인해, LTPS TFT는 전압 변화에 더 민감하며, 따라서, 정확한 전압 제어가 고 휘도 레벨에서 그레이 레벨들을 생성하는데 요구된다.
따라서, 일 실시예에서, 화소 회로에서의 구동 TFT는 도 7에 도시된 바와 같이 병렬로 연결된 산화물 TFT와 LTPS TFT로 구현된다. 그래프(a)에서, 제1 그레이 레벨 및 제2 그레이 레벨을 나타내기 위해 LTPS 기반 구동 TFT(DT)에 요구되는 전류는 각각 I1, 및 I2로 표시된다. 제1 그레이 레벨에서 제2 그레이 레벨을 표현하기 위한 데이터 전압(Vdata)의 변화량은 ΔV1으로 표시된다. 산화물 TFT의 게이트와 LTPS TFT의 게이트는 동일한 게이트 라인과 연결된다. 또한, 본 실시예에서 LTPS TFT의 Vth는 LTPS TFT가 그래프(b)에 도시된 바와 같이 고 휘도 레벨(즉, 높은 Ioled)로 활성화되도록 구성된다. 이러한 구성에서, 저 휘도 레벨(즉, 낮은 Ioled)로 그레이 레벨 차이를 표현하기 위해 필요한 데이터 전압(Vdata)의 변화량은 그래프(c)에 의해 도시되는 바와 같이 점점 증가하며, 이로 인해 고 휘도 레벨 및 저 휘도 레벨 모두에서 폭넓은 그레이 레벨 범위로 화소 전극이 용이하게 제어될 수 있다.
구동 회로를 위한 P-타입 LTPS TFT 및 N-타입 산화물 TFT의 조합된 이용
언급한 바와 같이, TFT 백플레인(110)의 비표시 영역 상에 구현되는 구동 회로들은 또한 LTPS TFT들과 산화물 TFT들의 조합으로 이루어질 수 있다. 산화물 TFT과 LTPS TFT의 조합이 구동 회로로 사용될 수 있는 일 실시예는 인버터 회로(예를 들어 인버터 회로(510))이다. 전술한 바와 같이, 오직 하나의 타입의 TFT를 사용하면 인버터 회로를 구현하는데 상당수의 TFT가 요구된다. 도 8에 도시된 바와 같이, N-타입 산화물 TFT와 P-타입 LTPS TFT의 조합을 사용하면 2개의 TFT로만 인버터 회로를 구현하는 것이 가능하다.
단순화된 인버터 회로(810)는 인버팅된 발광 신호가 화소 회로의 N-타입 스위칭 TFT(N-타입 산화물 TFT 또는 N-타입 LTPS TFT)를 제어하는데 사용되는 경우 특히 유용하다. 게이트 라인(R 14 kΩ, C 30 pF)과 연결된 P-타입 LTPS TFT(W/L=90μ/6.5μ+6.5μ) 및 N-타입 산화물 TFT(W/L=450μ/6.5μ)의 조합으로 구현된 인버터 회로에서, 0.68 μs의 tR(상승 시간)과 2.4881 μs의 tF(하강 시간)이 예측될 수 있다.
TFT 백플레인(110)의 구동 회로가 비표시 영역에서 P-타입 LTPS TFT와 N-타입의 조합을 사용하는 다른 실시예는 데이터 전압(Vdata)의 제어를 위해 데이터 드라이버(DD)와 연결된 멀티플렉서이다. 예를 들어, 데이터 드라이버(DD)와 연결된 멀티플렉서는 복수의 N-타입 산화물 TFT들 및 복수의 P-타입 LTPS TFT들로 구현될 수 있으며, 여기서 각 타입의 TFT들의 한 쌍은 게이트 라인과 데이터 라인을 공유한다. N-타입 산화물 TFT 및 P-타입 LTPS TFT는 게이트 라인으로부터의 신호의 레벨에 기초하여 교대로 작동할 것이다. 데이터 드라이버(DD)는 한 쌍의 적합한 TFT로 데이터 전압(Vdata)이 공급되도록 게이트 라인 신호의 타이밍에 따라 데이터 라인(DL)을 통해 적합한 데이터 전압(Vdata)을 제공하도록 구성된다. 이러한 구성에서, 데이터 라인(DL)의 수는 반으로 감소될 수 있다. 또한, 멀티플렉서와 연결된 게이트 라인(GL)의 수도 절반으로 감소될 수 있다.
산화물 TFT 및 LTPS TFT의 게이트 공유
서로 인접한 산화물 TFT와 LTPS TFT를 제조하는 경우, 2개의 TFT들 사이의 게이트 전극이 2개의 TFT들 사이에서 공유되도록 바텀 게이트 산화물 TFT가 탑 게이트 LTPS TFT 위에 형성될 수 있다. 중첩하는 산화물 TFT와 LTPS TFT의 예시적인 구성이 도 9에 도시된다. 이러한 구조는 TFT 백플레인의 비표시 영역에서 멀티플렉서의 크기를 감소시키며, 이로 인해 디스플레이의 베젤 크기가 감소될 수 있다.
TFT의 제조에 있어서, TFT의 액티브층은 종종 하나 이상의 패시베이션 층들(예를 들어, 버퍼, GI1, ILD)에 의해 커버된다. 예를 들어, 실리콘 질화물(SiNx) 및/또는 실리콘 산화물(SiO2)로 이루어진 층간 절연층(ILD)이 액티브층을 커버할 수 있다. 이러한 패시베이션층은 LTPS TFT의 제조 동안 폴리-실리콘 반도체의 수소화에 사용될 수 있다. 그러나, 수소 이온은 산화물 반도체의 임계 전압을 부정적으로 시프트시키는 경향이 있다. 따라서, 산화물 TFT는 디스플레이의 제조에 있어 특히 중요한, 백 채널 측에서의 수소 이온들의 영향에 매우 민감하다.
이러한 이유로, 특히 산화물 TFT와 LTPS TFT가 서로 위에 형성되는 본 명세서의 실시예들에서, 다양한 구성들이 수소 이온들이 산화물 반도체층에 도달하는 것을 최소화하는데 사용될 수 있다. 따라서, 본 명세서의 일부의 실시예들에서, 고 수소 함유량을 갖는 패시베이션층이 LTPS TFT의 폴리실리콘 반도체 하에서 사용될 수 있으며, LTPS TFT의 게이트 금속은 산화물 반도체층의 적어도 채널 부분을 차폐하도록 구성될 수 있다. 고 수소 함유량을 갖는 폴리실리콘 반도체층 하의 패시베이션층들은 폴리실리콘 반도체층을 수소화하는데 사용될 수 있다. 폴리실리콘 반도체의 상측 상의 패시베이션층들은 SiO2와 같은 저 수소 함유량을 갖는 재료들로 이루어질 수 있다. 여기서, 저 수소 함유량 패시베이션층은 고 수소 함유량을 갖는 패시베이션층의 두께와 같거나 이보다 더 큰 두께를 갖도록 형성될 수 있다. 예를 들어, 2000 옹스트롱의 SiNx층에 대해서, 2000 옹스트롱의 SiO2층이 형성된다. 또한, 차폐 금속은 산화물 반도체가 산화물 반도체 아래의 층들로부터의 이동 전하에 의해 영향을 받지 않도록 Vref 또는 Vdd와 연결된 채로 제공될 수 있다.
일부의 실시예들에서, 산소를 차단할 수 있는 하나 이상의 금속 산화물층(예를 들어, Al2O3, TaxOy, 다른 금속 산화물)이 고 수소 함유량을 갖는 패시베이션층과 산화물 반도체층 사이에 형성될 수 있다. 이러한 수소 차단층은 폴리실리콘 반도체층의 수소화 후에 형성될 수 있으며, 산화물 반도체층은 수소 차단층의 형성 후에 형성될 수 있다.
조절가능한 리프레시 레이트 구동 방법
간략히 전술한 바와 같이, 이미지 컨텐츠에 기초하여 디스플레이의 프레임 레이트가 조정되는 것이 바람직할 수 있다. 디스플레이의 적어도 일부에 대한 프레임 레이트를 감소시키는 동작은 모바일 디바이스들에서 가장 중대한 이슈들 중 하나인 전력 절감을 달성할 수 있다. TFT 백플레인에서 산화물 TFT들과 LTPS TFT들의 조합된 사용은 이러한 디스플레이를 가능하게 할 수 있다.
도 10은 디스플레이 영역의 일부가 저 프레임 레이트로 구동되는 디스플레이(100)에 의해 제공될 수 있는 예시적인 화면을 도시한다. 본 실시예에서, 디스플레이 영역은 2개의 부분으로 나뉘어진다; 도 10을 참조하면, 상대적으로 천천히 변화하는 이미지 컨텐츠(예를 들어, 현재 시각)를 표시하는 저 프레임 레이트 부분 및 상대적으로 빠르게 변화하는 이미지 컨텐츠(예를 들어, 영화)를 표시하는 고 프레임 레이트 부분이 도시된다. 본 실시예에서, 초단위로 현재 시각을 나타내는, 표시 영역의 제1 부분은 초당 오직 하나의 프레임으로 리프레시되어도 충분하다.
그러나, 통상의 디스플레이에서 구동 회로들은 전체 디스플레이가 고정된 프레임 레이트(예를 들어, 60, 120, 240 Hz 등)로 동작하기 위해 디스플레이 영역에서 화소 회로들에 순차적으로 신호들(예를 들어, 스캔 신호, 데이터 전압, 발광 신호 등)을 미리 결정된 주파수로 출력한다. 초당 60 프레임으로 동작하는 디스플레이에서, 적어도 이론상으로는, 59 프레임들 동안 표시 영역의 제1 부분에서의 화소 회로들로 공급되는 신호들은 전력의 낭비일 수 있다.
LRR 하에서의 데이터 드라이버 동작
따라서, 일부의 실시예들에서, 구동 회로들 중 적어도 하나로부터 제공되는 화소 회로들로의 신호들의 주파수는 디스플레이(100) 상에 나타나는 이미지 컨텐츠에 따라 제어된다. 이는 게이트 드라이버(GD), 데이터 드라이버(DD) 또는 게이트 드라이버(GD) 및 데이터 드라이버(DD)에 저 리프래시 레이트 신호(LRR)에 의해 제어가능한 스위칭 회로들을 부가함으로써 달성될 수 있다.
일 실시예에서, 데이터 드라이버(DD)는 타이밍 제어기(TC)로부터 저 리프래시 레이트 신호(LRR)을 수신하고, 이미지 컨텐츠의 리프레시 레이트를 제어하도록 구성된다. 예를 들어, 이미지 컨텐츠가 빠르게 변하는 이미지 컨텐츠(예를 들어, 비디오)인 경우, 타이밍 제어기(TC)는 데이터 드라이버(DD)가 미리 설정된 일반 리프레시 레이트로 이미지 데이터를 프로세싱하도록 데이터 드라이버(DD)로 미리 결정된 상태(예를 들어, 로우 상태)에서 저 리프레시 레이트 신호(LRR)를 제공한다. 이는 데이터 전압(Vdata)이 일반 리프레시 레이트로 출력되는 것을 의미한다. 다시 말하면, 프레임 각각에 대한 이미지 데이터는 모든 프레임 구간에 대해 프로세싱된다. 관련하여, 데이터 드라이버(DD)는 데이터 드라이버(DD)가 일반 리프레시 모드로 동작하는 경우, 온 상태로 데이터 드라이버(DD)의 버퍼들을 유지한다.
반면, 타이밍 제어기(TC)는 이미지 데이터가 정지 컨텐츠(또는 천천히 변하는 이미지 컨텐츠)인 경우, 미리 결정된 상태(예를 들어 하이 상태)의 저 리프레시 레이트 신호(LRR)를 데이터 드라이버(DD)에 제공한다. 이 경우, 데이터 드라이버(DD)는 일반 리프레시 레이트보다 더 낮은 리프레시 레이트로 이미지 데이터를 프로세싱한다. 저속 리프레시 모드에서, 하나의 프레임의 이미지 데이터는, 데이터 전압(Vdata)이 저 리프레시 레이트로 출력되도록 미리 결정된 프레임 구간에 대해서만 프로세싱된다. 이를 위해, 데이터 드라이버(DD)는 특정한 프레임 구간 동안만 "온" 상태로 데이터 드라이버(DD)의 버퍼들을 유지시킬 수 있으며, 나머지 프레임 구간들 동안 "오프" 상태로 버퍼들을 유지한다. 데이터 드라이버(DD)에서 버퍼들을 턴 오프시킴으로써, 화소 회로들은 오직 특정 프레임 구간마다 새로운 데이터 전압(Vdata)으로 갱신되며, 이는 디스플레이의 전력 소모를 감소시킬 수 있다.
도 11은 일반 리프레시 모드에서 타이밍 제어기(TC), 데이터 드라이버(GD) 및 데이터 드라이버(DD)의 예시적인 동작을 나타내는 타이밍도이다. 일반 리프레시 모드에서, 데이터 드라이버(DD)와 커플링된 스위칭 회로들이 턴온되도록 타이밍 제어기(TC)로부터의 저 리프레시 레이트 신호(LRR)가 로우 상태로 유지된다. 게이트 신호들(GS1 내지 GSj)은 매 프레임 구간마다 게이트 드라이버(GD)로 순차적으로 출력되며, 매 프레임 구간(FR1 내지 FR60)의 이미지 데이터는 데이터 드라이버(DD)에 의해 프로세싱된다. 하나의 프레임의 길이가 16.6 ms이라고 가정할 때, 도 11로부터 도시되는 바와 같이 대략 60 장의 프레임들이 초당 프로세싱된다. 즉, 데이터 드라이버(DD)는 60 Hz로 리프레시 동작을 수행한다.
도 12는 저속 리프레시 모드에서의 타이밍 제어기(TC), 게이트 드라이버(GD) 및 데이터 드라이버(DD)의 동작들을 설명하기 위한 도면이다. 저속 리프레시 모드에서, 타이밍 제어기(TC)로부터의 저 리프레시 레이트 신호(LRR)는 특정한 프레임 구간들(FR1, FR13, FR25, FR37 및 FR49) 동안 로우 상태로 유지되고, 남은 구간들(FR2 내지 FR12, FR14 내지 FR24, FR26 내지 FR36, FR38 내지 FR48 및 FR50 내지 FR60) 동안 하이 상태로 유지된다. 따라서, 데이터 드라이버(DD)와 커플링되는 스위칭 회로들은 2번째 내지 12번째 프레임 구간(FR2 내지 FR12), 14번째 내지 24번째 프레임 구간(FR14 내지 FR24), 26번째 내지 36번째 프레임 구간(FR26 내지 FR36), 38번째 내지 48번째 프레임 구간(FR38 내지 FR48) 및 50번째 내지 60번째 프레임 구간(FR50 내지 FR60) 동안 저 리프레시 레이트 신호(LRR)에 의해 턴오프된다.
게이트 신호들(GS1 내지 GSj)가 매 프레임 구간에 게이트 드라이버에 의해 순차적으로 출력된다고 하더라도, 이미지 프레임들(D-FR1, D-FR13, D-FR25, D-FR37 및 D-FR49)의 이미지 데이터만이 60 프레임 구간 중 대응하는 프레임 구간(FR1, FR13, FR25, FR37 및 FR49) 동안 프로세싱된다. 하나의 프레임의 길이가 16.6 ms이고 가정할 때, 도 12에 도시된 바와 같이, 대략 5 개의 프레임들이 일 초당 프로세싱된다. 즉, 데이터 드라이버(DD)는 5 Hz로 리프레시 동작을 수행한다.
도 12를 참조하면, 2개의 특정한 인접 프레임 구간들 사이의 나머지 프레임 구간들은, 2개의 특정한 인접 프레임 구간들 사이의 나머지 프레임 구간(예를 들어, FR2 내지 FR12)에 대응하는 시간(예를 들어, 183.4 ms)이 2개의 특정한 인접 프레임 구간들 중 하나의 특정한 프레임 구간(예를 들어, FR1)에 대응하는 시간(예를 들어, 16.6 ms)보다 더 크도록 설정된다.
일부의 실시예들에서, 디스플레이의 오직 일부만이 새로운 데이터 전압(Vdata)으로 갱신되도록, 저 리프레시 레이트 신호(LRR)는 단일의 프레임 구간 동안 데이터 드라이버(DD)와 커플링된 스위칭 회로들로 공급될 수 있다. 예를 들어, 게이트 드라이버(DD)가 특정 게이트 라인들 상에서 스캔 신호들을 출력하는 프레임의 구간 동안 저 리프레시 레이트 신호(LRR)는 데이터 드라이버로 커플링된 스위칭 회로들로 제공될 수 있다. 예를 들어, 게이트 라인들(GL10 내지 GL100)이 선택된 프레임들에서 스캔 신호를 출력하는 경우, 저 리프레시 레이트 신호(LRR)는 데이터 드라이버(DD)와 커플링된 스위칭 회로들로 제공될 수 있다. 게이트 라인들(GL10 내지 GL100)과 연결된 화소 회로들은 이 선택된 프레임들 동안 데이터 드라이버(DD)로부터 새로운 데이터 전압(Vdata)를 제공받지 않을 것이다. 이러한 구성에서, 디스플레이 영역의 부분(예를 들어, 게이트 라인들(GL10 내지 GL100)과 연결된 화소들)은 표시 영역의 나머지 부분과는 상이한 주파수로 갱신될 수 있다.
데이터 드라이버 측의 스위칭 회로들을 제어함으로써 저 리프레시 모드 하에서 표시 영역의 부분만을 구동하는 것이 수행되나, 이는 타이밍 제어기(TC) 측에 과부하를 야기할 수도 있다. 따라서, 일 실시예에서는, 저 리프레시 레이트 신호(LRR)가 게이트 드라이버(GD)와 커플링된 스위칭 회로들로 제공된다. 보다 상세하게는, 게이트 드라이버(GD)가 시프트 레지스터를 형성하는 복수의 스테이지들을 포함하고, 도 13에 도시된 바와 같이 스테이지들의 일부 또는 스테이지들 각각과 커플링될 수 있다.
스위칭 회로(1300)는 적어도 하나의 TFT가 대응하는 화소 회로로의 게이트 신호의 출력을 제어하기 위해 LRR 신호를 수신하도록 구성된다. 저 리프레시 레이트 신호(LRR)가 로우인 경우, 게이트 드라이버(GD)는 미리 설정된 일반 리프레시 레이트로 동작한다. 즉, 스위칭 회로들은 게이트 드라이버(GD)로부터의 게이트 신호들이 프레임들 각각 동안 순차적으로 모든 게이트 라인[N] 상에서 제공되도록 한다. 그러나, 저 리프레시 레이트 신호(LRR)가 하이일 때, 게이트 드라이버(GD)로부터의 게이트 신호들의 주파수는 일부의 또는 모든 게이트 라인들 상에서 제한될 수 있다
저 리프레시 레이트 모드 하에서 전체 표시 영역을 동작시키기 위해서, 게이트 개시 펄스 신호의 주파수 및/또는 게이트 시프트 클럭 신호(GSC)의 주파수는 새로운 데이터 전압(Vdata)으로 갱신되기 위해 디스플레이의 화소 회로들의 주파수를 감소시키도록 조정될 수 있다. 이를 위해, 저 리프레시 레이트 신호(LRR) 신호에 의해 제어가능한 스위칭 회로가 특정 프레임들 동안 게이트 개시 펄스 신호를 보류하도록 사용될 수 있다. 유사하게, 시프트 레지스터 각각의 활성화 사이의 지연을 생성하도록 저 리프레시 레이트 신호(LRR)에 의해 제어가능한 스위칭 회로가 게이트 시프트 클럭 신호(GSC)를 보류하도록 사용될 수 있다. 또한, 스위칭 회로는 저 리프레시 레이트 신호(LRR)에 기초하여 스테이지 각각에 대한 게이트 출력 인에이블 신호(GOE)를 제어하도록 구성될 수 있다. 예를 들어, 저 리프레시 레이트 신호(LRR)이 하이 상태인 경우, 게이트 출력 인에이블 신호(GOE)는 화소들이 데이터 전압(Vdata)로 로딩되지 않도록 설정될 수 있다.
스위칭 회로(1300)가 어떻게 저 리프레시 레이트 모드를 구현하도록 사용되는 지와 상관 없이, 저 리프레시 레이트 모드 하에서 동작하는 화소 회로들은 하나 이상의 프레임들 동안 새로운 데이터 전압(Vdata)으로 로딩되지 않을 수 있다. 데이터 전압(Vdata)로 로딩되지 않은 화소들은 데이터 전압(Vdata)이 공급되는 이전 프레임에 로딩되었던 데이터 전압(Vdata)을 기초로 빛을 발광할 수 있다.
그러나, 전술된 저 리프레시 레이트 모드로 디스플레이를 구동하는 것은 단일 타입의 TFT를 채용하는 TFT 백플레인으로는 실현 가능하지 않을 수도 있다. 예를 들어, 화소 회로 내의 구동 TFT(DT)는 데이터가 구동 데이터(DD)에 의해 프로세싱되지 않는 기간 동안 안정적인 구동 전압을 유지해야 한다. 또한, 스위칭 트랜지스터가 턴오프되는 동안, 구동 전압은 기생 커패시턴스에 의해 감소될 수 있다.
전술한 바와 같이, 산화물 반도체는 우수한 전압 홀딩 비를 갖는다. 그러나, Vth의 검출은 산화물 TFT가 현저하게 더 오래(예를 들어, LTPS TFT의 7배 만큼) 걸릴 수 있다. 또한, 비표시 영역에서 구동 회로를 구현하기 위해 산화물 TFT를 사용하는 것은 베젤 크기를 증가시킬 수 있다. 따라서, 산화물 TFT로 구동 회로 전체를 구현하는 것은 디스플레이(100)의 일반 리프레시 모드 동안 충분한 구동 주파수를 제공하지 못할 수 있다. 그러나, 본 명세서에 개시된 바와 같이, 조절 가능한 리프레시 레이트를 이용하여 디스플레이를 구동시키는 것은, 산화물 TFT들 및 LTPS TFT들의 다양한 타입의 조합으로 구현되는 TFT 백플레인을 이용하여 실현될 수 있다.
일 실시예에서, 저장 커패시터와 연결된 TFT들은 구동 TFT(DT)로 LTPS TFT를 사용하는 경우, 커패시터로부터의 누설 전류를 최소화하기 위해 산화물 반도체로 이루어진다. 예를 들어, 제1 스위칭 TFT(S1)와 제2 스위칭 TFT(S2)는 저장 커패시터들(C1 및 C2)로부터의 누설 전류를 최소화하도록 LTPS TFT로 형성될 수 있다. 또한, 리프레시 레이트를 조정함으로써 디스플레이(100)를 동작하는 연장된 기간 동안 턴온되는 화소 회로 및/또는 구동 회로에서의 TFT들은 LTPS TFT로 이루어질 수 있다. 예를 들어, 발광 신호(EM)에 의해 제어되는 제3 스위칭 트랜지스터(S3)은 LTPS TFT로 이루어질 수 있다. 또한, LTPS TFT는 게이트 드라이버(GD) 및/또는 데이터 드라이버(DD)와 커플링된 스위칭 회로들을 구현하는 TFT로 사용될 수 있다. 특히, 하이 상태 리프레시 레이트 신호(LRR)이 인가되는 TFT는 LTPS TFT(예를 들어, 스위칭 회로(1300)에서의 TFT T5i)로 이루어질 수 있다.
본 명세서가 본 명세서의 바람직한 실시예들과 연관되어 특정하게 도시되고 설명되었으나, 세부사항들과 형태의 전술한 그리고 다른 변동이 본 명세서의 기술사상 및 범위를 벗어나지 않으며 행해질 수 있다는 점이 당업자에게 이해될 것이다. 따라서, 본 명세서는 설명되고 도시된 형태나 세부사항들에 제한되지 않고, 첨부된 청구항들의 청구범위 내에 있도록 의도된다. 저 리프레시 레이트 구동 모드 및 이러한 구동 모드에 적절한 TFT 백플레인이 OLED 디스플레이의 맥락에서 개시되었지만, 본 명세서에 개시된 실시예들의 유사한 TFT 백플레인이 액정 디스플레이(LCD)에서 저 리프레시 레이트 모드를 구현하도록 사용될 수 있음은 자명할 것이다.

Claims (20)

  1. 동일한 기판 상에 산화물 박막 트랜지스터(thin-film-transistor; TFT)층 및 저온 다결정 실리콘(LTPS) TFT층을 갖는 TFT 백플레인 상에 형성된 화소 회로를 포함하고,
    상기 화소 회로는,
    제1 전압의 제1 공급 전압 라인 및 상기 제1 전압보다 낮은 제2 전압의 제2 공급 전압 라인 사이의 유기 발광 소자(OLED);
    상기 산화물 TFT층을 포함하는 구동 TFT;
    상기 구동 TFT의 게이트에 연결된 제1 노드에 연결된 단자를 갖는 제1 스위칭 TFT;
    상기 유기 발광 소자(OLED) 및 상기 구동 TFT의 제1 단자에 연결된 제2 노드에 연결된 단자를 갖는 제2 스위칭 TFT;
    상기 구동 TFT의 제2 단자에 연결된 제2 단자 및 상기 제1 공급 전압 라인에 연결된 제1 단자를 갖고 상기 LTPS TFT층을 포함하는 제3 스위칭 TFT;
    상기 구동 TFT의 게이트와 상기 제2 노드 사이에 형성되는 제1 저장 커패시터; 및
    상기 제2 노드와 상기 제3 스위칭 TFT의 제1 단자 사이에 형성되는 제2 저장 커패시터를 포함하고,
    상기 제1 저장 커패시터 와 상기 제2 저장 커패시터는 서로 직렬로 연결되고, 상기 구동 TFT는 상기 제1 공급 전압 라인에 연결되고, 상기 제2 공급 전압 라인에 상기 유기 발광 소자와 직렬로 커플링되고, 상기 구동 TFT의 게이트는 데이터 신호를 수신하도록 데이터 라인에 커플링되는 것을 특징으로 하는, 디스플레이.
  2. 삭제
  3. 제1 항에 있어서,
    상기 TFT 백플레인은 액티브 영역, 비표시 영역 및 상기 TFT 백플레인의 상기 액티브 영역 상에 형성된 화소를 포함하고,
    게이트 드라이버는 상기 TFT 백플레인의 상기 비표시 영역 상에 형성되고, 상기 게이트 드라이버는 상기 화소 회로로 게이트 신호들을 공급하도록 구성된 것을 특징으로 하는, 디스플레이.
  4. 삭제
  5. 제1 항에 있어서,
    상기 화소 회로는, 서로 병렬로 연결된, 적어도 하나의 산화물 TFT 및 적어도 하나의 LTPS TFT를 포함하는 것을 특징으로 하는, 디스플레이.
  6. 제5 항에 있어서,
    서로 병렬로 연결된, 상기 적어도 하나의 산화물 TFT 및 상기 적어도 하나의 LTPS TFT의 게이트들은 동일한 데이터 라인에 연결된 것을 특징으로 하는, 디스플레이.
  7. 삭제
  8. 제1 항에 있어서,
    상기 제3 스위칭 TFT는 상기 LTPS TFT층을 포함하는 P-타입 TFT이고, 상기 P-타입 TFT는 상기 제2 전압의 게이트 신호가 상기 제3 스위칭 TFT의 게이트에 인가되는 경우, 상기 제1 공급 전압 라인으로부터 상기 구동 TFT의 제2 단자로 상기 제1 전압을 공급하도록 구성된, 디스플레이.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 제1 항에 있어서,
    상기 TFT 백플레인은 동일한 기판 상에서 구현된 하나의 구동 회로 및 복수의 화소 회로들을 포함하고, 상기 구동 회로는 상기 산화물 TFT층을 포함하는 하나의 산화물 TFT 및 상기 LTPS TFT층을 포함하는 하나의 LTPS TFT를 포함하는 것을 특징으로 하는, 디스플레이.
  15. 제14 항에 있어서,
    하나의 산화물 TFT 및 하나의 LTPS TFT를 포함하는 상기 구동 회로는, 복수의 게이트 신호들을 상기 복수의 화소 회로들로 공급하기 위한 게이트 드라이버이고, 상기 복수의 화소 회로들은 상기 화소 회로를 포함하는, 디스플레이.
  16. 제14 항에 있어서,
    상기 산화물 TFT 및 상기 LTPS TFT를 포함하는 상기 구동 회로는, 적어도 하나의 게이트 신호를 상기 복수의 화소 회로들로 인버팅하기 위해 게이트 드라이버에 커플링된 인버터 회로이고, 상기 복수의 화소 회로들은 상기 화소 회로를 포함하는, 디스플레이.
  17. 제14 항에 있어서,
    상기 산화물 TFT 및 상기 LTPS TFT를 포함하는 상기 구동 회로는, 상기 복수의 화소 회로들로의 적어도 하나의 게이트 신호의 출력을 제어하기 위해 게이트 드라이버에 커플링된 스위칭 회로이고, 상기 복수의 화소 회로들은 상기 화소 회로를 포함하는, 디스플레이.
  18. 제1 전압의 제1 공급 전압 라인 및 상기 제1 전압보다 낮은 제2 전압의 제2 공급 전압 라인 사이의 유기 발광 소자(OLED);
    산화물 TFT층을 포함하는 구동 TFT;
    상기 구동 TFT의 게이트에 연결된 제1 노드에 연결된 단자를 갖는 제1 스위칭 TFT;
    상기 유기 발광 소자(OLED) 및 상기 구동 TFT의 제1 단자에 연결된 제2 노드에 연결된 단자를 갖는 제2 스위칭 TFT;
    상기 구동 TFT의 제2 단자에 연결된 제2 단자 및 상기 제1 공급 전압 라인에 연결된 제1 단자를 갖고 저온 다결정 실리콘(LTPS) TFT층을 포함하는 제3 스위칭 TFT;
    상기 구동 TFT의 게이트와 상기 제2 노드 사이에 형성되는 제1 저장 커패시터; 및
    상기 제2 노드와 상기 제3 스위칭 TFT의 제1 단자 사이에 형성되는 제2 저장 커패시터 포함하고,
    상기 제1 저장 커패시터 와 상기 제2 저장 커패시터는 서로 직렬로 연결되고, 상기 구동 TFT는 상기 제1 공급 전압 라인에 연결되고, 상기 제2 공급 전압 라인에 상기 유기 발광 소자와 직렬로 커플링되고, 상기 구동 TFT의 게이트는 데이터 신호를 수신하도록 데이터 라인에 커플링되는 것을 특징으로 하는 복수의 화소 회로를 포함하는 TFT 백플레인을 제공하는 단계;
    상기 구동 TFT의 게이트에 연결된 제1 노드 및 상기 제2 노드를 초기화하도록 상기 복수의 화소 회로들 내의 제1 스위칭 TFT 및 제2 스위칭 TFT를 턴온하는(turning on) 단계;
    상기 복수의 화소 회로들 내의 상기 구동 TFT의 임계 전압을 감지하도록, 상기 제1 스위칭 TFT 및 상기 제3 스위칭 TFT를 턴온하는 단계;
    상기 복수의 화소 회로들 내의 저장 커패시터에 데이터 전압을 기록하도록, 상기 제1 스위칭 TFT를 턴온하는 단계; 및
    상기 구동 TFT가 상기 복수의 화소 회로들 내의 유기 발광 소자에 구동 전류를 공급하게끔, 상기 제3 스위칭 TFT를 턴온하는 단계를 포함하는 것을 특징으로 하는, 디스플레이를 구동하는 방법.
  19. 제18 항에 있어서,
    게이트 드라이버가 미리 결정된 프레임 동안 상기 복수의 화소 회로들에 연결된 게이트 라인 상으로 적어도 하나의 게이트 신호를 공급하는 것을 방지하는 단계를 더 포함하는 것을 특징으로 하는, 디스플레이를 구동하는 방법.
  20. 삭제
KR1020150022743A 2014-02-25 2015-02-13 디스플레이 백플레인 및 이의 제조 방법 KR101773661B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201461944464P 2014-02-25 2014-02-25
US61/944,464 2014-02-25
US14/231,586 2014-03-31
US14/231,586 US9490276B2 (en) 2014-02-25 2014-03-31 Display backplane and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20150100516A KR20150100516A (ko) 2015-09-02
KR101773661B1 true KR101773661B1 (ko) 2017-09-12

Family

ID=53882781

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020150022743A KR101773661B1 (ko) 2014-02-25 2015-02-13 디스플레이 백플레인 및 이의 제조 방법
KR1020177012796A KR102404159B1 (ko) 2014-02-25 2015-12-16 다수의 타입들의 박막 트랜지스터들을 갖는 디스플레이 백플레인

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020177012796A KR102404159B1 (ko) 2014-02-25 2015-12-16 다수의 타입들의 박막 트랜지스터들을 갖는 디스플레이 백플레인

Country Status (3)

Country Link
US (1) US9490276B2 (ko)
KR (2) KR101773661B1 (ko)
CN (1) CN107078135B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10978536B2 (en) 2018-12-07 2021-04-13 Samsung Display Co., Ltd. Organic light emitting diode display including an anode overlapping a voltage line

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
JP2015197544A (ja) 2014-03-31 2015-11-09 ソニー株式会社 実装基板および電子機器
JP2015197543A (ja) * 2014-03-31 2015-11-09 ソニー株式会社 実装基板および電子機器
JP6128046B2 (ja) 2014-03-31 2017-05-17 ソニー株式会社 実装基板および電子機器
US9741286B2 (en) * 2014-06-03 2017-08-22 Apple Inc. Interactive display panel with emitting and sensing diodes
KR102241704B1 (ko) * 2014-08-07 2021-04-20 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
JP6776126B2 (ja) * 2014-11-27 2020-10-28 ソニーセミコンダクタソリューションズ株式会社 画像処理装置および画像処理方法、並びにプログラム
KR20160103567A (ko) * 2015-02-24 2016-09-02 삼성디스플레이 주식회사 데이터 구동 장치 및 이를 포함하는 유기 발광 표시 장치
KR102330860B1 (ko) * 2015-10-05 2021-11-25 엘지디스플레이 주식회사 유기발광 표시장치와 그 구동방법
US11887537B2 (en) * 2015-12-03 2024-01-30 Innolux Corporation Driving circuit of active-matrix organic light-emitting diode with hybrid transistors
US9818344B2 (en) * 2015-12-04 2017-11-14 Apple Inc. Display with light-emitting diodes
KR102497467B1 (ko) * 2015-12-18 2023-02-07 엘지디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
KR102570950B1 (ko) * 2015-12-28 2023-08-25 엘지디스플레이 주식회사 개인 몰입형 장치의 표시장치
CN105469743A (zh) * 2016-01-29 2016-04-06 深圳市华星光电技术有限公司 像素补偿电路、扫描驱动电路及平面显示装置
JP6673731B2 (ja) 2016-03-23 2020-03-25 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102555155B1 (ko) * 2016-06-30 2023-07-13 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
KR102561294B1 (ko) * 2016-07-01 2023-08-01 삼성디스플레이 주식회사 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치
KR20180004370A (ko) * 2016-07-01 2018-01-11 삼성디스플레이 주식회사 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치
TWI709791B (zh) * 2016-07-07 2020-11-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
JP2018013567A (ja) * 2016-07-20 2018-01-25 株式会社ジャパンディスプレイ 表示装置
JP2018036290A (ja) 2016-08-29 2018-03-08 株式会社ジャパンディスプレイ 表示装置
KR102581490B1 (ko) * 2016-08-30 2023-09-21 삼성디스플레이 주식회사 표시 장치
CN107958653B (zh) * 2016-10-18 2021-02-02 京东方科技集团股份有限公司 阵列基板及其驱动方法、驱动电路及显示装置
KR20180061524A (ko) * 2016-11-29 2018-06-08 엘지디스플레이 주식회사 표시패널과 이를 이용한 전계 발광 표시장치
KR102547871B1 (ko) * 2016-12-01 2023-06-28 삼성디스플레이 주식회사 화소 및 이를 가지는 유기전계발광 표시장치
KR102566551B1 (ko) 2016-12-05 2023-08-14 삼성디스플레이주식회사 표시장치 및 그의 구동방법
CN106448555B (zh) * 2016-12-16 2019-11-12 上海天马有机发光显示技术有限公司 有机发光显示面板及其驱动方法、有机发光显示装置
KR102627074B1 (ko) * 2016-12-22 2024-01-22 엘지디스플레이 주식회사 표시소자, 표시장치 및 데이터 구동부
KR102635824B1 (ko) * 2016-12-30 2024-02-08 엘지디스플레이 주식회사 유기발광표시패널 및 이를 이용한 유기발광표시장치
KR102571610B1 (ko) 2017-02-13 2023-08-30 삼성디스플레이 주식회사 반도체 장치 및 이의 제조방법
KR20180098466A (ko) * 2017-02-25 2018-09-04 삼성전자주식회사 코너가 둥근 디스플레이를 구비한 전자 장치
US10672338B2 (en) * 2017-03-24 2020-06-02 Apple Inc. Organic light-emitting diode display with external compensation and anode reset
US11107429B2 (en) 2017-03-27 2021-08-31 Sharp Kabushiki Kaisha Active matrix substrate, liquid crystal display device, and organic EL display device
CN107799521A (zh) * 2017-10-10 2018-03-13 深圳市华星光电半导体显示技术有限公司 Cmos反相器及阵列基板
CN107863354A (zh) * 2017-10-20 2018-03-30 武汉华星光电技术有限公司 阵列基板及其制作方法
KR102482575B1 (ko) * 2017-10-31 2022-12-28 엘지디스플레이 주식회사 유기 발광 표시 장치
CN108206008B (zh) * 2018-01-11 2019-12-31 京东方科技集团股份有限公司 像素电路、驱动方法、电致发光显示面板及显示装置
US10490128B1 (en) 2018-06-05 2019-11-26 Apple Inc. Electronic devices having low refresh rate display pixels with reduced sensitivity to oxide transistor threshold voltage
CN110176213B (zh) * 2018-06-08 2023-09-26 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
TWI670703B (zh) 2018-06-15 2019-09-01 元太科技工業股份有限公司 畫素電路
KR102514242B1 (ko) 2018-06-20 2023-03-28 삼성전자주식회사 픽셀 및 이를 포함하는 유기전계발광 표시장치
KR20190143309A (ko) 2018-06-20 2019-12-30 삼성전자주식회사 픽셀 및 이를 포함하는 유기전계발광 표시장치
CN109036273A (zh) * 2018-08-30 2018-12-18 云谷（固安）科技有限公司 像素结构、像素电路和显示面板
CN108877661A (zh) * 2018-08-30 2018-11-23 云谷（固安）科技有限公司 像素结构、驱动方法、像素电路和显示面板
KR102469187B1 (ko) * 2018-09-04 2022-11-21 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN109584799A (zh) 2019-02-02 2019-04-05 京东方科技集团股份有限公司 一种像素驱动电路、像素电路、显示面板和显示装置
TW202105671A (zh) * 2019-02-22 2021-02-01 加拿大商弗瑞爾公司 微裝置匣結構
US20220209021A1 (en) * 2019-04-26 2022-06-30 Sharp Kabushiki Kaisha Display device
WO2020217477A1 (ja) * 2019-04-26 2020-10-29 シャープ株式会社 表示装置
WO2020217478A1 (ja) * 2019-04-26 2020-10-29 シャープ株式会社 表示装置
KR20210033120A (ko) * 2019-09-17 2021-03-26 삼성디스플레이 주식회사 표시 장치
CN110752235A (zh) * 2019-10-28 2020-02-04 合肥维信诺科技有限公司 阵列基板的制作方法及阵列基板
CN110867458B (zh) * 2019-11-25 2022-05-17 昆山龙腾光电股份有限公司 金属氧化物半导体薄膜晶体管阵列基板及制作方法
US11482170B2 (en) * 2020-05-09 2022-10-25 Boe Technology Group Co., Ltd. Display panel and display device
KR20220000001A (ko) * 2020-06-23 2022-01-03 삼성디스플레이 주식회사 표시 장치
KR20220001984A (ko) 2020-06-30 2022-01-06 엘지디스플레이 주식회사 표시장치
JPWO2022009017A1 (ko) * 2020-07-09 2022-01-13
KR20220017574A (ko) * 2020-08-04 2022-02-14 삼성디스플레이 주식회사 표시장치
CN112201160B (zh) * 2020-10-10 2022-08-09 Oppo广东移动通信有限公司 显示屏、显示控制方法、电子设备及存储介质
CN112331678A (zh) 2020-11-03 2021-02-05 京东方科技集团股份有限公司 显示基板、其制作方法及显示面板、显示装置
CN114999399B (zh) * 2022-06-30 2023-05-26 惠科股份有限公司 像素驱动电路、显示面板及显示装置
WO2024057380A1 (ja) * 2022-09-13 2024-03-21 シャープディスプレイテクノロジー株式会社 表示装置、及び、表示装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008191684A (ja) * 2008-04-18 2008-08-21 Matsushita Electric Ind Co Ltd アクティブマトリクス型表示装置
JP5214030B2 (ja) * 2009-07-10 2013-06-19 シャープ株式会社 表示装置
WO2013118219A1 (ja) * 2012-02-08 2013-08-15 パナソニック株式会社 Ｅｌ表示装置およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW517393B (en) * 2001-11-09 2003-01-11 Prime View Int Co Ltd TFT LCD structure with protrusion structure and its manufacturing method
TWI303888B (en) * 2006-07-21 2008-12-01 Au Optronics Corp Ltps-lcd structure and method for manufacturing the same
TWI332266B (en) * 2007-08-31 2010-10-21 Au Optronics Corp Method for manufacturing a pixel structure of a liquid crystal display
KR20100000558A (ko) * 2008-06-25 2010-01-06 주성엔지니어링(주) 박막 트랜지스터 및 이의 제조 방법
KR101073301B1 (ko) * 2009-07-15 2011-10-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그 제조방법
KR101065407B1 (ko) 2009-08-25 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101333783B1 (ko) 2009-11-10 2013-11-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP6215053B2 (ja) * 2011-06-24 2017-10-18 シャープ株式会社 表示装置及びその製造方法
CN102881571B (zh) 2012-09-28 2014-11-26 京东方科技集团股份有限公司 有源层离子注入方法及薄膜晶体管有源层离子注入方法
KR102034254B1 (ko) * 2013-04-04 2019-10-21 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008191684A (ja) * 2008-04-18 2008-08-21 Matsushita Electric Ind Co Ltd アクティブマトリクス型表示装置
JP5214030B2 (ja) * 2009-07-10 2013-06-19 シャープ株式会社 表示装置
WO2013118219A1 (ja) * 2012-02-08 2013-08-15 パナソニック株式会社 Ｅｌ表示装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10978536B2 (en) 2018-12-07 2021-04-13 Samsung Display Co., Ltd. Organic light emitting diode display including an anode overlapping a voltage line
US11430849B2 (en) 2018-12-07 2022-08-30 Samsung Display Co., Ltd. Organic light emitting diode display

Also Published As

Publication number Publication date
US20150243220A1 (en) 2015-08-27
CN107078135A (zh) 2017-08-18
KR102404159B1 (ko) 2022-05-30
KR20150100516A (ko) 2015-09-02
KR20170101892A (ko) 2017-09-06
US9490276B2 (en) 2016-11-08
CN107078135B (zh) 2021-09-28

Similar Documents

Publication Publication Date Title
KR101773661B1 (ko) 디스플레이 백플레인 및 이의 제조 방법
KR101962860B1 (ko) 조절가능한 리프레시 레이트로 구동되는 선택적인 부분들을 포함하는 디스플레이 및 이를 구동하는 방법
KR101658716B1 (ko) 표시 장치
US9595546B2 (en) Display backplane and method of fabricating the same
EP3113226B1 (en) Display backplane and method for manufacturing same
KR102566551B1 (ko) 표시장치 및 그의 구동방법
US10679555B2 (en) Pixel circuit and method for driving the same, and display apparatus
US11455951B2 (en) Pixel circuit, driving method thereof and display device
CN107004682B (zh) 显示器背板以及包括该显示器背板的显示器
WO2016011719A1 (zh) 像素驱动电路、驱动方法、阵列基板及显示装置
US9576525B2 (en) AMOLED pixel unit, method for driving the same, and display device
WO2015188533A1 (zh) 像素驱动电路、驱动方法、阵列基板及显示装置
KR20160082722A (ko) 데이터 구동부, 표시장치 및 이의 구동방법
US20190355305A1 (en) Pixel circuit, driving method, display panel and display device
US20170148388A1 (en) Pixel driving circuit, array substrate and display apparatus
US10140922B2 (en) Pixel driving circuit and driving method thereof and display device
KR20200093113A (ko) 표시 장치 및 그 구동 방법
KR101549900B1 (ko) 유기 발광 디스플레이 화소 회로
US9916792B2 (en) Pixel driving circuit and driving method thereof and display apparatus
KR101391100B1 (ko) 유기발광 다이오드 구동 화소회로
WO2015130082A1 (ko) 디스플레이 백플레인 및 이의 제조 방법
US11637168B2 (en) Display device
CN113724654B (zh) 像素驱动电路及其驱动方法、显示装置
CN116386545A (zh) 像素驱动电路及其补偿方法、显示面板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant