TW202105671A - 微裝置匣結構 - Google Patents

微裝置匣結構 Download PDF

Info

Publication number
TW202105671A
TW202105671A TW109105676A TW109105676A TW202105671A TW 202105671 A TW202105671 A TW 202105671A TW 109105676 A TW109105676 A TW 109105676A TW 109105676 A TW109105676 A TW 109105676A TW 202105671 A TW202105671 A TW 202105671A
Authority
TW
Taiwan
Prior art keywords
micro
substrate
layer
buffer layer
micro device
Prior art date
Application number
TW109105676A
Other languages
English (en)
Inventor
格拉姆瑞札 查吉
伊莎諾拉 法西
布拉奈夫 賈維爾聶尼
巴哈瑞 塞德吉瑪奇
維索 瑪迪 艾拉亞希
Original Assignee
加拿大商弗瑞爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 加拿大商弗瑞爾公司 filed Critical 加拿大商弗瑞爾公司
Publication of TW202105671A publication Critical patent/TW202105671A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

本發明揭示將微裝置整合至系統基板中之結構及方法。

Description

微裝置匣結構
本發明係關於將微裝置整合至系統基板中。
本發明係關於一種將微裝置整合於背板上之方法，其包含：提供包含一或多個微裝置之微裝置基板；藉由連接微裝置上之襯墊及背板上之相應襯墊，將微裝置之選擇性集合自基板接合至背板；及藉由分離微裝置基板將所接合之微裝置選擇性集合保留在背板上。
本發明之另一實施例係關於一種將微裝置整合於背板上之方法，其包含：提供包含一或多個微裝置之微裝置基板；藉由連接微裝置上之襯墊及背板上之相應襯墊，將微裝置之選擇性集合自基板接合至背板；及藉由分離微裝置基板將所接合之微裝置選擇性集合保留在背板上。
本發明之另一實施例係關於一種將微裝置整合至系統基板之方法，其包含：將第一微裝置整合於系統基板之表面上；提供包含一或多個第二微裝置之匣基板；及將至少一個第二微裝置整合於系統基板之表面上，其中第二微裝置與第一微裝置之間的干擾區域藉由具有不同大小之第一微裝置及第二微裝置消除。
在本說明書中，術語「裝置」及「微裝置」可互換使用。然而，熟習此項技術者顯而易見，此處所描述之實施例與裝置大小無關。
本說明書之若干實施例係關於將微裝置整合至接收基板中。系統基板可包含微型發光二極體(LED)、有機LED、感測器、固態裝置、積體電路、微機電系統(MEMS)及/或其他電子組件。
接收基板可為(但不限於)印刷電路板(PCB)、薄膜電晶體背板、積體電路基板或諸如LED、顯示器之組件(例如驅動電路背板)之光學微裝置的一種情況。微裝置供體基板及接收基板之圖案化可與不同的轉移技術結合使用，包括但不限於藉由不同機構(例如，靜電轉移頭、彈性體轉移頭)或直接轉移機構(諸如雙功能襯墊及更多機制)進行取放。
在一個實施例中，微裝置陣列可在微裝置基板上顯影，其中微裝置可藉由蝕刻平面層顯影。
在另一實施例中，緩衝層沈積於微裝置陣列上或上方。緩衝層可在微裝置基板之表面上方延伸。
在一些實施例中，一或多個平坦化層可形成於微裝置基板上且藉由以下中之一者固化：溫度、光或其他源。
在一個實施例中，可提供中間基板。在一種情況下，接合層可形成於中間基板上或平坦化層上方。
在另一實施例中，微裝置基板可藉由雷射或化學剝離來移除。
在一個實施例中，在緩衝層中可存在開口，其允許微裝置連接至平坦化層。在一種情況下，電極可設置於平坦化層之頂部或底部上。
在另一實施例中，在移除微裝置基板之後，可進行額外製程。此等製程包含以下中之一者：移除額外共同層、薄化平坦化層及/或微裝置。
在一種情況下，可將一或多個襯墊添加至微裝置中。襯墊可為導電的或僅僅用於接合至系統基板。在一種情況下，緩衝層可將至少一個微裝置連接至測試墊。測試墊可用以偏置微裝置且測試其功能性。測試可在晶圓層級或中間(匣)層級下進行。在移除多餘的層之後，可在中間(匣)層級下接近襯墊。
在微裝置在頂側具有多於一個觸點之情況下，緩衝層可經圖案化以將微裝置中之至少一者的觸點連接至測試墊。
在另一實施例中，可提供背板。在一種情況下，背板可具有電晶體及供像素電路驅動微裝置的其他元件。在另一情況下，背板可為不具有組件之基板。
在一個實施例中，一或多個襯墊可設置於背板上用於接合。在一種情況下，背板上之襯墊或微裝置上之襯墊可產生拉出所選擇之微裝置之力。
在另一實施例中，在將微裝置轉移至背板之後，有可能偵測微裝置之位置(location/position)且調整其他層之圖案化以匹配轉移未對準。在一種情況下，可使用不同的方式以偵測微裝置(諸如攝影機、探針尖端等)之位置。在另一情況下，可使用轉移設置中之偏移來識別系統基板上之微裝置之位置中的未對準。在另一情況下，濾色器或色彩轉化亦可基於微裝置之位置而調整。在一種情況下，可在微裝置位置中誘發一些隨機偏移以減少光學假影。
在一個實施例中，可修改與微裝置相關之圖案(例如將微裝置耦合至信號的電極、功能可調諧層(例如，色彩轉化或濾色器)、鈍化/平坦化層中打開的通孔、背板層等)。
在一種情況下，電極之位置/形狀可基於微裝置之位置進行修改。在另一情況下，可存在各電極之一些延伸部分，其位置或長度可基於微裝置之位置進行修改。
下文詳細地描述根據所提供之本結構及方法之各種實施例。
參看圖1A，提供微裝置基板102。微裝置陣列104可顯影於微裝置基板102上。在一種情況下，微裝置可為微型發光裝置。在另一情況下，微裝置可為任何可通常以平面批次製造之微裝置，包括(但不限於) LED、OLED、感測器、固態裝置、積體電路、MEMS及/或其他電子組件。
在一種情況下，一或多個平面有源層可形成於基板上。平面有源層可包含第一底部導電層、功能層(例如發光)及第二頂部導電層。微裝置可藉由蝕刻平面有源層來顯影。在一種情況下，蝕刻可一直進行至微裝置基板。在另一情況下，蝕刻可在平面層上部分地進行且將一些保留在微裝置基板之表面上。在形成微裝置之前或在形成微裝置之後，其他層可經沈積且圖案化。
參看圖1B，緩衝層106可形成於微裝置基板102上。緩衝層106可在微裝置基板102之表面上方延伸。緩衝層可為導電的。緩衝層106可包括可經圖案化或用作共同電極之電極。緩衝層可經圖案化以產生通向微裝置104之開口。開口可提供通向微裝置104之通路以用於形成錨固件。
參看圖1C，平坦化層108可沈積於圍繞各微裝置104之微裝置基板102之頂部上，用於分離及/或保護。平坦化層可經固化。在一種情況下，平坦化層可經由溫度、光中之一者或藉由一些其他源固化。平坦化層可包含聚合物。在一種情況下，聚醯胺、SU8或BCB可用作聚合物。
參看圖1D，在一種情況下，接合層112可形成於平坦化層108上。接合層112可與平坦化層相同或不同。在另一情況下，接合層可形成於中間基板(匣) 110之頂部上。接合層可提供不同的力(諸如靜電、化學、物理、熱量等)中之一或多者。接合層112可與平坦化層108接觸，且在其與平坦化層接觸之後，其藉由壓力、溫度、光或其他源得到固化。
在一個實施例中，在接合層上方形成中間基板110之後，可移除微裝置基板102。微裝置基板可藉由雷射或化學剝離來移除。
在一種情況下，在緩衝層106中可存在開口，其允許微裝置104連接至平坦化層108。此連接可充當錨固件。在一種情況下，緩衝層可經蝕刻以形成至少部分圍繞各微裝置之殼體、基部或錨固件。在剝離之後，錨固件可將微裝置固定至基板。在另一情況下，緩衝層可將微裝置襯墊中之至少一者耦接至電極。電極可置放於平坦化層之頂部或底部上。
參看圖1E，可移除微裝置基板以實現可撓性系統或在系統面向基板之側面上執行後處理步驟。在移除基板之後，可進行額外製程。此等製程包含以下中之一者：移除額外共同層、薄化平坦化層及/或微裝置。在一種情況下，可將一或多個襯墊120添加至微裝置104中。在一種情況下，此等襯墊可為導電的。在另一情況下，此等襯墊可僅僅用於接合至系統基板。在一種情況下，緩衝層106可為導電的。
在一個實施例中，緩衝層106可將一或多個微裝置連接至測試墊。測試墊可用以偏置微裝置且測試其功能性。在一種情況下，測試可在晶圓/基板層級下進行。在另一情況下，測試可在中間(匣)層級下進行。在移除多餘的層之後，可在中間(匣)層級下接近襯墊。
在一種情況下，若微裝置在頂側具有多於一個觸點，則緩衝層可經圖案化以將微裝置中之至少一者的觸點連接至測試墊。
參看圖2，可提供背板230。在一種情況下，可用薄膜電晶體(TFT)製程製備背板。在另一情況下，背板可由用CMOS或其他製程製造之小晶片(chiplet)製成。
在一個實施例中，背板可具有電晶體及供像素電路驅動微裝置的其他元件。在另一實施例中，背板可為不具有元件之基板。一或多個襯墊222可形成於背板230上，用於將背板接合至微裝置陣列。在一種情況下，背板上之一或多個襯墊可為導電的。
在一個實施例中，緩衝層206可經移除或變形以釋放微裝置。背板上之襯墊222或微裝置上之襯墊220可產生拉出所選擇之微裝置240的力。在另一實施例中，緩衝層206或殼體可經回蝕、縮小或移除。殼體可自空LED點移除。
參看圖3A，在將微裝置轉移至背板之後，可偵測背板上之微裝置位置，且在轉移中存在未對準之情況下，可調整其他層之圖案化以匹配轉移未對準。包含步驟300-1之製程步驟將微裝置置放於系統基板上。在步驟300-2處，擷取系統基板上之微裝置位置。擷取微裝置位置可藉由攝影機、表面輪廓儀(光學、超音波、電學等)或其他方法進行。在步驟300-3處，可修改與微裝置相關之圖案。圖案可包括以下中之一者：將微裝置耦合至信號的電極、功能可調諧層(例如，色彩轉化或濾色器)、鈍化/平坦化層中打開的通孔、背板層等。在系統基板上可存在一些首先用於校準擷取微裝置位置所使用之工具的參考結構。或參考物可用於發現微裝置之相對位置。
在一個實施例中，可使用不同方式偵測微裝置位置。舉例而言，攝影機、探針尖端及表面輪廓儀(光學、超音波、電學等)或其他方法可用以偵測/擷取微裝置之位置(location/position)。在另一實施例中，轉移設置中之偏移可用以識別系統基板/背板上之微裝置位置中的未對準。
舉例而言，在一種情況下，可進行金屬化圖案化以避免短路或開路。在另一情況下，亦可基於微裝置之位置來調整濾色器或色彩轉化。此可減小置放微裝置所需之容差。一些隨機偏移可在微裝置位置中誘發以減少光學假影。
圖3B展示根據本發明之一個實施例的基於微裝置位置之電極的位置/形狀之修改。一或多個微裝置310、312或314可具有接觸襯墊306。在一種情況下，電極(302、304)之位置/形狀可基於微裝置(310、312、314)之位置進行修改。在另一情況下，電極之位置/形狀可基於通孔之位置進行修改。在另一情況下，平坦化/鈍化層中之通孔位置可根據微裝置位置進行修改。
圖3C展示根據本發明之一個實施例提供電極之延伸部分。在一種情況下，電極302之位置可經修改。此外，可存在各電極之一些延伸部分320，其位置或長度可基於微裝置(310、312或314)之位置進行修改。此可用於共同電極或個別電極。
圖4A展示根據本發明之另一實施例之系統基板及匣基板的橫截面圖。在本文中，系統基板402包含表面輪廓404，其與將整合第二微裝置之位置408相比具有高度差406。表面輪廓404可為整合於系統基板402之表面上之第一微裝置。存在具有複數個第二微裝置412之匣基板410(或載體基板)。第二微裝置412可具有高度414及寬度416。匣基板410上之第二微裝置412由具有高度420之殼體418部分或完全圍繞。存在至少一個比匣基板410上之第二微裝置412中之兩者之間的表面輪廓404之寬度更寬的間距422。
在一種情況下，第二微裝置412之寬度寬於第一微裝置404之寬度。因此，當第二微裝置自匣基板410移除以產生間距時，間距422寬於第一微裝置404。寬度差可大於第一裝置之寬度及轉移微裝置中之未對準。因此，當第二微裝置412自匣基板410整合至系統基板402中時，第一微裝置404之間不存在干擾，其已經在具有殼體之接收基板或匣基板中之第二微裝置中。
在另一實施例中，第二微裝置之高度414高於第一微裝置。高度差可大於第一微裝置404之高度406與殼體418之高度420的總和減去第一微裝置及第二微裝置之階段408、408-2之間的高度差。
參看圖5A，提供微裝置基板502。微裝置陣列504可在微裝置基板502上顯影。在一種情況下，微裝置可為微型發光裝置。在另一情況下，微裝置可為任何可通常以平面批次製造之微裝置，包括(但不限於) LED、OLED、感測器、固態裝置、積體電路、MEMS及/或其他電子組件。
在一種情況下，一或多個平面有源層可形成於基板上。平面有源層可包含第一底部導電層、功能層(例如發光)及第二頂部導電層。微裝置可藉由蝕刻平面有源層來顯影。在一種情況下，蝕刻可一直進行至微裝置基板。在另一情況下，蝕刻可在平面層上部分地進行且將一些保留在微裝置基板之表面上。在形成微裝置之前或在形成微裝置之後，其他層可經沈積且圖案化。
參看圖5B，緩衝層506可形成於微裝置基板502上。緩衝層506-A可在微裝置基板502之表面上方延伸。緩衝層可為導電的。緩衝層506-A可包括可經圖案化或用作共同電極之電極。緩衝層可經圖案化以產生通向微裝置504之開口。開口可提供通向微裝置504之通路以用於形成錨固件。在此情況下，保護層506-B沈積於緩衝層之頂部上。緩衝層506-A與微裝置層之間可存在另一鈍化層。保護層506-B可經圖案化以產生更多錨固件。
參看圖5C，平坦化層508可沈積於圍繞各微裝置504之微裝置基板502之頂部上，用於分離及/或保護。平坦化層可經固化。在一種情況下，平坦化層可經由溫度、光中之一者或藉由一些其他源固化。平坦化層可包含聚合物。在一種情況下，聚醯胺、SU8或BCB可用作聚合物。
參看圖5D，在一種情況下，接合層512可形成於平坦化層508上。接合層512可與平坦化層相同或不同。在另一情況下，接合層可形成於中間基板(匣)510之頂部上。接合層可提供不同的力(諸如靜電、化學、物理、熱量等)中之一或多者。接合層512可與平坦化層508接觸，且在其與平坦化層接觸之後，其藉由壓力、溫度、光或其他源得到固化。
在一個實施例中，在接合層上方形成中間基板510之後，可移除微裝置基板502。微裝置基板可藉由雷射或化學剝離來移除。
在一種情況下，在緩衝層506-A中可存在開口，其允許微裝置504連接至平坦化層508或連接至保護層506-B。此連接可充當錨固件。在一種情況下，緩衝層可經蝕刻以形成至少部分圍繞各微裝置之殼體、基部或錨固件。在剝離之後，錨固件可將微裝置固定至基板。在另一情況下，緩衝層可將微裝置襯墊中之至少一者耦接至電極。電極可置放於平坦化層之頂部或底部上。
參看圖5E，可移除微裝置基板以實現可撓性系統或在系統面向基板之側面執行後處理步驟。在移除基板之後，可進行額外製程。此等製程包含以下中之一者：移除額外共同層、薄化平坦化層及/或微裝置。在一種情況下，可將一或多個襯墊520添加至微裝置504中。在一種情況下，此等襯墊可為導電的。在另一情況下，此等襯墊可僅僅用於接合至系統基板。在一種情況下，緩衝層506-A可為導電的。
在一個實施例中，緩衝層506-A或保護層506-B可將一或多個微裝置連接至測試墊。測試墊可用以偏置微裝置且測試其功能性。在一種情況下，測試可在晶圓/基板層級下進行。在另一情況下，測試可在中間(匣)層級下進行。在移除多餘的層之後，可在中間(匣)層級下接近襯墊。
在一種情況下，若微裝置在頂側具有多於一個觸點，則緩衝層可經圖案化以將微裝置中之至少一者的觸點連接至測試墊。
參看圖5F，可提供背板530。在一種情況下，可用薄膜電晶體(TFT)製程製備背板。在另一情況下，背板可由用CMOS或其他製程製造之小晶片製成。
在一個實施例中，背板可具有電晶體及供像素電路驅動微裝置的其他元件。在另一實施例中，背板可為不具有元件之基板。一或多個襯墊522可形成於背板530上，用於將背板接合至微裝置陣列。在一種情況下，背板上之一或多個襯墊可為導電的。
在一個實施例中，緩衝層506-A可經移除或變形以釋放微裝置。背板上之襯墊522或微裝置上之襯墊520可產生拉出所選擇之微裝置540的力。在另一實施例中，緩衝層506-A或殼體可經回蝕、縮小或移除。殼體可自空LED點移除。
根據一個實施例，可提供一種將微裝置整合於背板上之方法，其包含：提供包含一或多個微裝置之微裝置基板；藉由連接微裝置上之襯墊及背板上之相應襯墊，將微裝置之選擇性集合自基板接合至背板；藉由分離微裝置基板將所接合之微裝置選擇性集合保留於背板上。
根據另一實施例，方法可進一步包含：在基板上方延伸的一或多個微裝置上或上方形成緩衝層；在緩衝層上形成平坦化層；在平坦化層與中間基板之間沈積接合層；在與平坦化層接觸之後固化接合層；藉由以下中之一者移除微裝置基板：雷射或化學剝離。
根據一些實施例，接合層藉由壓力、溫度或光中之一者固化。
根據另一個實施例，方法可進一步包含在移除微裝置基板之後經由緩衝層在微裝置上形成襯墊，在背板上提供相應襯墊，其中微裝置上之襯墊及背板上之相應襯墊為導電的。
根據又一實施例，將微裝置之選擇性集合自基板接合至背板包含以下步驟：使微裝置及背板對準且接觸；移除緩衝層以釋放微裝置；產生拉出所選擇之微裝置集合的力；及將所選擇之微裝置集合接合至背板。
根據一些實施例，平坦化層可包含聚合物，其中聚合物為聚醯胺、SU8或BCB。
根據其他實施例，方法可進一步包含在緩衝層中提供開口以允許微裝置連接至平坦化層。緩衝層為導電的，其中緩衝層將至少一個微裝置連接至測試墊。
根據其他實施例，方法可進一步包含在平坦化層之頂部或底部上提供電極；經由緩衝層將至少一個微裝置耦接至電極；擷取背板上之微裝置位置；延伸電極之位置以擷取背板上之微裝置位置，其中藉由以下中之一者擷取微裝置之位置：攝影機、探針尖端或表面輪廓儀。
當已說明且描述本發明之特定實施例及應用時，應理解本發明不限於本文所揭示之精確構造及組合物，且在不脫離如隨附申請專利範圍中所定義之本發明之精神及範疇的情況下，不同的修改、變化及變體可自前述描述顯而易見。
102:微裝置基板 104:微裝置陣列 106:緩衝層 108:平坦化層 110:中間基板 112:接合層 120:襯墊 206:緩衝層 220:襯墊 222:襯墊 230:背板 240:微裝置 300-1:步驟 300-2:步驟 300-3:步驟 302:電極 304:電極 310:微裝置 312:微裝置 314:微裝置 320:延伸部分 402:系統基板 404:表面輪廓/第一微裝置 406:高度差 408:位置/階段 408-2:階段 410:匣基板 412:第二微裝置 414:高度 416:寬度 418:殼體 420:高度 422:間距 502:微裝置基板 504:微裝置陣列 506:緩衝層 506-A:緩衝層 506-B:保護層 508:平坦化層 510:中間基板 512:接合層 520:襯墊 522:襯墊 530:背板
在閱讀以下實施方式之後且在參考圖式之後，本發明之前述及其他優勢將變得顯而易見。
圖1A展示根據本發明之一個實施例的微裝置基板上之微裝置陣列的橫截面圖。
圖1B展示根據本發明之一個實施例的具有緩衝層之微裝置陣列的橫截面圖。
圖1C展示根據本發明之一個實施例的微裝置陣列之橫截面圖。
圖1D展示根據本發明之一個實施例的接合至中間基板之微裝置陣列的橫截面圖。
圖1E展示根據本發明之一個實施例的具有襯墊之微裝置陣列的橫截面圖。
圖2展示根據本發明之一個實施例的接合至中間基板及背板之微裝置陣列的橫截面圖。
圖3A展示根據本發明之一個實施例的擷取微裝置之位置的製程步驟。
圖3B展示根據本發明之一個實施例的基於微裝置之位置的電極之位置/形狀之修改。
圖3C展示根據本發明之一個實施例提供電極之延伸部分。
圖4A展示根據本發明之另一實施例之系統基板及匣基板的橫截面圖。
圖5A展示基板上之微裝置陣列。
圖5B展示具有緩衝層的基板上之微裝置陣列。
圖5C展示具有緩衝層及平坦化層的基板上之微裝置陣列。
圖5D展示具有緩衝區及平坦化層以及接合層及中間基板的基板上之微裝置陣列。
圖5E展示在移除基板之情況下的微裝置陣列。
圖5F展示微裝置之選擇性釋放。
儘管本發明易受各種修改及替代形式之影響，但已藉助於圖式中之實例展示特定實施例或實施方式，且將在本文中詳細描述。然而，應理解本發明並不意欲限制於所揭示之特定形式。相反地，本發明係為了涵蓋屬於如由隨附申請專利範圍所定義之本發明之精神及範疇內的所有修改、等效物及替代方案。
108:平坦化層
110:中間基板
112:接合層
206:緩衝層
220:襯墊
222:襯墊
230:背板
240:微裝置

Claims (48)

  1. 一種自系統基板上之微裝置整合陣列釋放微裝置之方法，該方法包含： 其中自該整合陣列移除緩衝層以自該陣列釋放微裝置。
  2. 如請求項1之方法，其中背板或微裝置上之測試墊產生拉出微裝置之力。
  3. 如請求項2之方法，其中該背板由TFT製成。
  4. 如請求項1之方法，其中該緩衝層將一或多個微裝置連接至測試墊以偏置且測試微裝置之功能性。
  5. 如請求項4之方法，其中對於在頂側具有多於一個觸點之微裝置，該緩衝層經圖案化以將至少一個微裝置之該等觸點連接至測試墊。
  6. 如請求項4之方法，其中該測試係在基板或匣層級處進行。
  7. 如請求項1之方法，其中該系統基板上之該微裝置整合陣列包含該基板上之平面有源層，該等平面有源層包含第一底部導電層、功能層及第二頂部導電層。
  8. 如請求項7之方法，其中該等微裝置係藉由利用在形成該等微裝置之前或之後沈積之其他層蝕刻該等平面有源層來顯影。
  9. 如請求項7之方法，其中該緩衝層係形成於該系統基板上，其可在該系統基板之表面上方延伸。
  10. 如請求項9之方法，其中該緩衝層為導電的。
  11. 如請求項9之方法，其中該緩衝層包括可圖案化或共同的電極。
  12. 如請求項9之方法，其中該緩衝層經圖案化，從而產生通向該微裝置之開口，其中該開口提供用於形成錨固件之通路且保護層沈積於該緩衝層之頂部上，使得該保護層可經圖案化以產生更多錨固件。
  13. 如請求項9之方法，其中平坦化層沈積於該系統基板之頂部上，使得該平坦化層可經固化。
  14. 如請求項13之方法，其中該平坦化層包含聚合物。
  15. 如請求項13之方法，其中接合層形成於該平坦化層上或該匣上。
  16. 如請求項15之方法，其中該接合層提供一或多種不同的力且在其與該平坦化層接觸之後，其經固化。
  17. 如請求項15之方法，在中間基板形成於該接合層上方之後，該系統基板藉由雷射或化學剝離來移除。
  18. 如請求項15之方法，其中該緩衝層中之開口將該等微裝置連接至該平坦化層或保護層，使得該連接可起如錨固件之作用，且該錨固件在該化學剝離之後固定該等微裝置。
  19. 如請求項13之方法，其中該緩衝層經蝕刻以形成至少部分圍繞該等微裝置之殼體、基部或錨固件。
  20. 如請求項19之方法，其中所釋放微裝置之該殼體經回蝕、縮小或移除。
  21. 如請求項19之方法，其中該系統基板經移除，使得能夠在該基板側面上進行可撓性系統處理，其中該處理可包括移除額外的共同層，薄化該平坦化層及/或該微裝置。
  22. 如請求項21之方法，其中將一或多個測試墊添加至該等微裝置中，使得該等測試墊可為導電的。
  23. 如請求項21之方法，其中該等測試墊僅接合至該系統基板。
  24. 一種將微裝置整合於背板上之方法，其包含： 提供包含一或多個微裝置之微裝置基板；藉由連接該等微裝置上之襯墊及該背板上之相應襯墊，將該等微裝置的選擇性集合自該基板接合至該背板；以及 藉由分離該微裝置基板將所接合之微裝置選擇性集合保留在該背板上。
  25. 如請求項24之方法，其進一步包含： 在該基板上方延伸之該一或多個微裝置上或上方形成緩衝層； 在該緩衝層上形成平坦化層；以及 在該平坦化層與中間基板之間沈積接合層。
  26. 如請求項24之方法，其進一步包含在與該平坦化層接觸之後固化該接合層。
  27. 如請求項26之方法，其中該接合層藉由壓力、溫度或光中之一者來固化。
  28. 如請求項24之方法，其進一步包含藉由以下中之一者移除該微裝置基板：雷射或化學剝離。
  29. 如請求項24之方法，其進一步包含在移除該微裝置基板之後，經由該緩衝層在該等微裝置上形成該等襯墊。
  30. 如請求項24之方法，其進一步包含在該背板上提供該等相應襯墊。
  31. 如請求項24之方法，其中該等微裝置上之襯墊及該背板上之相應襯墊為導電的。
  32. 如請求項24之方法，其中將該等微裝置之該選擇性集合自該基板接合至該背板包含以下步驟： 使該等微裝置與該背板對準且接觸；移除該緩衝層以釋放該等微裝置；以及 產生拉出所選擇之微裝置集合的力；以及將所選擇之微裝置集合接合至該背板。
  33. 如請求項24之方法，其中該平坦化層包含聚合物。
  34. 如請求項33之方法，其中該聚合物為聚醯胺、SU8或BCB。
  35. 如請求項24之方法，其進一步包含在該緩衝層中提供開口以允許該等微裝置連接至該平坦化層。
  36. 如請求項24之方法，其中該緩衝層為導電的。
  37. 如請求項24之方法，其中該緩衝層將至少一個微裝置連接至測試墊。
  38. 如請求項24之方法，其進一步包含在該平坦化層之頂部或底部上提供電極。
  39. 如請求項24之方法，其進一步包含經由該緩衝層將至少一個微裝置耦接至該電極。
  40. 如請求項24之方法，其進一步包含擷取該背板上之微裝置之位置。
  41. 如請求項24之方法，其進一步包含延伸該電極之位置以擷取該背板上之微裝置之位置。
  42. 如請求項24之方法，其中該微裝置之位置係藉由以下中之一者擷取：攝影機、探針尖端或表面輪廓儀。
  43. 一種將微裝置整合至系統基板之方法，其包含： 將第一微裝置整合於該系統基板之表面上； 提供包含一或多個第二微裝置之匣基板；以及 將該至少一個第二微裝置整合於該系統基板之該表面上，其中該等第二微裝置與第一微裝置之間的干擾區域藉由具有不同大小的該等第一微裝置及該等第二微裝置消除。
  44. 如請求項43之方法，其中該第二微裝置高於該第一微裝置。
  45. 如請求項43之方法，其中該第二微裝置寬於該第一微裝置。
  46. 如請求項43之方法，其中該第一微裝置及該一或多個第二微裝置由殼體壁圍繞。
  47. 如請求項44之方法，其中該第二微裝置之高度大於該第一微裝置及該殼體壁之高度。
  48. 如請求項45之方法，其中該第二微裝置之寬度大於該第一微裝置之寬度及轉移未對準的總和。
TW109105676A 2019-02-22 2020-02-21 微裝置匣結構 TW202105671A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201962809161P 2019-02-22 2019-02-22
US62/809,161 2019-02-22
US201962894409P 2019-08-30 2019-08-30
US62/894,409 2019-08-30
US201962931023P 2019-11-05 2019-11-05
US62/931,023 2019-11-05

Publications (1)

Publication Number Publication Date
TW202105671A true TW202105671A (zh) 2021-02-01

Family

ID=72144309

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109105676A TW202105671A (zh) 2019-02-22 2020-02-21 微裝置匣結構

Country Status (6)

Country Link
US (1) US20220149231A1 (zh)
KR (1) KR20210129159A (zh)
CN (1) CN113454777A (zh)
DE (1) DE112020000904T5 (zh)
TW (1) TW202105671A (zh)
WO (1) WO2020170219A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11777059B2 (en) 2019-11-20 2023-10-03 Lumileds Llc Pixelated light-emitting diode for self-aligned photoresist patterning
WO2023238069A1 (en) * 2022-06-07 2023-12-14 Vuereal Inc. Alignment mark in busy pixel layouts

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917197A (en) * 1997-05-21 1999-06-29 Siemens Aktiengesellschaft Integrated multi-layer test pads
US20070070311A1 (en) * 2005-09-23 2007-03-29 Asml Netherlands B.V. Contacts to microdevices
DE112011101135B4 (de) * 2010-03-29 2021-02-11 X-Celeprint Limited Elektrisch verbundene Felder von aktiven Bauteilen in Überführungsdrucktechnik
US8518204B2 (en) * 2011-11-18 2013-08-27 LuxVue Technology Corporation Method of fabricating and transferring a micro device and an array of micro devices utilizing an intermediate electrically conductive bonding layer
US9490276B2 (en) * 2014-02-25 2016-11-08 Lg Display Co., Ltd. Display backplane and method of fabricating the same
TWI656620B (zh) * 2014-06-18 2019-04-11 愛爾蘭商艾克斯瑟樂普林特有限公司 微組裝發光二極體顯示器及照明元件
US10242892B2 (en) * 2014-10-17 2019-03-26 Intel Corporation Micro pick and bond assembly
US10134803B2 (en) * 2015-01-23 2018-11-20 Vuereal Inc. Micro device integration into system substrate

Also Published As

Publication number Publication date
DE112020000904T5 (de) 2021-11-04
KR20210129159A (ko) 2021-10-27
CN113454777A (zh) 2021-09-28
US20220149231A1 (en) 2022-05-12
WO2020170219A1 (en) 2020-08-27

Similar Documents

Publication Publication Date Title
KR102524686B1 (ko) 반도체 장치, 및, 반도체 장치의 제조 방법
US10396137B2 (en) Testing transfer-print micro-devices on wafer
US11670602B2 (en) Secure integrated-circuit systems
US7829366B2 (en) Microelectromechanical systems component and method of making same
TW202105671A (zh) 微裝置匣結構
US7982290B2 (en) Contact spring application to semiconductor devices
US20120252156A1 (en) Solid-state imaging device having penetration electrode formed in semiconductor substrate
TWI614881B (zh) 感光模組及其製造方法
TWI593121B (zh) 感測器裝置及其形成方法
TWI646873B (zh) 電子裝置與其製造方法
KR102125914B1 (ko) 패터닝된 점착방지층에 의한 점착 방지 방법
CN102201458A (zh) 晶片封装体
WO2020003796A1 (ja) 固体撮像装置、電子機器、および固体撮像装置の製造方法
US20230230869A1 (en) Hybrid release layer for microdevice cartridge
US20150228540A1 (en) Semiconductor device producing method
US20220416116A1 (en) Cartridge inspection anchors
CN117941057A (zh) 微装置匣结构
TW202330387A (zh) 微裝置匣結構
WO2022027139A1 (en) Microdevice block transfer
US20230336150A1 (en) Suspended components and functional frames
KR102513360B1 (ko) 범프 구조물, 범프 구조물을 포함하는 구동 칩 및 범프 구조물의 제조 방법
CN117716487A (zh) 微装置的选择性释放
CN116802792A (zh) 卡匣干扰
WO2024073861A1 (en) Chiplet cartridge
KR101329811B1 (ko) 프로브 카드용 전기접촉소자 제조 방법