CN113454777A - 微装置匣结构 - Google Patents

微装置匣结构 Download PDF

Info

Publication number
CN113454777A
CN113454777A CN202080015087.3A CN202080015087A CN113454777A CN 113454777 A CN113454777 A CN 113454777A CN 202080015087 A CN202080015087 A CN 202080015087A CN 113454777 A CN113454777 A CN 113454777A
Authority
CN
China
Prior art keywords
micro
micro device
substrate
layer
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080015087.3A
Other languages
English (en)
Inventor
戈尔拉玛瑞扎·恰吉
埃桑诺拉·法蒂
普拉纳夫·加维尔内尼
巴哈雷·萨德吉马基
维萨尔·迈赫迪·阿拉亚什
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vuereal Inc
Original Assignee
Vuereal Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vuereal Inc filed Critical Vuereal Inc
Publication of CN113454777A publication Critical patent/CN113454777A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

本发明公开将微装置集成到系统衬底中的结构及方法。

Description

微装置匣结构
相关申请的交叉引用
本申请要求2019年11月5日提交的美国临时专利申请第62/931,023号、2019年8月30日提交的美国临时专利申请第62/894,409号及2019年2月22日提交的美国临时专利申请第62/809,161号的优先权及权益。这些申请中的每一者的全文以引用的方式并入本文中。
技术领域
本公开涉及将微装置集成到系统衬底中。
发明内容
本发明涉及一种将微装置集成于背板上的方法，其包括：提供包括一或多个微装置的微装置衬底；通过连接微装置上的衬垫及背板上的相应衬垫，将微装置的选择性集合从衬底接合到背板；及通过分离微装置衬底将所接合的微装置选择性集合保留在背板上。
本发明的另一实施例涉及一种将微装置集成于背板上的方法，其包括：提供包括一或多个微装置的微装置衬底；通过连接微装置上的衬垫及背板上的相应衬垫，将微装置的选择性集合从衬底接合到背板；及通过分离微装置衬底将所接合的微装置选择性集合保留在背板上。
本发明的另一实施例涉及一种将微装置集成到系统衬底的方法，其包括：将第一微装置集成于系统衬底的表面上；提供包括一或多个第二微装置的匣衬底；及将至少一个第二微装置集成于系统衬底的表面上，其中第二微装置与第一微装置之间的干扰区域通过具有不同大小的第一微装置及第二微装置消除。
附图说明
在阅读以下实施方式之后且在参考图式之后，本发明的前述及其它优势将变得显而易见。
图1A展示根据本发明的一个实施例的微装置衬底上的微装置阵列的横截面图。
图1B展示根据本发明的一个实施例的具有缓冲层的微装置阵列的横截面图。
图1C展示根据本发明的一个实施例的微装置阵列的横截面图。
图1D展示根据本发明的一个实施例的接合到中间衬底的微装置阵列的横截面图。
图1E展示根据本发明的一个实施例的具有衬垫的微装置阵列的横截面图。
图2展示根据本发明的一个实施例的接合到中间衬底及背板的微装置阵列的横截面图。
图3A展示根据本发明的一个实施例的检索微装置的位置的工艺步骤。
图3B展示根据本发明的一个实施例的基于微装置的位置的电极的位置/形状的修改。
图3C展示根据本发明的一个实施例提供电极的延伸部分。
图4A展示根据本发明的另一实施例的系统衬底及匣衬底的横截面图。
图5A展示衬底上的微装置阵列。
图5B展示具有缓冲层的衬底上的微装置阵列。
图5C展示具有缓冲层及平坦化层的衬底上的微装置阵列。
图5D展示具有缓冲区及平坦化层以及接合层及中间衬底的衬底上的微装置阵列。
图5E展示去除衬底的微装置阵列。
图5F展示微装置的选择性释放。
尽管本公开易受各种修改及替代形式的影响，但已借助于图式中的实例展示特定实施例或实施方式，且将在本文中详细描述。然而，应理解本公开并不打算限制于所公开的特定形式。相反地，本发明是为了涵盖属于如由随附权利要求书所定义的本发明的精神及范围内的所有修改、等效物及替代方案。
具体实施方式
在本说明书中，术语“装置”及“微装置”可互换使用。然而，熟习所属领域者显而易见，此处所描述的实施例与装置大小无关。
本说明书的若干实施例涉及将微装置集成到接收衬底中。系统衬底可包括微型发光二极管(LED)、有机LED、传感器、固态装置、集成电路、微机电系统(MEMS)及/或其它电子组件。
接收衬底可为(但不限于)印刷电路板(PCB)、薄膜晶体管背板、集成电路衬底或例如LED、显示器组件(例如驱动电路背板)的光学微装置的一种情况。微装置供体衬底及接收衬底的图案化可与不同的转移技术结合使用，包含(但不限于)用不同机构(例如，静电转移头、弹性体转移头)或直接转移机构(例如双功能衬垫及更多机构)进行取放。
在一个实施例中，微装置阵列可在微装置衬底上显影，其中微装置可通过蚀刻平面层来显影。
在另一实施例中，缓冲层沉积于微装置阵列上或上方。缓冲层可在微装置衬底的表面上方延伸。
在一些实施例中，一或多个平坦化层可形成于微装置衬底上且通过以下中的一者固化：温度、光或其它来源。
在一个实施例中，可提供中间衬底。在一种情况下，接合层可形成于中间衬底上或平坦化层上方。
在另一实施例中，微装置衬底可通过激光或化学剥离来去除。
在一个实施例中，在缓冲层中可存在开口，其允许微装置连接到平坦化层。在一种情况下，电极可设置于平坦化层的顶部或底部上。
在另一实施例中，在去除微装置衬底之后，可进行额外工艺。这些工艺包括以下中的一者：去除额外共同层、薄化平坦化层及或微装置。
在一种情况下，可将一或多个衬垫添加到微装置中。衬垫可导电或仅仅用于接合到系统衬底。在一种情况下，缓冲层可将至少一个微装置连接到测试垫。测试垫可用以偏置微装置且测试其功能性。测试可在晶片层级或中间(匣)层级下进行。在去除多余层之后，可在中间(匣)层级下接近衬垫。
在微装置在顶侧具有多于一个触点的情况下，缓冲层可图案化以将至少一个微装置的触点连接到测试垫。
在另一实施例中，可提供背板。在一种情况下，背板可具有晶体管及供像素电路驱动微装置的其它元件。在另一种情况下，背板可为不具有组件的衬底。
在一个实施例中，一或多个衬垫可设置于背板上用于接合。在一种情况下，背板上的衬垫或微装置上的衬垫可产生拉出所选择的微装置的力。
在另一实施例中，在将微装置转移到背板之后，有可能检测微装置的位置(location/position)且调整其它层的图案化以匹配转移错位。在一种情况下，可使用不同的方式以检测微装置(例如摄像机、探针尖端等)的位置。在另一种情况下，可使用转移设置的偏移来识别微装置于系统衬底上的位置错位。在另一种情况下，滤色器或色彩转换也可基于微装置的位置而调整。在一种情况下，可在微装置位置中诱发一些随机偏移以减少光学伪影。
在一个实施例中，可修改与微装置相关的图案(例如将微装置耦合到信号的电极、功能可调谐层(例如，色彩转换或滤色器)、钝化/平坦化层中打开的通孔、背板层等)。
在一种情况下，电极的位置/形状可基于微装置的位置进行修改。在另一种情况下，可存在各电极的一些延伸部分，其位置或长度可基于微装置的位置进行修改。
下文详细地描述根据所提供的本发明结构及方法的各种实施例。
参看图1A，提供微装置衬底102。微装置阵列104可显影于微装置衬底102上。在一种情况下，微装置可为微型发光装置。在另一种情况下，微装置可为任何可通常以平面批料制造的微装置，包含(但不限于)LED、OLED、传感器、固态装置、集成电路、MEMS及/或其它电子组件。
在一种情况下，一或多个平面有源层可形成于衬底上。平面有源层可包括第一底部导电层、功能层(例如发光)及第二顶部导电层。微装置可通过蚀刻平面有源层来显影。在一种情况下，蚀刻可一直进行到微装置衬底。在另一种情况下，蚀刻可在平面层上部分地进行且在微装置衬底的表面上保留一些蚀刻。在形成微装置之前或在形成微装置之后，可沉积其它层且图案化。
参看图1B，缓冲层106可形成于微装置衬底102上。缓冲层106可在微装置衬底102的表面上方延伸。缓冲层可导电。缓冲层106可包含可经图案化或用作共同电极的电极。缓冲层可经图案化以产生通向微装置104的开口。开口可提供通向微装置104的通路以用于形成锚固件。
参看图1C，平坦化层108可沉积于包围各微装置104的微装置衬底102的顶部上以用于分离及/或保护。平坦化层可固化。在一种情况下，平坦化层可经由温度、光中的一者或通过一些其它来源固化。平坦化层可包括聚合物。在一种情况下，聚酰胺、SU8或BCB可用作聚合物。
参看图1D，在一种情况下，接合层112可形成于平坦化层108上。接合层112可与平坦化层相同或不同。在另一种情况下，接合层可形成于中间衬底(匣)110的顶部上。接合层可提供一或多种不同力，例如静电、化学、物理、热量等。接合层112可与平坦化层108接触，且在其与平坦化层接触之后，其通过压力、温度、光或其它来源得到固化。
在一个实施例中，在接合层上方形成中间衬底110之后，可去除微装置衬底102。微装置衬底可通过激光或化学剥离来去除。
在一种情况下，在缓冲层106中可存在开口，其允许微装置104连接到平坦化层108。此连接可充当锚固件。在一种情况下，缓冲层可经蚀刻以形成至少部分地包围各微装置的壳体、基部或锚固件。在剥离之后，锚固件可将微装置固定到衬底。在另一种情况下，缓冲层可将微装置衬垫中的至少一者耦合到电极。电极可放置于平坦化层的顶部或底部上。
参看图1E，可去除微装置衬底以实现灵活系统或在系统面向衬底的侧面上执行后处理步骤。在去除衬底之后，可进行额外工艺。这些工艺包括以下中的一者：去除额外共同层、薄化平坦化层及/或微装置。在一种情况下，可将一或多个衬垫120添加到微装置104中。在一种情况下，这些衬垫可导电。在另一种情况下，这些衬垫可仅仅用于接合到系统衬底。在一种情况下，缓冲层106可导电。
在一个实施例中，缓冲层106可将一或多个微装置连接到测试垫。测试垫可用以偏置微装置且测试其功能性。在一种情况下，测试可在晶片/衬底层级下进行。在另一种情况下，测试可在中间(匣)层级下进行。在去除多余层之后，可在中间(匣)层级下接近衬垫。
在一种情况下，如果微装置在顶侧具有多于一个触点，那么缓冲层可经图案化以将至少一个微装置的触点连接到测试垫。
参看图2，可提供背板230。在一种情况下，可用薄膜晶体管(TFT)工艺制备背板。在另一种情况下，背板可由用CMOS或其它工艺制造的小芯片(chiplet)制成。
在一个实施例中，背板可具有晶体管及供像素电路驱动微装置的其它元件。在另一实施例中，背板可为不具有元件的衬底。一或多个衬垫222可形成于背板230上，以用于将背板接合到微装置阵列。在一种情况下，背板上的一或多个衬垫可导电。
在一个实施例中，缓冲层206可经去除或变形以释放微装置。背板上的衬垫222或微装置上的衬垫220可产生拉出所选择的微装置240的力。在另一实施例中，缓冲层206或壳体可经回蚀、缩小或去除。壳体可从空LED点去除。
参看图3A，在将微装置转移到背板之后，可检测背板上的微装置位置，且在转移中存在错位的情况下，可调整其它层的图案化以匹配转移错位。包括步骤300-1的工艺步骤将微装置放置于系统衬底上。在步骤300-2处，检索微装置于系统衬底上的位置。检索微装置位置可通过摄像机、表面轮廓仪(光学、超声波、电学等)或其它方法进行。在步骤300-3处，可修改与微装置相关的图案。图案可包含以下中的一者：将微装置耦合到信号的电极、功能可调谐层(例如，色彩转换或滤色器)、钝化/平坦化层中打开的通孔、背板层等。在系统衬底上可存在一些首先用于校准检索微装置位置所使用的工具的参考结构。或参考物可用于发现微装置的相对位置。
在一个实施例中，可使用不同方式检测微装置位置。举例来说，摄像机、探针尖端及表面轮廓仪(光学、超声波、电学等)或其它方法可用以检测/检索微装置的位置。在另一实施例中，转移设置中的偏移可用以识别微装置于系统衬底/背板上的位置错位。
举例来说，在一种情况下，可进行金属化图案化以避免短路或开路。在另一种情况下，也可基于微装置的位置来调整滤色器或色彩转换。这可减小放置微装置所需的容差。也可在微装置位置中诱发一些随机偏移以减少光学伪影。
图3B展示根据本发明的一个实施例的基于微装置位置的电极的位置/形状的修改。一或多个微装置310、312或314可具备接触衬垫310。在一种情况下，电极(302、304)的位置/形状可基于微装置(310、212、314)的位置进行修改。在另一种情况下，电极的位置/形状可基于通孔的位置进行修改。在另一种情况下，平坦化/钝化层中的通孔位置可根据微装置位置进行修改。
图3C展示根据本发明的一个实施例提供电极的延伸部分。在一种情况下，电极302的位置可经修改。此外，可存在各电极的一些延伸部分320，其位置或长度可基于微装置(310、312或314)的位置进行修改。其可用于共同电极或个别电极。
图4A展示根据本发明的另一实施例的系统衬底及匣衬底的横截面图。在本文中，系统衬底402包括表面轮廓404，其与将集成第二微装置的位置408相比具有高度差406。表面轮廓404可为集成于系统衬底402的表面上的第一微装置。存在具有多个第二微装置412的匣衬底410(或载体衬底)。第二微装置412可具有高度414及宽度416。匣衬底410上的第二微装置412由具有高度420的壳体418部分或完全包围。存在至少一个比匣衬底410上的两个第二微装置412之间的表面轮廓404的宽度更宽的间距422。
在一种情况下，第二微装置412的宽度宽于第一微装置404的宽度。因此，当第二微装置从匣衬底410去除以产生间距时，间距422宽于第一微装置404。宽度差可大于第一装置的宽度及转移微装置中的错位。因此，当第二微装置412从匣衬底410集成到系统衬底402中时，第一微装置404之间不存在干扰，其已经在具有壳体的接收衬底或匣衬底中的第二微装置中。
在另一实施例中，第二微装置的高度414高于第一微装置。高度差可大于第一微装置404的高度406与壳体418的高度420的总和减去第一微装置及第二微装置的搭架(staging)408、408-2之间的高度差。
参看图5A，提供微装置衬底502。微装置阵列504可在微装置衬底502上显影。在一种情况下，微装置可为微型发光装置。在另一种情况下，微装置可为任何可通常以平面批料制造的微装置，包含(但不限于)LED、OLED、传感器、固态装置、集成电路、MEMS及/或其它电子组件。
在一种情况下，一或多个平面有源层可形成于衬底上。平面有源层可包括第一底部导电层、功能层(例如发光)及第二顶部导电层。微装置可通过蚀刻平面有源层来显影。在一种情况下，蚀刻可一直进行到微装置衬底。在另一种情况下，蚀刻可在平面层上部分地进行且在微装置衬底的表面上保留一些蚀刻。在形成微装置之前或在形成微装置之后，可沉积其它层且图案化。
参看图5B，缓冲层506可形成于微装置衬底502上。缓冲层506-A可在微装置衬底502的表面上方延伸。缓冲层可导电。缓冲层506-A可包含可经图案化或用作共同电极的电极。缓冲层可经图案化以产生通向微装置504的开口。开口可提供通向微装置504的通路以用于形成锚固件。在这种情况下，保护层506-B沉积于缓冲层的顶部上。缓冲层506-A与微装置层之间可存在另一钝化层。保护层506-B可经图案化以产生更多锚固件。
参看图5C，平坦化层508可沉积于包围各微装置504的微装置衬底502的顶部上，以用于分离及/或保护。平坦化层可经固化。在一种情况下，平坦化层可经由温度、光中的一者或通过一些其它来源固化。平坦化层可包括聚合物。在一种情况下，聚酰胺、SU8或BCB可用作聚合物。
参看图5D，在一种情况下，接合层512可形成于平坦化层508上。接合层512可与平坦化层相同或不同。在另一种情况下，接合层可形成于中间衬底(匣)510的顶部上。接合层可提供一或多种不同的力，例如静电、化学、物理、热量等。接合层512可与平坦化层508接触，且在其与平坦化层接触之后，其通过压力、温度、光或其它来源得到固化。
在一个实施例中，在接合层上方形成中间衬底510之后，可去除微装置衬底502。微装置衬底可通过激光或化学剥离来去除。
在一种情况下，在缓冲层506-A中可存在开口，其允许微装置504连接到平坦化层508或连接到保护层506-B。此连接可充当锚固件。在一种情况下，缓冲层可经蚀刻以形成至少部分包围各微装置的壳体、基部或锚固件。在剥离之后，锚固件可将微装置固定到衬底。在另一种情况下，缓冲层可将至少一个微装置衬垫耦合到电极。电极可放置于平坦化层的顶部或底部上。
参看图5E，可去除微装置衬底以实现灵活系统或在系统面向衬底的侧面执行后处理步骤。在去除衬底之后，可进行额外工艺。这些工艺包括以下中的一者：去除额外共同层、薄化平坦化层及/或微装置。在一种情况下，可将一或多个衬垫520添加到微装置504中。在一种情况下，这些衬垫可导电。在另一种情况下，这些衬垫可仅仅用于接合到系统衬底。在一种情况下，缓冲层506-A可导电。
在一个实施例中，缓冲层506-A或保护层506-B可将一或多个微装置连接到测试垫。测试垫可用以偏置微装置且测试其功能性。在一种情况下，测试可在晶片/衬底层级下进行。在另一种情况下，测试可在中间(匣)层级下进行。在去除多余层之后，可在中间(匣)层级下接近衬垫。
在一种情况下，如果微装置在顶侧具有多于一个触点，那么缓冲层可经图案化以将至少一个微装置的触点连接到测试垫。
参看图5F，可提供背板530。在一种情况下，可用薄膜晶体管(TFT)工艺制备背板。在另一种情况下，背板可由用CMOS或其它工艺制造的小芯片制成。
在一个实施例中，背板可具有晶体管及供像素电路驱动微装置的其它元件。在另一实施例中，背板可为不具有元件的衬底。一或多个衬垫522可形成于背板530上以用于将背板接合到微装置阵列。在一种情况下，背板上的一或多个衬垫可导电。
在一个实施例中，缓冲层506-A可经去除或变形以释放微装置。背板上的衬垫522或微装置上的衬垫t20可产生拉出所选择的微装置540的力。在另一实施例中，缓冲层506-A或壳体可经回蚀、缩小或去除。壳体可从空LED点去除。
根据一个实施例，可提供一种将微装置集成于背板上的方法，其包括：提供包括一或多个微装置的微装置衬底；通过连接微装置上的衬垫及背板上的相应衬垫，将微装置的选择性集合从衬底接合到背板；通过分离微装置衬底将所接合的微装置选择性集合保留于背板上。
根据另一实施例，所述方法可进一步包括：在衬底上方延伸的一或多个微装置上或上方形成缓冲层；在缓冲层上形成平坦化层；在平坦化层与中间衬底之间沉积接合层；在与平坦化层接触之后固化接合层；通过以下中的一者去除微装置衬底：激光或化学剥离。
根据一些实施例，通过压力、温度或光中的一者固化接合层。
根据另一个实施例，所述方法可进一步包括在去除微装置衬底之后经由缓冲层在微装置上形成衬垫，在背板上提供相应衬垫，其中微装置上的衬垫及背板上的相应衬垫为导电的。
根据又一实施例，将微装置的选择性集合从衬底接合到背板包括以下步骤：使微装置及背板对准且接触；去除缓冲层以释放微装置；产生拉出所选择的微装置集合的力；及将所选择的微装置集合接合到背板。
根据一些实施例，平坦化层可包括聚合物，其中聚合物为聚酰胺、SU8或BCB。
根据其它实施例，所述方法可进一步包括在缓冲层中提供开口以允许微装置连接到平坦化层。缓冲层为导电的，其中缓冲层将至少一个微装置连接到测试垫。
根据其它实施例，所述方法可进一步包括在平坦化层的顶部或底部上提供电极；经由缓冲层将至少一个微装置耦合到电极；检索微装置于背板上的位置；延伸电极的位置以检索微装置于背板上的位置，其中通过以下中的一者检索微装置的位置：摄像机、探针尖端或表面轮廓仪。
当已说明且描述本发明的特定实施例及应用时，应理解本发明不限于本文所公开的精确构造及组合物，且在不脱离如随附权利要求书中所定义的本发明的精神及范围的情况下，不同的修改、变化及变型可从前述描述中显而易见。

Claims (48)

1.一种从系统衬底上的微装置集成阵列释放微装置的方法，所述方法包括：
其中从所述集成阵列去除缓冲层以从所述阵列释放微装置。
2.根据权利要求1所述的方法，其中背板或微装置上的测试垫产生拉出微装置的力。
3.根据权利要求2所述的方法，其中所述背板由TFT制成。
4.根据权利要求1所述的方法，其中所述缓冲层将一或多个微装置连接到测试垫以偏置且测试微装置的功能性。
5.根据权利要求4所述的方法，其中对于在顶侧具有多于一个触点的微装置，所述缓冲层经图案化以将至少一个微装置的所述触点连接到测试垫。
6.根据权利要求4所述的方法，其中所述测试是在衬底或匣层级处进行。
7.根据权利要求1所述的方法，其中所述系统衬底上的所述微装置集成阵列包括所述衬底上的平面有源层，所述平面有源层包括第一底部导电层、功能层及第二顶部导电层。
8.根据权利要求7所述的方法，其中所述微装置是通过利用在形成所述微装置之前或之后沉积的其它层蚀刻所述平面有源层来显影。
9.根据权利要求7所述的方法，其中所述缓冲层形成于所述系统衬底上，且可在所述系统衬底的表面上方延伸。
10.根据权利要求9所述的方法，其中所述缓冲层为导电的。
11.根据权利要求9所述的方法，其中所述缓冲层包含可图案化或共同电极。
12.根据权利要求9所述的方法，其中所述缓冲层经图案化，从而产生通向所述微装置的开口，其中所述开口提供用于形成锚固件的通路且保护层沉积于所述缓冲层的顶部上，使得所述保护层可经图案化以产生更多锚固件。
13.根据权利要求9所述的方法，其中平坦化层沉积于所述系统衬底的顶部上，使得所述平坦化层可经固化。
14.根据权利要求13所述的方法，其中所述平坦化层包括聚合物。
15.根据权利要求13所述的方法，其中接合层形成于所述平坦化层上或所述匣上。
16.根据权利要求15所述的方法，其中所述接合层提供一种或多种不同的力且在其与所述平坦化层接触之后使其固化。
17.根据权利要求15所述的方法，在中间衬底形成于所述接合层上方之后，通过激光或化学剥离来去除所述系统衬底。
18.根据权利要求15所述的方法，其中将所述微装置连接到所述平坦化层或保护层的所述缓冲层中的开口使得所述连接可起如锚固件的作用，且所述锚固件在所述化学剥离之后固定所述微装置。
19.根据权利要求13所述的方法，其中所述缓冲层经蚀刻以形成至少部分围绕所述微装置的壳体、基部或锚固件。
20.根据权利要求19所述的方法，其中所释放微装置的所述壳体经回蚀、缩小或去除。
21.根据权利要求19所述的方法，其中去除所述系统衬底，使得能够在所述衬底侧面上进行挠性系统处理，其中所述处理可包含去除额外的共同层，薄化所述平坦化层及/或所述微装置。
22.根据权利要求21所述的方法，其中将一或多个测试垫添加到所述微装置中，使得所述测试垫可导电。
23.根据权利要求21所述的方法，其中所述测试垫仅接合到所述系统衬底。
24.一种将微装置集成于背板上的方法，其包括：
提供包括一或多个微装置的微装置衬底；通过连接所述微装置上的衬垫及所述背板上的相应衬垫，将所述微装置的选择性集合从所述衬底接合到所述背板；及
通过分离所述微装置衬底将所接合的微装置选择性集合保留在所述背板上。
25.根据权利要求24所述的方法，其进一步包括：
在所述衬底上方延伸的所述一或多个微装置上或上方形成缓冲层；
在所述缓冲层上形成平坦化层；及
在所述平坦化层与中间衬底之间沉积接合层。
26.根据权利要求24所述的方法，其进一步包括使所述接合层在与所述平坦化层接触之后固化。
27.根据权利要求26所述的方法，其中所述接合层通过压力、温度或光中的一者来固化。
28.根据权利要求24所述的方法，其进一步包括通过激光或化学剥离中的一者去除所述微装置衬底。
29.根据权利要求24所述的方法，其进一步包括在去除所述微装置衬底之后，经由所述缓冲层在所述微装置上形成所述衬垫。
30.根据权利要求24所述的方法，其进一步包括在所述背板上提供所述相应衬垫。
31.根据权利要求24所述的方法，其中所述微装置上的衬垫及所述背板上的相应衬垫为导电的。
32.根据权利要求24所述的方法，其中将所述微装置的所述选择性集合从所述衬底接合到所述背板包括以下步骤：
使所述微装置与所述背板对准且接触；去除所述缓冲层以释放所述微装置；及
产生拉出所选择的微装置集合的力；且将所选择的微装置集合接合到所述背板。
33.根据权利要求24所述的方法，其中所述平坦化层包括聚合物。
34.根据权利要求33所述的方法，其中所述聚合物为聚酰胺、SU8或BCB。
35.根据权利要求24所述的方法，其进一步包括在所述缓冲层中提供开口以允许所述微装置连接到所述平坦化层。
36.根据权利要求24所述的方法，其中所述缓冲层为导电的。
37.根据权利要求24所述的方法，其中所述缓冲层将至少一个微装置连接到测试垫。
38.根据权利要求24所述的方法，其进一步包括在所述平坦化层的顶部或底部上提供电极。
39.根据权利要求24所述的方法，其进一步包括经由所述缓冲层将至少一个微装置耦接到所述电极。
40.根据权利要求24所述的方法，其进一步包括检索微装置于所述背板上的位置。
41.根据权利要求24所述的方法，其进一步包括延伸所述电极的位置以检索微装置于所述背板上的位置。
42.根据权利要求24所述的方法，其中所述微装置的位置是通过摄像机、探针尖端或表面轮廓仪中的一者进行检索。
43.一种将微装置集成到系统衬底的方法，其包括：
将第一微装置集成于所述系统衬底的表面上；
提供包括一或多个第二微装置的匣衬底；及
将所述至少一个第二微装置集成于所述系统衬底的所述表面上，其中所述第二微装置与第一微装置之间的干扰区域通过具有不同大小的所述第一微装置及所述第二微装置消除。
44.根据权利要求43所述的方法，其中所述第二微装置高于所述第一微装置。
45.根据权利要求43所述的方法，其中所述第二微装置宽于所述第一微装置。
46.根据权利要求43所述的方法，其中所述第一微装置及所述一或多个第二微装置由壳体壁包围。
47.根据权利要求44所述的方法，其中所述第二微装置的高度大于所述第一微装置及所述壳体壁的高度。
48.根据权利要求45所述的方法，其中所述第二微装置的宽度大于所述第一微装置的宽度及转移错位的总和。
CN202080015087.3A 2019-02-22 2020-02-22 微装置匣结构 Pending CN113454777A (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201962809161P 2019-02-22 2019-02-22
US62/809,161 2019-02-22
US201962894409P 2019-08-30 2019-08-30
US62/894,409 2019-08-30
US201962931023P 2019-11-05 2019-11-05
US62/931,023 2019-11-05
PCT/IB2020/051501 WO2020170219A1 (en) 2019-02-22 2020-02-22 Microdevice cartridge structure

Publications (1)

Publication Number Publication Date
CN113454777A true CN113454777A (zh) 2021-09-28

Family

ID=72144309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080015087.3A Pending CN113454777A (zh) 2019-02-22 2020-02-22 微装置匣结构

Country Status (6)

Country Link
US (1) US20220149231A1 (zh)
KR (1) KR20210129159A (zh)
CN (1) CN113454777A (zh)
DE (1) DE112020000904T5 (zh)
TW (1) TW202105671A (zh)
WO (1) WO2020170219A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11777059B2 (en) 2019-11-20 2023-10-03 Lumileds Llc Pixelated light-emitting diode for self-aligned photoresist patterning
WO2023238069A1 (en) * 2022-06-07 2023-12-14 Vuereal Inc. Alignment mark in busy pixel layouts
WO2024073861A1 (en) * 2022-10-07 2024-04-11 Vuereal Inc. Chiplet cartridge

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917197A (en) * 1997-05-21 1999-06-29 Siemens Aktiengesellschaft Integrated multi-layer test pads
US20070070311A1 (en) * 2005-09-23 2007-03-29 Asml Netherlands B.V. Contacts to microdevices
DE112011101135B4 (de) * 2010-03-29 2021-02-11 X-Celeprint Limited Elektrisch verbundene Felder von aktiven Bauteilen in Überführungsdrucktechnik
US8518204B2 (en) * 2011-11-18 2013-08-27 LuxVue Technology Corporation Method of fabricating and transferring a micro device and an array of micro devices utilizing an intermediate electrically conductive bonding layer
US9490276B2 (en) * 2014-02-25 2016-11-08 Lg Display Co., Ltd. Display backplane and method of fabricating the same
CN113035850B (zh) * 2014-06-18 2022-12-06 艾克斯展示公司技术有限公司 微组装led显示器
KR102143680B1 (ko) * 2014-10-17 2020-08-11 인텔 코포레이션 마이크로 픽 앤드 본드 조립체
US10134803B2 (en) * 2015-01-23 2018-11-20 Vuereal Inc. Micro device integration into system substrate

Also Published As

Publication number Publication date
DE112020000904T5 (de) 2021-11-04
US20220149231A1 (en) 2022-05-12
WO2020170219A1 (en) 2020-08-27
TW202105671A (zh) 2021-02-01
KR20210129159A (ko) 2021-10-27

Similar Documents

Publication Publication Date Title
CN113454777A (zh) 微装置匣结构
US11670602B2 (en) Secure integrated-circuit systems
US10396137B2 (en) Testing transfer-print micro-devices on wafer
JP4389209B2 (ja) プリント回路基板用相互接続アセンブリ及び製造方法
US7829366B2 (en) Microelectromechanical systems component and method of making same
US9153707B2 (en) Chip package and method for forming the same
US20060145338A1 (en) Thin film with MEMS probe circuits and MEMS thin film probe head using the same
US9006896B2 (en) Chip package and method for forming the same
JP3954111B2 (ja) 高密度電気コネクタ
US20200395316A1 (en) Secure integrated-circuit systems
US20190006305A1 (en) Semiconductor package structure and manufacturing method thereof
US20040008045A1 (en) Mosaic decal probe
US20230230869A1 (en) Hybrid release layer for microdevice cartridge
US20220416116A1 (en) Cartridge inspection anchors
CN117941057A (zh) 微装置匣结构
WO2022027139A1 (en) Microdevice block transfer
US20230336150A1 (en) Suspended components and functional frames
US20230131998A1 (en) Printing components to substrate posts with gaps
US20230261149A1 (en) Printed components in device pockets
KR20240065101A (ko) 마이크로 디바이스 카트리지 구조
CN117716487A (zh) 微装置的选择性释放
KR20230147713A (ko) 마이크로 디바이스의 이송
KR20220006462A (ko) 용량 센서 및 용량 센서의 제조 방법
CN116314528A (zh) 转移芯片的结构和方法以及芯片接合结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination